JP3490711B2 - 直流−直流変換制御回路および直流−直流変換装置 - Google Patents
直流−直流変換制御回路および直流−直流変換装置Info
- Publication number
- JP3490711B2 JP3490711B2 JP2003006341A JP2003006341A JP3490711B2 JP 3490711 B2 JP3490711 B2 JP 3490711B2 JP 2003006341 A JP2003006341 A JP 2003006341A JP 2003006341 A JP2003006341 A JP 2003006341A JP 3490711 B2 JP3490711 B2 JP 3490711B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
の電源として用いられる直流−直流変換制御回路および
直流−直流変換装置に関する。
器においては,装置用の電源として電池が搭載されてい
るが,一般的に電池の電圧は放電が進むに従って低下し
ていくため,電子機器内部で使用する電圧を一定に保つ
ために直流−直流変換(以下,DC−DCという)装置
により電池出力の定電圧化を計っている。
種類ではなく複数の電圧が必要とされており,装置が必
要とする電圧の種類と同数のDC−DC装置が用意され
ている。
電源を使用している場合,各電源の投入・切断のシーケ
ンスを考慮しないと,半導体デバイスがラッチアップを
起こして焼損することがある。電源間の投入・切断シー
ケンスを制御するには,通常はシーケンス制御のための
論理回路を必要とするため,回路規模も大きく複雑な制
御回路を必要とする。
を実現するに当って,特別な回路を必要とせずに簡単に
シーケンス制御を実現することを可能としたものであ
る。
おける降圧型DC−DC装置の回路図である。
路30へ入力されるON信号は,DC−DCの動作の開
始・停止を指示するための制御信号であり,ON信号が
High状態のときDC−DCは動作し,Low状態の
とき停止する。
ンジスタであり,DC−DC制御回路30によりON/
OFFの制御が行われる。L31は,電圧を変換するため
のチョークコイルであり,D31は,メイン・トランジス
タTr31がOFFである期間にチョークコイルL31に蓄
えられたエネルギーを放出するためのフライホィール・
ダイオードである。C31は,出力の平滑用コンデンサで
ある。C32は,DC−DCの動作開始時に,入力Viか
ら突入電流が流れるのを防止するソフトスタート制御用
のコンデンサである。
M制御方式のDC−DC制御回路30の詳細を示す図で
ある。
て,この制御回路全体の電源の供給のON/OFFを制
御することで,制御回路全体のON/OFF制御,言い
換えれば,DC−DCのON/OFFの制御を行う。
1 を分圧するための電圧分割抵抗であり,Vo1 の電圧
が規格値のとき分割結果が基準電圧e1 と同じになるよ
うに設定される。抵抗R31/R32により分割された電圧
は,誤差増幅器31の反転入力として加えられる。誤差
増幅器31は,DC−DCの出力電圧Vo1 と基準電圧
e31との差を増幅するための増幅器である。
つの非反転入力を持つ電圧比較器で,誤差増幅器31か
らの入力電圧に応じて出力パルス幅のON時間を制御す
る電圧パルス幅変換器である。三角波発振器32からの
三角波の電圧を,誤差増幅器31からの出力電圧とSS
端子に接続されるコンデンサC32に印加される電圧と比
較し,三角波の電圧が前記2つの入力電圧のいずれより
も低い期間のときON状態となり,ドライブ回路34を
ONさせ,これにより出力用のメイン・トランジスタT
r31をONさせる。
タTr31を駆動するための回路であり,PWM比較器3
3の出力がONである期間,メイン・トランジスタTr
31をドライブしてONさせる。
力電圧をPWM比較器33でパルス幅に変換するための
変換用三角波を一定の周波数で発振させるための発振器
である。
タート用コンデンサC32の電荷を放電させて,その電位
を零ボルト(0V)に設定するためのクイック・スター
ト用スイッチ回路である。定電流回路i31は,スイッチ
回路FET31がOFF時にソフトスタート用コンデンサ
C32を充電して,一定の時間でコンデンサC32の電位を
上昇させるための充電回路である。
ン・トランジスタTr31がOFFの間,チョークコイル
L31の電流経路を形成している。メイン・トランジスタ
Tr 31は出力を一定電圧に保つように周波数によって
(PWM制御によって)コントロールされ,スイッチン
グ動作を行っている。メイン・トランジスタTr31がO
Nしている間,スイッチング素子は飽和状態となり,O
FFしている間は遮断状態となる。
る間,入力電圧ViはL31/C31回路に供給され,メイ
ン・トランジスタTr31がOFFされると,チョークコ
イル(インダクタンス)L31に蓄えられたエネルギー
は,ダイオードD31を通して負荷に供給される。そし
て,平滑用コンデンサC31は入力を平滑して出力電圧を
供給する。
Nの時間をTON,OFFの時間をT OFF とすると,出力
電圧Vo1 は次式で与えられる。
i=(TON/T)×Vi また,チョークコイルL31に流れる電流は,メイン・ト
ランジスタTr31がONの間は入力より出力に流れ,O
FFの間は,ダイオードD31を通して供給される。従っ
て,平均入力電流Iinは,出力電流Io とメイン・トラ
ンジスタTr31のデューティとの積に等しく,以下の式
であらわされる。
トロールすることにより補償できる。同様に負荷の変動
によりVo1 が変動を受けるときは,Vo1 の電圧をセ
ンスしてデューティサイクルをコントロールすれば,V
o1 を一定に補償することが可能である。
制御回路30の動作を説明するためのタイムチャートで
ある。
(B)に示す回路においてソフトスタート用コンデンサ
C32がないものとして動作を説明する。
定して,その電圧を誤差増幅器31により増幅し,PW
M比較器33へと入力する。PWM比較器33には,三
角波発振器32より三角波が加えられており,誤差増幅
器31の出力電圧が大きくなるとPWM比較器33の出
力パルス幅が大きくなる。一方,誤差増幅器31の出力
電圧が小さくなると,PWM比較器33の出力パルス幅
も小さくなる。従って,Vo1 の電位が低くなると基準
電圧との差が大きくなり誤差増幅器31の出力電圧が高
くなるため,PWM比較器33の出力パルス幅が広くな
り,TONタイムが長くなる。Vo1 の電位が高くなると
基準電圧との差が小さくなり,誤差増幅器31の出力電
圧が低くなるためPWM比較器33の出力パルス幅は狭
くなり,TONタイムが短くなる。
御される。
装置では,スイッチング用メイン・トランジスタTr31
のON/OFF比(TONとTOFF の比)を制御すること
により,出力電圧を制御することが可能となる。
Vo1 は0Vであるため,入力電圧Viと出力電圧Vo
1 との差が最大となり,誤差増幅器31の出力電圧も最
大となる。誤差増幅器31の出力電圧が最大となるた
め,PWM比較器33の出力パルス幅も最大となり,メ
イン・トランジスタTr31のON時間が最大となる。
流IPEAKは,チョークコイルL31のインダクタンスと入
力電圧Viと出力電圧Vo1 ,および,メイン・スイッ
チング・トランジスタのON時間TONにより決まり,以
下のようになる。
あるため,チョークコイルL31に印加される電圧が最大
となると共に,メイン・トランジスタTr31のON時間
TONも最大となるため,チョークコイルL31やメイン・
トランジスタTr31に過大な突入電流が発生することが
判る。
一時的にTONタイムを短くするような制御方法があり,
これをソフトスタートと呼ぶ。
32を追加することによりDC−DCの起動時には,PW
M比較器33に入力される複数の非反転入力のうち,1
個の入力電圧を下げることで強制的にTONタイムを短く
して突入電流を防止する。
出力電圧値と,誤差増幅器31の出力電圧値と,ソフト
スタート用コンデンサC32の両端の電圧とを比較し,三
角波発振器32の出力電圧値が,誤差増幅器31の出力
電圧値とソフトスタート用コンデンサC32の両端の電圧
値のいずれよりも低いときのみ,パルスを出力してスイ
ッチング用のメイン・トランジスタTr31をONさせ
る。DC−DC起動時,誤差増幅器31の出力電圧値は
最大であるが,ソフトスタート用コンデンサC32の両端
の電圧値は概ね0Vに近いため,PWM比較器33の出
力パルス幅は,ソフトスタート用コンデンサC32の両端
の電圧値で制御され,誤差増幅器31の出力電圧値に制
御されない。その結果,PWM比較器33の出力パルス
幅は,非常に短くなる。
圧が低くても,メイン・トランジスタTr31のON時間
TONタイムが短くなることで,チョークコイルL31に流
入する電流値を制限することができる。ソフトスタート
用コンデンサC32の両端の電圧は,定電流回路i31によ
り充電されるため,PWM比較器33の出力パルス幅は
ソフトスタート用コンデンサC32の両端の電圧値の上昇
に従って徐々に広がるが,DC−DCの出力電圧も徐々
に上昇しているため,チョークコイルL31に流入する電
流値が大きくなることはない。
ンデンサC32の両端の電圧値が誤差増幅器31の出力電
圧以上になると,以後は誤差増幅器31の出力電圧によ
り決まるパルス幅でDC−DCは制御される。
に合わせて徐々にTONタイムを長くしていくことで,突
入電流を制御することができる。図19は,以上の各回
路の出力波形の例を示している。
力として,誤差増幅器31以外にもう一つの電圧を入力
して,PWM比較器33の出力であるパルスの幅を強制
的に狭くすることで,DC−DC起動時の突入電流を防
止することができる。
上がり特性と負荷の関係について説明する。
r31のON時間TONは,PWM比較器33に入力される
2つの非反転入力である誤差増幅器31の出力電圧とソ
フトスタート用コンデンサC32の電圧のうち,電圧の低
い方の入力により決まる。
例を示す図であり,この図における(A),(B)は,
誤差増幅器31の出力電圧,ソフトスタート用コンデン
サC 32の電圧,三角波発振器32の出力電圧との負荷に
応じたタイミング関係を示している。
差増幅器31の出力電圧は最大であるのに対し,ソフト
スタート用コンデンサC32の電圧は0Vであるため,ソ
フトスタート用コンデンサC32の電圧値によってのみ,
メイン・トランジスタTr31のON時間TONが決まる。
用コンデンサC32の電圧値は,コンデンサC32の容量値
で決まる傾きで徐々に上昇していく。一方,誤差増幅器
31の出力電圧もDC−DCの動作に伴ってDC−DC
の出力電圧値が上昇するため,徐々に低下していく。こ
のため,ある時間経過後にはソフトスタート用コンデン
サC32の電圧値が誤差増幅器31の出力電圧値を越え
る。
が誤差増幅器31の出力電圧値を越えた時間以降,メイ
ン・トランジスタTr31のON時間TONは誤差増幅器3
1の出力電圧によって制御されることとなる。
は, Vo1 ={TON/(TON+TOFF )}×Vi=(TON/
T)×Vi で制御されるため,ソフトスタート用コンデンサC32の
電圧値と誤差増幅器31の出力電圧値がクロスした時間
が,DC−DCの出力電圧が定格値に達した時間とな
る。
C−DCの出力電圧に関係なくソフトスタート用コンデ
ンサC32の電圧値のみで,スイッチング用メイン・トラ
ンジスタTr31のON時間が制御されるため,DC−D
Cの出力側に供給される電流値は略一定である。従っ
て,DC−DCの負荷が軽いときは,DC−DCの出力
電圧値Vo1 は短時間t1 で上昇しようとするが,DC
−DCの負荷が重いときには,DC−DCの出力電圧値
Vo1 が上昇するのにt1 より遅い時刻のt2 まで時間
がかかる。誤差増幅器31の出力電圧は基準電圧値e1
とDC−DCの出力電圧値の差を増幅しているため,ク
ロス・ポイント時刻以前の時間におけるある時間tx で
の誤差増幅器31の電圧値を比較すると,DC−DCの
負荷が軽いほど誤差増幅器31の出力電圧値は低いとこ
ろにあり,DC−DCの負荷が重いほど誤差増幅器31
の出力電圧値は高いところにある。
どクロス・ポイントの時間が早く,DC−DCの負荷が
重いほどクロス・ポイントの時間が遅くなる。これは,
クロス・ポイントの時間がDC−DCの出力電圧が定格
値に達する時間であるため,DC−DCの立ち上がり特
性は,DC−DCの負荷の軽重によって異なり,負荷が
軽いほど早く,負荷が重いほど遅くなることを意味して
いる。
時間T0 にON信号がHighになるとDC−DCの電
源が投入される。ここで,DC−DCの負荷が軽いと仮
定すると,DC−DCの出力電圧が徐々に上昇し,時間
T1 に規定の電圧値Vo1 に達する。
ると,DC−DCの出力電圧が徐々に上昇するが,負荷
が重いため時間T1 にはまだ規定の電圧値Vo1 に達せ
ず,DC−DCの出力電圧が規定の出力電圧Vo1 に達
するのに時間T2 までかかることになる。
電圧の状況について,図22に従って説明する。
状況は,DC−DCの負荷容量である平滑コンデンサC
31に蓄えられた電荷が負荷によって放電される時間によ
り決まる。この様子を図22で説明すると,時間T0 に
ON信号がHighからLowになると,DC−DCの
電源が切断される。ここで,DC−DCの負荷が重いと
仮定すると,DC−DCの出力電圧が徐々に低下し,時
間T1 に全ての電荷が放電され0Vに達する。
ると,DC−DCの出力電圧が徐々に低下するが,負荷
が軽いため時間T1 にはまだ全ての電荷が放電されな
い。このため出力電圧は0Vに達せず,DC−DCの出
力電圧が0Vに達するのにT1より遅いT2 の時間まで
かかることになる。
DCの負荷が重いときは,PWM比較器31に接続され
るソフトスタート用コンデンサC32にチャージされる電
圧に比例して,DC−DCの出力電圧が上昇していくた
め,このコンデンサC32の容量で決まる時定数に依存し
た立ち上がり特性となるが,DC−DCの負荷が軽い場
合にはソフトスタート用コンデンサC32で決まる時定数
より短い時間でDC−DCの出力電圧が上昇していくこ
ととなる。
路は,DC−DCへの突入電流を防止するための回路で
あり,DC−DC出力電圧の立ち上がり特性を制御する
機能は持っていなかったと言える。
電源を使用している場合,各電源の投入,切断のシーケ
ンスを考慮しないと,半導体デバイスがラッチアップを
起こして焼損することがある。前述したように,電源投
入時のDC−DCの出力電圧の立ち上がり特性はDC−
DCの負荷に依存しており,ソフトスタート制御用のコ
ンデンサの容量等で立ち上がり特性を制御することは不
可能であることを示した。
制御するには,シーケンス制御のための論理回路を必要
とする。
とDC/DC−20との間で投入シーケンスを制御する
場合の回路例を示した図である。また,図24は,図2
3の回路構成における出力電圧の立ち上がり特性を説明
する図である。
C−20は,図18で説明したものと同じものであるの
で,この部分についての説明は省略し,DC/DC−1
0およびDC/DC−20の電源投入シーケンスを制御
している部分についてのみ説明する。
10の出力電圧Vo1 と基準電圧e 311 を比較するため
の電圧比較器であり,DC/DC−10の出力電圧Vo
1 が基準電圧e311 よりも高いときHighレベルを出
力し,そうでないときはLowレベルを出力する。同様
にIC312 もDC/DC−20の出力電圧Vo2 と基準
電圧e312 を比較するための電圧比較器であり,DC/
DC−20の出力電圧Vo2 が基準電圧e312 よりも高
いときHighレベルを出力し,そうでないときはLo
wレベルを出力する。
するON信号と電圧比較器IC312のいずれかの信号が
Highであるとき,DC/DC−10にHigh信号
を送出してDC/DC−10の動作を開始させるための
オア回路である。AND12はDC−DCのON信号とI
C311 の両方の信号がHighであるとき,DC/DC
−20にHigh信号を送出してDC/DC−20の動
作を開始させるためのアンド回路である。
き,DC/DC−10およびDC/DC−20の両方は
停止しているため,電圧比較器IC311 およびIC312
はLowを出力している。
りDC−DCの電源投入が指示されると,オア回路OR
11は,電圧比較器IC312 の出力レベルに依存せずにD
C/DC−10に対してHigh信号を送出し,DC/
DC−10の動作を開始させる。一方,アンド回路AN
D12は電圧比較器IC311 の出力がLowレベルのた
め,DC/DC−20に対してLowレベルを出力し続
ける。そのため,DC/DC−20は停止状態のままに
いる。この結果,DC/DC−10のほうだけに電源が
投入されることとなる。
終了して,Vo1 が基準電圧e311の電圧値以上の値と
なると,電圧比較器IC311 はHighレベルを出力す
る。電圧比較器IC311 の出力がHighレベルとなる
と,アンド回路AND12の出力もHighレベルを出力
することとなり,DC/DC−20の動作を開始させ
る。
終了して,Vo2 が基準電圧e312の電圧値以上の値と
なると,電圧比較器IC312 はHighレベルを出力す
る。オア回路OR11はDC−DCのON信号と電圧比較
器IC312 のいずれかの信号がHighレベルのとき,
DC/DC−10に対してHigh信号を送出するた
め,引続きHighレベル信号を出力し続ける。従っ
て,以後DC−DCのON信号がHigh状態のとき,
DC/DC−10およびDC/DC−20の両方は動作
を継続する。このため,電圧比較器IC311 およびIC
312 はHighを出力し続ける。
信号がLow状態となり,DC−DCの電源切断が指示
されると,アンド回路AND12は,DC/DC−20に
対してLow信号を出力することとなり,DC/DC−
20に対して停止を指示する。一方,オア回路OR
11は,DC−DCのON信号がLow状態となっても,
電圧比較器IC312 の信号がHighレベルを送出して
いる間はDC/DC−10に対してHigh信号を出力
し続けることとなり,DC/DC−10を動作状態に維
持する。その結果,DC/DC−20のほうだけ電源が
切断されることとなる。
終了して,Vo2 が基準電圧e312の電圧値以下の値と
なると,電圧比較器IC312 はLowレベルを出力す
る。電圧比較器IC312 の出力がLowレベルになる
と,オア回路OR11も初めてLowレベルを出力するこ
ととなり,DC/DC−10の動作を停止させる。DC
/DC−10の電源切断シーケンスが終了して,Vo1
が基準電圧e311 の電圧値以下の値となると,電圧比較
器IC311 はLowレベルを出力する。アンド回路AN
D12は,DC−DCのON信号と電圧比較器IC312 の
いずれかの信号がLowレベルのときDC/DC−20
に対してLow信号を送出するため,引続きLowレベ
ル信号を出力し続ける。従って,以後DC−DCのON
信号がLow状態のとき,DC/DC−10およびDC
/DC−20の両方は停止している。このため,電圧比
較器IC311 およびIC312 の出力は,Low状態のま
まとなる。
と,時間T0 にON信号がHighになると,DC/D
C−10の電源が投入され出力電圧が徐々に上昇し,時
間T1に規定の電圧値Vo1 に達する。DC/DC−1
0の出力電圧が規定値に達するまでは,アンド回路AN
D12によりDC/DC−20の電源の投入は抑止され
る。
の電圧値Vo1 に達すると,アンド回路AND12により
DC/DC−20の電源投入が許可され,DC/DC−
20の出力電圧が徐々に上昇し,時間T2 に規定の電圧
値Vo2 に達する。これにより,DC/DC−10とD
C/DC−20の電源投入時の出力電圧の順序制御が行
われる。
owになるとアンド回路AND12によりDC/DC−2
0の電源切断が指示され,出力電圧が徐々に下降し,時
間T 4 に0Vになる。この間,DC/DC−10の電源
切断は,DC/DC−20の出力電圧が0Vになるまで
は,オア回路OR11により抑止される。
になると,オア回路OR11によりDC/DC−10の電
源切断が許可され,出力電圧が徐々に下降して時間T5
に0Vになる。これにより,DC/DC−10とDC/
DC−20の電源切断時の順序制御が行われる。
DC/DC−20のON/OFF制御回路部に,図23
に示すような外部論理回路を接続することで,電源投入
時には,最初にDC/DC−10,次にDC/DC−2
0の順で電源を投入し,電源切断時には,最初にDC/
DC−20,次にDC/DC−10の順で切断すること
ができる。
入シーケンスを制御するための専用のロジック回路とし
て,AND12/OR11/IC311 /IC312 /e311 /
e31 2 を必要とし,また,ここには図示してないがこれ
らのロジック回路用の別の電源を必要とし,DC/DC
−10とDC/DC−20だけでは相互の電源投入シー
ケンスを制御することが不可能な構成になっている。
とDC/DC−40の両方を同時に投入する場合の回路
例を示した図である。図26は,図25の回路構成にお
ける出力電圧の立ち上がり特性を説明する図である。
−40は,図18で説明したものと同じものであるの
で,この部分についての説明は省略する。
C−40の両方の電源を同時に投入するために,DC−
DCのON/OFFを制御するON信号がDC/DC−
30とDC/DC−40の両方に共通に接続される。
信号がLow状態のとき,DC/DC−30とDC/D
C−40の両方は停止状態である。DC−DCのON信
号がLow状態からHigh状態に変化すると,DC/
DC−30およびDC/DC−40は,同時に電源投入
シーケンスに入る。しかし,既に図18ないし図20で
説明したように,DC/DC−30の出力電圧Vo1 お
よびDC/DC−40の出力電圧Vo2 の立ち上がり特
性は,各々の負荷に依存しており,同時に立ち上がる保
証はない。
にON信号がHighになるとDC/DC−30および
DC/DC−40の両方の電源が投入される。ここで,
DC/DC−30側の負荷が重く,DC/DC−40側
の負荷が軽いと仮定すると,DC/DC−40の出力電
圧が徐々に上昇し,時間T1 に規定の電圧値Vo2 に達
する。しかし,DC/DC−40側の負荷は重いため時
間T1 にはまだ規定の電圧値Vo1 に達せず,DC/D
C−30が規定の出力電圧Vo1 に達するのは時間T2
である。
同時に電源投入する場合,従来方式では,各々のDC−
DCの出力電圧の立ち上がり特性は,各々のDC−DC
に接続されている負荷の軽重に依存する。このため,そ
の立ち上がり特性を制御することが不可能であり,複数
電源で動作するシステムにおいては,半導体デバイスの
ラッチアップによる焼損の危険性があった。また,DC
−DC停止時にも同様の危険性があった。
て複数の電源を使用している場合,各電源の投入・切断
のシーケンスを考慮しないと,半導体デバイスがラッチ
アップを起こして焼損することがある。電源間の投入・
切断シーケンスを制御する場合,従来方式では,シーケ
ンス制御のための論理回路が必要になるため,回路規模
も大きく複雑な制御回路が必要になるという問題があっ
た。
を実現するに当って,特別な回路を必要とせずに,簡単
にシーケンス制御を実現できるようにする手段を提供す
ることを目的とする。
は上記問題点に鑑み,電子機器内の電源として複数の電
源を使用している装置において,複数のPWM制御方式
のDC−DC装置間の電源の投入・切断のシーケンスを
実現するにあたって,電圧制御用誤差増幅器に複数の基
準電圧を入力可能とし,電源投入時の出力電圧立ち上が
り特性が負荷に依存しないようにしたことを最も主要な
特徴とする。
C−DC制御回路において,ソフトスタート用コンデン
サ回路の接続方式を工夫することで,DC−DCの負荷
に依存せずに出力電圧の立ち上がり特性を制御できるよ
うにしたものである。
負荷を想定してしか設計できないため,負荷が軽い場合
には出力電圧の立ち上がりが早くなり,そのため,ソフ
トスタート制御方式だけでDC−DCの出力電圧の立ち
上がりシーケンスを制御することは難しかった。しか
し,本発明によれば,複数の電圧を生成するPWM制御
方式のDC−DCにおいて,ソフトスタート用コンデン
サ回路の定数変更だけで,DC−DCの負荷に依存せず
電源投入時の投入シーケンスを制御することが可能とな
る。
負荷の軽重により出力電圧が零ボルト(0V)になるま
でには時間差がある。このときも電源のシーケンスが守
られていないと半導体デバイスがラッチアップを起こし
てしまう。全ての電荷が放電しデバイスのラッチアップ
状態が解除される前に次の電源投入シーケンスが始まる
と,ラッチアップによるデバイスの焼損が発生する危険
がある。
期整流用トランジスタ(FET)を強制的にON状態と
して,負荷容量を放電させることにより複数の電源間で
OFFタイムが異なる問題を回避する。
本発明の関連技術の説明図である。
M)制御方式による直流−直流変換の制御を行う直流−
直流変換(DC−DC)制御回路,11は電圧制御用の
誤差増幅器,12は三角波を発振する三角波発振器,1
3は誤差増幅器11と三角波発振器12の出力電圧を比
較するパルス幅変調制御のためのPWM比較器,14は
スイッチング用のメイン・トランジスタを駆動するドラ
イブ回路,15はソフトスタート用コンデンサ,16,
17は誤差増幅器11に基準電圧を入力するための基準
電圧回路,18はDC−DC停止時に強制的に負荷容量
を放電させる負荷容量放電回路,DSCHGは負荷容量
放電の有効/無効を制御する信号を表す。
式の直流−直流変換(DC−DC)制御回路,21は電
圧制御用の誤差増幅器,22は三角波を発振する三角波
発振器,23は誤差増幅器21と三角波発振器22の出
力電圧を比較するパルス幅変調制御のためのPWM比較
器,24はスイッチング用メイン・トランジスタTr 21
を駆動するドライブ回路,25は同期整流制御回路,2
6は同期整流用トランジスタTr22を駆動するドライブ
回路,27はDC−DC停止時に負荷容量の放電の制御
を行う負荷容量放電制御回路を表す。
0の誤差増幅器11に,直流−直流変換結果の出力電圧
から得られる電圧の信号を入力する第1の入力部111
と,所定の基準電圧を加えるための第2の入力部112
と,電源投入時にソフトスタート用信号として使用する
基準電圧を加えるための第3の入力部113とを設け,
第1の入力部111からの入力信号と第2の入力部11
2および第3の入力部113からの入力信号のうち低電
位側の入力信号との誤差を増幅してPWM比較器13に
入力し,電圧制御を行うことを特徴とする。
ち上がり特性を負荷の軽重に依存しないようにすること
ができる。
0を用いた直流−直流変換装置であって,誤差増幅器1
1の第3の入力部113への基準電圧入力に基準電圧回
路16を介してソフトスタート用コンデンサ15を接続
し,第3の入力部113への基準電圧を定格電圧まで連
続的に変化させるようにしたことを特徴とする。
ることにより,出力電圧のオーバー・シュート発生を抑
止することができる。
直流変換を行う直流−直流変換装置において,直流−直
流変換制御回路10を複数備え,これらの各誤差増幅器
11の第3の入力部113への基準電圧入力にそれぞれ
ソフトスタート用コンデンサ15を接続し,これらの各
ソフトスタート用コンデンサ15間の容量値を変えるこ
とにより,複数の電源間の投入シーケンスを制御するこ
とを特徴とする。
値を変えるだけで,電源投入シーケンス制御用の専用ロ
ジック回路を用いることなく,簡単に電源投入シーケン
スを制御することが可能になる。
の問題を解決するために,例えば図2に示すような同期
整流用トランジスタTr22を備えた降圧型直流−直流変
換装置において,DC−DC停止時に同期整流用トラン
ジスタTr22を強制的にONさせることにより,直流−
直流変換結果の出力電圧を強制的に零ボルトにする負荷
容量放電制御回路27を設けることもできる。
タTr22を強制的にONさせることにより,同期整流方
式の複数の電源間でOFFタイムを同一にすることが可
能になる。
の形態について説明する。
流−直流変換装置の例を示す図である。
8(A)で説明した従来方式によるPWM制御方式のD
C−DCと同じであり,特に異なるところはなく,従来
方式と違うのは直流−直流変換(DC−DC)制御回路
100の部分である。
では説明を省略し,図3(B)に示す直流−直流変換
(DC−DC)制御回路100の部分について詳細に説
明する。
らのON信号に従って,制御回路全体に対する電源の供
給のON/OFFを制御することで,制御回路全体のO
N/OFF制御(言い換えれば,DC−DCのON/O
FF制御)を行う部分である。誤差増幅器11は,DC
−DCの出力電圧と複数の基準電圧との差を増幅するた
めの増幅器である。三角波発振器12は,誤差増幅器1
1の出力電圧をPWM比較器13でパルス幅に変換する
ための変換用三角波を一定の周波数で発振させるための
発振器である。
力と三角波発振器12の出力を比較する電圧比較器であ
って,入力電圧に応じて出力パルス幅のON時間を制御
する電圧パルス幅変換器である。三角波発振器12から
の三角波の電圧を誤差増幅器11からの出力電圧と比較
し,三角波の電圧が誤差増幅器11の出力電圧より低い
ときPWM比較器13の出力がONとなり,ドライブ回
路14を介してスイッチング用メイン・トランジスタT
r11をONさせる。
ン・トランジスタTr11を駆動するための駆動回路(D
river)であり,PWM比較器13の出力がONで
ある期間,メイン・トランジスタTr11をドライブして
ONさせる。
ート用コンデンサ(C12)15の電荷を放電させてその
電位を0Vに設定するためのクイック・スタート用スイ
ッチ回路である。定電流回路i1 は,スイッチ回路FE
T1 がOFF時にソフトスタート用コンデンサC12を充
電して,一定の時間でソフトスタート用コンデンサC 12
の電位を上昇させるための充電回路である。
(B)に示す本方式による制御回路とは,ほとんど同じ
構成である。異なるのはソフトスタート用コンデンサC
12/C32が,図18(B)の従来方式ではPWM比較器
33の非反転入力に接続されているのに対し,図3
(B)の本方式では電圧制御用誤差増幅器11の非反転
入力に基準電圧e1 と同様に接続されていることであ
る。
抵抗R1 /R2 によって分圧された電圧(DC−DCの
出力電圧Vo1 =FB)と,基準電圧e1 とソフトスタ
ート用コンデンサC12の電圧のうちの低い方の電圧値と
の差を増幅して,その出力をPWM比較器13へと出力
する。
信号がLow状態であるとき,電源部19は,制御回路
全体を停止状態にすると共に,スイッチ回路FET1 を
ONとして,ソフトスタート用コンデンサC12の電圧を
0V状態にする。DC−DCのON信号がHigh状態
となり,DC−DCの電源投入が指示されると,制御回
路内の電源がON状態となり,制御回路全体を動作させ
ると共にスイッチ回路FET1 をOFFとする。制御回
路が動作を開始すると,定電流回路i1 によりソフトス
タート用コンデンサC12の充電が開始され,ソフトスタ
ート用コンデンサC12の電位が0Vから徐々に上昇し,
ソフトスタート用コンデンサC12の容量値と定電流回路
i1 による充電電流値との時定数で決まる時間後に,ソ
フトスタート用コンデンサC12の電位が誤差増幅器11
の基準電圧e1 と同じ電位に達する。
らの反転入力の電圧と,第2および第3の入力部からの
複数の非反転入力の電圧のうち,最も低い電圧との差を
増幅し,その結果をPWM比較器13へ出力する。従っ
て,誤差増幅器11は,ソフトスタート用コンデンサC
12の電位が基準電圧e1 より低いときは,DC−DCの
出力電圧Vo1 とソフトスタート用コンデンサC12の電
圧差を増幅してPWM比較器13の入力とするが,ソフ
トスタート用コンデンサC12の電位が基準電圧e1 より
高いときは,DC−DCの出力電圧Vo1 と基準電圧e
1 の電圧差を増幅してPWM比較器13の入力とする。
例を示す。
112,113からの入力A,Bを比較し,低いほうの
電圧をそのままQとして出力する。例えば,A=5V,
B=3Vであった場合には,Qには3Vが出力される。
差動増幅器115は,第1の入力部111からの反転入
力の電圧Rと,比較器114の出力電圧Qとを入力し,
(Q−R)×X倍の電圧をZに出力する。この出力Zが
誤差増幅器11の出力となり,図3に示すPWM比較器
13の入力となる。
る基準電圧値を徐々に上昇させ,一定時間後に正規の電
圧値を出力するように制御するため,DC−DCの出力
電圧はDC−DCの負荷に依存せず,ソフトスタート用
コンデンサC12の容量で決まる時定数により制御される
こととなる。言い換えれば,ソフトスタート用コンデン
サC12の容量値を小さくすればDC−DCの出力電圧立
ち上がり時間が早くなり,容量値を大きくすればDC−
DCの出力電圧立ち上がり時間を遅くできるため,ソフ
トスタート用コンデンサC12の容量値により自由にDC
−DCの出力電圧立ち上がり特性を制御することが可能
となる。
の誤差増幅器は起動開始直後から出力電圧Vo1 を基準
電圧値まで上昇させるように動作する結果,誤差増幅器
の出力電圧として大きな値を出力するためにPWM比較
器の出力パルス幅は最大となり突入電流の発生の原因と
なる。
急激に立ち上げるため,出力電圧オーバー・シュートが
発生し易い。
100では,DC−DCの起動直後の誤差増幅器11は
出力電圧として0Vを要求しているため,誤差増幅器1
1の出力電圧は最低値となり,スイッチング用メイン・
トランジスタTr11のONタイムは最小となり入力から
の電流の突入を防止する。その後,時間と共に徐々に出
力電圧を上昇させ,一定時間をかけて基準電圧値まで上
昇させていくため,突入電流が発生することがなく,出
力電圧の急激な立ち上がりが存在しないため出力電圧の
オーバー・シュート発生も抑制される。
にON信号がHighになるとDC−DCの動作が開始
し,ソフトスタート用コンデンサC12の両端の電圧が0
Vから徐々に上昇し,時間T1 に基準電圧e1 の値にな
る。
から徐々に上昇していき,時間T1に規定電圧Vo1 に
なる。このとき,DC−DCの出力電圧値が時間T0 に
0Vが指示され,時間T1 にVo1 になるように指示さ
れる。すなわち,誤差増幅器11は,時間T0 から時間
T1 までは,ソフトスタート用コンデンサC12の電圧と
DC−DCの出力電圧を分圧した値(FBの分割電圧)
との差を増幅して,PWM比較器13に出力し,時間T
1 以降は,基準電圧e1 とFBの分割電圧との差を増幅
して,PWM比較器13に出力する。
る図である。
誤差増幅器11の出力が三角波発振器12の出力より大
きいときにHighを出力し,誤差増幅器11の出力が
三角波発振器12の出力より小さいときにLowを出力
する。誤差増幅器11の出力は,上述のようにDC−D
Cの出力電圧値がVo1 になるまで,ソフトスタート用
コンデンサC12の電圧を基準電圧として誤差出力を行う
ので,DC−DCの出力電圧は,DC−DCの負荷の軽
重に依存せずに時間T0 に0Vを出力し,時間経過と共
に徐々に上昇し,時間T1 に規定電圧Vo1 に達する。
との間で,電源の投入シーケンスを制御したい場合の本
方式を用いた接続例を示す。
/DC−2は,図3(A)に示すDC−DC装置と同じ
ものである。DC/DC−1の出力電圧立ち上がり特性
は負荷の軽重に依存することなく,前述したようにソフ
トスタート用コンデンサC12 1 の容量値によって決ま
る。同様にDC/DC−2の出力電圧立ち上がり特性も
負荷の軽重に依存することなく,前述したようにソフト
スタート用コンデンサC 122 の容量値によって決まる。
DC/DC−2を後から立ち上げる場合には,DC−D
C−1とDC/DC−2との間で,先に立ち上げるDC
/DC−1のソフトスタート用コンデンサC121 の容量
値をDC/DC−2のソフトスタート用コンデンサC
122 の容量値よりも小さく設定することで実現が可能と
なる。
電源を同時に投入するために,DC−DCのON/OF
Fを制御するON信号がDC/DC−1とDC/DC−
2の両方に共通に接続される。DC/DC−1のソフト
スタート用コンデンサC121の値は,DC/DC−1の
出力電圧がT1 時間で立ち上がるような値に設定され
る。一方,DC/DC−2のソフトスタート用コンデン
サC122 の値は,DC/DC−2の出力電圧がT2 時間
で立ち上がるような値に設定される。
信号がLow状態のとき,DC/DC−1とDC/DC
−2の両方は停止状態である。DC−DCのON/OF
Fを制御するON信号が時間T0 においてLow状態か
らHigh状態に変化すると,DC/DC−1およびD
C/DC−2は同時に電源投入シーケンスに入る。DC
/DC−1は,ソフトスタート用コンデンサC121 の値
に従って時間T1 に定格出力電圧Vo1 に達する。同様
に,DC/DC−2もソフトスタート用コンデンサC
122 の値に従って時間T2 に定格出力電圧Vo2 に達す
る。
ち上がり特性をソフトスタート用コンデンサの値だけで
制御できることとなる。
の間で,電源を同時に投入して立ち上げる場合のソフト
スタート用コンデンサの接続例を示す図である。
C−4の両方の電源を同時に投入するために,DC−D
CのON/OFFを制御するON信号がDC/DC−3
とDC/DC−4の両方に共通に接続される。
信号がLow状態のとき,DC/DC−3とDC/DC
−4の両方は停止状態である。DC−DCのON信号が
Low状態からHigh状態に変化すると,DC/DC
−3およびDC/DC−4は同時に電源投入シーケンス
に入る。このときソフトスタート用コンデンサC
123は,DC/DC−3とDC/DC−4の両方に共通
接続されているため,DC/DC−3の基準電圧とDC
/DC−4の基準電圧は同時に0Vからスタートし,徐
々に上昇しながら同時に基準電圧e1 の値に達する。従
って,DC/DC−3およびDC/DC−4の出力電圧
が基準電圧Vo3 またはVo4 に達するのも同時刻とな
る。
にON信号がHighになるとDC/DC−3およびD
C/DC−4の両方の動作が開始し,ソフトスタート用
コンデンサC123 の両端の電圧が0Vから徐々に上昇
し,時間T1 に基準電圧e1 の値になる。
0Vから徐々に上昇していき,時間T1 に規定電圧Vo
3 になる。同様に,DC/DC−4の出力電圧も0Vか
ら徐々に上昇していき,時間T1 に規定電圧Vo4 にな
る。
時間T0 に0Vが指示され,時間T 1 にVo3 になるよ
うに指示される。従って,DC/DC−3の出力電圧
は,DC−DCの負荷の軽重に依存せずに時間T0 に0
Vを出力し,時間経過と共に徐々に上昇し時間T1 に規
定電圧Vo3 に達する。同じく,DC/DC−4の出力
電圧値が時間T0 に0Vが指示され,時間T1 にVo4
になるように指示される。従って,DC/DC−4の出
力電圧はDC−DCの負荷の軽重に依存せずに時間T0
に0Vを出力し,時間経過と共に徐々に上昇し時間T1
に規定電圧Vo4に達する。
の電源間で投入シーケンスを考慮する必要がある場合に
は,図7に示すように先に立ち上がるべきDC−DCの
ソフトスタート用コンデンサC121 の容量値を,遅く立
ち上がるべきDC−DCのソフトスタート用コンデンサ
C122 の容量値より小さくすることで,自由に投入シー
ケンスを制御することができる。このため,従来方式で
必要としていた電源投入シーケンス制御用の外部回路が
不要となる。
同一にしたい場合,従来方式では,個々のDC−DCの
出力電圧の立ち上がり特性がDC−DCの負荷の軽重に
依存して一定しないため,同時立上は不可能であった
が,本方式によれば,複数の電源間で各々の負荷の軽重
が異なっても,図9に示すようにDC−DC間でソフト
スタート用コンデンサC123 を共通接続することで,同
一立ち上がり特性を実現することができるようになる。
投入シーケンスの制御方式について説明した。次に,電
源切断時のシーケンスについて,本方式による実現例を
説明する。
スを制御するDC−DC装置の実現例を示す図である。
05の周辺回路部分は,DC−DC制御回路105に負
荷容量放電の有効/無効を制御するDSCHG信号が入
力されるようになっていること以外は,前述した図3
(A)と同様である。
1(B)に示すようになっており,内部に負荷容量放電
回路18が設けられている。負荷容量放電回路18の他
の部分は,図3(B)に示すDC−DC制御回路100
と同様であるので,その部分の説明については省略す
る。
CのON信号がHighレベルのときLowレベルを出
力し,DC−DCのON信号がLowレベルのときHi
ghレベルを出力するノット回路である。AND1 は,
ノット回路NOT1 の出力と負荷容量放電の有効/無効
を制御するDSCHG信号の両方がHighレベルを出
力しているとき,Highレベルを出力するアンド回路
である。FET2 は,アンド回路AND1 の出力がHi
ghレベルを出力しているときON状態となり,DC−
DCの出力とグランド間を短絡して,DC−DCの出力
負荷容量を強制的に放電する負荷容量放電用スイッチ回
路である。
信号がHighの場合,または負荷容量放電の有効/無
効を制御するDSCHG信号がLow(無効)の場合,
アンド回路AND1 の出力はLowとなり,スイッチ回
路FET2 は切断状態となる。したがって,この場合の
DC−DC制御回路105の動作は,負荷容量放電回路
18がない場合と同じである。
るDSCHG信号がHigh(有効)であり,電源の切
断時にON/OFFを制御するON信号がLowとなる
と,アンド回路AND1 の出力が直ちにHighになる
ため,スイッチ回路FET2は導通状態となる。したが
って,DC−DCの出力(FB)がスイッチ回路FET
2 を通して放電し,DC−DCの負荷に依存することな
く,急速に0Vになる。
上がり立ち下がり特性を示す図である。
0 にDC−DCのON/OFFを制御するON信号がH
ighになるとDC−DCの動作が開始し,ソフトスタ
ート用コンデンサC125 の両端の電圧が0Vから徐々に
上昇し,時間T1 に基準電圧e1 の値になる。それにつ
れてDC−DCの出力電圧も0Vから徐々に上昇してい
き,時間T1 に規定電圧Vo1 になる。
を制御するON信号がLowになると,DC−DCの動
作が停止すると同時に,スイッチ回路FET2 によって
DC−DCの出力側をグランド電位に短絡することで,
DC−DCの負荷側の容量を強制的に放電する。このた
め,時間T3 に0V状態になる。
量放電回路18がないため,図12に点線で示すよう
に,DC−DCの軽負荷時と重負荷時とで,DC−DC
の出力電圧が0VになるまでのOFFタイムが変わって
くることになる。本方式によれば,OFFタイムはDC
−DCの負荷に関係なく一定であり,複数の電源間でO
FFタイムが異なる問題が解決される。
は,同期整流用トランジスタに図11(B)に示すスイ
ッチ回路FET2 と同等な機能を持たせることができ
る。
−DC装置による実現例を示す。
ング用メイン・トランジスタ(FET)であり,DC−
DC制御回路200によりON/OFFの制御が行われ
る。L21は電圧変換用のチョーク・コイルである。D21
はスイッチング用メイン・トランジスタTr21がOFF
である期間に,チョークコイルL21に蓄積されたエネル
ギーを出力側に放出するためのフライホィール・ダイオ
ードである。
ング用メイン・トランジスタTr21がOFFである期間
に,チョークコイルL21に蓄積されたエネルギーを出力
側に放出するためのフライホィール用のスイッチ回路で
あり,ダイオードD21に印加される電圧が順方向のとき
ON状態となり,逆方向のときOFF状態となること
で,ダイオードD21の順方向電圧降下(Vf)を低減さ
せる同期整流用のFETであり,DC−DC制御回路2
00によりON/OFFの制御が行われる。
給される電流を測定するためのセンス抵抗であり,C21
は平滑用コンデンサである。
方式DC−DCの制御部であり,DC−DC装置の出力
電圧を検出してスイッチング用メイン・トランジスタT
r21および同期整流用トランジスタTr22のON/OF
F比の制御を行う。
−DC制御回路200の詳細図である。
C−DC制御回路200全体の動作のON/OFFをす
るための電源であり,外部からのON/OFFを制御す
るON信号により動作の開始停止を行う。R3 /R
4 は,DC−DCの出力電圧をセンスするための分割抵
抗であり,e2 はDC−DCの出力電圧を比較するため
の基準電圧である。誤差増幅器21は,分割抵抗R3 /
R4 により得られるDC−DCの出力電圧と複数の基準
電圧との差を増幅する増幅器である。
力を持つ電圧比較器であって,入力電圧に応じて出力パ
ルスのON時間を制御する電圧パルス幅変換器である。
三角波発振器22からの三角波が誤差増幅器21の出力
電圧よりも低い期間にドライブ回路24をONさせるこ
とにより,スイッチング用メイン・トランジスタTr 21
をONさせる。三角波発振器22は,電圧をパルス幅に
変換するための変換用三角波を一定の周波数で発振させ
るための発振器である。
測定するための誤差増幅器である。同期整流制御回路2
5は,同期整流を行うための制御回路であり,PWM比
較器23の出力がOFF状態であることと,誤差増幅器
ERA2 の出力が一定値以下であることを検出して,H
ighレベルを出力することで,チョーク・コイルL 21
に蓄積されたエネルギーがフライホィール・ダイオード
D21を介して出力側に放出されている期間,同期整流用
トランジスタTr22をONにする。
用メイン・トランジスタTr21および同期整流用トラン
ジスタTr22をONさせるのに必要な電圧を,ドライブ
回路24/ドライブ回路26に与えるための電源回路で
ある。
ン・トランジスタTr21を駆動するための駆動回路であ
り,PWM比較器23の出力がONである期間,メイン
・トランジスタTr21をドライブしてONさせる。
スタTr22を駆動するための駆動回路であり,スイッチ
ング用メイン・トランジスタTr21がOFFである期間
に,チョークコイルL21に蓄積されたエネルギーがフラ
イホィール・ダイオードD21を介して出力側に放出され
ている期間,同期整流用トランジスタTr22をドライブ
してONさせる。
スタート用コンデンサC22の電荷を放電させて,その両
端の電位を0Vに設定するためのクイック・スタート用
スイッチ回路である。定電流回路i2 は,スイッチ回路
FET3 がOFF時にソフトスタート用コンデンサC22
を充電して,一定の時間でコンデンサC22の電位を上昇
させるための充電回路である。
ごく一般的なPWM制御方式のDC−DCであるため,
DC−DCの動作そのものについての詳細な説明は省略
し,ここでは,本方式の目的であるDC−DC切断時の
シーケンス制御に関する部分についてのみ説明する。ま
た,誤差増幅器21に接続されるソフトスタート用コン
デンサC22と定電流回路i2 およびスイッチ回路FET
3 については,図3等で既に説明した本発明の構成に関
する部分と同様であるため,詳細な説明は省略する。
NOT2 ,アンド回路AND2 およびオア回路OR1 か
ら構成される負荷容量放電制御回路の部分についてのみ
説明する。
路200に入力されるON信号は,この制御回路全体の
動作のON/OFFを外部から制御するための制御信号
であり,この信号がHighレベルであるときDC−D
C制御回路200は動作し,LowレベルのときDC−
DC制御回路200は停止する。
入力されるDSCHG信号は,DC−DCの停止時にD
C−DCの出力電圧を強制的に零ボルト(0V)にして
負荷容量を放電させる回路の有効/無効を指示するため
の外部制御信号であり,この信号がHighレベルであ
るとき負荷容量放電機能は有効であり,Lowレベルの
とき負荷容量放電機能が無効であることを指示する。
信号がHighレベルのときLowレベルを出力し,D
C−DCのON信号がLowレベルのときHighレベ
ルを出力する回路である。アンド回路AND2 は,ノッ
ト回路NOT2 の出力とDSCHG信号の両方がHig
hレベルを出力しているときHighレベルを出力する
回路である。オア回路OR1 は,アンド回路AND2 の
出力と同期整流制御回路25の出力のいずれかがHig
hレベルを出力しているときHighレベルを出力する
回路である。
信号がHighレベルを出力しているとき,ノット回路
NOT2 はLowレベルを出力するため,アンド回路A
ND 2 もLowレベルを出力する。従って,オア回路O
R1 は同期制御回路25の出力をそのままドライブ回路
26に出力する。このため,回路全体の動作に影響を与
えない。
るON信号が,Lowレベルを出力しているとき,ノッ
ト回路NOT2 はHighレベルを出力するが,DSC
HG信号がLowレベルを出力しているときは,アンド
回路AND2 はLowレベルを出力するため,オア回路
OR1 は同期制御回路25の出力をそのままドライブ回
路26に出力することとなり,回路全体の動作に影響を
与えない。
るON信号がLowレベルを出力し,かつDSCHG信
号がHighレベルを出力しているときは,アンド回路
AND2 もHighレベルを出力するため,オア回路O
R1 は常にHighレベルを出力し,ドライブ回路26
を介して同期整流用トランジスタTr22を常にON状態
とする。その結果,DC−DCの出力回路は同期整流用
トランジスタTr22によってグランド側に短絡されるた
め,0Vを出力することとなる。
で,かつDSCHG信号がLowレベルを出力している
ときは,アンド回路AND2 は常にLowレベルを出力
しているため,DC−DCの動作は従来と変わらない。
DSCHG信号をHighレベルにしておくと,DC−
DCのON信号がHighのときは,従来通りのDC−
DC動作を行うが,DC−DCのON信号をLowにす
ると,従来はDC−DCが停止するだけであるが,本方
式ではDC−DCが停止すると同時に同期整流用トラン
ジスタTr22によってDC−DCの出力側をグランド電
位に短絡することで,DC−DCの負荷側の容量を強制
的に放電する。このため,DC−DCに接続される負荷
の軽重によらず,概ね一定の時間でDC−DCの出力電
圧を0Vに設定することが可能となる。
性は,前述した図12に示す特性と同様である。
−DCを停止させた直後のDC−DCの出力電圧の状態
は,負荷容量と負荷の軽重により出力電圧が0Vになる
までには時間差があり,このときも電源のシーケンスが
守られていないと半導体デバイスがラッチアップを起こ
してしまうという問題点があったが,本方式によれば,
DC−DC停止時に同期整流用トランジスタTr22(F
ET)を強制的にON状態として負荷容量を放電させる
ので,複数の電源間でOFFタイムが異なる問題を回避
することが可能となる。
2の間で,電源の投入・切断シーケンスを制御したい場
合の本方式による実現例を示す。
/DC−2は,図13に示すDC−DCと同じものであ
る。電源投入時のシーケンス制御については,図7で既
に説明した通り,DC/DC−1の出力電圧立ち上がり
特性は負荷の軽重に依存することなくソフトスタート用
コンデンサC221 の容量値によって決まる。同様に,D
C/DC−2の出力電圧立ち上がり特性も負荷の軽重に
依存することなく,ソフトスタート用コンデンサC222
の容量値によって決まる。従って,DC/DC−1を先
に立ち上げ,DC/DC−2を後から立ち上げる場合に
は,先に立ち上げるDC/DC−1のソフトスタート用
コンデンサC221 の容量値を,後から立ち上げるDC/
DC−2のソフトスタート用コンデンサC222 の容量値
よりも小さく設定することで実現が可能となる。
2の停止直後の動作についても,図13で既に説明した
通りである。
DC−2の両方の電源を同時に投入するために,DC−
DCのON/OFFを制御するON信号がDC/DC−
1とDC/DC−2の両方に共通に接続される。また,
DC−DC出力容量放電機能を有効にするためのDSC
HG信号も,DC/DC−1とDC/DC−2の両方に
共通に接続され,Highレベル信号が印加される。
ンサC221 の値は,DC/DC−1の出力電圧がT1 時
間で立ち上がるような値に設定される。同様にDC/D
C−2のソフトスタート用コンデンサC222 の値もDC
/DC−2の出力電圧がT2時間で立ち上がるような値
に設定される。
信号がLow状態のとき,DC/DC−1とDC/DC
−2の両方は停止状態である。DC−DCのON信号が
時間T0 においてLow状態からHigh状態に変化す
ると,DC/DC−1およびDC/DC−2は同時に電
源投入シーケンスに入る。
ンサC221 の値に従って,時間T1に定格出力電圧Vo
1 に達する。同様に,DC/DC−2もソフトスタート
用コンデンサC222 の値に従って,時間T2 に定格出力
電圧Vo2 に達する。
Fを制御するON信号がHigh状態からLow状態に
変化すると,DC/DC−1は動作を停止するが,DS
CHG信号にHighレベルが印加されているために,
DC/DC−1は同期整流用トランジスタTr221 をO
Nとして強制的に負荷容量を放電し,時間T4 にDC/
DC−1の出力電圧は0Vに達する。同様に,DC/D
C−2は動作を停止するが,DSCHG信号にHigh
レベルが印加されているために,DC/DC−1は同期
整流用トランジスタTr221 をONとして強制的に負荷
容量を放電し,時間T4 にDC/DC−2の出力電圧も
0Vに達する。
下がり時間を概ね同時刻とすることができる。
4の間で,電源を同時に投入・切断する場合のソフトス
タート用コンデンサの接続例を示す図である。
DC−4の両方の電源を同時に投入するために,DC−
DCのON/OFFを制御するON信号がDC/DC−
3とDC/DC−4の両方に共通に接続される。また,
DC−DC出力容量放電機能を有効にするためのDSC
HG信号も,DC/DC−3とDC/DC−4の両方に
共通に接続され,Highレベル信号が印加される。
信号がLow状態のとき,DC/DC−3とDC/DC
−4の両方は停止状態である。DC−DCのON信号が
Low状態からHigh状態に変化すると,DC/DC
−3およびDC/DC−4は同時に電源投入シーケンス
に入る。このとき,ソフトスタート用コンデンサC22 3
はDC/DC−3とDC/DC−4の両方に共通接続さ
れているため,DC/DC−3の基準電圧とDC/DC
−4の基準電圧は同時に0Vからスタートし,徐々に上
昇しながら同時に基準電圧e2 の値に達する。
0 にON信号がHighになると,DC/DC−3およ
びDC/DC−4の両方の動作が開始し,ソフトスター
ト用コンデンサC223 の両端の電圧が0Vから徐々に上
昇して,時間T1 に基準電圧e2 の値になる。
も0Vから徐々に上昇していき,時間T1 に規定電圧V
o3 になる。同様に,DC/DC−4の出力電圧も0V
から徐々に上昇していき,時間T1 に規定電圧Vo4 に
なる。このとき,DC/DC−3の出力電圧値が時間T
0 に0Vが指示され,時間T1 にVo3 になるように指
示される。従って,DC/DC−3の出力電圧はDC−
DCの負荷の軽重に依存せずに時間T0 に0Vを出力
し,時間経過と共に徐々に上昇し時間T1 に規定電圧V
o3 に達する。
間T0 に0Vが指示され,時間T1にVo4 になるよう
に指示される。従って,DC/DC−4の出力電圧はD
C−DCの負荷の軽重に依存せずに時間T0 に0Vを出
力し,時間経過と共に徐々に上昇し時間T1 に規定電圧
Vo4 に達する。
Fを制御するON信号がHigh状態からLow状態に
変化すると,DC/DC−3は動作を停止する。このと
き,DSCHG信号にHighレベルが印加されている
ために,DC/DC−3は同期整流用トランジスタTr
223 をONとして強制的に負荷容量を放電し,時間T 3
にDC/DC−3の出力電圧は0Vに達する。同様に,
DC/DC−4は動作を停止するが,DSCHG信号に
Highレベルが印加されているために,DC/DC−
4は同期整流用トランジスタTr224 をONとして強制
的に負荷容量を放電し,時間T3 にDC/DC−4の出
力電圧も0Vに達する。
下がり時間を概ね同時刻とすることができる。
DCにおいて,DC−DC停止時に同期整流用トランジ
スタ(FET)を強制的に導通状態に制御する回路を設
け,DC−DC出力負荷容量を強制放電させるようにし
たことで,DC−DC停止時に出力電圧が0Vに達する
までの遷移時間を制御することが可能となった。
電源の投入のシーケンスを実現するに当たって,特別な
回路を必要とせずに簡単にシーケンス制御を実現するこ
とが可能となり,以下の効果がある。
おいて,ソフトスタート用コンデンサ回路の接続方式を
工夫することで,DC−DCの負荷に依存せずに出力電
圧の立ち上がり特性が制御できるようになる。従来のソ
フトスタート制御方式では,最大負荷を想定してしか設
計できないため,負荷が軽い場合には出力電圧の立ち上
がりが早くなる。このため,ソフトスタート制御方式だ
けでDC−DCの出力電圧の立ち上げシーケンスを制御
することは難しかった。しかし,本方式を用いることに
より,複数の電圧を生成するPWM制御方式のDC−D
Cにおいて,ソフトスタート用コンデンサ回路の定数変
更だけで,DC−DCの負荷に依存せず電源投入時の投
入シーケンスを制御することができる。
である。
る。
る場合の実現例を示す図である。
性を示す図である。
実現例を示す図である。
示す図である。
DC−DC装置の実現例を示す図である。
がり特性を示す図である。
実現例を示す図である。
を制御する場合の実現例を示す図である。
の立ち上がり立ち下がり特性を示す図である。
場合のソフトスタート用コンデンサの接続例を示す図で
ある。
がり特性を示す図である。
C−DC装置の回路図である。
作を説明するための出力波形の例を示す図である。
る。
を説明する図である。
を説明する図である。
ンスを制御する場合の回路例を示す図である。
がり特性を説明する図である。
場合の回路例を示す図である。
がり特性を説明する図である。
Claims (9)
- 【請求項1】 電圧制御用誤差増幅器を備え,この誤差
増幅器の出力を用いてパルス幅変調制御方式による直流
−直流変換の制御を行う直流−直流変換制御回路におい
て, 前記電圧制御用誤差増幅器は, 直流−直流変換結果の出力電圧から得られる電圧の信号
を入力する第1の入力部と, 所定の基準電圧を加えるための第2の入力部と, 電源投入時に電圧が徐々に上昇するソフトスタート用信
号を加えるための第3の入力部と, 前記第1の入力部からの入力信号と前記第2および第3
の入力部からの入力信号のうち選択した低電位側の入力
信号との誤差を増幅する回路とを備え, 該回路の出力に基づいてパルス幅変調による電圧制御を
行うようにしたことを特徴とする直流−直流変換制御回
路。 - 【請求項2】 前記誤差を増幅する回路は,前記第2お
よび第3の入力部からの入力信号のうち低電位側を選択
する選択回路を備えることを特徴とする請求項1記載の
直流−直流変換制御回路。 - 【請求項3】 請求項1記載の直流−直流変換制御回路
を用い,パルス幅変調制御方式により直流−直流変換を
行う直流−直流変換装置であって, 前記電圧制御用誤差増幅器の第3の入力部への基準電圧
入力にソフトスタート用コンデンサを接続し,第3の入
力部への基準電圧を定格電圧まで連続的に変化させるよ
うにしたことを特徴とする直流−直流変換装置。 - 【請求項4】 請求項1記載の直流−直流変換制御回路
を複数備え,複数の電源としての直流−直流変換を行う
直流−直流変換装置であって, 前記複数の直流−直流変換制御回路における各電圧制御
用誤差増幅器の第3の入力部への基準電圧入力にそれぞ
れソフトスタート用コンデンサを接続し,これらのソフ
トスタート用コンデンサ間の容量値を変えることによ
り,複数の電源間の投入シーケンスを制御するようにし
たことを特徴とする直流−直流変換装置。 - 【請求項5】 請求項1記載の直流−直流変換制御回路
を複数備え, 複数の電源としての直流−直流変換を行うことを特徴と
する直流−直流変換装置。 - 【請求項6】 請求項1記載の直流−直流変換制御回路
を複数備え, 複数の電源としての直流−直流変換を行い,前記各直流
−直流変換制御回路の増幅する回路で使用する基準値
の,一定値となる時間が異なり,複数の電源間の投入シ
ーケンスを制御することを特徴とする直流−直流変換制
御回路。 - 【請求項7】 第lの直流−直流変換結果の第1の出力
電圧から得られる電圧の信号を入力する第1の入力部
と,第1の直流−直流変換制御の開始時に,徐々に上昇
し一定時間後に一定値となる基準値と,前記第1の入力
部からの入力信号との差を増幅する回路とを有する第1
の電圧制御用誤差増幅器の出力に基づいてパルス幅変調
による制御を行うようにしたことを特徴とする第1の直
流−直流変換制御回路と, 第2の直流−直流変換結果の第2の出力電圧から得られ
る電圧の信号を入力する第2の入力部と,第2の直流−
直流変換制御の開始時に,徐々に上昇し一定時間後に一
定値となる基準値と,前記第2の入力部からの入力信号
との差を増幅する回路とを有する第2の電圧制御用誤差
増幅器の出力に基づいてパルス幅変調による制御を行う
ようにしたことを特徴とする第2の直流−直流変換制御
回路とを有し, 前記各直流−直流変換制御回路の増幅する回路で使用す
る基準値の,一定値となる時間が異なり,複数の電源間
の投入シーケンスを制御することを特徴とする直流−直
流変換制御回路。 - 【請求項8】 前記第1および第2の直流−直流変換制
御回路は, 零ボルトから規定の電圧まで連続的に変化するソフトス
タート用信号を出力するソフトスタート用信号出力部
と, 前記ソフトスタート信号を受けて,直流−直流変換制御
の開始時に,徐々に上昇し一定時間後に一定値となる基
準信号を,前記ソフトスタート用信号から作成する基準
信号出力部を有することを特徴とする請求項7記載の直
流−直流変換制御回路。 - 【請求項9】 前記ソフトスタート用信号出力部はコン
デンサであることを特徴とする請求項8記載の直流−直
流変換制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006341A JP3490711B2 (ja) | 2003-01-14 | 2003-01-14 | 直流−直流変換制御回路および直流−直流変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006341A JP3490711B2 (ja) | 2003-01-14 | 2003-01-14 | 直流−直流変換制御回路および直流−直流変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30885695A Division JP3405871B2 (ja) | 1995-11-28 | 1995-11-28 | 直流−直流変換制御回路および直流−直流変換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003294614A Division JP3697252B2 (ja) | 2003-08-18 | 2003-08-18 | 直流−直流変換制御回路および直流−直流変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224967A JP2003224967A (ja) | 2003-08-08 |
JP3490711B2 true JP3490711B2 (ja) | 2004-01-26 |
Family
ID=27751567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006341A Expired - Fee Related JP3490711B2 (ja) | 2003-01-14 | 2003-01-14 | 直流−直流変換制御回路および直流−直流変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3490711B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006062515A (ja) * | 2004-08-26 | 2006-03-09 | Favess Co Ltd | 昇圧装置及び電動パワーステアリング装置 |
JP3710468B1 (ja) | 2004-11-04 | 2005-10-26 | ローム株式会社 | 電源装置、及び携帯機器 |
JP3710469B1 (ja) * | 2004-11-04 | 2005-10-26 | ローム株式会社 | 電源装置、及び携帯機器 |
JP3739006B1 (ja) | 2004-11-04 | 2006-01-25 | ローム株式会社 | 電源装置、及び携帯機器 |
JP4328290B2 (ja) | 2004-12-28 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法 |
JP4756936B2 (ja) * | 2005-06-30 | 2011-08-24 | キヤノン株式会社 | 電源制御装置 |
JP4707485B2 (ja) * | 2005-07-14 | 2011-06-22 | パナソニック株式会社 | チャージポンプ回路 |
JP2007236071A (ja) * | 2006-02-28 | 2007-09-13 | Sony Corp | 電圧変換装置および方法 |
JP5272317B2 (ja) * | 2007-03-19 | 2013-08-28 | 株式会社リコー | 電源制御装置、画像処理装置及び電源制御装置の制御方法 |
JP6528611B2 (ja) * | 2015-08-28 | 2019-06-12 | Tdk株式会社 | 制御回路およびスイッチング電源装置 |
-
2003
- 2003-01-14 JP JP2003006341A patent/JP3490711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003224967A (ja) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3405871B2 (ja) | 直流−直流変換制御回路および直流−直流変換装置 | |
EP3514932B1 (en) | Soft start of switched capacitor converters | |
US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
US7397151B2 (en) | Power supply unit and portable apparatus using the same | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
US7957165B2 (en) | DC-DC converter with a plurality of soft-start control circuits | |
US7683598B2 (en) | Power supply circuit, power supply control circuit, and power supply control method | |
KR100756615B1 (ko) | 정전압 회로, 정전압 회로를 구비한 반도체 장치 및 정전압회로의 제어 방법 | |
US20090128113A1 (en) | Power converter having auto conversion function for pulse skip mode and control method | |
US20080089101A1 (en) | Multi-phase converter with improved current sharing | |
JP2004343985A (ja) | 低コストdc−dc電圧スイッチングコンバータレギュレータ装置 | |
KR20090038929A (ko) | 다출력 전원 장치 | |
JPH07322602A (ja) | 電源装置 | |
EP1465329A2 (en) | Multi-output DC-DC converter | |
JP3490711B2 (ja) | 直流−直流変換制御回路および直流−直流変換装置 | |
JP4252269B2 (ja) | 多出力dc−dcコンバータ | |
US11594954B2 (en) | Soft start method for a single inductor multiple output power supply | |
JP3697252B2 (ja) | 直流−直流変換制御回路および直流−直流変換装置 | |
JP4082200B2 (ja) | Dc−dcコンバータ | |
JP4545526B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
CN112751480A (zh) | 切换调节器控制 | |
JP4576411B2 (ja) | ステップアップ/ステップダウン(バック/ブースト)スイッチングレギュレータ | |
US20240204663A1 (en) | Soft start for buck converter | |
EP2028753B1 (en) | Step-up/step-down (Buck/Boost) switching regulator control methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |