JP6523226B2 - 時刻同期制御システム - Google Patents
時刻同期制御システム Download PDFInfo
- Publication number
- JP6523226B2 JP6523226B2 JP2016161743A JP2016161743A JP6523226B2 JP 6523226 B2 JP6523226 B2 JP 6523226B2 JP 2016161743 A JP2016161743 A JP 2016161743A JP 2016161743 A JP2016161743 A JP 2016161743A JP 6523226 B2 JP6523226 B2 JP 6523226B2
- Authority
- JP
- Japan
- Prior art keywords
- time synchronization
- interface
- pulse
- main controller
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Programmable Controllers (AREA)
Description
この発明の内容の理解を促すために、この発明の実施の形態1について説明する前に、先ず、図1、図2を用いて参考技術の内容について説明する。
図3はこの発明の実施の形態1の時刻同期制御システムにおけるシステム構成図であり、図1に示した参考技術と対応もしくは相当する構成部分には同一の符号を付す。
上記の実施の形態1では、図4に示したように、制御装置10a内において、FM時計5からの接点パルスを受信する入出力カード(標準コントローラ)2a1に対して、他の入出力カード2a2〜2a4は、主コントローラ1を経由して時刻同期を完了する分だけ時間遅延Tdを生じる。
なお、他の制御装置10bについてもその動作は同じであるから、ここでは詳しい説明は省略する。
図7はこの実施の形態3における時刻同期制御システムにおけるシステム構成図であり、図3に示した実施の形態1と対応もしくは相当する構成部分には同一の符号を付す。
なお、他の制御装置10bについても、その動作は同じである。
図8はこの発明の実施の形態4の時刻同期制御システムにおけるシステム構成図であり、図3に示した実施の形態1と対応もしくは相当する構成部分には同一の符号を付す。
図9はこの発明の実施の形態5の時刻同期制御システムにおけるシステム構成図であり、図8に示した実施の形態4と対応もしくは相当する構成部分には同一の符号を付す。
2a1〜2a4,2b1〜2b4,2c1〜2c4 入出力カード(インタフェース)、3a,3b,3c パルス出力回路、4a,4b,4c パルス入力回路、
5 FM時計、6a,6b シリアルバス、7a,7b 割り込み信号線。
Claims (5)
- 信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各制御装置の相互間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムであって、
各制御装置内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、定周期に接点パルスを出力するFM時計を備える一方、各々の上記制御装置は、上記FM時計からの接点パルスを受信する1つのインタフェースを有し、このインタフェースは上記接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴とする時刻同期制御システム。 - 上記主コントローラは、上記FM時計からの接点パルスを受信した上記インタフェースからの時刻同期通知の受信に応じて制御装置内の全てのインタフェースに対してマルチキャストで時刻同期通知を送信する一方、上記FM時計からの接点パルスを受信したインタフェースは、自身が時刻同期通知を送信した時刻から上記主コントローラから送信された時刻同期通知を受信した時刻までに要した遅延時間を算出してその遅延時間に基づいて同期時刻の補正を行うとともに、その遅延時間の情報を他のインタフェースに送信する一方、他のインタフェースは、その遅延時間の情報を受信したタイミングで同期時刻の補正を行うことを特徴とする請求項1に記載の時刻同期制御システム。
- 各々の上記インタフェースと上記主コントローラとを互いに割り込み信号線で接続する一方、上記FM時計からの接点パルスを受信したインタフェースは、上記時刻同期通知を出力する代わりに、制御装置内の主コントローラおよび他のインタフェースに対して上記割り込み信号線を通じて割り込み信号を送信し、割り込み信号を受信した上記主コントローラと他のインタフェースは、この割り込み信号の受信に応じて割り込み信号を送信したインタフェースと時刻同期を行うことを特徴とする請求項1に記載の時刻同期制御システム。
- 各々の上記制御装置が上記FM時計からの接点パルスを受信する1つのインタフェースを備える代わりに、各々の制御装置の内の1台の制御装置の1つのインタフェースのパルス入力回路のみが上記FM時計に対して接点パルスを受信するよう接続され、かつ各々の制御装置の内の1つのインタフェースのパルス出力回路が他の制御装置の内の1つのインタフェースのパルス入力回路に順次カスケード接続されており、
各々の上記制御装置の内のカスケード接続されたインタフェースのパルス出力回路は、上記主コントローラから出力される上記時刻同期通知を受信したタイミングでカスケード接続された次の制御装置のインタフェースのパルス入力回路に対して接点パルスを送信して各々の上記制御装置の相互間の時刻同期を行うことを特徴とする請求項1に記載の時刻同期制御システム。 - 信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各制御装置の相互間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムであって、
各々の上記制御装置の内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、各々の上記制御装置の内の1台の制御装置が備える主コントローラは、時刻同期の基準局として設定されて定周期で時刻同期通知を出力する一方、各々の制御装置の1つのインタフェースのパルス出力回路が他の制御装置の1つのインタフェースのパルス入力回路に順次カスケード接続されており、
上記基準局の主コントローラを有する制御装置の全てのインタフェースは、上記基準局の主コントローラからの時刻同期通知に応じて時刻同期を行うとともに、カスケード接続されたインタフェースのパルス出力回路は上記時刻同期通知を受信したタイミングで次の制御装置のインタフェースのパルス入力回路に対して接点パルスを送信し、
次段以降の制御装置は、上記パルス入力回路で上記接点パルスを受信したインタフェースがこの接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴とする時刻同期制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161743A JP6523226B2 (ja) | 2016-08-22 | 2016-08-22 | 時刻同期制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161743A JP6523226B2 (ja) | 2016-08-22 | 2016-08-22 | 時刻同期制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018032065A JP2018032065A (ja) | 2018-03-01 |
JP6523226B2 true JP6523226B2 (ja) | 2019-05-29 |
Family
ID=61303395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016161743A Active JP6523226B2 (ja) | 2016-08-22 | 2016-08-22 | 時刻同期制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6523226B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7470632B2 (ja) | 2020-12-25 | 2024-04-18 | 株式会社日立製作所 | 制御装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203250A (ja) * | 1998-01-12 | 1999-07-30 | Nec Eng Ltd | 時計情報補正システム |
JP3941101B2 (ja) * | 2002-03-15 | 2007-07-04 | 横河電機株式会社 | プロセス制御装置 |
JP2007101306A (ja) * | 2005-10-03 | 2007-04-19 | Mitsubishi Electric Engineering Co Ltd | Plc用時刻同期装置 |
JP2014146877A (ja) * | 2013-01-28 | 2014-08-14 | Ricoh Co Ltd | 通信システム、及び時刻同期方法 |
-
2016
- 2016-08-22 JP JP2016161743A patent/JP6523226B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018032065A (ja) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882569B2 (en) | Synchronous processing system and semiconductor integrated circuit | |
CN107947888B (zh) | 一种基于网络通信的任务级同步方法 | |
JP6284043B2 (ja) | プロセス制御システム | |
CN104516306B (zh) | 冗余的自动化*** | |
KR20160125942A (ko) | 프로그래머블 컨트롤러 시스템, 그 컨트롤러 | |
EP3863199A1 (en) | Time synchronisation | |
JP2007060400A (ja) | 通信タイミング制御方法および通信タイミング制御システム | |
JP2011193457A (ja) | 時間同期を行うためのシステムおよび方法 | |
JP6523226B2 (ja) | 時刻同期制御システム | |
US20170117980A1 (en) | Time synchronization for network device | |
JP2007249518A (ja) | データ処理装置とその同期方法 | |
JP3571218B2 (ja) | 同期動作システム | |
TW201715317A (zh) | 多重容錯控制系統及其同步方法 | |
US10394669B2 (en) | Time-triggered process for the periodic fault-tolerant transmission of real-time data in a distributed computer system | |
JP2006048284A (ja) | プログラマブルコントローラ装置およびオプションモジュールとの同期方法 | |
JP7255777B2 (ja) | データ処理装置 | |
KR100369685B1 (ko) | 교환기의 기준클럭 동기 장치 및 그 방법 | |
JP2011086120A (ja) | 制御装置 | |
US20220345287A1 (en) | Communication device, communication method, and program | |
JP4794407B2 (ja) | フィールドネットワークシステム | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2007188236A (ja) | データ取込みシステム | |
JPH08122467A (ja) | 時刻伝送装置 | |
JPH04119045A (ja) | 調歩同期式データ転送におけるデータ補償方式 | |
JPH09115083A (ja) | 遠方監視制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181029 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6523226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |