JP6523128B2 - 高周波線路およびその製造方法 - Google Patents

高周波線路およびその製造方法 Download PDF

Info

Publication number
JP6523128B2
JP6523128B2 JP2015197495A JP2015197495A JP6523128B2 JP 6523128 B2 JP6523128 B2 JP 6523128B2 JP 2015197495 A JP2015197495 A JP 2015197495A JP 2015197495 A JP2015197495 A JP 2015197495A JP 6523128 B2 JP6523128 B2 JP 6523128B2
Authority
JP
Japan
Prior art keywords
substrate
signal line
inner layer
layer signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015197495A
Other languages
English (en)
Other versions
JP2017073593A (ja
Inventor
聡 綱島
聡 綱島
斉 脇田
斉 脇田
裕之 福山
裕之 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015197495A priority Critical patent/JP6523128B2/ja
Publication of JP2017073593A publication Critical patent/JP2017073593A/ja
Application granted granted Critical
Publication of JP6523128B2 publication Critical patent/JP6523128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Waveguides (AREA)

Description

本発明は、所望とする特性インピーダンスが得られるIMSL構成の高周波線路およびその製造方法に関する。
近年、実装の高密度化が進むにつれ、基板、パッケージを垂直方向に接続するフリップチップ実装の検討が活発化している。フリップチップ実装では、高周波応用時におけるGND(grand)強化、実装密度向上、アイソレーション向上、コープレーナー接続におけるインピーダンス低下回避などが可能になるという利点を有している。
このような実装形態として、例えば、2次基板のマイクロストリップ線路(MSL:Micro Strip Line)の構成を反転した、図8に示すようなIMSL(Inverted Micro Strip Line)構成が提案されている(非特許文献1参照)。このIMSL構成では、積層された複数の誘電体基板401の最上層の誘電体基板401の直下に内層信号線路402を備え、最上層の誘電体基板401の上にグランド導電層403を備えている。
ところで、IMSL構成においても、MSL構成と同様に、誘電体基板401の誘電率、誘電体基板401の厚さH、内層信号線路402の幅W0などのパラメータによって、特性インピーダンスが決定される。例えば、誘電体基板401がアルミナセラッミックから構成され、誘電率が9.8(誘電正接tanσ=0.006)であり、厚さ0.254mmの場合、内層信号線路402の幅が変化すると、図9に示すように反射特性が変化する。
図9において、(a)は、内層信号線路402の幅0.16mmの場合の反射特性を示し、(b)は、内層信号線路402の幅0.145mmの場合の反射特性を示し、(c)内層信号線路402の幅0.175mmの場合の反射特性を示している。なお、誘電体基板401は6層積層された構成とされ、層間にはグランド導電層はないものとし、有限要素法(HFSS)によりシミュレーションを実施した。
S. Yamaguchi et al. , "An inverted microstrip line IC structure for ultra high-speed applications", IEEE MTT-S International Microwave Symposium Digest, vol.3, pp.1643-1646, 1995.
上述したように、誘電率・基板厚・信号線幅等のパラメータによって特性インピーダンスが決定されることから、IMSL構成の高周波線路では、基板厚が決まると線路幅が決まってしまうという線路設計上の制限が生じていた。また、IMSL構成の高周波線路では、製造公差により基板厚や信号線幅が変動すると、特性インピーダンスが変化してしまい、所望とする高周波特性が得られないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるようにすることを目的とする。
本発明に係る高周波線路の製造方法は、第1基板の上に内層信号線路を形成する第1工程と、内層信号線路を形成した第1基板の表面上に第2基板を積層する第2工程と、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成する第3工程と、溝部が形成された第2基板の上面に内層信号線路とマイクロストリップ線路を構成するグランド導電層を形成する第4工程とを備え、溝部の幅および深さは、内層信号線路の所望とする特性インピーダンスが得られる状態に形成する。
上記高周波線路の製造方法において、溝部は、内層信号線路の直上に形成、グランド導電層は、溝部以外の領域に形成する
面視で内層信号線路を挾んで配置された2つの溝を形成するようにしても良い。
本発明に係る高周波線路、第1基板および第1基板の上に積層された第2基板と、第1基板と第2基板との間に配置された内層信号線路と、内層信号線路の上方の第2基板に内層信号線路に沿って形成された溝部と、溝部が形成された第2基板の上面に形成されて内層信号線路とマイクロストリップ線路を構成するグランド導電層とを備え、溝部の幅および深さは、内層信号線路の所望とする特性インピーダンスが得られる状態とされている。
上記高周波線路において、溝部は、内層信号線路の直上に形成さ、グランド導電層は、溝部以外の領域に形成されてい
面視で内層信号線路を挾んで配置された2つの溝部を備えるようにしてもよい。
以上説明したように、本発明によれば、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成するようにしたので、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるという優れた効果が得られるようになる。
図1Aは、本発明の実施の形態1における高周波線路の構成を示す断面図である。 図1Bは、本発明の実施の形態1における高周波線路の構成を示す平面図である。 図2Aは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。 図2Bは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。 図2Cは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。 図3は、実施の形態1における高周波線路の反射特性を示す特性図である。 図4Aは、本発明の実施の形態2における高周波線路の構成を示す断面図である。 図4Bは、本発明の実施の形態2における高周波線路の構成を示す平面図である。 図5Aは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。 図5Bは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。 図6は、実施の形態2における高周波線路の反射特性を示す特性図である。 図7Aは、本発明の実施の形態3における高周波線路の構成を示す断面図である。 図7Bは、本発明の実施の形態3における高周波線路の構成を示す平面図である。 図8は、IMSL構成の高周波線路の構成を示す断面図である。 図9は、IMSL構成の高周波線路における反射特性を示す特性図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図1Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。
また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された溝部104と、溝部104が形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層105とを備える。
実施の形態1では、溝部104は、内層信号線路103の直上に形成されている。また、溝部104の内部を含めて第2基板102の上面にグランド導電層105が形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。内層信号線路103の下方にもグランド導電層を備える場合、このグランド導電層と内層信号線路103と間隔は、内層信号線路103とグランド導電層105との間隔より離れている。
上述した構成において、溝部104の幅および深さは、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。グランド導電層105が形成される第2基板102の上面に溝部104を設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部104を形成することで、内層信号線路103とグランド導電層105との間の電界結合強度を後から調整することができる。このように、実施の形態1によれば、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。
次に、本発明の実施の形態1における高周波線路の製造方法を図2A〜図2Cを用いて説明する。図2A〜図2Cは、本発明の実施の形態1における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。
まず、図2Aに示すように、第1基板101の上に内層信号線路103を形成する(第1工程)。例えば、アルミナセラッミックから構成した第1基板101の線路形成領域に溝を形成する。次いで、よく知られためっき法により銅(Cu)を堆積してCu膜を形成する。この後、化学的機械的研磨法などによりCu膜をエッチバックし、第1基板101の表面を平坦な状態として形成した溝内にCuが充填された状態とすることで、Cuから構成された内層信号線路103を形成する。
次に、図2Bに示すように、内層信号線路103を形成した第1基板101の表面上に第2基板102を積層する(第2工程)。例えば、公知の貼り合わせ技術により、内層信号線路103を形成した第1基板101の貼り合わせ面(上面)に、第2基板102の貼り合わせ面(裏面)を貼り合わせる。
次に、図2Cに示すように、内層信号線路103の上方の第2基板102の上面に内層信号線路103に沿って溝部104を形成する(第3工程)。実施の形態1において、溝部104は、内層信号線路103の直上に形成する。溝部104の形成において、溝部104の幅および深さを、内層信号線路103の所望とする特性インピーダンスが得られる状態に形成する。
この後、溝部104が形成された第2基板102の上面にグランド導電層105を形成すれば、図1Aに示す高周波線路が得られる。グランド導電層105は、内層信号線路103とマイクロストリップ線路を構成する。例えば、めっき法などによりCuを堆積することで、Cuからなるグランド導電層105が形成できる。
次に、実施の形態1における高周波線路の特性のシミュレーション結果について説明する。第1基板101,第2基板102は、アルミナセラッミックから構成し、板厚Hは0.254mmとした。また、溝部104における第2基板102の板厚H’は、0.21mmとした。この場合、溝部104の深さは、0.044mmとなるまた、第1基板101の下側に、同材料,同じ厚さの4層の誘電体基板が設けられ、また、層間にはグランド導電層がないものとしている。
例えば、内層信号線路103の幅は、設計値は幅0.16mmであるが、製造の結果幅0.145mmになった場合を検討する。この場合、図3の(b)に示すように、所望とする30dB以下の反射特性が得られなくなる。これに対し、幅0.145mmに形成された内層信号線路103の上の第2基板102に、深さ0.044mm、幅G0.32mmの溝部104を形成することで、図3(a)に示すように、所望とする30dB以下の反射特性が得られるようになる。
[実施の形態2]
次に、本発明の実施の形態2について説明する。図4Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図4Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。
また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された溝部104と、溝部104が形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層205とを備える。
実施の形態2では、溝部104は、内層信号線路103の直上に形成されている。また、溝部104の内部を含めて第2基板102の上面にグランド導電層205が形成されている。また、実施の形態2では、グランド導電層205は、溝部104以外の領域に形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。内層信号線路103の下方にもグランド導電層を備える場合、このグランド導電層と内層信号線路103と間隔は、内層信号線路103とグランド導電層205との間隔より離れている。
上述した構成において、溝部104の幅および深さは、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。グランド導電層205が形成される第2基板102の上面に溝部104を設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部104を形成することで、内層信号線路103とグランド導電層205との間の電界結合強度を後から調整することができる。このように、実施の形態2においても、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。
次に、本発明の実施の形態2における高周波線路の製造方法を、図2A、図5A〜図5Cを用いて説明する。図5A〜図5Cは、本発明の実施の形態2における高周波線路の製造方法を説明するための途中工程の状態を示す断面図である。
まず、図2Aに示すように、第1基板101の上に内層信号線路103を形成する(第1工程)。例えば、アルミナセラッミックから構成した第1基板101の線路形成領域に溝を形成する。次いで、よく知られためっき法により銅(Cu)を堆積してCu膜を形成する。この後、化学的機械的研磨法などによりCu膜をエッチバックし、形成した溝内にCuが充填された状態とすることで、Cuから構成された内層信号線路103を形成する。
次に、図5Aに示すように、内層信号線路103を形成した第1基板101の表面上に第2基板102を積層する(第2工程)。例えば、公知の貼り合わせ技術により、内層信号線路103を形成した第1基板101の貼り合わせ面(上面)に、第2基板102の貼り合わせ面(裏面)を貼り合わせる。上述した工程は、前述した実施の形態1と同である。
次に、図5Bに示すように、第2基板102の上面にグランド導電層205を形成する。例えば、めっき法などによりCuを堆積することで、Cuからなるグランド導電層205が形成できる。グランド導電層205は、内層信号線路103とマイクロストリップ線路を構成する。
この後、内層信号線路103の上方の第2基板102の上面に内層信号線路103に沿って溝部104を形成する(第3工程)。実施の形態2においては、グランド導電層205の上から溝部104を形成する。実施の形態2においも、溝部104は、内層信号線路103の直上に形成する。溝部104の形成において、溝部104の幅および深さを、内層信号線路103の所望とする特性インピーダンスが得られる状態に形成する。以上のことにより、図4Aに示す高周波線路が得られる。
次に、実施の形態2における高周波線路の特性のシミュレーション結果について説明する。第1基板101,第2基板102は、アルミナセラッミックから構成し、板厚Hは0.254mmとした。また、溝部104における第2基板102の板厚H’は、0.03mmとした。この場合、溝部104の深さは、0.251mmとなるまた、第1基板101の下側に、同材料,同じ厚さの4層の誘電体基板が設けられ、また、層間にはグランド導電層がないものとしている。
例えば、内層信号線路103の幅は、設計値は幅0.16mmであるが、製造の結果幅0.175mmになった場合を検討する。この場合、図6の(b)に示すように、所望とする30dB以下の反射特性が得られなくなる。これに対し、幅0.175mmに形成された内層信号線路103の上の第2基板102に、深さ0.251mm、幅G0.05mmの溝部104を形成することで、図6(a)に示すように、所望とする30dB以下の反射特性が得られるようになる。
[実施の形態3]
次に、本発明の実施の形態3について説明する。図7Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図7Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
この高周波線路は、まず、第1基板101および第1基板101の上に積層された第2基板102と、第1基板101と第2基板102との間に配置された内層信号線路103とを備える。第1基板101および第2基板102は、誘電体から構成されている。
また、この高周波線路は、内層信号線路103の上方の第2基板102に内層信号線路103に沿って形成された2つの溝部304a,304bと、溝部304a,304bが形成された第2基板102の上面に形成されて内層信号線路103とマイクロストリップ線路を構成するグランド導電層305とを備える。溝部304aおよび溝部304bは、互いに平行に配置されている。
実施の形態3において、溝部304a,304bは、平面視で内層信号線路103を挾んで配置されている。また、溝部304a,304bの内部を含めて第2基板102の上面にグランド導電層305が形成されている。なお、第1基板101の下側にも、図示しない誘電体基板が形成されていても良い。例えば、第1基板101の下側には、4層の誘電体基板が積層され、全体で6層の誘電体基板が積層されたものとなっている。
上述した構成において、各々の溝部304a,304bの幅および深さ、溝部304aと溝部304bとの間隔は、内層信号線路103の所望とする特性インピーダンスが得られる状態とされているところに特徴がある。なお、実施の形態3における高周波線路は、2つの溝部304a,304bを備えるところが実施の形態1と異なる部分であり、実施の形態1における高周波線路と同様に製造できる。実施の形態3では、第1基板101に第2基板102を貼り合わせた後、第2基板102の上面に2つの溝部304a,304bを形成すればよい(第3工程)。
実施の形態3においても、グランド導電層305が形成される第2基板102の上面に溝部304a,304bを設けるようにしたので、内層信号線路103の上に第2基板102を形成した後で、所定の深さおよび幅の溝部304a,304bを、所定の間隔で形成することで、内層信号線路103とグランド導電層305との間の電界結合強度を後から調整することができる。このように、実施の形態3によれば、内層信号線路103の特性インピーダンスを、第2基板102を形成した後で制御することができる。
以上に説明したように、本発明によれば、内層信号線路の上方の第2基板に内層信号線路に沿って溝部を形成するようにしたので、製造公差などにより基板厚や信号線幅が変動しても、所望とする高周波特性の高周波線路が形成できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、アルミナセラッミックから構成した誘電体基板を用いるようにしたが、これに限るものではなく、他の誘電体から基板を構成しても良い。また、内層信号線路をCuから構成したが、これに限るものではなく、他の金属などの導電材料から構成しても良い。
101…第1基板、102…第2基板、103…内層信号線路、104…溝部、105…グランド導電層。

Claims (2)

  1. 第1基板の上に内層信号線路を形成する第1工程と、
    前記内層信号線路を形成した前記第1基板の表面上に第2基板を積層する第2工程と、
    前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って溝部を形成する第3工程と、
    前記溝部が形成された前記第2基板の上面に前記内層信号線路とマイクロストリップ線路を構成するグランド導電層を形成する第4工程と
    を備え、
    前記溝部は、前記内層信号線路の直上に形成し、
    前記グランド導電層は、前記溝部以外の領域に形成し、
    前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態に形成する
    ことを特徴とする高周波線路の製造方法。
  2. 第1基板および前記第1基板の上に積層された第2基板と、
    前記第1基板と前記第2基板との間に配置された内層信号線路と、
    前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って形成された溝部と、
    前記溝部が形成された前記第2基板の上面に形成されて前記内層信号線路とマイクロストリップ線路を構成するグランド導電層と
    を備え、
    前記溝部は、前記内層信号線路の直上に形成され、
    前記グランド導電層は、前記溝部以外の領域に形成され、
    前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態とされている
    ことを特徴とする高周波線路。
JP2015197495A 2015-10-05 2015-10-05 高周波線路およびその製造方法 Active JP6523128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015197495A JP6523128B2 (ja) 2015-10-05 2015-10-05 高周波線路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015197495A JP6523128B2 (ja) 2015-10-05 2015-10-05 高周波線路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017073593A JP2017073593A (ja) 2017-04-13
JP6523128B2 true JP6523128B2 (ja) 2019-05-29

Family

ID=58538389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015197495A Active JP6523128B2 (ja) 2015-10-05 2015-10-05 高周波線路およびその製造方法

Country Status (1)

Country Link
JP (1) JP6523128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021214870A1 (ja) * 2020-04-21 2021-10-28 日本電信電話株式会社 インピーダンス変換器とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290105A (ja) * 1997-04-14 1998-10-27 Toshiba Corp 高周波用配線ボード
US7361842B2 (en) * 2005-06-30 2008-04-22 Intel Corporation Apparatus and method for an embedded air dielectric for a package and a printed circuit board

Also Published As

Publication number Publication date
JP2017073593A (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
JP7025504B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP2005500773A (ja) 表面実装用途向けミリ波フィルタ
US20140368300A1 (en) Waveguide Filter, Preparation Method Thereof and Communication Device
TW202109965A (zh) 用於毫米波之轉接結構以及多層轉接結構
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
US20070217122A1 (en) Capacitor
KR20150035688A (ko) 서파 무선주파수 전달선
WO2017131092A1 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP2004172561A (ja) セラミック多層基板及びその製造方法
JP5409682B2 (ja) 多層導波管、及びその製造方法
JP2015056719A (ja) 多層配線基板
JP6523128B2 (ja) 高周波線路およびその製造方法
US10643785B2 (en) Thin film type coil component
JP3347607B2 (ja) 積層型導波管線路
JP7220540B2 (ja) ホーンアンテナ
JP5519328B2 (ja) 高周波用伝送線路基板
JPH08139503A (ja) 高周波半導体装置用基板
JP4197352B2 (ja) 幅の広い結合間隔を伴う、ストリップ導体技術における方向性結合器
JP2006041017A (ja) 電子部品及び電子部品の製造方法
JP2002368507A (ja) 積層型伝送線路交差チップ
JPH10107514A (ja) 高周波回路基板
JP7036687B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2004259959A (ja) 配線基板
US8975737B2 (en) Transmission line for electronic circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190425

R150 Certificate of patent or registration of utility model

Ref document number: 6523128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150