JP6523128B2 - 高周波線路およびその製造方法 - Google Patents
高周波線路およびその製造方法 Download PDFInfo
- Publication number
- JP6523128B2 JP6523128B2 JP2015197495A JP2015197495A JP6523128B2 JP 6523128 B2 JP6523128 B2 JP 6523128B2 JP 2015197495 A JP2015197495 A JP 2015197495A JP 2015197495 A JP2015197495 A JP 2015197495A JP 6523128 B2 JP6523128 B2 JP 6523128B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal line
- inner layer
- layer signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Waveguides (AREA)
Description
はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図1Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
次に、本発明の実施の形態2について説明する。図4Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図4Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
次に、本発明の実施の形態3について説明する。図7Aは、本発明の次の形態1における高周波線路の構成を示す構成図である。図7Bは、本発明の次の形態1における高周波線路の構成を示す平面図である。
Claims (2)
- 第1基板の上に内層信号線路を形成する第1工程と、
前記内層信号線路を形成した前記第1基板の表面上に第2基板を積層する第2工程と、
前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って溝部を形成する第3工程と、
前記溝部が形成された前記第2基板の上面に前記内層信号線路とマイクロストリップ線路を構成するグランド導電層を形成する第4工程と
を備え、
前記溝部は、前記内層信号線路の直上に形成し、
前記グランド導電層は、前記溝部以外の領域に形成し、
前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態に形成する
ことを特徴とする高周波線路の製造方法。 - 第1基板および前記第1基板の上に積層された第2基板と、
前記第1基板と前記第2基板との間に配置された内層信号線路と、
前記内層信号線路の上方の前記第2基板に前記内層信号線路に沿って形成された溝部と、
前記溝部が形成された前記第2基板の上面に形成されて前記内層信号線路とマイクロストリップ線路を構成するグランド導電層と
を備え、
前記溝部は、前記内層信号線路の直上に形成され、
前記グランド導電層は、前記溝部以外の領域に形成され、
前記溝部の幅および深さは、前記内層信号線路の所望とする特性インピーダンスが得られる状態とされている
ことを特徴とする高周波線路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197495A JP6523128B2 (ja) | 2015-10-05 | 2015-10-05 | 高周波線路およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197495A JP6523128B2 (ja) | 2015-10-05 | 2015-10-05 | 高周波線路およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017073593A JP2017073593A (ja) | 2017-04-13 |
JP6523128B2 true JP6523128B2 (ja) | 2019-05-29 |
Family
ID=58538389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015197495A Active JP6523128B2 (ja) | 2015-10-05 | 2015-10-05 | 高周波線路およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6523128B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021214870A1 (ja) * | 2020-04-21 | 2021-10-28 | 日本電信電話株式会社 | インピーダンス変換器とその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10290105A (ja) * | 1997-04-14 | 1998-10-27 | Toshiba Corp | 高周波用配線ボード |
US7361842B2 (en) * | 2005-06-30 | 2008-04-22 | Intel Corporation | Apparatus and method for an embedded air dielectric for a package and a printed circuit board |
-
2015
- 2015-10-05 JP JP2015197495A patent/JP6523128B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017073593A (ja) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
JP7025504B2 (ja) | 高周波基体、高周波パッケージおよび高周波モジュール | |
JP2005500773A (ja) | 表面実装用途向けミリ波フィルタ | |
US20140368300A1 (en) | Waveguide Filter, Preparation Method Thereof and Communication Device | |
TW202109965A (zh) | 用於毫米波之轉接結構以及多層轉接結構 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
US20070217122A1 (en) | Capacitor | |
KR20150035688A (ko) | 서파 무선주파수 전달선 | |
WO2017131092A1 (ja) | 配線基板、光半導体素子パッケージおよび光半導体装置 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
JP5409682B2 (ja) | 多層導波管、及びその製造方法 | |
JP2015056719A (ja) | 多層配線基板 | |
JP6523128B2 (ja) | 高周波線路およびその製造方法 | |
US10643785B2 (en) | Thin film type coil component | |
JP3347607B2 (ja) | 積層型導波管線路 | |
JP7220540B2 (ja) | ホーンアンテナ | |
JP5519328B2 (ja) | 高周波用伝送線路基板 | |
JPH08139503A (ja) | 高周波半導体装置用基板 | |
JP4197352B2 (ja) | 幅の広い結合間隔を伴う、ストリップ導体技術における方向性結合器 | |
JP2006041017A (ja) | 電子部品及び電子部品の製造方法 | |
JP2002368507A (ja) | 積層型伝送線路交差チップ | |
JPH10107514A (ja) | 高周波回路基板 | |
JP7036687B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP2004259959A (ja) | 配線基板 | |
US8975737B2 (en) | Transmission line for electronic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6523128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |