JP6520782B2 - エピタキシャルウェーハの評価方法及び製造方法 - Google Patents

エピタキシャルウェーハの評価方法及び製造方法 Download PDF

Info

Publication number
JP6520782B2
JP6520782B2 JP2016056135A JP2016056135A JP6520782B2 JP 6520782 B2 JP6520782 B2 JP 6520782B2 JP 2016056135 A JP2016056135 A JP 2016056135A JP 2016056135 A JP2016056135 A JP 2016056135A JP 6520782 B2 JP6520782 B2 JP 6520782B2
Authority
JP
Japan
Prior art keywords
wafer
soi
layer
epitaxial
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016056135A
Other languages
English (en)
Other versions
JP2017174861A (ja
Inventor
木村 明浩
明浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016056135A priority Critical patent/JP6520782B2/ja
Publication of JP2017174861A publication Critical patent/JP2017174861A/ja
Application granted granted Critical
Publication of JP6520782B2 publication Critical patent/JP6520782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、エピタキシャルウェーハの評価方法及び製造方法に関する。
CIS(CMOSイメージセンサー)やパワーデバイス向けの半導体ウェーハでは高ライフタイム化の要求があり、ライフタイムの低下を避けるために、ウェーハの低炭素化が求められている。また、ウェーハ面内の抵抗率を均一化することも求められている。従って、これらの用途に用いられるエピタキシャルウェーハ(EPWと表されることがある)においては、エピタキシャル層(EP層と表されることがある)の炭素やドーパント(ボロン、リンなど)、欠陥、不純物などの高精度の評価が求められている。
エピタキシャル層の評価方法のうち、FT−IRでは炭素濃度測定は可能だが、透過法のためエピタキシャル層のみの評価ができないうえに、昨今の要求レベルに比べると測定感度が悪い。それに比べ、低温フォトルミネッセンス(PL)法は高感度である。また低温PL法はボロン、リンの濃度をそれぞれ独立して求めることができるため(非特許文献1)、上記の評価に適していると考えられる。
PL法について、以下で説明する。まず、バンドギャップよりも大きいエネルギーの光を励起源に用いて、励起光をシリコンウェーハに照射すると、励起された電子正孔対が形成される。これらが準安定状態を経由して再結合する際の発光(ルミネッセンス)を検出して、シリコンウェーハに存在する欠陥及び不純物を評価、定量する方法がPL法である。
PL法では、励起光の波長に応じた侵入深さでの評価が行えるため、エピタキシャル層成長用の基板(シリコンウェーハ)上に形成したエピタキシャル層の評価に適用できると考えられる。例えば、532nmの波長のレーザー光のシリコンへの侵入深さは0.8〜0.9μmであり、それより厚いエピタキシャル層であれば、エピタキシャル層のみの評価は可能と考えられる。しかしながら、ここでの励起光の侵入深さとはその強度が1/eになる深さのことであり、一部の光はより深い領域まで侵入する。また、形成された電子正孔対はシリコンウェーハ内を拡散する。従って、特にエピタキシャルウェーハの場合には、エピタキシャル層のみではなく、基板での発光までも検出されるとする文献が数多く存在する(特許文献1〜6)。
特許文献1には、基板をエッチングで除去してエピタキシャル層のみを残す方法が記載されている。特許文献2には、基板に低抵抗率基板を用いる方法が記載されている。特許文献3には、2種類の励起光でPL測定を行い、拡散方程式を解いてエピタキシャル層のデータのみを抽出する方法が記載されている。特許文献4(段落0033)には、励起光の波長を変える方法が記載されている。特許文献5には、欠陥深さ位置とPL強度の関係を温度別にシミュレーションし、また温度別にPL測定を実際に行い、その比較から欠陥または汚染が存在する深さを求める方法が記載されている。さらに、特許文献6には、表面と裏面からPLを検出して、それらの差分からエピタキシャル層の欠陥を評価する方法が開示されている。
しかしながら、特許文献1に記載の方法では基板が無いのでエピタキシャル層のみの評価が可能であるが、基板が無い分、厚さが薄く、ハンドリングが難しい(エピタキシャル層が割れてしまう)。
特許文献2の方法では、基板表層の影響を受けるため、エピタキシャル層のみの評価はできない。
特許文献3の方法では、2種類の励起光でPL測定するということは、測定工数が2倍掛かるということであり、拡散方程式を解くのも容易ではない。
特許文献4の方法では、上述のように励起光は侵入深さよりも深いところまで到達するし、また、電子正孔対はウェーハ内を拡散するので、励起光の波長を変えたところでエピタキシャル層のみの評価はできない。
特許文献5の方法では、温度別深さ依存グラフを作るのは手間が掛かるのに加え、その具体的な方法が開示されておらず、不明である。さらには、温度別にPL測定することも多大な工数を要する。
特許文献6の方法では、表面から測定した時の測定深さと、裏面から測定した時の測定深さは当然異なっており、バルク(基板)の欠陥や汚染には深さ分布があるため、両面からのPLデータの差分を取っても、エピタキシャル層のデータとはならない。
特公平7−32182号公報 特開平8−139146号公報 特開2002−83852号公報 特開2014−199253号公報 特開2011−60861号公報 特開2008−198913号公報
JIS H0615
本発明は、上記問題点に鑑みてなされたものであって、フォトルミネッセンス測定において、生成された電子正孔対の拡散を防ぎ、エピタキシャルウェーハのエピタキシャル層の欠陥や汚染を正確かつ簡便に評価することができるエピタキシャルウェーハの評価方法を提供することを目的とする。また、本発明は、欠陥や汚染を低減したエピタキシャルウェーハを製造可能なエピタキシャルウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、単結晶シリコンを有する成長用ウェーハの該単結晶シリコン上に単結晶シリコンからなるエピタキシャル層を成長させたエピタキシャルウェーハの評価方法であって、
前記成長用ウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と単結晶シリコンからなるSOI層とを有するSOIウェーハを準備する工程と、
前記成長用ウェーハのSOI層上に評価対象のエピタキシャル層を成長して、エピタキシャルウェーハとする工程と、
前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層の評価を行う工程と
を有することを特徴とするエピタキシャルウェーハの評価方法を提供する。
このように、評価対象のエピタキシャル層をSOIウェーハのSOI層上に成長させて、かつそのエピタキシャル層側からフォトルミネッセンス測定を行うことで、エピタキシャル層内の励起光で生成された電子正孔対は埋め込み絶縁膜を通過することができずに、主にエピタキシャル層内で再結合する。このため、電子正孔対のベース基板への拡散の影響を排除することができ、正確かつ簡便にエピタキシャル層の評価を行うことができる。
このとき、前記成長用ウェーハにおけるSOI層の厚さを1μm以下とすることが好ましい。また、前記成長用ウェーハにおけるSOI層の厚さを0.5μm以下とすることがさらに好ましい。
このように、成長用ウェーハにおけるSOI層の厚さを1μm以下、特には0.5μm以下のように薄くすれば、SOI層内で再結合する電子正孔対がより少なくなるので、より正確にエピタキシャル層の評価を行うことができる。
また、本発明のエピタキシャルウェーハの評価方法では、前記成長用ウェーハのSOI層上に前記評価対象のエピタキシャル層を成長する工程の前に、
調査用SOIウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と該ベース基板と導電型が異なる単結晶シリコンからなるSOI層とを有するSOIウェーハを、該SOI層の厚さが異なるようにして複数枚準備する工程を有し、
前記複数枚準備した調査用SOIウェーハのSOI層の表面から励起光を照射してフォトルミネッセンス測定を行い、
該フォトルミネッセンス測定に用いられる励起光が、前記調査用SOIウェーハのベース基板まで到達しないSOI層の厚さAを求め、
前記成長用ウェーハのSOI層上に、前記A以上の厚さで、前記評価対象のエピタキシャル層を成長させて、該評価対象のエピタキシャル層の評価を行うことが好ましい。
このように、励起光がベース基板まで到達しないSOI層の厚さAを求め、A以上の厚さで、評価対象のエピタキシャル層を成長させることで、成長用ウェーハにおけるベース基板に励起光が到達しないため、ベース基板内での発光の影響を排除することができ、より正確にエピタキシャル層の評価を行うことができる。
このとき、前記厚さAを求める際に、前記調査用SOIウェーハに対するフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記ベース基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることができる。
このような基準でSOI層の厚さAを求めて、その厚さ以上の評価対象のエピタキシャル層を成長させれば、成長用ウェーハのベース基板の影響をほとんど受けずに、評価対象のエピタキシャル層の不純物汚染や欠陥をより高精度に検出することができる。また、簡便に評価対象のエピタキシャル層の評価を行うことができる。
また、このとき、前記厚さAを求める際に、前記調査用SOIウェーハのSOI層の表面からフォトルミネッセンス測定を行うのに加えて、前記調査用SOIウェーハのベース基板の表面からもフォトルミネッセンス測定を行い、
前記調査用SOIウェーハのSOI層の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記調査用SOIウェーハのベース基板の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることもできる。
このような基準でSOI層の厚さAを求めて、その厚さ以上の評価対象のエピタキシャル層を成長させれば、成長用ウェーハのベース基板の影響をほとんど受けずに、評価対象のエピタキシャル層の不純物汚染や欠陥をより高精度に検出することができる。
また、本発明のエピタキシャルウェーハの評価方法では、前記成長用ウェーハのSOI層上に成長させる前記評価対象のエピタキシャル層の厚さを、10μm以上とすることが好ましい。
このように、評価対象のエピタキシャル層の厚さを10μm以上とすれば、励起光はベース基板までほぼ到達しないため、評価対象のエピタキシャル層のみの評価を行うことができる。
また、前記成長用SOIウェーハのSOI層と該SOI層上に形成する前記評価対象のエピタキシャル層の導電型を同一とすることが好ましい。
このようにSOI層とエピタキシャル層の導電型を同一とすれば、逆の導電型の場合にSOI層とエピタキシャル層の界面に形成されるPNジャンクションの影響などを考慮する必要がなくなり、簡易に評価を行うことができる。また、エピタキシャル層の評価において、SOI層とエピタキシャル層の導電型とは逆の導電型のドーパントが検出された場合に、それはSOI層のメジャードーパントではなく、エピタキシャル層の成長工程で導入された汚染であると推定することができる。
このとき、前記成長用SOIウェーハのベース基板、SOI層、及び該SOI層上に形成する前記評価対象のエピタキシャル層の導電型を同一とすることが好ましい。
このように、成長用SOIウェーハのベース基板、SOI層、及び該SOI層上に形成する評価対象のエピタキシャル層の導電型を同一とすれば、SOI層とエピタキシャル層の界面のPNジャンクションの影響などを考慮する必要がなくなり、簡易に評価を行うことができる。また、エピタキシャル層の評価において、ベース基板、SOI層、及びエピタキシャル層の導電型とは逆の導電型のドーパントが検出された場合に、それはSOI層やベース基板のメジャードーパントではなく、エピタキシャル層の成長工程で導入された汚染であると推定することができる。
また、上記目的を達成するために、本発明は、上述したエピタキシャルウェーハの評価方法で良品と判断されたエピタキシャルウェーハのエピタキシャル層の成長条件で、単結晶シリコンを有するウェーハの該単結晶シリコン上に単結晶シリコンからなるエピタキシャル層の成長を行うことを特徴とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法により、確実に欠陥や汚染を低減したエピタキシャルウェーハを提供することができる。
本発明のエピタキシャルウェーハの評価方法によれば、成長用ウェーハ上に形成したエピタキシャル層のPL測定において、成長用ウェーハの影響を排除して、エピタキシャル層のみの欠陥や汚染を正確かつ簡便に評価することができる。また、本発明のエピタキシャルウェーハの製造方法によれば、確実に欠陥や汚染を低減したエピタキシャルウェーハを提供することができる。
本発明のエピタキシャルウェーハの評価方法の一態様の工程フローを示す図である。 成長用ウェーハとエピタキシャル層の構成を示す概略図である。 本発明のエピタキシャルウェーハの評価方法の別の態様の工程フローの一部を示す図である。 調査用SOIウェーハの構成を示す概略図である。
以下、本発明について、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明のエピタキシャルウェーハの評価方法の実施態様の一例(第1の実施態様)について、図1及び図2を参照して説明する。
本発明は、単結晶シリコンを有する成長用ウェーハの単結晶シリコン上に単結晶シリコンからなるエピタキシャル層を成長させたエピタキシャルウェーハの評価方法である。図1は、本発明のエピタキシャルウェーハの評価方法の工程フローを示す図である。また、図2は、本発明のエピタキシャルウェーハの評価方法に適用する、成長用ウェーハ(SOIウェーハ)とそのSOI層上のエピタキシャル層の構成を示す概略図である。本発明のエピタキシャルウェーハの評価方法では、まず、成長用ウェーハ10として、単結晶シリコンからなるベース基板1と埋め込み絶縁膜3と単結晶シリコンからなるSOI層5とを有するSOIウェーハを準備する(図1のA)。次に、成長用ウェーハ10のSOI層5上に評価対象のエピタキシャル層7を成長して、エピタキシャルウェーハ13とする(図1のB)。さらに、評価対象のエピタキシャル層7の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、評価対象のエピタキシャル層7の評価を行う(図1のC)。このとき、評価対象のエピタキシャル層7の成長は、実際に評価したい成長条件で行うことが好ましい。
図2に示すように、SOIウェーハのベース基板1とSOI層5の間には、埋め込み絶縁膜3が存在している。この埋め込み絶縁膜3としては、シリコン酸化膜(Buried Oxide:BOX)層を好適に用いることができる。励起光で励起された電子正孔対は絶縁膜(酸化膜)を透過できないので、埋め込み絶縁膜3の上の領域内で生成した電子正孔対は、その領域内で再結合する。従って、成長用ウェーハ10のSOI層5上にエピタキシャル層7を成長させ、そのエピタキシャル層7の表面からPL測定を行うことで、ほぼエピタキシャル層7のみの評価を行うことができる。
また、本発明のエピタキシャルウェーハの評価方法では、成長用ウェーハ10におけるSOI層5の厚さを、1μm以下、より好ましくは0.5μm以下とすることができる。このようなSOI層の厚さとすることで、埋め込み絶縁膜3上にあるSOI層5へのエピタキシャル層7からの電子正孔対の拡散や、SOI層5内での電子正孔対の生成および再結合の影響を最小限にとどめることができる。このように、SOI層5の厚さは、単結晶シリコンからなるエピタキシャル層が成長できる範囲内で薄いものであることが好ましい。
また、本発明のエピタキシャルウェーハの評価方法の別の実施態様(第2の実施態様)について、さらに、図3及び図4を参照して説明する。この実施態様では、第1の実施態様における評価対象のエピタキシャル層7を成長する際の適切な厚さを予め求める。図3は、本発明のこの態様によるエピタキシャルウェーハの評価方法の工程フローの一部を示す図である。また、図4はこの実施態様において用いる調査用SOIウェーハの構成を示す概略図である。図3に示す本発明のエピタキシャルウェーハの評価方法では、まず、上記第1の実施態様における成長用ウェーハ10のSOI層5上に評価対象のエピタキシャル層7を成長する工程(図1のB)の前に、調査用SOIウェーハ20として、単結晶シリコンからなるベース基板21と埋め込み絶縁膜23と該ベース基板21と導電型が異なる単結晶シリコンからなるSOI層25とを有するSOIウェーハ(図4の構造)を、該SOI層25の厚さdが異なるようにして複数枚準備する工程を有している(図3のA)。このとき、SOI層25の厚さdを変える方法として、SOI層上にSOI層と同じ導電型のエピタキシャル層を厚さを変えて成長させても良い。そして、複数枚準備した調査用SOIウェーハ20のSOI層25の表面から励起光を照射してフォトルミネッセンス測定を行い(図3のB)、該フォトルミネッセンス測定に用いられる励起光が、調査用SOIウェーハ20のベース基板21まで到達しないSOI層25の厚さAを求め(図3のC)、成長用ウェーハ10のSOI層5上に、A以上の厚さで、評価対象のエピタキシャル層7を成長させて、該評価対象のエピタキシャル層7の評価を行う(図3のD)。このとき、評価対象のエピタキシャル層7の成長は、実際に評価したい成長条件で行うことが好ましい。
成長用ウェーハとしてSOIウェーハを用いても、励起光の一部はSOI層を透過してベース基板まで到達することがあり、ベース基板内で電子正孔対が生成され、ベース基板内で再結合することがある。この場合、検出したPLには、ベース基板の欠陥や汚染の情報が含まれる。そこで、励起光の正確な到達深さ(励起光の強度が1/eになる深さではなく、励起光の強度がほぼゼロになる深さ)を把握しておくことが望ましい。
そのために、上記のように、調査用SOIウェーハ20において、SOI層25とベース基板21の導電型が異なり、かつ、SOI層25の厚さdを変えたSOIウェーハを用意する。例えば、SOI層25をN型、ベース基板21をP型(埋め込み絶縁膜がシリコン酸化膜である場合、この構造はN/BOX/Pと表記できる)とすることができる。このような構造により、SOI層25とベース基板21の導電型が異なっているので、PL測定の際にどちらのドーパントであるかを容易に区別することができる。上記のN/BOX/P構造の場合、SOI層25の表面からPL測定を行い、P型のベース基板21のドーパントであるボロン濃度の測定値が十分に低くなるSOI層25の厚さAを求める。SOI層側からのPL測定においてボロン濃度の測定値が十分に低くなることは、すなわち、励起光がベース基板21まで到達せずに、SOI層25内でほぼ全て吸収されたことを意味する。このように、励起光が埋め込み絶縁膜23を透過してベース基板21まで到達したか否かを、ベース基板21と同じ導電型を示すドーパント濃度の測定値を基準にして判断することができる。従って、次のステップで評価対象のエピタキシャル層7を評価する際には、可能な限り厚さの薄いSOI層5を有する成長用SOIウェーハ10を新たに準備し、この上に上述した厚さA以上のエピタキシャル層7を成長させれば、励起光はベース基板1に到達せず、エピタキシャル層7のみの評価が可能となる。
ここで、上記の厚さAを求める際のさらに具体的な態様について説明する。上記の厚さAを求める際に、調査用SOIウェーハ20に対するフォトルミネッセンス測定により検出された、ベース基板21と同じ導電型を示すドーパント濃度が、ベース基板21の抵抗率から求められるドーパント濃度の5%以下となる調査用SOIウェーハ20のSOI層25の厚さを求め、その厚さを上記の厚さAとすることができる。
一例として、調査用SOIウェーハ20として、上記N/BOX/Pの構造のSOIウェーハを用いた場合を説明する。この場合、ベース基板21はP型なので、ボロン濃度に着目する。調査用SOIウェーハ20の裏面(ベース基板21の表面)のボロン濃度は、ベース基板21の抵抗率によって決まる。そして、PL測定において、調査用ウェーハ20の表面(SOI層25側)から検出したボロン濃度が、ベース基板21の抵抗率から求めたボロン濃度の5%以下であれば、励起光はベース基板21まで到達せず、埋め込み絶縁膜23の上のSOI層25のみを評価していると判断できる。
また、上記の厚さAを求める際のさらに具体的な態様として上記と別の態様について説明する。この場合、調査用SOIウェーハ20のSOI層25の表面からフォトルミネッセンス測定を行うのに加えて、調査用SOIウェーハ20のベース基板21の表面からもフォトルミネッセンス測定を行うことができる。調査用SOIウェーハ20のベース基板21の表面のフォトルミネッセンス測定は、調査用SOIウェーハ20を作製した後に、その裏面(すなわち、ベース基板21の表面)について実施することもできるし、調査用SOIウェーハ20を製造する前の状態のベース基板の表面について実施することもできる。
そして、調査用SOIウェーハ20のSOI層25の表面からのフォトルミネッセンス測定により検出された、ベース基板21と同じ導電型を示すドーパント濃度が、調査用SOIウェーハ20のベース基板21の表面からのフォトルミネッセンス測定により検出された、ベース基板21と同じ導電型を示すドーパント濃度の5%以下となる調査用SOIウェーハ20のSOI層25の厚さを求め、その厚さを上記の厚さAとすることができる。
ここで、本発明者の調査によると、SOI層とベース基板の導電型が異なるSOIウェーハの該SOI層上に、SOI層の導電型と同じエピタキシャル層を厚さを振って形成し、エピタキシャル層の表面からPL測定した場合に、このPL測定で検出されたベース基板と同じ導電型のドーパント濃度の測定値が、エピタキシャル層の厚さが厚くなるにつれて減少し、ベース基板のドーパント濃度の5%以下となると、その減少は指数関数のように非常に緩やかになった。これは、励起光がベース基板に到達せず、BOX上のSOI層やSOI層上のエピタキシャル層のみを評価していることを意味している。このため、ベース基板と同じ導電型のドーパント濃度がベース基板のドーパント濃度の5%以下であるか否かを判断基準とすることで、励起光がベース基板に到達していないか、又は、到達しているかを判断できる。さらに、ドーパントの濃度がベース基板のドーパント濃度の3%以下、もしくは1%以下であれば、より確実に励起光がベース基板に到達していないと判断できる。
また、成長用ウェーハ10のSOI層5上に成長させる評価対象のエピタキシャル層7の厚さを、10μm以上とすることができる。PL法の励起光として波長532nmの光を用いた場合、SOI層の厚さが10μmあればベース基板まで到達しないことを確認した。より好ましくは、評価対象のエピタキシャル層7の厚さを15μm以上、さらには、20μm以上とすることができる。これとともに上記のように、SOI層5の厚さが1μm以下であれば、PL測定において、SOI層5の影響をほとんど無視することができ、評価対象のエピタキシャル層7のみの評価がより確実に行えていると考えることができる。
また、成長用SOIウェーハ10のSOI層5と該SOI層5上に形成する評価対象のエピタキシャル層7の導電型を同一とすることができる。これにより、SOI層5とエピタキシャル層7の間でPNジャンクションが形成される影響などを考慮する必要が無くなる。また、エピタキシャル層7の評価で、エピタキシャル層7に導入されたドーパントと逆の導電型のドーパントが検出された場合、それはSOI層5のメジャードーパントではなく、評価対象のエピタキシャル層7の成長工程での汚染であると推定することができる。尚、エピタキシャル層7の導電型がP型の場合、逆の導電型のドーパントとはリン、ヒ素等であり、エピタキシャル層7の導電型がN型の場合、逆の導電型のドーパントとはボロン等である。
また、成長用SOIウェーハ10のベース基板1、SOI層5、及び該SOI層5上に形成する評価対象のエピタキシャル層7の導電型を同一とすることができる。これにより、エピタキシャル層7の評価で、エピタキシャル層7に導入されたドーパントと逆の導電型のドーパントが検出された場合、それはSOI層5やベース基板1のメジャードーパントではなく、評価対象のエピタキシャル層7の成長工程での汚染であると推定することができる。
さらに、本発明では、上述したエピタキシャルウェーハの評価方法で良品と判断されたエピタキシャルウェーハ13のエピタキシャル層7の成長条件で、単結晶シリコンを有するウェーハの該単結晶シリコン上に単結晶シリコンからなるエピタキシャル層の成長を行うエピタキシャルウェーハの製造方法が提供される。このようなエピタキシャルウェーハの製造方法で製造されたエピタキシャルウェーハであれば、エピタキシャル層において欠陥や汚染をより確実に軽減することができる。尚、ここでエピタキシャル層を成長させるウェーハは、単結晶シリコンを有するウェーハであればよく、例えば、単結晶シリコンウェーハ又はSOIウェーハなどとすることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
PL測定の励起光として波長532nmのYAGレーザーを用いた。この波長の光のシリコンへの侵入深さ(強度が1/eになる深さ)は0.8〜0.9μmである。PL測定のサンプルは液体ヘリウムで4.2Kに冷却し、いわゆる低温PL法で測定した。
まず、励起光の正確な到達深さ(強度が1/eになる深さではなく、励起光の強度がほぼゼロになる深さ)を把握するため、上記のN/BOX/Pの構造の調査用SOIウェーハ20を準備した。ベース基板21の抵抗率は10Ωcmであり、この時のベース基板21のボロン濃度は1.3×1015atoms/cmである。SOI層25の抵抗率も10Ωcmであり、この時のSOI層25のリン濃度は4.4×1014atoms/cmである。尚、ベース基板21はP型単結晶シリコン基板、埋め込み絶縁膜23はシリコン酸化膜、SOI層25はN型単結晶シリコンとした。
上記の調査用SOIウェーハ20におけるSOI層25の厚さは4μm、10μm、15μmの3水準とした。これらのSOI層25を有するSOIウェーハ20についてSOI層25の表面からPL測定したところ、SOI層25の厚さが4μmの場合はリンとボロンの両方が検出され、かつ、リンよりボロンの方が高濃度であった。この時のボロン濃度の測定値は3.3×1014atoms/cmであり、ベース基板21のボロン濃度の25%であった。SOI層25の厚さが10μm及び15μmではいずれもボロン濃度の測定値はベース基板21のボロン濃度の5%以下で、リンはSOI層25の抵抗率に対応した濃度で検出された。以上の結果は、SOI層25の厚さが4μmでは励起光はベース基板21まで侵入し、そのドーパント(ボロン)も検出していることを意味しており、SOI層25の厚さが10μm以上では励起光はベース基板21まで到達せず、SOI層25のみの評価が行えていることを意味している。
また、SOI層25の厚さが3μm及び10μmのP/BOX/Nの構造の調査用SOIウェーハ20(すなわち、ベース基板21がN型単結晶シリコン、埋め込み絶縁膜23がシリコン酸化膜、SOI層25がP型単結晶シリコンである。)も準備し、同様の評価を行った。ベース基板21の抵抗率は10Ωcmであり、リン濃度は4.4×1014atoms/cmである。SOI層25の抵抗率も10Ωcmであり、ボロン濃度は1.3×1015atoms/cmである。
これらのSOIウェーハ20のSOI層25の表面からPL測定を行った。SOI層25の厚さが3μmの場合は、ボロンとリンの両方が検出され、かつ、ボロンよりリンの方が高濃度であった。この時のリン濃度の測定値は2.2×1014atoms/cmであり、ベース基板21のリン濃度の50%であった。一方、SOI層25の厚さが10μmの場合は、リン濃度の測定値はベース基板21のリン濃度の5%以下で、ボロンはSOI層25の抵抗率に対応した濃度で検出された。すなわち、SOI層25の厚さが3μmの場合は、励起光は埋め込み絶縁膜23を透過してベース基板21(N型、リンドープ)に到達するが、厚さが10μmの場合には、励起光はベース基板21に到達せず、SOI層25のみの評価が行えていることが確認できた。
以上の結果から、励起光の波長が532nmのPL測定では、(薄い)SOI層25上にエピタキシャル層を10μm以上成長させることで、埋め込み絶縁膜23により電子正孔対の拡散が防止されるのに加え、ベース基板21内で電子正孔対が生成されることがなく、PL法によるエピタキシャル層のみの評価が可能であることが分かった。
次に、成長用ウェーハ10上に形成するエピタキシャル層7の厚さを10μmとすることで、PL法によりエピタキシャル層7のみの評価が行えていることを以下のようにして確認した。調査用SOIウェーハ20とは別に、新たに、P/BOX/Nの構造のSOIウェーハを、成長用ウェーハ10として準備した。成長用ウェーハ10のSOI層5の厚さは0.2μmとした。この成長用ウェーハ10のSOI層5上に、P型のエピタキシャル層7を10μmの厚さで成長させた。エピタキシャル層7の表面(P型)とエピタキシャルウェーハ13の裏面(ベース基板1の表面、N型)の両方からPL測定を行ったところ、エピタキシャル層7の表面からはP型のドーパントであるボロンのみがエピタキシャル層7の抵抗率に対応した濃度で検出された。一方、エピタキシャルウェーハ13の裏面(ベース基板1の表面)からはN型のドーパントであるリンのみがベース基板1の抵抗率に対応した濃度で検出された。以上より、SOIウェーハ上の評価対象のエピタキシャル層7の膜厚を10μmとすることで、評価対象のエピタキシャル層7のみの評価が行えていることが確認できた。
また、成長用ウェーハ10として、上記したP/BOX/Nの構造のSOIウェーハとは別に、新たに、P/BOX/Pの構造のSOIウェーハを準備した。このSOIウェーハのSOI層5の厚さは0.2μmとした。エピタキシャル成長装置のリアクターのチャンバーメンテナンス前後のそれぞれの時点で、ここで準備した成長用ウェーハ10上に、P型のエピタキシャル層7を10μmの厚さで成長させた。その後、低温PL法でエピタキシャル層7の表面からドーパント濃度を測定した。
成長用ウェーハ10として上記したSOIウェーハを用いた場合は、PL測定において、チャンバーメンテナンス前より後の方がエピタキシャル層7のリン濃度が低く、リアクターの清浄度が改善されたことが確認できた。
(比較例)
エピタキシャル層を成長させるウェーハとして、P型の単結晶シリコン基板を準備した。そして、実施例と同様にして、エピタキシャル成長装置のリアクターのチャンバーメンテナンス前後のそれぞれの時点で、準備したP型の単結晶シリコン基板上に、P型のエピタキシャル層を10μmの厚さで成長させた。その後、実施例と同様に励起光の波長が532nmの低温PL法でエピタキシャル層の表面からドーパント濃度を測定した。
比較例では、チャンバーメンテナンス前後でリン濃度の測定値に違いは見られず、また実施例よりも高濃度にリンが検出された。これは比較例では埋め込み絶縁膜がないので、エピタキシャル層成長用の基板として用いたP型の単結晶シリコン基板に含まれている不純物のリンを検出したためと考えられる。
尚、PL測定における励起光が変われば、同様の方法で励起光の正確な到達深さを求め、それに応じた厚さのエピタキシャル層7をSOI層5上に成長させれば良い。例えば、紫外光などの波長の短い光を励起光に用いれば、シリコンへの到達深さ(及び侵入深さ)はより短くなり、より薄いエピタキシャル層7の評価も可能となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1、21…ベース基板、 3、23…埋め込み絶縁膜、 5、25…SOI層、
7…(評価対象の)エピタキシャル層、 10…成長用ウェーハ、
13…エピタキシャルウェーハ、 20…調査用SOIウェーハ。

Claims (10)

  1. 単結晶シリコンを有する成長用ウェーハの該単結晶シリコン上に単結晶シリコンからなるエピタキシャル層を成長させたエピタキシャルウェーハの評価方法であって、
    前記成長用ウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と単結晶シリコンからなるSOI層とを有するSOIウェーハを準備する工程と、
    前記成長用ウェーハのSOI層上に評価対象のエピタキシャル層を成長して、エピタキシャルウェーハとする工程と、
    前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層の評価を行う工程と
    を有することを特徴とするエピタキシャルウェーハの評価方法。
  2. 前記成長用ウェーハにおけるSOI層の厚さを1μm以下とすることを特徴とする請求項1に記載のエピタキシャルウェーハの評価方法。
  3. 前記成長用ウェーハにおけるSOI層の厚さを0.5μm以下とすることを特徴とする請求項2に記載のエピタキシャルウェーハの評価方法。
  4. 前記成長用ウェーハのSOI層上に前記評価対象のエピタキシャル層を成長する工程の前に、
    調査用SOIウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と該ベース基板と導電型が異なる単結晶シリコンからなるSOI層とを有するSOIウェーハを、該SOI層の厚さが異なるようにして複数枚準備する工程を有し、
    前記複数枚準備した調査用SOIウェーハのSOI層の表面から励起光を照射してフォトルミネッセンス測定を行い、
    該フォトルミネッセンス測定に用いられる励起光が、前記調査用SOIウェーハのベース基板まで到達しないSOI層の厚さAを求め、
    前記成長用ウェーハのSOI層上に、前記A以上の厚さで、前記評価対象のエピタキシャル層を成長させて、該評価対象のエピタキシャル層の評価を行うことを特徴とする請求項1から請求項3のいずれか一項に記載のエピタキシャルウェーハの評価方法。
  5. 前記厚さAを求める際に、前記調査用SOIウェーハに対するフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記ベース基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることを特徴とする請求項4に記載のエピタキシャルウェーハの評価方法。
  6. 前記厚さAを求める際に、前記調査用SOIウェーハのSOI層の表面からフォトルミネッセンス測定を行うのに加えて、前記調査用SOIウェーハのベース基板の表面からもフォトルミネッセンス測定を行い、
    前記調査用SOIウェーハのSOI層の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記調査用SOIウェーハのベース基板の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることを特徴とする請求項4に記載のエピタキシャルウェーハの評価方法。
  7. 前記成長用ウェーハのSOI層上に成長させる前記評価対象のエピタキシャル層の厚さを、10μm以上とすることを特徴とする請求項1から請求項6のいずれか一項に記載のエピタキシャルウェーハの評価方法。
  8. 前記成長用ウェーハのSOI層と該SOI層上に形成する前記評価対象のエピタキシャル層の導電型を同一とすることを特徴とする請求項1から請求項7のいずれか一項に記載のエピタキシャルウェーハの評価方法。
  9. 前記成長用ウェーハのベース基板、SOI層、及び該SOI層上に形成する前記評価対象のエピタキシャル層の導電型を同一とすることを特徴とする請求項1から請求項8のいずれか一項に記載のエピタキシャルウェーハの評価方法。
  10. 請求項1から請求項9のいずれか一項に記載のエピタキシャルウェーハの評価方法で良品と判断されたエピタキシャルウェーハのエピタキシャル層の成長条件で、単結晶シリコンを有するウェーハの該単結晶シリコン上に単結晶シリコンからなるエピタキシャル層の成長を行うことを特徴とするエピタキシャルウェーハの製造方法。

JP2016056135A 2016-03-18 2016-03-18 エピタキシャルウェーハの評価方法及び製造方法 Active JP6520782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016056135A JP6520782B2 (ja) 2016-03-18 2016-03-18 エピタキシャルウェーハの評価方法及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016056135A JP6520782B2 (ja) 2016-03-18 2016-03-18 エピタキシャルウェーハの評価方法及び製造方法

Publications (2)

Publication Number Publication Date
JP2017174861A JP2017174861A (ja) 2017-09-28
JP6520782B2 true JP6520782B2 (ja) 2019-05-29

Family

ID=59972195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016056135A Active JP6520782B2 (ja) 2016-03-18 2016-03-18 エピタキシャルウェーハの評価方法及び製造方法

Country Status (1)

Country Link
JP (1) JP6520782B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1946079B1 (en) * 2005-10-11 2017-12-06 BT Imaging Pty Limited Method and system for inspecting indirect bandgap semiconductor structure
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
JP2009158702A (ja) * 2007-12-26 2009-07-16 Kyushu Institute Of Technology 発光デバイス

Also Published As

Publication number Publication date
JP2017174861A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP5024865B2 (ja) 半導体基板の評価方法
Abbott et al. Application of photoluminescence characterization to the development and manufacturing of high-efficiency silicon solar cells
EP2779220B1 (en) Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
JP2014529181A (ja) 補償シリコンサンプルのドーパント含有量の特定
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP6316798B2 (ja) 半導体試料での格子間酸素濃度の決定
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5018682B2 (ja) シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法
JP5407212B2 (ja) 熱処理炉評価方法および半導体ウェーハの製造方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP5720560B2 (ja) 半導体基板の評価方法
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP5504634B2 (ja) ライフタイムの評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP5967019B2 (ja) 半導体ウェーハの評価方法
Kwapil et al. Influence of surface texture on the defect‐induced breakdown behavior of multicrystalline silicon solar cells
JP2020013939A (ja) SiCデバイスの製造方法および評価方法
JP5561245B2 (ja) 半導体基板の評価方法
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
JP4353121B2 (ja) 半導体ウエーハのドーパント汚染の評価方法
JP7447392B2 (ja) SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP5471780B2 (ja) ボロンドープp型シリコン中の鉄濃度測定方法およびボロンドープp型シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250