JP6502438B2 - オプトエレクトロニクス部品およびその製造方法 - Google Patents

Description

本発明は、特許請求項１に記載のオプトエレクトロニクス部品と、特許請求項１２に記載のオプトエレクトロニクス部品の製造方法とに関する。

本願の開示内容の一部を明示的に形成する独国特許出願第１０２０１３２０６９６３．４号は、同様に、オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法を記載する。

先行技術から、プレモールドプラスチックハウジング（プレモールドハウジング）を備えるオプトエレクトロニクス部品が知られている。プラスチックハウジングは、機械的保護のために使用され、かつ、拡散光の散乱および／または波長変換を奏することができるポッティング材で充填されたキャビティを有することが多い。かかるオプトエレクトロニクス部品の製造中、プレモールドプラスチックハウジングには、プラスチックハウジングの材料とプラスチックハウジング内に埋設されたリードフレーム部との間に間隙を形成し得る機械的荷重がかかる。この間隙により、キャビティがポッティング材で充填されるときに、オプトエレクトロニクス部品のはんだ付け面上へのポッティング材のクリープを引き起こし得る、ポッティング材の漏れを生じる。ポッティング材は、オプトエレクトロニクス部品のはんだ付け面上で、はんだ付け面を汚染し、それにより、オプトエレクトロニクス部品が使用不能にされ得る。

プラスチックハウジングを備えるオプトエレクトロニクス部品を提供することが本発明の目的の一つである。かかる目的は、請求項１の特徴を備えるオプトエレクトロニクス部品によって達成される。本発明のさらなる目的は、オプトエレクトロニクス部品の製造方法を特定することである。かかる目的は、請求項１２の特徴を備える方法によって達成される。さまざまな発展形態が従属請求項において特定される。

オプトエレクトロニクス部品は、第１のリードフレーム部が埋設されるプラスチックハウジングを備える。第１のリードフレーム部のチップ搭載面およびはんだ接触面は、プラスチックハウジングによって少なくとも部分的に被覆されていない。はんだ接触面は、溝を有する。この溝は、プラスチックハウジングの材料によって被覆されていない。有利なことに、本オプトエレクトロニクス部品内の第１のリードフレーム部のはんだ接触面は、溝によって汚染から保護される。プラスチックハウジングの材料と第１のリードフレーム部との間の間隙を通るポッティング材のクリープが、溝を通って第１のリードフレーム部のはんだ接触面上に進むことができず、その結果、はんだ接触面を完全に濡らすことができない。その結果、有利なことに、はんだ接触面は、アクセス可能なままであり、オプトエレクトロニクス部品のはんだ付けの際にはんだで濡らされることができる。

本オプトエレクトロニクス部品の一実施形態では、溝は、はんだ接触面の縁領域内に配置される。その結果、有利なことに、はんだ接触面に生じ得る汚染は、はんだ接触面の縁領域を越えてはんだ接触面上まで進むことができない。

本オプトエレクトロニクス部品の一実施形態では、溝は、はんだ接触面の中心領域の周囲に、少なくとも一部において、延在するように具現化される。それにより、有利なことに、はんだ接触面の中心領域は、汚染から保護される。

本オプトエレクトロニクス部品の一実施形態では、溝の深さは、１０μｍ〜１ｍｍ、好ましくは、５０μｍ〜２００μｍである。例えば、溝の深さを１００μｍ、その幅を１５０μｍとすることができる。この寸法の溝であれば、有利なことに、はんだ接触面とはんだ接触面を支える支持体との間の毛管力が、確実に溝の領域内で遮断される。その結果、汚染材料が、溝を越えてはんだ接触面上まで進むことができない。

本オプトエレクトロニクス部品の一実施形態では、オプトエレクトロニクス半導体チップがチップ搭載面上に配置される。有利なことに、第１のリードフレーム部によって、オプトエレクトロニクス半導体チップの電気接触部がはんだ接触面に通じることができる。その結果、このオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップは、はんだ接続を介してはんだ接触面に電気的に接触されることができる。

本オプトエレクトロニクス部品の一実施形態では、プラスチックハウジングは、チップ搭載面に隣接するキャビティを有する。この場合、ポッティング材がキャビティ内に配置される。有利なことに、ポッティング材がはんだ接触面を汚染することを危惧する必要なく、プラスチックハウジングのキャビティ内にポッティング材を配置することができる。

本オプトエレクトロニクス部品の一実施形態では、溝は、ポッティング材による中心領域の濡れを防止する目的で設けられている。プラスチックハウジングの材料と第１のリードフレーム部との間の間隙を通ってクリープし得るポッティング材は、溝を通って第１のリードフレーム部のはんだ接触面の中心領域まで進むことができず、その結果、上記中心領域を濡らすことができない。その結果、有利なことに、はんだ接触面の中心領域は、アクセス可能なままであり、オプトエレクトロニクス部品のはんだ付けの際にはんだで濡らされることができる。

本オプトエレクトロニクス部品の一実施形態では、ポッティング材は、シリコーンを含む。有利なことに、シリコーンは、オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップを機械的に保護することができる。ポッティング材は、光散乱粒子および／または変換粒子を備えることもできる。この場合、有利なことに、オプトエレクトロニクス部品のポッティング材は、光を散乱させ、かつ／または、波長を変換する。

本オプトエレクトロニクス部品の一実施形態では、第２のリードフレーム部がプラスチックハウジング内に埋設される。この場合、第２のリードフレーム部は、上部面および下部面を有し、これら上部面および下部面は、プラスチックハウジングによって少なくとも部分的に被覆されない。有利なことに、プラスチックハウジング内に埋設された第２のリードフレーム部は、オプトエレクトロニクス部品の外面に第２のはんだ接触部を設けることができる。第２のはんだ接触部は、例えば、オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの電気的接触のために使用されることができる。

本オプトエレクトロニクス部品の一実施形態では、第２のリードフレーム部の下部面は、さらなる溝を有する。その結果、有利なことに、第２のリードフレーム部の下面もポッティング材によって生じ得る汚染から保護される。

オプトエレクトロニクス部品の製造方法は、チップ搭載面と、溝を有するはんだ接触面とを有する第１のリードフレーム部を設けるステップと、チップ搭載面およびはんだ接触面がプラスチックハウジングによって少なくとも部分的に被覆されないように、第１のリードフレーム部をプラスチックハウジング内に埋設するステップと、を含む。この場合、溝は、プラスチックハウジングの材料によって埋設されない。有利なことに、上記方法によって、第１のリードフレーム部のはんだ接触面がオプトエレクトロニクス部品の電気的接触のために使用されることができるオプトエレクトロニクス部品を得ることができる。この場合、有利なことに、はんだ接触面は、溝によって汚染から保護される。その結果、はんだ接触面のはんだによる良好な濡れ性が確保される。

本方法の一実施形態では、本方法は、第１のリードフレーム部のチップ搭載面上にオプトエレクトロニクス半導体チップを配置するステップをさらに含む。有利なことに、第１のリードフレーム部のチップ搭載面上に位置決めされたオプトエレクトロニクス半導体チップは、第１のリードフレーム部のはんだ接触面を介して電気的に接触されることができる。

本方法の一実施形態では、本方法は、プラスチックハウジングのチップ搭載面に隣接するキャビティ内にポッティング材を配置するステップをさらに含む。有利なことに、キャビティ内に配置されたポッティング材が第１のリードフレーム部のはんだ接触面を汚染しないことが確実である。プラスチックハウジングの材料と、プラスチックハウジング内に埋設された第１のリードフレーム部との間に存在し得る間隙を通ってクリープするポッティング材の一部は、はんだ接触面内に配置された溝を越えてはんだ接触面上まで進むことができない。

本方法の一実施形態では、溝は、はんだ接触面の中心領域がポッティング材によって濡れることを防止し、当該溝は、上記中心領域の周囲に、少なくとも一部において、延在するように具現化されている。プラスチックハウジングの材料と、第１のリードフレーム部との間の間隙を通ってクリープし得るポッティング材は、溝を通って第１のリードフレーム部のはんだ接触面の中心領域まで進むことができず、その結果、上記中心領域を濡らさない。その結果、有利なことに、はんだ接触面の中心領域は、アクセス可能なままであり、オプトエレクトロニクス部品のはんだ付けの際にはんだによって濡らされることができる。

本発明の上述の性質、特徴、および利点、ならびに、これら性質、特徴、および利点を実現する方法が、図面と関連して詳細に説明される例示的実施形態の以下の記載と関連して、より明確になり、より明確に理解される。

第１の処理状態のオプトエレクトロニクス部品のプラスチックハウジングを通る断面図である。 上記プラスチックハウジングのはんだ付け面の平面図である。 第２の処理状態の上記オプトエレクトロニクス部品のプラスチックハウジングを通る断面図である。 完成した処理状態の上記オプトエレクトロニクス部品の断面図である。

図１は、プラスチックハウジング１００の概略断面図を示す。プラスチックハウジング１００は、上面１１０、および、上面１１０とは反対側の下面１２０を有する。図２は、プラスチックハウジング１００の下面１２０の概略平面図を示す。プラスチックハウジング１００は、オプトエレクトロニクス部品（例えば、発光ダイオード部品）のためのハウジングとして使用されることができる。

プラスチックハウジング１００は、プレモールドハウジングまたはプレモールド済みハウジングとも表されることができる。プラスチックハウジング１００は、射出成形法またはトランスファー成形法等の成形法によって製造されることができる。プラスチックハウジング１００は、プラスチック材料を含む。

プラスチックハウジング１００の上面１１０にキャビティ１３０が形成される。キャビティ１３０は、プラスチックハウジング１００の上面１１０方向に開いている。横方向において、プラスチックハウジング１００のキャビティ１３０の境界は、周辺縁部によって定められる。図示の例では、キャビティ１３０の直径は、上面１１０方向に円錐状に大きくなる。しかしながら、キャビティ１３０は、異なる形態で具現化されることもできる。図１の断面図に直交する横方向において、キャビティ１３０は、円板形状等で具現化されることができる。

第１のリードフレーム部２００および第２のリードフレーム部３００がプラスチックハウジング１００の材料内に埋設される。第１のリードフレーム部２００および第２のリードフレーム部３００は、それぞれ、導電性材料を含む。一例を挙げると、第１のリードフレーム部２００および第２のリードフレーム部３００は、金属を含むことができる。第１のリードフレーム部２００および第２のリードフレーム部３００は、一体として、リードフレームと表されることもできる。第１のリードフレーム部２００および第２のリードフレーム部３００は、エッチングまたはスタンピング等によって製造されることができる。

第１のリードフレーム部２００は、チップ搭載面２１０、および、チップ搭載面２１０とは反対側のはんだ接触面２２０を有する。第２のリードフレーム部３００は、上部面３１０、および、上部面３１０とは反対側の下部面３２０を有する。第１のリードフレーム部２００のチップ搭載面２１０およびはんだ接触面２２０、ならびに、第２のリードフレーム部３００の上部面３１０および下部面３２０は、それぞれ、プラスチックハウジング１００の材料によって少なくとも完全には被覆されない。図示の例では、チップ搭載面２１０および上部面３１０は、部分的に露出している。はんだ接触面２２０および下部面３２０は、完全に露出している。第１のリードフレーム部２００のはんだ接触面２２０、および、第２のリードフレーム部３００の下部面３２０は、プラスチックハウジング１００の下面１２０方向に配向され、プラスチックハウジング１００の下面１２０と面一である。第１のリードフレーム部２００のチップ搭載面２１０、および、第２のリードフレーム部３００の上部面３１０は、プラスチックハウジング１００のキャビティ１３０方向に配向され、これらは一体としてキャビティ１３０の底面の部分を形成する。

好ましくは、第１のリードフレーム部２００および第２のリードフレーム部３００は、プラスチックハウジング１００の製造時に既にプラスチックハウジング１００の材料内に埋設されている。これは、例えば、第１のリードフレーム部２００および第２のリードフレーム部３００が、成形工程時にプラスチックハウジング１００の材料での成形によって封止されることによって行なわれ得る。

第１のリードフレーム部２００のはんだ接触面２２０は、第１の溝２３０を有する。第１の溝２３０は、はんだ接触面２２０の縁領域２２１内に配置され、はんだ接触面２２０の中心領域２２２の周囲をリング状に包囲する。第１の溝２３０は、はんだ接触面２２０の表面からの深さ２３１を有する。第１の溝２３０は、第１の溝２３０の長手方向に直交する幅２３２を有する。深さ２３１は、好ましくは１０μｍ〜１ｍｍ、特に好ましくは５０μｍ〜２００μｍである。特に好ましくは、第１の溝２３０の深さ２３１は、約１００μｍである。同様に、第１の溝２３０の幅２３２は、好ましくは、１０μｍ〜１ｍｍ、特に好ましくは７５μｍ〜３００μｍである。特に好ましくは、第１の溝２３０の幅２３２は、約１５０μｍである。第１の溝２３０は、はんだ接触面２２０の外側縁部から、例えば、第１の溝２３０の幅２３２の１〜１０倍に対応する距離離間することができる。第１の溝２３０は、例えば、エッチング、エンボシング、またはレーザによって、はんだ接触面２２０内に導入されてもよい。第１のリードフレーム部２００のはんだ接触面２２０の、第１の溝２３０を有する部分は、プラスチックハウジング１００の材料によって被覆されず、その結果、プラスチックハウジング１００の材料が第１の溝２３０内に配置されることもない。はんだ接触面２２０の中心領域２２２もプラスチックハウジング１００の材料によって被覆されない。

第２のリードフレーム部３００の下部面３２０は、第２の溝３３０を有する。第２の溝３３０は、下部面３２０の縁領域内に配置されるが、下部面３２０の中心領域を部分的にのみ包囲する。図示の例では、第２の溝３３０は、下部面３２０の周囲の半分のみに延在し、第２のリードフレーム部３００の下部面３２０の、第１のリードフレーム部２００のチップ搭載面２１０に対向する側に配置される。第２の溝３３０の寸法は、好ましくは、第１の溝２３０の寸法にほぼ一致する。第２の溝３３０は、第１の溝２３０のための方法と同じ方法によって形成されてもよい。第２のリードフレーム部３００の下部面３２０の、第２の溝３３０を有する部分は、プラスチックハウジング１００の材料によって被覆されず、その結果、プラスチックハウジング１００の材料が第２の溝３３０内に配置されることもない。下部面３２０の中心領域は、また、プラスチックハウジング１００の材料によって被覆されない。

第１の溝２３０を、完全には閉じられていないリングとして具現化することもできる。この場合、第１の溝２３０は、はんだ接触面２２０の中心領域２２２の周りに、限られた角度部分（angular section）（例えば、はんだ接触面２２０の周囲の半分）のみにおいて延在する。同様に、第２の溝３３０を、下部面３２０の中心領域の周囲全体に延在するように形成することができる。特定の条件下では、第２の溝３３０を全く設けないこともできる。

図３は、図１の時間的に後の処理状態のプラスチックハウジング１００の概略断面図を示す。図１の処理状態から図３の処理状態の間に、プラスチックハウジング１００には、機械的荷重がかかっている。この機械的荷重は、例えば、バリ取り工程、電解過程、またはデバリングの際に生じ得る。

プラスチックハウジング１００に機械的応力が働く結果、プラスチックハウジング１００の材料、および、プラスチックハウジング１００内に埋設された第１のリードフレーム部２００の間と、プラスチックハウジング１００の材料、および、プラスチックハウジング１００内に埋設された第２のリードフレーム部３００の間とに間隙１４０が形成されている。各間隙１４０は、プラスチックハウジング１００のキャビティ１３０から第１のリードフレーム部２００および第２のリードフレーム部３００に沿ってプラスチックハウジング１００の下面１２０まで延在する。間隙１４０は、図３において、単に概略的に図示されるのみであり、あらゆる場合に形成される必要はなく、第１のリードフレーム部２００および第２のリードフレーム部３００の周囲全体に沿って形成される必要はない。しかしながら、プラスチックハウジング１００の処理中、間隙１４０が形成されるリスクが原理的に存在する。

図４は、図３よりも時間的に後の処理状態のプラスチックハウジング１００のさらなる概略断面図を示す。プラスチックハウジング１００を備えるオプトエレクトロニクス部品１０が、さらなる処理ステップによって形成されている。オプトエレクトロニクス部品１０を、発光ダイオード部品等とすることができる。

図３よりも時間的に後の第１の処理ステップでは、オプトエレクトロニクス半導体チップ４００が第１のリードフレーム部２００のチップ搭載面２１０上に配置される。オプトエレクトロニクス半導体チップ４００を発光ダイオードチップ（ＬＥＤチップ）等とすることができる。オプトエレクトロニクス半導体チップ４００は、第１の面４１０、および、第１の面４１０とは反対側の第２の面４２０を有する。第１の面４１０は、オプトエレクトロニクス半導体チップ４００の放射出射面を形成する。

図示の例では、オプトエレクトロニクス半導体チップ４００の第１の面４１０および第２の面４２０は、それぞれ、オプトエレクトロニクス半導体チップ４００の電気接触面を有する。第２の面４２０は、第１のリードフレーム部２００のチップ搭載面２１０に対向する。オプトエレクトロニクス半導体チップ４００の第２の面４２０に配置される電気接触面は、第１のリードフレーム部２００のチップ搭載面２１０に電気接続される。オプトエレクトロニクス半導体チップ４００の第１の面４１０に配置される電気接触面は、ボンドワイヤ４３０によって第２のリードフレーム部３００の上部面３１０に電気接続される。その結果、第１のリードフレーム部２００のはんだ接触面２２０、および、第２のリードフレーム部３００の下部面３２０を介してオプトエレクトロニクス半導体チップ４００の電気的接触を行なうことができ、電圧を印加することができる。

オプトエレクトロニクス半導体チップ４００をチップ搭載面２１０上に配置するプロセス後、プラスチックハウジング１００のキャビティ１３０をポッティング材５００で充填する。この場合、キャビティ１３０内に配置されたオプトエレクトロニクス半導体チップ４００、および、キャビティ１３０内に配置されたボンドワイヤ４３０は、ポッティング材５００内に埋設される。その結果、ポッティング材５００は、オプトエレクトロニクス半導体チップ４００およびボンドワイヤ４３０を外側からの機械的影響から保護する。

ポッティング材５００は、好ましくは、シリコーンを含む。ポッティング材５００は、オプトエレクトロニクス半導体チップ４００によって出射される波長の電磁放射に対して光学的に高い透過性の透明シリコーンとして具現化されることができる。ポッティング材５００は、さらに、埋め込まれた粒子を含むことができる。一例を挙げると、ＴｉＯ_２等の拡散的散乱性の（diffusely scattering）粒子、または、波長変換粒子をポッティング材５００内に埋め込むことができる。この場合、ポッティング材５００は、オプトエレクトロニクス半導体チップ４００によって出射された電磁放射を散乱させるために、かつ／または、オプトエレクトロニクス半導体チップ４００によって出射された電磁放射の波長変換のために使用される。

ポッティング材５００は、少なくとも部分的に液状で、プラスチックハウジング１００のキャビティ１３０内に導入される。ポッティング材５００をキャビティ１３０内に導入する間、ポッティング材５００の一部は、プラスチックハウジング１００の材料および第１のリードフレーム部２００の間と、プラスチックハウジング１００の材料および第２のリードフレーム部３００の間とを通ってプラスチックハウジング１００の下面１２０までクリープする。プラスチックハウジング１００の下面１２０において、ポッティング材５００の、プラスチックハウジング１００の下面１２０に沿うクリープの進行が継続する。このクリープの進行は、プラスチックハウジング１００の下面１２０と、プラスチックハウジング１００が配置されるキャリアの上面との間の毛管効果によって持続し得る。

ポッティング材５００は、プラスチックハウジング１００の下面１２０に沿って第１のリードフレーム部２００のはんだ接触面２２０の縁領域２２１内まで進む。ポッティング材５００のクリープの進行が終わるのは、第１のリードフレーム部２００のはんだ接触面２２０内の第１の溝２３０においてのみである。ポッティング材５００に作用する毛管力は、第１の溝２３０の領域内で遮断される。

この形態では、ポッティング材５００は、はんだ接触面２２０の縁領域２２１を被覆するが、第１のリードフレーム部２００のはんだ接触面２２０の中心領域２２２は被覆しない。これに対応して、第２のリードフレーム部３００の下部面３２０の縁領域も、下部面３２０内の第２の溝３３０までポッティング材５００によって被覆される。

第２のリードフレーム部３００の第１のリードフレーム部２００とは反対側に沿う、クリープ現象が起こり得る経路は、第２のリードフレーム部３００の第１のリードフレーム部２００に対向する側に沿う、ポッティング材５００のクリープ現象の経路よりも非常に長いため、第２のリードフレーム部３００の下部面３２０の第１のリードフレーム部２００に対向する側に第２の溝３３０を形成すれば十分である。同様に、第１の溝２３０も、はんだ接触面２２０の中心領域２２２を必ずしも完全に包囲する必要がない。

オプトエレクトロニクス部品１０は、リフローはんだ付け工程による表面実装の場合に提供されることができる。この場合、オプトエレクトロニクス部品１０のプラスチックハウジング１００の下面１２０におけるはんだ接触面２２０および下部面３２０は、はんだ接続を介して電気的に接触される。この場合、はんだ接触面２２０および下部面３２０がポッティング材５００によって実質的に被覆されていないため、はんだ接触面２２０および下部面３２０のはんだによる良好な濡れ性が確保される。

それでもなお、個別のケースにおいて、ポッティング材５００をキャビティ１３０内に導入する際に、第１のリードフレーム部２００のはんだ接触面２２０、および／または、第２のリードフレーム部３００の下部面３２０が仮に被覆される場合、かかる被覆は、第１の溝２３０および／または第２の溝３３０の領域内の目視検査時に容易に検知されることができる。

好ましい例示的な実施形態を用いて、本発明を図示し、詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。

１０ オプトエレクトロニクス部品
１００ プラスチックハウジング
１１０ 上面
１２０ 下面
１３０ キャビティ
１４０ 間隙
２００ 第１のリードフレーム部
２１０ チップ搭載面
２２０ はんだ接触面
２２１ 縁領域
２２２ 中心領域
２３０ 第１の溝
２３１ 深さ
２３２ 幅
３００ 第２のリードフレーム部
３１０ 上部面
３２０ 下部面
３３０ 第２の溝
４００ オプトエレクトロニクス半導体チップ
４１０ 第１の面
４２０ 第２の面
４３０ ボンドワイヤ
５００ ポッティング材

Claims (8)

1. プラスチックハウジング（１００）を備えるオプトエレクトロニクス部品（１０）であって、
   第１のリードフレーム部（２００）および第２のリードフレーム部（３００）が前記プラスチックハウジング（１００）内に埋設され、
   前記第１のリードフレーム部（２００）のチップ搭載面（２１０）およびはんだ接触面（２２０）、および、前記第２のリードフレーム部（３００）の上部面（３１０）および下部面（３２０）は、前記プラスチックハウジング（１００）によって少なくとも部分的に被覆されておらず、
   前記はんだ接触面（２２０）は、溝（２３０）を有し、
   前記溝（２３０）は、前記はんだ接触面（２２０）の中心領域（２２２）の周囲に、少なくとも一部において、延在するように具現化されており、前記プラスチックハウジング（１００）の材料によって被覆されておらず、
   前記プラスチックハウジング（１００）は、前記チップ搭載面（２１０）に隣接しているキャビティ（１３０）を有し、
   ポッティング材（５００）が前記キャビティ（１３０）内に配置されており、
   前記溝（２３０）は、前記ポッティング材（５００）による前記中心領域（２２２）の濡れを防止する目的で設けられており、
   前記下部面（３２０）は、さらなる溝（３３０）を有し、
   前記さらなる溝（３３０）は、前記第２のリードフレーム部（３００）の前記下部面（３２０）の中心領域を部分的にのみ包囲する、
   オプトエレクトロニクス部品（１０）。
2. 前記溝（２３０）は、前記はんだ接触面（２２０）の縁領域（２２１）内に配置されている、請求項１に記載のオプトエレクトロニクス部品（１０）。
3. 前記溝（２３０）の深さ（２３１）は、１０μｍ〜１ｍｍ、好ましくは、５０μｍ〜２００μｍである、請求項１または請求項２に記載のオプトエレクトロニクス部品（１０）。
4. オプトエレクトロニクス半導体チップ（４００）が前記チップ搭載面（２１０）上に配置されている、請求項１〜３のいずれか一項に記載のオプトエレクトロニクス部品（１０）。
5. 前記ポッティング材（５００）は、シリコーンを含む、請求項１〜４のいずれか一項に記載のオプトエレクトロニクス部品（１０）。
6. 前記さらなる溝（３３０）は、前記第２のリードフレーム部（３００）の前記下部面（３２０）の、前記第１のリードフレーム部（２００）の前記チップ搭載面（２１０）に対向する側に配置される、
   請求項１〜５のいずれか一項に記載のオプトエレクトロニクス部品（１０）。
7. − チップ搭載面（２１０）と、溝（２３０）を有するはんだ接触面（２２０）とを有する第１のリードフレーム部（２００）を設けるステップと、
   − 上部面（３１０）と、さらなる溝（３３０）を有する下部面（３２０）と、を有する第２のリードフレーム部（３００）を設けるステップであって、前記さらなる溝（３３０）が前記第２のリードフレーム部（３００）の前記下部面（３２０）の中心領域を部分的にのみ包囲する、ステップと、
   − 前記第１のリードフレーム部（２００）の前記チップ搭載面（２１０）および前記はんだ接触面（２２０）、および、前記第２のリードフレーム部（３００）の前記上部面（３１０）および前記下部面（３２０）がプラスチックハウジング（１００）によって少なくとも部分的に被覆されないように、前記第１のリードフレーム部（２００）および前記第２のリードフレーム部（３００）を前記プラスチックハウジング（１００）内に埋設するステップと、を含み、
   前記溝（２３０）は、前記プラスチックハウジング（１００）の材料によって被覆されず、
   前記プラスチックハウジング（１００）の、前記チップ搭載面（２１０）に隣接しているキャビティ（１３０）内に、ポッティング材（５００）を配置するステップを含み、
   前記溝（２３０）は、前記はんだ接触面（２２０）の中心領域（２２２）が前記ポッティング材（５００）によって濡れることを防止し、前記溝（２３０）は、前記中心領域（２２２）の周囲に、少なくとも一部において、延在するように具現化されている、
   オプトエレクトロニクス部品（１０）の製造方法。
8. オプトエレクトロニクス半導体チップ（４００）を前記チップ搭載面（２１０）上に配置するステップをさらに含む、請求項７に記載の方法。

Images