CN104995754B - 光电子部件及其制造方法 - Google Patents
光电子部件及其制造方法 Download PDFInfo
- Publication number
- CN104995754B CN104995754B CN201480009843.6A CN201480009843A CN104995754B CN 104995754 B CN104995754 B CN 104995754B CN 201480009843 A CN201480009843 A CN 201480009843A CN 104995754 B CN104995754 B CN 104995754B
- Authority
- CN
- China
- Prior art keywords
- molding
- opto
- semiconductor chip
- electronic semiconductor
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 157
- 238000000465 moulding Methods 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000003287 optical effect Effects 0.000 claims description 19
- 230000005670 electromagnetic radiation Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 50
- 238000001465 metallisation Methods 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 12
- 230000005855 radiation Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本申请涉及包括以下步骤的制造光电子部件的方法：提供具有第一表面的光电子半导体芯片；在第一表面上沉积牺牲层；形成模制体，其中光电子半导体芯片被至少部分嵌入在该模制体中；以及去除牺牲层。
Description
技术领域
本发明涉及依据专利权利要求1的制造光电子部件的方法以及涉及依据专利权利要求11的光电子部件。
本专利申请要求德国专利申请DE 10 2013 202 910.1的优先权，本申请的公开内容通过参考而被包括于此。
背景技术
在现有技术中，光电子部件包括实现若干功能性的外壳。这些功能性包含提供用于光电子部件的光电子半导体芯片的电连接、提供适合的安装界面——例如用于依据SMT技术的表面安装、以及机械连接光电子部件的各个部分。而且，可以集成保护性的ESD二极管以用于保护光电子部件的光电子半导体芯片免遭由静电放电产生的损害，以及集成用于注入和分开光、用于形成束或者用于转换波长的器件。由于要被实现的这许多的功能性，所以常规的光电子部件的外壳构成大量的消费因素。
DE 10 2009 036 621 A1公开了制造光电子部件的方法，其中光电子半导体芯片被布置在载体的上表面处。光电子半导体芯片被封装在模制体中，该模制体覆盖光电子半导体芯片的所有横向表面。光电子半导体芯片的顶表面和底表面优选地保持不被占用。在去除载体之后，光电子半导体芯片可以被单体化。在每个半导体芯片的顶表面和/或底表面处，可以提供接触点。模制体可以例如由基于环氧树脂的模制材料组成。
发明内容
本发明的目标是提供制造光电子部件的方法。该目标通过具有权利要求1的特征的方法来解决。本发明的进一步目标是提供光电子部件。该目标通过具有权利要求11的特征的光电子部件来解决。在从属权利要求中指示潜在和优选的实施例。
制造光电子部件的方法包括以下步骤：提供具有第一表面的光电子半导体芯片；在第一表面上沉积牺牲层；形成模制体，光电子半导体芯片被至少部分嵌入到该模制体中；以及去除牺牲层。有利地，该方法允许制造具有模制体的光电子部件，该模制体包括邻近于在模制体中嵌入的光电子半导体芯片的凹陷。在不要求先前精确放置半导体芯片或另一个部分的情况下，将所述凹陷与光电子半导体芯片精确对准。模制体的凹陷于是可以有利地被用于以高的精确度相对于光电子半导体芯片来安置光电子部件的进一步部分。有利地，该方法不涉及复杂的光刻工艺步骤。
在该方法的实施例中，在去除牺牲层之前执行进一步步骤，用于部分去除模制体以便致使牺牲层可接近。结果，在将光电子半导体芯片嵌入到模制体中时牺牲层有利地不必保持不被占用，而是可以被模制体覆盖。在部分去除模制体时，光电子半导体芯片有利地被牺牲层保护，因而防止对光电子半导体芯片的损害。
在该方法的实施例中，光电子半导体芯片的第一表面被提供用于电磁辐射的通道。有利地，光电子部件的模制体中的凹陷于是被布置成邻近于光电子半导体芯片的所述束通道表面。这允许使用模制体中的凹陷来用于光电子部件的部分相对于光电子半导体芯片的所述束通道表面的自对准布置。
在该方法的实施例中，将具有布置在其上的接触引脚牺牲层的导电接触引脚与光电子半导体芯片一起嵌入在模制体中。随后，接触引脚牺牲层与牺牲层一起被去除。有利地，嵌入在模制体中的接触引脚于是可以被用于将电连接引导穿过模制体。
在该方法的实施例中，所述方法包括以下进一步步骤：在光电子半导体芯片的第一表面处布置的电接触与接触引脚之间建立导电连接。有利地，接触引脚于是引导导电连接穿过模制体到光电子半导体芯片的电接触，因而允许在模制体的另一侧处电接触光电子半导体芯片。
在该方法的实施例中，所述方法包括在模制体的上表面处布置光学透镜的进一步步骤。有利地，在模制体中形成的邻近光电子半导体芯片的凹陷允许光学透镜关于光电子半导体芯片的精确自对准定向。为了对准光学透镜，具有高精确度的光学透镜的耗时和昂贵的放置因此不是所需的。
在该方法的实施例中，光电子半导体芯片被嵌入在模制体中，使得光电子半导体芯片的第二表面与模制体的底表面处于齐平。有利地，光电子半导体芯片的第二表面于是在光电子半导体芯片的模制体的底表面处是可接近的。这允许在模制体的底表面处电接触光电子部件的光电子半导体芯片。
在该方法的实施例中，在形成模制体之前，执行将光电子半导体芯片布置在载体上的步骤，其中光电子半导体芯片的第二表面被布置成面向载体的上表面。有利地，该方法步骤保证光电子半导体芯片的第二表面在随后形成的模制体的底表面处保持可接近的。
在该方法的实施例中，在牺牲层的沉积与模制体的形成之间将光电子半导体芯片与晶片分离。有利地，然后在光电子半导体芯片的晶片上执行牺牲层的沉积，因而允许以便宜方式同时向多个光电子半导体芯片供应牺牲层。
在该方法的实施例中，将多个光电子半导体芯片共同地嵌入到模制体中。之后，模制体被划分以便获得多个光电子部件。有利地，该方法因此允许在共享的方法步骤中并行制造多个光电子部件。有利地，这导致针对每个光电子部件的制造成本的剧烈减少。
光电子部件包括具有第一表面的光电子半导体芯片。光电子半导体芯片被嵌入到具有上表面的模制体中。光电子半导体芯片的第一表面在模制体的上表面处是可接近的。模制体的上表面关于光电子半导体芯片的第一表面是升高的。有利地，模制体的升高的上表面形成围绕被嵌入到光电子部件的模制体中的光电子半导体芯片的第一表面的调整区域，在该调整区域处可以以高精确度以自对准的方式来相对于光电子半导体芯片定向光电子部件的进一步部分。
在光电子部件的实施例中，光电子半导体芯片的第一表面被提供用于电磁辐射的通道。有利地，通过升高超过光电子半导体芯片的第一表面的模制体部分形成的调整区域因此被布置成在光电子半导体芯片的辐射通道区域之上，这允许在光电子半导体芯片的辐射通道区域之上的光电子部件部分的精确和自对准定向。
在光电子部件的实施例中，光学透镜被布置在模制体的上表面上。有利地，可以以自对准和精确的方式在通过模制体的升高的部分形成的调整区域处相对于光电子半导体芯片定向透镜，这可以导致光电子部件的高质量的光学属性。
在光电子部件的实施例中，光学透镜邻接与模制体整体地形成的调整结构。有利地，光电子部件具有由少量的单个部分组成的简单设计，并且因此可以以便宜的方式被制造。
在光电子部件的实施例中，将导电接触引脚嵌入在模制体中。接触引脚在模制体的上表面处是可接近的。在光电子半导体芯片的第一表面处布置的电接触在本上下文中以导电的方式被连接到接触引脚。有利地，光电子部件的光电子半导体芯片于是可以在与模制体的上表面相对的模制体的底表面处被电接触。由此经由接触引脚和接触引脚与光电子半导体芯片的第一表面处的电接触之间的导电连接来引导电连接。
在光电子部件的实施例中，光电子半导体芯片的第二表面在模制体的底表面处是可接近的，并且与模制体的底表面处于齐平。有利地，光电子部件的光电子半导体芯片的第二电接触于是可以在模制体的底表面处的光电子半导体芯片的第二表面处被电接触。这允许在执行了表面安装技术（SMT）之后例如借助于回流焊接而电接触光电子部件。
在光电子部件的实施例中，金属化部被布置成在光电子半导体芯片的第二表面处。有利地，金属化部可以用来借助于焊接方法电接触光电子半导体芯片。
附图说明
本发明的以上描述的属性、特征和优势以及实现它们的方式在具有实施例示例的下面描述的上下文中将变得更清楚，该实施例示例将结合附图而被更详细地解释。由此，在各自的示意图中：
图1示出半导体晶片的横截面，该半导体晶片具有多个光电子半导体芯片和布置在其上的牺牲层；
图2描绘在劈开半导体晶片之后的多个光电子半导体芯片；
图3示出芯片载体的横截面，该芯片载体具有布置在其上的多个光电子半导体芯片；
图4示出芯片载体和形成在芯片载体上的模制体的横截面；
图5描绘模制体的横截面，该模制体具有嵌入在其中的光电子半导体芯片；
图6描绘在去除模制体的部分之后的模制体的横截面；
图7示出在去除布置在半导体芯片上的牺牲层之后的模制体的横截面；
图8描绘光电子部件的截面图；以及
图9示出光电子部件的顶视图。
具体实施方式
在示意图中，图1示出半导体晶片120的横截面。半导体晶片120也可以简单地被称为晶片。半导体晶片120被形成为扁平盘，该扁平盘具有第一表面121和面向第一表面121的第二表面122。在半导体晶片120中或在半导体晶片120上，已经借助于半导体技术工艺（在图1中未详细示出）形成多个光电子半导体芯片。
在半导体晶片120的第一表面121上，布置牺牲层110。牺牲层110可以例如包括聚合物或电介质。牺牲层110可以例如已经借助于旋涂或喷涂而被施加到半导体晶片120的第一表面121上。在施加到半导体晶片120的第一表面121上之后，牺牲层110另外可以已经例如通过加热而被硬化。在与半导体晶片120的第一表面121垂直的方向上，牺牲层110可以具有在几μm到几百μm之间的范围内的厚度。
图2描绘已经通过劈开图1的半导体晶片120形成的多个光电子半导体芯片100的示意截面图。每个光电子半导体芯片100包括第一表面101，该第一表面101已经由半导体晶片120的第一表面121形成。而且，每个光电子半导体芯片100包括面向第一表面101的第二表面102，该第二表面已经由半导体晶片120的第二表面122形成。
光电子半导体芯片100的第一表面101优选地是辐射通道区域，该辐射通道区域被提供用于电磁辐射、例如可见光的通道。光电子半导体芯片100可以例如是LED芯片。在这种情况下，光电子半导体芯片100的第一表面101优选地是辐射发射区域，在光电子半导体芯片100中生成的电磁辐射经过该辐射发射区域从光电子半导体芯片100发射。光电子半导体芯片100可以例如也是太阳能电池芯片。在这种情况下，光电子半导体芯片100的第一表面101优选地是辐射进入表面，电池辐射诸如阳光经过该辐射进入表面进入到光电子半导体芯片100中。
在每个光电子半导体芯片100的第一表面101上，第一电接触103被布置用于电接触各自的光电子半导体芯片100。在每个光电子半导体芯片100的第二表面102处，第二电接触104被布置用于电接触各自的光电子半导体芯片100。而且，第一接触焊盘105可以被提供在每个光电子半导体芯片100的第二表面102处，每个光电子半导体芯片100的第二表面102用于电接触第二电接触104。第一接触焊盘105可以例如是金属化部。
在光电子半导体芯片100的第一表面101上，布置牺牲层110的部分。牺牲层110已经与半导体晶片120一起被划分。在每个光电子半导体芯片100的第一表面101上布置的牺牲层110的部分具有与各自光电子半导体芯片100相同的横向尺寸。
图3示出芯片载体300的示意截面图。芯片载体300可以例如是用于执行用于注入成型、传递成型或者用于另一种成型工艺的工艺的设备的部分。在描绘的示例中，芯片载体300包括基本上平的载体表面301。然而，在其它实施例中，也可能以结构化的方式来配置载体表面301。在芯片载体300的载体表面301上，布置粘合层310。粘合层310可以例如是双向粘合薄膜。粘合层310可以形成为使得粘合层310的粘合可以通过热处理、化学处理或不同种类的处理而被减少或去除。
在芯片载体300的载体表面301上的粘合层310上布置多个光电子半导体芯片100。光电子半导体芯片100布置在芯片载体300上，使得每个光电子半导体芯片100的第二表面102面向芯片载体300的载体表面301。
可以例如以规则的二维矩阵布置并且以离彼此一定距离将光电子半导体芯片100布置在芯片载体300上。在该上下文中，不存在对各个光电子半导体芯片100的放置精确度的高要求。可以借助于快速和便宜的放置工艺（拾放工艺）将光电子半导体芯片100放置在芯片载体300上。
除了光电子半导体芯片100以外，在芯片载体300的载体表面301上的粘合层310上还布置多个接触引脚200。接触引脚200包括导电材料。例如，接触引脚200可以包括掺杂半导体材料或包括金属。
对于每个光电子半导体芯片100而言，可以提供一个或多个接触引脚200。每个光电子半导体芯片100的一个或多个接触引脚200被布置成靠近分别关联的半导体芯片100，但是离该半导体芯片100一定距离。
每个接触引脚200包括第一侧201和与第一侧201相对的第二侧202。各自的第一侧201与各自的第二侧202之间的接触引脚200的长度基本上对应于各自的第一表面101与各自的第二表面102之间的光电子半导体芯片100的厚度。
在每个接触引脚200的第二侧202处，第二接触焊盘203可以被布置为使得该第二接触焊盘203适合于制造接合或焊接连接。第二接触焊盘203可以例如是金属化部。
在每个接触引脚200的第一侧201处，布置接触引脚牺牲层210。接触引脚牺牲层210像牺牲层110那样可以被布置在每个光电子半导体芯片100的第一表面101上。特别地，每个接触引脚200的接触引脚牺牲层210具有基本上对应于光电子半导体芯片100的牺牲层110的厚度的厚度。
在下一个方法步骤中，在芯片载体300的载体表面301处形成模制体。由此，将在芯片载体100的载体表面301上布置的光电子半导体芯片100和在芯片载体300的载体表面301上布置的接触引脚200嵌入在模制体中。图4描绘芯片载体300的载体表面301处的具有嵌入的光电子半导体芯片100和嵌入的接触引脚200的模制体400的示意截面图。
模制体400包括电隔离材料，例如基于环氧树脂的模制材料。模制体400可以例如通过模制工艺诸如注入成型或传递成型而被制造。
模制体400包括上表面401和与上表面401相对的底表面401。模制体400的底表面402在芯片载体300的载体表面301上布置的粘合层310处形成。
与芯片载体300的载体表面301处的粘合层310邻接的光电子半导体芯片100的第二表面102和与粘合层310邻接的接触引脚200的第二侧202不被模制体400覆盖，而在模制体400的底表面402处可接近。光电子半导体芯片100的第二表面102和接触引脚200的第二侧202由此与模制体400的底表面402处于近似齐平。
每个光电子半导体芯片100的第一表面101和在每个光电子半导体芯片100的第一表面101上布置的牺牲层110被模制体400覆盖。相应地，第一侧201和在第一侧201上布置的每个接触引脚200的接触引脚牺牲层210被模制体400覆盖。
在下一个方法步骤中，可以从芯片载体300去除模制体400。这里，可以从保持在芯片载体300的载体表面301上的粘合层310直接去除模制体400。可替代地，可以首先从芯片载体300的载体表面301并且随后从模制体400的底表面402去除粘合层310。为了去除粘合层310，其粘合属性可以例如通过热处理、化学处理、或另一种类的处理而被减少。图5示出在从芯片载体300去除模制体400之后的模制体400的示意截面图。
在后续的方法步骤中，从模制体400的上表面401开始去除模制体400的部分，以便致使每个光电子半导体芯片100的牺牲层110和每个接触引脚200的接触引脚牺牲层210可接近。甚至在从芯片载体300去除模制体400之前，可以可选地执行模制体400的部分去除。图6示出在去除了模制体400的部分之后的模制体400的示意截面图。
从上表面401开始，模制体400已经被部分去除，使得模制体400现在具有凹陷的上表面403。在模制体400的凹陷的上表面403处，每个光电子半导体芯片100的牺牲层110和每个接触引脚200的接触引脚牺牲层210是可接近的。
从模制体400的上表面401开始的模制体400的部分去除被执行到在凹陷的上表面403处的牺牲层110、210是可接近的为止。模制体400的部分去除可以可选地被重复，直到光电子半导体芯片100的牺牲层110的部分和接触引脚200的接触引脚牺牲层210也被去除为止。
可以例如通过研磨掉模制体400来执行模制体400的部分去除。有利地，模制体400的研磨掉的凹陷的上表面403于是是特别平且光滑的。
有利地，在光电子半导体芯片100和接触引脚200的牺牲层110、210的方向上执行从模制体400的上表面401开始的研磨或其它种类的部分去除模制体400并且至多执行到牺牲层110、210中。由此，有利地防止在模制体400的部分去除期间的光电子半导体芯片100和/或接触引脚200的损害。
可替代地，也可能的是，例如通过箔辅助的传递成型来形成模制体400，使得每个光电子半导体芯片100的牺牲层110和每个接触引脚200的接触引脚牺牲层210不被模制体400覆盖，而在上表面401处可接近。在这种情况下，可以省略模制体400的部分去除。模制体400的凹陷的上表面403于是对应于其上表面401。
可以在下面的方法步骤中去除在模制体400的凹陷的上表面401处可接近的光电子半导体芯片100和接触引脚200的牺牲层110、210。可以例如借助于溶剂来去除牺牲层110、210。图7示出在去除牺牲层110、210之后的模制体400的示意截面图。
通过去除牺牲层110、210，已经在模制体400的凹陷的上表面403处制造了凹陷。在嵌入在模制体400中的每个光电子半导体芯片100的第一表面101之上，第一凹陷410已经分别被形成，这在第一凹陷410被各自的牺牲层110填充之前。在嵌入在模制体400中的每个接触引脚200的第一侧201之上，第二凹陷420已经分别被形成，这在第二凹陷420被各自的接触引脚牺牲层210填充之前。
由于第一凹陷410，所以在光电子半导体芯片100的第一表面101处布置的光电子半导体芯片100的第一电接触103是可接近的。接触引脚200的第一侧201可经由第二凹陷420接近。
在与模制体400的凹陷的上表面403垂直的方向上的第一凹陷410和第二凹陷420的深度对应于在模制体400的部分去除之后在图6中描绘的模制体400的状态中保持在模制体400中的牺牲层110、210的厚度。
第一凹陷410的横向尺寸非常精确地对应于光电子半导体芯片100的第一表面101的横向尺寸。同样地，第二凹陷420的横向尺寸非常精确地对应于接触引脚200的第一侧201的横向尺寸。第一凹陷410被非常精确地布置在各自的光电子半导体芯片的第一表面101之上。相应地，第二凹陷420被非常精确地布置在各自的接触引脚200的第一侧201之上。有利地，在不要求相应地精确放置和结构化步骤的情况下，实现凹陷410、410的大小和位置的精确。
在后续的方法步骤中，模制体400可以被划分以便将嵌入在模制体400中的光电子半导体芯片100彼此分离。模制体400被分割成多个更小的模制体部分430。例如光电子半导体芯片100和与光电子半导体芯片100相关联的一个或几个接触引脚200可以被嵌入在每个模制体部分430中。随后，执行将模制体部分430彼此分离的进一步处理。
图8描绘包括模制体部分430中的一个的光电子部件10的示意截面图。图9示出光电子部件10的顶视图。光电子部件10可以例如是发光二极管或光伏元件。
从图9中明显的是，两个接触引脚200，即第一接触引脚220和第二接触引脚230被嵌入在靠近光电子半导体芯片100的光电子部件10的模制体部分430中。然而，仅提供一个接触引脚200或多于两个接触引脚200也是可想到的。
在电路载体500上布置模制体部分430。电路载体500处于平板的形式，并且包括在其表面中的一个上的第一载体金属化部510和第二载体金属化部520。第一载体金属化部510和第二载体金属化部520彼此电隔离。模制体部分430被布置在电路载体500上，使得模制体部分430的底表面402面向载体金属化部510、520。
嵌入到模制体部分430中的光电子半导体芯片100的第二表面102处的第二电接触104以及视情况而定在第二电接触104处形成的第一接触焊盘105与电路载体500的第一载体金属化部510进行接触，使得导电连接出现在第二电接触104与第一载体金属化部510之间。
嵌入在模制体部分430中的两个接触引脚200、220、230的第二侧202以及视情况而定在接触引脚200的第二侧202处形成的第二接触焊盘203与电路载体500的第二载体金属化部520进行接触，使得导电连接出现在第二载体金属化部与接触引脚200、220、230的第二侧202之间。
优选地，已经借助于回流焊接或借助于不同的表面安装技术（SMT）将模制体部分430布置在电路载体500上。出于该目的，光电子半导体芯片100的第二表面102应当包括被形成为金属化部的第一接触焊盘105，并且接触引脚200、220、230的第二侧202应当包括被形成为金属化部的第二接触焊盘203。制造光电子部件10的所描述的方法的优势在于：甚至在将光电子半导体芯片100和接触引脚200嵌入在模制体400中之前，可以在光电子半导体芯片100和接触焊盘200处形成接触焊盘105、203。
导电连接530出现在光电子半导体芯片100的第一表面101处的第一电接触103与每个接触引脚200、220、230的第一侧201之间。优选地借助于细导线（接合导线）制造导电连接530，该细导线（接合导线）从光电子半导体芯片100的第一表面101处的第一电接触103经由布置在光电子半导体芯片100与各自的接触引脚200、220、230之间的模制体400的部分的凹陷的上表面403延伸到各自的接触引脚200、220、230的第一侧201。光电子半导体芯片100与第一接触引脚220之间的导电连接530由此沿着模制体430的第一凹陷410的第一拐角区411延伸。光电子半导体芯片100与第二接触引脚200、230之间的导电连接530沿着模制体部分430的第一凹陷410的第二拐角区412延伸。
在光电子部件10的模制体部分430的凹陷的上表面403之上布置光学透镜600。在示出的示例中，光学透镜600是球形透镜。然而，光学透镜600可以具有不同的形状。光学透镜600被精确地定向在光电子半导体芯片100的第一表面101之上，从而形成辐射通道区域。这通过光学透镜600与模制体部分430的第一凹陷410的边界邻接来实现。第一凹陷410的边界因此形成调整区域610。调整区域610与光电子部件10的模制体部分430整体地形成。由第一凹陷410形成的调整区域610处的光学透镜600的邻接在不要求用于此目的的光学透镜600的复杂放置的情况下允许光学透镜的自对准布置和对准。沿着第一凹陷410的拐角区411、412延伸的导电连接530不受光学透镜600影响。
在将光学透镜600布置在模制体部分430的凹陷的上表面403之上之前，第一凹陷410和/或第二凹陷420可以可选地被完全或部分填充有硅酮材料或者填充有不同的材料。填充的材料可以可选地含有用于波长转换的颗粒。
已经结合优选的实施例详细地描绘和描述了本发明。然而，本发明不限于公开的示例。更确切地说，在不超出保护范围的情况下，本领域技术人员可以设计其它变体。
参考列表
10 光电子部件
100 光电子半导体芯片
101 第一表面
102 第二表面
103 第一电接触
104 第二电接触
105 第一接触焊盘（金属化部）
110 牺牲层
120 半导体晶片
121 第一表面
122 第二表面
200 接触引脚
201 第一侧
202 第二侧
203 第二接触焊盘（金属化部）
210 接触引脚牺牲层
220 第一接触引脚
230 第二接触引脚
300 芯片载体
301 载体表面
310 粘合层
400 模制体
401 上表面
402 底表面
403 凹陷的上表面
410 第一凹陷（经由芯片）
411 第一拐角区
412 第二拐角区
420 第二凹陷（经由接触引脚）
430 模制体部分
500 电路载体
510 第一载体金属化部
520 第二载体金属化部
530 导电连接（接合导线）
600 光学透镜
610 调整区域
Claims (9)
1.一种制造光电子部件（10）的方法，包括以下步骤：
-提供具有第一表面（101）的光电子半导体芯片（100）；
-将牺牲层（110）沉积在所述第一表面（101）上；
-形成模制体（400），所述光电子半导体芯片（100）被至少部分嵌入在所述模制体（400）中；
-去除所述牺牲层（110），
其中在沉积牺牲层（110）与形成模制体（400）之间将所述光电子半导体芯片（100）从晶片（120）中取出。
2.根据权利要求1所述的方法，
其中在去除所述牺牲层（110）之前，执行下面的步骤：
-部分去除所述模制体（400）以便致使所述牺牲层（110）能接近。
3.根据前述权利要求中的任何一个所述的方法，
所述光电子半导体芯片（100）的所述第一表面（101）被提供用于电池辐射的通道。
4.根据权利要求1至2中的任何一个所述的方法，
其中导电接触引脚（200）与所述光电子半导体芯片（100）一起被嵌入在所述模制体（400）中，所述导电接触引脚（200）具有布置在所述接触引脚（200）上的接触引脚牺牲层（210），
其中所述接触引脚牺牲层（210）与所述牺牲层（110）一起被去除。
5.根据权利要求4所述的方法，
包括下面的进一步步骤：
-在所述光电子半导体芯片（100）的所述第一表面（101）处布置的电接触（103）与所述接触引脚（200）之间建立导电连接（530）。
6.根据权利要求1至2中的任何一个所述的方法，
包括下面的进一步步骤：
-在所述模制体（400）的顶表面（401）上布置光学透镜（600）。
7.根据权利要求1至2中的任何一个所述的方法，
其中所述光电子半导体芯片（100）被嵌入到所述模制体（400）中，使得所述光电子半导体芯片（100）的第二表面（102）与所述模制体（400）的底表面（402）齐平。
8.根据权利要求1至2中的任何一个所述的方法，
其中将多个光电子半导体芯片（100）共同地嵌入到所述模制体（400）中，其中所述模制体（400）被划分以便获得多个光电子部件（10）。
9.根据权利要求1所述的方法，其中在形成所述模制体（400）之前，执行下面的步骤：
-将所述光电子半导体芯片（100）布置在载体（300）上，所述光电子半导体芯片（100）的第二表面（102）被定向成朝着所述载体（300）的上表面（301），
其中在形成所述模制体（400）之后从所述载体（300）去除所述模制体（400）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013202910.1A DE102013202910A1 (de) | 2013-02-22 | 2013-02-22 | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
| DE102013202910.1 | 2013-02-22 | ||
| PCT/EP2014/050701 WO2014127934A1 (de) | 2013-02-22 | 2014-01-15 | Optoelektronisches bauelement und verfahren zu seiner herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104995754A CN104995754A (zh) | 2015-10-21 |
| CN104995754B true CN104995754B (zh) | 2018-11-09 |
Family
ID=49958487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480009843.6A Expired - Fee Related CN104995754B (zh) | 2013-02-22 | 2014-01-15 | 光电子部件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9812619B2 (zh) |
| CN (1) | CN104995754B (zh) |
| DE (1) | DE102013202910A1 (zh) |
| WO (1) | WO2014127934A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014116134A1 (de) * | 2014-11-05 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| DE102015104138A1 (de) * | 2015-03-19 | 2016-09-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement |
| WO2018162075A1 (en) * | 2017-03-10 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component |
| DE112018008090T5 (de) * | 2018-10-22 | 2021-07-15 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung von optoelektronischen halbleiterbauelementen undoptoelektronisches halbleiterbauelement |
| CN111584695A (zh) * | 2019-02-19 | 2020-08-25 | 江苏罗化新材料有限公司 | 一种散热型芯片级led封装方法及其封装结构 |
| WO2022173005A1 (ja) * | 2021-02-12 | 2022-08-18 | 味の素株式会社 | 発光素子パッケージ及びその製造方法 |
| DE102021127919A1 (de) | 2021-10-27 | 2023-04-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Herstellungsverfahren und optoelektronisches halbleiterbauteil |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010033963A1 (de) * | 2010-08-11 | 2012-02-16 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| CN102473814A (zh) * | 2009-08-07 | 2012-05-23 | 奥斯兰姆奥普托半导体有限责任公司 | 用于制造光电子半导体器件的方法和光电子半导体器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4501637A (en) * | 1981-06-12 | 1985-02-26 | Motorola, Inc. | LED having self-aligned lens |
| JP3337405B2 (ja) | 1996-12-27 | 2002-10-21 | シャープ株式会社 | 発光表示素子およびその電気配線基板への接続方法ならびに製造方法 |
| DE19829197C2 (de) * | 1998-06-30 | 2002-06-20 | Siemens Ag | Strahlungsaussendendes und/oder -empfangendes Bauelement |
| DE102004021233A1 (de) * | 2004-04-30 | 2005-12-01 | Osram Opto Semiconductors Gmbh | Leuchtdiodenanordnung |
| CN103222073B (zh) * | 2010-08-03 | 2017-03-29 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 |
| DE102010046257A1 (de) * | 2010-09-22 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| CN102694102B (zh) * | 2011-03-22 | 2014-11-05 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法、以及光源装置 |
| US8785953B2 (en) * | 2011-03-25 | 2014-07-22 | Samsung Electronics Co., Ltd. | Light emitting diode, manufacturing method thereof, light emitting diode module, and manufacturing method thereof |
| US8796052B2 (en) * | 2012-02-24 | 2014-08-05 | Intersil Americas LLC | Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same |
| US8815102B2 (en) * | 2012-03-23 | 2014-08-26 | United Microelectronics Corporation | Method for fabricating patterned dichroic film |
-
2013
- 2013-02-22 DE DE102013202910.1A patent/DE102013202910A1/de not_active Withdrawn
-
2014
- 2014-01-15 WO PCT/EP2014/050701 patent/WO2014127934A1/de active Application Filing
- 2014-01-15 US US14/769,060 patent/US9812619B2/en active Active
- 2014-01-15 CN CN201480009843.6A patent/CN104995754B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102473814A (zh) * | 2009-08-07 | 2012-05-23 | 奥斯兰姆奥普托半导体有限责任公司 | 用于制造光电子半导体器件的方法和光电子半导体器件 |
| DE102010033963A1 (de) * | 2010-08-11 | 2012-02-16 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014127934A1 (de) | 2014-08-28 |
| US20160013380A1 (en) | 2016-01-14 |
| CN104995754A (zh) | 2015-10-21 |
| DE102013202910A1 (de) | 2014-09-25 |
| US9812619B2 (en) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104995754B (zh) | 光电子部件及其制造方法 | |
| CN106663659B (zh) | 可表面安装的半导体器件及其制造方法 | |
| US9786824B2 (en) | Method for producing an optoelectronic component | |
| CN105122480B (zh) | 光电组件 | |
| JP6204577B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| US20150137162A1 (en) | Optoelectronic Semiconductor Component with Sapphire Flip-Chip | |
| CN104465542A (zh) | 具有模塑通孔的叠层封装结构 | |
| US20160276545A1 (en) | Electronic component and method for producing an electronic component | |
| JP6194426B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| TWI540652B (zh) | 電子封裝模組及其製造方法 | |
| US10629781B2 (en) | Semiconductor element and method for production thereof | |
| CN107534040A (zh) | 光电子器件装置和用于制造大量光电子器件装置的方法 | |
| CN109378276B (zh) | 电子封装模块的制造方法以及电子封装模块 | |
| TW201605001A (zh) | 電子封裝模組之製造方法及其結構 | |
| US10714528B2 (en) | Chip package and manufacturing method thereof | |
| TWI543414B (zh) | 光電半導體組件及其製造方法 | |
| CN112242358B (zh) | 半导体装置及其制造方法 | |
| US20130015488A1 (en) | Light emitting diode package and method for fabricating the same | |
| US9899574B2 (en) | Method for producing an optoelectronic component, and optoelectronic component | |
| US20230041760A1 (en) | Semiconductor devices with package-level compartmental shielding and associated systems and methods | |
| US10680033B2 (en) | Chip packaging method and chip package | |
| CN105103315B (zh) | 光电子器件及其制造方法 | |
| CN104347558A (zh) | 半导体封装件及其制造方法 | |
| CN108022909B (zh) | 在电子芯片与载体衬底之间形成电连接的方法和电子器件 | |
| US20180122770A1 (en) | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181109 |