JP6501323B2 - アナログプリディストータコアモジュールおよびアナログプリディストータシステム - Google Patents

Description

本発明は通信分野に関し、具体的にはアナログプリディストータコアモジュールおよびアナログプリディストータシステムに関する。

電力増幅器（PA）は信号電力を増幅する増幅器であり、通信分野に通常応用される。例えば通信分野の基地局では、これから伝送される信号の電力を増幅するためにPAが通常使われる。しかし基地局ではPAの伝送歪のため、PAが増幅を遂行した後に得られる伝送信号に歪が生じる。これは通信品質に悪影響をおよぼす。

通信品質を確保するため、PAによって生じる歪を補正してPAが増幅を遂行した後に得られる信号の歪をなくすアナログプリディストータシステムが現在使われている。アナログプリディストータシステムは主遅延モジュールと、アナログプリディストータ（APD）コアモジュールと、APDトレーニングモジュールとを含む。主遅延モジュールの入力端とAPDコアモジュールの第1の入力端とAPDトレーニングモジュールの第1の入力端はいずれもアナログプリディストータシステムの入力端へ接続されている。主遅延モジュールの出力端とAPDコアモジュールの出力端はPAの入力端へ別々に接続されている。PAの出力端はAPDトレーニングモジュールの第2の入力端へ接続されている。APDトレーニングモジュールの出力端はAPDコアモジュールの第2の入力端へ接続されている。

アナログプリディストータシステムの入力端は外部から高周波信号を受信し、高周波信号を主遅延モジュールとAPDコアモジュールとAPDトレーニングモジュールへ別々に送信する。主遅延モジュールは高周波信号を遅延させることによって主遅延信号を得、主遅延信号をPAへ出力する。PAはPAによって生成される伝送信号に対しカップリングを遂行していくつかの伝送信号を得、いくつかの伝送信号をAPDトレーニングモジュールへ送信する。APDトレーニングモジュールは高周波信号とPAによって生成された伝送信号とに従って予歪係数を計算し、APDコアモジュールへ予歪係数を送信する。APDコアモジュールは高周波信号と予歪係数とに従って予歪信号を生成し、PAへ予歪信号を伝送する。PAは予歪信号と主遅延信号とを混合することによって得られる混合信号を増幅することによって伝送信号を得る。

APDトレーニングモジュールは高周波信号とPAによって出力される伝送信号とに従って予歪係数を計算し、調整する。APDトレーニングモジュールによって生成される予歪係数が十分に正確なら、APDコアモジュールによって生成される予歪信号でPAによって生じる歪を精密に相殺でき、PAによって出力される伝送信号は高周波信号とほぼ同じになる。

発明者は本発明を実現する過程で先行技術に少なくとも下記問題があることに気づいている。

つまり、前述したアナログプリディストータシステムでPAがAPDコアモジュールに合致しない歪特性を有する場合は、PAによって生じる歪を効果的に相殺できない。

前述した問題を解決するため、本発明の実施形態はアナログプリディストータコアモジュールとアナログプリディストータシステムとを提供する。その技術的解決手段は次の通りである。

第1の態様によると、アナログプリディストータAPDコアモジュールが提供され、APDコアモジュールは、
高周波遅延モジュールと、エンベロープモジュールと、コンタクトマトリクスモジュールとを含み、ここでコンタクトマトリクスモジュールは高周波遅延モジュールとエンベロープモジュールの両方へ接続されており、
高周波遅延モジュールはフィードフォワード高周波信号を受信し、フィードフォワード高周波信号に従って様々な遅延をともなう複数の高周波遅延信号を生成し、それぞれの高周波遅延信号をコンタクトマトリクスモジュールへ出力するよう構成され、
エンベロープモジュールはフィードフォワード高周波信号を受信し、フィードフォワード高周波信号に対しエンベロープ検出を遂行することによって様々な遅延をともなう複数のエンベロープ信号を得、それぞれのエンベロープ信号をコンタクトマトリクスモジュールへ出力するよう構成され、
コンタクトマトリクスモジュールはそれぞれの高周波遅延信号とそれぞれのエンベロープ信号と外部からの予歪係数とを受信し、予歪係数とそれぞれの高周波遅延信号とそれぞれのエンベロープ信号とに従って予歪信号を生成するよう構成される。

第1の態様を参照し、第1の態様の第1の可能な実装様態において、高周波遅延モジュールは複数の高周波遅延ユニットRFDを含み、複数の高周波遅延ユニットRFDはそれぞれRFD₀、RFD₁、．．．、およびRFD_N−1であり、ここでNは既定非線形モデル行列の列数であり、
RFD₀、RFD₁、．．．、およびRFD_N−1は順次直列に接続されており、RFD₀、RFD₁、．．．、およびRFD_N−1の各RFDの出力端はコンタクトマトリクスモジュールへ接続されており、
RFD₀はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）を遅延させることによって第1の高周波遅延信号x（t−τ_RF1）を得、コンタクトマトリクスモジュールへ第1の高周波遅延信号x（t−τ_RF1）を出力するよう構成され、
RFD_nはRFD_n−1によって出力されるn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）を遅延させることによって（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）を得、コンタクトマトリクスモジュールへ（n＋1）番目の高周波遅延信号（t−τ_RFn＋1）を出力するよう構成され、ここでn＝1、2、．．．、N−1である。

第1の態様または第1の可能な実装様態を参照し、第1の態様の第2の可能な実装様態において、エンベロープモジュールはエンベロープ生成ユニットEDと複数のエンベロープ遅延ユニットBBDとを含み、複数のBBDはそれぞれBBD₁、BBD₂、．．．、およびBBD_M−1であり、ここでMは前記既定非線形モデル行列の行数であり、
EDの出力端はBBD₁の入力端へ接続されており、BBD₁、BBD₂、．．．、およびBBD_Mは順次直列に接続されており、BBD₁、BBD₂、．．．、およびBBD_M−1の各BBDの出力端はコンタクトマトリクスモジュールへ接続されており、
EDはフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得、BBD₁とコンタクトマトリクスモジュールへ第1のエンベロープ信号r（t−τ_BB1）を出力するよう構成され、
BBD₁は第1のエンベロープ信号r（t−τ_BB1）を遅延させることによって第2のエンベロープ信号r（t−τ_BB2）を得、BBD₂とコンタクトマトリクスモジュールへ第2のエンベロープ信号r（t−τ_BB2）を出力するよう構成され、
BBD_mはBBD_m−1によって出力されるm番目のエンベロープ信号r（t−τ_BBm）を受信し、m番目のエンベロープ信号r（t−τ_BBm）を遅延させることによって（m＋1）番目のエンベロープ信号r（t−τ_BBm＋1）を得、BBD_m＋1とコンタクトマトリクスモジュールへ（m＋1）番目のエンベロープ信号r（t−τ_BBm＋1）を出力するよう構成され、ここでm＝2、3、．．．、M−2であり、
BBD_M−1はBBD_M−2によって出力される（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を受信し、（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を遅延させることによってM番目のエンベロープ信号r（t−τ_BBM）を得、コンタクトマトリクスモジュールへM番目のエンベロープ信号r（t−τ_BBM）を出力するよう構成される。

第1の態様を参照し、第1の態様の第3の可能な実装様態において、エンベロープモジュールは複数のエンベロープ生成ユニットEDを含み、複数のエンベロープ生成ユニットEDはそれぞれED₀、ED₁、．．．、およびED_N−1であり、ここでNは既定非線形モデル行列の列数であり、
ED₀の入力端はフィードフォワード高周波信号を受信するよう構成され、出力端はコンタクトマトリクスモジュールへ接続されており、
ED_nの入力端は高周波遅延モジュールの出力端へ接続されており、出力端はコンタクトマトリクスモジュールへ接続されており、ここでn＝1、2、．．．、N−1であり、
ED_nは（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）を受信し、（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）に対しエンベロープ検出を遂行することによって（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を得、コンタクトマトリクスモジュールへ（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を出力するよう構成され、ここでn＝0、1、．．．、N−1である。

第1の態様を参照し、第1の態様の第4の可能な実装様態において、エンベロープモジュールは複数のエンベロープ生成ユニットEDとBBDとを含み、複数のEDはそれぞれED₀、ED₁、．．．、およびED_Nであり、Nは既定非線形モデル行列の列数であり、
ED₀の入力端はフィードフォワード高周波信号を受信するよう構成され、出力端はコンタクトマトリクスモジュールへ接続されており、
ED_nの入力端は高周波遅延モジュールの出力端へ接続されており、出力端はコンタクトマトリクスモジュールへ接続されており、ここでn＝1、2、．．．、Nであり、
BBDの入力端はED_Nの出力端へ接続されており、出力端はコンタクトマトリクスモジュールへ接続されており、
ED₀はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波遅延信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得、コンタクトマトリクスモジュールへ第1のエンベロープ信号r（t−τ_BB1）を出力するよう構成され、
ED_nはn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）に対しエンベロープ検出を遂行することによって（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を得、コンタクトマトリクスモジュールへ（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を出力するよう構成され、ここでn＝0、1、．．．、N−1であり、
ED_NはN番目の高周波遅延信号x（t−τ_RFN）を受信し、N番目の高周波遅延信号x（t−τ_RFN）に対しエンベロープ検出を遂行することによって（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を得、コンタクトマトリクスモジュールとBBDへ（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を出力するよう構成され、
BBDは（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を受信し、（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を遅延させることによって（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を得、コンタクトマトリクスモジュールへ（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を出力するよう構成される。

第1の態様を参照し、第1の態様の第5の可能な実装様態において、コンタクトマトリクスモジュールは、
複数のBSLと予歪信号加算器とを含み、複数のBSLはそれぞれBSL₁、BSL₂、．．．、BSL_Nであり、ここでNは既定の整数であり、
BSL_nは高周波遅延モジュールと、エンベロープモジュールと、予歪信号加算器と、APDトレーニングモジュールへ接続されており、ここでn＝1、2、．．．、Nであり、
BSL_nは高周波遅延モジュールによって出力されるn番目の高周波遅延信号x（t−τ_RFn）と、エンベロープモジュールによって出力されるM個のエンベロープ信号と、APDトレーニングモジュールによって出力される予歪係数とを受信し、M個のエンベロープ信号から少なくとも1つのエンベロープ信号を選択し、選択した少なくとも1つのエンベロープ信号と受信した予歪係数とに従ってn番目の高周波遅延信号x（t−τ_RFn）に対し振幅変換と相変換とを遂行することによってn番目のタップ信号を得、予歪信号加算器へn番目のタップ信号を出力し、
予歪信号加算器は全てのBSLによって出力されるタップ信号を受信するよう構成され、ここでタップ信号はそれぞれ第1のタップ信号、第2のタップ信号、．．．、およびN番目のタップ信号であり、予歪信号加算器は第1のタップ信号、第2のタップ信号、．．．、およびN番目のタップ信号を足すことによって予歪信号を得るよう構成される。

第1の態様の第5の可能な実装様態を参照し、第1の態様の第6の可能な実装様態において、BSL_nは同相BLUTと、直交BLUTと、AVMとを含み、同相BLUTのエンベロープ入力端と直交BLUTのエンベロープ入力端はエンベロープモジュールへ接続されており、同相BLUTの係数入力端と直交BLUTの係数入力端はBSLモジュールの係数入力端へ接続されており、同相BLUTの係数入力端における係数は同相BLUT係数であり、直交BLUTの係数入力端における係数は直交BLUT係数であり、BSLモジュールの係数入力端における係数はBSL係数であり、BSL係数は2つの係数を、すなわち同相BLUT係数と直交BLUT係数とを、含み、同相BLUTの出力端と直交BLUTの出力端はAVMの同相変調信号入力端とAVMの直交変調信号入力端へそれぞれ接続されており、AVMの第1の入力端は高周波遅延モジュールへ接続されており、AVMの出力端は予歪信号加算器へ接続されており、
同相BLUTのエンベロープ入力端と直交BLUTのエンベロープ入力端は少なくとも1つの遅延エンベロープ信号を含み、含まれるエンベロープ信号は非線形モデル行列Aによって決定され、相応に、同相BLUT係数と直交BLUT係数に含まれる非線形予歪係数も非線形モデル行列Aによって決定され、
同相BLUT係数と直交BLUT係数が線形予歪係数を含むか否かは線形モデルベクトルLによって決定され、同相BLUTはAPDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と線形予歪係数h_n，iとを受信し、少なくとも1つのエンベロープ信号を選択し、線形予歪係数h_n，iと、非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と、選択した少なくとも1つのエンベロープ信号とに従って同相BLUT出力信号w_n，i（t）を得、AVMの同相変調信号入力端へ同相BLUT出力信号w_n，i（t）を出力し、
BSL_nにおいて、係数の下付き文字にあるiは、係数によって処理される高周波信号がn番目の高周波遅延信号x（t−τ_RFn）であることを示し、係数の下付き文字にあるqは、係数によって処理される高周波信号がn番目の高周波遅延信号のHilbert変換であることを、すなわち

であることを、示し、
BSL_nにおいて、係数の下付き文字にあるmは、係数によって処理されるエンベロープ信号がm番目のエンベロープ遅延信号r（t−τ_BBm）であることを示し、
直交BLUTはAPDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と線形予歪係数h_n，qとを受信し、少なくとも1つのエンベロープ信号を選択し、線形予歪係数h_n，qと、非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と、選択した少なくとも1つのエンベロープ信号とに従って直交BLUT出力信号w_n，q（t）を得、AVMの直交変調信号入力端へ直交BLUT出力信号w_n，q（t）を出力し、
AVMは同相BLUT出力信号w_n，i（t）と、直交BLUT出力信号w_n，q（t）と、高周波遅延モジュールによって出力される高周波遅延信号x（t−τ_RFn）とを受信し、同相BLUT出力信号w_n，i（t）と直交BLUT出力信号w_n，q（t）とに従って高周波遅延信号x（t−τ_RFn）を処理することによって出力高周波信号v_n（t）を、すなわちn番目のタップ信号を、得、ここでn＝1、2、．．．、Nである。

第1の態様の第6の可能な実装様態を参照し、第1の態様の第7の可能な実装様態において、BSL_nに含まれるAVMはQPSと、同相乗算器と、直交乗算器と、減算器とを含み、
QPSの入力端は高周波遅延モジュールの出力端へ接続されており、第1の出力端は同相乗算器の第1の入力端へ接続されており、第2の出力端は直交乗算器の第1の入力端へ接続されており、
QPSは高周波遅延モジュールによって送信されるn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）を0度の高周波遅延信号x（t−τ_RFn）と−90度の高周波遅延信号

とに分割するよう構成され、ここで2つの高周波遅延信号の位相差は90度であり、QPSは同相乗算器へ0度の高周波遅延信号x（t−τ_RFn）を出力し、直交乗算器へ−90度の高周波遅延信号

を出力するよう構成され、
QPSによって出力される0度の信号x（t−τ_RFn）は説明を容易にするためのものに過ぎず、QPSによって出力される0度の信号がQPSへ入力される高周波信号x（t−τ_RFn）と同じであることを意味せず、ここでQPSの重要な技術的特徴は、0度の出力高周波遅延信号と−90度の出力高周波遅延信号との90度位相差であり、0度の出力高周波遅延信号が、あるいは−90度の出力高周波遅延信号が、入力高周波信号と同じであるかどうかは問題にならず、
同相乗算器は同相BLUT出力信号と0度の高周波遅延信号x（t−τ_RFn）とを受信し、同相BLUT出力信号に0度の高周波遅延信号x（t−τ_RFn）を乗じることによって同相変調済み高周波信号を得、減算器へ同相変調済み高周波信号を出力するよう構成され、
第2の乗算器は直交BLUT出力信号と−90度の高周波遅延信号

とを受信し、直交BLUT出力信号に−90度の高周波遅延信号

を乗じることによって直交変調済み高周波信号を得、減算器へ直交変調済み高周波信号を出力するよう構成され、
減算器は同相変調済み高周波信号から直交変調済み高周波信号を引くことによってn番目のタップ信号を得るよう構成される。

第1の態様の第6の可能な実装様態を参照し、第1の態様の第8の可能な実装様態において、BSL_nに含まれるBLUTは少なくとも1つのLUTとBLUT加算器とを含み、少なくとも1つのLUTはLUT_m，nを含み、ここでm＝1、2、．．．、Mであり、Mは既定の整数であり、
非線形モデル行列Aはあらかじめ設定され、ここでAはM個の行とN個の行とを有し、Aのm番目の行とn番目の列にある要素はA_m，nであり、A_m，nの値は0または1であり、A_m，n＝1であるなら、これはBLUTがLUT_m，nを含み、BLUTへ入力されるBLUT係数が非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含むことを意味し、あるいはA_m，n＝0であるなら、これはBLUTがLUT_m，nを含まず、BLUTへ入力されるBLUT係数が非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含まないことを意味し、ここでm＝1、2、．．．、Mであり、Mは既定の整数であり、
線形モデルベクトルLはあらかじめ設定され、ここでLはN個の要素を有し、Lのn番目の要素はL_nであり、L_nの値は0または1であり、L_n＝1であるならBLUT係数は線形予歪係数h_n，iおよびh_n，qを含み、あるいはL_n＝0であるならBLUT係数は線形予歪係数h_n，iおよびh_n，qを含まず、ここでn＝1、2、．．．、Nであり、LUT_m，nの第1の入力端はエンベロープモジュールへ接続されており、第2の入力端はAPDトレーニングモジュールへ接続されており、出力端はBLUT加算器へ接続されており、BLUT加算器はAPDトレーニングモジュールへさらに接続されており、
LUT_m，nはエンベロープモジュールによって出力されるm番目のエンベロープ信号r（t−τ_BBm）とAPDトレーニングモジュールによって出力される非線形予歪係数とを受信し、予歪係数に従ってm番目のエンベロープ信号r（t−τ_BBm）に対応するLUT信号を得、BLUT加算器へLUT信号を出力し、ここでm＝1、2、．．．、Mであり、
BLUT加算器はそれぞれのLUTによって出力されるLUT信号とAPDトレーニングモジュールによって出力される線形予歪係数とを受信し、それぞれのLUT信号と線形予歪係数とを足すことによって同相変調信号と直交変調信号とを得る。

第1の態様の第8の実装様態を参照し、第1の態様の第9の可能な実装様態において、LUTはLUT加算器と、基準電圧生成モジュールと、複数の基底関数生成ユニットBFGと、複数の乗算器とを含み、複数のBFGの各BFGは乗算器に対応しており、
各BFGの第1の入力端はエンベロープモジュールへ接続されており、第2の入力端は基準電圧生成モジュールへ接続されており、各BFGの出力端は各BFGに対応する乗算器の第1の入力端へそれぞれ接続されており、
複数の乗算器の各乗算器の第2の入力端はAPDトレーニングモジュールへ接続されており、出力端はLUT加算器へ接続されており、
BFGはエンベロープモジュールによって出力されるエンベロープ信号r（t−τ_BBm）と基準電圧生成モジュールによって入力される基準電圧とを受け取り、エンベロープ信号r（t−τ_BBm）と基準電圧とに従って基底関数信号を生成し、BFGに対応する乗算器へ基底関数信号を出力するよう構成され、ここでm＝1、2、．．．、Mであり、
乗算器は基底関数信号とAPDトレーニングモジュールによって出力される第1の予歪係数とを受信し、基底信号と第1の予歪係数とに従って基底寄与信号を得、BLUT加算器へ基底寄与信号を出力するよう構成され、
LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、受信した基底寄与信号を足すことによってLUT信号を得るよう構成される。

第1の態様の第8の可能な実装様態を参照し、第1の態様の第10の可能な実装様態において、LUTはLUT加算器と、複数の基底関数生成ユニットBFGと、複数の乗算器とを含み、複数のBFGの各BFGは乗算器に対応しており、
各BFGの入力端はエンベロープモジュールへ接続されており、出力端は各BFGに対応する乗算器の第1の入力端へそれぞれ接続されており、複数の乗算器の各乗算器の第2の入力端はAPDトレーニングモジュールへ接続されており、出力端はLUT加算器へ接続されており、
BFGはエンベロープモジュールによって出力されるエンベロープ信号r（t−τ_BBm）を受信し、エンベロープ信号r（t−τ_BBm）に従って基底関数信号を生成し、BFGに対応する乗算器へ基底関数信号を出力するよう構成され、ここでm＝1、2、．．．、Mであり、
乗算器は基底関数信号とAPDトレーニングモジュールによって出力される第1の予歪係数とを受信し、基底信号と第1の予歪係数とに従って基底寄与信号を得、BLUT加算器へ基底寄与信号を出力するよう構成され、
LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、受信した基底寄与信号を足すことによってLUT信号を得るよう構成される。

第1の態様の第8の可能な実装様態を参照し、第1の態様の第11の可能な実装様態において、LUTに含まれる基準電圧生成モジュールは増幅器と、第3の抵抗器と、第4の抵抗器と、複数の第5の抵抗器とを含み、複数の第5の抵抗器が順次直列に接続されることによって直列回路が形成され、
増幅器の出力端は第3の抵抗器の一端と直列回路の一端とBFGへ接続されており、第3の抵抗器の他端は増幅器の負極入力端と第4の抵抗器の一端へ接続されており、第4の抵抗器の他端はアースへ接続されており、
直列回路で2つの隣接する第5の抵抗器の接続点はBFGへ接続されており、直列回路の他端はアースへ接続されている。

第1の態様の第8の可能な実装様態を参照し、第1の態様の第12の可能な実装様態において、LUTはK個のBFGを含み、K個のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kであり、ここでKは既定の整数であり、
BFG＿kの第1のMOSトランジスタのゲート電極はAPDコアモジュールに含まれるエンベロープモジュールへ接続されており、第2のMOSトランジスタのゲート電極はAPDコアモジュールに含まれる基準電圧生成モジュールへ接続されており、BFG＿kのV1出力端はシングルエンド下り坂基底関数信号を出力し、あるいはBFG＿kのV2出力端はシングルエンド上り坂基底関数信号を出力し、ここでk＝1、2、．．．、Kである。

第1の態様の第8の可能な実装様態を参照し、第1の態様の第13の可能な実装様態において、LUTはK個のBFGとK＋1個のLSとを含み、Kは既定の整数であり、K個のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kであり、K＋1個のLSはそれぞれLS0、LS1、．．．、およびLSKであり、
LS0の第1の入力端は差分エンベロープモジュールの出力端の差分正端へ接続されており、第2の入力端は外部から定電圧信号Vref0を受信し、出力端はBFG＿Kの差分正入力端へ接続されており、これにより定電圧信号に従って差分エンベロープモジュールによって出力される差分正端エンベロープ信号に対し並進を遂行し、並進された差分正端エンベロープ信号をBFG＿Kの入力端の差分正入力端へ出力し、ここでk＝1、2、．．．、Kであり、
LSkの第1の入力端はエンベロープモジュールの出力端の差分負端へ接続されており、第2の入力端は基準電圧生成モジュールによって出力されるVrefkに接続されており、出力端はBFG＿kの入力端の差分負入力端へ接続されており、これにより差分負端エンベロープ信号と基準電圧生成モジュールによって出力される基準電圧とを受け取り、基準電圧に従って差分負端エンベロープ信号に対し並進を遂行し、並進された差分負端エンベロープ信号をBFG＿kの入力端の差分負入力端へ出力し、ここでk＝1、2、．．．、Kであり、
BFG＿kのV1出力端によって出力される信号からV2出力端によって出力される信号が引かれることによって差分下り坂関数信号が形成され、あるいはBFG＿kのV2出力端によって出力される信号からV1出力端によって出力される信号が引かれることによって差分上り坂関数信号が形成される。

第1の態様の第12の可能な実装様態または第13の可能な実装様態を参照し、第1の態様の第14の可能な実装様態において、APDコアモジュールは第1のLSと複数の第2のLSとをさらに含み、複数のBFGの各BFGは第2のLSに対応しており、
第1のLSの第1の入力端は差分エンベロープモジュールの差分正出力端へ接続されており、出力端は複数のBFGの各BFGの差分正入力端へ接続されており、
複数の第2のLSのそれぞれの第2のLSの第1の入力端はエンベロープモジュールの差分負出力端へ接続されており、第2の入力端は基準電圧生成モジュールへ接続されており、出力端は第2のLSに対応するBFGの差分負入力端へ接続されている。

第1の態様の第12の可能な実装様態または第13の可能な実装様態を参照し、第1の態様の第15の可能な実装様態において、K個のBFGの各BFGは第1のMOSトランジスタと、第2のMOSトランジスタと、第3のMOSトランジスタと、第1の抵抗器と、第2の抵抗器とを含み、
第1の抵抗器の一端と第2の抵抗器の一端はいずれも電源へ接続されており、第1の抵抗器の他端は第1のMOSトランジスタのドレイン電極へ接続されており、第2の抵抗器の他端は第2のMOSトランジスタのドレイン電極へ接続されており、
第1のMOSトランジスタのベース電極は外部のエンベロープモジュールへ接続されており、ソース電極は第3のMOSトランジスタのドレイン電極へ接続されており、第2のMOSトランジスタのベース電極は外部の基準電圧生成モジュールへ接続されており、ソース電極は第3のMOSトランジスタのドレイン電極へ接続されており、第3のMOSトランジスタのソース電極はアースへ接続されている。

第2の態様によると、アナログプリディストータAPDコアモジュールが提供され、APDコアモジュールは、
線形フィルタリングモジュールとZMNLモジュールとを含み、ここで線形フィルタリングモジュールの出力端はZMNLモジュールの入力端へ接続されており、
線形フィルタリングモジュールはフィードフォワード高周波信号を受信し、線形フィルタリング係数に従ってフィードフォワード高周波信号に対し線形フィルタリングを遂行し、線形フィルタリングの後に得られた高周波信号をZMNLモジュールへ出力するよう構成され、ここで線形フィルタリングの後に得られる高周波信号は線形予変調信号と呼ばれ、
ZMNLモジュールは線形フィルタリングモジュールによって出力される線形予変調信号を受信し、ZMNL係数に従って線形予変調信号に対し非線形処理を遂行することによって予歪信号を生成するよう構成される。

第2の態様を参照し、第2の態様の第1の可能な実装様態において、線形フィルタリングモジュールは、
P−1個の高周波遅延ユニットと、P個のデジタルベクトル変調ユニットと、線形加算器とを含み、P−1個の高周波遅延ユニットはそれぞれRFD_in1、RFD_in2、．．．、およびRFD_inP−1であり、P個のデジタルベクトル変調ユニットはそれぞれDVM_in1、DVM_in2、．．．、およびDVM_inPであり、Pは既定の整数であり、
RFD_in1、RFD_in2、．．．、およびRFD_inP−1は順次直列に接続されており、RFD_in1、RFD_in2、．．．、およびRFD_inP−1の出力端はDVM_in2、DVM_in3、．．．、およびDVM_inPの入力端へそれぞれ接続されており、DVM_in1、DVM_in2、．．．、およびDVM_inPの出力端は線形加算器へ接続されており、
RFD_in1はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）を遅延させることによって第1の高周波遅延信号x（t−τ_RF1）を得、RFD_in2とDVM_in2へ第1の高周波遅延信号x（t−τ_RF1）を出力するよう構成され、
RFD_inpはRFD_inp−1によって出力される（p−1）番目の高周波遅延信号x（t−τ_RFp−1）を受信し、（p−1）番目の高周波遅延信号x（t−τ_RFp−1）を遅延させることによってp番目の高周波遅延信号x（t−τ_RFp）を得、RFD_inp＋1とDVM_inp＋1へp番目の高周波遅延信号x（t−τ_RFp）を出力するよう構成され、ここでp＝2、3、．．．P−2であり、
RFD_inP−1はRFD_inP−2によって出力される（P−2）番目の高周波遅延信号x（t−τ_RFP−2）を受信し、（P−2）番目の高周波遅延信号x（t−τ_RFP−2）を遅延させることによって（P−1）番目の高周波遅延信号x（t−τ_RFP−1）を得、DVM_inPへ（P−1）番目の高周波遅延信号x（t−τ_RFP−1）を出力するよう構成され、
DVM_in1はフィードフォワード高周波信号x（t）と外部から入力される予歪係数とを受信し、予歪係数に従ってフィードフォワード高周波信号x（t）に対し振幅変換と相変換とを遂行することによって出力信号u₁（t）を得、線形加算器へ出力信号u₁（t）を送信するよう構成され、
DVM_inpは（p−1）番目の高周波遅延信号x（t−τ_RFi−1）を受信し、（p−1）番目の高周波遅延信号x（t−τ_RFp−1）に対し振幅変換と相変換とを遂行することによって出力信号u_p（t）を得、線形加算器へ出力信号u_p（t）を出力するよう構成され、
線形加算器はDVM_in1、DVM_in2、．．．、およびDVM_inPによって出力される出力信号を受信し、u₁（t）、u₂（t）、．．．、およびu_p（t）を足すことによって線形予変調信号を得るよう構成される。

第2の態様を参照し、第2の態様の第2の可能な実装様態において、ZMNLモジュールは、
エンベロープ検出ユニットEDと信号ルックアップテーブルユニットSLとを含み、ここでZMNLモジュールの入力端とEDの入力端はSLの高周波入力端xへ接続されており、EDの出力端はSLのエンベロープ入力端yへ接続されており、SLの出力端はZMNLの出力端であり、
EDは線形フィルタによって出力される線形予変調信号に対しエンベロープ検出を遂行することによってエンベロープ信号を生成し、SLへエンベロープ信号を出力するよう構成され、
SLは線形フィルタによって出力される線形予変調信号と、EDによって出力されるエンベロープ信号と、外部から入力される予歪係数とを受信し、予歪係数とエンベロープ信号とに従って線形予変調信号に対し振幅変換と相変換とを遂行することによって予歪信号を得るよう構成される。

第2の態様、または第2の態様の第1の可能な実装様態または第2の可能な実装様態を参照し、第2の態様の第3の可能な実装様態において、APDコアモジュールは、
広帯域線形フィルタリングモジュールをさらに含み、ここで広帯域線形フィルタリングモジュールはZMNLモジュールへ接続されており、
広帯域線形フィルタリングモジュールはAPDトレーニングモジュールによって入力される予歪係数に従ってZMNLモジュールへ入力される線形予変調信号を処理し、予歪信号を出力するよう構成される。

第3の態様によると、APDコアモジュールが提供され、APDコアモジュールは、
線形フィルタリングモジュールと、SBSLモジュールと、広帯域線形フィルタリングモジュールとを含み、
線形フィルタリングモジュールはAPDトレーニングモジュールによって入力される線形フィルタリング係数に従ってフィードフォワード高周波信号を処理し、線形予変調信号を出力し、
SBSLモジュールはAPDトレーニングモジュールによって入力されるSBSL係数に従って線形予変調信号を処理し、中間予歪信号を出力し、
広帯域線形フィルタリングモジュールはAPDトレーニングモジュールによって入力される広帯域線形フィルタリング係数に従ってSBSLモジュールによって入力される中間予歪信号を処理し、予歪信号を出力する。

第4の態様によると、アナログプリディストータAPDシステムが提供され、アナログプリディストータAPDシステムは、
主遅延モジュールと、第1の態様、または第1の態様の第1から第15の可能な実装様態のいずれか1つに記載のAPDコアモジュールと、APDトレーニングモジュールとを含み、ここでアナログプリディストータシステムの入力端は主遅延モジュールの入力端へ接続されており、アナログプリディストータシステムの入力端はフィードフォワードカプラーを用いてAPDコアモジュールの第1の入力端とAPDトレーニングモジュールの第1の入力端へ接続されており、主遅延モジュールの出力端とAPDコアモジュールの出力端は混合カプラーの第1の入力端と混合カプラーの第2の入力端へそれぞれ接続されており、混合カプラーの出力端はPAの入力端へ接続されており、APDトレーニングモジュールの第2の入力端はフィードバックカプラーを用いてPAの出力端へ接続されており、APDトレーニングモジュールの出力端はAPDコアモジュールの第2の入力端へ接続されており、
主遅延モジュールはアナログプリディストータシステムの入力端によって入力されるフィードフォワード高周波信号を受信し、フィードフォワード高周波信号を遅延させることによって主遅延信号を得、混合カプラーへ主遅延信号を出力するよう構成され、
APDトレーニングモジュールは、フィードフォワードカプラーによるカップリングによりアナログプリディストータシステムの入力端から得られるフィードフォワード高周波信号と、フィードバックカプラーによるカップリングによりPAによって生成される伝送信号から得られる伝送信号とを受信し、受信したフィードフォワード高周波信号と受信した伝送信号とに従って予歪係数を計算し、APDコアモジュールへ予歪係数を送信するよう構成され、
APDコアモジュールは、フィードフォワードカプラーによるカップリングによりアナログプリディストータシステムの入力端から得られるフィードフォワード高周波信号と、APDトレーニングモジュールによって送信される予歪係数とを受信し、受信したフィードフォワード高周波信号と受信した予歪係数とに従って予歪信号を生成し、混合カプラーへ予歪信号を出力するよう構成され、混合カプラーは予歪信号と主遅延信号とを混合することによって混合信号を得、PAへ混合信号を出力し、PAは混合信号を増幅し、伝送信号を出力する。

第5の態様によると、アナログプリディストータAPDシステムが提供され、アナログプリディストータAPDシステムは、
主遅延モジュールと、第2の態様、または第2の態様の第1から第3の可能な実装様態のいずれか1つに記載のAPDコアモジュールと、APDトレーニングモジュールとを含み、ここでアナログプリディストータシステムの入力端は主遅延モジュールの入力端へ接続されており、アナログプリディストータシステムの入力端はフィードフォワードカプラーを用いてAPDコアモジュールの第1の入力端とAPDトレーニングモジュールの第1の入力端へ接続されており、主遅延モジュールの出力端とAPDコアモジュールの出力端は混合カプラーの第1の入力端と混合カプラーの第2の入力端へそれぞれ接続されており、混合カプラーの出力端はPAの入力端へ接続されており、APDトレーニングモジュールの第2の入力端はフィードバックカプラーを用いてPAの出力端へ接続されており、APDトレーニングモジュールの出力端はAPDコアモジュールの第2の入力端へ接続されており、
主遅延モジュールはアナログプリディストータシステムの入力端によって入力されるフィードフォワード高周波信号を受信し、フィードフォワード高周波信号を遅延させることによって主遅延信号を得、混合カプラーへ主遅延信号を出力するよう構成され、
APDトレーニングモジュールは、フィードフォワードカプラーによるカップリングによりアナログプリディストータシステムの入力端から得られるフィードフォワード高周波信号と、フィードバックカプラーによるカップリングによりPAによって生成される伝送信号から得られる伝送信号とを受信し、受信したフィードフォワード高周波信号と受信した伝送信号とに従って予歪係数を計算し、APDコアモジュールへ予歪係数を送信するよう構成され、
APDコアモジュールは、フィードフォワードカプラーによるカップリングによりアナログプリディストータシステムの入力端から得られるフィードフォワード高周波信号と、APDトレーニングモジュールによって送信される予歪係数とを受信し、受信したフィードフォワード高周波信号と受信した予歪係数とに従って予歪信号を生成し、混合カプラーへ予歪信号を出力するよう構成され、混合カプラーは予歪信号と主遅延信号とを混合することによって混合信号を得、PAへ混合信号を出力し、PAは混合信号を増幅し、伝送信号を出力する。

本発明の本実施形態において、高周波遅延モジュールはフィードフォワード高周波信号を遅延させることによって様々な遅延をともなう複数の高周波遅延信号を得、それぞれの高周波遅延信号をコンタクトマトリクスモジュールに入力し、コンタクトマトリクスモジュールは様々な遅延をともなう高周波遅延信号に従って予歪信号を生成する。したがって、PAがAPDコアモジュールに合致しない歪特性を有する場合にコンタクトマトリクスモジュールへの影響をなくすことができ、PAによって生じる歪は効果的に相殺できる。

本発明の実施形態の技術的解決手段をより明確に説明するため、これ以降は実施形態の説明に必要な添付の図面を簡潔に説明する。当然ながら、ここで説明する添付の図面は本発明のいくつかの実施形態を示すもに過ぎず、当業者なら創造的な取り組みをせずとも添付の図面をもとにして別の図面を作り出すことができる。

本発明の一実施形態によるアナログプリディストータシステムの構造ブロック図である。 本発明の一実施形態によるマトリクスモデルのAPDコアモジュールの大まかなブロック図である。 本発明の一実施形態によるマトリクスモデルのAPDコアモジュールのエンベロープモジュールの第1の実施形態の精細なブロック図である。 本発明の一実施形態によるマトリクスモデルのAPDコアモジュールのエンベロープモジュールの第2の実施形態の精細なブロック図である。 本発明の一実施形態によるマトリクスモデルのAPDコアモジュールのエンベロープモジュールの第3の実施形態の精細なブロック図である。 本発明の一実施形態によるBSLモジュールの内部ブロック図である。 本発明の一実施形態によるAVMモジュールの内部ブロック図である。 本発明の一実施形態による同相BLUTのブロック図である。 本発明の一実施形態による直交BLUTのブロック図である。 本発明の一実施形態による多項式基底関数を使用する同相LUTのブロック図である。 本発明の一実施形態による多項式基底関数を使用する直交LUTのブロック図である。 本発明の一実施形態によるカスケードモデルのAPDコアモジュールの第1の実施形態の大まかなブロック図である。 本発明の一実施形態によるカスケードモデルのAPDコアモジュールの第1の実施形態の精細なブロック図である。 本発明の一実施形態によるDVMモジュールの内部ブロック図である。 本発明の一実施形態によるSL（Signal Look Up Table（LUT）、信号ルックアップテーブル）モジュールの内部ブロック図である。 本発明の一実施形態によるカスケードモデルのAPDコアモジュールの第2の実施形態の大まかなブロック図である。 本発明の一実施形態によるカスケードモデルのAPDコアモジュールの第2の実施形態の精細なブロック図である。 本発明の一実施形態によるカスケードモデルのAPDコアモジュールの第3の実施形態の大まかなブロック図である。 本発明の一実施形態によるSBSLモジュールの内部ブロック図である。 本発明の一実施形態による本発明のランプ基底関数を使用する同相LUTのブロック図である。 本発明の一実施形態による本発明のランプ基底関数を使用する直交LUTのブロック図である。 本発明の一実施形態によるランプ基底関数の基準電圧生成モジュールである。 本発明の一実施形態によるランプ基底関数のレベルシフターの第1の構造ブロック図である。 本発明の一実施形態によるランプ基底関数のレベルシフターの第2の構造ブロック図である。 本発明の一実施形態によるランプ基底関数の基本ユニットである。 本発明の一実施形態によるランプ基底関数のシングルエンド下り坂基底関数信号を生成する回路である。 本発明の一実施形態によるランプ基底関数のシングルエンド下り坂基底関数である。 本発明の一実施形態によるランプ基底関数のシングルエンド上り坂基底関数を生成する回路である。 本発明の一実施形態によるランプ基底関数のシングルエンド上り坂基底関数である。 本発明の一実施形態によるランプ基底関数の差分下り坂基底関数を生成する回路である。 本発明の一実施形態によるランプ基底関数の差分下り坂基底関数である。 本発明の一実施形態によるランプ基底関数の差分上り坂基底関数を生成する回路である。 本発明の一実施形態によるランプ基底関数の差分上り坂基底関数である。

本発明の目的と技術的解決手段と利点とをより明確にするため、これ以降は添付の図面を参照しながら本発明の実施形態をさらに詳しく説明する。

本発明の技術的説明を4つの部分に従って説明する。

第1部は本発明におけるシステムのブロック図である。

第2部は本発明における第1のタイプのAPDモデル、すなわちマトリクスモデルである。

第3部は本発明における第2のタイプのAPDモデル、すなわちカスケードモデルである。

第4部は本発明におけるAPD基底関数、すなわちランプ基底関数である。

先行技術には少なくとも下記問題がある。

第1の態様において、先行技術のAPDコアモジュールがメモリー歪を補正する能力はごく限られているため、PAのメモリー歪が比較的強いと、PAによって生じる歪を効果的に補正することはできない。

第2の態様において、先行技術ではAPD基底関数として偶数次多項式が使われている。問題は、偶数次多項式では基底関数の動的差が大きく、特に高次項と低次項との動的差が大きく、回路の実装とアルゴリズムのロバスト性で一連の問題が生じることである。

第1の態様における問題を解決するため、本発明は2タイプのAPDモデルを、すなわちマトリクスモデルとカスケードモデルとを、提供する。2タイプのモデルはいずれも比較的強いメモリー歪補正能力を有する。PAのメモリー歪が比較的強い場合でもPAによって生じる歪は効果的に補正できる。

第2の態様における問題を解決するため、本発明はランプ基底関数を提供する。基底関数の動的差は小さい。これは回路の実装とアルゴリズムのロバスト性を助長する。

本発明の第1部は本発明におけるシステムのブロック図である。

図1を参照し、本発明はアナログプリディストータシステムを提供し、アナログプリディストータシステムは、
主遅延モジュールAと、APDコアモジュールBと、APDトレーニングモジュールCと、フィードフォワードカプラーと、混合カプラーと、フィードバックカプラーとを含む。アナログプリディストータシステムの入力端は主遅延モジュールAの入力端へ接続されている。アナログプリディストータシステムの入力端はフィードフォワードカプラーを用いてAPDコアモジュールBの第1の入力端とAPDトレーニングモジュールCの第1の入力端へ接続されている。主遅延モジュールAの出力端とAPDコアモジュールBの出力端は混合カプラーの第1の入力端と混合カプラーの第2の入力端へそれぞれ接続されており、混合カプラーの出力端はPAの入力端へ接続されている。APDトレーニングモジュールCの第2の入力端はフィードバックカプラーを用いてPAの出力端へ接続されており、APDトレーニングモジュールCの出力端はAPDコアモジュールBの第2の入力端へ接続されている。

アナログプリディストータシステムの入力端は高周波信号を受信し、主遅延モジュールAとフィードフォワードカプラーへ高周波信号を出力する。

フィードフォワードカプラーは高周波信号に対しカップリングを遂行することによっていくつかの高周波信号を得、いくつかの高周波信号をフィードフォワード高周波信号として使用し、APDコアモジュールBとAPDトレーニングモジュールCへフィードフォワード高周波信号を出力するよう構成される。

主遅延モジュールAは高周波信号を受信し、高周波信号を遅延させることによって主遅延信号を得、混合カプラーへ主遅延信号を出力するよう構成される。

フィードバックカプラーはPAによって生成される伝送信号に対しカップリングを遂行することによっていくつかの伝送信号を得、カップリングによって得られたいくつかの伝送信号をAPDトレーニングモジュールCへ送信するよう構成される。

APDトレーニングモジュールCはフィードフォワード高周波信号とフィードバックカプラーによって送信されるいくつかの伝送信号とを受信し、フィードフォワード高周波信号といくつかの伝送信号とに従って予歪係数を計算し、APDコアモジュールBへ予歪係数を送信するよう構成される。

APDコアモジュールBはフィードフォワード高周波信号とAPDトレーニングモジュールCによって送信される予歪係数とを受信し、受信したフィードフォワード高周波信号と受信した予歪係数とに従って予歪信号を生成し、混合カプラーへ予歪信号を出力するよう構成される。

混合カプラーは予歪信号と主遅延信号とを混合することによって混合信号を得、PAへ混合信号を出力するよう構成される。PAは混合信号を増幅し、伝送信号を出力する。

APDトレーニングモジュールCはフィードフォワード高周波信号とPAによって出力される伝送信号とに従って予歪係数を計算し、調整する。APDトレーニングモジュールCによって生成される予歪係数が十分に正確なら、APDコアモジュールBによって生成される予歪信号でPAによって生じる歪を精密に相殺でき、PAによって出力される伝送信号はフィードフォワード高周波信号とほぼ同じになる。

第2部は本発明における第1のタイプのAPDモデル、すなわちマトリクスモデルである。本発明におけるシステムのブロック図でAPDコアモジュールBの第1のタイプのモデルはマトリクスモデルである。図2−1を参照し、マトリクスモデルのAPDコアモジュールBは、
高周波遅延モジュール1と、エンベロープモジュール2と、コンタクトマトリクスモジュール3とを含む。コンタクトマトリクスモジュール3は高周波遅延モジュール1とエンベロープモジュール2の両方へ接続されている。

高周波遅延モジュール1はフィードフォワード高周波信号を受信し、フィードフォワード高周波信号に従って様々な遅延をともなう複数の高周波遅延信号を生成し、それぞれの高周波遅延信号をコンタクトマトリクスモジュール3へ出力するよう構成される。

エンベロープモジュール2はフィードフォワード高周波信号を受信し、フィードフォワード高周波信号に対しエンベロープ検出を遂行することによって様々な遅延をともなう複数のエンベロープ信号を得、それぞれのエンベロープ信号をコンタクトマトリクスモジュール3へ出力するよう構成される。

コンタクトマトリクスモジュール3はそれぞれの高周波遅延信号とそれぞれのエンベロープ信号と外部からの予歪係数とを受信し、予歪係数とそれぞれの高周波遅延信号とそれぞれのエンベロープ信号とに従って予歪信号を生成するよう構成される。

予歪係数はAPDトレーニングモジュールCからコンタクトマトリクスモジュール3へ出力される。フィードフォワード高周波信号はアナログプリディストータシステムの入力端から高周波遅延モジュール1とエンベロープモジュール2とコンタクトマトリクスモジュール3へ出力される。

本発明において、外部とはAPDコアモジュールB以外の部分を指す。つまり、高周波遅延モジュール1とエンベロープモジュール2とコンタクトマトリクスモジュール3とによって受信される外部信号は、APDコアモジュールB以外の部分からAPDコアモジュールBへ出力される信号である。

図2−2を参照し、高周波遅延モジュール1は複数の高周波遅延（RFD）ユニットを含む。複数の高周波遅延ユニットはそれぞれRFD₀、RFD₁、．．．、およびRFD_N−1であり、Nは既定の整数である。

RFD₀、RFD₁、．．．、およびRFD_N−1は順次直列に接続されている。RFD₀、RFD₁、．．．、およびRFD_N−1の各RFDの出力端はコンタクトマトリクスモジュール3へ接続されている。

RFD₀はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）を遅延させることによって第1の高周波遅延信号x（t−τ_RF1）を得、コンタクトマトリクスモジュール3へ第1の高周波遅延信号x（t−τ_RF1）を出力するよう構成され、ここでτ_RF1はRFD₀によって生じる遅延である。

RFD_nはRFD_n−1によって出力されるn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）を遅延させることによって（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）を得、コンタクトマトリクスモジュール3へ（n＋1）番目の高周波遅延信号（t−τ_RFn＋1）を出力するよう構成され、ここでn＝1、2、．．．、N−1であり、τ_RFn＋1はRFD₀、RFD₁、．．．、およびRFD_nによって合同で生じる遅延である。

図2−2を参照し、望ましくは、エンベロープモジュール2はED（Envelope Detector、エンベロープ検出器）と複数のBBD（Baseband Delay、ベースバンド遅延）とを含む。複数のBBDはそれぞれBBD₁、BBD₂、．．．、およびBBD_M−1であり、Mは既定の整数である。

EDの出力端はBBD₁の入力端へ接続されている。BBD₁、BBD₂、．．．、およびBBD_M−1は順次直列に接続されている。BBD₁、BBD₂、．．．、およびBBD_M−1の各BBDの出力端はコンタクトマトリクスモジュール3へ接続されている。

EDはフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得るよう構成される。x（t）のエンベロープ信号がr（t）であってEDモジュールの遅延がτ_BB1であると仮定すると、EDはエンベロープ信号r（t−τ_BB1）を出力する。EDモジュールの遅延は概して小さいため、τ_BB1＝0と大雑把に考えることができる。つまり、EDによって出力されるエンベロープ信号は、すなわち第1のエンベロープ信号は、凡そフィードフォワード高周波信号x（t）のエンベロープ信号r（t）である。第1のエンベロープ信号r（t−τ_BB1）はBBD₁へ出力される。

一設計によると、EDは高周波信号のエンベロープの二乗を出力してよく、つまりEDによって出力される信号はr²（t−τ_BB1）であってよい。「一設計によると」は、設計でEDがr（t−τ_BB1）を出力することになっていて、相応の回路が製造される場合に、EDがr（t−τ_BB1）のみ出力でき、r²（t−τ_BB1）を出力できないことを意味する。同様に、設計でEDがr²（t−τ_BB1）を出力することになっていて、相応の回路が製造される場合、EDはr²（t−τ_BB1）のみ出力でき、r（t−τ_BB1）を出力できない。

以降の説明はEDによって出力される信号がr（t−τ_BB1）であるという事実に基づくものである。実際、EDによって出力される信号はr²（t−τ_BB1）であってもよいが、その場合は説明の仕方を相応に変える必要がある。詳細は説明しない。

x（t）と比べてr（t）とr²（t）はかなり低い周波数を有する。実際、r（t）とr²（t）はベースバンド信号である。

r（t−τ_BBm）はx（t−τ_BBm）のエンベロープを表し、m＝1、2、．．．、M−1である。x（t−τ_BBm）は回路に現れる信号ではなく、技術的説明をより明確にするために導入される仮定上の信号である。つまりx（t−τ_BBm）は、フィードフォワード高周波信号の遅延量がτ_BBmに等しいと仮定した場合に得られる高周波信号である。

BBD₁は第1のエンベロープ信号r（t−τ_BB1）を遅延させることによって第2のエンベロープ信号r（t−τ_BB2）を得、BBD₂とコンタクトマトリクスモジュール3へ第2のエンベロープ信号r（t−τ_BB2）を出力するよう構成され、ここでτ_BB2はBBD1によって生じる遅延である。

BBD_mはBBD_m−1によって出力されるm番目のエンベロープ信号r（t−τ_BBm）を受信し、m番目のエンベロープ信号r（t−τ_BBm）を遅延させることによって（m＋1）番目のエンベロープ信号r（t−τ_BBm＋1）を得、BBD_m＋1とコンタクトマトリクスモジュール3へ（m＋1）番目のエンベロープ信号r（t−τ_BBm＋1）を出力するよう構成され、ここでm＝2、3、．．．、M−2であり、τ_BBm＋1はBBD₁、BBD₂、．．．、およびBBD_mによって合同で生じる遅延である。

BBD_M−1はBBD_M−2によって出力される（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を受信し、（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を遅延させることによってM番目のエンベロープ信号r（t−τ_BBM）を得、コンタクトマトリクスモジュール3へM番目のエンベロープ信号r（t−τ_BBM）を出力するよう構成され、ここでτ_BBMはBBD₁、BBD₂、．．．、およびBBD_M−1によって合同で生じる遅延である。

図2−2を参照し、コンタクトマトリクスモジュール3は、
複数のBSL（Block Signal LUT（Look Up Table、ルックアップテーブル）ブロック信号ルックアップテーブル）と予歪信号加算器31とを含む。複数のBSLはそれぞれBSL₁、BSL₂、．．．、BSL_Nである。

BSL_nは高周波遅延モジュール1と、エンベロープモジュール2と、予歪信号加算器31と、APDトレーニングモジュールCへ接続されている。望ましくは、BSL_nは高周波遅延モジュール1に含まれるRFD_n−1の出力端へ接続され、EDの出力端、BBD₁の出力端、BBD₂の出力端、．．．、およびBBD_M−1の出力端へ接続される。ED、BBD₁、BBD₂、．．．、およびBBD_M−1はエンベロープモジュール2に含まれ、n＝1、2、．．．、Nである。

BSL_nは高周波遅延モジュール1によって出力されるn番目の高周波遅延信号x（t−τ_RFn）と、エンベロープモジュール2によって出力されるM個のエンベロープ信号と、APDトレーニングモジュールCによって出力される予歪係数とを受信する。BSL_nはBSL_n係数を、すなわちAPDトレーニングモジュールCからコンタクトマトリクスモジュール3へ出力されるBSL_nに関係する予歪係数を、受信する。BSL_nはM個のエンベロープ信号から少なくとも1つのエンベロープ信号を選択し、選択した少なくとも1つのエンベロープ信号と受信したBSL_n係数とに従ってn番目の高周波遅延信号x（t−τ_RFn）に対し振幅変換と相変換とを遂行することによってn番目のタップ信号v_n（t）を得、予歪信号加算器31へn番目のタップ信号v_n（t）を出力する。

予歪信号加算器31は全てのBSLによって出力されるタップ信号を受信するよう構成され、ここでタップ信号はそれぞれ第1のタップ信号、第2のタップ信号、．．．、およびN番目のタップ信号であり、予歪信号加算器31は第1のタップ信号、第2のタップ信号、．．．、およびN番目のタップ信号を足すことによって予歪信号を得るよう構成される。

APDトレーニングモジュールCからBSL_nへ出力される予歪係数はBSL_n係数である。BSL_n係数は同相BLUT（Block LUT（Look Up Table、ルックアップテーブル）ブロックルックアップテーブル）係数と直交BLUT係数とを含む。同相BLUT係数と直交BLUT係数はいずれも線形予歪係数と非線形予歪係数とを含む。

本発明における第1のタイプのAPDモデルにおいて、すなわちマトリクスモデルにおいて、APDトレーニングモジュールCからAPDコアモジュールBへ出力される予歪係数がN個のBSL係数を、すなわちBSL₁係数からBSL_N係数までを、含むことが分かる。BSL₁係数からBSL_N係数までの各BSL係数は同相BLUT係数と直交BLUT係数とをさらに含む。同相BLUT係数と直交BLUT係数はいずれも線形予歪係数と非線形予歪係数とをさらに含む。線形モデルベクトルLはあらかじめ設定され、LはN個の要素を有する。Lでn番目の要素はL_nであり、L_nの値は0または1である。L_n＝1なら、BSL_n係数は線形予歪係数h_n，iおよびh_n，iを含む。L_n＝0なら、BSL_n係数は線形予歪係数h_n，iおよびh_n，qを含まず、n＝1、2、．．．、Nである。

線形モデルベクトルLの設定は図1の主遅延モジュールの遅延量τ_RFmainに関係する。通常、τ_RFmainに等しいかτ_RFmainに最も近い高周波遅延に対応するL_nは0に設定する必要があり、n＝1、2、．．．、Nである。

非線形モデル行列Aはあらかじめ設定され、AはM個の行とN個の列とを有する。Aのm番目の行とn番目の列にある要素はA_m，nであり、A_m，nの値は0または1である。BSL_nは非線形モデル行列Aに従ってM個のエンベロープ信号から少なくとも1つのエンベロープ信号を選択し、対応する非線形予歪係数を設定する。A_m，n＝1なら、BSL_nはM個のエンベロープ信号からm番目のエンベロープ信号r（t−τ_BBm）を選択し、対応する非線形予歪係数c_{m，n，k，i}およびc_{m，n，k，q}を設定する。A_m，n＝0なら、BSL_nはエンベロープモジュール2によって出力されるM個のエンベロープ信号からm番目のエンベロープ信号r（t−τ_BBm）を選択せず、したがって対応する非線形予歪係数c_{m，n，k，i}およびc_{m，n，k，q}を設定せず、ここでm＝1、2、．．．、Mであり、n＝1、2、．．．、Nであり、k＝1、2、．．．、Kである。ここでKは基底関数の数量であり、kは基底数である。

BSL_nにおいて、非線形予歪係数c_{m，n，k，i}の下付き文字にあるiは、係数によって処理される高周波信号がn番目の高周波遅延信号x（t−τ_RFn）であることを示し、非線形予歪係数c_{m，n，k，q}の下付き文字にあるqは、係数によって処理される高周波信号がn番目の高周波遅延信号のHilbert変換であることを、すなわち

であることを、示す。例えば、h_n，iによって処理される高周波信号はn番目の高周波遅延信号x（t−τ_RFn）であり、h_n，qによって処理される高周波信号はn番目の高周波遅延信号のHilbert変換であり、すなわち

である。

はアナログベクトル変調器（AVM）で生成される。

BSL_nにおいて、係数の下付き文字にあるmは係数によって処理されるエンベロープ信号がm番目のエンベロープ遅延信号r（t−τ_BBm）であることを示す。例えば、c_{m，n，1，i}〜c_{m，n，K，i}によって処理されるエンベロープ信号はm番目のエンベロープ遅延信号r（t−τ_BBm）であり、m＝1、2、．．．、Mである。例えばプリディストーションをシミュレートする設計パラメータは次の通りである。
τ_RFmain＝2ns
N＝3、M＝3
τ_RF1＝0ns、τ_RF2＝2ns、τ_RF3＝4ns
τ_BB1＝0ns、τ_BB2＝2ns、τ_BB3＝4ns
L＝［1 0 1］

ここでτ_RFmainは図1の主遅延モジュールの遅延量であり、Lは既定の線形モデルベクトルであり、Aは既定の非線形モデル行列である。

τ_RF2とτ_RFmainはいずれも2nsに等しいため、Lにおける第2の要素は、すなわちL₂は、0に設定される。

前述した設計パラメータに対応し、高周波遅延モジュール1は3つの高周波信号を出力し、3つの高周波信号はそれぞれ第1の高周波遅延信号x（t−τ_RF1）、第2の高周波遅延信号x（t−τ_RF2）、および第3の高周波遅延信号x（t−τ_RF3）である。エンベロープモジュール2は3つのエンベロープ信号を出力し、3つのエンベロープ信号はそれぞれ第1のエンベロープ信号r（t−τ_BB1）、第2のエンベロープ信号r（t−τ_BB2）、および第3のエンベロープ信号r（t−τ_BB3）である。

BSL₁の場合、高周波遅延モジュール1はBSL₁へx（t−τ_RF1）を出力し、エンベロープモジュール2はBSL₁へr（t−τ_BB1）を出力する。相応に、BSL₁は入力される予歪係数からの分割によりh_1，iおよびh_1，qを得、h_1，iおよびh_1，qをBSL₁の線形予歪係数として使用する。BSL₁は入力される予歪係数からの分割によりc_{1，1，k，i}およびc_{1，1，k，q}を得、c_{1，1，k，i}およびc_{1，1，k，q}をBSL₁の非線形予歪係数として使用し、ここでk＝1、2、．．．、Kである。

BSL₂の場合、高周波遅延モジュール1はBSL₂へx（t−τ_RF2）を出力し、エンベロープモジュール2はBSL₂へr（t−τ_BB1）、r（t−τ_BB2）、およびr（t−τ_BB3）を出力する。相応に、BSL₂は入力される予歪係数からの分割によりc_{1，2，k，i}、c_{1，2，k，q}、c_{2，2，k，i}、c_{2，2，k，q}、c_{3，2，k，i}、およびc_{3，2，k，q}を得、c_{1，2，k，i}、c_{1，2，k，q}、c_{2，2，k，i}、c_{2，2，k，q}、c_{3，2，k，i}、およびc_{3，2，k，q}をBSL₂の非線形予歪係数として使用し、ここでk＝1、2、．．．、Kである。

BSL₃の場合、高周波遅延モジュール1はBSL₃へx（t−τ_RF3）を出力し、エンベロープモジュール2はBSL₃へr（t−τ_BB3）を出力する。相応に、BSL₃は入力される予歪係数からの分割によりh_3，iおよびh_3，qを得、h_3，iおよびh_3，qをBSL ₃ の線形予歪係数として使用する。BSL₃は入力される予歪係数からの分割によりc_{3，3，k，i}およびc_{3，3，k，q}を得、c_{3，3，k，i}およびc_{3，3，k，q}をBSL₃の非線形予歪係数として使用し、ここでk＝1、2、．．．、Kである。

図2−2はエンベロープモジュール2の第1の実装様態を示している。この実装様態の特徴はエンベロープ生成ユニットEDが1つしかないことであり、全てのエンベロープ遅延信号はEDの出力信号であり、あるいは全てのエンベロープ遅延信号はEDによって出力される信号に対し様々な遅延を遂行することによって得られる。

エンベロープモジュール2の第2の実装様態がある。第2に実装様態の特徴は複数のエンベロープ生成ユニットEDがあることである。

エンベロープモジュール2の第1の実装様態でもエンベロープモジュール2の第2の実装様態でも全部でM個のエンベロープ信号を生成する必要がある。それぞれのエンベロープ信号は様々な遅延をともなう。通常、MはN以上であり、Nは高周波遅延信号の数量である。

エンベロープモジュール2の第2の実装様態ではR個のEDが通常あり、RはN以下である。高周波遅延信号はR個のEDの各EDに入力される。残りのM−R個のエンベロープ信号はいくつかのEDの出力信号を遅延させることによって生成される。

図2−3を参照すると、本発明におけるエンベロープモジュール2の第2の実装様態の第1の実施形態が提示されている。

図2−3に見られるエンベロープモジュール2は複数のエンベロープ生成ユニットEDを含み、複数のエンベロープ生成ユニットEDはそれぞれED₀、ED₁、．．．、およびED_N−1であり、ここでNは既定非線形モデル行列の列数である。

ED₀の入力端はフィードフォワード高周波信号を受信し、出力端はコンタクトマトリクスモジュール3へ接続されている。

ED_nの入力端は高周波遅延モジュール1の出力端へ接続されており、出力端はコンタクトマトリクスモジュール3へ接続されており、ここでn＝1、2、．．．、N−1である。

ED_nは（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）を受信し、（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）に対しエンベロープ検出を遂行することによって（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を得、コンタクトマトリクスモジュール3へ（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を出力するよう構成され、ここでn＝0、1、．．．、N−1である。

本実施形態ではM＝Nである。この場合はN個のエンベロープ生成ユニットがある。N個のエンベロープ生成ユニットはそれぞれED₀、ED₁、．．．、およびED_N−1である。ED₀、ED₁、．．．、およびED_N−1はx（t−τ_RF1）、x（t−τ_RF2）、．．．、およびx（t−τ_RFN）をそれぞれ受信し、x（t−τ_RF1）、x（t−τ_RF2）、．．．、およびx（t−τ_RFN）を対応するエンベロープ信号r（t−τ_BB1）、r（t−τ_BB2）、．．．，およびr（t−τ_BBN）に変換し、コンタクトマトリクスモジュール3へ対応するエンベロープ信号r（t−τ_BB1）、r（t−τ_BB2）、．．．，およびr（t−τ_BBN）を出力する。本実施形態でτ_RF1は0に等しく、あるいは0に非常に近い。このため、x（t−τ_RF1）とフィードフォワード高周波信号x（t）は同じ信号であると考えることができる。

図2−4を参照すると、本発明におけるエンベロープモジュール2の第2の実装様態の第2の実施形態が提示されている。この実施形態ではM＝N＋2である。この場合はN＋1個のエンベロープ生成ユニットEDがある。N＋1個のエンベロープ生成ユニットEDはそれぞれED₀、ED₁、．．．、およびED_Nである。ED₀、ED₁、．．．、およびED_Nはフィードフォワード高周波信号、第1の高周波遅延信号、第2の高周波遅延信号、．．．、およびN番目の高周波遅延信号を、すなわちx（t）、x（t−τ_RF1）、x（t−τ_RF2）、．．．、およびx（t−τ_RFN）を、それぞれ受信し、x（t）、x（t−τ_RF1）、x（t−τ_RF2）、．．．、およびx（t−τ_RFN）を対応する第1のエンベロープ遅延信号、対応する第2のエンベロープ遅延信号、．．．および対応する（N＋1）番目のエンベロープ信号に、すなわちr（t）、r（t−τ_BB1）、r（t−τ_BB2）、．．．、およびr（t−τ_BBN）に変換し、r（t−τ_BBN）を遅延させることによってr（t−τ_BBN＋1）を得、コンタクトマトリクスモジュール3へN＋2個のエンベロープ信号r（t）、r（t−τ_BB1）、r（t−τ_BB2）、．．．、およびr（t−τ_BBN＋1）を出力する。ここでτ_BBnはエンベロープ遅延を表すが、τ_BBnの値は高周波遅延τ_RFnのそれと同じであり、ここでn＝1、2、．．．、N＋1である。

第2の実施形態において、エンベロープモジュール2は複数のエンベロープ生成ユニットEDとBBDとを含む。複数のEDはそれぞれED₀、ED₁、．．．、およびED_Nであり、Nは既定非線形モデル行列の列数である。

ED₀の入力端はフィードフォワード高周波信号を受信し、出力端はコンタクトマトリクスモジュール3へ接続されている。

ED_nの入力端は高周波遅延モジュール1の出力端へ接続されており、出力端はコンタクトマトリクスモジュール3へ接続されており、ここでn＝1、2、．．．、Nである。

BBDの入力端はED_Nの出力端へ接続されており、出力端はコンタクトマトリクスモジュール3へ接続されるている。

ED₀はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波遅延信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得、コンタクトマトリクスモジュール3へ第1のエンベロープ信号r（t−τ_BB1）を出力するよう構成される。

ED_nはn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）に対しエンベロープ検出を遂行することによって（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を得、コンタクトマトリクスモジュール3へ（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を出力するよう構成され、ここでn＝1、2、．．．、N−1である。

ED_NはN番目の高周波遅延信号x（t−τ_RFN）を受信し、N番目の高周波遅延信号x（t−τ_RFN）に対しエンベロープ検出を遂行することによって（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を得、コンタクトマトリクスモジュール3とBBDへ（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を出力するよう構成される。

BBDは（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を受信し、（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を遅延させることによって（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を得、コンタクトマトリクスモジュール3へ（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を出力するよう構成される。

これ以降はBSL_nを一例として用いてBSLの構造と作業工程を説明するが、nは1からNまでの数字である。

図2−5を参照し、BSLは同相BLUT325と、直交BLUT326と、AVM327とを含む。

BSLの高周波信号入力端はAVMの入力端へ接続されている。BSLのエンベロープ信号入力端は同相BLUTのエンベロープ入力端と直交BLUTのエンベロープ入力端へ接続されている。同相BLUTのエンベロープ入力端と直交BLUTのエンベロープ入力端は1つ以上のエンベロープ信号を含む。

同相BLUTの係数入力端と直交BLUTの係数入力端はBSLモジュールの係数入力端へ接続されている。同相BLUTの係数入力端における係数は同相BLUT係数である。直交BLUTの係数入力端における係数は直交BLUT係数である。BSLモジュールの係数入力端における係数はBSL係数である。BSL係数は2つの係数を、すなわち同相BLUT係数と直交BLUT係数とを、含む。

それぞれのBSLのBSL係数はAPDトレーニングモジュールCからコンタクトマトリクスモジュールへ出力される予歪係数である。したがって、同相BLUTと直交BLUTはAPDトレーニングモジュールCから同相BLUT係数と直交BLUT係数とをそれぞれ受信すると考えることができる。同相BLUT係数と直交BLUT係数はいずれも線形係数と非線形係数とを含む。同相BLUTの出力端と直交BLUTの出力端はAVMの同相変調信号入力端とAVMの直交変調信号入力端へそれぞれ接続されている。AVMユニットの出力端はBSLモジュールの出力端である。

同相BLUT325は線形予歪係数h_n，iと、非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と、選択された少なくとも1つのエンベロープ信号とに従って同相BLUT出力信号w_n，i（t）を得、AVMの同相変調信号入力端へ同相BLUT出力信号w_n，i（t）を出力する。

直交BLUT326は線形予歪係数h_n，qと、非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と、選択された少なくとも1つのエンベロープ信号とに従って直交BLUT出力信号w_n，q（t）を得、AVMの直交変調信号入力端へ直交BLUT出力信号w_n，q（t）を出力する。

AVMは同相BLUT出力信号w_n，i（t）と直交BLUT出力信号w_n，q（t）とに従って入力高周波遅延信号x（t−τ_RFn）を処理することによって出力高周波信号v_n（t）を得る。この処理は式

を用いて表すことができる。

はx（t−τ_RFn）のHilbert変換を表しており、すなわち−90度位相シフトが遂行された後に得られる信号を表している。詳しいプロセスの説明についてはAVMの説明部分を参照されたい。

2つのBLUTは同じ構造を有しており、つまり同相BLUT325と直交BLUT326は構造が同じであり、作業工程も同じであり、同じエンベロープ信号を受信するが、受信する係数は異なる。当然ながら、入力される係数が異なるため、出力信号は異なり、つまりw_n，i（t）はw_n，q（t）と異なる。

同相BLUT325のエンベロープ入力端と直交BLUT326のエンベロープ入力端はエンベロープモジュール2へ接続されている。同相BLUT325の係数入力端と直交BLUT326の係数入力端はBSLモジュールの係数入力端へ接続されている。同相BLUTの係数入力端における係数は同相BLUT係数である。直交BLUTの係数入力端における係数は直交BLUT係数である。BSLモジュールの係数入力端における係数はBSL係数である。BSL係数は2つの係数を、すなわち同相BLUT係数と直交BLUT係数とを、含む。同相BLUTの出力端と直交BLUTの出力端はAVMの同相変調信号入力端とAVMの直交変調信号入力端へそれぞれ接続されている。AVMの第1の入力端は高周波遅延モジュールへ接続されており、AVMの出力端は予歪信号加算器へ接続されている。

同相BLUTのエンベロープ入力端と直交BLUTのエンベロープ入力端は少なくとも1つの遅延エンベロープ信号を含む。含まれるエンベロープ信号は非線形モデル行列Aによって決定される。相応に、同相BLUT係数と直交BLUT係数に含まれる非線形予歪係数も非線形モデル行列Aによって決定される。

同相BLUT係数と直交BLUT係数が線形予歪係数を含むか否かは線形モデルベクトルLによって決定される。同相BLUTはAPDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と線形予歪係数h_n，iとを受信し、少なくとも1つのエンベロープ信号を選択し、線形予歪係数h_n，iと、非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と、選択した少なくとも1つのエンベロープ信号とに従って同相BLUT出力信号w_n，i（t）を得、AVMの同相変調信号入力端へ同相BLUT出力信号w_n，i（t）を出力する。

BSL_nにおいて、係数の下付き文字にあるiは、係数によって処理される高周波信号がn番目の高周波遅延信号x（t−τ_RFn）であることを示し、係数の下付き文字にあるqは、係数によって処理される高周波信号がn番目の高周波遅延信号のHilbert変換であることを、すなわち

であることを、示す。例えば、h_n，iによって処理される高周波信号はn番目の高周波遅延信号x（t−τ_RFn）であり、h_n，qによって処理される高周波信号はn番目の高周波遅延信号のHilbert変換

である。

はAVMで生成される。

BSL_nにおいて、係数の下付き文字にあるmは、係数によって処理されるエンベロープ信号がm番目のエンベロープ遅延信号r（t−τ_BBm）であることを示す。例えば、c_{m，n，1，i}〜c_{m，n，K，i}によって処理されるエンベロープ信号はm番目のエンベロープ遅延信号r（t−τ_BBm）であり、m＝1、2、．．．、Mである。

直交BLUTはAPDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と線形予歪係数h_n，qとを受信し、少なくとも1つのエンベロープ信号を選択し、線形予歪係数h_n，qと、非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と、選択した少なくとも1つのエンベロープ信号とに従って直交BLUT出力信号w_n，q（t）を得、AVMの直交変調信号入力端へ直交BLUT出力信号w_n，q（t）を出力する。

AVMは同相BLUT出力信号w_n，i（t）と、直交BLUT出力信号w_n，q（t）と、高周波遅延モジュールによって出力される高周波遅延信号x（t−τ_RFn）とを受信し、同相BLUT出力信号w_n，i（t）と直交BLUT出力信号w_n，q（t）とに従って高周波遅延信号x（t−τ_RFn）を処理することによって出力高周波信号v_n（t）を、すなわちn番目のタップ信号を、得、ここでn＝1、2、．．．、Nである。

これ以降は同相BLUTを一例として用いてBSLの内部ブロック図をさらに説明する。以降の同相BLUT325はBSL_nにあると仮定する。図2−7aを参照する。

BLUTはBSL_nにあるため、線形モデルベクトルLのn番目の要素L_nが1に等しいなら、同相BLUT325へ入力されるBLUT係数は線形予歪係数h_n，iを含む。線形モデルベクトルLのn番目の要素L_nが0に等しいなら、同相BLUT325へ入力されるBLUT係数は線形予歪係数h_n，iを含まない。

同相BLUT325は少なくとも1つのLUT（Look Up Table、ルックアップテーブル）とBLUT加算器3211とをさらに含む。少なくとも1つのLUTはLUT_m，nを含む。LUT_m，nでLUTの下付き文字「m，n」にあるmは、BSL_nへ入力されるエンベロープ信号がm番目のエンベロープ信号r（t−τ_BBm）であることを示し、mは1、2、．．．、Mのうちの特定の値である。LUT_m，nでLUTの下付き文字「m，n」にあるnは、BSL_nへ入力される高周波信号がn番目の高周波遅延信号x（t−τ_RFn）であることを示し、nは1、2、．．．、Nのうちの特定の値である。

A_m，n＝1であるなら、これはBLUTがLUT_m，nを含み、同相BLUT325へ入力されるBLUT係数が非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含むことを意味する。A_m，n＝0であるなら、これは同相BLUTがLUT_m，nを含まず、同相BLUT325へ入力されるBLUT係数が非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含まないことを意味し、ここでm＝1、2、．．．、Mであり、Mは既定の整数である。

Aの同一列にS個の要素があり（異なるmは特定のnに対応）、A_m，n＝1である場合、同相BLUT325の合計非線形予歪係数はS＊Kの実数であり、SはM以下である。Kは基底関数の数量である。ここでは全S個の列要素がK個の基底関数を使用すると仮定する。原則として、S個の列要素で使用する基底関数の数が異なる場合でも、同相BLUT325の合計非線形予歪係数数を計算することは困難ではないが、この場合は合計非線形予歪係数数がS＊Kにならないことがある。

LUT_m，nの第1の入力端はエンベロープモジュール2へ接続されており、第2の入力端はAPDトレーニングモジュールCへ接続されており、出力端はBLUT加算器3211へ接続されている。BLUT加算器3211はAPDトレーニングモジュールCへさらに接続されており、m＝1、2、．．．、Mである。

LUT_m，nはエンベロープモジュール2によって出力されるm番目のエンベロープ信号r（t−τ_BBm）とAPDトレーニングモジュールCによって出力される非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}とを受信し、非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}に従ってm番目のエンベロープ信号r（t−τ_BBm）に対応するLUT信号ρ_m，n，i（t）を得、BLUT加算器3211へLUT信号ρ_m，n，i（t）を出力し、m＝1、2、．．．、Mである。

BLUT加算器3211はそれぞれのLUTによって出力されるLUT信号とAPDトレーニングモジュールCによって出力される線形予歪係数h_n，iとを受信し、それぞれのLUT信号ρ_m，n，i（t）と線形予歪係数h_n，iとを足すことによってBLUT出力信号を、すなわち同相変調信号w_n，i（t）を、得、ここで

であり、BLUT加算器3211はAVM327の同相変調信号入力端へw_n，i（t）を出力する。

同相BLUT325と直交BLUT326は構造が同じであり、作業工程も同じであり、同じエンベロープ信号を受信する。違いは、APDトレーニングモジュールCが同相BLUTへ線形予歪係数h_n，iと非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}とを出力し、直交BLUTへ線形予歪係数_hn，qと非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}とを出力することであり、ここでm＝1、2、．．．、Mである。同相BLUT出力信号は

であり、ここで

である。直交BLUT出力信号は

であり、ここで

である。

図2−8aを参照し、同相BLUT325のLUTユニットLUT_m，nを一例として用いてLUTユニットの構造と作業工程を説明する。基底関数として偶数次多項式を使用すると仮定する。

LUT_m，nのLUTはLUT加算器331と、複数のBFGと、複数の乗算器とを含む。複数のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kである。複数の乗算器はそれぞれ乗算器M1、乗算器M2、．．．、および乗算器MKであり、Kは既定の整数である。BFGは基底関数生成器を指し、つまりBasis Function Generatorの頭字語である。

LUT_m，nのLUTの非線形予歪係数はc_{m，n，1，i}〜c_{m，n，K，i}である。したがって、同相BLUT325におけるLUT_m，nの非線形予歪係数はK個の実数である。

BFG＿kの入力端はエンベロープモジュール2へ接続されており、BFG＿kの出力端は乗算器Mkの入力端へ接続されている。乗算器Mkの出力端はLUT加算器331へ接続されており、k＝1、2、．．．、Kである。

望ましくは、BFG＿kの入力端はエンベロープモジュール2に含まれるBBD_m−1の出力端へ接続される。

BFG＿kはエンベロープモジュール2によって出力されるm番目のエンベロープ信号r（t−τ_BBm）を受信し、m番目のエンベロープ信号r（t−τ_BBm）に従って基底関数信号s_k（r（t−τ_BBm））を生成し、BFG＿kに対応する乗算器Mkへ基底関数信号s_k（r（t−τ_BBm））を出力するよう構成される。基底関数が偶数次多項式であると仮定しているため、BFG＿kによって生成される基底関数信号s_k（r（t−τ_BBm））は実際にはr^2k（t−τ_BBm））であり、k＝1、2、．．．、Kである。

乗算器Mkは基底関数信号s_k（r（t−τ_BBm））とAPDトレーニングモジュールCによって出力される非線形予歪係数c_{m，n，k，i}とを受信し、基底関数信号s_k（r（t−τ_BBm））に非線形予歪係数c_{m，n，k，i}を乗じることによって基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を得、LUT加算器331へ基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を出力するよう構成される。基底関数が偶数次多項式であると仮定しているため、LUT加算器331へ出力される基底寄与信号は実際にはc_{m，n，k，i}r^2k（t−τ_BBm）であり、k＝1、2、．．．、Kである。

LUT加算器331は乗算器Mkによって出力される基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を受信し、受信した基底寄与信号を足すことによってLUT信号ρ_m，n，i（t）を得るよう構成され、

である。基底関数が偶数次多項式であると仮定しているため、同相LUT325におけるLUT_m，nのLUTの出力信号は実際には

である。

図2−8bを参照すると、直交BLUT326におけるLUT_m，nのLUTユニットの内部ブロック図が提示されている。直交BLUT326におけるLUT_m，nのLUTユニットの動作原理は前述した2−8aの同相BLUT325におけるLUT_m，nのLUTユニットのそれと同じであるが、入力される係数は異なる。図2−8aで入力される係数はc_{m，n，1，i}〜c_{m，n，K，i}であり、図2−8bで入力される係数はc_{m，n，1，q}〜c_{m，n，K，q}であり、k＝1、2、．．．Kである。直交LUT326におけるLUT_m，nのLUTの出力信号はρ_m，n，q（t）であり、

である。基底関数が偶数次多項式であると仮定しているため、直交LUT326におけるLUT_m，nのLUTの出力信号は実際には

である。

同相BLUT325のLUTと直交BLUT326のLUTは構造と作業工程が同じである。違いは、APDトレーニングモジュールCが同相BLUTへ非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を出力し、直交BLUTへ非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}を出力することであり、ここでmは1、2、．．．Mのうちの値である。

図2−7bを参照し、直交BLUT326は線形予歪係数h_n，qと非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と選択された少なくとも1つのエンベロープ信号とに従って直交BLUT出力信号w_n，q（t）を得、AVMの直交変調信号入力端へ直交BLUT出力信号w_n，q（t）を出力する。

図2−6を参照し、AVMはQPS（Quadrature Phase Splitter、直交位相分割器）3271と、同相乗算器3272と、直交乗算器3273と、減算器3274とを含む。以降の説明ではAVMがBSL_nにあり、nが1からNまでの数であると仮定する。

QPS3271は高周波遅延モジュール1によって送信されるn番目の高周波遅延信号x（t−τ_RFn）を受信し、n番目の高周波遅延信号x（t−τ_RFn）を0度の高周波遅延信号x（t−τ_RFn）と−90度の高周波遅延信号

とに分割するよう構成され、ここで2つの高周波遅延信号の位相差は90度であり、QPS3271は同相乗算器3272へ0度の高周波遅延信号x（t−τ_RFn）を出力し、直交乗算器3273へ−90度の高周波遅延信号

を出力するよう構成される。

QPSによって出力される0度信号と−90度信号は原理の説明を容易にするために使われている。重要な点は、QPSによって出力される2つの高周波信号の位相差が90度であるということである。2つの高周波信号が具体的に45度信号と−45度信号であっても、20度信号と−70度信号であっても、−16度信号と−106度信号であっても、133度信号と43度信号であっても、QPSの機能と性能に影響しない。

同相乗算器3272は同相BLUT出力信号w_n，i（t）と0度の高周波遅延信号x（t−τ_RFn）とを受信し、同相BLUT出力信号w_n，i（t）に0度の高周波遅延信号x（t−τ_RFn）を乗じることによって同相変調済み高周波信号w_n，i（t）x（t−τ_RFn）を得、減算器3274へ同相変調済み高周波信号を出力するよう構成される。

直交乗算器3273は直交BLUT出力信号w_n，q（t）と−90度の高周波遅延信号

とを受信し、直交BLUT出力信号w_n，q（t）に−90度の高周波遅延信号

を乗じることによって直交変調済み高周波信号

を得、減算器3274へ直交変調済み高周波信号を出力するよう構成される。

AVMへ入力される同相変調信号と直交変調信号はいずれもベースバンド信号であり、これらのベースバンド信号とAVMへ入力される高周波信号はいずれもアナログ信号である。このためAVMはAnalog Vector Modulatorすなわちアナログベクトル変調器と呼ばれる。同相乗算器3272と直交乗算器3273はベースバンド信号と高周波信号の乗算を完了する。AVMは高周波信号を出力する。

減算器3274は、同相変調済み高周波信号w_n，i（t）x（t−τ_RFn）から直交変調済み高周波信号

を引くことにより、AVMによって出力される高周波信号v_n（t）を、すなわちBSL_nによって出力されるn番目のタップ信号

を、得るよう構成される。AVMによって出力される高周波信号v_n（t）はBSL_nによって出力される高周波であり、つまり予歪信号加算器31によって受信されるn番目のタップ信号である。

QPSによって出力される0度の信号x（t−τ_RFn）は説明を容易にするためのものに過ぎず、QPSによって出力される0度の信号がQPSへ入力される高周波信号x（t−τ_RFn）と同じであることを意味しない。QPSの重要な技術的特徴は、0度の出力高周波遅延信号と−90度の出力高周波遅延信号との90度位相差である。0度の出力高周波遅延信号が、あるいは−90度の出力高周波遅延信号が、入力高周波信号と同じであるかどうかは問題にならない。

LUTはLUT加算器と、基準電圧生成モジュールと、複数の基底関数生成ユニットBFGと、複数の乗算器とを含む。複数のBFGの各BFGは乗算器に対応している。

各BFGの第1の入力端はエンベロープモジュールへ接続されており、第2の入力端は基準電圧生成モジュールへ接続されており、各BFGの出力端は各BFGに対応する乗算器の第1の入力端へそれぞれ接続されている。

複数の乗算器の各乗算器の第2の入力端はAPDトレーニングモジュールへ接続されており、出力端はLUT加算器へ接続されている。

BFGはエンベロープモジュールによって出力されるエンベロープ信号r（t−τ_BBm）と基準電圧生成モジュールによって入力される基準電圧とを受け取り、エンベロープ信号r（t−τ_BBm）と基準電圧とに従って基底関数信号を生成し、BFGに対応する乗算器へ基底関数信号を出力するよう構成され、ここでm＝1、2、．．．、Mである。

乗算器は基底関数信号とAPDトレーニングモジュールによって出力される第1の予歪係数とを受信し、基底信号と第1の予歪係数とに従って基底寄与信号を得、BLUT加算器へ基底寄与信号を出力するよう構成される。

LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、受信した基底寄与信号を足すことによってLUT信号を得るよう構成される。

LUTはLUT加算器と、複数の基底関数生成ユニットBFGと、複数の乗算器とを含む。複数のBFGの各BFGは乗算器に対応している。

各BFGの入力端はエンベロープモジュールへ接続されており、出力端は各BFGに対応する乗算器の第1の入力端へそれぞれ接続されている。複数の乗算器の各乗算器の第2の入力端はAPDトレーニングモジュールへ接続されており、出力端はLUT加算器へ接続されている。

BFGはエンベロープモジュールによって出力されるエンベロープ信号r（t−τ_BBm）を受信し、エンベロープ信号r（t−τ_BBm）に従って基底関数信号を生成し、BFGに対応する乗算器へ基底関数信号を出力するよう構成され、ここでm＝1、2、．．．、Mである。

乗算器は基底関数信号とAPDトレーニングモジュールによって出力される第1の予歪係数とを受信し、基底信号と第1の予歪係数とに従って基底寄与信号を得、BLUT加算器へ基底寄与信号を出力するよう構成される。

LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、受信した基底寄与信号を足すことによってLUT信号を得るよう構成される。

本発明における第1のタイプのAPDモデルによると、すなわちマトリクスモデルによると、高周波遅延モジュールはフィードフォワード高周波信号を遅延させることによって様々な遅延をともなう複数の高周波遅延信号を得、それぞれの高周波遅延信号をコンタクトマトリクスモジュールへ出力し、コンタクトマトリクスモジュールは様々な遅延をともなう高周波遅延信号に従って予歪信号を生成する。マトリクスモデルのAPDコアモジュールは適切な係数を構成することによって非線形メモリー予歪特性を有する。したがって、PAがAPDコアモジュールの予歪特性とは対照的な歪特性を有する場合は、PAによって生じる歪を効果的に相殺でき、PAによって出力される信号はAPDコアモジュールへ入力される信号と同じになる。

本発明の本実施形態において、高周波遅延モジュールはフィードフォワード高周波信号を遅延させることによって様々な遅延をともなう複数の高周波遅延信号を得、それぞれの高周波遅延信号をコンタクトマトリクスモジュールに入力し、コンタクトマトリクスモジュールは様々な遅延をともなう高周波遅延信号に従って予歪信号を生成する。したがって、PAがAPDコアモジュールに合致しない歪特性を有する場合にコンタクトマトリクスモジュールへの影響をなくすことができ、PAによって生じる歪は効果的に相殺できる。

本発明の第3部は本発明における第2のタイプのAPDモデル、すなわちカスケードモデルである。

本発明におけるシステムのブロック図でAPDコアモジュールBの第2のタイプのAPDモデルはカスケードモデルである。図3−1を参照し、カスケードモデルのAPDコアモジュールBの第1の実施形態は、
線形フィルタリングモジュール4とZMNLモジュール5とを含む。線形フィルタリングモジュール4の出力端はZMNLモジュールの入力端へ接続されている。ZMNLはゼロメモリー非線形を指し、つまりZero Memory Nonlinearの頭字語である。

線形フィルタリングモジュール4はフィードフォワード高周波信号を受信し、線形フィルタリング係数に従ってフィードフォワード高周波信号に対し線形フィルタリングを遂行し、線形フィルタリングの後に得られた高周波信号をZMNLモジュール5へ出力するよう構成される。線形フィルタリングの後に得られる高周波信号は線形予変調信号と呼ばれる。

ZMNLモジュール5は線形フィルタリングモジュール4によって出力される線形予変調信号を受信し、ZMNL係数に従って線形予変調信号に対し非線形処理を遂行することによって予歪信号を生成するよう構成される。

線形フィルタリング係数とZMNL係数はAPDトレーニングモジュールCからAPDコアモジュールBへ出力される。フィードフォワード高周波信号はアナログプリディストータシステムの入力端からAPDコアモジュールBへ出力される。

望ましくは、線形フィルタリングモジュール4とZMNLモジュール5の内部ブロック図については図3−2を参照されたい。

線形フィルタリングモジュール4はP−1個の高周波遅延ユニットRFDと、P個のDVM（Digital Vector Modulator、デジタルベクトル変調ユニット）と、線形加算器とを含む。P−1個の高周波遅延ユニットRFDはそれぞれRFD_in1、RFD_in2、．．．、およびRFD_inP−1である。P個のデジタルベクトル変調ユニットDVMはそれぞれDVM_in1、DVM_in2、．．．、およびDVM_inPであり、Pは既定の整数である。RFD_in1、RFD_in2、．．．、およびRFD_inP−1は順次直列に接続されている。フィードフォワード高周波信号はRFD_in1の入力端とDVM_in1の入力端へ送信される。RFD_in2、．．．、およびRFD_inP−1の出力端はDVM_in2、DVM_in3、．．．、およびDVM_inPの入力端へそれぞれ接続されている。DVM_in1、DVM_in2、．．．、およびDVM_inPの出力端はいずれも線形加算器41の入力端へ接続されている。

RFD_in1はフィードフォワード高周波信号x（t）を受信し、フィードフォワード高周波信号x（t）を遅延させることによって第1の高周波遅延信号x（t−τ_RFx1）を得、RFD_in2とDVM_in2へ第1の高周波遅延信号x（t−τ_RFx1）を出力するよう構成され、ここでτ_RFx1はRFD_in1よって生じる遅延である。

RFD_inpはRFD_inp−1によって出力される（p−1）番目の高周波遅延信号x（t−τ_RFxp−1）を受信し、（p−1）番目の高周波遅延信号x（t−τ_RFxp−1）を遅延させることによってp番目の高周波遅延信号x（t−τ_RFxp）を得、RFD_inp＋1とDVM_inp＋1へp番目の高周波遅延信号x（t−τ_RFxp）を出力するよう構成され、ここでτ_RFxpはRFD_in1、RFD_in2、．．．、およびRFD_inpによって合同で生じる遅延であり、p＝2、3、．．．P−2である。

RFD_inP−1はRFD_inP−2によって出力される（P−2）番目の高周波遅延信号x（t−τ_RFxP−2）を受信し、（P−2）番目の高周波遅延信号x（t−τ_RFxP−2）を遅延させることによって（P−1）番目の高周波遅延信号x（t−τ_RFxP−1）を得、DVM_inPへ（P−1）番目の高周波遅延信号x（t−τ_RFxP−1）を出力するよう構成され、ここでτ_RFxP−1はRFD_in1、RFD_in2、．．．、およびRFD_inP−1によって合同で生じる遅延である。

APDトレーニングモジュールCはDVM_in1、DVM_in2、．．．、およびDVM_inPのために対応する予歪係数を生成する。DVM_in1、DVM_in2、．．．、およびDVM_inPに対応する予歪係数はそれぞれc_FIRin，1、c_FIRin，2、．．．、およびc_FIRin，Pである。c_FIRin，pは複素数であり、c_FIRin，p＝c_{FIRin，p，i}＋jc_{FIRin，p，q}であり、c_FIR，p，iとc_FIR，p，qは実数である。

DVM_in1はフィードフォワード高周波遅延信号x（t）と外部から入力される予歪係数c_FIRin，1とを受信し、予歪係数c_FIRin，1に従ってフィードフォワード高周波遅延信号x（t）に対し振幅変換と相変換とを遂行することによって出力信号u₁（t）を得、線形フィルタリング加算器41へ出力信号u₁（t）を送信するよう構成される。

DVM_inpは（p−1）番目の高周波遅延信号x（t−τ_RFxp−1）と外部から入力される予歪係数c_FIRin，pとを受信し、予歪係数c_FIRin，pに従って（p−1）番目の高周波遅延信号x（t−τ_RFxp−1）に対し振幅変換と相変換とを遂行することによって出力信号u_p（t）を得、線形フィルタリング加算器41へ出力信号u_p（t）を送信するよう構成され、ここでp＝2、3、．．．、Pである。

入力信号に対しDVM_in1からDVM_inP によって遂行される具体的な処理は式

を用いて表すことができる。

はx（t−τ_RFxp−1）のHilbert変換を表しており、つまり−90度位相シフトの後に得られる信号を表しており、ここでp＝1、2、．．．、Pである。詳しいプロセスの説明についてはDVMの説明部分を参照されたい。

線形加算器はDVM_in1、DVM_in2、．．．、およびDVM_inPによって出力される出力信号u₁（t）、u₂（t）、．．．、およびu_p（t）を受信し、出力信号を足すことによって線形予変調信号を得るよう構成される。線形予変調信号は

である。

図3−3を参照するとDVMの構造が図示されている。これ以降のDVMのブロック図と作業工程の説明は全てのDVM_in1、DVM_in2、．．．、およびDVM_inPに当てはまる。DVMはQPS421と、同相乗算器422と、直交乗算器423と、減算器424とを含む。

QPS421の接続関係と内部ブロック図は前述したQPS3271のそれと同じである。詳細は繰り返し説明しない。

QPS421の第1の出力端は同相乗算器422の入力端へ接続されており、第2の出力端は直交乗算器423の入力端へ接続されている。同相乗算器422の出力端は減算器424の第1の入力端へ接続されている。直交乗算器423の出力端は減算器424の第2の入力端へ接続されている。減算器424の出力端は線形フィルタリング加算器41へ接続されている。

DVMに含まれるQPS421はp番目の高周波遅延信号x（t−τ_RFxp）を受信し、p番目の高周波遅延信号x（t−τ_RFxp）を0度の高周波信号x（t−τ_RFxp）と−90度の高周波信号

とに分割し、ここで2つの高周波信号の位相差は90度であり、QPS421は0度の高周波信号x（t−τ_RFxp）と−90度の高周波信号

とを同相乗算器422と直交乗算器423へそれぞれ出力するよう構成される。

これ以降はDVM_inpを一例として用いてDVMの動作原理を説明するが、pは1、2、．．．、Pのうちの特定の数である。

DVM_inpのためAPDトレーニングモジュールCによって生成され構成される線形フィルタリング係数はc_FIRin，p＝c_{FIRin，p，i}＋c_{FIRin，p，q}であり、ここでc_{FIRin，p，i}とc_{FIRin，p，q}は実数である。c_{FIRin，p，i}とc_{FIRin，p，q}は同相係数と直交係数とそれぞれ呼ばれる。したがって、DVM_inpのためAPDトレーニングモジュールCによって実際に構成される線形フィルタリング係数は2つの実数、c_{FIRin，p，i}およびc_{FIRin，p，q}であると考えることができる。

DVMへ入力される同相係数c_{FIRin，p，i}と直交係数c_{FIRin，p，q}はデジタルパラメータであるが、DVMへ入力される高周波信号はアナログパラメータである。このためDVMはDigital Vector Modulatorすなわちデジタルベクトル変調器と呼ばれる。同相乗算器422と直交乗算器423はデジタルパラメータと高周波信号の乗算を完了する。DVMは高周波信号を出力する。

同相乗算器422は0度の高周波信号x（t−τ_RFxp−1）と同相係数c_{FIRin，p，i}とを受信し、0度の高周波信号x（t−τ_RFxp−1）に同相係数c_{FIRin，p，i}を乗じることによって同相積信号c_{FIRin，p，i}x（t−τ_RFxp−1）を得、減算器424へ同相積信号c_{FIRin，p，i}x（t−τ_RFxp−1）を出力するよう構成される。

直交乗算器423は−90度の高周波信号

と直交係数c_{FIRin，p，q}とを受信し、−90度の高周波信号

に直交係数c_{FIRin，p，q}を乗じることによって直交積信号

を得、減算器424へ直交積信号

を出力するよう構成される。

減算器424は同相積信号c_{FIRin，p，i}x（t−τ_RFxp−1）から直交積信号

を引くことによってp番目のタップ信号u_p（t）を得るよう構成され、つまりDVMユニットによって出力されるDVM高周波信号は

である。

P個のDVMユニットDVM_in1、DVM_in2、．．．、およびDVM_inPによって出力される信号u₁（t）、u₂（t）、．．．，u _p （t）が線形フィルタリング加算器41で足されることによって線形フィルタリングモジュールの出力線形予変調信号v（t）が得られ、ここで

である。線形予変調信号は線形フィルタリングモジュールによって出力される高周波信号であり、つまりZMNLモジュールへ入力される高周波信号である。

図3−2を参照し、ZMNLモジュール5は、
エンベロープ検出ユニットEDと信号ルックアップテーブルユニットSLとを含む。ZMNLモジュールの入力端とEDの入力端はSLの高周波入力端xへ接続されている。EDの出力端はSLのエンベロープ入力端yへ接続されている。SLの出力端はZMNLの出力端である。

EDの接続関係と内部ブロック図は前述の説明と同じである。詳細は繰り返し説明しない。EDは線形フィルタによって出力される線形予変調信号v（t）に対しエンベロープ検出を遂行することによってエンベロープ信号を生成し、SLへエンベロープ信号を出力するよう構成される。v（t）のエンベロープがr_v（t）であると仮定すると、EDによって出力される信号はr_v（t）である。

一設計によると、EDは線形予変調信号v（t）のエンベロープの二乗を出力してよい。つまり、EDによって出力される信号は

である。

以降の説明はEDによって出力される信号がr_v（t）であるという事実に基づくものである。実際、EDによって出力される信号は

であってもよいが、その場合は説明の仕方を相応に変える必要がある。詳細は説明しない。

SLは線形フィルタによって出力される線形予変調信号v（t）と、EDによって出力されるエンベロープ信号と、外部から入力される予歪係数c_SL，1〜c_SL，Kとを受信するよう構成され、ここでc_SL，1〜c_SL，KはK個の複素数であり、c_SL，k＝c_SL，k，i＋jc_SL，k，qであり、c_SL，k，iとc_SL，k，qは実数である。予歪係数とエンベロープ信号とに従って線形予変調信号v（t）に対し振幅変換と相変換とが遂行されることによって予歪信号z（t）が得られる。ここでKはSLで使われる基底関数の数量を表し、k＝1、2、．．．、Kである。

図3−4を参照し、SLモジュール5は、
同相LUT521と、直交LUT522と、AVMユニットとを含む。SLの高周波信号入力端xはAVMの入力端へ接続されている。SLのエンベロープ信号入力端yは同相LUTのエンベロープ入力端と直交LUTのエンベロープ入力端へ接続されている。同相LUT521と直交LUT522はAPDトレーニングモジュールCからZMNL係数をさらに受信する。同相LUT521の出力端と直交LUT522の出力端はAVMの同相変調信号入力端とAVMの直交変調信号入力端へそれぞれ接続されている。AVMユニットの出力端はSLモジュールの出力端である。

SLのためAPDトレーニングモジュールCによって生成され構成されるZMNL係数はc_SL，k＝c_SL，k，i＋jc_SL，k，qであり、ここでc_SL，k，iとc_SL，k，qは実数であり、k＝1、2、．．．、Kである。したがって、SLのためAPDトレーニングモジュールCによって実際に構成されるZMNL係数は2K個の実数であると考えることができる。

同相LUT521と直交LUT522の動作原理と内部ブロック図は前述の説明と同じである。AVM523の動作原理と内部ブロック図はAVM327のそれと同じである。詳細は繰り返し説明しない。

同相LUT521はエンベロープ信号r_v（t）と同相LUT係数c_SL，1，i〜c_SL，K，iとを受信し、ここで同相LUT521はK個の基底関数s_k（r_v（t））を生成するために使われるK個の基底関数生成ユニットを有し、k＝1、2、．．．、Kであり、これにより同相変調信号

を生成する。その後、同相LUT521はAVM523の同相変調信号入力端へ同相変調信号

を出力する。

直交LUT522はエンベロープ信号r_v（t）と直交LUT係数c_SL，1，q〜c_SL，K，qとを受信し、ここで直交LUT522はK個の基底関数s_k（r_v（t））を生成するために使われるK個の基底関数生成ユニットを有し、k＝1、2、．．．、Kであり、これにより直交変調信号

を生成する。その後、直交LUT522はAVM 523の直交変調信号入力端へ直交変調信号

を出力する。

AVM523は線形フィルタリングモジュールによって出力される線形予変調信号v（t）を受信し、同相変調信号

と直交変調信号

とに従ってv（t）に対し振幅変調と相変調とを遂行することによってAVMの出力高周波信号

を得、ここで

はv（t）のHilbert変換を表しており、つまりv（t）に対し−90度位相シフトが遂行された後に得られる信号を表している。AVMの出力高周波信号z（t）はAPDコアモジュールの出力信号であり、つまり予歪信号である。

さらに図3−5を参照し、カスケードモデルのAPDコアモジュールBの第2の実施形態は、
線形フィルタリングモジュール6と、ZMNLモジュール7と、広帯域線形フィルタリングモジュール8とを含む。

線形フィルタリングモジュール6とZMNLモジュール7と広帯域線形フィルタリングモジュール8の内部ブロック図については図4−6を参照されたい。

線形フィルタリングモジュール6の動作原理とZMNLモジュール7の動作原理はそれぞれ線形フィルタリングモジュール4のそれとZMNLモジュール5のそれと同じである。詳細は繰り返し説明しない。

広帯域線形フィルタリングモジュール8は線形フィルタリングモジュール4と同じ形態を有する。違いは、広帯域線形フィルタリングモジュール8における各ユニットの処理帯域幅が線形フィルタリングモジュール4における処理帯域幅より広いことである。フィードフォワード高周波信号x（t）の帯域幅を100MHzとする一例において、SLによって出力される信号の帯域幅は通常500MHz以上である。この場合、線形フィルタリングモジュール4によって処理される信号の帯域幅は100MHzであり、広帯域線形フィルタリングモジュール8によって処理される信号の帯域幅は500MHz以上である。このため、線形フィルタリングモジュール4の回路設計とは異なる広帯域線形フィルタリングモジュール8の回路設計が必要となる。

具体的に述べると、広帯域線形フィルタリングモジュール8における高周波遅延ユニットはそれぞれRFD_out1、RFD_out2、．．．、およびRFD_outLである。全部でL個の高周波遅延ユニットRFD_outがあり、各RFD_outの帯域幅はRFD_inのそれを上回る。相応に、L個のデジタルベクトル変調ユニットDVM_outがあり、各DVM_outの帯域幅はDVM_inのそれを上回る。広帯域線形フィルタリングモジュール8の回路接続関係と動作原理は線形フィルタリングモジュール4のそれと同様である。詳細は繰り返し説明しない。

線形フィルタリングモジュール6はAPDトレーニングモジュールCによって入力される線形フィルタリング係数に従ってフィードフォワード高周波信号を処理し、線形予変調信号を出力する。

ZMNLモジュール7はAPDトレーニングモジュールCによって入力されるZMNL係数に従って線形予変調信号を処理し、中間予歪信号を出力する。

広帯域線形フィルタリングモジュール8はAPDトレーニングモジュールCによって入力される広帯域線形フィルタリング係数に従ってZMNLモジュール7によって入力される中間予歪信号を処理し、予歪信号を出力する。

さらに図3−7を参照し、カスケードモデルのAPDコアモジュールBの第3の実施形態は、
線形フィルタリングモジュール9と、SBSL（Single Block Signal LUT、単一ブロック信号ルックアップテーブル）モジュール10と、広帯域線形フィルタリングモジュール11とを含む。

線形フィルタリングモジュール9とSBSLモジュール10と広帯域線形フィルタリングモジュール11の内部ブロック図については図4−6を参照されたい。

線形フィルタリングモジュール9の動作原理と広帯域線形フィルタリングモジュール11の動作原理はそれぞれ線形フィルタリングモジュール4のそれと広帯域線形フィルタリングモジュール8のそれと同じである。詳細は繰り返し説明しない。

SBSLモジュール10におけるSBSLはSingle Block Signal LUTを指し、つまり単一BSLの頭字語である。SBSLモジュール10の内部ブロック図については図3−8を参照されたい。SBSLモジュール10が実際には単一BSLだけを含むコンタクトマトリクスモジュールの具体例であることが分かる。SBSLモジュール10の動作原理についてはコンタクトマトリクスモジュールを参照できる。詳細は繰り返し説明しない。

線形フィルタリングモジュール9はAPDトレーニングモジュールCによって入力される線形フィルタリング係数に従ってフィードフォワード高周波信号を処理し、線形予変調信号を出力する。

SBSLモジュール10はAPDトレーニングモジュールCによって入力されるSBSL係数に従って線形予変調信号を処理し、中間予歪信号を出力する。

広帯域線形フィルタリングモジュール11はAPDトレーニングモジュールCによって入力される広帯域線形フィルタリング係数に従ってSBSLモジュール10によって入力される中間予歪信号を処理し、予歪信号を出力する。

本発明における第2のタイプのAPDモデルによると、すなわちカスケードモデルによると、線形フィルタリングモジュールとZMNLモジュールとが互いに縦続接続され、あるいは線形フィルタリングモジュールとZMNLモジュールと広帯域線形フィルタリングモジュールとが互いに縦続接続され、あるいは線形フィルタリングモジュールとSBSLモジュールと広帯域線形フィルタリングモジュールとが互いに縦続接続される。カスケードモデルのAPDコアモジュールは適切な係数を構成することによって非線形メモリー予歪特性を生む。したがって、PAがAPDコアモジュールの予歪特性とは対照的な歪特性を有する場合は、PAによって生じる歪を効果的に相殺でき、PAによって出力される信号はAPDコアモジュールへ入力される信号と同じになる。

本発明の第4部は本発明の基底関数、すなわちランプ基底関数である。

まずは、本発明の基底関数が、すなわちランプ基底関数が、前述した本発明のAPDモデルから独立している点に注意されたい。APDモデルは前述した第1のAPDモデルすなわちマトリクスモデルと、前述した第2のAPDモデルすなわちカスケードモデルとを含む。つまり、ランプ基底関数は本発明の第1のAPDモデルと第2のAPDモデルに応用できるほか、先行技術のAPDモデルや将来発明される別のAPDモデルにも応用できる。

図4−1を参照し、ランプ基底関数と多項式基底関数との違いはBLUTにおけるLUTの内部実装にある。引き続きLUTが同相BLUT325にあり、BULT325がBSL_nにあると仮定する。つまり、同相BLUT325にあるLUTユニットLUT_m，nを一例として用いてランプ基底関数の構造と動作原理を説明する。

LUT_m，nのLUTはLUT加算器331と、基準電圧生成モジュール332と、複数のBFGと、複数の乗算器とを含む。複数のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kである。複数の乗算器はそれぞれ乗算器M1、乗算器M2、．．．、および乗算器MKであり、Kは既定の整数である。BFGは基底関数生成器を指し、つまりBasis Function Generatorの頭字語である。

BFG＿kの第1の入力端はエンベロープモジュール2へ接続されており、第2の入力端は基準電圧生成モジュール332へ接続されている。BFG＿kの出力端は乗算器Mkの入力端へ接続されている。乗算器Mkの出力端はLUT加算器331へ接続されており、k＝1、2、．．．、Kである。

望ましくは、BFG＿kの第1の入力端はエンベロープモジュール2に含まれるBBD_m−1の出力端へ接続される。基準電圧生成モジュール332はBFG＿kのために基準電圧Vrefkを生成し、BFG＿kへ基準電圧Vrefkを出力するよう構成される。

BFG＿kはエンベロープモジュール2によって出力されるm番目のエンベロープ信号r（t−τ_BBm）と基準電圧生成モジュール332によって入力される基準電圧Vrefkとを受け取り、m番目のエンベロープ信号r（t−τ_BBm）と基準電圧Vrefkとに従って基底関数信号s_k（r（t−τ_BBm））を生成し、BFG＿kに対応する乗算器Mkへ基底関数信号s_k（r（t−τ_BBm））を出力するよう構成される。

乗算器Mkは基底関数信号s_k（r（t−τ_BBm））とAPDトレーニングモジュールCによって出力される線形予歪係数c_{m，n，k，i}とを受信し、基底関数信号s_k（r（t−τ_BBm））に線形予歪係数c_{m，n，k，i}を乗じることによって基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を得、LUT加算器331へ基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を出力するよう構成される。

LUT加算器331は乗算器Mkによって出力される基底寄与信号c_{m，n，k，i}s_k（r（t−τ_BBm））を受信し、受信した基底寄与信号を足すことによってLUT信号

を得るよう構成される。

図4−2を参照し、基準電圧生成モジュール332は第1の増幅器Amp1と、第3の抵抗器R3と、第4の抵抗器R4と、複数の第5の抵抗器R5とを含む。複数の第5の抵抗器R5が順次直列に接続されることによって直列回路が形成されている。

第1の増幅器Amp1の正極入力端は外部から入力されるバンドギャップ電圧を受け取るよう構成され、出力端は第3の抵抗器R3の一端と直列回路の一端とBFG＿1の入力端へ接続されている。第3の抵抗器R3の他端は第1の増幅器Amp1の負極入力端と第4の抵抗器R4の一端へ接続されている。第4の抵抗器R4の他端はアースへ接続されている。

直列回路で2つの隣接する第5の抵抗器R5の接続点はBFGへ接続されており、直列回路の他端はアースへ接続されている。

第1の増幅器Amp1の＋入力端はバンドギャップ電圧を受け取る。第1の増幅器Amp1はバンドギャップ電圧を増幅することによって基準電圧Vref1を得、直列回路へ基準電圧Vref1を出力する。直列回路で2つの隣接する第5の抵抗器R5の接続点は基準電圧を生成し、接続点へ接続されたBFGへ基準電圧を出力する。直列回路に含まれる接続点によって生成される基準電圧はそれぞれVref2、Vref3、．．．、およびVrefKである。

LSは図4−3と図4−4とに示された2つの回路構造を含む。LSはレベルシフターを指し、つまりLevel Shifterの頭字語である。具体的に、

図4−3を参照し、LSは第4のMOS（Metal Oxid Semiconductor、電界効果トランジスタ）トランジスタMOS4と定電流源Iとを含んでよい。第4のMOSトランジスタMOS4のドレイン電極は電源へ接続されており、ソース電極は定電流源Iの第1の入力端へ接続されており、ゲート電極Vinはエンベロープモジュール2へ接続されている。定電流源Iの第2の入力端は基準電圧生成モジュール332の出力端へ接続されており、出力端はアースへ接続されている。

図4−4を参照し、LSは第6の抵抗器R6と、第7の抵抗器R7と、第8の抵抗器R8と、第9の抵抗器R9と、第10の抵抗器R10と、第2の増幅器Amp2とを含んでよい。

第6の抵抗器R6の一端はエンベロープモジュール2へ接続されており、他端は第7の抵抗器R7の一端と第8の抵抗器R8の一端と第2の増幅器Amp2の正極入力端へ接続されている。第7の抵抗器R7の他端は基準電圧生成モジュール332へ接続されており、第8の抵抗器R8の他端はアースへ接続されている。第2の増幅器Amp2の負極入力端は第9の抵抗器R9の一端と第10の抵抗器R10の一端へ接続されており、出力端は第10の抵抗器R10の他端へ接続されている。第9の抵抗器R9の他端はアースへ接続されている。

図4−5を参照し、本発明は基底関数生成ユニットBFGを提供し、基底関数生成ユニットBFGは、
第1のMOSトランジスタMOS1と、第2のMOSトランジスタMOS2と、第3のMOSトランジスタMOS3と、第1の抵抗器R1と、第2の抵抗器R2とを含む。

第1の抵抗器R1の一端と第2の抵抗器R2の一端はいずれも電源Vccへ接続されており、第1の抵抗器R1の他端と第2の抵抗器R2の他端は第1のMOSトランジスタMOS1のドレイン電極と第2のMOSトランジスタMOS2のドレイン電極へそれぞれ接続されている。

第1のMOSトランジスタMOS1のゲート電極はエンベロープモジュール2へ接続されており、ソース電極は第3のMOSトランジスタMOS3のドレイン電極へ接続されている。第2のMOSトランジスタMOS2のゲート電極は基準電圧生成モジュール332へ接続されており、ソース電極は第3のMOSトランジスタMOS3のドレイン電極へ接続されている。

第3のMOSトランジスタMOS3のゲート電極は固定電圧V_yへ接続されており、ソース電極はアースへ接続されている。

望ましくは、第1のMOSトランジスタMOS1のゲート電極はエンベロープモジュール2に含まれるBBD_m−1の出力端へ接続される。BFGによって生成される基底関数信号を次式に示す。

上記の式でfは基底関数信号であり、V_x1はエンベロープモジュール2によって出力されるエンベロープ信号r（t−τ_BBm）であり、VrefkはBFG＿kのために基準電圧生成モジュール332によって生成される基準電圧である。V_T＝kT／qであり、ここでkはBoltzmann定数であり、k＝1．3806488＊10⁻²³JK⁻¹であり、Jはエネルギー単位Jouleの頭字語であり、Kは絶対温度を表し、qは電子電荷であり、q＝1．6021892＊10⁻¹⁹Cであり、Cは電気量単位Coulombの頭字語である。T＝300KならV_T＝26mVである。αは回路特性に関する定数である。f（V_y）は半導体特性によって決まる固定関数である。V_yが決定されるとf（V_y）が決定され、V₂−V₁とV_x1−V_x2は双曲正接関数を用いて決定される。thは双曲正接関数である。

双曲正接関数の一特性はランプ基底関数曲線である。ランプ基底関数曲線の並進はV_x1とV_x2でバイアスを加えることによって実現される。ランプ基底関数曲線の傾斜はV_yを変えることによって実現される。パラメータV_yは設計値であり、ソース電圧V_yと基底関数の数量Kに関係する。特定のV_yおよびKに従って最も適切なV_yを設計により見つけることができる。

BFG＿kはシングルエンド上り坂基底関数信号と、シングルエンド下り坂基底関数信号と、差分上り坂基底関数信号と、差分下り坂基底関数信号とを生成できる。BFG＿kのV1出力端はシングルエンド下り坂基底関数信号を出力し、V2出力端はシングルエンド上り坂基底関数信号を出力する。V1によって出力される信号からV2によって出力される信号を引くことによって得られる信号は差分上り坂基底関数信号である。V2によって出力される信号からV1によって出力される信号を引くことによって得られる信号は差分下り坂関数信号である。

図4−6を参照し、LUTはK個のBFGを含んでよい。各BFGの第1のMOSトランジスタMOS1のゲート電極はシングルエンドエンベロープモジュールへ接続されている。第2のMOSトランジスタMOS2のゲート電極はLUTの基準電圧生成モジュール332へ接続されている。各BFGのV1出力端はシングルエンド下り坂基底関数信号を出力する。例えばK＝15であり、つまりBFG＿1、BFG＿2、．．．、およびBFG＿15がある。図4−7にはBFG＿1、BFG＿2、．．．、およびBFG＿15によってそれぞれ生成されたシングルエンド下り坂基底関数信号が示されている。シングルエンドエンベロープモジュールはシングルエンド形式のエンベロープ信号を出力する。エンベロープ信号はエンベロープモジュール2によって出力される遅延エンベロープ信号であり、シングルエンド信号形式で出力される。

図4−8を参照し、LUTはK個のBFGを含む。各BFGの第1のMOSトランジスタMOS1のゲート電極は差分エンベロープモジュールへ接続されている。第2のMOSトランジスタMOS2のゲート電極はLUTに含まれる基準電圧生成モジュール332へ接続されている。各BFGのV2出力端はシングルエンド上り坂基底関数信号を出力する。例えばK＝15であり、つまりBFG＿1、BFG＿2、．．．、およびBFG＿15がある。図4−9にはBFG＿1、BFG＿2、．．．、およびBFG＿15によってそれぞれ生成されたシングルエンド上り坂基底関数信号が示されている。差分エンベロープモジュールは差分形式のエンベロープ信号を出力する。エンベロープ信号はエンベロープモジュール2によって出力される遅延エンベロープ信号であり、差分信号形式で出力される。

図4−10を参照し、LUTは複数のLSとK個のBFGとをさらに含み、複数のLSはそれぞれLS0、LS1、LS2、．．．、およびLSKである。差分エンベロープモジュールは差分エンベロープ信号を出力する。m番目のエンベロープ信号r（t−τ_BBm）＝（差分正端信号）−（差分負端信号）。差分エンベロープモジュールの差分正出力端はLS0の第2の入力端へ接続されており、差分エンベロープモジュールの差分負出力端はLSkの第2の入力端へ接続されており、ここでk＝1、2、．．．、Kである。

LS0は第1のLSと呼ばれる。第1のLSすなわちLS0の第1の入力端は外部の定電圧信号Vref0へ接続されている。LS0の第2の入力端は差分エンベロープモジュールの差分正出力端へ接続されている。定電圧信号Vref0に従って差分エンベロープモジュールから入力される差分正端エンベロープ信号に対し並進を遂行し、BFG＿kの第1のMOSトランジスタのゲート電極へ並進された差分正端エンベロープ信号を出力するため、LS0の出力端はBFG＿kの差分正入力端へ、すなわち第1のMOSトランジスタのゲート電極へ、接続されており、ここでk＝1、2、．．．、Kである。

K個のLSk（k＝1、2、．．．、K）は第2のLSと呼ばれる。第2のLSでk番目のLSすなわちLSkの第1の入力端は基準電圧生成モジュール332によって出力されるVrefkへ接続されている。LSkの第2の入力端は差分エンベロープモジュールの差分負出力端へ接続されている。m番目の差分負端エンベロープ信号に従って基準電圧Vrefkに対し並進を遂行し、BFG＿kの第2のMOSトランジスタのゲート電極へ並進されたVrefkを出力するため、LSkの出力端はBFG＿kの差分正入力端へ、すなわち第2のMOSトランジスタのゲート電極へ、接続されており、ここでk＝1、2、．．．、Kである。

各BFGのV1出力端によって出力される信号からV2出力端によって出力される信号が引かれることによって差分下り坂関数信号が形成される。例えばK＝15であり、つまりBFG＿1、BFG＿2、．．．、およびBFG＿15がある。図4−11にはBFG＿1、BFG＿2、．．．、およびBFG＿15によってそれぞれ生成された差分下り坂基底関数信号が示されている。

図4−12を参照し、各BFGのV2出力端によって出力される信号からV1出力端によって出力される信号が引かれることによって差分上り坂関数信号が形成される。図4−13にはBFG＿1、BFG＿2、．．．、およびBFG＿15によってそれぞれ生成された差分上り坂基底関数信号が示されている。

先行技術において、例えば米国Scintera社（Maxiam社に合併された会社）のAPDチップの場合は、APDチップのAPDコアモジュールがSBSLモジュールに相当し、このAPDコアモジュールのメモリー歪補正能力はごく限られている。

本発明のAPDコアモジュールをマトリクスモデルにする場合は複数のBSLを含めることができる。高周波遅延モジュールはフィードフォワード高周波信号を遅延させることによって様々な遅延をともなう複数の高周波遅延信号を得、それぞれの高周波遅延信号をコンタクトマトリクスモジュールへ出力し、コンタクトマトリクスモジュールは様々な遅延をともなう高周波遅延信号に従って予歪信号を生成し、これによりAPDシステムのメモリー歪補正能力は大幅に向上する。

線形フィルタリングモジュールと広帯域線形フィルタリングモジュールを含めるため、本発明のAPDコアモジュールをカスケードモデルにする場合は、APDシステムのメモリー歪補正能力が大幅に向上する。

本発明のAPDコアモジュールにマトリクスモデルを採用しようがカスケードモデルを採用しようが、PAのメモリー線形歪とメモリー非線形歪が比較的強い場合でも、PAによって生じる歪をAPDコアモジュールで効果的に補正できることが分かる。

加えて、先行技術において、例えば米国Scintera社（Maxiam社に合併された会社）のAPDチップの場合は、APD基底関数として偶数次多項式が使われている。偶数次多項式を使用する場合の問題は、エンベロープ信号のピーク対平均比（PAR）の動的拡大が大きいことである。例えば、高周波信号x（t）のエンベロープ信号r（t）のPARは7dbであり、エンベロープ信号r（t）の2次多項式の基底関数ユニット出力信号r²（t）のPARは14dbであり、エンベロープ信号r（t）の4次多項式の基底関数ユニット出力信号r⁴（t）のPARは28dbであり、エンベロープ信号r（t）の6次多項式の基底関数ユニット出力信号r⁶（t）のPARは42dbであり、エンベロープ信号r（t）の8次多項式の基底関数ユニット出力信号r⁸（t）のPARは56dbであり、エンベロープ信号r（t）の10次多項式の基底関数ユニット出力信号r¹⁰（t）のPARは70dbである。

特定のソース電圧で許容される基底関数ユニット出力信号のピークが0dbmであり、回路のノイズレベルが−70dbmであると仮定する。高周波信号x（t）のエンベロープ信号r（t）の場合、エンベロープ信号r（t）のピーク電力は0dbmであり、エンベロープ信号r（t）の平均電力＝ピーク電力−PAR＝−7dbmであり、エンベロープ信号r（t）のSNR＝平均電力−回路ノイズ＝−7−（−70）＝63dbである。2次多項式の基底関数ユニット出力信号r²（t）の場合、基底関数ユニット出力信号r²（t）のピーク電力は0dbmであり、基底関数ユニット出力信号r²（t）の平均電力＝ピーク電力−PAR＝−14dbmであり、基底関数ユニット出力信号r²（t）のSNR＝平均電力−回路ノイズ＝−14−（−70）＝56dbである。4次多項式の基底関数ユニット出力信号r⁴（t）の場合、基底関数ユニット出力信号r⁴（t）のピーク電力は0dbmであり、基底関数ユニット出力信号r⁴（t）の平均電力＝ピーク電力−PAR＝−28dbmであり、基底関数ユニット出力信号r⁴（t）のSNR＝平均電力−回路ノイズ＝−28−（−70）＝42dbである。6次多項式の基底関数ユニット出力信号r⁶（t）の場合、基底関数ユニット出力信号r⁶（t）のピーク電力は0dbmであり、基底関数ユニット出力信号r⁶（t）の平均電力＝ピーク電力−PAR＝−42dbmであり、基底関数ユニット出力信号r⁶（t）のSNR＝平均電力−回路ノイズ＝−42−（−70）＝28dbである。8次多項式の基底関数ユニット出力信号r⁸（t）の場合、基底関数ユニット出力信号r⁸（t）のピーク電力は0dbmであり、基底関数ユニット出力信号r⁸（t）の平均電力＝ピーク電力−PAR＝−56dbmであり、基底関数ユニット出力信号r⁸（t）のSNR＝平均電力−回路ノイズ＝−56−（−70）＝14dbである。10次多項式の基底関数ユニット出力信号r¹⁰（t）の場合、基底関数ユニット出力信号r¹⁰（t）のピーク電力は0dbmであり、基底関数ユニット出力信号r¹⁰（t）の平均電力＝ピーク電力−PAR＝−70dbmであり、基底関数ユニット出力信号r¹⁰（t）のSNR＝平均電力−回路ノイズ＝−70−（−70）＝0dbである。

特定のソース電圧と特定の回路ノイズレベルにおいて、SNRのSは平均信号電力を指すため、高次基底関数ユニット出力信号のPARが高次基底関数のSNR低下を引き起こし、APDの補正性能低下に結びつくことが分かる。

本発明のランプ基底関数の場合、基底関数の特性には並進関係しかないため、基底関数ユニット出力信号のPARが互いにほぼ等しいことは実装回路から分かる。特定のソース電圧と特定の回路ノイズレベルにおいて、基底関数ユニット出力信号のPAR差は一部の基底関数のSNR低下とAPDの補正性能低下に結びつかない。

以上の説明は本発明の実施形態の例に過ぎず、本発明を限定するものではない。本発明の精神と原理から逸脱せずになされる変更と同等の差し替えと改良は本発明の保護範囲内に入る。

1 高周波遅延モジュール
2 エンベロープモジュール
3 コンタクトマトリクスモジュール
4 線形フィルタリングモジュール
5 ZMNLモジュール、SLモジュール
6 線形フィルタリングモジュール
7 ZMNLモジュール
8 広帯域線形フィルタリングモジュール
9 線形フィルタリングモジュール
10 単一ブロック信号ルックアップテーブルモジュール
11 広帯域線形フィルタリングモジュール
31 予歪信号加算器
41 線形加算器
325 同相BLUT
326 直交BLUT
327 AVM
331 LUT加算器
332 基準電圧生成モジュール
421 直交位相分割器
422 同相乗算器
423 直交乗算器
424 減算器
521 同相LUT
522 直交LUT
3211 BLUT加算器
3271 直交位相分割器
3272 同相乗算器
3273 直交乗算器
3274 減算器
A 主遅延モジュール
B APDコアモジュール
C APDトレーニングモジュール
I 定電流源
R1 第1の抵抗器
R2 第2の抵抗器
R3 第3の抵抗器
R4 第4の抵抗器
R5 第5の抵抗器
R6 第6の抵抗器
R7 第7の抵抗器
R8 第8の抵抗器
R9 第9の抵抗器
R10 第10の抵抗器
Amp1 第1の増幅器
Amp2 第2の増幅器
MOS1 第1のMOSトランジスタ
MOS2 第2のMOSトランジスタ
MOS3 第3のMOSトランジスタ
MOS4 第4のMOSトランジスタ
Vcc 電源
V_y 固定電圧

Claims (15)

1. アナログプリディストータ（APD）コアモジュールであって、前記APDコアモジュールは、
   高周波遅延モジュールと、エンベロープモジュールと、コンタクトマトリクスモジュールとを含み、前記コンタクトマトリクスモジュールは前記高周波遅延モジュールと前記エンベロープモジュールの両方へ接続されており、
   前記高周波遅延モジュールはフィードフォワード高周波信号を受信し、前記フィードフォワード高周波信号に従って様々な遅延をともなう複数の高周波遅延信号を生成し、それぞれの高周波遅延信号を前記コンタクトマトリクスモジュールへ出力するよう構成され、
   前記エンベロープモジュールは、前記フィードフォワード高周波信号を受信し、前記フィードフォワード高周波信号に対しエンベロープ検出を遂行することによって様々な遅延をともなう1つまたは複数のエンベロープ信号を得、それぞれのエンベロープ信号を前記コンタクトマトリクスモジュールへ出力するよう構成される1つまたは複数のエンベロープ生成ユニット（ED）と、m番目のエンベロープ信号を受信し、遅延させて（m＋1）番目のエンベロープ信号を得、前記コンタクトマトリクスモジュールへ出力するよう構成される1つまたは複数のベースバンド遅延ユニット（BBD）とを含み、前記エンベロープモジュールは、（N＋1）個のEDと1個のBBDとを含み、または1個のEDと（M−1）個のBBDとを含み、NとMはそれぞれ既定非線形モデル行列の列数と行数であり、ここでEDの個数がN＋1ならばm＝N＋1であり、EDの個数が1ならばm＝1、2、...、M−1であり、
   前記コンタクトマトリクスモジュールはそれぞれの高周波遅延信号とそれぞれのエンベロープ信号と外部からの予歪係数とを受信し、前記予歪係数とそれぞれの高周波遅延信号とそれぞれのエンベロープ信号とに従って予歪信号を生成するよう構成される、
   APDコアモジュール。
2. 前記高周波遅延モジュールは複数の高周波遅延ユニット（RFD）を含み、前記複数の高周波遅延ユニット（RFD）はそれぞれRFD₀、RFD₁、．．．、およびRFD_N−1であり、Nは既定非線形モデル行列の列数であり、
   前記RFD₀、前記RFD₁、．．．、および前記RFD_N−1は順次直列に接続されており、前記RFD₀、前記RFD₁、．．．、および前記RFD_N−1の各RFDの出力端は前記コンタクトマトリクスモジュールへ接続されており、
   前記RFD₀はフィードフォワード高周波信号x（t）を受信し、前記フィードフォワード高周波信号x（t）を遅延させることによって第1の高周波遅延信号x（t−τ_RF1）を得、前記コンタクトマトリクスモジュールへ前記第1の高周波遅延信号x（t−τ_RF1）を出力するよう構成され、
   前記RFD_nは前記RFD_n−1によって出力されるn番目の高周波遅延信号x（t−τ_RFn）を受信し、前記n番目の高周波遅延信号x（t−τ_RFn）を遅延させることによって（n＋1）番目の高周波遅延信号x（t−τ_RFn＋1）を得、前記コンタクトマトリクスモジュールへ前記（n＋1）番目の高周波遅延信号（t−τ_RFn＋1）を出力するよう構成され、n＝1、2、．．．、N−1である、請求項1に記載のAPDコアモジュール。
3. 前記エンベロープモジュールはエンベロープ生成ユニット（ED）と複数のベースバンド遅延ユニット（BBD）とを含み、前記複数のBBDはそれぞれBBD₁、BBD₂、．．．、およびBBD_M−1であり、ここでMは既定非線形モデル行列の行数であり、
   前記EDの出力端は前記BBD₁の入力端へ接続されており、前記BBD₁、前記BBD₂、．．．、および前記BBD_M−1は順次直列に接続されており、前記BBD₁、前記BBD₂、．．．、および前記BBD_M−1の各BBDの出力端は前記コンタクトマトリクスモジュールへ接続されており、
   前記EDは前記フィードフォワード高周波信号x（t）を受信し、前記フィードフォワード高周波信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得、尚且つ前記BBD₁と前記コンタクトマトリクスモジュールとへ前記第1のエンベロープ信号r（t−τ_BB1）を出力するよう構成され、
   前記BBD₁は前記第1のエンベロープ信号r（t−τ_BB1）を遅延させることによって第2のエンベロープ信号r（t−τ_BB2）を得、尚且つ前記BBD₂と前記コンタクトマトリクスモジュールとへ前記第2のエンベロープ信号r（t−τ_BB2）を出力するよう構成され、
   前記BBD_mは前記BBD_m−1によって出力されるm番目のエンベロープ信号r（t−τ_BBm）を受信し、前記m番目のエンベロープ信号r（t−τ_BBm）を遅延させることによって（m＋1）番目のエンベロープ信号r（t−τ_BBm＋1）を得、尚且つBBD_m＋1と前記コンタクトマトリクスモジュールとへ前記（m＋1）番目のエンベロープ信号r（t−_τBBm＋1）を出力するよう構成され、ここでm＝2、3、．．．、M−2であり、
   前記BBD_M−1は前記BBD_M−2によって出力される（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を受信し、前記（M−1）番目のエンベロープ信号r（t−τ_BBM−1）を遅延させることによってM番目のエンベロープ信号r（t−τ_BBM）を得、尚且つ前記コンタクトマトリクスモジュールへ前記M番目のエンベロープ信号r（t−τ_BBM）を出力するよう構成される、請求項1または2に記載のAPDコアモジュール。
4. 前記エンベロープモジュールは複数のエンベロープ生成ユニット（ED）とBBDとを含み、前記複数のEDはそれぞれED₀、ED₁、．．．、およびED_Nであり、Nは既定非線形モデル行列の列数であり、
   前記ED₀の入力端は前記フィードフォワード高周波信号を受信するよう構成され、出力端は前記コンタクトマトリクスモジュールへ接続されており、
   前記ED_nの入力端は前記高周波遅延モジュールの出力端へ接続されており、出力端は前記コンタクトマトリクスモジュールへ接続されており、n＝1、2、．．．、Nであり、
   前記BBDの入力端は前記ED_Nの出力端へ接続されており、出力端は前記コンタクトマトリクスモジュールへ接続されており、
   前記ED₀は前記フィードフォワード高周波信号x（t）を受信し、前記フィードフォワード高周波信号x（t）に対しエンベロープ検出を遂行することによって第1のエンベロープ信号r（t−τ_BB1）を得、前記コンタクトマトリクスモジュールへ前記第1のエンベロープ信号r（t−τ_BB1）を出力するよう構成され、
   前記ED_nはn番目の高周波遅延信号x（t−τ_RFn）を受信し、前記n番目の高周波遅延信号x（t−τ_RFn）に対しエンベロープ検出を遂行することによって（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を得、前記コンタクトマトリクスモジュールへ前記（n＋1）番目のエンベロープ信号r（t−τ_BBn＋1）を出力するよう構成され、n＝1、2、．．．、N−1であり、
   前記ED_NはN番目の高周波遅延信号x（t−τ_RFN）を受信し、前記N番目の高周波遅延信号x（t−τ_RFN）に対しエンベロープ検出を遂行することによって（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を得、前記コンタクトマトリクスモジュールと前記BBDへ前記（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を出力するよう構成され、
   前記BBDは前記（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を受信し、前記（N＋1）番目のエンベロープ信号r（t−τ_BBN＋1）を遅延させることによって（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を得、前記コンタクトマトリクスモジュールへ前記（N＋2）番目のエンベロープ信号r（t−τ_BBN＋2）を出力するよう構成される、請求項1に記載のAPDコアモジュール。
5. 前記コンタクトマトリクスモジュールは、
   複数のブロック信号ルックアップテーブルBSLと予歪信号加算器とを含み、前記複数のBSLはそれぞれBSL₁、BSL₂、．．．、BSL_Nであり、Nは既定の整数であり、
   前記BSL_nは前記高周波遅延モジュールと、前記エンベロープモジュールと、前記予歪信号加算器と、APDトレーニングモジュールへ接続されており、n＝1、2、．．．、Nであり、
   前記BSL_nは前記高周波遅延モジュールによって出力されるn番目の高周波遅延信号x（t−τ_RFn）と、前記エンベロープモジュールによって出力されるM個のエンベロープ信号と、前記APDトレーニングモジュールによって出力される予歪係数とを受信し、前記M個のエンベロープ信号から少なくとも1つのエンベロープ信号を選択し、前記選択した少なくとも1つのエンベロープ信号と前記受信した予歪係数とに従って前記n番目の高周波遅延信号x（t−τ_RFn）に対し振幅変換と相変換とを遂行することによってn番目のタップ信号を得、前記予歪信号加算器へ前記n番目のタップ信号を出力し、
   前記予歪信号加算器は全てのBSLによって出力されるタップ信号を受信するよう構成され、前記タップ信号はそれぞれ第1のタップ信号、第2のタップ信号、．．．、およびN番目のタップ信号であり、前記予歪信号加算器は前記第1のタップ信号、前記第2のタップ信号、．．．、および前記N番目のタップ信号を足すことによって前記予歪信号を得るよう構成される、請求項1に記載のAPDコアモジュール。
6. 前記BSL_nは同相ブロックルックアップテーブル（BLUT）と、直交BLUTと、アナログベクトル変調器（AVM）とを含み、前記同相BLUTのエンベロープ入力端と前記直交BLUTのエンベロープ入力端は前記エンベロープモジュールへ接続されており、前記同相BLUTの係数入力端と前記直交BLUTの係数入力端は前記BSL_nの係数入力端へ接続されており、前記同相BLUTの前記係数入力端における係数は同相BLUT係数であり、前記直交BLUTの前記係数入力端における係数は直交BLUT係数であり、前記BSL_nの係数入力端における係数はBSL係数であり、前記BSL係数は2つの係数を、すなわち前記同相BLUT係数と前記直交BLUT係数とを、含み、前記同相BLUTの出力端と前記直交BLUTの出力端は前記AVMの同相変調信号入力端と前記AVMの直交変調信号入力端へそれぞれ接続されており、前記AVMの第1の入力端は前記高周波遅延モジュールへ接続されており、前記AVMの出力端は前記予歪信号加算器へ接続されており、
   前記同相BLUTの前記エンベロープ入力端と前記直交BLUTの前記エンベロープ入力端は少なくとも1つの遅延エンベロープ信号を含み、前記少なくとも1つの遅延エンベロープ信号は非線形モデル行列Aによって決定され、相応に、前記同相BLUT係数と前記直交BLUT係数に含まれる非線形予歪係数も前記非線形モデル行列Aによって決定され、
   前記同相BLUT係数と前記直交BLUT係数が線形予歪係数を含むか否かは線形モデルベクトルLによって決定され、前記同相BLUTは前記APDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と線形予歪係数h_n，iとを受信し、少なくとも1つのエンベロープ信号を選択し、前記線形予歪係数h_n，iと、前記非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}と、前記選択した少なくとも1つのエンベロープ信号とに従って同相BLUT出力信号w_n，i（t）を得、前記AVMの前記同相変調信号入力端へ前記同相BLUT出力信号w_n，i（t）を出力し、
   前記BSL_nにおいて、前記係数の下付き文字にあるiは、前記係数によって処理される高周波信号が前記n番目の高周波遅延信号x（t−τ_RFn）であることを示し、前記係数の下付き文字にあるqは、前記係数によって処理される高周波信号が前記n番目の高周波遅延信号のHilbert変換であることを、すなわち
   

   

   であることを、示し、
   前記BSL_nにおいて、前記係数の下付き文字にあるmは、前記係数によって処理されるエンベロープ信号がm番目のエンベロープ遅延信号r（t−τ_BBm）であることを示し、
   前記直交BLUTは前記APDトレーニングモジュールによって入力される非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と線形予歪係数h_n，qとを受信し、少なくとも1つのエンベロープ信号を選択し、前記線形予歪係数h_n，qと、前記非線形予歪係数c_{m，n，1，q}〜c_{m，n，K，q}と、前記選択した少なくとも1つのエンベロープ信号とに従って直交BLUT出力信号w_n，q（t）を得、前記AVMの前記直交変調信号入力端へ前記直交BLUT出力信号w_n，q（t）を出力し、
   前記AVMは前記同相BLUT出力信号w_n，i（t）と、前記直交BLUT出力信号w_n，q（t）と、前記高周波遅延モジュールによって出力される前記高周波遅延信号x（t−τ_RFn）とを受信し、前記同相BLUT出力信号w_n，i（t）と前記直交BLUT出力信号w_n，q（t）とに従って前記高周波遅延信号x（t−τ_RFn）を処理することによって出力高周波信号v_n（t）を、すなわち前記n番目のタップ信号を、得、n＝1、2、．．．、Nである、請求項5に記載のAPDコアモジュール。
7. 前記BSL_nに含まれる前記AVMは直交位相分割器（QPS）と、同相乗算器と、直交乗算器と、減算器とを含み、
   前記QPSの入力端は前記高周波遅延モジュールの出力端へ接続されており、第1の出力端は前記同相乗算器の第1の入力端へ接続されており、第2の出力端は前記直交乗算器の第1の入力端へ接続されており、
   前記QPSは前記高周波遅延モジュールによって送信される前記n番目の高周波遅延信号x（t−τ_RFn）を受信し、前記n番目の高周波遅延信号x（t−τ_RFn）を0度の高周波遅延信号x（t−τ_RFn）と−90度の高周波遅延信号
   

   

   とに分割するよう構成され、前記2つの高周波遅延信号の位相差は90度であり、前記QPSは前記同相乗算器へ前記0度の前記高周波遅延信号x（t−τ_RFn）を出力し、前記直交乗算器へ前記−90度の前記高周波遅延信号
   

   

   を出力するよう構成され、
   前記QPSによって出力される前記0度の前記信号x（t−τ_RFn）は説明を容易にするためのものに過ぎず、前記QPSによって出力される前記0度の前記信号が前記QPSへ入力される前記高周波信号x（t−τ_RFn）と同じであることを意味せず、前記QPSの重要な技術的特徴は、前記0度の前記出力される高周波遅延信号と前記−90度の前記出力される高周波遅延信号との90度位相差であり、前記0度の前記出力される高周波遅延信号が、あるいは前記−90度の前記出力される高周波遅延信号が、前記入力される高周波信号と同じであるかどうかは問題にならず、
   前記同相乗算器は前記同相BLUT出力信号と前記0度の前記高周波遅延信号x（t−τ_RFn）とを受信し、前記同相BLUT出力信号に前記0度の前記高周波遅延信号x（t−τ_RFn）を乗じることによって同相変調済み高周波信号を得、前記減算器へ前記同相変調済み高周波信号を出力するよう構成され、
   前記直交乗算器は前記直交BLUT出力信号と前記−90度の前記高周波遅延信号
   

   

   とを受信し、前記直交BLUT出力信号に前記−90度の前記高周波遅延信号
   

   

   を乗じることによって直交変調済み高周波信号を得、前記減算器へ前記直交変調済み高周波信号を出力するよう構成され、
   前記減算器は前記同相変調済み高周波信号から前記直交変調済み高周波信号を引くことによって前記n番目のタップ信号を得るよう構成される、請求項6に記載のAPDコアモジュール。
8. 前記BSL_nに含まれる前記BLUTは少なくとも1つのルックアップテーブル（LUT）とBLUT加算器とを含み、前記少なくとも1つのLUTはLUT_m，nを含み、m＝1、2、．．．、Mであり、Mは既定の整数であり、
   前記非線形モデル行列Aはあらかじめ設定され、AはM個の行とN個の列とを有し、Aのm番目の行とn番目の列にある要素はA_m，nであり、A_m，nの値は0または1であり、A_m，n＝1であるなら、これは前記BLUTが前記LUT_m，nを含み、前記BLUTへ入力されるBLUT係数が前記非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含むことを意味し、あるいはA_m，n＝0であるなら、これは前記BLUTが前記LUT_m，nを含まず、前記BLUTへ入力されるBLUT係数が前記非線形予歪係数c_{m，n，1，i}〜c_{m，n，K，i}を含まないことを意味し、m＝1、2、．．．、Mであり、Mは既定の整数であり、
   前記線形モデルベクトルLはあらかじめ設定され、LはN個の要素を有し、Lのn番目の要素はL_nであり、L_nの値は0または1であり、L_n＝1であるなら前記BLUT係数は線形予歪係数h_n，iおよびh_n，qを含み、あるいはL_n＝0であるなら前記BLUT係数は線形予歪係数h_n，iおよびh_n，qを含まず、n＝1、2、．．．、Nであり、前記LUT_m，nの第1の入力端は前記エンベロープモジュールへ接続されており、第2の入力端は前記APDトレーニングモジュールへ接続されており、出力端は前記BLUT加算器へ接続されており、前記BLUT加算器は前記APDトレーニングモジュールへさらに接続されており、
   前記LUT_m，nは前記エンベロープモジュールによって出力される前記m番目のエンベロープ信号r（t−τ_BBm）と前記APDトレーニングモジュールによって出力される前記非線形予歪係数とを受信し、前記予歪係数に従って前記m番目のエンベロープ信号r（t−τ_BBm）に対応するLUT信号を得、前記BLUT加算器へ前記LUT信号を出力し、m＝1、2、．．．、Mであり、
   前記BLUT加算器はそれぞれのLUTによって出力されるLUT信号と前記APDトレーニングモジュールによって出力される前記線形予歪係数とを受信し、それぞれのLUT信号と前記線形予歪係数とを足すことによって同相変調信号と直交変調信号とを得る、請求項6に記載のAPDコアモジュール。
9. 前記LUTはLUT加算器と、基準電圧生成モジュールと、複数の基底関数生成ユニット（BFG）と、複数の乗算器とを含み、前記複数のBFGの各BFGは乗算器に対応しており、
   各BFGの第1の入力端は前記エンベロープモジュールへ接続されており、第2の入力端は前記基準電圧生成モジュールへ接続されており、各BFGの出力端は各BFGに対応する乗算器の第1の入力端へ接続されており、
   前記複数の乗算器の各乗算器の第2の入力端は前記APDトレーニングモジュールへ接続されており、出力端は前記LUT加算器へ接続されており、
   前記BFGは前記エンベロープモジュールによって出力される前記エンベロープ信号r（t−τ_BBm）と前記基準電圧生成モジュールによって入力される基準電圧とを受け取り、前記エンベロープ信号r（t−τ_BBm）と前記基準電圧とに従って基底関数信号を生成し、尚且つ前記BFGに対応する乗算器へ前記基底関数信号を出力するよう構成され、ここでm＝1、2、．．．、Mであり、
   前記乗算器は前記基底関数信号と前記APDトレーニングモジュールによって出力される第1の予歪係数とを受信し、前記基底関数信号と前記第1の予歪係数とに従って基底寄与信号を得、尚且つ前記LUT加算器へ前記基底寄与信号を出力するよう構成され、
   前記LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、尚且つ前記受信した基底寄与信号を足すことによって前記LUT信号を得るよう構成される、請求項8に記載のAPDコアモジュール。
10. 前記LUTはLUT加算器と、複数の基底関数生成ユニット（BFG）と、複数の乗算器とを含み、前記複数のBFGの各BFGは乗算器に対応しており、
    各BFGの入力端は前記エンベロープモジュールへ接続されており、出力端は各BFGに対応する乗算器の第1の入力端へそれぞれ接続されており、前記複数の乗算器の各乗算器の第2の入力端は前記APDトレーニングモジュールへ接続されており、出力端は前記LUT加算器へ接続されており、
    前記BFGは前記エンベロープモジュールによって出力される前記エンベロープ信号r（t−τ_BBm）を受信し、前記エンベロープ信号r（t−τ_BBm）に従って基底関数信号を生成し、前記BFGに対応する乗算器へ前記基底関数信号を出力するよう構成され、m＝1、2、．．．、Mであり、
    前記乗算器は前記基底関数信号と前記APDトレーニングモジュールによって出力される第1の予歪係数とを受信し、前記基底関数信号と前記第1の予歪係数とに従って基底寄与信号を得、前記BLUT加算器へ前記基底寄与信号を出力するよう構成され、
    前記LUT加算器はそれぞれの乗算器によって出力される基底寄与信号を受信し、前記受信した基底寄与信号を足すことによって前記LUT信号を得るよう構成される、請求項8に記載のAPDコアモジュール。
11. 前記LUTに含まれる前記基準電圧生成モジュールは増幅器と、第3の抵抗器と、第4の抵抗器と、複数の第5の抵抗器とを含み、前記複数の第5の抵抗器が順次直列に接続されることによって直列回路が形成され、
    前記増幅器の出力端は前記第3の抵抗器の一端と前記直列回路の一端とBFGへ接続されており、前記第3の抵抗器の他端は前記増幅器の負極入力端と前記第4の抵抗器の一端へ接続されており、前記第4の抵抗器の他端はアースへ接続されており、
    前記直列回路で2つの隣接する第5の抵抗器の接続点はBFGへ接続されており、前記直列回路の他端は前記アースへ接続されている、請求項9に記載のAPDコアモジュール。
12. 前記LUTはK個のBFGを含み、前記K個のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kであり、Kは既定の整数であり、
    前記BFG＿kの第1のMOSトランジスタのゲート電極は前記APDコアモジュールに含まれる前記エンベロープモジュールへ接続されており、第2のMOSトランジスタのゲート電極は前記APDコアモジュールに含まれる前記基準電圧生成モジュールへ接続されており、前記BFG＿kのV1出力端はシングルエンド下り坂基底関数信号を出力し、あるいは前記BFG＿kのV2出力端はシングルエンド上り坂基底関数信号を出力し、k＝1、2、．．．、Kである、請求項9に記載のAPDコアモジュール。
13. 前記LUTはK個のBFGとK＋1個のレベルシフターLSとを含み、Kは既定の整数であり、前記K個のBFGはそれぞれBFG＿1、BFG＿2、．．．、およびBFG＿Kであり、前記K＋1個のLSはそれぞれLS0、LS1、．．．、およびLSKであり、
    前記LS0の第1の入力端は差分エンベロープモジュールの出力端の差分正端へ接続されており、第2の入力端は外部から入力される定電圧信号Vref0を受信し、出力端は前記BFG＿Kの差分正入力端へ接続されており、これにより前記定電圧信号に従って前記差分エンベロープモジュールによって出力される差分正端エンベロープ信号に対し並進を遂行し、前記並進された差分正端エンベロープ信号を前記BFG＿Kの入力端の前記差分正入力端へ出力し、k＝1、2、．．．、Kであり、
    前記LSkの第1の入力端は前記エンベロープモジュールの前記出力端の差分負端へ接続されており、第2の入力端は前記基準電圧生成モジュールによって出力されるVrefkに接続されており、出力端は前記BFG＿kの入力端の差分負入力端へ接続されており、これにより差分負端エンベロープ信号と前記基準電圧生成モジュールによって出力される基準電圧とを受け取り、前記基準電圧に従って前記差分負端エンベロープ信号に対し並進を遂行し、前記並進された差分負端エンベロープ信号を前記BFG＿kの前記入力端の前記差分負入力端へ出力し、k＝1、2、．．．、Kであり、
    前記BFG＿kのV1出力端によって出力される信号からV2出力端によって出力される信号が引かれることによって差分下り坂基底関数信号が形成され、あるいは前記BFG＿kのV2出力端によって出力される信号からV1出力端によって出力される信号が引かれることによって差分上り坂関数信号が形成される、請求項9に記載のAPDコアモジュール。
14. 第1のLSと複数の第2のLSとをさらに含み、前記複数のBFGの各BFGは第2のLSに対応しており、
    前記第1のLSの第1の入力端は差分エンベロープモジュールの差分正出力端へ接続されており、出力端は前記複数のBFGの各BFGの差分正入力端へ接続されており、
    前記複数の第2のLSのそれぞれの第2のLSの第1の入力端は前記エンベロープモジュールの差分負出力端へ接続されており、第2の入力端は前記基準電圧生成モジュールへ接続されており、出力端は前記第2のLSに対応するBFGの差分負入力端へ接続されている、請求項12に記載のAPDコアモジュール。
15. 前記K個のBFGの各BFGは第1のMOSトランジスタと、第2のMOSトランジスタと、
    第3のMOSトランジスタと、第1の抵抗器と、第2の抵抗器とを含み、
    前記第1の抵抗器の一端と前記第2の抵抗器の一端はいずれも電源へ接続されており、前記第1の抵抗器の他端は前記第1のMOSトランジスタのドレイン電極へ接続されており、前記第2の抵抗器の他端は前記第2のMOSトランジスタのドレイン電極へ接続されており、
    前記第1のMOSトランジスタのベース電極は外部の前記エンベロープモジュールへ接続されており、ソース電極は前記第3のMOSトランジスタのドレイン電極へ接続されており、前記第2のMOSトランジスタのベース電極は外部の前記基準電圧生成モジュールへ接続されており、ソース電極は前記第3のMOSトランジスタの前記ドレイン電極へ接続されており、前記第3のMOSトランジスタのソース電極はアースへ接続されている、請求項12または13に記載のAPDコアモジュール。

Images