JP6495740B2 - 電子素子実装用基板および電子装置 - Google Patents
電子素子実装用基板および電子装置 Download PDFInfo
- Publication number
- JP6495740B2 JP6495740B2 JP2015103495A JP2015103495A JP6495740B2 JP 6495740 B2 JP6495740 B2 JP 6495740B2 JP 2015103495 A JP2015103495 A JP 2015103495A JP 2015103495 A JP2015103495 A JP 2015103495A JP 6495740 B2 JP6495740 B2 JP 6495740B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic element
- substrate
- element mounting
- frame
- closed space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Structure Of Printed Boards (AREA)
- Led Device Packages (AREA)
Description
本発明の1つの態様に係る電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを備え、前記電子素子実装部を通る断面視において、前記閉空間の下端の横幅は前記閉空間の上端の横幅よりも狭い。
本発明の1つの態様に係る電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された複数の閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを備え、前記電子素子実装部を通る断面視において、前記枠部の2つの断面の一方には、前記複数の閉空間が高さ方向および幅方向において互いに異なる位置に位置する。
子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部または下部にガスが充填された閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを有している。
図1〜図5を参照して本発明の第1の実施形態における電子装置21、および電子素子実装用基板1について説明する。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを有している。なお、図3〜図5については蓋体12を省略してい
る。また、図1〜図5の上面図では、蓋体12内の部分を破線、閉空間4を点線で示している。
/℃〜65×10−6/℃である。
を含有する合金等から成る。また、電子素子接続用パッド3、外部回路接続用電極9、内部配線導体および外部配線導体は、基体2が樹脂から成る場合には、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo)もしくはチタン(Ti)、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
層を貫通して設けられていても良い。このことで、閉空間4の体積を大きくすることができるため、蓋体12および枠部2aの上面へ伝わる熱の量をより低減させることができる。よって、基板2bから枠部2aを通して蓋体12および枠部2aの上面部分の温度上昇をより低減させることが可能となり、蓋体12と枠部2aの熱膨張の挙動を小さくすることができる。よって、蓋体12と枠部2aとの接合部にかかる応力を低減させることが可能となり、蓋体12と枠部2aとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
るようにして断面視した箇所である。
とが可能となる。
基体2となるセラミックグリーンシート積層体を作製する。このとき、上述した枠部2aとなるセラミックグリーンシートと基板2bとなるセラミックグリーンシートを積層して加圧することで一体化した基体2となるセラミックグリーンシート積層体を作製することができる。
次に、本発明の第2の実施形態による電子素子実装用基板1および電子装置21について、図6を参照しつつ説明する。
孔が重なるように、それぞれのセラミックグリーンシートを積層して加圧することで、上下で幅の異なる閉空間4を作製することができる。
次に、本発明の第3の実施形態による電子素子実装用基板1および電子装置21について、図7を参照しつつ説明する。
良好にすることができる。よって、蓋体12等の実装性を向上させることが可能となる。
次に、本発明の第4の実施形態による電子素子実装用基板1および電子装置21について、図8を参照しつつ説明する。
2・・・・基体
2a・・・枠部
2b・・・基板
2c・・・開口部
3・・・・電子素子接続用パッド
4・・・・閉空間
5・・・・穴部
9・・・・外部回路接続用電極
10・・・電子素子
11・・・電子素子実装部
12・・・蓋体
13・・・接続部材
21・・・電子装置
Claims (6)
- 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲む枠部と、
前記枠部の内部から前記基板の内部にかけて位置するとともに、ガスで充填された閉空間と、を有する基体と、
前記基体の下面に形成された外部回路接続用電極とを備えた電子素子実装用基板。 - 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された閉空間が形成された枠部と、を有する基体と、
前記基体の下面に形成された外部回路接続用電極とを備え、
前記電子素子実装部を通る断面視において、前記閉空間の下端の横幅は前記閉空間の上端の横幅よりも狭いことを特徴とする電子素子実装用基板。 - 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された複数の閉空間が形成された枠部と、を有する基体と、
前記基体の下面に形成された外部回路接続用電極とを備え、
前記電子素子実装部を通る断面視において、前記枠部の2つの断面の一方には、前記複数の閉空間が高さ方向および幅方向において互いに異なる位置に存在することを特徴とする電子素子実装用基板。 - 前記ガスは、窒素と水素を含む混合気体であることを特徴とする
請求項1乃至請求項3のいずれかに記載の電子素子実装用基板。 - 前記閉空間は円柱状であることを特徴とする
請求項1乃至請求項4のいずれかに記載の電子素子実装用基板。 - 請求項1乃至請求項5のいずれかに記載の電子素子実装用基板と、
前記電子素子実装用基板の前記電子素子実装部に実装された電子素子とを備えたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015103495A JP6495740B2 (ja) | 2015-05-21 | 2015-05-21 | 電子素子実装用基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015103495A JP6495740B2 (ja) | 2015-05-21 | 2015-05-21 | 電子素子実装用基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219616A JP2016219616A (ja) | 2016-12-22 |
JP6495740B2 true JP6495740B2 (ja) | 2019-04-03 |
Family
ID=57581527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015103495A Active JP6495740B2 (ja) | 2015-05-21 | 2015-05-21 | 電子素子実装用基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6495740B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6483854B2 (ja) * | 2016-05-20 | 2019-03-13 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
KR102467001B1 (ko) * | 2017-12-05 | 2022-11-14 | 삼성전자주식회사 | 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈 |
CN114072912A (zh) * | 2019-10-11 | 2022-02-18 | 日本碍子株式会社 | 封装体 |
JP7458825B2 (ja) | 2020-02-28 | 2024-04-01 | キヤノン株式会社 | パッケージおよび半導体装置 |
JPWO2022190623A1 (ja) * | 2021-03-09 | 2022-09-15 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63147027U (ja) * | 1987-03-17 | 1988-09-28 | ||
JP2003100989A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Ltd | 高周波モジュール |
JP3894915B2 (ja) * | 2003-09-25 | 2007-03-22 | 京セラ株式会社 | 発光素子収納用パッケージおよび発光装置 |
JP2005223078A (ja) * | 2004-02-04 | 2005-08-18 | Murata Mfg Co Ltd | 回路モジュール |
JP4637647B2 (ja) * | 2005-05-26 | 2011-02-23 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP2010154279A (ja) * | 2008-12-25 | 2010-07-08 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶発振器 |
JP5407078B2 (ja) * | 2010-02-24 | 2014-02-05 | 新光電気工業株式会社 | 半導体パッケージ |
JP5623184B2 (ja) * | 2010-08-26 | 2014-11-12 | 京セラ株式会社 | 配線基板および撮像装置 |
-
2015
- 2015-05-21 JP JP2015103495A patent/JP6495740B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016219616A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
JP6068649B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6495740B2 (ja) | 電子素子実装用基板および電子装置 | |
WO2016042819A1 (ja) | 電子素子実装用基板および電子装置 | |
JP6496026B2 (ja) | 配線基板および電子装置 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP6705861B2 (ja) | 電子装置 | |
JP6042885B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6297923B2 (ja) | 撮像素子実装用基板及び撮像装置 | |
JP2018088443A (ja) | 電子素子実装用基板および電子装置 | |
JP6204610B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP6483470B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP6418968B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP6174327B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2016103520A (ja) | 電子部品実装用パッケージおよび電子装置 | |
JP6400985B2 (ja) | 電子素子実装用基板及び電子装置 | |
JP6017994B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP6258768B2 (ja) | 配線基板および電子装置 | |
JP6022888B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2014165315A (ja) | 電子素子搭載用基板および電子装置 | |
JP2015141933A (ja) | 配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6495740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |