JP6495740B2 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
JP6495740B2
JP6495740B2 JP2015103495A JP2015103495A JP6495740B2 JP 6495740 B2 JP6495740 B2 JP 6495740B2 JP 2015103495 A JP2015103495 A JP 2015103495A JP 2015103495 A JP2015103495 A JP 2015103495A JP 6495740 B2 JP6495740 B2 JP 6495740B2
Authority
JP
Japan
Prior art keywords
electronic element
substrate
element mounting
frame
closed space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015103495A
Other languages
English (en)
Other versions
JP2016219616A (ja
Inventor
伸司 一木
伸司 一木
友宏 井上
友宏 井上
宏和 本砥
宏和 本砥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015103495A priority Critical patent/JP6495740B2/ja
Publication of JP2016219616A publication Critical patent/JP2016219616A/ja
Application granted granted Critical
Publication of JP6495740B2 publication Critical patent/JP6495740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子等の電子素子が実装される電子素子実装用基板および電子装置に関するものである。
従来から電子素子が実装される電子素子実装用領域を有する基板と、基板の上面に設けられ、開口部を有する枠部と、を有する基体と、基体の下面に設けられた外部端子接続用電極と、を有する電子素子実装用基板が知られている。また、電子素子実装用基板の表面に設けられた電子素子接続用パッドと、実装される電子素子とを金ワイヤー等の接続部材を介して接合され、枠部の上面にガラス、または金属からなる蓋体が接合された電子装置が知られている。なお、一般的に、電子装置を構成する枠部と蓋体とは構成している材料が異なっており、熱膨張率が異なる。
特開平１０−２６１７３８号公報
近年、電子素子は高機能化が要求されている。電子素子の高機能化に伴い、電子素子を使用する際の発熱量も増加する傾向にある。この使用時の発熱による熱の一部は、電子素子と直接接している基板へ伝導される。基板へ伝熱された熱の一部は、基板と接している枠部、そして枠部と接している蓋体へ伝わる。このとき、蓋体と枠部との両方は、それぞれ熱膨張しようとするが、蓋体と枠部とで熱膨張率が異なるため、それぞれの熱膨張の挙動が異なる。この熱膨張の挙動の違いにより、蓋体と枠部との接合部に応力が発生し、蓋体と枠部との間に剥がれ、またはクラック等が発生することが懸念されている。
さらに、近年、電子装置は薄型化が要求されており、電子素子実装用基板を構成する枠部と基板も薄型化されている。このとき、枠部が薄くなることで、熱が枠部を通して蓋体へ伝わりやすく、その結果、蓋体の温度が上昇する。このことで、蓋体を薄型化した場合は、枠部が熱変形し歪むことで蓋体と枠部との間に剥がれ、またはクラック等が懸念される。
本発明の１つの態様に係る電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲む枠部と、前記枠部の内部から前記基板の内部にかけて位置するとともに、ガスで充填された閉空間と、を有する。
本発明の１つの態様に係る電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを備え、前記電子素子実装部を通る断面視において、前記閉空間の下端の横幅は前記閉空間の上端の横幅よりも狭い。
本発明の１つの態様に係る電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された複数の閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを備え、前記電子素子実装部を通る断面視において、前記枠部の２つの断面の一方には、前記複数の閉空間が高さ方向および幅方向において互いに異なる位置に位置する。
本発明の１つの態様に係る電子装置は、上記の電子素子実装用基板と、該電子素子実装用基板に実装された前記電子素子と、を有する。
本発明の電子素子実装用基板は、複数の絶縁層から構成され、上面の中央領域に電子素
子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部または下部にガスが充填された閉空間が形成された枠部と、を有する基体と、前記基体の下面に形成された外部回路接続用電極とを有している。
このように、枠部の内部に閉空間を設けることにより、枠部内に熱伝導率が低い部分を設けることが可能となる。よって、基板から枠部を通して蓋体および枠部の上面部分の温度上昇を低減させることが可能となり、蓋体と枠部の熱膨張の挙動を小さくすることができる。よって、蓋体と枠部との接合部にかかる応力を低減させることが可能となり、蓋体と枠部との接合部に剥がれ、またはクラック等が発生することを低減させることができる。また、蓋体の温度上昇を低減させることができるため、蓋体が熱により歪むことを低減させることができ、蓋体と枠部との間に剥がれ、またはクラック等の発生をより低減させることができる。
本発明の１つの態様に係る電子装置は、上述の電子素子実装用基板を有することにより、蓋体と枠部との接合箇所の剥がれまたはクラックを低減することが可能となり、電子装置の信頼性の向上を図ることが可能となる。
（ａ）は、本発明の第１の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図である。 （ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図である。 本発明の第１の実施形態のその他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図である。 本発明の第２の実施形態に係る電子素子実装用基板、および電子装置の外観を示す縦断面図である。 本発明の第３の実施形態に係る電子素子実装用基板、および電子装置の外観を示す縦断面図である。 （ａ）は、本発明の第４の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面もしくは下面の語を用いるものとする。
（第１の実施形態）
図１〜図５を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを有している。なお、図３〜図５については蓋体１２を省略してい
る。また、図１〜図５の上面図では、蓋体１２内の部分を破線、閉空間４を点線で示している。
図１〜図５に示す例において、電子素子実装用基板１は、複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部１１を有する基板２ｂと、基板２ｂの上面に形成され、電子素子実装部１１を取り囲むとともに、内部または下部にガスが充填された閉空間４が形成された枠部２ａと、を有する基体２と、基体２の下面に形成された外部回路接続用電極９とを有している。
基体２は、電子素子実装部１１を有する基板２ｂと、電子素子実装部１１を囲む開口部２ｃを有し、基板２ｂの上面に設けられた枠部２ａとを有している。また、電子素子実装用基板１は、基体２と、開口部２ｃの周辺に設けられ、電子素子１０と電気的に接続される電子素子接続用パッド３と、基体２の下面に外部回路接続用電極９を有している。この基体２の材料は例えば、電気絶縁性セラミックス、または樹脂等が使用される。
基体２の材料として使用される電気絶縁性セラミックスとしては、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，またはガラスセラミックス焼結体等が挙げられる。なお、基体２が電気絶縁性セラミックス材料の１つである、酸化アルミニウム質焼結体の場合の熱膨張率は、例えば、６．５×１０−６／℃〜８．０×１０−６／℃である。
基体２の材料として使用される樹脂としては、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、または四フッ化エチレン樹脂が挙げられる。なお、基体２が樹脂材料の1つであるエポキシ樹脂の場合の熱膨張率は、例えば、４５×１０−６
／℃〜６５×１０−６／℃である。
図１〜図５に示す例では、基体２は、前述した材料から成る絶縁層を複数上下に積層して形成されている。
基体２は、図１および図２に示す例のように６層の絶縁層から形成されていてもよいし、３〜５層または７層以上の絶縁層から形成されていてもよい。
基体２は貫通孔を有する枠部２ａと貫通孔を有さない基板２ｂとから形成される凹部を有している。また、図１に示す例では、枠部２ａは大きさの異なる枠部を２つ有し、その２つの枠部２ａで段差部を形成し、この段差部に電子素子接続用パッド３が設けられている。なお、基体２は、例えば平面視して外形が矩形状であって、外形の一辺の長さが３ｍｍ〜１００ｍｍであって、上下方向の長さが０．５ｍｍ〜２０ｍｍである。また、凹部は、平面視して一辺の長さが２ｍｍ〜９０ｍｍである。
基体２の内部には、各絶縁層間を導通させる貫通導体と内部配線とから成る内部配線導体が設けられていてもよいし、基体２は、表面に露出した外部配線導体を有していてもよい。また、基体２を形成する各絶縁層のそれぞれの内部に設けられた内部配線導体が、各絶縁層の表面に露出した外部配線導体等によって電気的に接続されていてもよい。なお、ここで外部配線導体は、電子素子接続用パッド３および外部回路接続用電極９を除いた、基体２の外部に露出した配線導体とする。
電子素子接続用パッド３、外部回路接続用電極９は、基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）もしくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料
を含有する合金等から成る。また、電子素子接続用パッド３、外部回路接続用電極９、内部配線導体および外部配線導体は、基体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）もしくはチタン（Ｔｉ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
電子素子接続用パッド３、外部回路接続用電極９、および外部配線導体の露出した表面に、めっき層が設けてもよい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極９、および外部配線導体の露出表面を保護して酸化しにくくすることができる。また、この構成によれば、電子素子接続用パッド３と電子素子１０との接続部材１３（ワイヤボンディング等）を介した電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させる。または、このＮｉめっき層の上に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
図１〜図５に示す本実施形態の例では電子素子実装用基板１の枠部２ａは内部または下部にガスが充填された閉空間４を有している。
一般的に、電子装置２１を構成する枠部２ａと蓋体１２とは構成している材料が異なっており、熱膨張率が異なる。近年、電子素子１０は高機能化が要求されており、電子素子１０の高機能化に伴い、電子素子１０を使用する際の発熱量も増加をする傾向にある。この使用時の発熱による熱の一部は、電子素子１０と直接接している基板２ｂへ伝導される。基板２ｂへ伝熱された熱の一部は、基板２ｂと接している枠部２ａ、そして枠部２ａと接している蓋体１２へ伝わる。このとき、蓋体１２と枠部２ａとの両方は、それぞれ熱膨張しようとするが、蓋体１２と枠部２ａとで熱膨張率が異なるため、それぞれの熱膨張の挙動が異なる。よって、この熱膨張の挙動の違いにより、蓋体１２と枠部２ａとの接合部に応力が発生し、蓋体１２と枠部２ａとの間に剥がれ、またはクラック等が発生することが懸念される。
さらに、近年、電子装置２１は薄型化が要求されており、電子素子実装用基板１を構成する枠部２ａと基板２ｂも薄型化されている。このとき、枠部２ａが薄くなることで、熱が枠部２ａを通して蓋体１２へ伝わりやすい。その結果、蓋体１２の温度が上昇しやすく、上述した、蓋体１２と枠部２ａとの間に剥がれ、またはクラック等が発生する問題がより強く懸念される状況であった。
これに対して、図１〜図５に示す本実施形態の例では、電子素子実装用基板１の枠部２ａに内部または下部にガスが充填された閉空間４が存在しており、この箇所は、熱伝導率が低い部分である。よって、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇を低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。よって、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、電子素子１０が撮像素子である場合、ガラス等の透明な部材から成る蓋体１２が熱で歪むことで、蓋体１２を透過する光が、屈折して受光面へ受光され、撮像ノイズの原因の１つとして懸念されていた。このとき、枠部２ａの内部または下部に閉空間４を有することで、蓋体１２に伝わる熱の量を低減でき、蓋体１２が熱により歪むことを低減させることができる。よって、蓋体１２を通過する光が屈折して受光面へ受光され、撮像ノイズが発生することを低減させることが可能となる。
また、図１および図２に示す例のように、閉空間４は、枠部２ａを構成する複数の絶縁
層を貫通して設けられていても良い。このことで、閉空間４の体積を大きくすることができるため、蓋体１２および枠部２ａの上面へ伝わる熱の量をより低減させることができる。よって、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇をより低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。よって、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、図１および図２に示す例のように枠部２ａは、平面視して外形が矩形状であり、閉空間４は電子素子実装部１１を挟むように、枠部２ａの対向する両辺のそれぞれに設けられていてもよい。このことで、蓋体１２に伝わる熱をバランスよく分散することができる。よって、蓋体１２と枠部２ａとの間に剥がれ、またはクラック等の発生をより低減させることができる。
また、図２に示す例では、閉空間４は平面視において矩形状であり、また蓋体１２の各辺に沿って設けられている。このことで、閉空間４の体積をより大きくすることができる。よって、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇を低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。よって、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、図１〜図２に示す例のように閉空間４は平面視において、蓋体１２と重なる領域を有していることで、より、蓋体１２へ熱が伝達されることを低減させることができる。よって、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇をさらに低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。よって、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、図１に示す例のように、閉空間４は円柱状であってもよい。このことで、例えば閉空間４に充填されたガスが閉空間４内部で熱せられ膨張した場合、膨張による応力が均等に分散される。よって、閉空間４が矩形状である場合に比べて、枠部２ａにクラック、または割れ等が発生することをさらに低減させることができる。なお、この時、閉空間４は完全な円柱状でなくてもよく、製造誤差による形状も含まれる。例えば、縦断面視において、上面または下面へ向かってすぼんでいる、縦断面視で中央部が膨らんでいる、または平面視で完全な円状でなく、一部が歪んでいる形状も含まれる。
閉空間４が平面視で円状の形状を有する場合、その半径は０．０５ｍｍ以上で蓋体１２へ熱が伝達されることを低減させる効果を得ることができる。また、閉空間４の平面視における半径が０．１ｍｍ以上とすることで、より蓋体１２へ熱が伝達されることを低減させる効果を向上させることが可能となる。
また、閉空間４と枠部２ａとの断面視における面積の割合は、閉空間４の割合が２０％以上であることで、より枠部２ａの広い領域で熱伝導率が低い部分を設けることが可能となる。よって、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇を低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。なお、この時の断面視の位置として、例えば閉空間４が平面視で円形状である場合は、円の直径部分を枠部２ａの辺と垂直方向に断面視した箇所であり、また例えば閉空間４が平面視で矩形状である場合は、枠部２ａの辺と垂直方向に閉空間４の中点を通
るようにして断面視した箇所である。
また、図３〜図４に示す例のように、平面視において、枠部２ａの各辺にそれぞれ閉空間４が設けられていることで、蓋体１２の熱を均一とすることができる。よって、蓋体１２の各方向における熱膨張の挙動を同様にすることができるため、枠部２ａにクラック、または割れ等が発生することをより低減させることができる。
また、閉空間４に充填されるガスは、窒素と水素を含む混合気体としてもよい。このことで、閉空間４内部の気圧、または閉空間４内部または周囲の温度が急激に変化した場合においても、閉空間４内部に水滴等が発生することを低減させることが可能となる。よって、閉空間４の内壁等が腐食することを低減させることができる。特に基体２が電気絶縁性セラミックスから成る場合、閉空間４内部で還元反応などが起こりづらく、セラミックスの絶縁性を良好に保つことができる。
図３（ａ）に示す例では、枠部２ａは、平面視で外形が矩形状であり、閉空間４は枠部２ａの各辺のそれぞれの中央部近傍に設けられている。一般的に、電子素子１０は発熱する発熱部が偏っていることがある。例えば発熱部が電子素子１０の中央付近にある場合、発熱部で発生した熱は同心円状に伝達される。このとき、閉空間４が枠部２ａの各辺の中央部付近に設けられていることで、一番熱が伝わりやすい（温度が上がりやすい）部分で蓋体１２または枠部２ａの上面に熱を伝わりづらくすることができる。このことで、より効率的に、基板２ｂから枠部２ａを通して蓋体１２および枠部２ａの上面部分の温度上昇を低減させることが可能となり、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。よって、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
図３（ｂ）に示す例では、枠部２ａは、平面視で外形が矩形状であり、閉空間４は各角部の近傍に設けられている。このとき、例えば発熱部が電子素子１０の角部付近にある場合、閉空間４が枠部２ａの各角部付近に設けられていることで、枠部２ａが電子素子１０の発熱による熱で膨張した場合、枠部２ａのＸＹ平面方向に対する熱膨張を閉空間４で吸収することができる。よって、最もクラック等が入りやすい枠部２ａの角部近傍の応力緩和が可能となる。
図４（ａ）に示す例では、枠部２ａは、平面視で外形が矩形状であり、閉空間４は各辺のそれぞれの中央部近傍および角部近傍にそれぞれ設けられている。このとき、例えば発熱部の位置を特定できない場合、または複数の発熱部が中央部および角部と散らばって配置されている場合において、散らばって配置されている発熱部のそれぞれの熱をより近いところで伝わりづらくすることができる。よって蓋体１２および枠部２ａの上面部分の温度上昇を低減させ、また蓋体１２の熱分布を均一にさせることが可能となる。よって、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができ、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
図４（ｂ）に示す例では、枠部２ａは、平面視で外形が矩形状であり、閉空間４は各辺のそれぞれの中央部近傍に複数設けられている。このことで、例えば発熱部が電子素子１０の中央部付近にある場合、一番熱が伝わりやすい（温度が上がりやすい）部分で蓋体１２または枠部２ａの上面に熱をより伝わりづらくすることができる。よって蓋体１２および枠部２ａの上面部分の温度上昇をより低減させることが可能となる。またこの時、一番熱が伝わりやすい（温度が上がりやすい）部分でも特に熱の上昇が大きい個所に設ける閉空間４の体積（または平面視における面積）を大きくすることでより効果を発揮させるこ
とが可能となる。
図５に示す例では、閉空間４は開口部２ｃの全周を囲むように連なって設けられている。このことで、蓋体１２と枠部２ａとを接合している部分について重点的に熱が伝わることを低減させることができる。よって、蓋体１２と枠部２ａとの接合部および、蓋体１２と枠部２ａとの間を接合する接合材にかかる応力を低減させることが可能となる。このことから、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、閉空間４が開口部２ｃを囲むように連なって設けられていることで、閉空間４に充填されたガスが閉空間４内を流動（対流）することが可能となる。この閉空間４に充填されたガスの流動（対流）によって、枠部２ａの温度分布を低温で一定とすることが可能となる。よって、蓋体１２または枠部２ａの上面に熱を伝わりづらくすることができるとともに、熱膨張の挙動の違いによる枠部２ａへの負担を低減させることができる。よって、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック、または枠部２ａにクラックまたは割れ等が発生することを低減させることができる。
次に、図１および図２を用いて、電子装置２１について説明する。図１および図２に示す例において、電子装置２１は電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０と、を有している。
電子素子１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子、または半導体回路素子等が用いられる。図１および図２に示す例においては、電子素子１０の各電極は、接続部材１３（ボンディングワイヤ）によって電子素子接続用パッド３に電気的に接続されている。また、図１〜図５に示す例では電子素子１０と電子素子実装用基板１は接続部材１３（ボンディングワイヤ）によって接続されているが接続部材１３は例えば金もしくはハンダから成るボール、銅等の金属材料からなるリード（ＴＡＢ実装）、または樹脂等からなる異方性導電樹脂等であっても良い。
なお、図示していないが、電子素子１０の下面と基体２の電子素子実装用基板１とは、例えば熱硬化性の樹脂等で接合することで、電子素子１０を強固に実装し、取り扱い時等において電子素子１０の位置ズレを低減させることができる。また、電子素子１０を実装する工程において、電子素子１０の下面と基体２の電子素子実装部１１との間に上述の熱硬化性の樹脂等を介することで、実装等の工程において基体２と電子素子１０とが擦れて、ダスト等が発生することを低減させることができる。
また、図１および図２に示す例では、電子装置２１は枠部２ａの上面に蓋体１２を有している。蓋体１２は図示していないが熱硬化性の樹脂、または金属材料からなるろう材等から成る接合部材により枠部２ａと接合されている。このとき蓋体１２は、例えば電子素子実装用基板１に実装される電子素子が半導体回路素子、またはジャイロセンサー等である場合、金属または樹脂等から成る光の透過性を有さない材料から構成されていてもよい。
また、蓋体１２は、例えば電子素子実装用基板１に実装される電子素子がＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子である場合、ガラス、水晶、または樹脂から成る光の透過性を有する材料から構成される。なお、例えば蓋体１２は、平面視して外形が矩形状であって、外形の一辺の長さが２．５ｍｍ〜９５ｍｍであって、上下方向の長さが例えば０．１ｍｍ〜５ｍｍである。蓋体１２の熱膨張率は蓋体１２がガラスから成る場合、例えば、６×１０−６／℃〜１１×１０−６／℃である。
本発明の電子装置２１は、上述の電子素子実装用基板１を有することにより、蓋体１２と枠部２ａとの接合箇所の剥がれまたはクラックを低減することが可能となり、電子装置２１の信頼性の向上を図ることが可能となる。
次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、基体２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基体２を形成することができる。
また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、外部回路接続用電極９、および貫通導体や内部配線を含んだ内部配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（３）次に基体２となるセラミックグリーンシートを作製する。また、基体２が凹部を有する場合、凹部を有する基体２を作製するためには、例えば枠部２ａおよび基板２ｂとなるセラミックグリーンシートを作製して後述する積層して加圧する工程により一体化させる方法がある。枠部２ａとなるセラミックグリーンシートは例えば金型、またはレーザー加工を用いて開口部２ｃとなる部分を打ち抜くことで作製することができる。また、複数のセラミックグリーンシートを積層して加圧し、セラミックグリーンシート積層体を作製してから開口部２ｃとなる部分を打ち抜いてもよい。
なおこの時、枠部２ａとなるセラミックグリーンシートに閉空間４となる貫通孔をあけておいたセラミックグリーンシートの上面および下面または上面のみに貫通孔をあけていないセラミックグリーンシートを積層することで閉空間４を作製することができる。このとき、閉空間４となる貫通孔を設けるセラミックグリーンシートは事前に積層していても構わないし、それぞれ貫通孔を設けた後複数のセラミックグリーンシートを積層しても構わない。また、閉空間４となる貫通孔を設ける方法としては、例えば金型、またはレーザー加工を用いることができる。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより
基体２となるセラミックグリーンシート積層体を作製する。このとき、上述した枠部２ａとなるセラミックグリーンシートと基板２ｂとなるセラミックグリーンシートを積層して加圧することで一体化した基体２となるセラミックグリーンシート積層体を作製することができる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、基体２が複数配列された多数個取り基板を得る。なお、この工程によって、前述した金属ペーストは、基体２となるセラミックグリーンシートと同時に焼成され、電子素子接続用パッド３、外部回路接続用電極９、内部配線導体または外部配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基体２に分断する。この分断においては、基体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により基体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
上記（１）〜（６）の工程によって、電子素子実装用基板１が得られる。なお、上記（１）〜（６）の工程順番は指定されない。
このようにして形成された電子素子実装用基板１に電子素子１０を実装することで、電子装置２１を作製することができる。
（第２実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図６を参照しつつ説明する。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、閉空間４の形状が異なっている点である。
図６に示す例では、閉空間４は縦断面視において電子素子実装用基板１の下面側の幅が上面側の幅と比較して小さい形状となっている。この形状により、蓋体１２および枠部２ａの上面側に、熱がより伝わることを低減させることができる。よって、蓋体１２と枠部２ａの熱膨張の挙動を小さくすることができる。このことで、蓋体１２と枠部２ａとの接合部にかかる応力を低減させることが可能となり、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、図６に示す例のように、閉空間４が断面視において電子素子実装用基板１の下面側の幅を小さくすることで、枠部２ａの下面側の熱抵抗を上面側と比較して低くすることができる。このことで、電子素子実装用基板１の下面側へ熱が伝わる動きを助長することができる。よって、蓋体１２および枠部２ａの上面側に熱がより伝わることを低減させることができ、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。なお、このとき、下面側の閉空間４の幅は上面側の幅と比較して０．８倍以下であるとよい。
なお、図６に示す例のような閉空間４を作製する方法としては、例えば基体２が電気絶縁性セラミックスから成る場合、セラミックグリーンシートに閉空間４となる貫通孔を作製する工程において、平面視で大小異なる貫通孔を設けておく。その後、それぞれの貫通
孔が重なるように、それぞれのセラミックグリーンシートを積層して加圧することで、上下で幅の異なる閉空間４を作製することができる。
（第３実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図７を参照しつつ説明する。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、閉空間４が断面視でそれぞれ重なっていない（ずれている）点である。
図７に示す例では、閉空間４は断面視でそれぞれ異なる位置に設けられており、上面側に位置する閉空間４が下面側に位置する閉空間４よりも外側に位置している。この形状では、閉空間４が基板２ｂからの熱を蓋体１２への熱伝導を阻害するように配置されていることになる。よって、蓋体１２および枠部２ａの上面側に熱が伝わることをより低減させることができる。よって、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、比較的小さい閉空間４を枠部２ａに複数設けることで、例えば枠部２ａの１辺の長さと同程度の大きい閉空間４を1つ設ける場合と比較して、枠部２ａの上面の平坦度を
良好にすることができる。よって、蓋体１２等の実装性を向上させることが可能となる。
（第４実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１および電子装置２１について、図８を参照しつつ説明する。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、閉空間４の直下の基板２ｂに穴部５が設けられている点である。
図８に示す例では、枠部２ａの下部に設けられた閉空間４と、基板２ｂの上面に設けられた穴部５とがあり、閉空間４と穴部５とは平面視において重なる領域を有し、閉空間４は穴部５と比較して体積が大きい。このことで、電子素子１０で発生した熱を下面側へ伝わるように誘導することができ、蓋体１２および枠部２ａの上面側に熱が伝わることをさらに低減させることができる。よって、蓋体１２と枠部２ａとの接合部に剥がれ、またはクラック等が発生することを低減させることができる。
また、図８に示す例では閉空間４は縦断面視において、基体２の高さ方向に大きい形状となっている（６０％以上となっている）。一般的に、近年、電子装置２１が設けられる電子機器は小型化と高機能化が要求されており、電子装置２１の外部の温度も上昇傾向となっている。このように、閉空間４が基体２の断面視における高さ方向に大きい形状であると、外部からの熱も遮断することができ、電子素子１０および基体２の内側部分が外部からの熱によって温度を上昇させられることを低減させることができる。このことで、電子素子１０が熱による誤作動を起こすことを低減させることができる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図１〜図８に示す例では、電子素子接続用パッド３、外部回路接続用電極９、または閉空間４の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態における電子素子接続用パッド３、外部回路接続用電極９、または閉空間４の配置、数、形状などは指定されない。
また、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。
１・・・・電子素子実装用基板
２・・・・基体
２ａ・・・枠部
２ｂ・・・基板
２ｃ・・・開口部
３・・・・電子素子接続用パッド
４・・・・閉空間
５・・・・穴部
９・・・・外部回路接続用電極
１０・・・電子素子
１１・・・電子素子実装部
１２・・・蓋体
１３・・・接続部材
２１・・・電子装置

Claims (6)

  1. 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲む枠部と、
    前記枠部の内部から前記基板の内部にかけて位置するとともに、ガスで充填された閉空間と、を有する基体と、
    前記基体の下面に形成された外部回路接続用電極とを備えた電子素子実装用基板。
  2. 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された閉空間が形成された枠部と、を有する基体と、
    前記基体の下面に形成された外部回路接続用電極とを備え、
    前記電子素子実装部を通る断面視において、前記閉空間の下端の横幅は前記閉空間の上端の横幅よりも狭いことを特徴とする電子素子実装用基板。
  3. 複数の絶縁層から構成され、上面の中央領域に電子素子が実装される電子素子実装部を有する基板と、前記基板の上面に形成され、前記電子素子実装部を取り囲むとともに、内部にガスが充填された複数の閉空間が形成された枠部と、を有する基体と、
    前記基体の下面に形成された外部回路接続用電極とを備え、
    前記電子素子実装部を通る断面視において、前記枠部の２つの断面の一方には、前記複数の閉空間が高さ方向および幅方向において互いに異なる位置に存在することを特徴とする電子素子実装用基板。
  4. 前記ガスは、窒素と水素を含む混合気体であることを特徴とする
    請求項１乃至請求項３のいずれかに記載の電子素子実装用基板。
  5. 前記閉空間は円柱状であることを特徴とする
    請求項１乃至請求項４のいずれかに記載の電子素子実装用基板。
  6. 請求項１乃至請求項５のいずれかに記載の電子素子実装用基板と、
    前記電子素子実装用基板の前記電子素子実装部に実装された電子素子とを備えたことを特徴とする電子装置。
JP2015103495A 2015-05-21 2015-05-21 電子素子実装用基板および電子装置 Active JP6495740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015103495A JP6495740B2 (ja) 2015-05-21 2015-05-21 電子素子実装用基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015103495A JP6495740B2 (ja) 2015-05-21 2015-05-21 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JP2016219616A JP2016219616A (ja) 2016-12-22
JP6495740B2 true JP6495740B2 (ja) 2019-04-03

Family

ID=57581527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015103495A Active JP6495740B2 (ja) 2015-05-21 2015-05-21 電子素子実装用基板および電子装置

Country Status (1)

Country Link
JP (1) JP6495740B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6483854B2 (ja) * 2016-05-20 2019-03-13 京セラ株式会社 電子素子実装用基板および電子装置
KR102467001B1 (ko) * 2017-12-05 2022-11-14 삼성전자주식회사 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
CN114072912A (zh) * 2019-10-11 2022-02-18 日本碍子株式会社 封装体
JP7458825B2 (ja) 2020-02-28 2024-04-01 キヤノン株式会社 パッケージおよび半導体装置
JPWO2022190623A1 (ja) * 2021-03-09 2022-09-15

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147027U (ja) * 1987-03-17 1988-09-28
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール
JP3894915B2 (ja) * 2003-09-25 2007-03-22 京セラ株式会社 発光素子収納用パッケージおよび発光装置
JP2005223078A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd 回路モジュール
JP4637647B2 (ja) * 2005-05-26 2011-02-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2010154279A (ja) * 2008-12-25 2010-07-08 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
JP5407078B2 (ja) * 2010-02-24 2014-02-05 新光電気工業株式会社 半導体パッケージ
JP5623184B2 (ja) * 2010-08-26 2014-11-12 京セラ株式会社 配線基板および撮像装置

Also Published As

Publication number Publication date
JP2016219616A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6495740B2 (ja) 電子素子実装用基板および電子装置
WO2016042819A1 (ja) 電子素子実装用基板および電子装置
JP6496026B2 (ja) 配線基板および電子装置
JP6140834B2 (ja) 配線基板および電子装置
JP6705861B2 (ja) 電子装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6297923B2 (ja) 撮像素子実装用基板及び撮像装置
JP2018088443A (ja) 電子素子実装用基板および電子装置
JP6204610B2 (ja) 電子素子実装用基板および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6483470B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP6400985B2 (ja) 電子素子実装用基板及び電子装置
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP6258768B2 (ja) 配線基板および電子装置
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
JP2014165315A (ja) 電子素子搭載用基板および電子装置
JP2015141933A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6495740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150