JP6489145B2 - 電子部品及び電子部品の製造方法 - Google Patents

電子部品及び電子部品の製造方法 Download PDF

Info

Publication number
JP6489145B2
JP6489145B2 JP2017062774A JP2017062774A JP6489145B2 JP 6489145 B2 JP6489145 B2 JP 6489145B2 JP 2017062774 A JP2017062774 A JP 2017062774A JP 2017062774 A JP2017062774 A JP 2017062774A JP 6489145 B2 JP6489145 B2 JP 6489145B2
Authority
JP
Japan
Prior art keywords
board
substrate
sub
electronic component
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017062774A
Other languages
English (en)
Other versions
JP2018166152A (ja
Inventor
勲 松井
勲 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2017062774A priority Critical patent/JP6489145B2/ja
Publication of JP2018166152A publication Critical patent/JP2018166152A/ja
Application granted granted Critical
Publication of JP6489145B2 publication Critical patent/JP6489145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、フレキシブルな構造を有する電子部品及び電子部品の製造方法に関する。
モジュールを小型化及び高密度実装するために、フレキシブル基板とリジット基板を用いて複数の基板間を接続する技術がある。
特許文献1は、回路基板はフレキシブル部とリジット部を備え、コネクタピンを包囲するように設けられたコネクタハウジングの空間に合わせてフレキシブル部を折り曲げることにより回路基板をコネクタハウジング内に収容することを開示している。
さらに、この特許文献1では、配線が形成されたカバー部材を備え、当該配線と回路基板とを圧接することを開示している。
特許文献2は、フレキシブル基板とリジット基板とを備え、フレキシブル基板を折り曲げることにより立方体状もしくは直方体状となる多軸サーボアンプを開示している。
特許文献3は、配線基板と、リジット部とフレキ部を有するキャリア基板を備え、フレキ部を上方に向かって折れ曲げてキャリア基板と配線基板とを接続する構造を開示している。
特開2005−191130号公報 特開2005−117013号公報 特開2002−314039号公報
ところで、上記のように構成された特許文献1〜3には、リジット基板の間に配置されたフレキシブル基板を介して、リジット基板が折れ曲がる構成が示されているが、この構成がマザーボードとなる主基板に対してどのような位置関係にあるのが明確でなく、配置によっては省スペース化の妨げとなるという問題があった。
この発明は、上述した事情に鑑みてなされたものであって、高密度実装及び全体の小型化を実現することができる電子部品及び電子部品の製造方法を提供する。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第1形態に示される電子部品では、主基板と、複数の基板がフレキシブルに連結されかつ少なくとも1つの基板が前記主基板上に折り曲げられた状態で設置された副基板と、を有し、前記副基板の一部は、前記主基板の一方の面に接続されることを特徴とする。
本発明の第2形態に示される電子部品の製造方法では、主基板上に、複数の基板がフレキシブルに連結されてなる副基板の一部を接触設置した上で、該副基板の他部を、折り曲げた状態で前記主基板の一方側の面に接続させることを特徴とする。
本発明によれば、副基板の一部が折り曲げられた状態で、主基板の一方の面に接続されることで、基板の高密度実装及び全体の小型化を実現できる。
本発明に係る電子部品の正面図である。 本発明の第1実施形態に係る電子部品の正面図である。 第1実施形態に使用される副基板の平面図である。 本発明以前のLSI素子におけるリード端子ピンを示す図である。 本発明の第2実施形態に係る電子部品の正面図である。
本発明の最小構成について図1を参照して説明する。
図1は本発明に係る電子部品100であって、マザーボードとなる主基板1と、主基板1上に搭載された副基板2とを有する。
副基板2は、複数の基板Cがフレキシブルに連結されかつ少なくとも1つの基板Cが主基板1上に設置されている。すなわち副基板2は、少なくとも一部が他の部分より柔軟な材料により形成されていて、曲げ変形し易く構成されている。
また、この副基板2は、基板Cの一部(符号C´で示す)が折り曲げられた状態で主基板1の一方の面に接続されている。
そして、副基板2の一部が折り曲げられることで、基板Cの高密度実装及び全体の小型化が実現できる。
なお、図1において、符号3で示すものは基板Cで発生した熱を外部に放出するために発熱部品として設けられたヒートシンクである。

以上詳細に説明したように本発明に示される電子部品100では、副基板2の一部が折り曲げられた状態で、主基板1の一方の面に接続されることにより、基板Cの高密度実装及び主基板11となるマザーボードの小型化を実現できる。
なお、本発明の電子部品100では、「主基板11上に、複数の基板Cがフレキシブルに連結されてなる副基板12の一部を接触設置した上で、該副基板12の他部を、折り曲げた状態で主基板11の一方側の面に接続させることを特徴とする電子部品の製造方法」が適用されている。
(第1実施形態)
本発明の第1実施形態について図2〜図4を参照して説明する。
図2は第1実施形態に係る電子部品101であって、マザーボードとなる主基板11と、主基板11上に搭載された副基板12とを有する。
副基板12は、複数の基板C1〜C5と、これら基板C1〜C5の間に設けられて該基板C1〜C5をフレキシブルに接続するフレキシブル基板13と、を有するものであって、これら基板C1〜C5の中で、少なくとも1つの基板(本例では基板C1)が主基板11上に設置されている。
また、これら各基板C1〜C5は、リジッド基板からなる実装基板21〜25と、該実装基板21〜25上に搭載された電子モジュール31〜35(LSILarge Scale Integration)素子31、メモリ素子32,33、電源素子34,35)とからなる。
なお、これらLSI素子31、メモリ素子32,33、電源素子34,35は、それぞれが発熱する発熱部品である。
また、実装基板21〜25としては、誘電率の低い低タンデルタ材を用いることで伝送損失を抑えている。
具体的構成としては、基板C1は、副基板12の中央部に位置するLSI実装基板21と、該LSI実装基板21の上面にリード端子26を介して設置されたLSI素子31とからなり、LSI実装基板21の下面は、はんだ27を介してマザーボードとなる主基板11の上面に電気的に接続されている。なお、LSI素子31としてビルドアップ基板が使用されている。
基板C2,C3は、基板C1の両側でかつ該基板C1を挟むように位置するものであって、メモリ実装基板22,23と、メモリ実装基板22,23に実装されたメモリ素子32,33とからなる。
基板C4,C5は、基板C2,C3の外側でかつ副基板12の端部に位置するものであって、電源実装基板24,25と、電源実装基板24,25に実装されたコンバータとしての電源素子34,35とからなる。
これら電源素子34,35を実装する電源実装基板24,25は、隣接するメモリ実装基板22,23に対して折り曲げられた上で、マザーボードとなる主基板11上の電源端子(図示略)にコネクタ36を介してそれぞれが接続されている。
そして、以上のように構成された副基板12にて、図3に示すように、フレキシブル基板13を介して電子モジュールを構成するLSI素子31、メモリ素子32,33及び電源素子34,35が互いに接続されることで、電子モジュール内にてデータ信号D/電源及びGND(Ground)に係る信号Aの送受信が行われることになる。その結果、はんだ27に対応してLSI実装基板21に設けられたI/O(Input/Output)ピンの数を減少させることができる。
なお、図4は、本発明以前におけるLSI素子のリード端子ピンを示すものであり、実線で示すピンがデータ処理に係るリード端子ピン、太線で示すピンが電源に接続される端子ピン、破線で示すピンがGNDに接続される端子ピンである。
そして、これら図3及び図4を比較して分かるように、本実施形態(図3参照)では、はんだ27に対応してLSI実装基板21に設けられたI/O(Input/Output)ピンの数を減少させることができる。その結果、BGA接続部やTH(スルーホール)で発生する不具合を抑制することができる。
具体的には、本発明以前(図4参照)では、主基板上に電源素子及びメモリ素子が設けられており、LSI素子(LSIパッケージ)と、主基板上のメモリ素子及び電源素子を接続するために、主基板とLSIパッケージ間のI/O端子ピンが増えることになる。
これに対して実施形態に係る電子部品101では、副基板12上にメモリ素子32,33や電源素子34,35が実装されているので、これら素子を含む副基板12上の電子モジュール31〜35内で信号の送受信が行われることになり、主基板11と、LSIパッケージを含む副基板12との間のI/O端子ピン全体の数を減少させることが可能となる。
一方、図2に示されるように、主基板11とは異なる側に位置する副基板12の上面には、ヒートシンク40が配置されている。
このヒートシンク40は、副基板12と対向する側に複数の被接触面41が設けられた多角形状に形成されている。
これら被接触面41は、副基板12の発熱源となる基板C1〜C5内のLSI素子31、メモリ素子32,33、電源素子34,35のいずれかに接触するものであって、フレキシブル基板13を介して折れ曲がることで、これらLSI素子31、メモリ素子32,33に接触される。
すなわち、本実施形態の副基板12では、電子モジュールの中で、中間に位置するLSI素子31、メモリ素子32,33がフレキシブル基板13を介して折れ曲がることで、被接触面41を介してヒートシンク40に接触されている。
一方、副基板12の端部に位置しかつ電源素子34,35が搭載される基板C4,C5は、他の基板C1〜C3に対して折れ曲がるように配置されている。
具体的には、副基板12において、中央に位置する基板C1両側の基板C2,C3は、フレキシブル基板13を介して主基板11から離れる斜め方向に延在している。
また、副基板12の端部に位置する基板C4,C5は、フレキシブル基板13を介して、基板11に向けてほぼ垂直に折曲されることで、該主基板11の該当箇所に接続される。
なお、本例では、基板C4,C5が電源素子34,35を搭載していることから、折れ曲がることで、コネクタ36を介して主基板11上の電源端子(図示略)に接続される。そして、副基板12の一部となる基板C4,C5が折り曲げられることで、基板C1〜C5の高密度実装及び全体の小型化が実現できる。
以上詳細に説明したように本発明の第1実施形態に係る電子部品101では、副基板12に設置された基板C1〜C5の一部が折り曲げられた状態で、主基板11の一方の面に接続されることにより、基板C1〜C5の高密度実装及び主基板11となるマザーボードの小型化を実現できる効果を奏する。
また、第1実施形態に係る電子部品101では、ヒートシンク40が複数の被接触面41を有する多角形状に形成されていることから、副基板12の基板C1〜C5を折り曲げることで、これら基板C1〜C5を該ヒートシンク40の被接触面41に接触させることができる。これにより、副基板12の効率的な冷却が可能となる。
(第2実施形態)
本発明の第2実施形態について図5を参照して説明する。
第2実施形態に係る電子部品102が、第1実施形態に係る電子部品101と構成を異にするのは主基板11に対する副基板12の配置である。
すなわち、第1実施形態の副基板12では、基板C1〜C5の一部(基板C1〜C3)がヒートシンク40の被接触面41に接触しているのに対して、第2実施形態の副基板12では、基板C1〜C5の全てがヒートシンク40の被接触面41に接触している。
これに伴い、電源素子34,35を搭載した基板C4,C5が主基板11側に折れ曲がらず、これに代えて、該基板C4,C5の端部に接続されるフレキシブル基板13が主基板11側に折れ曲がって、該フレキシブル基板13及びその末端のコネクタ36を介して主基板11上の電源端子(図示略)に接続されている。
なお、図5において符号42で示すものは、基板C1〜C5の電子モジュール31〜35を、ヒートシンク40の被接触面41に密着させるための接触パッドである。
そして、以上詳細に説明したように本発明の第2実施形態に係る電子部品102では、副基板12の末端のフレキシブル基板13が折り曲げられた状態で、主基板11の一方の面に接続されることにより、第1実施形態と同様に、基板C1〜C5の高密度実装及び主基板11となるマザーボードの小型化を実現できる。
また、第2実施形態に係る電子部品102では、ヒートシンク40が複数の被接触面41が設けられた多角形状に形成されていることから、副基板12の基板C1〜C5を折り曲げることで、これら基板C1〜C5の全てを該ヒートシンク40の被接触面41に接触させることができる。これにより、副基板12の効率的な冷却が可能となる。
なお、上記実施形態では、副基板12内にLSI素子31、メモリ素子32,33、電源素子34,35を搭載した基板C1〜C5を設けたが、これは一例であって異なる素子を設けても良く、その設置数も限定されるものではない。
また、実施形態におけるフレキシブル基板とリジッド基板とは、相対的に変形が容易な方をフレキシブル基板と称し、相対的に変形し難い方をリジッド基板と称して区別しており、絶対的な曲げ変形の容易さにより区別するものではない。したがって、相対的にわずかでも柔軟性(曲げ変形の容易さ)が異なる基板を組み合わせることによって、フレキシブルな方の基板をリジッドな方の基板の面に対して僅かでも立体的に変形させることができれば、電子機機器の高密度化、あるいは小型化の効果を期待することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明はフレキシブルな構造を有する電子部品及び電子部品の製造方法に関する。
1 主基板
2 副基板
3 ヒートシンク
11 主基板
12 副基板
13 フレキシブル基板
21 実装基板
22 実装基板
23 実装基板
24 実装基板
25 実装基板
31 LSI素子
32 メモし素子
33 メモリ素子
34 電源素子
35 電源素子
36 コネクタ
40 ヒートシンク
41 被接触面
100 電子部品
101 電子部品
102 電子部品
C(C1〜C5) 基板

Claims (8)

  1. 主基板と、
    直列に配置された複数の基板が複数個所で互いにフレキシブルに連結されかつ少なくとも1つの基板が主基板に前記フレキシブルに連結された個所で一方の面の側および他方の面の側へ折り曲げられた状態で設置された副基板と、
    この副基板の前記主基板と反対側の他方の面の側に設けられ、前記複数の基板の少なくとも一部と接触する放熱部品と、
    を有し、
    前記複数の基板のうち端部に配置された基板は、前記副基板の一部として、前記主基板の一方の面に接続され、
    前記副基板の一部は、前記主基板から離れる方向に延在するように設けられて前記放熱部品に接触するとともに、
    前記主基板にほぼ垂直に折曲されることで、該主基板の該当箇所に接続されることを特徴とする電子部品。
  2. 前記副基板の一部には、前記主基板の該当箇所に接続するためのコネクタが設けられていることを特徴とする請求項1に記載の電子部品。
  3. 前記副基板は、前記複数の基板と、これら基板の間に設けられて該基板をフレキシブルに接続するフレキシブル基板と、を有することを特徴とする請求項1または2のいずれか1項に記載の電子部品。
  4. 前記各基板は、リジット基板と、該リジット基板上に搭載される発熱部品とからなることを特徴とする請求項1〜3のいずれか1項に記載の電子部品。
  5. 前記主基板とは異なる側に位置する前記副基板の面には、放熱部品が接触配置され、
    前記副基板は前記発熱部品を前記放熱部品の複数面に接触するように設けられることを特徴とする請求項4に記載の電子部品。
  6. 前記放熱部品は底面が複数の面から形成され、
    前記副基板は、前記放熱部品の形状に対応して折り曲げられて該放熱部品に接触することを特徴とする請求項5に記載の電子部品。
  7. 前記副基板の中央部に位置する基板としてLSIが設置され、
    このLSIは前記主基板に対して電気的に結合されることを特徴とする請求項1〜6のいずれか1項に記載の電子部品。
  8. 主基板上の一方の面に、直列に配置された複数の基板が複数個所で互いにフレキシブルに連結されてなる副基板の一部を接触設置した上で、該副基板の他部を、折り曲げて、前記複数の基板の少なくとも一部を前記主基板と離れる方向へ曲げて放熱部品へ接触させるとともに、さらに、前記主基板に向けてほぼ垂直に折曲することで、該主基板の一方の面の該当箇所に接続することを特徴とする電子部品の製造方法。
JP2017062774A 2017-03-28 2017-03-28 電子部品及び電子部品の製造方法 Active JP6489145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017062774A JP6489145B2 (ja) 2017-03-28 2017-03-28 電子部品及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017062774A JP6489145B2 (ja) 2017-03-28 2017-03-28 電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2018166152A JP2018166152A (ja) 2018-10-25
JP6489145B2 true JP6489145B2 (ja) 2019-03-27

Family

ID=63922690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017062774A Active JP6489145B2 (ja) 2017-03-28 2017-03-28 電子部品及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6489145B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284896A (ja) * 1987-05-15 1988-11-22 Fujitsu Ltd 電子部品の実装構造
JPH04117460U (ja) * 1991-03-29 1992-10-21 新電元工業株式会社 放熱器
US7425760B1 (en) * 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
JP2010199216A (ja) * 2009-02-24 2010-09-09 Fujitsu Ltd 部品実装構造及び部品実装方法
JP6116519B2 (ja) * 2014-05-02 2017-04-19 三菱電機株式会社 増幅装置

Also Published As

Publication number Publication date
JP2018166152A (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
US6040624A (en) Semiconductor device package and method
US6707684B1 (en) Method and apparatus for direct connection between two integrated circuits via a connector
US9781863B1 (en) Electronic module with cooling system for package-on-package devices
US6717275B2 (en) Semiconductor module
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
WO2006121489A2 (en) Compact module system and method
US9119320B2 (en) System in package assembly
KR100389225B1 (ko) 반도체 장치
US7652367B2 (en) Semiconductor package on package having plug-socket type wire connection between packages
US11096290B2 (en) Printed circuit board with edge soldering for high-density packages and assemblies
JP6070977B2 (ja) 電子回路装置
JP6489145B2 (ja) 電子部品及び電子部品の製造方法
JP2011233837A (ja) 光トランシーバ
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路***和电子设备
JP7115032B2 (ja) 基板
US6590159B2 (en) Compact stacked electronic package
JP2011155199A (ja) 回路実装基板
JP4871676B2 (ja) 電子回路装置
JP2017112144A (ja) 電子装置、熱伝導部材、及び電子装置の製造方法
JP2007027304A (ja) 電子回路のシールド構造
JP4735088B2 (ja) サーボアンプモジュール
US20230197635A1 (en) Stiffener ring for packages with micro-cable/optical connectors
JPWO2004112450A1 (ja) 基板実装方法及び実装構造
JP7494901B2 (ja) 回路基板モジュール
JP7412644B2 (ja) アンテナ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6489145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150