JP6485098B2 - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6485098B2 JP6485098B2 JP2015030608A JP2015030608A JP6485098B2 JP 6485098 B2 JP6485098 B2 JP 6485098B2 JP 2015030608 A JP2015030608 A JP 2015030608A JP 2015030608 A JP2015030608 A JP 2015030608A JP 6485098 B2 JP6485098 B2 JP 6485098B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- concentration
- wafer
- reducing agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電子デバイス及びその製造方法に関する。 The present invention relates to an electronic device and a manufacturing method thereof.
半導体素子、回路基板等の電子デバイスにおいて、はんだが接合される電極を形成する主導体材料として導電性が良好な低抵抗率の銅（Ｃｕ）が使用され、Ｃｕ膜の上にニッケル−リン（Ｎｉ−Ｐ）膜、金（Ａｕ）膜が順に形成された構造が知られている。Ｎｉ−Ｐ膜、Ａｕ膜を無電解めっきにより形成し、Ｎｉ−Ｐ膜を非磁性状態にするためにその中のＰリン濃度を１０％以上にすることが知られている。 In electronic devices such as semiconductor elements and circuit boards, low-resistance copper (Cu) having good conductivity is used as a main conductor material for forming an electrode to which solder is joined, and nickel-phosphorous ( A structure in which a Ni—P) film and a gold (Au) film are sequentially formed is known. It is known that the Ni-P film and the Au film are formed by electroless plating, and the P-phosphorus concentration in the Ni-P film is made 10% or more in order to make the Ni-P film non-magnetic.
Ｎｉ−Ｐ膜の上にＡｕ膜を形成する積層構造は、ガリウムヒ素（ＧａＡｓ）基板に形成したビアホールの内面のＮｉＧａＡｓ膜の上に形成されることも知られている。この場合、Ｎｉ−Ｐ膜に対するＮｉＧａＡｓ層の膜厚比が１．５未満とされる。このような層構造を採用する目的は、ＧａＡｓ基板に対するＮｉ−Ｐ膜の付着力を高くし、ＮｉＰ膜によるＧａＡｓ基板へのストレスを小さくするためである。この場合のＮｉ−Ｐ膜は、その上にＡｕ膜を形成するためのめっき給電層として使用され、Ｎｉ−Ｐ膜中のＰ濃度が６重量％〜１５重量％程度の範囲で設定される。 It is also known that a laminated structure in which an Au film is formed on a Ni-P film is formed on a NiGaAs film on the inner surface of a via hole formed in a gallium arsenide (GaAs) substrate. In this case, the thickness ratio of the NiGaAs layer to the Ni-P film is less than 1.5. The purpose of adopting such a layer structure is to increase the adhesion of the Ni-P film to the GaAs substrate and reduce the stress on the GaAs substrate by the NiP film. The Ni—P film in this case is used as a plating power supply layer for forming an Au film thereon, and the P concentration in the Ni—P film is set in the range of about 6 wt% to 15 wt%.
また、Ｃｕ膜の上にＮｉ−Ｐ膜を無電解めっきにより形成した後に、Ｃｕ、Ａｇ等のストライク膜を形成し、その後、ストライク膜上にＡｕ膜を無電解めっきにより形成する方法が知られている。この場合のストライク膜は、Ｎｉ−Ｐ膜とＡｕ膜の密着性を向上させ、ピンホール及び光沢ムラのないＡｕ膜を形成するために形成される。 Further, a method is known in which a Ni-P film is formed on a Cu film by electroless plating, a strike film such as Cu or Ag is formed, and then an Au film is formed on the strike film by electroless plating. ing. The strike film in this case is formed to improve the adhesion between the Ni-P film and the Au film and form an Au film free from pinholes and gloss unevenness.
上記のＮｉ−Ｐ膜では、外部環境やめっき条件により、その表面に酸化物や異常物が析出して黒く変色し、はんだ接合性が大きく低下するブラックパッドと呼ばれる腐食現象が発生する場合があり、特にＰ濃度が低い場合に発生しやすい。即ち、Ｎｉ−Ｐ膜の中のＰは、ある程度の高い濃度を確保することによりＮｉの腐食を防止する効果が高くなる。 In the above Ni-P film, depending on the external environment and plating conditions, oxides and abnormal substances may be deposited on the surface and turn black, and a corrosion phenomenon called a black pad may occur where the solderability is greatly reduced. In particular, it tends to occur when the P concentration is low. That is, P in the Ni—P film has a high effect of preventing Ni corrosion by securing a certain high concentration.
これに対し、Ｎｉ−Ｐ膜中のＰ濃度を高くしすぎると、ブラックパッドのようなＮｉ膜の腐食の発生を防止できる一方、Ｎｉ−Ｐ膜の上に形成される錫（Ｓｎ）合金はんだとの接合性が悪化するという不都合がある。これは、ＰとＳｎが合金を作らないからである。 On the other hand, if the P concentration in the Ni—P film is too high, the corrosion of the Ni film such as a black pad can be prevented, while the tin (Sn) alloy solder formed on the Ni—P film. There is an inconvenience that the bondability with the is deteriorated. This is because P and Sn do not form an alloy.
従って、ブラックパッドを防止しつつはんだとの接合性を向上するために、Ｐ濃度を７重量％〜９重量％として形成される中濃度リン型のＮｉ−Ｐ膜が使用されるが、時には１０重量％以上の高濃度リン型のＮｉ−Ｐ膜も使用されることもある。その一方で、下地のＣｕ膜との接合性を考慮し、Ｐ濃度を１％〜３％の範囲で設定される低リン型のＮｉ−Ｐ膜を用いる場合もある。 Accordingly, in order to improve the bondability with the solder while preventing the black pad, a medium concentration phosphorus type Ni—P film formed with a P concentration of 7 wt% to 9 wt% is used. A high-concentration phosphorus-type Ni-P film having a weight percent or more may also be used. On the other hand, considering the bondability with the underlying Cu film, a low phosphorus type Ni—P film in which the P concentration is set in the range of 1% to 3% may be used.
ところで、積層構造となるＣｕ膜、Ｎｉ−Ｐ膜及びＡｕ膜には線熱膨張係数に差が存在する。例えば、Ｎｉ−Ｐ膜中のＰ濃度を７％にした場合、Ｃｕ膜、Ｎｉ−Ｐ膜、Ａｕ膜の熱膨張係数はそれぞれ１６．８ｐｐｍ、１２．０ｐｐｍ、４．８０ｐｐｍとなる。このため、そのような線熱膨張係数の差が例えばリフロー時の加熱、冷却や実装後の熱サイクルによって膜の間に応力を発生させ、それらの膜が剥離し、電気的接続が不良になるおそれがある。なお、Ｃｕ膜上に形成されるＮｉ合金膜として、Ｎｉ−Ｐの他にニッケル−ホウ素（Ｎｉ−Ｂ）も使用される。 By the way, there is a difference in the linear thermal expansion coefficient between the Cu film, the Ni-P film, and the Au film that have a laminated structure. For example, when the P concentration in the Ni—P film is 7%, the thermal expansion coefficients of the Cu film, the Ni—P film, and the Au film are 16.8 ppm, 12.0 ppm, and 4.80 ppm, respectively. For this reason, such a difference in coefficient of linear thermal expansion causes stress between the films by, for example, heating, cooling during reflow, and thermal cycle after mounting, and these films peel off, resulting in poor electrical connection. There is a fear. Note that nickel-boron (Ni-B) is also used in addition to Ni-P as the Ni alloy film formed on the Cu film.
本発明の目的は、Ｃｕ膜とＮｉ合金膜の積層構造を有する電極のうちＮｉ合金膜の腐食を防止し、Ｎｉ合金膜とはんだとの接合を良好にしつつ、Ｃｕ膜とＮｉ合金膜の熱変化による剥離を防止するための電子デバイスとその製造方法を提供することにある。 The object of the present invention is to prevent the corrosion of the Ni alloy film among the electrodes having the laminated structure of the Cu film and the Ni alloy film, and to improve the bonding between the Ni alloy film and the solder, while maintaining the heat of the Cu film and the Ni alloy film. An object of the present invention is to provide an electronic device and a manufacturing method thereof for preventing peeling due to change.
本実施形態の１つの観点によれば、基板と、前記基板上に形成された下地金属膜と、前記下地金属膜の上に形成され、無電解めっきに使用される還元剤の元素の濃度が前記基板の一面に対して下から上の垂直方向で少なくとも３段で段階的に順に高くなる分布を有し、前記段階的な前記分布の最上層がそれより下の複数の層のそれぞれより厚く形成されたニッケル合金膜と、を有する電極と、前記電極における前記ニッケル合金層の前記元素の濃度が最高となる前記最上層に接合されたはんだと、を有する電子デバイスが提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
According to one aspect of this embodiment, the concentration of the element of the reducing agent formed on the substrate, the base metal film formed on the substrate, and the base metal film and used for electroless plating is thicker than each of the vertical direction have a stepwise sequentially higher distribution in at least three stages, a plurality of layers of the top layer is below that of the stepwise the distribution from bottom to top with respect to one surface of the substrate a nickel alloy film formed, an electrode having an electronic device having a solder the joined to the top layer to be the highest concentration of the element of said nickel alloy layer in the electrode.
The objects and advantages of the invention will be realized and attained by means of the elements and combinations particularly pointed out in the appended claims. It is to be understood that the foregoing general description and the following detailed description are exemplary and explanatory only and are not restrictive of the invention.
本実施形態によれば、Ｃｕ膜とＮｉ合金膜の積層構造を有する電極のうちＮｉ合金膜の腐食を防止し、Ｎｉ合金膜とはんだとの接合を良好にしつつ、Ｃｕ膜とＮｉ合金膜の熱変化による剥離を防止することができる。 According to the present embodiment, the corrosion of the Ni alloy film among the electrodes having the laminated structure of the Cu film and the Ni alloy film is prevented, and the bonding between the Ni alloy film and the solder is improved, while the Cu film and the Ni alloy film are formed. Peeling due to heat change can be prevented.
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。 Embodiments will be described below with reference to the drawings. In the drawings, similar components are given the same reference numerals.
（第１の実施の形態）
図１、図２は、第１実施形態に係る電子デバイスの製造方法を示す断面図である。
次に、図１（ａ）に例示する構造を形成するまでの工程を説明する。
(First embodiment)
1 and 2 are cross-sectional views illustrating a method for manufacturing an electronic device according to the first embodiment.
Next, steps required until a structure illustrated in FIG.
まず、基板として使用されるシリコン（Ｓｉ）ウエハ１の上に銅拡散防止膜２として例えばＴｉ膜をスパッタ法により例えば約１００ｎｍの厚さに形成する。Ｓｉウエハ１は、例えば約７００μｍの厚さで直径３００ｍｍの円板を基本形状とし、最終的に複数の領域に分割されて、例えば、半導体装置、回路基板、光モジュール、インターポーザ等の電子デバイスとして使用される。基板は、Ｓｉウエハ１に限られるものではなく、ガラスエポキシ樹脂基板、セラミック基板等を使用してもよい。なお、銅拡散防止膜２として、窒化シリコン、タンタル、窒化タンタル、窒化チタン等の膜を形成してもよい。
First, a Ti film, for example, is formed as a copper
次に、銅拡散防止膜２の上にめっき電極用金属膜として例えば銅シード膜３をスパッタ法により例えば約２００ｎｍの厚さに形成する。
Next, for example, a copper seed film 3 is formed on the copper
さらに、Ｓｉウエハ１の上にレジストパターン４を形成する。レジストパターン４は、銅シード膜３の上に例えばフォトレジストを塗布した後、これに露光、現像等を施すことにより形成され、開口部４ａを有している。開口部４ａは、複数の電極用パターンＡとこれらに繋がる配線用パターン（不図示）の平面形状に形成されている。複数の電極用パターンＡの開口部４ａの各々の平面形状は例えば直径が約１４０μｍの略円形で、互いのピッチが例えば約２００μｍとなるように形成される。
Further, a resist pattern 4 is formed on the
次に、銅拡散防止膜２と銅シード層３を電極に使用して電解めっき法によりレジストパターン４の開口部４ａの中にＣｕ膜５を例えば約４μｍの厚さに形成する。図１（ａ）に示す開口部４ａは電極用パターンＡであり、この中に形成されたＣｕ膜５のパターンは電極の一部となり、また、配線用パターン（不図示）の開口部の中のＣｕ膜５のパターンは配線となる。これにより、複数の開口部４ａ内の電極用パターンＡのＣｕ膜５は、例えば直径約１４０μｍの大きさとなり、ピッチが２００μｍとなるように形成される。なお、Ｃｕ膜５には他の元素、例えばニッケル、亜鉛が含まれる銅合金であってもよい。そのような金属として例えばＣｕに線熱膨張係数が近い金属、例えばＣｕ５５Ｎｉ４５、Ｃｕ３０Ｚｎ７０が使用されてもよい。
Next, using the copper
次に、図１（ｂ）に例示するように、フォトレジスト４を除去した後に、Ｃｕ膜５をマスクに使用し、露出した銅シード層３と銅拡散防止膜２を例えばスパッタ法によりエッチングし、除去する。この場合、Ｃｕ膜５もエッチングされて薄層化するのでその厚さはエッチング深さを見越して設定される。なお、Ｃｕシード層３は、Ｃｕ膜５の一部となる。
Next, as illustrated in FIG. 1B, after removing the photoresist 4, using the
次に、図１（ｃ）に示すように、Ｓｉウエハ１の上に絶縁膜６を形成する。絶縁膜６は、感光性を有するポリベンゾオキサゾール（ＰＢＯ）をＳｉウエハ１上に例えば約８μｍの厚さにスピンコーティングし、これに熱硬化、露光、現像等を施すことにより形成される。絶縁膜６は、Ｃｕ膜５のうち少なくとも電極用パターンＡの一部を露出する開口部６ａを有する。開口部６ａは、例えば直径が８０μｍの略円形の平面形状に形成される。なお、絶縁膜６を形成する材料は、ＰＢＯに限られるものではなく、感光性を備えたポリイミドのような有機材料膜、或いはリソグラフィー技術、エッチング技術によりパターニングが可能な酸化シリコン、窒化シリコン等の無機材膜であってもよい、
Next, an insulating film 6 is formed on the
次に、誘電体膜６の開口部６ａ内において、Ｃｕ膜５を下地金属膜として使用し、その上にＮｉ膜を無電解めっき法により形成する。無電解Ｎｉめっき液の還元剤の元素はＰ又はＢであるが、最初にＰを例に挙げて説明する。これにより、Ｎｉ膜はＰを含み、Ｃｕ膜５上に形成される膜は、図２（ｂ）に示すように、Ｎｉ−Ｐ膜７となる。Ｎｉ合金膜であるＮｉ−Ｐ膜７は、Ｃｕ膜５と後述のはんだバンプ１１の間に形成されるバリア膜として機能し、また、還元剤であるＰの濃度分布はＳｉウエハ１の面に対して垂直方向の上方に階段状に増加する勾配を有している。
Next, in the
無電解Ｎｉめっき液は次亜リン酸を含有し、次亜リン酸の化学反応によりＮｉ−Ｐ膜が形成される。以下に無電解Niめっきの反応化学式を式（１）、（２）、（３）で示す。無電解めっき液には、例えば、硫酸ニッケル（ＮｉＳＯ４）、次亜リン酸ナトリウム（ＮａＨ２ＰＯ２）、水（Ｈ２Ｏ）を含んでいる。反応化学式（１）によりＮｉ−Ｐ膜７中のＮｉが形成され、反応化学式（３）によりＮｉ−Ｐ膜７中のＰが形成される。反応化学式（２）は、反応化学式（１）と同時に反応する。
このような反応が進むことにより開口部６ａ内のＣｕ膜５の上にＮｉ−Ｐ膜７が形成される。図３は、無電解Ｎｉ−Ｐめっき液の水素イオン濃度指数（ｐＨ）とＮｉ−Ｐ膜中のＰ濃度の相関関係を示し、無電解めっき液のｐＨ値が下がるほどＰ濃度が上昇する。この特性によれば、めっきを続けることによりｐＨが下がる。なお、無電解めっきによるＮｉ−Ｐの形成は金属を成長核とするのでＳｉウエハ１や絶縁膜６の表面には成長しない。無電解Ｎｉめっき液の温度は約８５℃程度に設定される。
As the reaction proceeds, the Ni—
本実施形態のＮｉ−Ｐ膜７内では、なだらかにＰ濃度が変化するのではなく、図４に例示するように、厚さ方向に階段状のプロファイルを持つＰ濃度分布を有し、上面から底面にかけて厚さ方向にＰ濃度が例えば２．５重量％／μｍ程度で急峻に変化する。そのようなＮｉ−Ｐ膜７は次のような方法により形成される。なお、以下に示すＮｉ−ｘ％Ｐ（０＜ｘ＜１００）は、Ｎｉ−Ｐ膜７中のＰの濃度がｘ重量％であること意味する。なお、ＰをＢに変えても同様な意味を有する。
In the Ni-
まず、図５（ａ）に例示するように、浴槽３１内に入れた無電解Ｎｉめっき液３２のｐＨを１３に調整し、無電解Ｎｉめっき液３２中にＳｉウエハ１を侵漬する。これにより、図１（ｄ）に例示するように、Ｃｕ膜５の上にＮｉ−１％Ｐ層７ａを０．５μｍの厚さに形成する。また、浴槽３１の外には、ダミー被めっき体であるダミーウエハ３０又はＳｉウエハ１を収納するラック３３が置かれている。
First, as illustrated in FIG. 5A, the pH of the electroless
その後に、図５（ｂ）に例示するように、無電解Ｎｉめっき液３２内のＳｉウエハ１をダミーウエハ３０に交換し、ダミーウエハ３０の表面にＮｉ−Ｐ膜（不図示）を形成する。ダミーウエハ３０として、例えば直径約３００ｍｍのＳｉウエハを使用するが、その表面にＣｕ膜が形成されてもよい。また、ダミーウエハ３０の代わりに無電解めっきが可能な金属体であってもよく、ｐＨを調整するためのダミー被めっき体であればよい。これにより、無電解Ｎｉめっき液３２のｐＨが１１．５に下がるまでダミーウエハ３０上のＮｉ−Ｐ膜を形成し続ける。なお、無電解Ｎｉめっき液３２から取り出されたＳｉウエハ１又はダミーウエハ３０は例えば純水により洗浄される。
Thereafter, as illustrated in FIG. 5B, the
次に、図５（ｃ）に例示するように、ｐＨが１１．５となった時点で無電解Ｎｉめっき液３２の中のダミーウエハ３０を電極形成対象のＳｉウエハ１に交換する。この状態で、図１（ｅ）に例示するように、Ｓｉウエハ１上の誘電体膜６の開口部６ａ内のＮｉ−１％Ｐ層７ａの上にＮｉ−３％Ｐ層７ｂを０．５μｍの厚さになるまで形成する。
Next, as illustrated in FIG. 5C, when the pH reaches 11.5, the
次に、図５（ｂ）に示したと同様に、無電解Ｎｉめっき液３２内のＳｉウエハ１をダミーウエハ３０に交換し、ダミーウエハ３０の表面のＮｉ−Ｐ層（不図示）の上にさらにＰ濃度が高い新たなＮｉ−Ｐ膜（不図示）を形成する。この場合、無電解Ｎｉめっき液３２のｐＨが１０．５に下がるまでダミーウエハ３０上のＮｉ−Ｐ膜を形成し続ける。
Next, as shown in FIG. 5B, the
次に、図５（ｃ）に示したと同様に、ｐＨが１０．５になった時点で無電解Ｎｉめっき液３２の中のダミーウエハ３０をＳｉウエハ１に交換する。これにより、図２（ａ）に例示するように、Ｓｉウエハ１上の誘電体膜６の開口部６ａ内のＮｉ−３％Ｐ層７ｂの上にＮｉ−５％Ｐ層７ｃを例えば約０．５μｍの厚さになるまで形成する。
Next, as shown in FIG. 5C, when the pH reaches 10.5, the
次に、図５（ｂ）に示したと同様に、無電解Ｎｉめっき液３２内のＳｉウエハ１をダミーウエハ３０に交換し、ダミーウエハ３０の表面のＮｉ−Ｐ層（不図示）の上にさらにＰ濃度が高い新たなＮｉ−Ｐ膜（不図示）を形成する。この場合、無電解Ｎｉめっき液３２のｐＨが８．５に下がるまでダミーウエハ３０上のＮｉ−Ｐ膜を形成し続ける。
Next, as shown in FIG. 5B, the
次に、ｐＨが８．５になった時点で無電解Ｎｉめっき液３２の中のダミーウエハ３０を電極形成対象のＳｉウエハ１に交換する。この状態において、図２（ｂ）に例示するように、Ｓｉウエハ１上の誘電体膜６の開口部６ａ内のＮｉ−５％Ｐ層７ｃの上に最上のＮｉ−７％Ｐ層７ｄを例えば約２．０μｍ以上の厚さになるまで形成する。最上層のＮｉ−Ｐ層のＰ濃度は７％に限られるものではないが、後の工程で行われるはんだ１１とＮｉ−Ｐ膜７の接合を考えると、最もＰ濃度が高い最上層のＮｉ−Ｐ膜７ｄのＰ濃度は１０重量％以下、例えば９重量％に設定することが好ましい。
Next, when the pH reaches 8.5, the
Ｃｕ膜４上に形成されたＮｉ−１％Ｐ層７ａ、Ｎｉ−３％Ｐ層７ｂ、Ｎｉ−５％Ｐ層７ｃ及びＮｉ−７％Ｐ層７ｄによって厚さが約３．５μｍを有する積層構造のＮｉ−Ｐ層７が形成される。最上のＮｉ−７％Ｐ層７ｄの厚さをその下のＮｉ−１％Ｐ層７ａ、Ｎｉ−３％Ｐ層７ｂ、Ｎｉ−５％Ｐ層７ｃより厚くしているのは、後の工程ではんだバンプ１１と合金化される層だからであり、また、はんだバンプ１１と合金化する層がブラックパッドとなることを防止するためである。これにより、Ｎｉ−Ｐ層７は、面に垂直な方向にＰ濃度が段階的に高くなる多層構造となる。
A layer having a thickness of about 3.5 μm formed by the Ni-1
次に、Ｎｉ−Ｐ膜７が形成された状態のＳｉウエハ１を洗浄した後に、Ｓｉウエハ１を無電解Ａｕめっき液（不図示）に侵漬し、図２（ｃ）に例示するように、Ｎｉ−Ｐ膜７の上にＡｕ膜８を例えば約０．０５μｍの厚さに形成する。Ａｕ膜８は、例えば置換めっき法により形成され、Ｎｉ−Ｐ膜７が露出している状態でＡｕが析出し、Ａｕ膜８によりＮｉ−Ｐ膜７の表面が覆われると自動的にＡｕの無電解めっきは停止する。なお、Ｎｉ−Ｐ膜７の最上層のＰ濃度によってはＡｕ膜８の形成は省略される場合もある。
Next, after cleaning the
これにより、電極用パターンＡにおいて、Ｃｕ膜５を露出する絶縁膜６の開口部６ａ内に形成されたＮｉ−Ｐ膜７とＡｕ膜８は、Ｃｕ／Ｎｉ−１％Ｐ／Ｎｉ−３％Ｐ／Ｎｉ−５％Ｐ／Ｎｉ−７％Ｐ／Ａｕの多層構造の電極１０として使用される。
Thereby, in the electrode pattern A, the Ni-
次に、メタルマスク（不図示）とはんだ印刷機を用いて電極１０の上にはんだペーストを塗布し、ピーク温度を約２５０℃に設定してリフローを７回行い、図２（ｄ）に例示するように、ハンダペーストから例えば錫銀（ＳｎＡｇ）からなるはんだバンプ１１を形成する。
Next, a solder paste is applied onto the
このような電極１０の形成方法によれば、Ｃｕ膜５とＮｉ−Ｐ膜７の間に剥離は発生せず、さらにＮｉ−Ｐ膜７とはんだバンプ１１の接合も良好であり、剥がれは生じなかったことが試験により確認された。
According to such a method for forming the
以上述べたように本実施形態によれば、Ｃｕ膜５に接続するＮｉ−Ｐ膜７の形成に使用される還元剤のＰの濃度は、一層目が１重量％、二層目が約３重量％、三層目が約５重量％、四層目が約７重量％〜９重量％としている。これにより、Ｎｉ−Ｐ膜７内ではＣｕ層５から遠ざかるにつれて段階的にＰ濃度が上昇する構造になっている。
As described above, according to the present embodiment, the concentration of P in the reducing agent used for forming the Ni—
換言すれば、Ｎｉ−Ｐ膜７の厚さ方向における還元剤Ｐの濃度は、Ｃｕ膜５に近いほど濃度が低く、Ｃｕ膜５から離れるほど濃度が高くなるような勾配を有するＰ濃度分布となるように調整される。この構造の例では、Ｃｕ膜５の線熱膨張係数が約１６ｐｐｍであり、Ｃｕ膜５に接合されるＮｉ−１％Ｐ層７ａの線熱膨張係数が約１４．８８ｐｐｍであり、それらの差が約１．２ｐｐｍと小さくなって接合部分に生じる熱応力を大幅に低減することができる。これにより、Ｃｕ膜５とＮｉ−Ｐ膜７の剥離を防止することができる。
In other words, the concentration of the reducing agent P in the thickness direction of the Ni-
また、二層目のＮｉ−３％Ｐ層７ｂの線熱膨張係数は約１３ｐｐｍ、その上のＮｉ−５％Ｐ層７ｃの線熱膨張係数は約１３ｐｐｍ、その上のＮｉ−７％Ｐ層７ｄの線熱膨張係数は約１２ｐｐｍである。このため、それぞれの線熱膨張係数の差は１ｐｐｍ以下となるため、熱応力による互いの層の剥離を防止することができる。また、最上のＮｉ−７％Ｐ層７ｄではＰの濃度がＮｉのブラックパッドの発生のおそれ非常に少なくなる値に調整され、Ｐによるはんだ接合不良の発生も防止することができる。
Further, the linear thermal expansion coefficient of the second Ni-3
さらに、Ｐ濃度分布に傾斜勾配を設けたので、Ｎｉ−Ｐ膜７とＣｕ膜５の間の剥離とＮｉ腐食を防止しつつ、はんだ接合性も良好に確保できる構造を持つ電極１０が実現される。なお、Ｎｉ−Ｐ層７は、４層構造に限定されるものではなく、Ｃｕ膜５との接合層と、はんだバンプ１１との接合層と、それらの間のバッファ層というように、少なくとも３層あればよい。即ち、Ｎｉ−Ｐ膜７内ではＳｉウエハ１の面に垂直方向に少なくとも３段階でＰ濃度が変化すればよい。
Furthermore, since the slope of inclination is provided in the P concentration distribution, an
還元剤の元素濃度が異なるＮｉ−１％Ｐ層７ａ、Ｎｉ−３％Ｐ層７ｂ、Ｎｉ−５％Ｐ層７ｃ及びＮｉ−７％Ｐ層７ｄのそれぞれの厚みは特に限定されない。しかし、はんだ接合時のバリア性を確保するために最上のＮｉ−７％Ｐ層７ｄの厚みとして例えば約２μｍ以上に形成し、Ｎｉ−１％Ｐ層７ａ、Ｎｉ−３％Ｐ層７ｂ、Ｎｉ−５％Ｐ層７ｃより厚くすることが望ましい。
The thicknesses of the Ni-1
また、上記の例では無電解Ｐめっき液に侵漬するウエハとしてＳｉウエハ１とダミーウエハ３０を交互に交換することによりｐＨ調整の繰り返しを行っている。これによれば、Ｎｉ−Ｐ層のＰ濃度の数だけ無電解Ｎｉ−Ｐめっき液浴槽を準備することなく、Ｃｕ膜５からら垂直上にＮｉ−Ｐ膜７のＰ濃度が段階的に上昇する構造を作成することができる。ただし、場所等の確保に余裕があれば、ｐＨの異なる複数の無電解Ｐめっき液３２を収納した複数のめっき液浴槽３１を用意し、Ｓｉウエハ１を侵漬する浴槽をｐＨの高い浴槽に順次変える方法を採用してもよい。
In the above example, the pH adjustment is repeated by alternately exchanging the
Ｎｉ−Ｐ膜７とはんだバンプ１１を接合すると、還元剤のＰは、はんだバンプ１１中に拡散せずＮｉ−Ｐ膜７の中に凝集する。このため、はんだ接合を行うことによりＮｉ−Ｐ膜７の最表層のＰの濃度を高くすることができ、一部が露出しても腐食を防止できる。
When the Ni-
ところで、還元剤にホウ素（Ｂ）を用いてＮｉ膜にＢを含むＮｉ−Ｂ膜をＣｕ膜５上に形成する場合、上記のＰ濃度分布と同様に膜厚方向のＢ濃度分布に段階的な勾配を設けてもよい。例えば、図１（ｃ）に示した構造を形成した後に、電極用パターンＡを持つ開口部６ａ内のＣｕ膜５の上に図４に示したと同様な膜厚方向のＢ濃度分布に階段状の勾配を有するＮｉ−Ｂ膜９を形成する。その形成方法を次に説明する。
By the way, when forming a Ni-B film containing boron in the Ni film on the
まず、図１（ｂ）に示したと同様に、Ｓｉウエハ１上に電極用パターンＡと配線用パターン（不図示）を有するＣｕ膜５を形成するが、その円形の電極用パターンＡの直径を例えば約１２０μｍとし、ピッチを１５０μｍとする。その後に、図１（ｃ）と同様に、電極用パターンＡのＣｕ膜５の一部を露出する直径６０μｍの円形の開口部６ａを有する絶縁膜６をＳｉウエハ１の上に形成する。絶縁膜６として例えば感光性ポリイミドを約５μｍの厚さでＳｉウエハ１上に塗布し、ベーク、露光、現像等によりパターニングするが、上記のようにＰＢＯ等を使用し、パターニングしてもよい。
First, as shown in FIG. 1B, a
次に、無電解Ｎｉ−Ｂめっき液を用いて開口部６ａ内のＣｕ膜５にＮｉ−Ｂ膜を形成する。厚さ方向にＢの濃度勾配を有するＮｉ−Ｂ膜の形成方法は、還元剤をＢとした無電解Ｎｉめっき液を使用するとともに、上記と同様に、ダミーウエハ３０とＳｉウエハ１を交互に取り替えて無電解Ｎｉめっき液に侵漬する方法を採用する。なお、ｐＨの異なる複数の無電解Ｎｉめっき液を収納した複数のめっき液浴槽を用意し、ｐＨの高い無電解Ｎｉめっき液を収納した浴槽にＳｉウエハ１を移動させるようにしてもよい。
Next, a Ni-B film is formed on the
還元剤をＢとした無電解Ｎｉめっき液を使用してＮｉ−Ｂ膜９を形成する時の反応化学式を以下の（４）、（５）、（６）で示す。還元剤としてジメチルアミンボラン（（ＣＨ３）２ＮＨＢＨ３）を使用する。主反応は反応化学式（４）のようになり、下地金属膜であるＣｕ膜５の表面にＮｉが析出する。副次的な反応として反応化学式（５）、（６）が生じ、反応化学式（６）の反応によりＮｉ膜中にＢが析出する。
無電解めっき法によりＮｉ膜を形成する際の還元剤にＢを用いる場合も同様にダミーウエハ３０によるｐＨ調整と、無電解Ｎｉめっき液に侵漬するウエハとしてダミーウエハ３０とＳｉウエハ１の交換を繰り返すことにより膜厚方向のＢ濃度分布に勾配を付けることができる。この場合、無電解Ｎｉめっき液の温度は６５℃程度に設定される。
Similarly, when B is used as the reducing agent when forming the Ni film by the electroless plating method, the pH adjustment by the
まず、図５（ａ）に示したと同様に、還元剤の元素をＢとした無電解Ｎｉめっき液３５のｐＨを１０にし、その中にＳｉウエハ１を入れ、図６（ａ）に示すようにＣｕ膜５を下地金属膜として使用し、その上にＮｉ−０．５％Ｂ層９ａを例えば約０．５μｍの厚さに形成する。その後、図５（ｂ）に示したと同様に、無電解Ｎｉ−Ｂめっき液３５内のＳｉウエハ１を上記と同様にダミーウエハ３０に交換し、ｐＨを８まで下げる。
First, as shown in FIG. 5 (a), the pH of the electroless
次に、図５（ｃ）に示したと同様に、無電解Ｎｉめっき液３５内のダミーウエハ３０をＳｉウエハ１に交換し、図６（ｂ）に示すようにＮｉ−０．５％Ｂ層９ａの上にＮｉ−１．０％Ｂ層９ｂを例えば約０．５μｍの厚さに形成する。その後、図５（ｂ）に示したと同様に、無電解Ｎｉ−Ｂめっき液３５内のダミーウエハ３０をＳｉウエハ１に交換し、ｐＨを７まで下げる。
Next, as shown in FIG. 5C, the
次に、図５（ｃ）に示したと同様に、無電解Ｎｉめっき液３５内のダミーウエハ３０をＳｉウエハ１に交換し、図６（ｃ）に示すようにＮｉ−１．０％Ｂ層９ｄの上にＮｉ−３．０％Ｂ層９ｄを２．０μｍの厚さに形成する。その後、Ｓｉウエハ１を洗浄する。
Next, as shown in FIG. 5C, the
これにより、Ｎｉ合金膜であるＮｉ−Ｂ膜９のうち最も下層であってＣｕ膜５と接するＮｉ−０．５％Ｂ層９ａのＢの濃度は最も低く、その上のＮｉ−１．０％Ｂ層９ｂのＢ濃度は上下の層の間の値である。また、Ｃｕ膜５から最も遠い最上のＮｉ−３．０％Ｂ層９ｄは最もＢ濃度が高くなるように形成される。Ｂ濃度が高いとＮｉ−Ｂの応力が低くなり、Ｎｉ−Ｂ膜９の剥離防止になる。
As a result, the concentration of B in the Ni-0.5
そのようなＮｉ−Ｂ膜９を形成した後に、図６（ｄ）に示すように、Ｎｉ−Ｂ膜９にはんだバンプ１１を接合する。はんだバンプ１１は上記と同様な方法により形成されるが、Ｂを還元剤に用いる場合、Ｎｉ−Ｂ膜９は、はんだバンプ１１との塗れ性が非常に良好なため、それらの間にＡｕ膜を形成しないが、形成してもよい。 After the Ni—B film 9 is formed, solder bumps 11 are bonded to the Ni—B film 9 as shown in FIG. The solder bumps 11 are formed by the same method as described above. However, when B is used as a reducing agent, the Ni-B film 9 has very good paintability with the solder bumps 11, and therefore an Au film is formed between them. Is not formed, but may be formed.
このように、Ｎｉ−Ｂ膜９から形成される電極１０ではＣｕ／Ｎｉ−０．５％Ｂ／Ｎｉ−１．０％Ｂ／Ｎｉ−３．０％Ｂの構造のように、膜厚方向に階段状プロファイルとなるＢ濃度分布を採用している。これにより、上記のＮｉ−Ｐ膜７と同様に、Ｃｕ膜５との線熱膨張率の差を小さくして接合を良好にするとともにはんだバンプ１１との接合も良好にすることができる。なお、Ｎｉ−Ｂ膜９は、Ｂ濃度の異なる少なくとも３層から形成される。即ち、Ｎｉ−Ｂ膜９内のＢ濃度分布はＳｉウエハ１の面に垂直方向で少なくとも３段階で変化している。
Thus, in the
また、ピーク温度２５０℃のリフローを行いＮｉ−Ｂ膜９とはんだバンプ１１を接合した。その結果、Ｎｉ−Ｂ層９中のＮｉ成分がはんだバンプ１１中に拡散してＢ成分がＮｉ中に凝集し、最表層のＮｉ−３．０％Ｂ層９ｃがＮｉ−７．０％となるまでＢ濃度が上昇した。さらに、ピーク温度ピーク温度２５０℃のリフローを６回行ったが、Ｃｕ膜５とＮｉ−Ｂ膜９の間で剥離は発生しなかった。
Further, reflow at a peak temperature of 250 ° C. was performed to join the Ni—B film 9 and the
（第２の実施の形態）
図７、図８は、第２実施形態に係る電子デバイスの製造方法を示す断面図である。
次に、図７（ａ）に例示する構造を形成するまでの工程を説明する。
(Second Embodiment)
7 and 8 are cross-sectional views illustrating a method for manufacturing an electronic device according to the second embodiment.
Next, steps required until a structure illustrated in FIG.
まず、図１（ａ）、（ｂ）に示したと同様な方法により、Ｓｉウエハ１上に電極用パターンＡと配線用パターン（不図示）を有するＣｕ膜５を約４μｍの厚さに形成する。この場合、平面が円形の電極用パターンＡにおけるＣｕ膜５の厚さを約４μｍ、直径を例えば約１２０μｍとし、ピッチを１４０μｍとする。なお、Ｓｉウエハ１として、例えば、厚みが６００μｍ、直径が１５０ｍｍの大きさの略円状の大きさのものを使用するが、これに限られるものではない。
First, by a method similar to that shown in FIGS. 1A and 1B, a
次に、図５に示したと同様に、還元剤をＰとした無電解Ｎｉめっき液３２のｐＨを１３にしてその中にＳｉウエハ１を入れる。これにより、図７（ｂ）に示すように、銅膜５のパターンを下地金属膜に使用し、その表面にＮｉ−１．０％Ｐ層１７ａを０．５μｍの厚さに形成する。その後、無電解Ｎｉ−めっき液３２中のＳｉウエハ１をダミーウエハ３０に交換し、ｐＨを１０．５まで下げる。
Next, as shown in FIG. 5, the pH of the electroless
その状態で、無電解Ｎｉめっき液３２中のダミーウエハ３０をＳｉウエハ１に交換し、図７（ｃ）に示すように、Ｎｉ−１．０％Ｐ層１７ａの露出面上にＮｉ−５．０％Ｐ層１７ｂを０．５μｍの厚さに形成する。その後、図５に示したと同様に、無電解Ｎｉ−めっき液３２中のＳｉウエハ１をダミーウエハ３０に交換し、ｐＨを７．５まで下げる。
In this state, the
その状態で、無電解Ｎｉめっき液３２中のダミーウエハ３０をＳｉウエハ１に交換し、図７（ｄ）に示すように、Ｎｉ−５．０％Ｐ層１７ｂの露出面上にＮｉ−９．０％Ｐ層１７ｃを２．５μｍの厚さに形成する。その後、図５に示したと同様に、無電解Ｎｉ−めっき液３２中のＳｉウエハ１をダミーウエハ３０に交換し、ｐＨを７．５まで下げる。これによりＣｕ膜５の表面に形成されるＮｉ−Ｐ膜１７の厚さは３．５μｍとなる。
In this state, the
次に、図８（ａ）に示すように、電極用パターンＡのＣｕ膜５の一部を露出する直径８０μｍの円形の開口部１６ａを有する絶縁膜１６をＳｉウエハ１の上に形成する。絶縁膜６として例えば感光性ポリイミドを約３μｍの厚さでＳｉウエハ１上に塗布し、ベーク、露光、現像等によりパターニングするが、上記のようにＰＢＯ等を使用し、パターニングしてもよい。
Next, as shown in FIG. 8A, an insulating
次に、図８（ｂ）に示すように、無電解Ａｕめっき液を使用する第１実施形態に示したＡｕ膜８の形成と同様な方法により、Ｎｉ−Ｐ膜１７のうち開口部１６ａから露出している部分にＡｕ膜１８を０．０５μｍの厚さに形成する。
Next, as shown in FIG. 8B, the
これにより、Ｃｕ／Ｎｉ−１．０％Ｐ／Ｎｉ−５．０％Ｐ／Ｎｉ−９．０％Ｐ／Ａｕの積層構造を有する電極２０が形成される。 Thereby, the electrode 20 having a laminated structure of Cu / Ni-1.0% P / Ni-5.0% P / Ni-9.0% P / Au is formed.
次に、メタルマスクとはんだ印刷機を用いて電極上にはんだペーストを塗布し、図８（ｃ）に示すように、ピーク温度２５０℃のリフローを７回行いはんだバンプ１１を形成する。この場合、Ａｕ膜１８は、はんだバンプ１１と合金化する。はんだバンプ１１の形成後に、ダイシングにより直径１５０ｍｍのＳｉウエハ１を３０ｍｍ×３００ｍｍの素子２５に分割した。
Next, a solder paste is applied onto the electrodes using a metal mask and a solder printer, and as shown in FIG. 8C, reflow at a peak temperature of 250 ° C. is performed seven times to form solder bumps 11. In this case, the
この素子２５は、図８（ｄ）に示すように、４０ｍｍ角、厚さ１．０μｍの大きさの樹脂回路基板２１の上に形成された直径８０μｍ、ピッチ１６０μｍの電極パッド２２に対し、ボンディング装置（不図示）によりはんだバンプ１１と位置合わせを行う。その後、ピーク温度２５０℃のリフローによりはんだバンプ１１と電極パッド２２を接合し、これにより、素子２５と樹脂回路基板２１によりパッケージ基板を作成した。その後、更にピーク温度２５０℃のリフローを５回行ったが、第１実施形態と同様に、Ｃｕ膜５とＮｉ−Ｐ膜１７の間の剥離は発生しなかった。
As shown in FIG. 8D, the
以上述べたように本実施形態によれば、Ｃｕ膜５とＮｉ−Ｐ膜１７を覆う絶縁膜１６のうちＣｕ膜５とＮｉ−Ｐ膜１７の一部の上に開口部１６ａを設け、その開口部１６ａを通してはんだバンプ１１をＮｉ−Ｐ膜１７に接合している。この場合、Ｎｉ−Ｐ膜１７内では、図４に示すと同様に、厚さ方向に階段状のプロファイルを持つＰ濃度分布を有し、Ｃｕ膜５と接合する層はＮｉ−１．０Ｐ層１７ａであり、はんだバンプ１１と接合する層はＮｉ−９．０Ｐ層１７ｃである。
As described above, according to the present embodiment, the opening 16 a is provided on a part of the
これにより、第１実施形態ど同様に、Ｎｉ−Ｐ膜１７の厚さ方向における還元剤Ｐの濃度は、Ｃｕ膜５に近いほど濃度が低く、Ｃｕ膜５から離れるほど濃度が高くなるような勾配を有するＰ濃度分布となるように調整される。これにより、Ｃｕ膜５とＮｉ−１．０％Ｐ層１７ａの線熱膨張係数の差を小さくして接合部分に生じる熱応力を大幅に低減することができ、Ｃｕ膜５とＮｉ−Ｐ膜１７の剥離を防止することができる。
Accordingly, as in the first embodiment, the concentration of the reducing agent P in the thickness direction of the Ni-
また、最上のＮｉ−５．０％Ｐ層１７ｂの線熱膨張係数は約１３ｐｐｍ、Ｎｉ−９．０％Ｐ層１７ｃの線熱膨張係数の差は小さいため、熱応力による互いの層の剥離を防止することができる。また、最上のＮｉ−９％Ｐ層１７ｃではＰの濃度がＮｉのブラックパッドの発生のおそれ非常に少なくなる値に調整され、Ｐによるはんだ接合不良の発生も防止することができる。
Further, since the linear thermal expansion coefficient of the uppermost Ni-5.0
このように、Ｐ濃度分布に傾斜勾配を設けたので、Ｎｉ−Ｐ膜１７とＣｕ膜５の間の剥離とＮｉ腐食を防止しつつ、はんだ接合性も良好に確保できる構造を持つ電極１０が実現される。なお、Ｎｉ−Ｐ層１７は、第１実施形態と同様に、Ｃｕ膜５との接合層と、はんだバンプ１１との接合層と、それらの間のバッファ層というように、少なくとも３層あればよい。また、ブラックパッドの発生を防止し、はんだバンプ１１との接合を良好にするためには、最上のＮｉ−９％ｐ層１７ｃは、その下のＮｉ−５．０％Ｐ層１７ｂ、Ｎｉ−１．０％Ｐ層１７ａより厚く形成される。
As described above, since the slope of inclination is provided in the P concentration distribution, the
また、本実施形態においても、無電解Ｐめっき液に侵漬するウエハとしてＳｉウエハ１とダミーウエハ３０を交互に交換することによりｐＨ調整の繰り返しを行っている。これによれば、Ｎｉ−Ｐ層のＰ濃度の数だけ無電解Ｎｉ−Ｐめっき液浴槽を準備することなく、Ｃｕ膜５からら垂直上にＮｉ−Ｐ膜７のＰ濃度が段階的に上昇する構造を作成することができる。ただし、場所等の確保に余裕があれば、ｐＨの異なる複数の無電解Ｐめっき液３２を収納した複数のめっき液浴槽３１を用意し、Ｓｉウエハ１を侵漬する浴槽をｐＨの高い浴槽に順次変える方法を採用してもよい。
Also in this embodiment, the pH adjustment is repeated by alternately replacing the
なお、Ｎｉ−Ｐ膜１７の代わりに、図６に示したと同様に、Ｓｉウエハ１の面に対してＢ濃度が垂直方向に段階的に変化する分布を有するＮｉ−Ｂ膜をＣｕ膜５の表面上に形成してもよい。
Instead of the Ni—
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。 All examples and conditional expressions given here are intended to help the reader understand the inventions and concepts that have contributed to the promotion of technology, such examples and It is interpreted without being limited to the conditions, and the organization of such examples in the specification is not related to showing the superiority or inferiority of the present invention. While embodiments of the present invention have been described in detail, it will be understood that various changes, substitutions and variations can be made thereto without departing from the spirit and scope of the invention.
次に、本発明の実施形態について特徴を付記する。
（付記１）基板と、前記基板上に形成された下地金属膜と、前記下地金属膜の上に形成され、無電解めっきに使用される還元剤の元素の濃度が前記基板の一面に対して下から上の垂直方向で段階的に高くなる分布を有するニッケル合金膜と、を有する電極と、前記電極における前記ニッケル合金層の前記元素の濃度が最高となる最上層に接合されたはんだと、を有する電子デバイス。
（付記２）前記還元剤の前記元素は、リン、ホウ素のいずれかであることを特徴とする付記１に記載の電子デバイス。
（付記３）前記下地金属膜は、銅膜又は銅合金であることを特徴とする付記１又は付記２に記載の電子デバイス。
（付記４）前記電極において、前記ニッケル合金膜のうち前記はんだに接合する部分の前記還元剤の前記元素の前記濃度が最も高いことを特徴とする付記１乃至付記３のいずれか１つに記載の電子デバイス。
（付記５）前記はんだは、錫合金であることを特徴とする付記１乃至付記４のいずれか１つに記載の電子デバイス。
（付記６）前記還元剤の前記元素の前記濃度は、前記基板の前記垂直方向に少なくとも３段階で変化することを特徴とする付記１乃至付記５のいずれか１つに記載の電子デバイス。
（付記７）前記ニッケル合金膜の中の前記還元剤の前記元素のうち最も前記濃度が高い最上のニッケル合金層は、前記最上のニッケル合金層と前記下地金属膜の間における複数のニッケル合金層のいずれよりも最も厚く形成されることを特徴とする付記１に記載の電子デバイス。
（付記８）還元剤の元素を含む無電解めっき液の中に、下地金属膜が形成された基板を侵着することにより、前記還元剤の前記元素を含む最下層のニッケル合金層を前記下地金属膜の上に形成する工程と、前記無電解めっき液の中の前記基板とダミー被めっき体を交互に交換し、ｐＨを段階的に下げた前記無電解めっき液により前記第１のニッケル合金層の上方に前記還元剤の前記元素の濃度が段階的に高くなる複数の上側のニッケル合金層を形成することにより、前記下地金属膜及び前記最下層のニッケル合金層とともに電極を形成する工程と、を有することを特徴とする電子デバイスの製造方法。
（付記９）前記電極の上にはんだを接合することにより、前記上側のニッケル合金層のうち前記はんだと接する部分の前記還元剤の前記元素の前記濃度を最も高くする工程を有することを特徴とする付記８に記載の電子デバイスの製造方法。
（付記１０）前記上側のニッケル合金層のうち前記還元剤の前記元素の前記濃度が最も高く形成される最上層を最も厚く形成することを特徴とする付記８又は付記９に記載の電子デバイスの製造方法。
（付記１１）前記複数の上側のニッケル合金層のうち最上層の上に金膜を形成する工程を有することを特徴とする付記８乃至付記１０のいずれか１つに記載の電子デバイスの製造方法。
Next, features of the embodiment of the present invention will be described.
(Additional remark 1) The density | concentration of the element of the reducing agent which is formed on a board | substrate, the base metal film formed on the said board | substrate, and the said base metal film, and is used for electroless plating with respect to the one surface of the said board | substrate A nickel alloy film having a distribution that gradually increases in the vertical direction from bottom to top, an electrode having solder, and a solder bonded to the uppermost layer having the highest concentration of the element of the nickel alloy layer in the electrode; An electronic device.
(Supplementary note 2) The electronic device according to
(Appendix 3) The electronic device according to
(Appendix 4) In the electrode, the concentration of the element of the reducing agent in the portion of the nickel alloy film joined to the solder is the highest. Electronic devices.
(Supplementary note 5) The electronic device according to any one of
(Supplementary note 6) The electronic device according to any one of
(Supplementary Note 7) The uppermost nickel alloy layer having the highest concentration among the elements of the reducing agent in the nickel alloy film is a plurality of nickel alloy layers between the uppermost nickel alloy layer and the base metal film. The electronic device according to
(Additional remark 8) The lowermost nickel alloy layer containing the said element of the said reducing agent is made into the said foundation | substrate by invading the board | substrate with which the base metal film was formed in the electroless plating solution containing the element of a reducing agent. The first nickel alloy is formed by the step of forming on the metal film, the substrate and the dummy object to be plated in the electroless plating solution are alternately replaced, and the electroless plating solution whose pH is lowered stepwise. Forming an electrode together with the underlying metal film and the lowermost nickel alloy layer by forming a plurality of upper nickel alloy layers in which the concentration of the element of the reducing agent is increased stepwise above the layer; The manufacturing method of the electronic device characterized by having these.
(Additional remark 9) It has the process of making the said density | concentration of the said element of the said reducing agent highest in the part which contacts the said solder among the said upper nickel alloy layers by joining solder on the said electrode, It is characterized by the above-mentioned. The manufacturing method of the electronic device of Claim 8.
(Appendix 10) The electronic device according to appendix 8 or appendix 9, wherein the uppermost layer formed with the highest concentration of the element of the reducing agent is formed thickest among the upper nickel alloy layers. Production method.
(Supplementary note 11) The method of manufacturing an electronic device according to any one of supplementary notes 8 to 10, further comprising a step of forming a gold film on an uppermost layer of the plurality of upper nickel alloy layers. .
１ Ｓｉウエハ（基板）
２ 銅拡散防止膜２
３ Ｃｕシード膜
４ レジストパターン
４ａ 開口部
５ Ｃｕ膜
６、１６ 絶縁膜
６ａ 開口部
７ Ｎｉ―Ｐ膜
７ａ Ｎｉ−１％Ｐ層
７ｂ Ｎｉ−３％Ｐ層
７ｃ Ｎｉ−５％Ｐ層
７ｄ Ｎｉ−７％Ｐ層
８ Ａｕ膜
９ Ｎｉ―Ｂ膜
９ａ Ｎｉ−０．５％Ｂ層
９ｂ Ｎｉ−１．０％Ｂ層
９ｃ Ｎｉ−３．０％Ｂ層
１０、２０ 電極
１１ はんだバンプ
１７ Ｎｉ―Ｐ膜
１７ａ Ｎｉ−１％Ｐ層
１７ｂ Ｎｉ−５％Ｐ層
１７ｃ Ｎｉ−９％Ｐ層
１８ Ａｕ膜
３０ ダミーウエハ
３１ 浴槽
３２、３５ 無電解Ｎｉめっき液
1 Si wafer (substrate)
2 Copper
3 Cu seed film 4 Resist
Claims (5)
前記基板上に形成された下地金属膜と、前記下地金属膜の上に形成され、無電解めっきに使用される還元剤の元素の濃度が前記基板の一面に対して下から上の垂直方向で少なくとも３段で段階的に順に高くなる分布を有し、前記段階的な前記分布の最上層がそれより下の複数の層のそれぞれより厚く形成されたニッケル合金膜と、を有する電極と、
前記電極における前記ニッケル合金層の前記元素の濃度が最高となる前記最上層に接合されたはんだと、
を有する電子デバイス。 A substrate,
A base metal film formed on the substrate, and a concentration of a reducing agent element formed on the base metal film and used for electroless plating in a vertical direction from bottom to top with respect to one surface of the substrate. have a stepwise sequentially higher distribution in at least three stages, the electrode having a nickel alloy film which is thicker than each of the plurality of layers of the top layer is below that of the stepwise the distribution,
A solder concentration of the element of said nickel alloy layer in the electrode is bonded to the top layer to the highest,
An electronic device.
前記無電解めっき液の中の前記基板とダミー被めっき体を交互に交換し、ｐＨを段階的に下げた前記無電解めっき液により前記第１のニッケル合金層の上方に前記還元剤の前記元素の濃度が段階的に高くなる複数の上側のニッケル合金層を形成することにより、前記下地金属膜及び前記最下層のニッケル合金層とともに電極を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 The lowermost nickel alloy layer containing the reducing agent element is deposited on the underlying metal film by invading the substrate on which the underlying metal film is formed in an electroless plating solution containing the reducing agent element. Forming the step,
The substrate of the electroless plating solution and the dummy object to be plated are alternately exchanged, and the element of the reducing agent is disposed above the first nickel alloy layer by the electroless plating solution whose pH has been lowered stepwise. Forming a plurality of upper nickel alloy layers whose concentration increases stepwise to form an electrode together with the underlying metal film and the lowermost nickel alloy layer;
A method for manufacturing an electronic device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030608A JP6485098B2 (en) | 2015-02-19 | 2015-02-19 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030608A JP6485098B2 (en) | 2015-02-19 | 2015-02-19 | Electronic device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016151060A JP2016151060A (en) | 2016-08-22 |
| JP6485098B2 true JP6485098B2 (en) | 2019-03-20 |
Family
ID=56696193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015030608A Active JP6485098B2 (en) | 2015-02-19 | 2015-02-19 | Electronic device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6485098B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6221031B1 (en) | 2016-12-16 | 2017-11-01 | 日本電産リード株式会社 | Contact probe and electrical connection jig |
| JP7005939B2 (en) * | 2017-05-25 | 2022-01-24 | 日本電産リード株式会社 | Contact probe |
| JP7349317B2 (en) | 2019-10-18 | 2023-09-22 | Koa株式会社 | Chip components and chip component manufacturing methods |
| KR102264850B1 (en) * | 2019-12-03 | 2021-06-15 | 현대모비스 주식회사 | Power semiconductor chip and power semiconductor module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252380A (en) * | 1999-02-25 | 2000-09-14 | Mitsui Chemicals Inc | Solder connecting pad and substrate for placing semiconductor using the solder connecting pad |
| JP3910363B2 (en) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | External connection terminal |
| JP4650784B2 (en) * | 2004-11-05 | 2011-03-16 | 株式会社村田製作所 | Electronic component and plating method |
-
2015
- 2015-02-19 JP JP2015030608A patent/JP6485098B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016151060A (en) | 2016-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6078585B2 (en) | Small electronic device, method of forming the same, and system | |
| TWI331889B (en) | ||
| US7795736B2 (en) | Interconnects with interlocks | |
| KR101688262B1 (en) | Method to form solder alloy deposits on substrates | |
| US7255802B2 (en) | Tape substrate and method for fabricating the same | |
| US7800240B2 (en) | Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure | |
| US20060157852A1 (en) | Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same | |
| JP6485098B2 (en) | Electronic device and manufacturing method thereof | |
| KR20060048174A (en) | Method for manufacturing wiring board having ultra fine wire pattern, and the wiring board | |
| JP2013530544A (en) | Method for forming a solder deposit on a substrate | |
| KR20110017912A (en) | Method for manufacturing printed wiring board and printed wiring board | |
| JP2008004924A (en) | Manufacturing method of package substrate | |
| KR20110038457A (en) | A metal layer structure comprising electroless ni plating layer and a fabricating method the same | |
| JP4654897B2 (en) | Method for manufacturing printed wiring board having component mounting pins | |
| JP2008288607A (en) | Method for manufacturing electronic parts packaging structure | |
| TW200941637A (en) | Substrate structure and manufacturing method thereof | |
| TWI224387B (en) | Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same | |
| EP2244285A1 (en) | Method to form solder deposits on substrates | |
| EP3560304B1 (en) | Method of forming a solderable solder deposit on a contact pad | |
| JP5482017B2 (en) | Circuit board and manufacturing method thereof | |
| JP2019012771A (en) | Circuit board, electronic device, and manufacturing method of circuit board | |
| JP2001352005A (en) | Wiring board and semiconductor device | |
| TW200820374A (en) | Conductive structure of package substrate and manufacturing method thereof | |
| JP2005235982A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
| KR20170086776A (en) | Thick layer tin plating method by continuous repeat displacement method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6485098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |