JP6460729B2 - 基板処理方法、及び、半導体素子の製造方法 - Google Patents

基板処理方法、及び、半導体素子の製造方法 Download PDF

Info

Publication number
JP6460729B2
JP6460729B2 JP2014222538A JP2014222538A JP6460729B2 JP 6460729 B2 JP6460729 B2 JP 6460729B2 JP 2014222538 A JP2014222538 A JP 2014222538A JP 2014222538 A JP2014222538 A JP 2014222538A JP 6460729 B2 JP6460729 B2 JP 6460729B2
Authority
JP
Japan
Prior art keywords
ruthenium
substrate
removal
processing method
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014222538A
Other languages
English (en)
Other versions
JP2016092101A (ja
Inventor
篤史 水谷
篤史 水谷
起永 朴
起永 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2014222538A priority Critical patent/JP6460729B2/ja
Priority to TW104134755A priority patent/TWI702648B/zh
Priority to TW109125479A priority patent/TWI762979B/zh
Publication of JP2016092101A publication Critical patent/JP2016092101A/ja
Application granted granted Critical
Publication of JP6460729B2 publication Critical patent/JP6460729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、基板処理方法、及び、半導体素子の製造方法に関する。
半導体基板の加工は多段階の様々な加工工程で構成されている。その製造過程において、半導体層や電極等をドライエッチングによりパターニングするプロセスは重要である。ドライエッチングでは、装置チャンバー内でプラズマ(放電)を発生させ、その内部で生成したイオンやラジカルを利用して処理物を加工する。
一方、上記のドライエッチングにおいて処理物を完全に除去しきれないことが多く、通常、加工後の基板上にその残渣が残存する。また、レジスト等の除去のときに行われるアッシングにおいても、同様に基板上に残渣が残ることとなる。これらの残渣を処理する方法としては、特許文献1及び2に記載された方法が知られている。
半導体基板内の配線や集積回路のサイズはますます小さくなり、残すべき部材を腐食することなく正確に残渣除去を行う重要性は益々高まっている。
特開2001−240985号公報 特開2006−148149号公報
本発明が解決しようとする課題は、Ruエッチング速度が高く、異物除去性に優れ、使用する除去液の保存安定性に優れる基板処理方法、及び、上記基板処理方法を含む半導体素子の製造方法を提供することである。
本発明の上記課題は、以下の<1>、<9>又は<13>に記載の手段により解決された。好ましい実施態様である<2>〜<8>及び<10>〜<12>と共に以下に記載する。
<1>ルテニウム含有膜が形成された基板に対して、上記基板の上記ルテニウム含有膜が形成された面の外縁部及び/又は裏面に付着したルテニウム付着物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、上記除去液のpHが、3.5以下であることを特徴とする基板処理方法、
<2>上記基板における上記ルテニウム含有膜の厚みが、10nm以下である、<1>に記載の基板処理方法、
<3>上記除去液が、第四級アンモニウム塩化合物又はアミン化合物を更に含む、<1>又は<2>に記載の基板処理方法、
<4>上記除去工程における除去時の処理温度が、30℃以下である、<1>〜<3>のいずれか1つに記載の基板処理方法、
<5>上記除去液中のオルト過ヨウ素酸の濃度Cと、第四級アンモニウム塩化合物及びアミン化合物の総濃度Cとの比が、質量比で、C:C=100:0.1〜10である、<3>に記載の基板処理方法、
<6>上記除去液のpHが、1.9以下である、<1>〜<5>のいずれか1つに記載の基板処理方法、
<7>上記除去工程前において、上記基板の上記ルテニウム含有膜が形成された面の外縁部又は裏面に無機粒子が付着している、<1>〜<6>のいずれか1つに記載の基板処理方法、
<8>上記無機粒子が、SiO粒子を含む、<7>に記載の基板処理方法、
<9>ルテニウム含有膜が形成されたNANDフラッシュメモリ製造用基板に対して、ルテニウム含有物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を含み、上記除去液のpHが、3.5以下であることを特徴とする基板処理方法、
<10>上記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含む、<9>に記載の基板処理方法、
<11>上記基板における上記ルテニウム含有膜の厚みが、10nm以下である、<9>又は<10>に記載の基板処理方法、
<12>上記除去液が、第四級アンモニウム塩化合物又はアミン化合物を更に含む、<9>〜<11>のいずれか1つに記載の基板処理方法、
<13><1>〜<12>のいずれか1つに記載の基板処理方法を含む、半導体素子の製造方法。
本発明によれば、Ruエッチング速度が高く、異物除去性に優れ、使用する除去液の保存安定性に優れる基板処理方法、及び、上記基板処理方法を含む半導体素子の製造方法を提供することができた。
以下において、本発明の内容について詳細に説明する。以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。なお、本願明細書において「〜」とはその前後に記載される数値を下限値及び上限値として含む意味で使用される。
また、本発明において、「質量%」と「重量%」とは同義であり、「質量部」と「重量部」とは同義である。
本明細書における基(原子団)の表記において、置換及び無置換を記していない表記は、置換基を有さないものと共に置換基を有するものをも包含するものである。例えば、「アルキル基」とは、置換基を有さないアルキル基(無置換アルキル基)のみならず、置換基を有するアルキル基(置換アルキル基)をも包含するものである。
本明細書の組成物における各成分は、単独で、又は2種以上を併用して用いることができる。
また、本発明において、2以上の好ましい態様の組み合わせは、より好ましい態様である。
(基板処理方法)
本発明の基板処理方法の第1の実施態様は、ルテニウム含有膜が形成された基板に対して、上記基板の上記ルテニウム含有膜が形成された面の外縁部及び/又は裏面に付着したルテニウム付着物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、上記除去液のpHが、3.5以下であることを特徴とする。
本発明の基板処理方法は、特開2010−267690号公報、特開2008−80288号公報、特開2006−100368号公報、及び、特開2002−299305号公報に記載の基板処理装置及び基板処理方法に好適に適用することができる。
また、本発明の基板処理方法は、例えば、基板のベベル部(表面周縁部)及び裏面を洗浄する基板処理方法及び基板処理装置に好適に用いることができる。
本発明の基板処理方法の第2の実施態様は、ルテニウム含有膜が形成されたNANDフラッシュメモリ製造用基板に対して、ルテニウム含有物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を含み、上記除去液のpHが、3.5以下であることを特徴とする。
近年、半導体基板等には、抵抗が低く、銅との結晶整合性がよく、また、薄膜化や構造の微細化において性能の劣化が少ない等の種々の利点を有するルテニウムが用いられるようになってきている。
中でも、本発明の基板処理方法は、NANDフラッシュメモリの製造に好適に用いることができる。
また、NANDフラッシュメモリにも、バリア層などの機能層等の材質として、ルテニウムが好適に用いられる。
更に、NANDフラッシュメモリは、今後、構造の更なる微細化が予想され、歩留まり等の観点から、製造時に発生又は付着する微細な異物の除去が重要になると考えられる。
本発明者らは、詳細な検討を行った結果、基板において、ルテニウム含有膜が形成された基板において、基板上の不要なルテニウム含有物、例えば、基板のベベル部及び裏面に付着したルテニウム付着物や、エッチング等により発生したルテニウム含有残渣等を除去する工程に使用する除去液を、オルト過ヨウ素酸を含み、かつpHが、3.5以下である除去液とすることにより、Ruエッチング速度が高く、異物除去性に優れ、使用する除去液の保存安定性に優れることを見いだした。
詳細な効果の発現機構については不明であるが、オルト過ヨウ素酸はルテニウムの酸化溶解性に優れ、また、ルテニウムの等電点、ルテニウムの表面電位がゼロとなるpHが4であり、除去液のpHが3.5以下であると、ルテニウムが粒子状等の形状の異物として存在した場合、ルテニウム表面のゼータ電位がプラスとなり反発するため、ウエハ表面から離れやすくなるものと推定している。また、除去液の保存安定性については、除去液のpHが3.5以下と酸性側であるため、優れると推定される。
更に、ルテニウム含有膜が堆積されたウエハのデバイス面の外縁部又は裏面に、ルテニウムだけでなく、SiO粒子が付着している場合、SiOの等電点がpH3.6であるため、除去性により優れるものと推定される。
<基板>
本発明の基板処理方法に用いる基板は、ルテニウム含有膜(半導体素子における機能層となる。)が形成されていること以外、特に制限はないが、半導体基板であることが好ましい。
上記基板には、半導体ウエハ、フォトマスク用ガラス基板、液晶表示用ガラス基板、プラズマ表示用ガラス基板、FED(Field Emission Display)用基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板などの各種基板が含まれる。
また、上記基板は、ルテニウム含有膜及び基板の基材以外に、所望に応じた種々の層や構造、例えば、金属配線、ゲート構造、ソース構造、ドレイン構造、絶縁層、強磁性層、及び/又は、非磁性層等を有していてもよく、また、上記基板のデバイス面の最上層がルテニウム含有膜である必要はなく、例えば、多層構造の中間層がルテニウム含有膜であってもよい。
また、上記基板としては、公知の基板、特にその製造途中の基板を好適に用いることができる。
中でも、上記基板としては、NANDフラッシュメモリ製造用基板を好適に用いることができる。
また、本発明においては、基板の上記ルテニウム含有膜が形成された面を、デバイス面ともいう場合もある。
NANDフラッシュメモリ(NAND型フラッシュメモリ)は、不揮発性記憶素子であるフラッシュメモリの一種であり、NANDは、NOT ANDの略である。NANDフラッシュメモリは、コンパクトフラッシュ(登録商標)、SDメモリカード、スマートメディア、メモリスティック、携帯電話やスマートフォンなどの記憶装置等の種々のものに利用されている。
本発明に用いることができる基板の大きさや厚さ、また、基板の形状や層構造は、特に制限はなく、所望に応じ適宜選択することができる。
また、本発明に用いることができる基板は、基板端部周辺に傾斜部を有していることが好ましい。
また、上記基板におけるルテニウム含有膜は、ルテニウム金属を含有する膜であることが好ましく、ルテニウム金属膜であることがより好ましい。
上記基板における上記ルテニウム含有膜の厚みは、特に制限はなく、所望に応じて適宜技選択すればよいが、50nm以下であることが好ましく、20nmであることがより好ましく、10nm以下であることが更に好ましい。なお、下限値は、基板のデバイス面の外縁部又は裏面の一部は、ルテニウムが付着していない部分があってもよいため、0nmである。
上記範囲のルテニウム薄膜を形成した場合、より微細なルテニウムの異物が、上記外縁部又は裏面に付着したり、また、エッチング残渣として基板に付着したりする(ルテニウム付着物)が、本発明の基板処理方法によれば、優れた異物除去性を示す。
またNANDフラッシュメモリを製造する過程においては、ルテニウム薄膜を所定の形状にパターニングした後に、ルテニウム含有膜の端部にルテニウム含有物が残渣として残存することがあるが、本発明の基板処理方法によれば、このようなルテニウム含有物に対しても優れた除去性を示す。
<除去工程>
本発明の基板処理方法は、ルテニウム含有膜が形成された基板に対して、基板に残存するルテニウム含有物やルテニウム付着物の少なくとも一部を除去液により除去する除去工程を含む。
上記除去工程は、ルテニウム含有膜が形成された基板に対して、上記基板のルテニウム含有膜が形成された面の外縁部及び/又は裏面の上記ルテニウム含有膜を除去液により除去する工程(ベベル洗浄工程)であることが好ましい。上記態様であると、本発明の効果をより発揮できる。
本発明における基板のルテニウム含有膜が形成された面の外縁部とは、基板の端面及び基板のルテニウム含有膜が形成された面における端部の周辺部分、すなわち、ベベル部をいう。
上記除去工程に用いることができる除去液については、後述する。
上記除去工程における除去時の処理温度は、35℃以下であることが好ましく、30℃以下であることがより好ましく、0℃以上30℃以下であることが更に好ましく、10℃以上30℃以下であることが特に好ましい。上記範囲であると、Ruエッチング速度が十分高く、また、NANDフラッシュメモリ等の半導体素子を形成する部分への不必要な影響を少なくすることができる。
また、上記除去工程における除去時の処理時間は、特に制限はないが、1秒〜30分であることが好ましく、10秒〜20分であることがより好ましく、30秒〜10分であることが更に好ましい。
<第1の実施態様における除去液(ベベル洗浄液)>
上記第1の実施態様における除去液(「ベベル洗浄液」ともいう。)は、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、pHが3.5以下である。
上記除去液のpHは、0〜3.5であることが好ましく、0.5〜2.5であることがより好ましく、1.0〜2.5であることが更に好ましく、1.0〜1.9であることが特に好ましい。上記範囲であると、Ruエッチング速度により優れ、また、異物除去性により優れる。
本発明における除去液のpHは、室温(25℃)において、(株)堀場製作所製、F−51(商品名)で測定した値である。
また、上記除去液は、硝酸を含まないことが好ましい。上記態様であると、基板上のNAND型フラッシュメモリ等の半導体素子を形成する部分への除去工程時の影響を抑制することができる。
−オルト過ヨウ素酸−
上記除去液は、オルト過ヨウ素酸(HIO)を含む。
ルテニウムは、ルテニウムを4つの酸素原子と結合した四酸化ルテニウム(RuO)に変化させることによって溶解可能とすることができる。
金属の酸化溶解に用いる酸化剤は、その酸化剤の酸化還元電位が、溶解しようとする金属の溶解反応の酸化還元電位より高く、かつその反応の過程において酸化剤が酸素原子を放出することが必要である。
ルテニウムと四酸化ルテニウムとの標準電極電位は、pH=0において1.13V(M. Pourbaix; "Atlas of Electrochemical Equilibria in AqueousSolutions", 1st English Edition, Chapter IV, Pergamon, Oxford (1966))であり、また、ルテニウムから四酸化ルテニウムが電気化学的に生成する電位は過電圧を含めると更に大きくなり、1.4〜1.47V(上記文献参照)と報告されている。したがって、ルテニウムのエッチングに用いるべき酸化剤としては、たとえばpH=0で用いる場合、その酸化還元電位が少なくとも1.13V以上、可能ならば1.4V以上であることが好ましい。
オルト過ヨウ素酸は、ルテニウムを酸化するための酸素原子を放出する酸化剤であり、また、オルト過ヨウ素酸の酸化還元電位は、ルテニウムを酸化溶解するために十分な電位を有しているため、ルテニウムを効率良く酸化溶解することができる。
また、オルト過ヨウ素酸として、アルカリ金属イオン若しくはアルカリ土類金属イオンが十分に低濃度である、又は、アルカリ金属塩若しくはアルカリ土類金属塩を含まないものを用いることができるので、NANDフラッシュメモリの製造に好適に使用することができる。
上記第1の実施態様における除去液中のオルト過ヨウ素酸の含有量は、除去液の全質量に対し、0.05〜8質量%であり、0.1〜7質量%であることが好ましく、0.5〜5質量%であることがより好ましく、0.5〜3質量%であることが更に好ましい。上記範囲であると、Ruエッチング速度及び異物除去性により優れ、また、基板上のNANDフラッシュメモリ等の半導体素子を形成する部分への除去工程時の影響を抑制することができる。
また、上記除去液は、オルト過ヨウ素酸の溶液であることが好ましく、オルト過ヨウ素酸の水溶液であることがより好ましい。
−水−
上記除去液は、水を含むことが好ましく、水溶液であることがより好ましい。
水としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。中でも、蒸留水やイオン交換水、あるいは超純水といった浄化処理を施された水が好ましく、半導体製造に使用される超純水を用いることが特に好ましい。
上記除去液中の水の濃度は、特に限定されないが、80質量%以上であることが好ましく、90質量%以上であることがより好ましく、94質量%以上であることが更に好ましい。また、上限値は、特に限定はないが、99.95質量%以下であることが好ましく、99.9質量%以下であることがより好ましく、99.5質量%以下であることが更に好ましい。
−第四級アンモニウム塩化合物又はアミン化合物−
上記除去液は、第四級アンモニウム塩化合物又はアミン化合物を含むことが好ましく、アミン化合物を含むことがより好ましい。上記態様であると、Ruエッチング速度が適度であり、また、異物除去性により優れる。
第四級アンモニウム塩化合物は、特に制限はなく、テトラアルキルアンモニウムヒドロキシド、テトラアルキルアンモニウム硝酸塩、テトラアルキルアンモニウム硫酸塩等が挙げられる。
アミン化合物とは、分子内に第一級アミノ基、第二級アミノ基、第三級アミノ基のいずれかを有する化合物の総称である。また、本発明におけるアミン化合物は、アミンオキシド化合物も含む。アミン化合物は、炭素原子、窒素原子、水素原子を必須の構成元素とし、必要により酸素原子を含む化合物であることが好ましい。
アミン化合物としては、下記式P−1〜P−5のいずれかで表される化合物が好ましく挙げられる。
Figure 0006460729
P1〜RP9はそれぞれ独立に、アルキル基(炭素数1〜6が好ましい。)、アルケニル基(炭素数2〜6が好ましい。)、アルキニル基(炭素数2〜6が好ましい。)、アリール基(炭素数6〜10が好ましい。)、ヘテロ環基(炭素数2〜6が好ましい。)、アリーロイル基(炭素数7〜15が好ましい。)、又は、下記式xで表される基を表す。
中でも、RP1〜RP9はそれぞれ独立に、アルキル基、アルケニル基、アリール基、又は、下記式xで表される基が好ましく、アルキル基、又は、下記式xで表される基が特に好ましい。
これらの基は、更に置換基Tを有していてもよい。
置換基Tとしては、ハロゲン原子、アルキル基、アルケニル基、アルキニル基、アリール基、ヘテロ環基、アシル基、アリーロイル基、アルコキシカルボニル基、アルコキシカルボニルアミノ基、ヒドロキシ基(OH)、カルボキシル基(COOH)、スルファニル基(SH)、アルコキシ基、アリールオキシ基、アルキルスルファニル基、及び、アリールスルファニル基が挙げられる。
中でも、置換基Tとしては、付加される任意の置換基としては、ヒドロキシ基(OH)、カルボキシル基(COOH)、スルファニル基(SH)、アルコキシ基、又は、アルキルスルファニル基が好ましい。また、アルキル基、アルケニル基、アルキニル基は、それぞれ例えば1〜4個の、O、S、CO、NR(Rは水素原子又は炭素数1〜6のアルキル基を表す。)を介在していてもよい。
X1−(Rx1−X2)mx−Rx2−* (x)
X1は、ヒドロキシ基、スルファニル基、炭素数1〜4のアルコキシ基、又は、炭素数1〜4のアルキルスルファニル基を表す。中でも、ヒドロキシ基が好ましい。
Rx1及びRx2はそれぞれ独立に、炭素数1〜6のアルキレン基、炭素数2〜6のアルケニレン基、炭素数2〜6のアルキニレン基、炭素数6〜10のアリーレン基、又は、これらを2以上組み合わせた基を表す。中でも、炭素数1〜6のアルキレン基が好ましい。
X2は、O、S、CO又はNRを表す。中でも、Oが好ましい。
mxは0〜6の整数を表す。mxが2以上のとき、複数のRx1及びX2は、それぞれ同じであっても、異なっていてもよい。Rx1及びRx2は、更に置換基Tを有していてもよい。
*は、式P−1〜P−5における窒素原子との結合位置を表す。
P10は上記置換基Tと同義である。npは0〜5の整数である。
アミン化合物としては、モノエタノールアミン、ジグリコールアミン(アミノエトキシエタノール)、モノイソプロパノールアミン、イソブタノールアミン、炭素数2〜8の直鎖アルカノールアミン、メチルエタノールアミン、N−メチルアミノエタノール、ジエタノールアミン、トリエタノールアミン、メチルジエタノールアミン、トリエチルアミン、ペンタメチルジエチレントリアミン、N−メチルモルホリン−N−オキシド(NMMO)、トリメチルアミン−N−オキシド、トリエチルアミン−N−オキシド、ピリジン−N−オキシド、N−エチルモルホリン−N−オキシド、N−メチルピロリジン−N−オキシド、N−エチルピロリジン−N−オキシド、これらの置換誘導体、及び、これらの組み合わせよりなる群から選択された化合物であることが好ましい。中でも、アルカノールアミンが好ましく、モノエタノールアミン又はジグリコールアミンが特に好ましい。なお、置換基誘導体とは、各化合物に置換基(例えば上記置換基T)を有する化合物の総称である。
第四級アンモニウム塩化合物及びアミン化合物の総濃度は、除去液中、0.0001〜5質量%であることが好ましく、0.001〜1質量%であることがより好ましく、0.002〜0.5質量%であることが更に好ましく、0.005〜0.1質量%であることが特に好ましい。上記範囲であると、Ruエッチング速度が適度であり、また、異物除去性により優れる。
なお、本発明において、上記第四級アンモニウム塩化合物及びアミン化合物は、1種のみを用いてもよいし、2種以上を併用してもよい。2種以上を併用する場合、その併用割合は特に限定されないが、合計使用量は、2種以上の総和として上記濃度範囲とすることが好ましい。各成分の濃度は使用時に上記の濃度であればよい。
上記第四級アンモニウム塩化合物及びアミン化合物は、基板中の層(例えば、強磁性体層、絶縁体層等)を保護する機能を果たしている推定される。例えば、上記の層の表面で保護膜を形成して、その溶解を抑えていることが考えられる。かかる観点から上記下限値以上で適用されることが好ましい。一方、他の成分との関係でその性能を阻害しないよう、上記上限値以下で適用されることが好ましい。
また、上記除去液中のオルト過ヨウ素酸の濃度Cと、第四級アンモニウム塩化合物及びアミン化合物の総濃度Cとの比は、質量比で、C:C=100:0.1〜10であることが好ましく、C:C=100:0.2〜5であることがより好ましく、C:C=100:0.5〜4であることが更に好ましい。上記範囲であると、上記範囲であると、Ruエッチング速度が適度であり、また、異物除去性により優れる。
−他の成分−
上記除去液は、上述した以外の他の成分を含んでいてもよい。
他の成分としては、特に制限はなく、公知の成分を用いることができる。例えば、特開2014−93407号公報の段落0026等に記載、特開2013−55087号公報の段落0024〜0027等に記載、特開2013−12614号公報の段落0024〜0027等に記載の各界面活性剤が挙げられる。あるいは、特開2014−107434号公報の段落0017〜0038、特開2014−103179号公報の段落0033〜0047、特開2014−93407号公報の段落0017〜0049等に開示の各添加剤(防食剤等)が挙げられる。
ただし、本発明においては、上記除去液は、他の成分を含まないことが好ましく、オルト過ヨウ素酸と水とからなる溶液であるか、又は、オルト過ヨウ素酸と第四級アンモニウム塩化合物又はアミン化合物と水とからなる溶液であることがより好ましい。ただし、このような場合にも、不可避不純物が除去液中に含有されることは妨げるものではない。
<第2の実施態様における除去液(NAND洗浄液)>
上記第2の実施態様における除去液(「NAND洗浄液」ともいう。)は、オルト過ヨウ素酸を含み、pHが、3.5以下である。
上記第2の実施態様における除去液としては、後述する態様以外は、上記第1の実施態様における除去液と同様のものを好適に用いることができる。
上記第2の実施態様における除去液中のオルト過ヨウ素酸の含有量は、除去液の全質量に対し、0.05〜8質量%であることが好ましく、0.1〜7質量%であることがより好ましく、0.5〜5質量%であることが更に好ましく、0.5〜3質量%であることが特に好ましい。上記範囲であると、Ruエッチング速度及び異物除去性により優れ、また、基板上のNANDフラッシュメモリを形成する部分への除去工程時の影響を抑制することができる。
<準備工程>
本発明の基板処理方法は、上記除去工程の前に、ルテニウム含有膜が形成された基板を準備する準備工程を含むことが好ましい。
また、上記ルテニウム含有膜の形成方法としては、特に制限はなく、公知の形成方法を用いることができ、例えば、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等が好適に挙げられる。
中でも、スパッタリング法によりルテニウム含有膜を形成した場合、ルテニウム含有膜が形成された基板のデバイス面の外縁部又は裏面にも、ルテニウムが多く付着するため、本発明の効果をより発揮することができ、好ましい。
また、形成時に用いることができるルテニウム含有膜の原料も、特に制限はなく、堆積方法にあわせ、適宜選択すればよい。
<その他の工程>
本発明の基板処理方法は、上記除去工程及び上記準備工程及び以外に、公知の工程を含んでいてもよい。
その他の工程としては、NANDフラッシュメモリ等の半導体素子を製造する際に行われる公知の工程が挙げられる。
例えば、金属配線、ゲート構造、ソース構造、ドレイン構造、絶縁層、強磁性層及び/又は非磁性層等の各構造の形成工程(層形成、エッチング、化学機械研磨、変成等)、レジストの形成工程、露光工程及び除去工程、熱処理工程、洗浄工程、検査工程等が挙げられる。
また、本発明の基板処理方法におけるその他の工程は、必要に応じ、上記準備工程及び上記除去工程の前及び/若しくは後、並びに/又は、上記準備工程と上記除去工程との間に行うことができる。
本発明の基板処理方法において、NANDフラッシュメモリ製造用基板を用いる場合、上記除去工程は、NANDフラッシュメモリ製造におけるバックエンドプロセス(BEOL:Back end of the line)中で行っても、フロントエンドプロセス(FEOL:Front end of the line)中で行ってもよいが、本発明の効果をより発揮できる観点から、フロントエンドプロセス中で行うことが好ましい。
(半導体素子の製造方法)
本発明の半導体素子の製造方法は、本発明の基板処理方法を含む。
本発明の半導体素子の製造方法の好ましい第1の実施態様は、ルテニウム含有膜が形成された基板に対して、上記基板の上記ルテニウム含有膜が形成された面の外縁部及び/又は裏面に付着したルテニウム付着物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、上記除去液のpHが、3.5以下であることを特徴とする。
本発明の半導体素子の製造方法の好ましい第2の実施態様は、ルテニウム含有膜が形成されたNANDフラッシュメモリ製造用基板に対して、ルテニウム含有物を除去液により除去する除去工程、を含み、上記除去液が、オルト過ヨウ素酸を含み、上記除去液のpHが、3.5以下であることを特徴とする。
また、本発明の半導体素子の製造方法は、NANDフラッシュメモリの製造方法であることが好ましい。上記態様であると、本発明の効果をより発揮することができる。
本発明の半導体素子の製造方法の除去工程や除去液等の好ましい態様は、本発明の基板処理方法における好ましい態様と同様である。
本発明の半導体素子の製造方法は、上記除去工程及び上記準備工程及び以外に、公知の工程を含んでいてもよい。
その他の工程としては、特に制限はなく、半導体素子を製造する際に行われる公知の工程が挙げられる。例えば、金属配線、ゲート構造、ソース構造、ドレイン構造、絶縁層、強磁性層及び/又は非磁性層等の各構造の形成工程(層形成、エッチング、化学機械研磨、変成等)、レジストの形成工程、露光工程及び除去工程、熱処理工程、洗浄工程、検査工程等が挙げられる。
また、上述したように、本発明の半導体素子の製造方法におけるその他の工程は、必要に応じ、上記準備工程及び上記除去工程の前及び/若しくは後、並びに/又は、上記準備工程と上記除去工程との間に行うことができる。
上述したように、本発明の半導体素子の製造方法において、NANDフラッシュメモリ製造用基板を用いる場合、上記除去工程は、NANDフラッシュメモリ製造におけるバックエンドプロセス(BEOL)中で行っても、フロントエンドプロセス(FEOL)中で行ってもよいが、本発明の効果をより発揮できる観点から、フロントエンドプロセス中で行うことが好ましい。
NANDフラッシュメモリとしては、例えば、特開2014−175587号公報の図1に示されるNAND型フラッシュメモリ装置が挙げられる。特開2014−175587号公報の図5(a)において、メモリセルトランジスタTrmのゲート電極MGは、シリコン基板2の上面にゲート絶縁膜3を介して形成されている。ゲート電極MGは、下から第1半導体膜としての多結晶シリコン膜4、電極間絶縁膜5、第2半導体膜としての多結晶シリコン膜6、金属膜としてのタングステン(W)膜7及び加工用のシリコン窒化膜8が順に積層されている。
上記のような多結晶シリコン膜上に金属膜を形成する際に、バリアメタル膜を用いることができる。この場合、バリアメタル膜の材料は、金属膜と多結晶シリコン膜とが反応するのを抑制する材料であればよい。例えば、窒化タングステン(WN)、窒化タングステンシリサイド(WSiN)、窒化チタン(TiN)、ルテニウム(Ru)、酸化ルテニウム(RuO)、タンタル(Ta)、窒化タンタル(TaN)、窒化タンタルシリサイド(TaSiN)、マンガン(Mn)、酸化マンガン(MnO)、ニオブ(Nb)、窒化ニオブ(NbN)、窒化モリブデン(MoN)、バナジウム(Vn)などのさまざまな材料を用いることができる。
このような構成のNANDフラッシュメモリにおける機能層にルテニウムが含まれる場合、本発明に係る基板処理方法が有効である。
以下に実施例を挙げて本発明を更に具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り、適宜、変更することができる。従って、本発明の範囲は以下に示す具体例に限定されるものではない。なお、特に断りのない限り、「部」、「%」は質量基準である。
(実施例1〜11、並びに、比較例1及び2)
<除去液の調製>
下記表1に記載の配合で各試験に適用する除去液をそれぞれ調製した。
<Ruエッチング試験>
市販のシリコンウエハ(直径:12インチ)上に、CVD法によりルテニウム層を形成した基板をそれぞれ準備した。各層の厚さは20nmとした。
得られた基板を、除去液を満たした容器に入れ、250rpmで撹拌した。処理温度は25℃とし、処理時間は5分とした。エリプソメトリー(分光エリプソメーター、ジェー・エー・ウーラム・ジャパン(株)製Vaseを使用した)を用いて処理前後の膜厚を測定することにより、Ruエッチング速度(単位:Å/min.)を算出した。5点の平均値を採用した(測定条件 測定範囲:1.2−2.5eV、測定角:70度,75度)。
なお、1Å=0.1nmである。
<異物(パーティクル)除去性試験>
基板サイズを2cm角とした以外は、上記Ruエッチング試験と同様のルテニウム層を形成した基板を準備した。
基板上に、SiO粒子(扶桑化学工業(株)製PL−3、平均一次粒径:35nm)を1ml滴下した後、200ml/min.で除去液を2分間基板上にあてて、洗浄した。更に、30秒間、500ml/min.の流水で洗浄し、窒素ガンで乾燥した後、走査型電子顕微鏡(SEM)にて基板表面の観察を行い、1μm内の粒子の個数をカウントした。
評価基準を以下に示す。
A:粒子の個数が10個未満
B:粒子の個数が10個以上50個未満
C:粒子の個数が50個以上
<除去液の保存安定性試験>
除去液を調製した後、室温(25℃)で1ヶ月保管し、以下の基準で評価した。
A:室温(25℃)1ヶ月保管後であっても、除去液調製直後のものと比較し、Ruエッチング速度及び異物除去性が変化しない。
B:室温(25℃)1ヶ月保管後の除去液が、除去液調製直後のものと比較し、Ruエッチング速度及び異物除去性が劣化している。
Figure 0006460729
表1におけるオルト過ヨウ素酸及びpH調整剤A〜Dは、以下のものを使用した。
オルト過ヨウ素酸:Aldrich社製
A:テトラメチルアンモニウムヒドロキシド(Sachem社製)
B:アンモニア水(表1に記載の濃度はアンモニア換算である。関東化学(株)製)
C:2−アミノエタノール(林純薬工業(株)製)
D:ジグリコールアミン(2−(2−アミノエトキシ)エタノール、Huntuman社製)

Claims (17)

  1. ルテニウム含有膜が形成された基板に対して、前記基板の前記ルテニウム含有膜が形成された面の外縁部及び/又は裏面に付着したルテニウム付着物を除去液により除去する除去工程、を含み、
    前記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、
    前記除去液が、第四級アンモニウム塩化合物又はアミン化合物を更に含み、
    前記除去液中のオルト過ヨウ素酸の濃度Cと、第四級アンモニウム塩化合物及びアミン化合物の総濃度Cとの比が、質量比で、C:C=100:0.1〜10であり、
    前記除去液のpHが、3.5以下であることを特徴とする
    基板処理方法。
  2. 前記基板における前記ルテニウム含有膜の厚みが、10nm以下である、請求項1に記載の基板処理方法。
  3. 前記除去工程における除去時の処理温度が、30℃以下である、請求項1又は請求項2に記載の基板処理方法。
  4. 前記除去液のpHが、1.9以下である、請求項1〜3のいずれか1項に記載の基板処理方法。
  5. 前記除去工程前において、前記基板の前記ルテニウム含有膜が形成された面の外縁部又は裏面に無機粒子が付着している、請求項1〜4のいずれか1項に記載の基板処理方法。
  6. 前記無機粒子が、SiO粒子を含む、請求項5に記載の基板処理方法。
  7. ルテニウム含有膜が形成されたNANDフラッシュメモリ製造用基板に対して、ルテニウム含有物を除去液により除去する除去工程、を含み、
    前記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、
    前記除去液が、第四級アンモニウム塩化合物又はアミン化合物を更に含み、
    前記除去液中のオルト過ヨウ素酸の濃度Cと、第四級アンモニウム塩化合物及びアミン化合物の総濃度Cとの比が、質量比で、C:C=100:0.1〜10であり、
    前記除去液のpHが、3.5以下であることを特徴とする
    基板処理方法。
  8. 前記基板における前記ルテニウム含有膜の厚みが、10nm以下である、請求項7に記載の基板処理方法。
  9. ルテニウム含有膜が形成された基板に対して、前記基板の前記ルテニウム含有膜が形成された面の外縁部及び/又は裏面に付着したルテニウム付着物を除去液により除去する除去工程、を含み、
    前記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、
    前記除去液が、分子内に第一級アミノ基、第二級アミノ基、第三級アミノ基のいずれかを有するアミン化合物を更に含み、
    前記除去液中のオルト過ヨウ素酸の濃度C と、アミン化合物の濃度C との比が、質量比で、C :C =100:0.1〜10であり、
    前記除去液のpHが、3.5以下であることを特徴とする
    基板処理方法。
  10. 前記基板における前記ルテニウム含有膜の厚みが、10nm以下である、請求項9に記載の基板処理方法。
  11. 前記除去工程における除去時の処理温度が、30℃以下である、請求項9又は10に記載の基板処理方法。
  12. 前記除去液のpHが、1.9以下である、請求項9〜11のいずれか1項に記載の基板処理方法。
  13. 前記除去工程前において、前記基板の前記ルテニウム含有膜が形成された面の外縁部又は裏面に無機粒子が付着している、請求項9〜12のいずれか1項に記載の基板処理方法。
  14. 前記無機粒子が、SiO粒子を含む、請求項13に記載の基板処理方法。
  15. ルテニウム含有膜が形成されたNANDフラッシュメモリ製造用基板に対して、ルテニウム含有物を除去液により除去する除去工程、を含み、
    前記除去液が、オルト過ヨウ素酸を、除去液の全質量に対し、0.05〜8質量%含み、
    前記除去液が、分子内に第一級アミノ基、第二級アミノ基、第三級アミノ基のいずれかを有するアミン化合物を更に含み、
    前記除去液中のオルト過ヨウ素酸の濃度C と、アミン化合物の濃度C との比が、質量比で、C :C =100:0.1〜10であり、
    前記除去液のpHが、3.5以下であることを特徴とする
    基板処理方法。
  16. 前記基板における前記ルテニウム含有膜の厚みが、10nm以下である、請求項15に記載の基板処理方法。
  17. 請求項1〜16のいずれか1項に記載の基板処理方法を含む、半導体素子の製造方法。
JP2014222538A 2014-10-31 2014-10-31 基板処理方法、及び、半導体素子の製造方法 Active JP6460729B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014222538A JP6460729B2 (ja) 2014-10-31 2014-10-31 基板処理方法、及び、半導体素子の製造方法
TW104134755A TWI702648B (zh) 2014-10-31 2015-10-23 基板處理方法及半導體元件的製造方法
TW109125479A TWI762979B (zh) 2014-10-31 2015-10-23 含釕物去除用去除液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014222538A JP6460729B2 (ja) 2014-10-31 2014-10-31 基板処理方法、及び、半導体素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018091162A Division JP6552676B2 (ja) 2018-05-10 2018-05-10 ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液

Publications (2)

Publication Number Publication Date
JP2016092101A JP2016092101A (ja) 2016-05-23
JP6460729B2 true JP6460729B2 (ja) 2019-01-30

Family

ID=56018902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014222538A Active JP6460729B2 (ja) 2014-10-31 2014-10-31 基板処理方法、及び、半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP6460729B2 (ja)
TW (2) TWI762979B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090247B1 (en) 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
JP6916306B2 (ja) * 2018-01-12 2021-08-11 富士フイルム株式会社 薬液、基板の処理方法
CN111684575B (zh) * 2018-02-05 2023-09-29 富士胶片株式会社 药液、药液的制造方法、基板的处理方法
KR102521227B1 (ko) 2018-09-12 2023-04-13 후지필름 가부시키가이샤 약액, 기판의 처리 방법
WO2020054291A1 (ja) * 2018-09-13 2020-03-19 富士フイルム株式会社 薬液
JP6670917B1 (ja) 2018-12-18 2020-03-25 東京応化工業株式会社 エッチング液、被処理体の処理方法、及び半導体素子の製造方法。
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring
KR20220088897A (ko) * 2020-01-28 2022-06-28 후지필름 가부시키가이샤 조성물, 기판의 처리 방법
JP2022032259A (ja) 2020-08-11 2022-02-25 東京応化工業株式会社 ルテニウム配線の製造方法
US20220194791A1 (en) 2020-12-22 2022-06-23 Tokyo Ohka Kogyo Co., Ltd. Method for producing aqueous solution of purified orthoperiodic acid, method for producing semiconductor device, and aqueous solution of orthoperiodic acid
TW202240027A (zh) * 2021-03-17 2022-10-16 日商富士軟片股份有限公司 組成物、基板的處理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306827B2 (ja) * 1998-04-14 2009-08-05 エルジー ディスプレイ カンパニー リミテッド エッチング剤
JP3619745B2 (ja) * 1999-12-20 2005-02-16 株式会社日立製作所 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP3645144B2 (ja) * 2000-02-24 2005-05-11 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
JP4661206B2 (ja) * 2004-12-17 2011-03-30 東ソー株式会社 半導体基板洗浄液
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
JP4199232B2 (ja) * 2005-12-15 2008-12-17 株式会社ルネサステクノロジ 半導体集積回路装置の量産方法
TW200918664A (en) * 2007-06-13 2009-05-01 Advanced Tech Materials Wafer reclamation compositions and methods
JP2009030167A (ja) * 2007-07-02 2009-02-12 Ebara Corp 基板処理方法及び基板処理装置
ES2386692T3 (es) * 2007-11-13 2012-08-27 Sachem, Inc. Composición de silsesquioxano poliédrico con potencial zeta negativo elevado y método para la limpieza húmeda de semiconductores sin daños
US20120256122A1 (en) * 2009-12-17 2012-10-11 Showa Denko K. K. Composition for etching of ruthenium-based metal, and process for preparation of the same
US8211800B2 (en) * 2010-08-23 2012-07-03 Kabushiki Kaisha Toshiba Ru cap metal post cleaning method and cleaning chemical
JP2014160757A (ja) * 2013-02-20 2014-09-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
JP2016092101A (ja) 2016-05-23
TW202041715A (zh) 2020-11-16
TW201631645A (zh) 2016-09-01
TWI702648B (zh) 2020-08-21
TWI762979B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP6460729B2 (ja) 基板処理方法、及び、半導体素子の製造方法
US11456412B2 (en) Ruthenium removal composition and method of producing magnetoresistive random access memory
JP6552676B2 (ja) ルテニウム含有膜が形成された基板におけるルテニウム付着物除去用除去液
TWI546377B (zh) 清潔組合物、清潔方法及半導體裝置的製造方法
EP2975108B1 (en) Copper corrosion inhibition system
TWI737798B (zh) 處理液、基板的清洗方法、半導體裝置的製造方法
TWI639900B (zh) 改質抗蝕劑的剝離方法、用於其的改質抗蝕劑的剝離液及半導體基板製品的製造方法
TW201639947A (zh) TiN硬遮罩及蝕刻殘留物的移除
KR102283723B1 (ko) 표면 잔류물 제거용 세정 제형
WO2021005980A1 (ja) 組成物、キット、基板の処理方法
JP6486957B2 (ja) Mramドライエッチング残渣除去組成物、磁気抵抗メモリの製造方法、及び、コバルト除去組成物
TW201819612A (zh) 處理液及積層體的處理方法
TWI504740B (zh) 清潔組成物、使用其的洗淨方法及半導體元件的製造方法
TW201523170A (zh) 改質抗蝕劑的剝離液、使用其的改質抗蝕劑的剝離方法及半導體基板製品的製造方法
JP5852303B2 (ja) 金属膜表面の酸化防止方法及び酸化防止液
US20200190672A1 (en) Etching solution, method for processing object to be processed, and method for manufacturing semiconductor element
KR20200125650A (ko) 처리액
US20150118860A1 (en) Etching method, and method of producing semiconductor substrate product and semiconductor device using the same
WO2021039137A1 (ja) 洗浄剤組成物
JP7363078B2 (ja) 底部反射防止膜の除去液、及び半導体素子の製造方法
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法,及含有釕的配線之製造方法
TWI713459B (zh) 蝕刻殘渣除去組成物、蝕刻殘渣的除去方法以及蝕刻殘渣除去套組以及磁阻記憶體的製造方法
TW202413612A (zh) 藥液、基板的處理方法、半導體元件的製造方法、化合物、樹脂
TW202244266A (zh) 半導體基板清洗用組成物及清洗方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R150 Certificate of patent or registration of utility model

Ref document number: 6460729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250