JP2020098988A - 回路装置、発振器、電子機器及び移動体 - Google Patents
回路装置、発振器、電子機器及び移動体 Download PDFInfo
- Publication number
- JP2020098988A JP2020098988A JP2018235963A JP2018235963A JP2020098988A JP 2020098988 A JP2020098988 A JP 2020098988A JP 2018235963 A JP2018235963 A JP 2018235963A JP 2018235963 A JP2018235963 A JP 2018235963A JP 2020098988 A JP2020098988 A JP 2020098988A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- clock signal
- frequency
- waveform signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 111
- 230000010355 oscillation Effects 0.000 claims abstract description 22
- 230000007480 spreading Effects 0.000 claims abstract description 17
- 230000010354 integration Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 17
- HNPWTDUZIXAJSA-UHFFFAOYSA-N 5,5-dimethyl-2-(3-methylbutanoyl)cyclohexane-1,3-dione Chemical compound CC(C)CC(=O)C1C(=O)CC(C)(C)CC1=O HNPWTDUZIXAJSA-UHFFFAOYSA-N 0.000 abstract description 13
- 238000001228 spectrum Methods 0.000 description 41
- 238000009792 diffusion process Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 22
- 230000008859 change Effects 0.000 description 19
- 208000032365 Electromagnetic interference Diseases 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000002411 adverse Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- HJVCHYDYCYBBQX-HLTLHRPFSA-N (2s,3s,4e,6e,8s,9s)-3-amino-9-methoxy-2,6,8-trimethyl-10-phenyldeca-4,6-dienoic acid Chemical compound OC(=O)[C@@H](C)[C@@H](N)/C=C/C(/C)=C/[C@H](C)[C@@H](OC)CC1=CC=CC=C1 HJVCHYDYCYBBQX-HLTLHRPFSA-N 0.000 description 5
- PBLZLIFKVPJDCO-UHFFFAOYSA-N omega-Aminododecanoic acid Natural products NCCCCCCCCCCCC(O)=O PBLZLIFKVPJDCO-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 102100024348 Beta-adducin Human genes 0.000 description 3
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- SGTNSNPWRIOYBX-UHFFFAOYSA-N 2-(3,4-dimethoxyphenyl)-5-{[2-(3,4-dimethoxyphenyl)ethyl](methyl)amino}-2-(propan-2-yl)pentanenitrile Chemical compound C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 SGTNSNPWRIOYBX-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】クロック信号の周波数の拡散レートと拡散幅を自由に設定可能にする回路装置等の提供。【解決手段】回路装置20は、基準クロック信号RFCKとフィードバッククロック信号FBCKとの位相比較を行う位相比較回路42と、制御電圧VCを生成する制御電圧生成回路44と、クロック信号CKQを生成する電圧制御発振回路50と、クロック信号CKQを分周してフィードバッククロック信号FBCKを出力する分周回路58と、分周回路58の分周比を設定する処理回路60と、クロック信号CKQの周波数を拡散させるための波形信号の傾き情報SLが設定される第1のレジスター80と、波形信号の振幅情報が設定される第2のレジスター82を含む。処理回路60は、第1、第2のレジスター80、82に設定された傾き情報SL、振幅情報APに基づいて波形信号の波形信号値を生成し、波形信号値と分周比設定値SDIVに基づく分周比データDDIVを分周回路58に出力する。【選択図】図1
Description
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
近年、電子機器から放射される電磁波が他の電子器などに与える影響として、EMI(Electro Magnetic Interference)が問題になっている。特に電子機器間におけるデータの送受信等のために使用されるクロック信号は、高周波数であり、EMIのノイズの発生源となる。従って、クロック信号による電磁波の放射の悪影響を抑制するために、種々の対策がとられており、このような対策の1つとしてスペクトラム拡散がある。スペクトラム拡散の従来技術としては、例えば特許文献1に開示される技術がある。特許文献1には、三角波生成器を備えたスペクトラム拡散クロック生成回路が開示されている。具体的には、セレクターが出力する+1又は−1を加算して行き、加算値が三角波の振幅の最大値に達したら、セレクターの出力を切り替える構成が開示されている。
この従来技術のスペクトラム拡散クロック生成回路では、三角波の振幅に対応する拡散幅を変更すると、拡散レートも連動して変更されてしまう。即ち、拡散レートと拡散幅を自由に設定できないという課題があった。
本発明の一態様は、基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、前記位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、前記制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、前記クロック信号を分周して前記フィードバッククロック信号を出力する分周回路と、前記分周回路の分周比を設定する処理回路と、前記クロック信号の前記周波数を拡散させるための波形信号の傾き情報が設定される第1のレジスターと、前記波形信号の振幅情報が設定される第2のレジスターと、を含み、前記処理回路は、前記第1のレジスターに設定された前記傾き情報と、前記第2のレジスターに設定された前記振幅情報とに基づいて、前記波形信号の波形信号値を生成し、前記波形信号値と分周比設定値に基づく分周比データを前記分周回路に出力する回路装置に関係する。
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
1.回路装置
図1に本実施形態の回路装置20の構成例を示す。本実施形態では、振動子10を振動させてクロック信号を生成する発振器4に用いられる回路装置20を主に例にとり説明する。なお本実施形態は、このような振動子10の発振回路30を用いないPLL回路40の回路装置20にも適用可能である。
図1に本実施形態の回路装置20の構成例を示す。本実施形態では、振動子10を振動させてクロック信号を生成する発振器4に用いられる回路装置20を主に例にとり説明する。なお本実施形態は、このような振動子10の発振回路30を用いないPLL回路40の回路装置20にも適用可能である。
発振器4は回路装置20と振動子10を含む。振動子10は回路装置20に電気的に接続されている。例えば振動子10及び回路装置20を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子10と回路装置20は電気的に接続されている。
振動子10は、電気的な信号により機械的な振動を発生する素子である。振動子10は、例えば水晶振動片などの振動片により実現できる。例えば振動子10は、カット角がATカットやSCカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子10は、SPXO(Simple Packaged Crystal Oscillator)の振動子であってもよい。或いは振動子10は、恒温槽を備える恒温槽型発振器(OCXO)に内蔵されている振動子であってもよいし、恒温槽を備えない温度補償型発振器(TCXO)に内蔵されている振動子であってもよい。なお本実施形態の振動子10は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子10として、SAW(Surface Acoustic Wave)共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのMEMS(Micro Electro Mechanical Systems)振動子等を採用してもよい。
回路装置20は、IC(Integrated Circuit)と呼ばれる集積回路装置である。例えば回路装置20は、半導体プロセスにより製造されるICであり、半導体基板上に回路素子が形成された半導体チップである。回路装置20は、発振回路30、PLL回路40、処理回路60、レジスター80、82を含む。
発振回路30は、振動子10を発振させることで基準クロック信号RFCKを生成する。即ち発振回路30は振動子10を振動させて発振信号である基準クロック信号RFCKを生成する。例えば回路装置20は、第1、第2の振動子接続用の端子を含み、回路装置20の外付け部品である振動子10の一端である第1の端子電極が第1の振動子接続用の端子に接続され、振動子10の他端である第2の端子電極が第2の振動子接続用の端子に接続される。第1、第2の振動子接続用の端子は、例えば回路装置20のパッドである。発振回路30は、第1の振動子接続用の端子と第2の振動子接続用の端子の間に設けられた発振用の駆動回路などを含む。
PLL回路40は、基準クロック信号RFCKが入力される。そしてPLL(Phase Locked Loop)の動作を行う。例えばPLL回路40は、基準クロック信号RFCKの周波数を逓倍した周波数のクロック信号CKQを生成する。即ち基準クロック信号RFCKに位相同期した高精度のクロック信号CKQを生成する。PLL回路40は、位相比較回路42と、制御電圧生成回路44と、電圧制御発振回路50と、分周回路58を含む。
位相比較回路42は、基準クロック信号RFCKとフィードバッククロック信号FBCKとの位相比較を行う。例えば位相比較回路42は、基準クロック信号RFCKとフィードバッククロック信号FBCKの位相を比較し、基準クロック信号RFCKとフィードバッククロック信号FBCKの位相差に応じた信号CQを位相比較結果の信号として出力する。位相差に応じた信号CQは、例えば位相差に比例したパルス幅のパルス信号である。
制御電圧生成回路44は、位相比較回路42での位相比較の結果に基づいて、制御電圧VCを生成する。例えば制御電圧生成回路44は、位相比較回路42からの位相比較結果の信号CQに基づいて、チャージポンプ動作やフィルター処理を行って、電圧制御発振回路50の発振を制御する制御電圧VCを生成する。
VCO(Voltage controlled oscillator)である電圧制御発振回路50は、制御電圧VCに対応する周波数のクロック信号CKQを生成する。例えば制御電圧生成回路44からの制御電圧VCに基づいて発振動作を行って、クロック信号CKQを生成する。例えば電圧制御発振回路50は、制御電圧VCに応じて変化する周波数のクロック信号CKQを発振動作により生成する。一例としては、電圧制御発振回路50は、バラクターなどの可変容量素子を有し、この可変容量素子の容量が制御電圧VCに基づいて変化することで、電圧制御発振回路50の発振動作により生成される発振信号であるクロック信号CKQの周波数が変化する。
分周回路58は、クロック信号CKQを分周してフィードバッククロック信号FBCKを出力する。例えば分周回路58は、クロック信号CKQの周波数を、分周比データDDIVにより設定される分周比で分周した周波数の信号を、フィードバッククロック信号FBCKとして出力する。例えばクロック信号CKQの周波数をfとし、分周回路58を分周動作の分周比をDIVとした場合に、フィードバッククロック信号FBCKの周波数は、f/DIVになる。そして位相比較回路42は、前述のように、発振回路30からの基準クロック信号RFCKと、分周回路58からのフィードバッククロック信号FBCKの位相比較を行う。
処理回路60は、分周回路58の分周比を設定する。例えば処理回路60は分周比データDDIVを分周回路58に出力することで、分周回路58の分周比を設定する。分周比データDDIVは、PLL回路40の分周比を設定するためのデータであり、クロック信号CKQの周波数を定めるデータである。処理回路60は、例えば分周比設定値SDIVに基づいて分周回路58の分周比を設定する。分周比設定値SDIVは、分周回路58の分周比を設定するための設定値であり、レジスターなどに設定される値であってもよいし、外部から端子等を介して入力されるものであってもよい。また処理回路60は、回路装置20の種々の制御処理や設定処理、或いは演算処理を行う。例えば処理回路60は、回路装置20の各回路ブロックの制御処理を行う。また処理回路60は、例えばデルタシグマ変調処理、温度補償処理、エージング補正処理、或いはデジタルフィルター処理などの演算処理を行う。処理回路60はゲートアレイ等の自動配置配線によるASIC(Application Specific Integrated Circuit)の回路により実現できる。或いは処理回路60を、DSP(Digital Signal Processor)、CPU(Central Processing Unit)などのプロセッサーにより実現してもよい。
レジスター80は、クロック信号CKQの周波数を拡散させるための波形信号の傾き情報SLが設定されるレジスターである。クロック信号CKQの周波数の拡散は、例えばスペクトラム拡散と呼ばれる。以下では、クロック信号CKQの周波数の拡散を、適宜、スペクトラム拡散と記載する。波形信号はスペクトラム拡散のための波形信号である。レジスター80は第1のレジスターであり、レジスター82は第2のレジスターである。波形信号は、例えば波形信号値が単調増加する第1の期間と波形信号値が単調減少する第2の期間が交互に繰り返されるような信号であり、例えば三角波信号などにより実現される。傾き情報SLは、波形信号の傾き値を設定するための情報であり、波形信号値のゲインに対応する変化率を設定するための情報である。例えば傾き情報は、波形信号値が単調増加する第1の期間での波形信号の第1の傾き値や、波形信号値が単調減少する第2の期間での波形信号の第2の傾き値を設定するための情報である。第1、第2の傾き値は波形信号値の変化率に対応する。振幅情報APは、波形信号の振幅を設定するための情報であり、クロック信号CKQの周波数の拡散の拡散幅に対応する情報である。レジスター80、82は例えばフリップフロップ回路などにより実現できる。或いはレジスター80、82を例えばRAM(Random access memory)などのメモリーにより実現してもよい。
以上のように本実施形態の回路装置20は、位相比較回路42と、制御電圧生成回路44と、電圧制御発振回路50と、分周回路58と、処理回路60と、レジスター80、82を含む。例えば位相比較回路42、制御電圧生成回路44、電圧制御発振回路50、分周回路58によりPLL回路40が構成される。位相比較回路42は、基準クロック信号RFCKとフィードバッククロック信号FBCKとの位相比較を行う。制御電圧生成回路44は、位相比較の結果に基づいて、制御電圧VCを生成する。電圧制御発振回路50は、制御電圧VCに対応する周波数のクロック信号CKQを生成する。分周回路58は、クロック信号CKQを分周してフィードバッククロック信号FBCKを出力する。処理回路60は、分周回路58の分周比を設定する。レジスター80は、クロック信号CKQの周波数を拡散させるための波形信号の傾き情報SLが設定され、レジスター82は、波形信号の振幅情報APが設定される。
そして本実施形態では処理回路60は、レジスター80に設定された傾き情報SLと、レジスター82に設定された振幅情報APとに基づいて、波形信号の波形信号値を生成する。具体的には処理回路60は、後述の図3で説明するように、三角波などの波形信号の波形信号値VWを生成する。そして処理回路60は、波形信号値VWと分周比設定値SDIVに基づく分周比データDDIVを分周回路58に出力する。例えば処理回路60は、波形信号値VWを用いて、クロック信号CKQの周波数を、クロック信号CKQの公称周波数である基準周波数を中心とした所定の周波数帯域において周期的に変化させるスペクトラム拡散を行う。具体的には処理回路60は、クロック信号CKQの周波数が、公称周波数である基準周波数を中心とした所定の周波数帯域において周期的に変化するように、分周回路58の分周比を時間的に変化させる制御を行う。即ち処理回路60は、分周比設定値SDIVに基づき設定される分周比を、波形信号値VWを用いて時間的に変化させる制御を行うことで、スペクトラム拡散処理を実行する。
このように本実施形態の回路装置20によれば、波形信号値VWと分周比設定値SDIVに基づく分周比データDDIVが分周回路58に出力されることで、スペクトラム拡散処理が実現される。これにより、EMIのノイズを低減でき、クロック信号CKQによる電磁波の放射の悪影響を抑制できるようになる。そして本実施形態では、スペクトラム拡散を実現する波形信号の振幅情報のみならず、当該波形信号の傾き情報に基づいて、波形信号の波形信号値が生成される。これにより、例えば拡散幅の変更により拡散レートも連動して変更されてしまうような事態を防止できるようになり、簡素な構成で、スペクトラム拡散の拡散レートと拡散幅を自由に設定可能な回路装置20を実現できる。
図2に本実施形態の回路装置20の詳細な構成例を示す。図2では、回路装置20は、発振回路30、PLL回路40、処理回路60、レジスター80、82に加えて、温度センサー76、A/D変換回路77、レジスター86、出力回路90、インターフェース回路92を含む。また処理回路60が、デルタシグマ変調回路62によりデルタシグマ変調を行うことで、PLL回路40がフラクショナル−N型のPLL回路として動作する。なお本実施形態の回路装置20は図2の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
レジスター86は分周比設定値SDIVが設定されるレジスターである。レジスター86は例えばフリップフロップ回路などにより実現できる。或いはレジスター86を例えばRAMなどのメモリーにより実現してもよい。
温度センサー76は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。環境の温度は例えば回路装置20や振動子10の周囲の環境の温度である。例えば温度センサー76は、温度依存性を有する回路素子を利用して温度依存電圧を生成し、温度に非依存の電圧を基準として温度依存電圧を出力する。例えば温度センサー76は、PN接合の順方向電圧を温度依存電圧として出力する。温度に非依存の電圧は例えばバンドギャップリファレンス電圧などである。なお温度センサー76を回路装置20の外部に設けて、回路装置20の外部接続端子等を介して温度センサー76からの温度検出電圧を回路装置20に入力するようにしてもよい。
A/D変換回路77は、温度センサー76からの温度検出電圧のA/D変換を行って、デジタルの温度検出データDTを出力する。A/D変換回路77のA/D変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおA/D変換方式として、デルタシグマ型、フラッシュ型、パイプライン型又は二重積分型等を採用してもよい。またA/D変換回路77を温度センサー76と同様に回路装置20の外部に設けて、温度検出データDTを回路装置20の外部接続端子等を介して回路装置20に入力するようにしてもよい。
出力回路90は、PLL回路40からのクロック信号CKQが入力される。そしてLVDS(Low Voltage Differential Signaling)、PECL(Positive Emitter Coupled Logic)、HCSL(High Speed Current Steering Logic)、又は差動のCMOS(Complementary MOS)などの信号形式で、クロック信号CKQを回路装置20の外部に出力する。例えば出力回路90は、LVDS、PECL、HCSL及びCMOSの全ての信号形式でクロック信号CKQを出力可能な回路であってもよい。この場合には出力回路90は、処理回路60により設定された信号形式でクロック信号CKQを出力することになる。
なお出力回路90に、例えばクロック信号CKQ用の分周回路が設けてもよい。そして、この分周回路によりクロック信号CKQを分周することで、クロック信号CKQの周波数をユーザーが所望する周波数に設定できるようにしてもよい。
インターフェース回路92は、I2C(Inter Integrated Circuit)、SPI(Serial Peripheral Interface)などのインターフェースを実現する回路である。即ちインターフェース回路92は、外部デバイスとの間のインターフェース処理を行う。
なお、ホスト等の外部デバイスが、インターフェース回路92を介して、レジスター80、82、86や後述の図11に示すレジスター84のレジスター値を設定できるようにしてもよい。即ち外部デバイスが、インターフェース回路92を介して、レジスター80、82、84、86に対して、各々、傾き情報SL、振幅情報AP、フィードバッククロック信号FBCKの分周比情報、PLL回路40の分周比設定値SDIVを書き込めるようにする。或いは回路装置20に不揮発性メモリーを設け、回路装置20の製造時等において、傾き情報SL、振幅情報AP、分周比情報、分周比設定値SDIVを不揮発性メモリーに書き込んでもよい。そして回路装置20の動作時に、不揮発性メモリーからレジスター80、82、84、86に対して、傾き情報SL、振幅情報AP、分周比情報、分周比設定値SDIVをロードするようにしてもよい。
そして本実施形態では処理回路60は、波形信号値VWと分周比設定値SDIVに基づく演算値CALに対してデルタシグマ変調を行って、分周比データDDIVを分周回路58に出力する。即ちデルタシグマ変調の結果に基づく分周比データDDIVを分周回路58に出力する。デルタシグマ変調は処理回路60のデルタシグマ変調回路62が行う。
具体的にはPLL回路40の位相比較回路42は、基準クロック信号RFCKとフィードバッククロック信号FBCKの位相を比較し、位相差に応じた信号CQを出力する。制御電圧生成回路44は、位相差に応じた信号CQに基づき制御電圧VCを生成する。制御電圧生成回路44はチャージポンプ回路46とローパスフィルター48を含む。例えば位相比較回路42は、位相の比較結果であるアップ信号又はダウン信号を信号CQとして出力する。チャージポンプ回路46は、位相比較回路42からのアップ信号又はダウン信号である信号CQを出力電流に変換する。即ち、矩形の電圧パルスであるアップ信号とダウン信号を、矩形の電流パルスである出力電流に変換する。例えばチャージポンプ回路46は、アップ信号が入力された場合には正の電流パルスを出力し、ダウン信号が入力された場合には負の電流パルスを出力する。ローパスフィルター48は、チャージポンプ回路46の出力信号の平滑化を行って、電圧制御発振回路50の発振周波数を制御する制御電圧VCを生成して電圧制御発振回路50に出力する。具体的にはローパスフィルター48は、チャージポンプ回路46の出力電流を電流電圧変換すると共にフィルター処理を行う。ローパスフィルター48の出力電圧である制御電圧VCは、アップ信号が出力された場合には上昇し、ダウン信号が出力された場合には下降する。ローパスフィルター48は例えば3次や4次のRCフィルターにより実現できる。即ち抵抗及びキャパシターを用いたパッシブのRCフィルターにより実現できる。なおローパスフィルター48は受動素子としてインダクターを用いたパッシブフィルターであってもよい。
ローパスフィルター48からの制御電圧VCが電圧制御発振回路50に入力されることで、バラクター等により実現される可変容量素子の容量が変化して、電圧制御発振回路50の発振周波数が制御される。そして制御電圧VCにより設定される周波数のクロック信号CKQが分周回路58や出力回路90に出力される。電圧制御発振回路50は、例えばインダクター及びキャパシターにより構成される共振回路により発振動作を行うLC発振回路などにより実現できる。
そして本実施形態では分周回路58とデルタシグマ変調回路62とによりフラクショナル分周器が構成される。フラクショナル分周器は、PLL回路40の逓倍率の逆数を分周比としてクロック信号CKQを分周し、分周後のクロック信号をフィードバッククロック信号FBCKとして位相比較回路42に出力する。デルタシグマ変調回路62は、分周比の小数部の値をデルタシグマ変調して、整数である変調値を生成する。例えばデルタシグマ変調回路62は3次や4次のデルタシグマ変調処理を行う。そして分周比の整数部の値と変調値の加算値が、分周比の設定値として分周回路58に設定される。これによりフラクショナル−N型のPLL回路40が実現される。
具体的には、デルタシグマ変調回路62は、例えばフィードバッククロック信号FBCKに基づいて動作し、分数分周比L/Mを積分して量子化するデルタシグマ変調を行い、デルタシグマ変調信号を生成する。そしてデルタシグマ変調回路62は、デルタシグマ変調信号と整数分周比Nとを加減算する処理を行い、加減算後の出力信号が分周比データDDIVとして分周回路58に入力される。この加減算後の出力信号は、整数分周比Nの付近の範囲の複数の整数分周比が時系列に変化し、その時間平均値はN+L/Mに一致する。このN+L/Mが、分周比設定値SDIVにより設定される。例えば、クロック信号CKQの周波数をfとし、基準クロック信号RFCKの周波数をfrefとする。この場合に、基準クロック信号RFCKの位相とフィードバッククロック信号FBCKの位相が同期した定常状態では、f=(N+L/M)×frefの関係式が成り立つ。このような構成のフラクショナル−N型のPLL回路40を用いることで、N+L/Mで表される分周比で基準クロック信号RFCKの周波数を逓倍した周波数のクロック信号CKQを生成できるようになる。
そして本実施形態では、波形信号値VWと分周比設定値SDIVに基づく演算値CALに対してデルタシグマ変調が行われ、デルタシグマ変調の結果に基づく分周比データDDIVが分周回路58に出力される。このようにすれば、デルタシグマ変調によりフラクショナル−N型のPLL回路40を実現できると共に、クロック信号CKQの周波数fが基準周波数を中心とした所定の周波数帯域において周期的に変化するように分周回路58の分周比が時間的に変化するようになり、スペクトラム拡散を実現できるようになる。即ちクロック信号CKQの周波数fが、後述の図3の波形信号値VWの上限値となるVTに対応する周波数fhと、波形信号値VWの下限値となる−VTに対応する周波数flとの間で、周期的に変化するスペクトラム拡散を実現できる。
このようにすることで、デルタシグマ変調によりフラクショナル−N型のPLL回路40におけるフラクショナル分周器を実現できると共に、EMIのノイズを低減でき、クロック信号CKQによる電磁波の放射の悪影響を抑制できるようになる。
また本実施形態では、処理回路60は、温度センサー76の検出電圧に基づく温度検出データDTに基づいて、基準クロック信号RFCKの温度特性の温度補償値を生成する。例えば後述の図11に示す温度補償値TCPを生成する。この温度補償値TCPは、温度変化による振動子10の発振周波数の変動を抑制又はキャンセルするための補償値である。処理回路60は、温度に応じて変化する温度検出データDTと、近似関数の係数である温度補償係数のデータに基づいて、温度補償の演算処理を行って、温度補償値TCPを生成する。そして処理回路60は、波形信号値VWと分周比設定値SDIVと温度補償値TCPとを加算処理して演算値CALを求める。例えば処理回路60の演算回路70が、温度補償値TCPの生成処理と、波形信号値VW、分周比設定値SDIV、温度補償値TCPの加算処理を行って演算値CALを求める処理を行う。そして処理回路60のデルタシグマ変調回路62が、求められた演算値CALに対してデルタシグマ変調処理を行って、分周比データDDIVを分周回路58に出力する。
このようにすれば、フラクショナル分周器の実現と、EMIの悪影響の抑制とを実現できると共に、温度変化によるクロック信号CKQの周波数の変動を抑制する温度補償処理を実現できるようになる。しかも本実施形態によれば、フラクショナル分周器を実現するフラクショナル分周処理と、EMIの悪影響の抑制するスペクトラム拡散処理と、温度補償処理とを、処理回路60におけるデジタル演算処理により一括して実行できる。従って、回路装置20の回路規模の増加等の抑制を図りながら、フラクショナル分周処理とスペクトラム拡散処理と温度補償処理を実現できるようになる。
特に本実施形態では、フラクショナル分周器が小数による分周比を設定できる点を利用して、フラクショナル分周処理と温度補償処理を処理回路60により一括して実行している。即ち図2において、演算回路70は温度検出データに基づいて温度補償処理を行うため、温度補償処理後の演算値CALは小数を含む値になる。そして、このように演算値CALが小数を含む値であっても、分周回路58とデルタシグマ変調回路62により構成されるフラクショナル分周器によれば、小数を含む演算値CALに基づいて分周比を設定できる。従って、処理回路60によるフラクショナル分周処理と温度補償処理の一括処理の実行が可能になる。
また図2に示すように処理回路60は、傾き値出力回路64と積分回路66を含む。傾き値出力回路64は、傾き情報SLに基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値QSLとして出力する。例えば傾き値出力回路64は、レジスター80に設定される傾き情報SLに基づいて、後述の図3に示す正の傾き値VSLと、負の傾き値−VSLのいずれか一方を、出力傾き値QSLとして積分回路66に出力する。積分回路66は、出力傾き値QSLを積分し、積分により得られた積分値を波形信号値VWとして出力する。例えば積分回路66は、傾き値出力回路64が出力傾き値QSLとして正の傾き値VSLを出力しているときには、この正の傾き値VSLを積分し、積分により得られた積分値を波形信号値VWとして出力する。また積分回路66は、傾き値出力回路64が出力傾き値QSLとして負の傾き値−VSLを出力しているときには、この負の傾き値−VSLを積分し、積分により得られた積分値を波形信号値VWとして出力する。
そして傾き値出力回路64は、出力傾き値QSLとして正の傾き値VSLを出力しているときに、波形信号値VWが、振幅情報APにより設定される第1のしきい値に達すると、出力傾き値QSLとして負の傾き値−VSLを出力する。例えば図3において、傾き値出力回路64が正の傾き値VSLを出力することで、波形信号値VWが第1のしきい値であるVTに達すると、傾き値出力回路64は、正の傾き値VSLの出力から、負の傾き値−VSLの出力へと切り替える。例えば傾き値出力回路64は、積分回路66が出力する波形信号値VWをモニターしており、波形信号値VWが第1のしきい値VTに達すると、正の傾き値VSLの出力から、負の傾き値−VSLの出力へと切り替える。
また傾き値出力回路64は、出力傾き値QSLとして負の傾き値−VSLを出力しているときに、波形信号値VWが、振幅情報APにより設定される第2のしきい値に達すると、出力傾き値QSLとして正の傾き値VSLを出力する。例えば図3において、傾き値出力回路64が負の傾き値−VSLを出力することで、波形信号値VWが第2のしきい値である−VTに達すると、傾き値出力回路64は、負の傾き値−VSLの出力から、正の傾き値VSLの出力へと切り替える。例えば傾き値出力回路64は、積分回路66が出力する波形信号値VWをモニターしており、波形信号値VWが第2のしきい値−VTに達すると、負の傾き値−VSLの出力から、正の傾き値VSLの出力へと切り替える。
このようにすれば、拡散レートと拡散幅を可変に設定できるスペクトラム拡散処理を、傾き値出力回路64と積分回路66を用いた簡素な回路構成で実現できるようになる。例えば傾き値出力回路64が、傾き情報SLに基づく正の傾き値VSLを出力することで、傾き情報SLにより可変に傾きが設定される正の傾きの波形信号値VWを出力できる。また傾き値出力回路64が、傾き情報SLに基づく負の傾き値−VSLを出力することで、傾き情報SLにより可変に傾きが設定される負の傾きの波形信号値VWを出力できる。これによりスペクトラム拡散の拡散レートについても調整できるようになる。また傾き値出力回路64が、振幅情報APに基づき設定された第1のしきい値VTに波形信号値VWが達したときに、負の傾き値−VSLに出力を切り替え、第2のしきい値−VTに波形信号値VWが達したときに、正の傾き値VSLに出力を切り替えることで、スペクトラム拡散の拡散幅についても可変に設定できるようになる。
2.動作
次に本実施形態の回路装置20の動作について詳細に説明する。図3は本実施形態の回路装置20の動作説明図である。図3の横軸は時間であり、縦軸は波形信号値VWである。図3では波形信号は三角波信号であり、波形信号値VWが0になるポイントPB0から、正の傾き値VSLの変化率で波形信号値VWが増加して行く。即ち波形信号値VWの変化値に対応する正の傾き値VSLが、積分回路66により積算される積分処理が行われることで、波形信号値VWが増加して行く。そしてポイントPB1において波形信号値VWが第1のしきい値VTに達すると、傾き値出力回路64が、正の傾き値VSLから負の傾き値−VSLに出力傾き値QSLを切り替える。これにより、波形信号値VWが第1のしきい値VTになるポイントPB1から、負の傾き値−VSLの変化率で波形信号値VWが減少して行く。即ち波形信号値VWの変化値に対応する負の傾き値−VSLが、積分回路66により積算される積分処理が行われることで、波形信号値VWが減少して行く。そしてポイントPB2において波形信号値VWが第2のしきい値−VTに達すると、傾き値出力回路64が、負の傾き値−VSLから正の傾き値VSLに出力傾き値QSLを切り替える。これにより、波形信号値VWが第2のしきい値−VTになるポイントPB2から、正の傾き値VSLの変化率で波形信号値VWが増加して行く。そしてポイントPB3において波形信号値VWが第1のしきい値VTに達すると、傾き値出力回路64が、正の傾き値VSLから負の傾き値−VSLに出力傾き値QSLを切り替える。これによりスペクトラム拡散の拡散レートRAと拡散幅WDを可変に設定できるようになる。なお図3においてTPは三角波の波形信号の周期であり、拡散レートはRA=1/TPと表すことができる。
次に本実施形態の回路装置20の動作について詳細に説明する。図3は本実施形態の回路装置20の動作説明図である。図3の横軸は時間であり、縦軸は波形信号値VWである。図3では波形信号は三角波信号であり、波形信号値VWが0になるポイントPB0から、正の傾き値VSLの変化率で波形信号値VWが増加して行く。即ち波形信号値VWの変化値に対応する正の傾き値VSLが、積分回路66により積算される積分処理が行われることで、波形信号値VWが増加して行く。そしてポイントPB1において波形信号値VWが第1のしきい値VTに達すると、傾き値出力回路64が、正の傾き値VSLから負の傾き値−VSLに出力傾き値QSLを切り替える。これにより、波形信号値VWが第1のしきい値VTになるポイントPB1から、負の傾き値−VSLの変化率で波形信号値VWが減少して行く。即ち波形信号値VWの変化値に対応する負の傾き値−VSLが、積分回路66により積算される積分処理が行われることで、波形信号値VWが減少して行く。そしてポイントPB2において波形信号値VWが第2のしきい値−VTに達すると、傾き値出力回路64が、負の傾き値−VSLから正の傾き値VSLに出力傾き値QSLを切り替える。これにより、波形信号値VWが第2のしきい値−VTになるポイントPB2から、正の傾き値VSLの変化率で波形信号値VWが増加して行く。そしてポイントPB3において波形信号値VWが第1のしきい値VTに達すると、傾き値出力回路64が、正の傾き値VSLから負の傾き値−VSLに出力傾き値QSLを切り替える。これによりスペクトラム拡散の拡散レートRAと拡散幅WDを可変に設定できるようになる。なお図3においてTPは三角波の波形信号の周期であり、拡散レートはRA=1/TPと表すことができる。
図4は処理回路60によるスペクトラム拡散処理をオフにした場合のクロック信号CKQの周波数特性である。横軸は周波数であり、縦軸は電力に対応するパワーである。スペクトラム拡散を行わない場合には図4に示すように、クロック信号CKQの公称周波数である基準周波数f0に強いピークが立ち、EMIの問題が発生する。一方、図5は処理回路60によるスペクトラム拡散処理をオンにした場合のクロック信号CKQの周波数特性である。スペクトラム拡散を行うことで、クロック信号CKQの周波数は基準周波数f0を中心としたfl〜fhの範囲で周期的に変動するようになり、これによりEMIを抑制できる。
図6のA1はスペクトラム拡散を行わなかった場合のクロック信号CKQの信号波形であり、A2はスペクトラム拡散を行った場合のクロック信号CKQの信号波形である。スペクトラム拡散を行うことで、図6のA3に示すようにクロック信号CKQのエッジが周期的に変化する。そして図6のA4がスペクトラム拡散の拡散幅に対応し、図3の波形信号の振幅を大きくすると、拡散幅が大きくなり、振幅を小さくすると、拡散幅が小さくなる。また図3の波形信号の周期TPを短くして、拡散レートRAを高くすれば、図6のA4のスペクトラム拡散の揺らぎの速度が速くなる。即ち短い周期で周波数が揺らぐようになる。一方、波形信号の周期TPを長くして、拡散レートRAを低くすれば、図6のA4のスペクトラム拡散の揺らぎの速度が遅くなる。即ち長い周期で周波数が揺らぐようになる。
図7、図8は従来例の問題点の説明図である。前述した特許文献1の従来例では、波形信号の傾き値は+1又は−1に固定されており、傾き値を可変に変更できない。このため波形信号の振幅を変化させて、スペクトラム拡散の拡散幅WDを変化させると、拡散レートRAもそれに応じて変化してしまうという問題が生じる。
例えば図7では図3に比べて拡散幅WDを大きくしている。拡散幅WDを大きくすると、図5のfl〜fhの周波数帯域が広くなり、図6のA4の揺らぎの幅が大きくなる。このようにすることで、EMIの悪影響を、より低減できるようになる。そして、このように拡散幅WDを大きくした場合に、従来例においては傾き値は例えば+1又は−1というように固定値であるため、図7に示すように波形信号の周期TPが長くなり、拡散レートRAが低くなってしまう。
一方、図8では図3に比べて拡散幅WDを小さくしている。拡散幅WDを小さくすると、図5のfl〜fhの周波数帯域が狭くなり、図6のA4の揺らぎの幅が小さくなる。このようにすると、EMIの悪影響の低減の効果は図7に比べて小さくなる。そして、このように拡散幅WDを小さくした場合に、従来例においては傾き値は固定値であるため、図8に示すように波形信号の周期TPが短くなり、拡散レートRAが高くなってしまう。
このように従来例では、波形信号の傾き値が+1、−1というように固定されていたため、拡散幅WDを大きくすれば、拡散レートRAが低くなり、拡散幅WDを小さくすれば、拡散レートRAが高くなるというように、拡散レートRAを一定にできないという問題があった。例えば発振器4を電子機器に組み込むユーザーは、電子機器の動作環境や電波環境などを考慮して、スペクトラム拡散の拡散幅WDを決める。例えば拡散幅WDを大きくすることで、図6のA4に示すクロック信号CKQの揺らぎ幅が大きくなると、クロック信号CKQを用いたデータの取り込み動作などに悪影響を及ぼしてしまう。一方、拡散幅WDを小さくすると、クロック信号CKQの電磁波の放射を原因とするEMIの問題が発生する。このためユーザーは、電子機器の動作環境や電波環境を考慮して、最適な値になるように拡散幅WDを調整する。そして、このような調整により拡散幅WDが変化したときに、拡散幅WDの変化に連動して、図7、図8に示すように拡散レートRAも連動して変化してしまう事態は、ユーザーにとって好ましくない。即ち、ユーザーとしては、拡散レートRAを一定に保ちながら、拡散幅WDを調整することを望むが、傾き値が固定される従来では、このようなユーザーの要望に応えることができない。
この点、本実施形態では、レジスター80、82に対して傾き情報SL、振幅情報APを設定でき、傾き情報SLと振幅情報APに基づき波形信号値VWが生成されるため、スペクトラム拡散の拡散レートRAと拡散幅WDを自由に調整することが可能になる。従って図9に示すように、拡散幅WDを大きくしたときには、傾き値VSLを大きくすることで、拡散レートRAについては図3から変化しないようになる。また図10に示すように、拡散幅WDを小さくしたときには、傾き値VSLを小さくすることで、拡散レートRAについては図3から変化しないようになる。即ち、拡散レートRAを一定に保ちながら、拡散幅WDを大きくしたり、小さくする調整が可能になる。これによりスペクトラム拡散の拡散幅WDと拡散レートRAを最適な値に調整でき、ユーザーの利便性等の大幅な向上を図れるようになる。
3.処理回路
図11に処理回路60の詳細な構成例を示す。図11に示すように処理回路60は、傾き値出力回路64と、積分回路66と、演算回路70と、デルタシグマ変調回路62を含む。傾き値出力回路64は、符号反転器SINVと、セレクターSELと、制御回路65を含む。積分回路66は、加算器ADDAと保持回路DFを含む。演算回路70は、分周回路72と、温度補償演算回路74と、加算器ADDB、ADDCを含む。なお処理回路60は図11の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図11に処理回路60の詳細な構成例を示す。図11に示すように処理回路60は、傾き値出力回路64と、積分回路66と、演算回路70と、デルタシグマ変調回路62を含む。傾き値出力回路64は、符号反転器SINVと、セレクターSELと、制御回路65を含む。積分回路66は、加算器ADDAと保持回路DFを含む。演算回路70は、分周回路72と、温度補償演算回路74と、加算器ADDB、ADDCを含む。なお処理回路60は図11の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図11では、レジスター80には傾き情報SLとして図3で説明した正の傾き値VSLが設定されている。符号反転器SINVは、この正の傾き値VSLを符号反転して、負の傾き値−VSLを出力する。具体的には符号反転器SINVは、正の傾き値VSLに対して2の補数による符号反転を行って、負の傾き値−VSLを出力する。
セレクターSELには、レジスター80からの正の傾き値VSLと符号反転器SINVからの負の傾き値−VSLが入力される。そしてセレクターSELは、制御回路65の制御の下で、正の傾き値VSLと負の傾き値−VSLのいずれか一方を、出力傾き値QSLとして積分回路66に出力する。
具体的には制御回路65には、レジスター82に対して振幅情報APとして設定された第1のしきい値VTと、積分回路66からの波形信号値VWが入力される。そして制御回路65は、波形信号値VWをモニターし、図3で説明したように、出力傾き値QSLとして正の傾き値VSLが出力されているときに、波形信号値VWが第1のしきい値VTに達すると、出力傾き値QSLとして負の傾き値−VSLが選択されて出力されるように、セレクターSELを制御する。これにより図3のポイントPB1でのVSLから−VSLへの出力傾き値QSLの切り替えを実現できる。また制御回路65は、出力傾き値QSLとして負の傾き値−VSLが出力されているときに、波形信号値VWが第2のしきい値−VTに達すると、出力傾き値QSLとして正の傾き値VSLが選択されて出力されるように、セレクターSELを制御する。これにより図3のポイントPB2での−VSLからVSLへの出力傾き値QSLの切り替えを実現できる。
このように本実施形態の傾き値出力回路64は、レジスター80に傾き情報SLとして設定される正の傾き値VSLを符号反転して、負の傾き値−VSLを出力する符号反転器SINVを含む。また傾き値出力回路64は、レジスター80からの正の傾き値VSLと、符号反転器SINVからの負の傾き値−VSのいずれか一方を、レジスター82からの振幅情報APと、積分回路66からの波形信号値VWとに応じて選択するセレクターSELを含む。
このような構成によれば、積分回路66からの波形信号値VWが、振幅情報APにより設定される第1のしきい値VTに達したと判断されると、セレクターSELが符号反転器SINVからの負の傾き値−VSLを選択することで、出力傾き値QSLとして負の傾き値−VSLが出力されるようになる。また積分回路66からの波形信号値VWが、振幅情報APにより設定される第2のしきい値−VTに達したと判断されると、セレクターSELがレジスター80からの正の傾き値VSLを選択することで、出力傾き値QSLとして正の傾き値VSLが出力されるようになる。従って、スペクトラム拡散の拡散幅と拡散レートを簡素な回路構成で可変に設定できる傾き値出力回路64を実現できるようになる。
また積分回路66の加算器ADDAは、傾き値出力回路64からの出力傾き値QSLと、保持回路DFからの波形信号値VWの加算処理を行う。そして保持回路DFは加算器ADDAからの加算結果を保持する。具体的には保持回路DFは、後述する分周回路72からの分周クロック信号DVCKに基づき動作し、分周クロック信号DVCKのエッジタイミングで、加算器ADDAからの加算結果を保持する。このようにすることで、傾き値出力回路64からの出力傾き値QSLを、分周クロック信号DVCKのクロック周期毎に積算する積分処理を実現できる。これにより図3で説明したように、波形信号値VWの変化値に対応する正の傾き値VSLを、分周クロック信号DVCKのクロック周期毎に積算して、波形信号値VWを増加させて行く処理を実現できる。また波形信号値VWの変化値に対応する負の傾き値−VSLを、分周クロック信号DVCKのクロック周期毎に積算して、波形信号値VWを減少させて行く処理を実現できる。
また演算回路70の温度補償演算回路74は、温度検出データDTに基づいて温度補償の演算処理を行って、温度補償値TCPを生成する。例えば図1、図2の振動子10の発振周波数の温度特性を補償する温度補償値TCPを生成する。例えば温度補償演算回路74は、近似関数の係数である温度補償係数のデータに基づいて温度補償の演算処理を行って、温度補償値TCPを生成する。
レジスター86は分周比設定値SDIVを記憶する。例えば分周比設定値SDIVの整数部INTと小数部FRACを記憶する。そして加算器ADDBは、レジスター86からの分周比設定値SDIVと温度補償値TCPの加算処理を行って、温度補償された分周比設定値TSDIVを出力する。そして加算器ADDCは、温度補償された分周比設定値TSDIVに対して、積分回路66からの波形信号値VWを加算する処理を行って、演算値CALを出力する。デルタシグマ変調回路62は、演算回路70からの演算値CALに対してデルタシグマ変調を行って、分周比データDDIVを分周回路58に出力する。
このような構成により、温度センサー76の検出電圧に基づく温度検出データDTに基づいて、温度補償値TCPを生成し、波形信号値VWと分周比設定値SDIVと温度補償値TCPとを加算処理して、演算値CALを求めることが可能になる。
また図11に示すように処理回路60は、フィードバッククロック信号FBCKに基づいて波形信号値VWを生成する。例えば処理回路60は、フィードバッククロック信号FBCKに基づいて波形信号の傾き情報SLについての積分処理を行って、波形信号値VWを生成する。具体的には処理回路60の積分回路66が、傾き値出力回路64からの出力傾き値QSLの積算処理を行うことで、波形信号値VWを生成する。
例えばスペクトラム拡散用の波形信号値VWの生成処理を、PLL回路40の基準クロック信号RFCKとは非同期のスペクトラム拡散用のクロック信号に基づいて行うと、基準クロック信号RFCKとスペクトラム拡散用のクロック信号との間で位相誤差が発生する。従って、この位相誤差を補正するための波形信号値VWの補正処理等が必要になってしまう。
これに対して図11の処理回路60は、フィードバッククロック信号FBCKに基づいて波形信号値VWを生成する。そしてPLL回路40により、フィードバッククロック信号FBCKは基準クロック信号RFCKに位相同期する。このように本実施形態では、基準クロック信号RFCKに位相同期するフィードバッククロック信号FBCKに基づいて、スペクトラム拡散用の波形信号値VWを生成している。また波形信号値VWは傾き値の加算処理により生成される。従って、上記のような位相同期を補正するための補正処理を原理的に不要にすることが可能になる。
また図11に示すように処理回路60は、フィードバッククロック信号FBCKを分周して分周クロック信号DVCKを出力する分周回路72を有し、分周クロック信号DVCKに基づいて波形信号値VWを生成する。例えば処理回路60は、フィードバッククロック信号FBCKに基づく分周クロック信号DVCKに基づいて波形信号の傾き情報SLについての積分処理を行って、波形信号値VWを生成する。具体的には処理回路60の積分回路66が、分周クロック信号DVCKのクロック周期毎に、出力傾き値QSLの積算処理を行うことで、波形信号値VWを生成する。
このようにすれば、波形信号値VWの生成に用いられる分周クロック信号DVCKの周波数を、分周回路72の分周比FBDIVの設定により可変に変化させることが可能になる。これにより、波形信号値VWの生成処理における出力傾き値QSLの積分処理の動作周波数を可変に変化させることが可能になる。
例えばクロック信号CKQの周波数に対して、三角波の波形信号の周波数は十分に小さくできる。従って、波形信号値VWの生成を、あまりに高い周波数のクロック信号を用いて行うと、消費電力の無駄になってしまう。この点、本実施形態では、分周回路72の分周比FBDIVの設定により、波形信号値VWの生成に用いられる分周クロック信号DVCKの周波数を可変に設定できる。従って、波形信号値VWの生成に適した周波数の分周クロック信号DVCKに基づいて、波形信号値VWを生成できるように、電力が無駄に消費されてしまうなどの事態を防止できる。
また本実施形態の回路装置20は、図11に示すように、分周回路72の分周比FBDIVが設定されるレジスター84を含む。レジスター84は第3のレジスターである。このようなレジスター84を設ければ、レジスター84に設定される分周比FBDIVを変更することで、波形信号値VWの生成に用いられる分周クロック信号DVCKの周波数を可変に設定できるようになる。例えば図2で説明したように、外部デバイスがインターフェース回路92を介してレジスター84にアクセスすることで、外部デバイスにより、波形信号値VWの生成に用いられる分周クロック信号DVCKの周波数を可変に設定できるようになる。なお、回路装置20に不揮発性メモリーを設けて、回路装置20の製造時等において不揮発性メモリーに記憶した分周比FBDIVを、回路装置20の動作時にレジスター84にロードするようにしてもよい。
4.発振器
次に本実施形態の発振器4の構造例を説明する。図12は発振器4の構造例を示す断面図である。発振器4は、振動子10及び回路装置20が収容されるパッケージ5を含む。パッケージ5は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に回路装置20及び振動子10が収容される。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。このパッケージ5により、振動子10及び回路装置20を衝撃、埃、熱、湿気等から好適に保護することができる。パッケージ5はベース6とリッド7を有する。具体的にはパッケージ5は、振動子10及び回路装置20を支持するベース6と、ベース6との間に収容空間を形成するようにベース6の上面に接合されたリッド7とにより構成されている。
次に本実施形態の発振器4の構造例を説明する。図12は発振器4の構造例を示す断面図である。発振器4は、振動子10及び回路装置20が収容されるパッケージ5を含む。パッケージ5は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に回路装置20及び振動子10が収容される。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。このパッケージ5により、振動子10及び回路装置20を衝撃、埃、熱、湿気等から好適に保護することができる。パッケージ5はベース6とリッド7を有する。具体的にはパッケージ5は、振動子10及び回路装置20を支持するベース6と、ベース6との間に収容空間を形成するようにベース6の上面に接合されたリッド7とにより構成されている。
図12に示すように、ベース6は、その内側に、上面に開口する第1凹部と、第1凹部の底面に開口する第2凹部を有する。第1凹部の底面には段差部2が設けられており、振動子10は段差部2に支持されている。そして振動子10の端子電極125、126は、パッケージ5の内部配線やボンディングワイヤーを介して、発振器4の内部端子T1、T2に電気的に接続される。端子電極125、126はパッド電極とも呼ばれる。内部端子T1、T2は、ベース6の第2凹部の底面に設けられている。そして内部端子T1、T2は、例えばボンディングワイヤーにより回路装置20の振動子接続用の端子P1、P2に接続される。端子P1、P2は、半導体チップである回路装置20のパッドである。これにより振動子10の端子電極125、126と回路装置20の端子P1、P2が電気的に接続される。即ち、振動子10と発振回路30が電気的に接続されるようになり、発振回路30による振動子10の発振動作が可能になる。
また発振器4の内部端子T3、T4はボンディングワイヤーにより回路装置20の外部接続用の端子P3、P4に接続される。内部端子T3、T4は、ベース6の第2凹部の底面に設けられている。端子P3、P4は回路装置20のパッドである。そして発振器4の内部端子T3、T4はパッケージ5の内部配線を介して、発振器4の外部端子8、9に電気的に接続される。外部端子8、9は、パッケージ5の外側底面に形成されている。外部端子8、9は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線である。これにより回路装置20と外部デバイスの間の電気的な接続が可能になり、回路装置20と外部デバイスとの間で、例えば図2のインターフェース回路92等を介した情報のやり取りが可能になる。或いは回路装置20への電源の供給なども可能になる。なお図12では回路装置20の端子P3、P4、発振器4の内部端子T3、T4、発振器4の外部端子8、9のそれぞれの端子数が2個であるとして便宜的に説明しているが、端子数は実際には3個以上である。
5.電子機器、移動体
図13に、本実施形態の回路装置20を含む電子機器500の構成例を示す。電子機器500は、振動子10、回路装置20、処理装置520を含む。また電子機器500は、アンテナANT、通信インターフェース510、操作インターフェース530、表示部540、メモリー550を含むことができる。振動子10と回路装置20により発振器4が構成される。なお電子機器500は図13の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図13に、本実施形態の回路装置20を含む電子機器500の構成例を示す。電子機器500は、振動子10、回路装置20、処理装置520を含む。また電子機器500は、アンテナANT、通信インターフェース510、操作インターフェース530、表示部540、メモリー550を含むことができる。振動子10と回路装置20により発振器4が構成される。なお電子機器500は図13の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電子機器500は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は自動運転用の機器等である。また電子機器500は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
通信インターフェース510は、アンテナANTを介して外部からデータを受信したり、外部にデータを送信する処理を行う。プロセッサーである処理装置520は、電子機器500の制御処理や、通信インターフェース510を介して送受信されるデータの種々のデジタル処理などを行う。処理装置520の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース530は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部540は、各種の情報を表示するものであり、液晶や有機ELなどのディスプレイにより実現できる。メモリー550は、データを記憶するものであり、その機能はRAMやROMなどの半導体メモリーにより実現できる。
図14に、本実施形態の回路装置20を含む移動体の例を示す。本実施形態の回路装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図14は移動体の具体例としての自動車206を概略的に示している。自動車206には、本実施形態の回路装置20を有する不図示の発振器が組み込まれる。制御装置208は、発振器により生成されたクロック信号により動作する。制御装置208は、例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪209のブレーキを制御する。例えば制御装置208により、自動車206の自動運転を実現してもよい。なお本実施形態の回路装置20が組み込まれる機器は、このような制御装置208には限定されず、自動車206等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。
以上に説明したように本実施形態の回路装置は、基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、クロック信号を分周してフィードバッククロック信号を出力する分周回路と、分周回路の分周比を設定する処理回路を含む。また回路装置は、クロック信号の周波数を拡散させるための波形信号の傾き情報が設定される第1のレジスターと、波形信号の振幅情報が設定される第2のレジスターを含む。そして処理回路は、第1のレジスターに設定された傾き情報と、第2のレジスターに設定された振幅情報とに基づいて、波形信号の波形信号値を生成し、波形信号値と分周比設定値に基づく分周比データを分周回路に出力する。
本実施形態によれば、クロック信号の周波数を拡散させるための波形信号の傾き情報と振幅情報とに基づいて、波形信号の波形信号値が生成され、波形信号値と分周比設定値に基づく分周比データが分周回路に出力される。そして分周回路からのフィードバッククロック信号と基準クロック信号との位相比較が行われて、制御電圧が生成され、制御電圧に対応する周波数のクロック信号が生成される。このようにすれば、振幅情報のみならず傾き情報を用いて、クロック信号の周波数拡散のための波形信号が生成されて、クロック信号に対する周波数拡散が行われる。従って、振幅情報により、クロック信号の周波数の拡散の拡散幅を設定しながら、傾き情報により、クロック信号の周波数の拡散の拡散レートを設定できるようになるため、クロック信号の周波数の拡散の拡散レートと拡散幅を自由に設定可能にする回路装置等の提供が可能になる。
また本実施形態では、処理回路は、波形信号値と分周比設定値に基づく演算値に対してデルタシグマ変調を行って、分周比データを分周回路に出力してもよい。
このようにすれば、デルタシグマ変調によりフラクショナル−N型のPLL回路を実現できるようになると共に、クロック信号の周波数が基準周波数を中心とした周波数帯域において周期的に変化するように分周回路の分周比が時間的に変化するようになり、クロック信号の周波数の拡散も実現できるようになる。
また本実施形態では、処理回路は、温度センサーの検出電圧に基づく温度検出データに基づいて、基準クロック信号の温度特性の温度補償値を生成し、波形信号値と分周比設定値と温度補償値とを加算処理して演算値を求めてもよい。
このようにすれば、フラクショナル−N型のPLL回路の実現と、EMIの悪影響の抑制とを実現できると共に、温度変化によるクロック信号の周波数の変動を抑制する温度補償処理も実現できるようになる。
また本実施形態では、処理回路は、傾き情報に基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値として出力する傾き値出力回路と、出力傾き値を積分し、積分により得られた積分値を波形信号値として出力する積分回路を含む。そして傾き値出力回路は、出力傾き値として正の傾き値を出力しているときに、波形信号値が、振幅情報により設定される第1のしきい値に達すると、出力傾き値として負の傾き値を出力する。また出力傾き値として負の傾き値を出力しているときに、波形信号値が、振幅情報により設定される第2のしきい値に達すると、出力傾き値として正の傾き値を出力してもよい。
このようにすれば、拡散レートと拡散幅を可変に設定できるクロック信号の周波数の拡散処理を、傾き値出力回路と積分回路を用いた簡素な回路構成で実現できるようになる。
また本実施形態では、傾き値出力回路は、第1のレジスターに傾き情報として設定される正の傾き値を符号反転して、負の傾き値を出力する符号反転器と、第1のレジスターからの正の傾き値と、符号反転器からの負の傾き値のいずれか一方を、第2のレジスターからの振幅情報と、積分回路からの波形信号値とに応じて選択するセレクターを含んでもよい。
このようにすれば、波形信号値が第1のしきい値に達すると、セレクターが符号反転器からの負の傾き値を選択することで、出力傾き値として負の傾き値が出力され、波形信号値が第2のしきい値に達すると、セレクターが正の傾き値を選択することで、出力傾き値として負の傾き値が出力されるようになる。
また本実施形態では、処理回路は、フィードバッククロック信号に基づいて波形信号値を生成してもよい。
このようにすれば、基準クロック信号に位相同期するフィードバッククロック信号に基づいて、クロック信号の周波数拡散用の波形信号値を生成できるようになる。
また本実施形態では、処理回路は、フィードバッククロック信号を分周して分周クロック信号を出力する第2の分周回路を有し、分周クロック信号に基づいて波形信号値を生成してもよい。
このようにすれば、波形信号値の生成に用いられる分周クロック信号の周波数を、第2の分周回路の分周比の設定により可変に変化させることが可能になり、波形信号値の生成処理における出力傾き値の積分処理の動作周波数を可変に変化させることが可能になる。
また本実施形態では、第2の分周回路の分周比が設定される第3のレジスターを含んでもよい。
このようにすれば、第3のレジスターに設定される分周比を変更することで、波形信号の生成に用いられる分周クロック信号の周波数を可変に設定できるようになる。
また本実施形態は、振動子と、上記に記載の回路装置であって、振動子を発振させる発振回路を含む回路装置と、を含む発振器に関係する。
また本実施形態は、上記に記載の回路装置を含む電子機器に関係する。
また本実施形態は、上記に記載の回路装置を含む移動体に関係する。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、処理回路、発振器、電子機器、移動体の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
SINV…符号反転器、SEL…セレクター、DF…保持回路、
ADDA、ADDB、ADDC…加算器、SL…傾き情報、AP…振幅情報、
RFCK…基準クロック信号、FBCK…フィードバッククロック信号、
CQ…信号、VC…制御電圧、CKQ…クロック信号、DDIV…分周比データ、
SDIV…分周比設定値、VW…波形信号値、RA…拡散レート、WD…拡散幅、
VSL…正の傾き値、−VSL…負の傾き値、QSL…出力傾き値、
VT…第1のしきい値、−VT…第2のしきい値、
DT…温度検出データ、TCP…温度補償値、CAL…演算値、
2…段差部、4…発振器、5…パッケージ、6…ベース、7…リッド、
8、9…外部端子、10…振動子、
20…回路装置、30…発振回路、40…PLL回路、42…位相比較回路、
44…制御電圧生成回路、46…チャージポンプ回路、48…ローパスフィルター、
50…電圧制御発振回路、58…分周回路、60…処理回路、
62…デルタシグマ変調回路、64…傾き値出力回路、65…制御回路、
66…積分回路、70…演算回路、72…分周回路、74…温度補償演算回路、
76…温度センサー、77…A/D変換回路、80、82、84、86…レジスター、
90…出力回路、92…インターフェース回路、125、126…端子電極、
206…自動車、207…車体、208…制御装置、209…車輪、
500…電子機器、510…通信インターフェース、520…処理装置、
530…操作インターフェース、540…表示部、550…メモリー
ADDA、ADDB、ADDC…加算器、SL…傾き情報、AP…振幅情報、
RFCK…基準クロック信号、FBCK…フィードバッククロック信号、
CQ…信号、VC…制御電圧、CKQ…クロック信号、DDIV…分周比データ、
SDIV…分周比設定値、VW…波形信号値、RA…拡散レート、WD…拡散幅、
VSL…正の傾き値、−VSL…負の傾き値、QSL…出力傾き値、
VT…第1のしきい値、−VT…第2のしきい値、
DT…温度検出データ、TCP…温度補償値、CAL…演算値、
2…段差部、4…発振器、5…パッケージ、6…ベース、7…リッド、
8、9…外部端子、10…振動子、
20…回路装置、30…発振回路、40…PLL回路、42…位相比較回路、
44…制御電圧生成回路、46…チャージポンプ回路、48…ローパスフィルター、
50…電圧制御発振回路、58…分周回路、60…処理回路、
62…デルタシグマ変調回路、64…傾き値出力回路、65…制御回路、
66…積分回路、70…演算回路、72…分周回路、74…温度補償演算回路、
76…温度センサー、77…A/D変換回路、80、82、84、86…レジスター、
90…出力回路、92…インターフェース回路、125、126…端子電極、
206…自動車、207…車体、208…制御装置、209…車輪、
500…電子機器、510…通信インターフェース、520…処理装置、
530…操作インターフェース、540…表示部、550…メモリー
Claims (11)
- 基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、
前記位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、
前記制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、
前記クロック信号を分周して前記フィードバッククロック信号を出力する分周回路と、
前記分周回路の分周比を設定する処理回路と、
前記クロック信号の前記周波数を拡散させるための波形信号の傾き情報が設定される第1のレジスターと、
前記波形信号の振幅情報が設定される第2のレジスターと、
を含み、
前記処理回路は、
前記第1のレジスターに設定された前記傾き情報と、前記第2のレジスターに設定された前記振幅情報とに基づいて、前記波形信号の波形信号値を生成し、
前記波形信号値と分周比設定値に基づく分周比データを前記分周回路に出力することを特徴とする回路装置。 - 請求項1に記載の回路装置において、
前記処理回路は、
前記波形信号値と前記分周比設定値に基づく演算値に対してデルタシグマ変調を行って、前記分周比データを前記分周回路に出力することを特徴とする回路装置。 - 請求項2に記載の回路装置において、
前記処理回路は、
温度センサーの検出電圧に基づく温度検出データに基づいて、前記基準クロック信号の温度特性の温度補償値を生成し、
前記波形信号値と前記分周比設定値と前記温度補償値とを加算処理して前記演算値を求めることを特徴とする回路装置。 - 請求項1乃至3のいずれか一項に記載の回路装置において、
前記処理回路は、
前記傾き情報に基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値として出力する傾き値出力回路と、
前記出力傾き値を積分し、前記積分により得られた積分値を前記波形信号値として出力する積分回路と、
を含み、
前記傾き値出力回路は、
前記出力傾き値として前記正の傾き値を出力しているときに、前記波形信号値が、前記振幅情報により設定される第1のしきい値に達すると、前記出力傾き値として前記負の傾き値を出力し、
前記出力傾き値として前記負の傾き値を出力しているときに、前記波形信号値が、前記振幅情報により設定される第2のしきい値に達すると、前記出力傾き値として前記正の傾き値を出力することを特徴とする回路装置。 - 請求項4に記載の回路装置において、
前記傾き値出力回路は、
前記第1のレジスターに前記傾き情報として設定される前記正の傾き値を符号反転して、前記負の傾き値を出力する符号反転器と、
前記第1のレジスターからの正の傾き値と、前記符号反転器からの前記負の傾き値のいずれか一方を、前記第2のレジスターからの前記振幅情報と、前記積分回路からの前記波形信号値とに応じて選択するセレクターと、
を含むことを特徴とする回路装置。 - 請求項1乃至5のいずれか一項に記載の回路装置において、
前記処理回路は、
前記フィードバッククロック信号に基づいて前記波形信号値を生成することを特徴とする回路装置。 - 請求項6に記載の回路装置において、
前記処理回路は、
前記フィードバッククロック信号を分周して分周クロック信号を出力する第2の分周回路を有し、前記分周クロック信号に基づいて前記波形信号値を生成することを特徴とする回路装置。 - 請求項7に記載の回路装置において、
前記第2の分周回路の分周比が設定される第3のレジスターを含むことを特徴とする回路装置。 - 振動子と、
請求項1乃至8のいずれか一項に記載の回路装置であって、前記振動子を発振させる発振回路を含む回路装置と、
を含むことを特徴とする発振器。 - 請求項1乃至8のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
- 請求項1乃至8のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018235963A JP2020098988A (ja) | 2018-12-18 | 2018-12-18 | 回路装置、発振器、電子機器及び移動体 |
CN201911324739.7A CN111342776B (zh) | 2018-12-18 | 2019-12-16 | 电路装置、振荡器、电子设备以及移动体 |
US16/715,482 US10804910B2 (en) | 2018-12-18 | 2019-12-16 | Circuit device, oscillator, electronic apparatus and moving object |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018235963A JP2020098988A (ja) | 2018-12-18 | 2018-12-18 | 回路装置、発振器、電子機器及び移動体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020098988A true JP2020098988A (ja) | 2020-06-25 |
Family
ID=71071254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018235963A Pending JP2020098988A (ja) | 2018-12-18 | 2018-12-18 | 回路装置、発振器、電子機器及び移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10804910B2 (ja) |
JP (1) | JP2020098988A (ja) |
CN (1) | CN111342776B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022020343A (ja) * | 2020-07-20 | 2022-02-01 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
JP2022035956A (ja) * | 2020-08-19 | 2022-03-04 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102430227B1 (ko) * | 2020-07-17 | 2022-08-08 | 고려대학교 산학협력단 | 듀얼-도메인 서브 샘플링 위상 고정 루프 |
US11095293B1 (en) * | 2020-12-31 | 2021-08-17 | Texas Instruments Incorporated | Low-power fractional analog PLL without feedback divider |
JP2023020013A (ja) * | 2021-07-30 | 2023-02-09 | セイコーエプソン株式会社 | 回路装置、発振器及び処理システム |
JP2023079275A (ja) * | 2021-11-29 | 2023-06-08 | セイコーエプソン株式会社 | 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法 |
CN115826675B (zh) * | 2023-01-20 | 2023-05-09 | 北京思凌科半导体技术有限公司 | 波形合成***及芯片 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0630129A2 (de) * | 1993-06-09 | 1994-12-21 | Alcatel SEL Aktiengesellschaft | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator |
JP4389872B2 (ja) | 2004-02-17 | 2009-12-24 | 株式会社村田製作所 | 電圧制御発振器 |
US7813411B1 (en) * | 2005-06-30 | 2010-10-12 | Cypress Semiconductor Corporation | Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation |
US8049540B2 (en) * | 2008-09-19 | 2011-11-01 | Analog Devices, Inc. | Calibration system and method for phase-locked loops |
JP2015128220A (ja) * | 2013-12-27 | 2015-07-09 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法 |
JP6360386B2 (ja) | 2014-08-12 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | スペクトラム拡散クロック生成回路 |
JP6439915B2 (ja) * | 2014-09-12 | 2018-12-19 | セイコーエプソン株式会社 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
US9813068B2 (en) | 2014-10-03 | 2017-11-07 | Ricoh Company, Ltd. | Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method |
JP2016076918A (ja) | 2014-10-03 | 2016-05-12 | 株式会社リコー | スペクトル拡散クロック発生装置及び電子機器 |
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
-
2018
- 2018-12-18 JP JP2018235963A patent/JP2020098988A/ja active Pending
-
2019
- 2019-12-16 US US16/715,482 patent/US10804910B2/en active Active
- 2019-12-16 CN CN201911324739.7A patent/CN111342776B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022020343A (ja) * | 2020-07-20 | 2022-02-01 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
JP7193504B2 (ja) | 2020-07-20 | 2022-12-20 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
JP2022035956A (ja) * | 2020-08-19 | 2022-03-04 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
JP7185713B2 (ja) | 2020-08-19 | 2022-12-07 | アンリツ株式会社 | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200195260A1 (en) | 2020-06-18 |
CN111342776B (zh) | 2023-09-29 |
US10804910B2 (en) | 2020-10-13 |
CN111342776A (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804910B2 (en) | Circuit device, oscillator, electronic apparatus and moving object | |
CN107306132B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
CN111669125B (zh) | 振荡器、电子设备以及移动体 | |
CN109309478B (zh) | 振动器件、电子设备以及移动体 | |
CN111245433B (zh) | 振荡器、电子设备以及移动体 | |
JP2023155463A (ja) | 発振器 | |
JP2021052258A (ja) | 回路装置、物理量測定装置、電子機器及び移動体 | |
CN111669124B (zh) | 振荡器、电子设备以及移动体 | |
JP6870518B2 (ja) | 集積回路装置、物理量測定装置、電子機器及び移動体 | |
JP7326806B2 (ja) | 発振器、電子機器及び移動体 | |
CN110401415B (zh) | 电路装置、振荡器、电子设备和移动体 | |
CN109217822B (zh) | 振动器件、电子设备和移动体 | |
CN112117969B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
US11177736B2 (en) | Circuit device, power supply circuit, oscillator, electronic apparatus, and vehicle | |
CN109217823B (zh) | 振动器件、电子设备和移动体 | |
CN111614323A (zh) | 振荡器、电子设备和移动体 | |
JP7484429B2 (ja) | 発振器、電子機器、及び移動体 | |
JP2020161921A (ja) | 発振回路、発振器、電子機器及び移動体 |