JP6437518B2 - マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ - Google Patents

マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ Download PDF

Info

Publication number
JP6437518B2
JP6437518B2 JP2016501309A JP2016501309A JP6437518B2 JP 6437518 B2 JP6437518 B2 JP 6437518B2 JP 2016501309 A JP2016501309 A JP 2016501309A JP 2016501309 A JP2016501309 A JP 2016501309A JP 6437518 B2 JP6437518 B2 JP 6437518B2
Authority
JP
Japan
Prior art keywords
signal
divided
divider
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016501309A
Other languages
English (en)
Other versions
JP2016517215A (ja
JP2016517215A5 (ja
Inventor
リウ、リ
ナラソング、チューチャーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016517215A publication Critical patent/JP2016517215A/ja
Publication of JP2016517215A5 publication Critical patent/JP2016517215A5/ja
Application granted granted Critical
Publication of JP6437518B2 publication Critical patent/JP6437518B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Description

関連出願の相互参照
[0001]本願は、参照によって本明細書に組み込まれている、２０１３年３月１４日に出願した米国特許出願第１３／８２８，８７９号の利益を主張するものである。
[0002]本開示は、全般的にはエレクトロニクスに関し、より具体的には、周波数変換に使用される局所発振器（ＬＯ）信号を生成する技法に関する。
[0003]ワイヤレスデバイス（たとえば、セルラ電話またはスマートフォン）は、ワイヤレス通信システムとの両方向通信のためにデータを送信し、受信することができる。ワイヤレスデバイスは、データ送信のための送信器と、データ受信のための受信器とを含むことができる。データ送信に関して、送信器は、変調された無線周波数（ＲＦ）信号を入手するためにデータを用いて送信ＬＯ信号を変調し、適切な送信電力レベルを有する出力ＲＦ信号を入手するために変調されたＲＦ信号を増幅し、アンテナを介して基地局に出力ＲＦ信号を送信することができる。データ受信の場合、受信器は、アンテナを介して受信ＲＦ信号を取得し、受信ＲＦ信号を受信ＬＯ信号で増幅し、ダウンコンバートし、ダウンコンバート信号を処理して、基地局によって送られたデータを回復することができる。
[0004]ワイヤレスデバイスは、送信器のための送信ＬＯ信号と受信器のための受信ＬＯ信号とを生成するＬＯジェネレータを含むことができる。ＬＯ信号は、ターゲット周波数における周期信号であり、周波数変換に使用され得る。ＬＯジェネレータは、不連続に操作され得、電力消費を減らすために必要な時に限ってＬＯ信号を生成するためにパワーオンされ得る。ＬＯジェネレータの不連続動作をサポートすることが望ましい可能性がある。
[0005]周期的に電源をオンにされ、オフにされる（powered on and off）ＬＯジェネレータを用いて連続位相（continuous phase）を有するＬＯ信号を生成する技法が、本明細書で開示される。ＬＯ信号は、ＬＯジェネレータ内の分周器（a divider）によって生成され得る。分周器は、周期的に電源をオンとオフとにされ得、複数の可能な状態のうちの１つでウェイクアップする（wake up）ことができ、各状態は、ＬＯ信号の異なる位相に関連付けられる。
[0006]本開示の態様によれば、ＬＯ信号の位相連続性（phase continuity）は、位相ロックループ（ＰＬＬ）の一部として分周器を使用することによって保証され得る。ＰＬＬは、ＬＯ信号を基準信号にロックする（lock the LO signal to a reference signal）ことができる。ＬＯ信号は、その場合、基準信号が連続位相（continuous phase）を有することに起因して、連続位相を有するはずである。
[0007]例示的な設計では、装置（たとえば、ワイヤレスデバイスまたは集積回路）は、発振器と、分周器と、ＰＬＬとを含むことができる。発振器は、制御信号を受け取り、制御信号によって決定される周波数を有する発振器信号を供給することができる。分周器は、発振器信号を受け取り、異なる位相の複数の分周された信号（divided signals）を生成することができる。ＰＬＬは、基準信号と複数の分周された信号の中の選択された分周された信号とを受け取ることができ、発振器のための制御信号を生成することができる。この装置は、複数の分周された信号のうちの少なくとも１つに基づいて生成されるＬＯ信号を用いて入力ＲＦ信号をダウンコンバートすることができるダウンコンバータをさらに含むことができる。
[0008]例示的な設計では、分周器は、９０度、位相がずれている（are 90 degrees out of phase）４つの分周された信号を供給することができる１／２同相−直角位相（Ｉ−Ｑ）分周器（a divide-by-two inphase-quadrature (I-Q) divider）を備えることができる。ＰＬＬは、４つの分周された信号の中の選択された分周された信号を受け取ることができる。分周器は、（ｉ）ダウンリンク受信のためのタイムインターバルの前に電源をオンにされ、（ｉｉ）アップリンク送信のためのタイムインターバルの少なくとも一部の間に電源をオフにされ得る。
[0009]本開示の様々な態様および特徴は、下でさらに詳細に説明される。
[0010]異なるワイヤレス通信システムと通信するワイヤレスデバイスを示す図。 [0011]図１のワイヤレスデバイスを示すブロック図。 [0012]ＬＯジェネレータを示すブロック図。 [0013]Ｉ−Ｑ分周器からの異なる位相の分周された信号を示す図。 [0014]電源オン時の不連続位相を有するＬＯ信号を示す図。 [0015]連続位相を有するＬＯ信号を生成できるＬＯジェネレータの１つの例示的な設計を示す図。 連続位相を有するＬＯ信号を生成できるＬＯジェネレータの１つの例示的な設計を示す図。 連続位相を有するＬＯ信号を生成できるＬＯジェネレータの１つの例示的な設計を示す図。 [0016]Ｉ−Ｑ分周器の例示的な設計を示す図。 [0017]１つの例示的なフレーム構造を示す図。 １つの例示的なフレーム構造を示す図。 [0018]ＬＯジェネレータの電源をオンにし、オフにするための例示的なタイムラインを示す図。 [0019]ＬＯ信号を生成するプロセスを示す図。
詳細な説明
[0020]下で示される詳細な説明は、本開示の例示的な設計の説明として意図され、本開示を実践できる唯一の設計を表すことは意図されていない。「例示的」という用語は、本明細書では、「例、実例、または例示として働く」を意味するのに使用される。本明細書で「例示的」として説明されるすべての設計は、必ずしも、他の設計より好ましいまたは有利と解釈されるべきではない。この「詳細な説明」は、本開示の例示的な設計の完全な理解を提供するために、特定の詳細を含む。本明細書で説明される例示的な設計が、これらの特定の詳細なしで実践され得ることは、当業者には明白である。いくつかの場合には、周知の構造およびデバイスは、本明細書で提示される例示的な設計の新規性を不明瞭にすることを避けるために、ブロック図の形で示される。
[0021]不連続ＬＯジェネレータ（a non-continuous LO generator）によって連続位相を有するＬＯ信号を生成する技法が、本明細書で開示される。これらの技法は、ワイヤレス通信デバイスなどの様々な電子デバイスのために使用され得る。
[0022]図１は、異なるワイヤレス通信システム１２０および１２２と通信することが可能なワイヤレスデバイス１１０を示す。ワイヤレスシステム１２０および１２２は、それぞれ、ロング・ターム・エボリューション（ＬＴＥ）システム、符号分割多元接続（ＣＤＭＡ）システム、移動通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、ワイヤレス・ローカル・エリア・ネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムとされ得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、時間分割同期符号分割多元接続（Time Division Synchronous Code Division Multiple Access）（ＴＤ−ＳＣＤＭＡ）、またはＣＤＭＡの何らかの他のバージョンを実施することができる。ＴＤ−ＳＣＤＭＡは、ユニバーサル地上無線アクセス（ＵＴＲＡ）時分割複信（ＴＤＤ）１．２８ Ｍｃｐｓオプションまたはロー・チップ・レート（Low Chip Rate）（ＬＣＲ）とも呼ばれる。ＬＴＥは、周波数分割複信（ＦＤＤ）と時分割複信（ＴＤＤ）との両方をサポートする。たとえば、ワイヤレスシステム１２０は、ＬＴＥシステムとされ得、ワイヤレスシステム１２２は、ＴＤ−ＳＣＤＭＡシステムとされ得る。単純さのために、図１は、１つの基地局１３０および１つのシステムコントローラ１４０を含むワイヤレスシステム１２０と、１つの基地局１３２および１つのシステムコントローラ１４２を含むワイヤレスシステム１２２とを示す。一般に、各ワイヤレスシステムは、任意の個数の基地局と、ネットワークエンティティの任意のセットとを含むことができる。各基地局は、それのカバレージ内のワイヤレスデバイスのための通信をサポートすることができる。
[0023]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、ステーションなどと呼ばれる場合もある。ワイヤレスデバイス１１０は、セルラ電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）ステーション、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどとされ得る。ワイヤレスデバイス１１０は、ワイヤレスシステム１２０および／または１２２と通信できるものとされ得る。ワイヤレスデバイス１１０は、放送局（たとえば、放送局１３４）からの信号、１つまたは複数の全地球航法衛星システム（ＧＮＳＳ）内の衛星（たとえば、衛星１５０）からの信号などを受信できるものともされ得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＴＤ−ＳＣＤＭＡ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＧＳＭ、８０２．１１、その他などのワイヤレス通信のための１つまたは複数の無線技術をサポートすることができる。
[0024]図２は、図１のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。単純さのために、図２は、１つのアンテナ２１０について１つの受信器２２０と１つの送信器２５０とを含むワイヤレスデバイス１１０を示す。一般に、ワイヤレスデバイス１１０は、任意の個数の無線技術と任意の個数の周波数帯域とに関する通信をサポートするために、任意の個数の送信器と、任意の個数の受信器と、任意の個数のアンテナとを含むことができる。
[0025]受信器または送信器は、スーパーヘテロダイン・アーキテクチャまたはダイレクトコンバージョン・アーキテクチャを用いて実施され得る。スーパーヘテロダイン・アーキテクチャでは、信号は、ＲＦとベースバンドとの間で複数のステージで、たとえば受信器に関して、あるステージでＲＦから中間周波数（ＩＦ）へ、次いで別のステージでＩＦからベースバンドへ、周波数変換される。ゼロＩＦ（ＺＩＦ）アーキテクチャとも呼ばれるダイレクトコンバージョン・アーキテクチャでは、信号は、１つのステージでＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダイン・アーキテクチャおよびダイレクトコンバージョン・アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有する可能性がある。図２に示された例示的な設計では、受信器２２０および送信器２５０は、ダイレクトコンバージョン・アーキテクチャを用いて実施される。本明細書で説明される技法は、ダイレクトコンバージョン・アーキテクチャとスーパーヘテロダイン・アーキテクチャとの両方に使用され得る。
[0026]受信経路では、アンテナ２１０は、基地局および／または他の送信局からダウンリンク信号を受信し、アンテナ出力信号をアンテナ・インターフェース回路２１２に供給する。アンテナ・インターフェース回路２１２は、アンテナ出力信号をルーティングし（およびおそらくはフィルタリングし）、受信されたＲＦ信号（ＲＸｉｎ）を受信器２２０に供給する。アンテナ・インターフェース回路２１２は、スイッチ、デュプレクサ、ダイプレクサ（diplexer）、フィルタ、整合回路などを含むことができる。
[0027]受信器２２０内では、低雑音増幅器（ＬＮＡ）２２２が、受信されたＲＦ信号を増幅し、入力ＲＦ信号をダウンコンバータ２２４に供給する。ダウンコンバータ２２４は、ＬＯジェネレータ２３０からＬＯ信号をも受け取る。ＬＯ信号は、９０度、位相がずれている、同相ＬＯ信号（an inphase LO signal）（ＩＬＯ）と、直角位相ＬＯ信号（a quadrature LO signal）（ＱＬＯ）とを備える。ダウンコンバータ２２４は、ＬＯ信号を用いて入力ＲＦ信号をＲＦからベースバンドにダウンコンバートし、同相（inphase）（Ｉ）および直角位相（quadrature）（Ｑ）のダウンコンバートされた信号（ＩｄｃおよびＱｄｃ）を供給する。低域フィルタ２２６は、Ｉのダウンコンバートされた信号とＱのダウンコンバートされた信号とをフィルタリングし、Ｉのフィルタリングされた信号とＱのフィルタリングされた信号とを供給する。増幅器２２８は、Ｉのフィルタリングされた信号とＱのフィルタリングされた信号とを増幅し、Ｉの入力ベースバンド信号とＱの入力ベースバンド信号と（ＩｉｎとＱｉｎと）をデータプロセッサ／コントローラ２８０に供給する。低域フィルタ２２６は、Ｉのダウンコンバートされた信号用の１つの低域フィルタと、Ｑのダウンコンバートされた信号用の別の低域フィルタとを含むことができる。同様に、増幅器２２８は、Ｉのフィルタリングされた信号用の１つの増幅器と、Ｑのフィルタリングされた信号用の別の増幅器とを含むことができる。データプロセッサ２８０内では、アナログ−ディジタル変換器（ＡＤＣ）２８２が、Ｉの入力ベースバンド信号とＱの入力ベースバンド信号とをディジタル化し、ＩのサンプルとＱのサンプルとを供給する。データプロセッサ２８０は、ワイヤレスデバイス１１０に送られたデータを回復するためにＩのサンプルとＱのサンプルとをディジタル処理するための他の回路を含む。
[0028]ＬＯジェネレータ２３０は、ダウンコンバータ２２４のためのＬＯ信号を生成する。ＬＯジェネレータ２３０は、１つまたは複数の電圧制御発振器（ＶＣＯ）、ＰＬＬ、基準発振器、分周器、バッファなどを含むことができる。基準信号ジェネレータ２３２は、基準周波数において基準信号を生成（a reference signal at a reference frequency）し、基準信号をデータプロセッサ２８０、ＬＯジェネレータ２３０、および／または他の回路に供給する。
[0029]送信経路では、データプロセッサ２８０は、送信されるデータを処理し、ＩのチップとＱのチップ（chips）とを入手する。ディジタル−アナログ変換器（ＤＡＣ）２８４が、ＩのチップとＱのチップとをＩの出力ベースバンド信号とＱの出力ベースバンド信号とに変換し、このＩの出力ベースバンド信号とＱの出力ベースバンド信号とが、送信器２５０に供給される。送信器２５０内では、変調されたＲＦ信号を入手するために、Ｉの出力ベースバンド信号およびＱの出力ベースバンド信号が、低域フィルタ２５２によってフィルタリングされ、増幅器２５４によって増幅され、ＬＯジェネレータ２６０からのＴＸ ＬＯ信号に基づいてアップコンバータ２５６によってベースバンドからＲＦにアップコンバートされる。電力増幅器（ＰＡ）２５８は、変調されたＲＦ信号を増幅し、適切な送信電力レベルを有する出力ＲＦ信号を供給する。出力ＲＦ信号は、アンテナ・インターフェース回路２１２を介してルーティングされ、アンテナ２１０を介して送信される。
[0030]図２は、受信器２２０および送信器２５０の例示的な設計を示す。送信器および受信器は、フィルタ、整合回路、その他など、図２に示されていない他の回路をも含むことができる。図２は、１つの受信器２２０と１つの送信器２５０とを含むワイヤレスデバイス１１０をも示す。一般に、ワイヤレスデバイスは、任意の個数の周波数帯域と、任意の個数のアンテナと、任意の個数の無線技術とをサポートするために、任意の個数の受信器と任意の個数の送信器とを含むことができる。たとえば、ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）未満の周波数をカバーする低帯域、１０００ＭＨｚから２３００ＭＨｚまでの周波数をカバーする中帯域、および／または２３００ＭＨｚを超える周波数をカバーする高帯域の各々について、１つまたは複数の受信器と１つまたは複数の送信器とを含むことができる。受信器２２０および送信器２５０のすべてまたは一部が、１つまたは複数のＲＦ ＩＣ（ＲＦＩＣ）、アナログ集積回路（ＩＣ）、混合信号ＩＣなどの上で実施され得る。たとえば、受信器２２０内の回路のすべてが、ＲＦＩＣ上で実施され得る。
[0031]データプロセッサ／コントローラ２８０は、ワイヤレスデバイス１１０のための様々な機能を実行することができる。たとえば、データプロセッサ２８０は、受信器２２０を介して受信されたデータおよび送信器２５０を介して送信されるデータの処理を実行することができる。コントローラ２８０は、受信器２２０および送信器２５０内の様々な回路の動作を制御することができる。メモリ２８６は、データプロセッサ／コントローラ２８０のためのプログラムコードとデータとを記憶することができる。データプロセッサ／コントローラ２８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）上および／または他のＩＣ上で実施され得る。
[0032]図３は、図２のＬＯジェネレータ２３０または２６０のために使用され得るＬＯジェネレータ３３０のブロック図を示す。ＬＯジェネレータ３３０は、周波数シンセサイザ３４０と、分周器３９０と、バッファ（Buf）３９２ａ〜３９２ｄとを含む。周波数シンセサイザ３４０は、ＰＬＬ３５０とＶＣＯ３８０とを含む。周波数シンセサイザ３４０は、所望の周波数でＶＣＯ信号を生成する。分周器３９０は、ＶＣＯ信号を周波数において分周し（divides the VCO signal in frequency）、ＬＯ信号を供給する。
[0033]ＰＬＬ３５０内では、位相−周波数検出器３６２が、基準信号と分周器３６８からのフィードバック信号とを受け取り、この２つの信号の位相を比較し、基準信号とフィードバック信号との間の位相差／誤差を示す検出器出力信号を供給する。チャージポンプ３６４は、検出器出力信号を受け取り、検出された位相誤差に比例する誤差信号を生成する。ループフィルタ３６６は、誤差信号をフィルタリングし、ＶＣＯ３８０のための制御信号を供給する。ＶＣＯ３８０は、制御信号に基づいて決定される周波数を有するＶＣＯ信号を生成する。ループフィルタ３６６は、フィードバック信号の位相が基準信号の位相にロックされるように、制御信号を調整する。分周器３６８は、ＮのファクタによってＶＣＯ信号を分周し、フィードバック信号を供給する。分周器ファクタＮは、整数値または非整数値とされ得る。
[0034]分周器３９０は、ＶＣＯ信号を周波数において分周し、お互いに関して９０度、位相がずれている、ＩＬＯｐ信号とＩＬＯｎ信号とＱＬＯｐ信号とＱＬＯｎ信号とを備える４つの分周された信号を供給する。バッファ３９２ａ〜３９２ｄは、４つの分周された信号をバッファリングし、９０度、位相がずれている、ＩＬＯ信号とＱＬＯ信号とを備えるＬＯ信号を供給する。ＩＬＯ信号は、１８０度、位相がずれている、バッファリングされたＩＬＯｐ信号とバッファリングされたＩＬＯｎ信号とを備える差動信号（a differential signal）である。ＱＬＯ信号は、１８０度、位相がずれている、バッファリングされたＱＬＯｐ信号とバッファリングされたＱＬＯｎ信号とを備える差動信号である。一般に、差動信号は、接尾辞「ｐ」によって表される非反転信号（a non-inverting signal）と接尾辞「ｎ」によって表される反転信号（an inverting signal）とを備える。ＩＬＯ信号は、ダウンコンバータ２２４内のミキサ３２４に供給され得る。ＱＬＯ信号は、ダウンコンバータ２２４内のミキサ３２５に供給され得る。
[0035]図４は、分周器３９０が１／２Ｉ−Ｑ分周器（a divide-by-2 I-Q divider）である場合の、ＶＣＯ信号ならびにＩＬＯｐ信号とＩＬＯｎ信号とＱＬＯｐ信号とＱＬＯｎ信号とを示す。この場合に、ＩＬＯｐ信号、ＩＬＯｎ信号、ＱＬＯｐ信号、およびＱＬＯｎ信号は、ＶＣＯ信号の半分の周波数である（are at half the frequency of）。さらに、ＱＬＯｐ信号は、ＩＬＯｐ信号に対して９０度（または、ＶＣＯ信号の１／２サイクル（half cycle））だけ遅延される。
[0036]ワイヤレスデバイス１１０は、ダウンリンクとアップリンクとを介してワイヤレスシステム内の基地局と通信することができる。ダウンリンク（または順方向リンク）は基地局からワイヤレスデバイスへの通信リンクを指し、アップリンク（または逆方向リンク）はワイヤレスデバイスから基地局への通信リンクを指す。
[0037]ワイヤレスデバイス１１０は、ＴＤＤおよび／またはＦＤＤを利用するワイヤレスシステムとの通信をサポートすることができる。ＴＤＤについて、ダウンリンクおよびアップリンクは、同一の周波数を共有し、ダウンリンク送信およびアップリンク送信は、同一の周波数上で異なる時間期間内に送られ得る。ＦＤＤについて、ダウンリンクおよびアップリンクは、別々の周波数を割り振られる。ダウンリンク送信は、ある周波数上で送られ得、アップリンク送信は、別の周波数上で送られ得る。ＴＤＤをサポートするいくつかの例示的な無線技術は、ＬＴＥ ＴＤＤ、ＴＤ−ＳＣＤＭＡ、およびＧＳＭを含む。ＦＤＤをサポートするいくつかの例示的な無線技術は、ＬＴＥ ＦＤＤ、ＷＣＤＭＡ、およびＣＤＭＡ １Ｘを含む。
[0038]ＴＤＤを利用するワイヤレスシステムと通信する時に、ワイヤレスデバイス１１０は、バッテリ電力を節約するために、受信（ＲＸ）時間中にのみ受信器２２０内の回路網の電源をオンにし／パワーアップすることができ、非ＲＸ時間中に（during non-RX time）受信器回路網の電源をオフにし／パワーダウンすることができる。ＲＸ時間は、ダウンリンクのために指定された時間期間をカバーすることができ、ワイヤレスデバイス１１０がダウンリンク信号を受信するのに必要とする時間期間だけをカバーすることができる。非ＲＸ時間は、ＲＸ時間の一部ではない、すべての残りの時間期間をカバーすることができる。たとえば、ワイヤレスデバイス１１０は、ＲＸ時間中にＬＯジェネレータ２３０の電源をオンにすることができ、非ＲＸ時間中にＬＯジェネレータ２３０の電源をオフにすることができる。したがって、ＬＯジェネレータ２３０は、不連続な形で（in a non-continuous manner）動作することができる。
[0039]図３に示されているように、ＬＯジェネレータ２３０は、適切なＲＦ周波数でＶＣＯ信号を生成するための周波数シンセサイザ３４０と、ＬＯ信号を生成するための分周器３９０とを含むことができる。周波数シンセサイザ３４０は、連続位相を有する基準信号にロックされ得、したがって、周波数シンセサイザ３４０が継続的に電源をオンとオフとにされる可能性がある場合であっても、連続位相を有するＶＣＯ信号を生成することができる。しかし、分周器３９０は、可能な状態のセットのうちの１つでパワーアップすることができる。たとえば、分周器３９０は、１／２分周器（a divide-by-2 divider）とされ得、電源をオンにされる時に、状態「０」または「１」のいずれかで任意にウェイクアップすることができる。分周器３９０の状態は、分周器３９０がウェイクアップする時に、着信ＶＣＯ信号のどのエッジ（たとえば、立ち上がりエッジまたは立ち下がりエッジ）が分周器３９０をトリガするのかに依存する。一般に、分周器のウェイクアップ信号は、バッテリ電力を節約し、分周器の複雑さを減らすために、ＶＣＯ信号にタイミングを合わされず、これに同期化されない（is not timed or synchronized with）。１／２分周器が、あるＶＣＯエッジ（または１サイクル）を逃す場合には、１／２分周器出力の絶対位相は、１８０度だけシフトされる。分周器３９０は、状態「０」でウェイクアップする場合に、第１の位相を有するＩＬＯ信号とＱＬＯ信号とを生成することができ、状態「１」でウェイクアップする場合に、第２の位相を有するＩＬＯ信号とＱＬＯ信号とを生成することができる。ＩＬＯ信号およびＱＬＯ信号は、その場合、不連続な位相（non-continuous phase）を有する可能性があり、これは、望ましくないか許容できないものであることがある。
[0040]図５は、パワーアップされる時に異なる状態でウェイクアップする分周器に起因して不連続な位相を有するＬＯ信号を示す。連続位相を有する基準信号が、図５の最上部に示され、これは、常に電源をオンにされ得る図２の基準信号ジェネレータ２３２によって生成され得る。連続ＶＣＯ信号（non-continuous VCO signal）は、常に電源をオンにされる第１の周波数シンセサイザによって生成され得る。不連続ＶＣＯ信号は、周期的に電源をオンとオフとにされる第２の周波数シンセサイザによって生成され得る。不連続ＶＣＯ信号は、第２の周波数シンセサイザが、連続位相を有する基準信号にロックされる時に、連続位相を有することができる。
[0041]連続ＬＯ信号は、連続ＶＣＯ信号を分周すること（dividing）によって生成され得、連続位相を有することができる。不連続ＬＯ信号（non-continuous LO signal）は、不連続ＶＣＯ信号を周波数において分周する分周器によって生成され得る。この分周器は、時刻Ｔ１において電源をオフにされる前に第１の状態（たとえば、状態「０」）で動作することができ、時刻Ｔ２において電源をオンにされた後に第２の状態（たとえば、状態「１」）で動作することができる。分周器の異なる状態は、ＩＬＯ信号とＱＬＯ信号との異なるＩ−Ｑ関係に関連付けられ得る。不連続ＬＯ信号は、その場合、分周器が時刻Ｔ２において異なる状態であることに起因して、時刻Ｔ２において位相不連続性を有する可能性がある。具体的には、不連続ＬＯ信号は、時刻Ｔ１の前に第１の位相を、時刻Ｔ２の後に第２の位相を有する可能性があり、第２の位相は、第１の位相とは異なる。
[0042]図２のダウンコンバータ２２４に供給されるＬＯ信号は、ＲＦ信号を適切にダウンコンバートするために、経時的に連続位相を有しなければならない（すなわち、位相不連続性（phase discontinuity）を有してはならない）。位相連続性は、常に周波数シンセサイザと分周器とを電源をオンにすることによって達成され得る。しかしながら、ＬＯ信号の位相連続性を維持するだけのために、周波数シンセサイザおよび分周器が、アップリンク・サブフレーム中のデータ受信に必要ではない時であっても、重要なバッテリ電力が、周波数シンセサイザと分周器とを電源をオンにするために浪費される可能性がある。
[0043]本開示の一態様では、連続位相を有するＬＯ信号が、ＰＬＬフィードバックループの一部として分周器（ダウンコンバータまたはアップコンバータのためにＬＯ信号を生成する）を使用することによって、生成され得る。この分周器は、たとえば図３に示された、お互いに直角位相である（in quadrature）４つの分周された信号を生成する１／２Ｉ−Ｑ分周器（a divide-by-two I-Q divider）とされ得る。この分周器は、異なる位相の複数の分周された信号を生成する、他の分周器比率（divider ratio）を有するＩ−Ｑ分周器ともされ得る。
[0044]本明細書で説明される技法は、周波数シンセサイザおよび分周器が、これらの回路がバッテリ電力を節約するために周期的に電源をオンとオフとにされる時であっても連続位相を有するＬＯ信号を生成することを可能にすることができる。これらの技法は、受信器のためのＬＯジェネレータならびに送信器のためのＬＯジェネレータに使用され得る。明瞭さのために、これらの技法の様々な詳細が、下記で、図２の受信器２２０のためのＬＯジェネレータ２３０について説明される。
[0045]図６Ａは、ＬＯジェネレータ６３０が周期的に電源をオンとオフとにされる時であっても連続位相を有するＬＯ信号を生成できるＬＯジェネレータ６３０の例示的な設計のブロック図を示す。ＬＯジェネレータ６３０は、図２のＬＯジェネレータ２３０または２６０に使用され得る。ＬＯジェネレータ６３０は、それぞれ図３の周波数シンセサイザ３４０と分周器３９０とバッファ３９２ａ〜３９２ｄとに類似する形で結合された、周波数シンセサイザ６４０と、分周器６９０と、バッファ６９２ａ〜６９２ｄとを含む。周波数シンセサイザ６４０は、図３のＰＬＬ３５０とＶＣＯ３８０とに類似する形で結合された、ＰＬＬ６５０とＶＣＯ６８０とを含む。
[0046]図６に示された例示的な設計では、ＰＬＬ６５０は、それぞれ図３の位相−周波数検出器３６２とチャージポンプ３６４とループフィルタ３６６と分周器３６８とに類似する形で結合された、位相−周波数検出器６６２と、チャージポンプ６６４と、ループフィルタ６６６と、分周器６６８とを含む。分周器６９０は、ＶＣＯ６８０からのＶＣＯ信号をＭのファクタによって分周し、ここで、Ｍは、２、３、４、または何らかの他の値とされ得る。分周器６９０は、お互いに関して９０度、位相がずれている、ＩＬＯｐ信号とＩＬＯｎ信号とＱＬＯｐ信号とＱＬＯｎ信号とを備える４つの分周された信号を供給する。バッファ６９２ａ〜６９２ｄは、４つの分周された信号をバッファリングし、たとえば図４に示されているように、既知の位相関係を有するＩＬＯ信号とＱＬＯ信号とを供給する。バッファ６９４は、選択された分周された信号を分周器６９０から受け取り、選択された分周された信号をバッファリングし、バッファリングされた分周された信号を分周器６６８に供給する。選択された分周された信号は、図６Ａに示されているＩＬＯｐ信号、または分周器６９０によって供給される何らかの他の分周された信号とされ得る。バッファ６９４などのダミーバッファは、分周器がＩＬＯｐ信号、ＩＬＯｎ信号、ＱＬＯｐ信号、およびＱＬＯｎ信号に関して類似する負荷を有するように、ＩＬＯｎ信号、ＱＬＯｐ信号、およびＱＬＯｎ信号の信号経路内に配置され得る。
[0047]分周器６９０は、ＰＬＬ６５０の外部に配置され、ＬＯ分周器と呼ばれる場合もある。分周器６６８は、ＰＬＬ６５０の一部であり、プログラム可能ＰＬＬ分周器（またはＮ分周器）と呼ばれる場合もある。ＰＬＬ分周器６６８は、整数−Ｎ分周器（an integer-N divider）または分数−Ｎ分周器（a fractional-N divider）とされ得る。ＰＬＬ分周器６６８は、デュアルモジュラス・プリスケーラまたはマルチモジュラス・プリスケーラ（a dual-modulus or multi-modulus prescaler）と、プリスケーラの分周器比率を制御するためにモード制御信号を生成することができる周波数カウンタとを備えることができる。ＰＬＬ分周器６６８は、Ｉ／Ｑ入力またはＩ／Ｑ出力を必要としない可能性がある。ＰＬＬ分周器６６８は、通常、ＶＣＯから単一の位相出力を受け取り、通常はシングルエンデッド（single ended）とされ得る位相−周波数検出器用の単一の出力信号を生成することができる。図６Ａに示された例示的な設計では、分周器６６８と６９０との両方が、ＰＬＬ６５０のフィードバックループ内に配置される。ＰＬＬ６５０は、ＰＬＬ分周器６６８からのフィードバック信号の位相が基準信号の位相にロックされるように、ＶＣＯ６８０の制御信号を生成する。ＬＯ分周器６９０からのＩＬＯｐ信号が、ＰＬＬ分周器６６８に供給されるので、ＰＬＬ６５０は、ＩＬＯｐ信号の位相が基準信号の位相にロックされるような制御信号を生成する。ＩＬＯｐ信号は、その場合、ＰＬＬ６５０が基準信号の連続位相に対してＩＬＯｐ信号の位相をロックすることに起因して、連続位相を有するはずである（ＬＯジェネレータ６３０が周期的に電源をオンとオフとにされる場合であっても）。ＰＬＬ６５０が、最終的に基準信号にロックするので、ＰＬＬ分周器６６８またはＬＯ分周器６９０の初期ウェイクアップ状態は、問題ではない可能性がある。所与の分周器が望まれない状態でウェイクアップする場合には、ＰＬＬ６５０が基準信号の位相に落ち着くにはより長い時間がかかり得る。
[0048]一般に、ＬＯ信号を生成するのに使用される分周器は、任意の個数の可能な状態を有することができ、任意の個数の分周された信号を生成することができる。たとえば、分周器は、図６Ａに示されているように、お互いと直角位相である４つの分周された信号を生成する１／２Ｉ−Ｑ分周器（a divide-by-two I-Q divider）とされ得る。分周器は、異なる位相を有する複数の分周された信号を生成する、他の分周器比率を有するＩ−Ｑ分周器ともされ得る。どの場合でも、１つの分周された信号が、分周器によって出力される複数の分周された信号の中から選択され得る。選択された分周された信号は、ＰＬＬにフィードバックされ、連続位相を有する基準信号にロックされ得る。選択された分周された信号は、その場合、連続位相を有するはずである。他の分周された信号は、それぞれ、分周器の設計に起因して、選択された分周された信号の位相に対して既知の位相を有するはずである。
[0049]図６Ｂは、ＬＯジェネレータ６３２が周期的に電源をオンとオフとにされる時であっても連続位相を有するＬＯ信号を生成できるＬＯジェネレータ６３２の例示的な設計のブロック図を示す。ＬＯジェネレータ６３２は、図２のＬＯジェネレータ２３０または２６０にも使用され得る。ＬＯジェネレータ６３２は、上記で図６Ａに関して説明されたように結合される、周波数シンセサイザ６４２と、分周器６９０と、バッファ６９２ａ〜６９２ｄおよび６９４とを含む。周波数シンセサイザ６４２は、ＰＬＬ６５２とＶＣＯ６８０と分周器６７０とを含む。ＰＬＬ６５２およびＶＣＯ６８０は、図３のＰＬＬ３５０とＶＣＯ３８０とに類似する形で結合される。
[0050]図６Ｂに示された例示的な設計では、ＰＬＬ６５２は、上記で図６Ａに関して説明されたように結合される、位相−周波数検出器６６２と、チャージポンプ６６４と、ループフィルタ６６６と、分周器６６８とを含む。ＰＬＬ６５２は、マルチプレクサ（Mux）６７２をさらに含む。分周器６７０は、ＶＣＯ６８０からＶＣＯ信号を受け取り、ＶＣＯ信号をＬのファクタによって周波数において分周し、第１の分周された信号をマルチプレクサ６７２の第１の入力に供給する。Ｌは、２、３、４、または何らかの他の値と等しいものとされ得る。バッファ６９４は、選択された分周された信号（たとえば、ＩＬＯｐ信号）を分周器６９０から受け取り、バッファリングし、第２の分周された信号をマルチプレクサ６７２の第２の入力に供給する。マルチプレクサ６７２は、モード制御信号に基づいて、第１の分周された信号または第２の分周された信号を分周器６６８に供給する。
[0051]一つの設計では、ＬＯジェネレータ６３２は、連続モードまたは不連続モードのいずれかで動作することができ、これは、モード制御信号によって示され得る。連続モードでは、ＶＣＯ信号は、分周器６７０によって分周され、マルチプレクサ６７２を介してルーティングされ、分周器６６８に供給され得る。分周器６７０は、単一の分周された信号を供給し、ＰＬＬ分周器６６８の周波数動作範囲要件（frequency operation range requirement）を緩和することができる。分周器６７０は、分周器６６８がＶＣＯ周波数で直接に動作できる時には、バイパスされ得る。バッファ６９４は、連続モードでは電源をオフにされ得る。分周器６９０は、連続モードでは、ダウンコンバータのためのＬＯ信号を供給するために、電源をオンにされ得る。不連続モードでは、バッファ６９４からのＩＬＯｐ信号が、マルチプレクサ６７２を介してルーティングされ、分周器６６８に供給され得る。ＰＬＬ６５２のフィードバックループ内でのＩＬＯｐ信号の使用は、ＬＯジェネレータ６３２が周期的に電源をオンとオフとにされ得る場合であっても、ＬＯジェネレータ６３２が連続位相を有するＩＬＯｐ信号を生成することを可能にすることができる。分周器６７０は、不連続モードでは電源をオフにされ得る。連続モードは、ＬＯジェネレータ６３２が連続的に電源をオンにされる時、または連続位相を有するＬＯ信号が必要ではない時に、使用のために選択され得る。不連続モードは、連続位相が要求され、ＬＯジェネレータ６３２が周期的に電源をオンとオフとにされる時に、使用のために選択され得る。
[0052]一つの設計では、ＶＣＯ６８０は、マルチ帯域応用および／またはマルチモード応用のために複数のＬＯ分周器を駆動することができる。複数のＬＯ分周器は、ＬＯ分周器６９０と、図６Ｂには示されていない少なくとも１つの追加のＬＯ分周器とを含むことができる。複数のＬＯ分周器は、物理的に分離され得、および／または異なる分周器比率を有することができる。ＬＯ分周器、ＬＮＡ、およびミキサが、帯域ごとに物理的に分離され得るので、異なるＬＯ分周器出力をＰＬＬにフィードバックするのではなく、（図６Ｂの分周器６７０に対応することができる）ＰＬＬそれ自体のための共通の分周器を有することが、有利である可能性がある。ＶＣＯ６８０からの共通のロックされたＶＣＯ信号が、連続モードでは、マルチ帯域応用および／またはマルチモード応用において、異なるＬＯ分周器にルーティングされ得る。
[0053]図６Ｃは、ＬＯジェネレータ６３４が周期的に電源をオンとオフとにされる時であっても連続位相を有するＬＯ信号を生成できるＬＯジェネレータ６３４の例示的な設計のブロック図を示す。ＬＯジェネレータ６３４は、図２のＬＯジェネレータ２３０または２６０にも使用され得る。ＬＯジェネレータ６３４は、上記で図６Ａに関して説明されたように結合される、周波数シンセサイザ６４４と、分周器６９０と、バッファ６９２ａ〜６９２ｄおよび６９４とを含む。周波数シンセサイザ６４４は、ＰＬＬ６５４とＶＣＯ６８０と分周器６７４とを含む。ＰＬＬ６４４およびＶＣＯ６８０は、図３のＰＬＬ３５０とＶＣＯ３８０とに類似する形で結合される。
[0054]図６Ｃに示された例示的な設計では、ＰＬＬ６５４は、上記で図６Ａに関して説明されたように結合される、位相−周波数検出器６６２と、チャージポンプ６６４と、ループフィルタ６６６とを含む。ＰＬＬ６５４は、マルチプレクサ６７８をさらに含む。分周器６７４は、ＶＣＯ６８０からＶＣＯ信号を受け取り、ＶＣＯ信号をＫのファクタによって周波数において分周し、第１の分周された信号をマルチプレクサ６７８の第１の入力に供給する。Ｋは、任意の整数値または非整数値とされ得る。分周器６７６は、選択された分周された信号をバッファ６９４から受け取り、選択された分周された信号をＱのファクタによって分周し、第２の分周された信号をマルチプレクサ６７８の第２の入力に供給する。マルチプレクサ６７８は、モード制御信号に基づいて、第１の分周された信号または第２の分周された信号を位相−周波数検出器６６２に供給する。
[0055]一つの設計では、ＬＯジェネレータ６３４は、連続モードまたは不連続モードのいずれかで動作することができ、これは、モード制御信号によって示され得る。連続モードでは、ＶＣＯ信号は、分周器６７４によって分周され、マルチプレクサ６７２を介してルーティングされ、位相−周波数検出器６６２に供給され得る。分周器６７６およびバッファ６９４は、連続モードでは電源をオフにされ得る。不連続モードでは、バッファ６９４からのＩＬＯｐ信号は、分周器６７６によって周波数において分周され、マルチプレクサ６７８を介してルーティングされ、位相−周波数検出器６６２に供給され得る。ＰＬＬ６５４のフィードバックループ内でのＩＬＯｐ信号の使用は、ＬＯジェネレータ６３４が周期的に電源をオンとオフとにされる時であっても、ＬＯジェネレータ６３４が連続位相を有するＩＬＯｐ信号を生成することを可能にすることができる。分周器６７４は、不連続モードでは電源をオフにされ得る。
[0056]図６Ｃに示された設計では、別々の分周器６７４および６７６が、連続モードと不連続モードとのために使用される。分周器６７４は、ＶＣＯ６８０から分周器６７４までのＶＣＯ信号のルーティングトレース（routing traces）を短縮するためにＶＣＯ６８０の近くに配置され得、これは、電力散逸（power dissipation）を減らし、性能を改善することができる。分周器６７６は、分周器６９０およびバッファ６９４から分周器６７６までのＩＬＯｐ信号のルーティングトレースを短縮するために分周器６９０の近くに配置され得る。
[0057]図６Ａ〜図６Ｃは、分周された信号の連続位相を保証するために、ＬＯ分周器からの分周された信号がＰＬＬのフィードバックループ内で使用される、ＬＯジェネレータの３つの例示的な設計を示す。連続位相を有するＬＯ信号を生成することができるＬＯジェネレータは、他の形でも実施され得る。たとえば、ＶＣＯは、電流制御発振器（a current controlled oscillator）（ＩＣＯ）その他など、何らかの他のタイプの発振器で置換され得る。ＰＬＬも、他の形で実施され得、ＰＬＬは、図６Ａ〜図６Ｃに示されていない異なる回路および／または追加の回路を含むことができる。
[0058]図７は、図３の分周器３９０または図６Ａ〜図６Ｃの分周器６９０に使用され得る１／２ Ｉ−Ｑ分周器（a divide-by-two I-Q divider）７９０の例示的な設計の概略図を示す。分周器７９０は、交差結合された（cross-coupled）２つのＤフリップフロップ７９６と７９８とを含む。フリップフロップ７９６は、それのＱ出力がフリップフロップ７９８のＤ入力に結合されている。フリップフロップ７９８は、それの
Figure 0006437518
出力がフリップフロップ７９６のＤ入力に結合されている。インバータ７９２は、ＶＣＯ信号を受け取るそれの入力を有し、それの出力がフリップフロップ７９６のクロック入力に結合されている。インバータ７９４は、それの入力がインバータ７９２の出力に結合され、それの出力がフリップフロップ７９８のクロック入力に結合されている。フリップフロップ７９６は、それぞれ、それのＱ出力とＱ−出力とからＩＬＯｐ信号とＩＬＯｎ信号とを供給する。フリップフロップ７９８は、それぞれ、それのＱ出力とＱ−出力とからＱＬＯｐ信号とＱＬＯｎ信号とを供給する。
[0059]フリップフロップ７９６および７９８は、インバータ７９４に起因して、ＶＣＯ信号の立ち下がりエッジと立ち上がりエッジとによってクロックされる（clocked）。したがって、フリップフロップ７９８のＱ出力およびＱ−出力は、フリップフロップ７９６のＱ出力およびＱ−出力の後に１／２ＶＣＯ信号サイクル推移する（transition one half VCO signal cycle after）。
[0060]フリップフロップ７９６が、電源をオンにされる時に、Ｑ出力は、当初は、フリップフロップ７９６が状態「０」または「１」のどちらでウェイクアップするのかに依存して、論理ハイ（a logic high）または論理ロウ（a logic low）を提供することができる。フリップフロップ７９８は、１／２のＶＣＯ信号サイクル後に（one half VCO signal cycle later）、フリップフロップ７９６のＱ出力上の論理値をクロックし（clock）、それのＱ出力においてクロックされた論理値を供給する。したがって、フリップフロップ７９８のＱ出力からのＱＬＯｐ信号は、フリップフロップ７９６のＱ出力からのＩＬＯｐ信号の遅延されたバージョンである。フリップフロップ７９６は、次のＶＣＯ信号サイクルにおいて、フリップフロップ７９８のＱ−出力（またはフリップフロップ７９６のＱ−出力）上の論理値をクロックする。したがって、フリップフロップ７９６は、２による分周（divide by two）を実施するために、交番する（alternating）ＶＣＯ信号サイクル上の論理ハイと論理ロウとの間でトグルする（toggle）。
[0061]図７は、ＬＯ信号に関する異なる位相の複数の分周された信号を生成するのに使用され得るＩ−Ｑ分周器の例示的な設計を示す。異なる位相の複数の分周された信号を生成する分周器は、他の回路を用いて他の形でも実施される。
[0062]連続位相を有するＬＯ信号を生成するための、本明細書で説明される技法は、ＴＤＤを利用する様々なワイヤレスシステムと通信するワイヤレスデバイスに使用され得る。たとえば、これらの技法は、ＬＴＥ ＴＤＤシステム、ＴＤ−ＳＣＤＭＡシステムなどにおいてワイヤレスデバイスに使用され得る。異なるワイヤレスシステムは、ＴＤＤをサポートするために異なるフレーム構造を利用することができる。
[0063]図８Ａは、ＴＤ−ＳＣＤＭＡのための例示的なフレーム構造８００を示す。送信タイムライン（transmission time line）は、フレームに区分され、各フレームは、システムフレーム番号（ＳＦＮ）によって識別される。各フレームは、１０ミリ秒（ｍｓ）の持続時間（a duration）を有し、２つのサブフレーム１と２とに区分される。各サブフレームは、５ｍｓの持続時間を有し、７つのタイムスロット０〜６と、ダウンリンク・パイロット・タイムスロット（a Downlink Pilot Time Slot）（ＤｗＰＴＳ）と、アップリンク・パイロット・タイムスロット（an Uplink Pilot Time Slot）（ＵｐＰＴＳ）と、ガード期間（a guard period）（ＧＰ）とに区分される。ＤｗＰＴＳ、ガード期間、およびＵｐＰＴＳは、タイムスロット０の後に配置される。タイムスロット０は、ダウンリンクのために使用され、タイムスロット１は、アップリンクのために使用され、タイムスロット２〜６は、それぞれ、スイッチポイント（ｓｗｉｔｃｈ ｐｏｉｎｔ）によって決定されるように、ダウンリンクおよび／またはアップリンクのために使用され得る。各タイムスロットは、６７５マイクロ秒（μｓ（または８６４チップ））の持続時間を有する。ＤｗＰＴＳは、７５μｓ（または９６チップ）の持続時間を有し、ＵｐＰＴＳは、１２５μｓ（または１６０チップ）の持続時間を有する。ガード期間は、ＤｗＰＴＳとＵｐＰＴＳとの間に配置され、７５μｓ（または９６チップ）の持続時間を有する。
[0064]ＴＤ−ＳＣＤＭＡについて、各タイムスロットは、第１のデータ部分と、ミッドアンブルと、第２のデータ部分と、ガード期間とを含む。各データ部分は、２７５μｓ（または３５２チップ）の持続時間を有し、ミッドアンブルは、１１２．５μｓ（または１４４チップ）の持続時間を有する。ガード期間は、タイムスロットの終りに配置され、１２．５μｓ（または１６チップ）の持続時間を有する。各タイムスロットは、データ送信のために１つまたは複数のユーザに割り当てられ得る。
[0065]図８Ｂは、ＬＴＥ ＴＤＤのための例示的なフレーム構造８５０を示す。送信タイムラインは、無線フレームのユニットに区分され、各無線フレームは、１０ｍｓの持続時間を有する。各無線フレームは、０〜９のインデックスを有する１０個のサブフレームに区分される。ＬＴＥは、ＴＤＤについて、複数のアップリンク−ダウンリンク構成をサポートする。すべてのアップリンク−ダウンリンク構成について、サブフレーム０および５はダウンリンクのために使用され、サブフレーム２はアップリンクのために使用される。サブフレーム３、４、７、８、および９は、それぞれ、アップリンク−ダウンリンク構成に依存して、ダウンリンクまたはアップリンクのために使用され得る。サブフレーム１は、ＤｗＰＴＳとガード期間（ＧＰ）とＵｐＰＴＳとからなる３つの特別なフィールドを含む。サブフレーム６は、アップリンク−ダウンリンク構成に依存して、ＤｗＰＴＳだけ、３つの特別なフィールドのすべて、またはダウンリンク・サブフレームを含むことができる。ＤｗＰＴＳ、ガード期間、およびＵｐＰＴＳは、異なるサブフレーム構成について異なる持続時間を有することができる。ＤｗＰＴＳは、２１４μｓと８５７μｓとの間の持続時間を有することができる。ＵｐＰＴＳは、７１μｓと１４２μｓとの間の持続時間を有することができる。ガード期間は、７１μｓと７１４μｓとの間の持続時間を有することができる。
[0066]図８Ａおよび図８Ｂに示されているように、ＴＤ−ＳＣＤＭＡシステムおよびＬＴＥ ＴＤＤシステムは、ダウンリンク・タイムスロットとアップリンク・タイムスロットとの間の高速の切替 （fast switching）を有する。たとえば、図８Ａに示されたＴＤ−ＳＣＤＭＡシステムのサブフレーム内では、ダウンリンクからアップリンクへの推移が、タイムスロット０の後に７５μｓのガード期間内に発生し、アップリンクからダウンリンクへの推移が、あるタイムスロットの終りにおいて１２．５μｓのガード期間内に発生する。
[0067]一般に、ＴＤＤシステムでは、いくつかのサブフレームが、ダウンリンクのために使用され得、ダウンリンク・サブフレームと呼ばれ得る。残りのサブフレームは、アップリンクのために使用され得、アップリンク・サブフレームと呼ばれ得る。ワイヤレスデバイス１１０は、バッテリ電力を節約するために、アップリンク・サブフレームの間にできる限り多数の受信器回路網をディスエーブルすることができる。ワイヤレスデバイス１１０は、バッテリ電力を節約するために、ダウンリンク・サブフレームの間にできる限り多数の送信器回路網をディスエーブルすることもできる。
[0068]図８Ａおよび図８Ｂに示されているように、ＴＤＤを利用するワイヤレスシステムとの通信に関して、受信器は、いくつかのタイムインターバルの間に限ってアクティブにされ得、送信器は、いくつかの他のタイムインターバルの間にアクティブにされ得る。具体的には、受信器は、ＴＤ−ＳＣＤＭＡシステム内でダウンリンク・タイムスロットの間にまたはＬＴＥ ＴＤＤシステム内でダウンリンク・サブフレームの間にアクティブにされ得る。送信器は、ＴＤ−ＳＣＤＭＡシステム内でアップリンク・タイムスロットの間にまたはＬＴＥ ＴＤＤシステム内でアップリンク・サブフレームの間にアクティブにされ得る。バッテリ電力を節約し、おそらくは性能を改善するために、ＬＯジェネレータ２３０は、受信器がアクティブである時に限ってイネーブルされ得、他の時にディスエーブルされ得る。
[0069]図９は、ＴＤ−ＳＣＤＭＡに関して図２のワイヤレスデバイス１１０内のＲＸ ＬＯジェネレータ２３０とＴＸ ＬＯジェネレータ２６０とを電源をオンにし、オフにするための例示的なタイムライン９００を示す。アップリンク上でのデータ送信に関して、ＴＸ ＬＯジェネレータ２６０は、（ｉ）時刻Ｔ１におけるＤｗＰＴＳのスタートにおいてイネーブルされ、（ｉｉ）時刻Ｔ４おにけるアップリンクのためのタイムスロット１の終りにおいてディスエーブルされる。送信器２５０は、（ｉ）時刻Ｔ２におけるタイムスロット１のスタートの前においてイネーブルされ、（ｉｉ）時刻Ｔ４におけるアップリンクのためのタイムスロット１の終りにおいてディスエーブルされる。
[0070]ダウンリンク上でのデータ受信に関して、ＲＸ ＬＯジェネレータ２３０は、（ｉ）時刻Ｔ１におけるダウリンクのためのタイムスロット０の終りにおいてディスエーブルされ、（ｉｉ）時刻Ｔ３におけるダウンリンクのためのタイムスロット２のスタートの前においてイネーブルされる。ＲＸ ＬＯジェネレータ２３０は、時刻Ｔ３において開始して基準信号にロックすることを試み、時刻Ｔ４においてロックを達成する。受信器２２０は、（ｉ）時刻Ｔ１におけるダウンリンクのためのタイムスロット０の終りにおいてディスエーブルされ、（ｉ）時刻Ｔ４におけるダウンリンクのためのタイムスロット２のスタートの前においてイネーブルされる。
[0071]図９に示されているように、ＲＸ ＬＯジェネレータ２３０は、データ受信のためのＬＯ信号を生成するために、ダウンリンク・サブフレームの間に電源をオンにされ得る。ＲＸ ＬＯジェネレータ２３０は、アップリンク・サブフレームの間に電源をオフにされ得る。
[0072]例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）は、発振器と分周器とＰＬＬとを含むことができる。発振器（たとえば、図６Ａ〜図６ＣのＶＣＯ６８０）は、制御信号を受け取り、制御信号によって決定される周波数を有する発振器信号（たとえば、ＶＣＯ信号）を供給することができる。分周器（たとえば、分周器６９０）は、発振器信号を受け取り、異なる位相の複数の分周された信号を生成することができる。ＰＬＬ（たとえば、図６Ａ、図６Ｂ、または図６ＣのＰＬＬ６５０、６５２、または６５４）は、基準信号と、複数の分周された信号の中の選択された分周された信号とを受け取ることができ、発振器のための制御信号を生成することができる。装置は、さらに、複数の分周された信号のうちの少なくとも１つに基づいて生成されたＬＯ信号を用いて入力ＲＦ信号をダウンコンバートすることができるダウンコンバータ（たとえば、ダウンコンバータ２２４）を備えることができる。
[0073]例示的な設計では、分周器は、９０度、位相がずれている４つの分周された信号を備える複数の分周された信号を生成することができる。たとえば、分周器は、９０度、位相がずれている４つの分周された信号を供給することができる１／２Ｉ−Ｑ分周器（a divide-by-two I-Q divider）を備えることができる。ＰＬＬは、４つの分周された信号の中の選択された分周された信号を受け取ることができる。分周器は、電源をオンにされる時に、複数の可能な状態のうちの１つであることができる。分周器の複数の可能な状態は、分周器が電源をオンにされる時に選択された分周された信号の異なる位相に関連付けられ得る。ＰＬＬのフィードバックループ内での選択された分周された信号の使用は、分周器が電源をオンにされる時に分周器の状態にかかわりなく、選択された分周された信号が連続位相を有することを保証することができる。
[0074]例示的な設計では、装置は、さらに、発振器信号を受け取り、第２の分周された信号を生成することができる、第２の分周器（たとえば、図６Ｂの分周器６７０または図６Ｃの分周器６７４）を備えることができる。ＰＬＬは、分周器からの選択された分周された信号または第２の分周器からの第２の分周された信号に基づいて、制御信号を生成することができる。
[0075]図６Ｃに示された例示的な設計では、ＰＬＬは、マルチプレクサと位相−周波数検出器とを備えることができる。マルチプレクサ（たとえば、図６Ｃのマルチプレクサ６７８）は、分周器からの選択された分周された信号と第２の分周器からの第２の分周された信号とを受け取ることができ、選択された分周された信号または第２の分周された信号のいずれかを供給することができる。位相−周波数検出器（たとえば、検出器６６２）は、基準信号と、マルチプレクサからの選択された分周された信号または第２の分周された信号とを受け取ることができ、制御信号を生成するのに使用される検出器出力信号を供給することができる。
[0076]図６Ｂに示された例示的な設計では、ＰＬＬは、マルチプレクサと第３の分周器と位相−周波数検出器とを備えることができる。マルチプレクサ（たとえば、図６Ｂのマルチプレクサ６７２）は、分周器からの選択された分周された信号と第２の分周器からの第２の分周された信号とを受け取ることができ、選択された分周された信号または第２の分周された信号を供給することができる。第３の分周器（たとえば、分周器６６８）は、マルチプレクサから選択された分周された信号または第２の分周された信号を受け取ることができ、第３の分周された信号を供給することができる。位相−周波数検出器（たとえば、検出器６６２）は、基準信号と第３の分周された信号とを受け取ることができ、制御信号を生成するのに使用される検出器出力信号を供給することができる。
[0077]例示的な設計では、分周器は、（ｉ）ダウンリンク受信のためのタイムインターバルの前に電源をオンにされ、（ｉｉ）アップリンク送信のためのタイムインターバルの少なくとも一部の間に電源をオフにされ得る。例示的な設計では、分周器は、不連続ＬＯ信号を生成するために選択され得、第２の分周器は、連続ＬＯ信号（a continuous LO signal）を生成するために選択され得る。
[0078]図１０は、ＬＯ信号を生成するためのプロセス１０００の例示的な設計を示す。制御信号によって決定される周波数を有する発振器信号が、生成され得る（たとえば、図６Ａ〜図６ＣのＶＣＯ６８０によって）（ブロック１０１２）。発振器信号は、異なる位相の複数の分周された信号を入手するために、周波数において分周され得る（たとえば、図６Ａ〜図６Ｃの分周器６９０によって）（ブロック１０１４）。制御信号は、基準信号、ならびに複数の分周された信号の中の選択された分周された信号に基づいて生成され得る（たとえば、図６Ａ、図６Ｂ、または図６ＣのＰＬＬ６４０、６４２、または６４４によって）（ブロック１０１６）。ＬＯ信号は、複数の分周された信号のうちの少なくとも１つに基づいて生成され得る（ブロック１０１８）。入力ＲＦ信号は、ＬＯ信号を用いてダウンコンバートされ得る（ブロック１０２０）。
[0079]ブロック１０１４の１つの設計では、発振器信号は、９０度、位相がずれている４つの分周された信号を入手するために、周波数において分周され得る。選択された分周された信号は、４つの分周された信号のうちの１つとされ得る。
[0080]１つの設計では、複数の分周された信号を生成するのに使用される分周器は、不連続に操作され得る。たとえば、分周器は、ダウンリンク受信のためのタイムインターバルの前に電源をオンにされ得、アップリンク送信のためのタイムインターバルの少なくとも一部の間に電源をオフにされ得る。
[0081]１つの設計では、第２の分周された信号は、発振器信号に基づいて（たとえば、分周器６７０または６７４によって）生成され得る。制御信号は、選択された分周された信号または第２の分周された信号に基づいて生成され得る。図６Ｃに示された１つの設計では、基準信号と、選択された分周された信号または第２の分周された信号との間の位相誤差は、たとえば図６Ｃに示されているように、検出され得る。制御信号は、検出された位相誤差に基づいて生成され得る。図６Ｂに示された別の設計では、選択された分周された信号または第２の分周された信号は、第３の分周された信号を入手するために、周波数において分周され得る。基準信号と第３の分周された信号との間の位相誤差は、検出され得る。制御信号は、その場合、検出された位相誤差に基づいて生成され得る。
[0082]当業者は、情報および信号が、様々な異なる技術と技法とのいずれを使用しても表現され得ることを理解するはずである。たとえば、上記の説明全体で参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはその任意の組合せによって表現され得る。
[0083]当業者は、本明細書の開示に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはこの両方の組合せとして実施され得ることをさらに了解するはずである。ハードウェアとソフトウェアとのこの交換可能性を明瞭に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップは、上記では全般的にそれらの機能性に関して説明された。そのような機能性が、ハードウェアまたはソフトウェアのどちらとして実施されるのかは、特定の応用例と、システム全体に課せられる設計制約とに依存する。当業者は、説明された機能性を、特定の応用例ごとに様々な形で実施することができるが、そのような実施決定が、本開示の範囲からの逸脱を引き起こすと解釈されてはならない。
[0084]本明細書の開示に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、本明細書で説明される機能を実行するように設計された、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタ論理、ディスクリートハードウェアコンポーネント、またはその任意の組合せを用いて実施されまたは実行され得る。汎用プロセッサは、マイクロプロセッサとされ得るが、代替案では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とされ得る。プロセッサは、コンピューティングデバイスの組合せとして、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成としても実施され得る。
[0085]本明細書の開示に関連して説明された方法またはアルゴリズムのステップは、ハードウェアで直接に、プロセッサによって実行されるソフトウェアモジュールで、またはこの２つの組合せで、実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク（ｄｉｓｋ）、リムーバブルディスク（ｄｉｓｋ）、ＣＤ−ＲＯＭ、または当技術分野で既知の任意の他の形の記憶媒体内に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替案では、記憶媒体は、プロセッサに一体とされ得る。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することができる。代替案では、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリートコンポーネントとして存在することができる。
[0086]１つまたは複数の例示的な設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せにおいて実施され得る。ソフトウェアで実施される場合に、機能は、コンピュータ可読媒体上の１つまたは複数の命令またはコードとして記憶されまたは伝送され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にするすべての媒体を含む通信媒体と、コンピュータ記憶媒体との両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによってアクセスされ得る任意の使用可能な媒体とされ得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク（ｄｉｓｋ）ストレージ、磁気ディスク（ｄｉｓｋ）ストレージもしくは他の磁気ストレージデバイス、あるいは、命令もしくはデータ構造の形で所望のプログラムコード手段を搬送しまたは記憶するのに使用され得、汎用コンピュータもしくは専用コンピュータまたは汎用プロセッサもしくは専用プロセッサによってアクセスされ得る任意の他の媒体を備えることができる。また、すべての接続は、当然、コンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、ウェブサイト、サーバ、または他のリモートソースから同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して送信される場合に、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書で使用される時に、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、ディジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピー（登録商標）ディスク（ｄｉｓｋ）、およびブルーレイ（登録商標）ディスク（ｄｉｓｃ）を含み、ｄｉｓｋは、通常は磁気的にデータを再生し、ｄｉｓｃは、レーザーを用いて光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲に含まれなければならない。
[0087]本開示の前の説明は、当業者が本開示を作りまたは使用することを可能にするために提供される。本開示に対する様々な変更は、当業者にたやすく明白になり、本明細書で定義される包括的な原理は、本開示の趣旨または範囲から逸脱せずに、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例と設計とに限定されることを意図されているのではなく、本明細書で開示される原理および新規の特徴と一貫する最も広い範囲に従わなければならない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
制御信号を受け取り、前記制御信号によって決定される周波数を有する発振器信号を供給するように構成された発振器と、
前記発振器信号を受け取り、異なる位相の複数の分周された信号を生成するように構成された分周器と、
基準信号と前記複数の分周された信号の中の選択された分周された信号とを受け取り、前記発振器のための前記制御信号を生成するように構成された位相ロックループ（ＰＬＬ）と
を備える装置。
［Ｃ２］
前記分周器によって生成される前記複数の分周された信号は、９０度、位相がずれている４つの分周された信号を備え、前記ＰＬＬは、前記４つの分周された信号の中の前記選択された分周された信号を受け取るように構成される、Ｃ１に記載の装置。
［Ｃ３］
前記分周器は、９０度、位相がずれている４つの分周された信号を供給する１／２同相−直角位相分周器を備える、Ｃ１に記載の装置。
［Ｃ４］
前記分周器は、電源をオンにされる時に複数の可能な状態のうちの１つであり、前記分周器の前記複数の可能な状態は、前記分周器が電源をオンにされる時に前記選択された分周された信号の異なる位相に関連付けられる、Ｃ１に記載の装置。
［Ｃ５］
前記複数の分周された信号のうちの少なくとも１つに基づいて生成される局所発振器（ＬＯ）信号を用いて入力無線周波数（ＲＦ）信号をダウンコンバートするように構成されたダウンコンバータ
をさらに備える、Ｃ１に記載の装置。
［Ｃ６］
前記発振器信号を受け取り、第２の分周された信号を生成するように構成された第２の分周器、ここにおいて、前記ＰＬＬは、前記分周器からの前記選択された分周された信号または前記第２の分周器からの前記第２の分周された信号に基づいて前記制御信号を生成するように構成される、
をさらに備える、Ｃ１に記載の装置。
［Ｃ７］
前記ＰＬＬは、
前記分周器からの前記選択された分周された信号と前記第２の分周器からの前記第２の分周された信号とを受け取り、前記選択された分周された信号または前記第２の分周された信号を供給するように構成されたマルチプレクサと、
前記基準信号と前記マルチプレクサからの前記選択された分周された信号または前記第２の分周された信号とを受け取り、前記制御信号を生成するのに使用される検出器出力信号を供給するように構成された位相−周波数検出器と
を備える、Ｃ６に記載の装置。
［Ｃ８］
前記ＰＬＬは、
前記分周器からの前記選択された分周された信号と前記第２の分周器からの前記第２の分周された信号とを受け取り、前記選択された分周された信号または前記第２の分周された信号を供給するように構成されたマルチプレクサと、
前記マルチプレクサから前記選択された分周された信号または前記第２の分周された信号を受け取り、第３の分周された信号を供給するように構成された第３の分周器と、
前記基準信号と前記第３の分周された信号とを受け取り、前記制御信号を生成するのに使用される検出器出力信号を供給するように構成された位相−周波数検出器と
を備える、Ｃ６に記載の装置。
［Ｃ９］
前記分周器は、不連続局所発振器（ＬＯ）信号を生成するために選択され、前記第２の分周器は、連続ＬＯ信号を生成するために選択される、Ｃ６に記載の装置。
［Ｃ１０］
前記分周器は、ダウンリンク受信のためのタイムインターバルの前に電源をオンにされ、アップリンク送信のためのタイムインターバルの少なくとも一部の間に電源をオフにされる、Ｃ１に記載の装置。
［Ｃ１１］
制御信号によって決定される周波数を有する発振器信号を生成することと、
異なる位相の複数の分周された信号を入手するために前記発振器信号を周波数において分周することと、
基準信号と前記複数の分周された信号の中の選択された分周された信号とに基づいて前記制御信号を生成することと
を備える方法。
［Ｃ１２］
前記発振器信号を前記分周することは、９０度、位相がずれている４つの分周された信号を入手するために前記発振器信号を周波数において分周することを備え、前記選択された分周された信号は、前記４つの分周された信号のうちの１つである、Ｃ１１に記載の方法。
［Ｃ１３］
前記複数の分周された信号のうちの少なくとも１つに基づいて局所発振器（ＬＯ）信号を生成することと、
前記ＬＯ信号を用いて入力無線周波数（ＲＦ）信号をダウンコンバートすることと
をさらに備える、Ｃ１１に記載の方法。
［Ｃ１４］
前記発振器信号に基づいて第２の分周された信号を生成することと、
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を生成することと
をさらに備える、Ｃ１１に記載の方法。
［Ｃ１５］
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を前記生成することは、
基準信号と前記選択された分周された信号または前記第２の分周された信号との間の位相誤差を検出することと、
前記検出された位相誤差に基づいて前記制御信号を生成することと
を備える、Ｃ１４に記載の方法。
［Ｃ１６］
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を前記生成することは、
第３の分周された信号を入手するために前記選択された分周された信号または前記第２の分周された信号を周波数において分周することと、
基準信号と前記第３の分周された信号との間の位相誤差を検出することと、
前記検出された位相誤差に基づいて前記制御信号を生成することと
を備える、Ｃ１４に記載の方法。
［Ｃ１７］
分周器を用いて前記複数の分周された信号を生成することと、
ダウンリンク受信のためのタイムインターバルの前に前記分周器の電源をオンにすることと、
アップリンク送信のためのタイムインターバルの少なくとも一部の間に前記分周器の電源をオフにすることと
をさらに備える、Ｃ１１に記載の方法。
［Ｃ１８］
制御信号によって決定される周波数を有する発振器信号を生成するための手段と、
異なる位相の複数の分周された信号を入手するために前記発振器信号を周波数において分周するための手段と、
基準信号と前記複数の分周された信号の中の選択された分周された信号とに基づいて前記制御信号を生成するための手段と
を備える装置。
［Ｃ１９］
前記発振器信号を分周するための前記手段は、９０度、位相がずれている４つの分周された信号を入手するために前記発振器信号を周波数において分周するための手段を備え、前記選択された分周された信号は、前記４つの分周された信号のうちの１つである、Ｃ１８に記載の装置。
［Ｃ２０］
前記複数の分周された信号のうちの少なくとも１つに基づいて局所発振器（ＬＯ）信号を生成するための手段と、
前記ＬＯ信号を用いて入力無線周波数（ＲＦ）信号をダウンコンバートするための手段と
をさらに備える、Ｃ１８に記載の装置。
［Ｃ２１］
前記発振器信号に基づいて第２の分周された信号を生成するための手段と、
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を生成するための手段と
をさらに備える、Ｃ１８に記載の装置。
［Ｃ２２］
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号の生成するための前記手段は、
基準信号と前記選択された分周された信号または前記第２の分周された信号との間の位相誤差を検出するための手段と、
前記検出された位相誤差に基づいて前記制御信号を生成するための手段と
を備える、Ｃ２１に記載の装置。
［Ｃ２３］
前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を生成するための前記手段は、
第３の分周された信号を入手するために前記選択された分周された信号または前記第２の分周された信号を周波数において分周するための手段と、
基準信号と前記第３の分周された信号との間の位相誤差を検出するための手段と、
前記検出された位相誤差に基づいて前記制御信号を生成するための手段と
を備える、Ｃ２１に記載の装置。
［Ｃ２４］
ダウンリンク受信のためのタイムインターバルの前に前記発振器信号を分周するための前記手段の電源をオンにするための手段と、
アップリンク送信のためのタイムインターバルの少なくとも一部の間に前記発振器信号を分周するための前記手段の電源をオフにするための手段と
をさらに備える、Ｃ１８に記載の装置。
［Ｃ２５］
少なくとも１つのプロセッサに、制御信号によって決定される周波数を有する発振器信号の生成を指示させるコードと、
前記少なくとも１つのプロセッサに、前記発振器信号に基づく異なる位相の複数の分周された信号の生成を指示させるコードと、
前記少なくとも１つのプロセッサに、基準信号と前記複数の分周された信号の中の選択された分周された信号とに基づく前記制御信号の生成を指示させるコードと
を備える非一時的コンピュータ可読媒体
を備えるコンピュータプログラム製品。

Claims (14)

  1. 制御信号を受け取り、前記制御信号によって決定される周波数を有する発振器信号を供給するように構成された発振器と、
    前記発振器信号を受け取り、異なる位相の複数の分周された信号を生成するように構成された分周器と、
    基準信号と前記複数の分周された信号の中の選択された分周された信号とを受け取り、前記発振器のための前記制御信号を生成するように構成された位相ロックループ（ＰＬＬ）と、
    前記発振器信号を受け取り、第２の分周された信号を生成するように構成された第２の分周器と、ここにおいて、前記ＰＬＬは、前記分周器からの前記選択された分周された信号または前記第２の分周器からの前記第２の分周された信号に基づいて前記制御信号を生成するように構成され、ここにおいて、前記第２の分周器は、連続ＬＯ信号を生成するために設定される、
    を備える装置。
  2. 前記分周器によって生成される前記複数の分周された信号は、９０度、位相がずれている４つの分周された信号を備え、前記ＰＬＬは、前記４つの分周された信号の中の前記選択された分周された信号を受け取るように構成される、請求項１に記載の装置。
  3. 前記分周器は、９０度、位相がずれている４つの分周された信号を供給する１／２同相−直角位相分周器を備える、請求項１に記載の装置。
  4. 前記分周器は、電源をオンにされる時に、前記異なる位相の分周された信号の複数の可能な状態のうちの１つであり、前記分周器の前記複数の可能な状態は、前記分周器が電源をオンにされる時に前記選択された分周された信号の異なる位相に関連付けられる、請求項１に記載の装置。
  5. 前記複数の分周された信号のうちの少なくとも１つに基づいて生成される局所発振器（ＬＯ）信号を用いて入力無線周波数（ＲＦ）信号をダウンコンバートするように構成さ
    たダウンコンバータ
    をさらに備える、請求項１に記載の装置。
  6. 前記ＰＬＬは、
    前記分周器からの前記選択された分周された信号と前記第２の分周器からの前記第２の分周された信号とを受け取り、前記選択された分周された信号または前記第２の分周された信号を供給するように構成されたマルチプレクサと、
    前記基準信号と前記マルチプレクサからの前記選択された分周された信号または前記第２の分周された信号とを受け取り、前記制御信号を生成するのに使用される検出器出力信号を供給するように構成された位相−周波数検出器と
    を備える、請求項１に記載の装置。
  7. 前記ＰＬＬは、
    前記分周器からの前記選択された分周された信号と前記第２の分周器からの前記第２の分周された信号とを受け取り、前記選択された分周された信号または前記第２の分周された信号を供給するように構成されたマルチプレクサと、
    前記マルチプレクサから前記選択された分周された信号または前記第２の分周された信号を受け取り、第３の分周された信号を供給するように構成された第３の分周器と、
    前記基準信号と前記第３の分周された信号とを受け取り、前記制御信号を生成するのに使用される検出器出力信号を供給するように構成された位相−周波数検出器と
    を備える、請求項１に記載の装置。
  8. 前記分周器は、不連続局所発振器（ＬＯ）信号を生成するために選択される、請求項１に記載の装置。
  9. 制御信号によって決定される周波数を有する発振器信号を発振器によって生成することと、
    異なる位相の複数の分周された信号を入手するために前記発振器信号を周波数において分周器によって分周することと、
    基準信号と前記複数の分周された信号の中の選択された分周された信号とに基づいて前記制御信号を生成することと、
    前記発振器信号に基づいて第２の分周された信号を第２の分周器によって生成することと、
    前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を生成することと、
    ここにおいて、前記第２の分周器は、連続ＬＯ信号を生成するために設定される、
    を備える方法。
  10. 前記発振器信号を前記分周することは、９０度、位相がずれている４つの分周された信号を入手するために前記発振器信号を周波数において分周することを備え、前記選択された分周された信号は、前記４つの分周された信号のうちの１つである、請求項９に記載の方法。
  11. 前記複数の分周された信号のうちの少なくとも１つに基づいて局所発振器（ＬＯ）信号を生成することと、
    前記ＬＯ信号を用いて入力無線周波数（ＲＦ）信号をダウンコンバートすることと
    をさらに備える、請求項９に記載の方法。
  12. 前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を前記生成することは、
    基準信号と前記選択された分周された信号または前記第２の分周された信号との間の位相誤差を検出することと、
    前記検出された位相誤差に基づいて前記制御信号を生成することと
    を備える、請求項９に記載の方法。
  13. 前記選択された分周された信号または前記第２の分周された信号に基づいて前記制御信号を前記生成することは、
    第３の分周された信号を入手するために前記選択された分周された信号または前記第２の分周された信号を周波数において分周することと、
    基準信号と前記第３の分周された信号との間の位相誤差を検出することと、
    前記検出された位相誤差に基づいて前記制御信号を生成することと
    を備える、請求項９に記載の方法。
  14. 少なくとも１つのプロセッサに、請求項９−１３のうちのいずれか一項に記載の前記方法を実行させるコード
    を備えるコンピュータ可読記憶媒体。
JP2016501309A 2013-03-14 2014-03-11 マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ Expired - Fee Related JP6437518B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/828,879 2013-03-14
US13/828,879 US9276622B2 (en) 2013-03-14 2013-03-14 Local oscillator (LO) generator with multi-phase divider and phase locked loop
PCT/US2014/023667 WO2014150575A1 (en) 2013-03-14 2014-03-11 Local oscillator (lo) generator with multi-phase divider and phase locked loop

Publications (3)

Publication Number Publication Date
JP2016517215A JP2016517215A (ja) 2016-06-09
JP2016517215A5 JP2016517215A5 (ja) 2017-03-23
JP6437518B2 true JP6437518B2 (ja) 2018-12-12

Family

ID=50434294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016501309A Expired - Fee Related JP6437518B2 (ja) 2013-03-14 2014-03-11 マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ

Country Status (6)

Country Link
US (1) US9276622B2 (ja)
EP (1) EP2974028A1 (ja)
JP (1) JP6437518B2 (ja)
KR (1) KR20150128954A (ja)
CN (1) CN105191142B (ja)
WO (1) WO2014150575A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033514B2 (en) * 2013-10-09 2018-07-24 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for preventing transmitter leakage
KR102222622B1 (ko) * 2014-12-19 2021-03-05 에스케이하이닉스 주식회사 지연 고정 루프 회로
KR102178200B1 (ko) * 2015-08-14 2020-11-12 레노보 이노베이션스 리미티드 (홍콩) 무선 통신 시스템에서의 업링크/다운링크 스케줄링
US10152879B2 (en) * 2015-11-10 2018-12-11 Industrial Technology Research Institute Method, apparatus, and system for monitoring manufacturing equipment
CN106788407B (zh) * 2016-12-05 2018-10-19 清华大学 一种支持多协议的锁相环
CN108880533A (zh) * 2017-05-08 2018-11-23 晨星半导体股份有限公司 相位校准方法及相关的锁相回路电路
EP3477864B1 (en) * 2017-10-31 2020-07-08 Nxp B.V. Apparatus comprising a phase-locked loop
US10291242B1 (en) * 2018-05-30 2019-05-14 Qualcomm Incorporated Local oscillator (LO) phase continuity
KR102618561B1 (ko) * 2018-07-16 2023-12-27 삼성전자주식회사 로컬 오실레이터를 포함하는 rf 집적 회로 및 그 동작 방법
KR20200068312A (ko) * 2018-12-05 2020-06-15 에스케이하이닉스 주식회사 위상 고정 루프
CN113632395B (zh) * 2019-03-29 2023-05-12 华为技术有限公司 一种信号处理装置及信号处理方法
US11264995B1 (en) 2020-10-26 2022-03-01 Qualcomm Incorporated System and method for maintaining local oscillator (LO) phase continuity

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014061A (en) 1989-04-24 1991-05-07 Technology Research International Adaptive multifrequency signal combining system
JPH0758635A (ja) * 1993-08-18 1995-03-03 Kanebo Ltd 周波数シンセサイザ
JPH0774671A (ja) 1993-09-03 1995-03-17 Alps Electric Co Ltd 送受信機の発振回路及びｐｌｌｉｃ
US5761615A (en) * 1995-05-31 1998-06-02 Motorola, Inc. Wide band zero if quadrature demodulator using a intermediate frequency and a single local oscillator
US6005443A (en) * 1998-03-19 1999-12-21 Conexant Systems, Inc. Phase locked loop frequency synthesizer for multi-band application
US6084481A (en) 1999-04-26 2000-07-04 Hewlett-Packard Company Phase locking method and apparatus using switched drive signal
JP2001086024A (ja) * 1999-09-10 2001-03-30 Matsushita Electric Ind Co Ltd 無線回路及び無線通信装置
US20030203722A1 (en) 2002-04-30 2003-10-30 Karlquist Richard K. Method of reducing power consumption in a radio receiver
JP4298468B2 (ja) * 2003-10-31 2009-07-22 シャープ株式会社 周波数変換回路、無線周波受信機、および無線周波トランシーバ
US7132864B1 (en) 2003-12-22 2006-11-07 Lattice Semiconductor Corporation Method for configuring multiple-output phase-locked loop frequency synthesizer
KR100689832B1 (ko) 2005-06-21 2007-03-08 삼성전자주식회사 위상 동기 루프 및 방법
DE102006028966B4 (de) * 2005-06-21 2016-03-24 Samsung Electronics Co., Ltd. Phasenregelkreisschaltung, Verfahren zum Verriegeln der Phase, Speicherbauelement und Speichersystem
JP2007116247A (ja) * 2005-10-18 2007-05-10 Sharp Corp 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器
US7848474B2 (en) 2007-07-09 2010-12-07 Cortina Systems, Inc. Signal timing phase selection and timing acquisition apparatus and techniques
US7616064B2 (en) 2008-02-28 2009-11-10 Noshir Dubash Digital synthesizer for low power location receivers
US8744380B2 (en) * 2011-03-17 2014-06-03 Harris Corporation Unified frequency synthesizer for direct conversion receiver or transmitter

Also Published As

Publication number Publication date
WO2014150575A1 (en) 2014-09-25
EP2974028A1 (en) 2016-01-20
KR20150128954A (ko) 2015-11-18
CN105191142A (zh) 2015-12-23
JP2016517215A (ja) 2016-06-09
CN105191142B (zh) 2018-09-28
US9276622B2 (en) 2016-03-01
US20140273904A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP6437518B2 (ja) マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ
KR102219763B1 (ko) 불연속 방식으로 동작하는 로컬 발진기 생성기에 대한 위상 검출 및 정정
EP2820765B1 (en) Frequency synthesizer architecture in a time-division duplex mode for a wireless device
US9356769B2 (en) Synchronous reset and phase detecting for interchain local oscillator (LO) divider phase alignment
KR101877915B1 (ko) 공급 전압에 대해 제어되는 감도를 갖는 링 오실레이터 아키텍처
CN107005230B (zh) 用于从单端晶体振荡器生成四倍参考时钟的装置和方法
US11264995B1 (en) System and method for maintaining local oscillator (LO) phase continuity
US9379749B2 (en) VCO-coupling mitigation in a multiple-carrier, carrier aggregation receiver
US9455716B2 (en) Reconfigurable fractional divider
US8363703B2 (en) System and method for phase detection
US20160099729A1 (en) Apparatus and method for quadrupling frequency of reference clock
US20240097689A1 (en) Synchronizing multiple phase-locked loop circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6437518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees