JP2016076582A - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP2016076582A JP2016076582A JP2014205662A JP2014205662A JP2016076582A JP 2016076582 A JP2016076582 A JP 2016076582A JP 2014205662 A JP2014205662 A JP 2014205662A JP 2014205662 A JP2014205662 A JP 2014205662A JP 2016076582 A JP2016076582 A JP 2016076582A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer
- plating layer
- electronic component
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、セラミック電子部品の電気的特性の劣化を防ぐ。【解決手段】積層セラミックコンデンサ1は、セラミック素体3と、セラミック素体3の外表面に配置されている外部電極5と、を備え、外部電極5は、最外層としてBiめっき層12を有している。積層セラミックコンデンサ1によれば、外部電極5の最外層がAg等を含んで構成されている場合に比べてイオンマイグレーションの発生を抑制することができる。さらに、外部電極5の最外層がAu又はPdの薄膜層である場合に比べて、製造コストの上昇を招くことなく、外部電極5の最外層の厚みを大きくすることができる。これにより、最外層のBiめっき層12によって下地金属層を確実に被覆することができるので、積層セラミックコンデンサ1の電気的特性の劣化を防ぐことが可能となる。【選択図】図2
Description
本発明は、セラミック電子部品に関する。
特許文献1に記載されているように、セラミック素体と、セラミック素体の外表面に配置されている外部電極と、を備え、外部電極が、Ag−Pd合金により構成されているセラミック電子部品が知られている。特許文献2に記載されているように、セラミック素体と、セラミック素体の外表面に配置されている外部電極と、を備え、外部電極が、最外層にAu又はPdの薄膜層を有しているセラミック電子部品も知られている。
セラミック電子部品において、外部電極がAgにより構成されている場合、Agのイオンマイグレーションにより、絶縁性が低下するおそれがある。外部電極がAg−Pd合金により構成されている場合、Agにより構成されている場合に比して、イオンマイグレーションの発生が遅れる。しかしながら、依然として、イオンマイグレーションが発生するおそれがある。
外部電極の最外層がAu又はPdの薄膜層である場合、イオンマイグレーションの発生を抑制することができる。しかしながら、薄膜層、特に、特許文献2に記載されたような無電解めっき法により形成された薄膜層は、均一な厚みに形成され難く、薄膜層に孔が形成されることがある。薄膜層に孔が形成されていると、孔から下地金属層が露出する。
下地金属層は、一般に、特許文献2に記載されているように、Ni又はCuにより構成される。Niにより構成されている下地金属層が薄膜層に形成されている孔から露出している場合、Niが大気中の硫黄成分と反応して、腐食するおそれがある。Cuにより構成されている下地金属層が薄膜層に形成されている孔から露出している場合、Cuが大気中の酸素と反応して、酸化するおそれがある。いずれの場合も、セラミック電子部品の電気的特性を劣化させる。
Au又はPdで構成されている薄膜層の厚みを大きくすることにより、当該薄膜層に孔が形成されるのを防ぐことができる。しかしながら、この場合には、セラミック電子部品の製造コストが嵩むという新たな問題が生じる。
本発明は、製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、セラミック電子部品の電気的特性の劣化を防ぐことが可能なセラミック電子部品を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミック素体と、セラミック素体の外表面に配置されている外部電極と、を備え、外部電極は、最外層としてBiめっき層を有している。
本発明に係るセラミック電子部品では、外部電極が最外層としてBiめっき層を有している。よって、外部電極の最外層がAg等のイオンマイグレーションが発生し易い金属を含んで構成されている場合に比べて、イオンマイグレーションの発生を抑制することができる。さらに、本発明に係るセラミック電子部品では、外部電極の最外層がBiめっき層であるので、外部電極の最外層がAu又はPdの薄膜層である場合に比べて、製造コストの上昇を招くことなく、外部電極の最外層の厚みを大きくすることができる。これにより、最外層のBiめっき層によって下地金属層を確実に被覆することができるので、セラミック電子部品の電気的特性の劣化を防ぐことが可能となる。以上より、製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、セラミック電子部品の電気的特性の劣化を防ぐことが可能なセラミック電子部品を提供することができる。
本発明に係るセラミック電子部品において、外部電極は、Biめっき層の内側に、Biめっき層に接するCuめっき層を有していてもよい。この構成によれば、Biめっき層とCuめっき層とは接続性が良いため、外部電極がBiめっき層の内側においてBiめっき層に接するCuめっき層を有することにより、外部電極におけるBiめっき層の接合強度を向上させることができる。
本発明に係るセラミック電子部品において、セラミック素体は、複数の誘電体層と複数の内部電極とが積層されている積層体であり、積層体の一対の端部に、複数の内部電極のうち対応する内部電極に接続されている一対の外部電極が配置されており、各外部電極には、金属端子が導電性接着剤により接続されていてもよい。この場合、セラミック素体と一対の外部電極とは、実質的に積層セラミックコンデンサを構成する。この積層セラミックコンデンサの外部電極には、金属端子が導電性接着剤により接続されているので、金属端子を介して当該積層セラミックコンデンサを他の電子機器(回路基板又は他の電子部品など)に実装することができる。これにより、金属端子の弾性作用によって、他の電子機器への振動の伝達を抑制することができ、いわゆる音鳴きの発生を防止することができる。
本発明によれば、製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、セラミック電子部品の電気的特性の劣化を防ぐことが可能なセラミック電子部品を提供することができる。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、図1及び図2を参照して、一実施形態に係るセラミック電子部品の構成について説明する。図1は、本発明に係るセラミック電子部品の一実施形態である積層セラミックコンデンサを示す斜視図である。図2は、図1に示すII−II線に沿った断面図である。
まず、図1及び図2を参照して、一実施形態に係るセラミック電子部品の構成について説明する。図1は、本発明に係るセラミック電子部品の一実施形態である積層セラミックコンデンサを示す斜視図である。図2は、図1に示すII−II線に沿った断面図である。
図1及び図2に示されるように、積層セラミックコンデンサ1は、セラミック素体3と、セラミック素体3の外表面に配置されている一対の外部電極5とを備えている。セラミック素体3は、略直方体形状を呈している。セラミック素体3は、その外表面として、互いに対向する一対の端面3aと、互いに対向する一対の第一側面3bと、互いに対向する一対の第二側面3cとを有している。各第一側面3bと各第二側面3cとは、略直方形状を呈している。セラミック素体3の長手方向は、一対の端面3aの対向方向である。
一対の第一側面3bは、一対の端面3aを連結するように一対の端面3aの対向方向に延びている。一対の第一側面3bは、一対の第二側面3cの対向方向にも延びている。一対の第二側面3cは、一対の端面3aを連結するように一対の端面3aの対向方向に延びている。一対の第二側面3cは、一対の第一側面3bの対向方向にも延びている。
セラミック素体3は、複数の誘電体層4と、複数の内部電極7,9とが積層された積層体として構成されている。複数の誘電体層4は、一対の第一側面3bの対向方向に積層されている。セラミック素体3では、複数の誘電体層4の積層方向が一対の第一側面3bの対向方向と一致する。各誘電体層4は、例えば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際のセラミック素体3では、各誘電体層4は、各誘電体層4の間の境界が視認できない程度に一体化されている。各内部電極7,9は、例えば、平面視で、略矩形形状を呈している。各内部電極7,9は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、Ni又はCuなど)からなる。各内部電極7,9は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
内部電極7と内部電極9とは、一対の第一側面3bの対向方向において異なる位置(層)に配置されている。すなわち、内部電極7と内部電極9とは、一対の第一側面3bの対向方向に間隔を有して対向するように交互に配置されている。各内部電極7は、一端が一方の端面3aに露出している。各内部電極7は、一方の端面3aに露出した一端で一方の外部電極5に接続されている。各内部電極9は、一端が他方の端面3aに露出している。各内部電極9は、他方の端面3aに露出した一端で他方の外部電極5に接続されている。各内部電極7と各内部電極9とは、互いに極性が異なる。
一対の外部電極5は、セラミック素体3の端部にそれぞれ配置されている。詳細には、外部電極5は、端面3aと、一対の第一側面3b及び一対の第二側面3cの各縁部の一部と、を覆うように形成されている。すなわち、外部電極5は、端面3a上に位置する電極部分と、第一側面3b及び第二側面3cの一部上に位置する電極部分と、を有している。外部電極5同士は、セラミック素体3の外表面においては互いに電気的に絶縁されている。
外部電極5は、セラミック素体3の外表面を覆うように形成された焼付電極層11と、焼付電極層11の全体を覆うCuめっき層12と、Cuめっき層12の全体を覆うBiめっき層13とを有する。外部電極5は、セラミック素体3の端面3aに近い側から遠い側へ向かって、焼付電極層11、Cuめっき層12、Biめっき層13の順番で各層を有している。すなわち、外部電極5は、最外層として、Biめっき層13を有している。外部電極5は、最外層であるBiめっき層の下地金属層として、Cuめっき層12を有している。Cuめっき層12は、Biめっき層13の内側に形成されており、Biめっき層13に接している。これにより、Biめっき層13は、Cuめっき層12を介して焼付電極層11と接続されている。なお、外部電極5は、Snを含まないものとしてもよい。
焼付電極層11は、例えば導電性金属粉末(Cu,Ag等)及びガラスフリットを含む導電性ペーストをセラミック素体3の外表面に付与して焼き付けることによって形成されている。焼付電極層11は、例えばAg−Pd合金で構成されている。外部電極5は、例えば導電性接着剤により、他の電子機器(回路基板又は他の電子部品など)に接続される。
続いて、本実施形態に係る積層セラミックコンデンサ1の効果を説明する。
従来の積層セラミックコンデンサにおいては、外部電極の最外層がAu又はPdの薄膜層である場合、イオンマイグレーションの発生が抑制できるものの、薄膜層に形成された孔から下地金属層が露出することにより、積層セラミックコンデンサの電気的特性を劣化させてしまうという問題があった。さらに、Au又はPdで構成されている薄膜層の厚みを大きくすることにより、当該薄膜層に孔が形成されるのを防ぐことができるが、この場合には、セラミック電子部品の製造コストが嵩むという新たな問題が生じていた。
これに対し、本実施形態に係る積層セラミックコンデンサ1によれば、外部電極5が最外層としてBiめっき層13を有している。よって、外部電極5の最外層がAg等のイオンマイグレーションが発生し易い金属を含んで構成されている場合に比べて、イオンマイグレーションの発生を抑制することができる。さらに、本実施形態に係る積層セラミックコンデンサ1では、外部電極5の最外層がBiめっき層13であるので、外部電極5の最外層がAu又はPdの薄膜層である場合に比べて、製造コストの上昇を招くことなく、外部電極5の最外層の厚みを大きくすることができる。これにより、最外層のBiめっき層13によって下地金属層であるCuめっき層12を確実に被覆することができるので、積層セラミックコンデンサ1の電気的特性の劣化を防ぐことが可能となる。以上より、製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、積層セラミックコンデンサ1の電気的特性の劣化を防ぐことが可能な積層セラミックコンデンサ1を提供することができる。
Biめっき層13とCuめっき層12とは接続性が良いため、外部電極5がBiめっき層13の内側においてBiめっき層13に接するCuめっき層12を有することにより、外部電極5におけるBiめっき層13の接合強度を向上させることができる。さらに、Cuめっき層12は、他の種々の金属に対しても接続性が良いので、Biめっき層13の内側にあるCuめっき層12を介在させて、Biめっき層13を種々の金属で構成される焼付電極層11と接続させることができる。すなわち、焼付電極層11を構成する金属の選択の自由度を高めることができる。
なお、外部電極5がSnを含まない構成とした場合には、導電性接着剤を用いて積層セラミックコンデンサ1を実装する際の導電性接着剤と外部電極5との固着強度が低下しないようにすることができる。すなわち、Snが同素変態で劣化することに起因して導電性接着剤と外部電極5との固着強度が低下するのを防ぐことができる。
(第2実施形態)
次に、図3を参照して、第2実施形態に係る積層セラミックコンデンサについて説明する。図3は、第2実施形態に係る積層セラミックコンデンサを示す断面図である。図3に示すように、第2実施形態に係る積層セラミックコンデンサ1Aが上記の積層セラミックコンデンサ1と異なる点は、一対の外部電極5のそれぞれに、金属端子40が導電性接着剤20により接続されている点である。
次に、図3を参照して、第2実施形態に係る積層セラミックコンデンサについて説明する。図3は、第2実施形態に係る積層セラミックコンデンサを示す断面図である。図3に示すように、第2実施形態に係る積層セラミックコンデンサ1Aが上記の積層セラミックコンデンサ1と異なる点は、一対の外部電極5のそれぞれに、金属端子40が導電性接着剤20により接続されている点である。
各外部電極5に接続されている金属端子40は、積層セラミックコンデンサ1Aを挟むように、互いに対向して配置されている。金属端子40は、本体部40a及び脚部40bを有している。本体部40aと脚部40bとは互いに交差する方向(本実施形態では、互いに直交する方向)に、それぞれ延びている。本体部40a及び脚部40bは、一体的に形成されている。金属端子40は、例えばFe−Ni合金や銅合金などの金属材料からなる。
本体部40aは、セラミック素体3の端面3aと対向して位置している。本体部40aは、一対の端面3aの対向方向から見て略矩形状である。本体部40aは、導電性接着剤20によって、外部電極5と接続されている。
脚部40bは、セラミック素体3の第一側面3bと対向して位置している。脚部40bは、一対の第一側面3bの対向方向から見て略矩形状である。脚部40bは、ハンダ又は導電性接着剤等(不図示)により、他の電子機器(回路基板又は他の電子部品など)に接続される。脚部40bの側面40dは、他の電子機器に接続される実装面として規定される。
以上、本実施形態に係る積層セラミックコンデンサ1Aによっても、外部電極5が最外層としてBiめっき層13を有しているので、製造コストの上昇を招くことなく、イオンマイグレーションの発生を抑制しつつ、積層セラミックコンデンサ1Aの電気的特性の劣化を防ぐことが可能となる。
さらに、本実施形態に係る積層セラミックコンデンサ1Aによれば、外部電極5には、金属端子40が導電性接着剤20により接続されているので、金属端子40を介して積層セラミックコンデンサ1Aを他の電子機器に実装することができる。これにより、金属端子40の弾性作用によって、他の電子機器への振動の伝達を抑制することができ、いわゆる音鳴きの発生を防止することができる。
以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
例えば、上記第2の実施形態において、外部電極5には、金属端子40が導電性接着剤20によって接続されているとしたが、これに限られず、ハンダ又は非導電性接着剤等を用いて接続されていてもよい。
外部電極5には、Niめっき層が含まれていてもよい。例えば、図4に示す変形例に係る積層セラミックコンデンサ1Bのように、外部電極5は、焼付電極層11とCuめっき層12との間に配置されるNiめっき層14を有してもよい。
上記実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、これに限られない。本発明は、セラミック素体を有するセラミック電子部品であれば、例えば積層チップコンデンサ、積層アクチュエータ、又は積層チップインダクタ等の電子部品にも適用できる。
1,1A,1B…積層セラミックコンデンサ、3…セラミック素体、3a…端面、5…外部電極、12…Cuめっき層、13…Biめっき層、20…導電性接着剤。
Claims (3)
- セラミック素体と、
前記セラミック素体の外表面に配置されている外部電極と、を備え、
前記外部電極は、最外層としてBiめっき層を有している、セラミック電子部品。 - 前記外部電極は、前記Biめっき層の内側に、前記Biめっき層に接するCuめっき層を有している、請求項1に記載のセラミック電子部品。
- 前記セラミック素体は、複数の誘電体層と複数の内部電極とが積層されている積層体であり、
前記積層体の一対の端部に、前記複数の内部電極のうち対応する内部電極に接続されている一対の前記外部電極が配置されており、
各前記外部電極には、金属端子が導電性接着剤により接続されている、請求項1又は2に記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014205662A JP2016076582A (ja) | 2014-10-06 | 2014-10-06 | セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014205662A JP2016076582A (ja) | 2014-10-06 | 2014-10-06 | セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016076582A true JP2016076582A (ja) | 2016-05-12 |
Family
ID=55951727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014205662A Pending JP2016076582A (ja) | 2014-10-06 | 2014-10-06 | セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016076582A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180031567A (ko) * | 2016-09-20 | 2018-03-28 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
WO2020218218A1 (ja) * | 2019-04-26 | 2020-10-29 | 株式会社村田製作所 | 電子部品および実装構造体 |
KR20210120846A (ko) | 2020-03-27 | 2021-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
US11894198B2 (en) | 2021-07-29 | 2024-02-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
KR20240023441A (ko) | 2021-07-30 | 2024-02-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서, 회로 모듈, 및 회로 모듈의 제조 방법 |
-
2014
- 2014-10-06 JP JP2014205662A patent/JP2016076582A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180031567A (ko) * | 2016-09-20 | 2018-03-28 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
KR101953655B1 (ko) | 2016-09-20 | 2019-03-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
WO2020218218A1 (ja) * | 2019-04-26 | 2020-10-29 | 株式会社村田製作所 | 電子部品および実装構造体 |
JPWO2020218218A1 (ja) * | 2019-04-26 | 2020-10-29 | ||
JP7188568B2 (ja) | 2019-04-26 | 2022-12-13 | 株式会社村田製作所 | 電子部品および実装構造体 |
US11776754B2 (en) | 2019-04-26 | 2023-10-03 | Murata Manufacturing Co., Ltd. | Electronic component and mounting structure |
KR20210120846A (ko) | 2020-03-27 | 2021-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
US11501920B2 (en) | 2020-03-27 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US11894198B2 (en) | 2021-07-29 | 2024-02-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
KR20240023441A (ko) | 2021-07-30 | 2024-02-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서, 회로 모듈, 및 회로 모듈의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9053864B2 (en) | Multilayer capacitor and method for manufacturing the same | |
JP6107080B2 (ja) | 積層コンデンサ | |
JP6520398B2 (ja) | 電子部品 | |
CN109727768B (zh) | 电子部件 | |
JP2017073435A (ja) | 電子部品 | |
JP6937176B2 (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
JP2015228435A (ja) | コンデンサモジュール | |
JP2016076582A (ja) | セラミック電子部品 | |
JP2018046229A (ja) | 電子部品 | |
JP6464614B2 (ja) | 積層コイル部品 | |
US9984822B2 (en) | Electronic component | |
JP2018046228A (ja) | 電子部品 | |
JP2016149426A (ja) | 積層貫通コンデンサ | |
JP2016149484A (ja) | 積層コンデンサ | |
JP2017085095A (ja) | キャパシタ及びその製造方法 | |
JP2016149487A (ja) | 積層コンデンサ | |
US20220208474A1 (en) | Electronic component | |
US10650972B2 (en) | Electronic component | |
JP6136507B2 (ja) | 積層コンデンサアレイ | |
JP5861531B2 (ja) | 積層コンデンサ | |
JP2018041904A (ja) | 電子部品装置 | |
JP2014220377A (ja) | 積層貫通コンデンサ | |
JP2018082039A (ja) | 電子部品 | |
JP2016136561A (ja) | 積層コンデンサ | |
JP7055588B2 (ja) | 電子部品 |