JP6422672B2

JP6422672B2 - 表示装置

Info

Publication number: JP6422672B2
Application number: JP2014110765A
Authority: JP
Inventors: 憲一郎石橋; 雄一升谷; 村上　雄亮; 雄亮村上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-05-29
Filing date: 2014-05-29
Publication date: 2018-11-14
Anticipated expiration: 2034-05-29
Also published as: JP2015225265A; US20150348480A1; US10043466B2

Description

本発明は表示装置に関し、特に信号線の機能を回復するリペア技術に関する。

表示装置はアレイ基板を有する。アレイ基板は透明基板を有し、その透明基板の上には、画素ごとに表示電圧を印加するための回路が形成される。このアレイ基板において、製造工程内で発生した配線の欠陥は、表示画面において点欠陥または線欠陥となり得る。そこで、例えば隣り合う配線同士の短絡（短絡欠陥）に対しては、その短絡部分を切断および除去して正常化するリペアが実施されており、また、配線の断線（断線欠陥）については、その断線箇所を結線して正常化するリペアが実施されている。

断線欠陥のリペアについては様々な手法が実施されているが、リペアされた箇所（リペア部）の信頼性確保および接続抵抗が大きな課題となっている。さらにリペアを実施するための、アレイ基板上に必要とされるスペースを低減すること、あるいは、リペア部が製品に与える影響を極力低減させる手法についても様々な検討が行われている。

例えば特許文献１，２はアレイ基板の配線の断線欠陥に対するリペア方法について記載されている。特許文献１では、リペアに使用する予備的な配線の本数を低減しており、特許文献２はシールによってリペア部が覆われるようにすることで、リペア時の金属の飛び散り、突起または光漏れの影響を回避している。

特開２００１−１６６７０４号公報特開平９−０３３９３７号公報

しかしながら、特許文献１，２では、表示領域内の配線の欠陥をリペアの対象としている。

一方で、近年、表示装置はドライバーＩＣの高密度化、狭額縁化に伴い、特にＣＯＧ(Chip On Glass)実装採用機種においてはドライバーＩＣから表示領域までの配線（以下、引き出し線とする。）が顕著に細線化されている。その結果、引き出し線の断線が生じやすい。また製造時において完全な断線が生じていなくても、衝突等などのストレスにより、断線が生じるような配線欠陥（半断線欠陥）も、引き出し線において生じやすくなる。

このような配線の欠陥は光学式欠陥検査装置（AOI：Automatic Optical Inspection）や電気式欠陥検査装置（アレイテスター）にて、製造工程の途中で検出することが考えられる。

しかるに特許文献１，２の技術では、引き出し線についてのリペアはできない。しかも特許文献１，２では、表示領域の両側にリペア用配線が延在しているので、リペア用配線の配線長が長く、これにより、抵抗値の増大を招く。

そこで、本発明は、この問題点を鑑みてなされたものであり、低抵抗で引き出し線の機能を回復できる表示装置を提供することを目的とする。

本発明にかかる表示装置は、互いに並行して延在する複数の第１信号線と、互いに並行しつつ、前記複数の第１信号線と交差して延在する複数の第２信号線と、前記複数の第１信号線と前記複数の第２信号線との交差部の各々に設けられる画素用スイッチング素子の複数と、前記複数の第１信号線の各々への信号を入力する駆動端子の複数と、前記駆動端子の複数と前記複数の第１信号線とを一対一に接続して延在する複数の引き出し線と、前記複数の引き出し線と並行して延在する導電性の部位を有し、１つ以上の前記引き出し線の前記複数の第１信号線側の端部と、前記１つ以上の前記引き出し線に対応する前記駆動端子とを、前記部位を介して接続可能であるリペア用配線と、前記１つ以上の前記引き出し線の前記複数の第１信号線側の端部に接続される第１リペア用端子と、前記第１リペア用端子が設けられた前記引き出し線に対応する前記駆動端子に接続される第２リペア用端子と、前記１つ以上の前記引き出し線とは表示領域をはさんで反対側において、前記複数の第１信号線のうち前記１つ以上の前記引き出し線に対応する第１信号線と接続される第１アレイ検査用端子と、前記リペア用配線に接続される第２アレイ検査用端子とを備え、前記リペア用配線は、前記第１リペア用端子と接続可能な第１端子と、前記第２リペア用端子と接続可能な第２端子とを有し、前記リペア用配線は前記第１アレイ検査用端子とは前記表示領域をはさんで反対側のみに形成され、前記第２アレイ検査用端子は、前記リペア用配線を介して複数の前記第２端子と接続している。

本発明にかかる表示装置によれば、１つ以上の引き出し線のうち１本に断線が生じた場合に、その１本の引き出し線の第１信号線側の端部と駆動端子側の端部とを、それぞれリペア用配線に接続させる処理を行うことで、その１本の引き出し線の機能を回復することができる。

しかも、リペア用配線が第１信号線と引き出し線の１本とを接続する構造に比して、リペア用配線の長さを短縮することができる。これにより、低抵抗で引き出し線の機能を回復することができる。

表示装置の回路構成の一例を概念的に示す図である。一つの画素に対応する部分の回路構成を概念的に示す図である。ソース信号線とリペア用配線の概念的な一例を示す断面図である。ソース信号線とリペア用配線の概念的な一例を示す断面図である。比較例にかかる表示装置の回路構成の一例を概念的に示す図である。表示装置の回路構成の一例を概念的に示す図である。表示装置の回路構成の一例を概念的に示す図である。駆動端子と駆動装置との概念的な一例を示す断面図である。表示装置の概念的な一例を示す断面図である。引き出し線とリペア用配線との一例を概念的に示す平面図である。引き出し線とリペア用配線との一例を概念的に示す平面図である。表示装置の回路構成の一例を概念的に示す図である。

＜実施の形態１＞
図１は、本発明の実施の形態１に係るアレイ基板１に形成した回路の一例を概念的に示す構成図である。このアレイ基板１は表示装置（例えば液晶表示装置）に用いられる。

アレイ基板１は不図示の基板（例えば透明基板であり、より詳細な一例としてガラス基板）を有しており、この基板の上に後述する各種の構成要素が設けられる。図１に示すように、本実施の形態１に係るアレイ基板１には、表示領域１０および半導体チップ搭載領域２０ａ，２０ｂが形成される。

表示領域１０には、複数のゲート信号線１２ａと、複数のソース信号線１２ｂとが設けられている。複数のゲート信号線１２ａは互いに並行して延在している。以下では、ゲート信号線１２ａの延在方向をＸ方向と呼ぶ。複数のソース信号線１２ｂは互いに並行しつつ複数のゲート信号線１２ａと交差して延在している。例えば複数のソース信号線１２ｂは、Ｘ方向に略直交するＹ方向に延在する。

また図１の例示では、アレイ基板１には複数のコモン配線１６が設けられている。複数のコモン配線１６はＸ方向に延在しており、その各々は各ゲート信号線１２ａと間隔を空けて隣り合っている。複数のコモン配線１６は、Ｘ方向における一端同士および他端同士において、互いに接続されている。図１の例示では、アレイ基板１にはコモン配線用端子１９も設けられている。コモン配線用端子１９はコモン配線１６に接続され、このコモン配線用端子１９を介して、コモン配線１６に共通の電位が印加される。

ゲート信号線１２ａおよびソース信号線１２ｂによって囲まれる各領域は、画素に相当する。この画素は全体として例えばマトリクス状に形成されている。図２は、一つの画素に含まれる回路構成のより詳細な一例を示している。図２に示すように、ゲート信号線１２ａとソース信号線１２ｂの交差部には、画素用スイッチング素子（ここでは表示用ＴＦＴ（Thin Film Transistor））１８が設けられる。画素用スイッチング素子１８の制御電極（ゲート電極）はゲート信号線１２ａに接続され、画素用スイッチング素子１８のソース電極はソース信号線１２ｂに接続されている。また画素用スイッチング素子１８のドレイン電極は、不図示の画素電極に接続され、この画素電極は保持容量Ｃ１０を介してコモン配線１６と接続されている。画素電極は表示素子（例えば液晶）に電圧を与えるための電極である。画素用スイッチング素子１８は、ソース信号線１２ｂと画素電極との間の導通／非導通を選択する。

ゲート信号線１２ａに信号が入力されることで、画素用スイッチング素子１８がオンする。この状態で、ソース信号線１２ｂに信号が入力されると、保持容量Ｃ１０に電圧が充電される。保持容量Ｃ１０に充電される電圧は、画素（より詳細には当該画素に対応する表示素子、例えば液晶）に印加される電圧に相当する。表示素子はこの電圧に応じて表示を変化させることとなる。

なお図１の例示では、構成を見やすくするために、画素用スイッチング素子１８および保持容量Ｃ１０の図示を省略している。図２の回路は、例えば複数のゲート信号線１２ａと複数のソース信号線１２ｂの交差部の全てに形成され、全体として例えばマトリックス状に配置される。

半導体チップ搭載領域２０ａ，２０ｂは、半導体チップ（ゲート駆動装置（Gate Driver IC）またはソース駆動装置（Source Drive IC））が搭載される領域である。例えば半導体チップ搭載領域２０ａには、ゲート信号線１２ａに信号を出力するゲート駆動装置（不図示）が搭載され、半導体チップ搭載領域２０ｂには、ソース信号線１２ｂに信号を出力するソース駆動装置（不図示）が搭載される。

半導体チップ搭載領域２０ａには、複数の駆動端子２２ａが設けられている。駆動端子２２ａは例えばＹ方向に沿って並んで設けられており、それぞれ引き出し線２４ａを介してゲート信号線１２ａに接続される。つまり引き出し線２４ａはゲート信号線１２ａと駆動端子２２ａとを接続する。複数の駆動端子２２ａはゲート駆動装置の複数の出力端子（出力バンプ）とも接続される。これにより、駆動端子２２ａおよび引き出し線２４ａを介して、当該ゲート駆動装置とゲート信号線１２ａとが電気的に接続される。

なお、ゲート信号線１２ａと引き出し線２４ａとの一組は１本の配線を構成するところ、ここでいう引き出し線２４ａとは、駆動端子２２ａに最も近い画素用スイッチング素子１８と、駆動端子２２ａとの間の配線部分をいう。

半導体チップ搭載領域２０ｂには、複数の駆動端子２２ｂが設けられている。駆動端子２２ｂは、例えばＸ方向に沿って並んで設けられており、それぞれ引き出し線２４ｂを介してソース信号線１２ｂに接続される。つまり引き出し線２４ｂはソース信号線１２ｂと駆動端子２２ｂとを接続する。複数の駆動端子２２ｂはソース駆動装置の複数の出力端子（出力バンプ）とも接続される。これにより、駆動端子２２ｂおよび引き出し線２４ｂを介して、当該ソース駆動装置とソース信号線１２ｂとが電気的に接続される。

なお、ソース信号線１２ｂと引き出し線２４ｂとの一組は１本の配線を構成するところ、ここでいう引き出し線２４ｂとは、駆動端子２２ｂに最も近い画素用スイッチング素子１８と、駆動端子２２ｂとの間の配線部分をいう。

図１の例示では、ソース信号線１２ｂの相互間の間隔は駆動端子２２ｂの相互間の間隔に比べて広い。よって、引き出し線２４ｂの相互間の間隔はソース信号線１２ｂに近づくにつれて広くなっている。図１の例示では、引き出し線２４ｂは、駆動端子２２ｂの近傍においてＹ方向に沿って延在する端子側部分と、ソース信号線１２ｂに近づくにつれて、隣り合う引き出し線２４ｂとの間隔を広げながら延在する傾斜部分と、ソース信号線１２ｂの近傍においてＹ方向に沿って延在する信号線側部分とを有している。

また、アレイ基板１にはリペア用配線４０が設けられる。リペア用配線４０は、複数の引き出し線と並行して延在する導電性の部位（以下では、リペア用配線とも呼ぶ）４３を有し、引き出し線２４ｂのソース信号線１２ｂ側の端部と、引き出し線２４ｂに対応する駆動端子２２ｂとを、部位４３を介して接続可能である。リペア用配線４０は例えばリペア用配線４１〜４３によって形成されている。リペア用配線４１は、ソース信号線１２ｂ側において、１つ以上の引き出し線２４ｂと交差して延在する。例えばリペア用配線４１はＸ方向に沿って延在しており、全ての引き出し線２４ｂと交差する。図１の例示では、リペア用配線４１は、引き出し線２４ｂのうち、ソース信号線１２ｂの近傍においてＹ方向に沿って延在する部分（信号線側部分）と交差する。なお、図３に示すように、リペア用配線４１と引き出し線２４ｂとの間には絶縁層３０が介在している。

リペア用配線４１は、後述するリペア処理により、引き出し線２４ｂの各々と電気的に接続可能である。

リペア用配線４２は、リペア用配線４１よりも駆動端子２２ｂに近い位置において、後述するリペア処理により、当該１つ以上の引き出し線２４ｂと電気的に接続可能である。より具体的には、リペア用配線４２は、リペア用配線４１よりも駆動端子２２ｂに近くを例えばＸ方向に沿って延在しており、全ての引き出し線２４ｂと交差している。リペア用配線４２は駆動端子２２ｂの近傍を延在する。図１の例示では、リペア用配線４２は、引き出し線２４ｂのうち、駆動端子２２ｂの近傍においてＹ方向に沿って延在する部分（端子側部分）と交差する。なお、リペア用配線４２と引き出し線２４ｂとの間にも絶縁層３０が介在している。

リペア用配線４３はリペア用配線４１，４２を接続する。図１の例示では、リペア用配線４３は複数の引き出し線２４ｂが設けられている領域の外側において延在しており、リペア用配線４１の一端と、リペア用配線４２の一端とを繋いでいる。

このようなリペア用配線４０によれば、リペア用配線４１，４２の間の領域において、一つの引き出し線２４ｂに断線が生じた場合でも、所定のリペア処理によって当該一つの引き出し線２４ｂの機能を回復することができる。例えば図１では、引き出し線２４ｂのうち一つの引き出し線２４１ｂに断線が生じている。この断線箇所は、平面視において、リペア用配線４１，４２の間に在る。

そして、引き出し線２４１ｂとリペア用配線４１との交差部の絶縁層３０を絶縁破壊し、引き出し線２４１ｂおよびリペア用配線４１を当該交差部において溶融させて互いに接触させる。これにより、図４に例示するように、当該引き出し線２４１ｂがリペア用配線４１と電気的に接続する。このような処理は、例えば外部からレーザーを照射することによって実行される。同様のリペア処理によって、引き出し線２４１ｂとリペア用配線４２とを、その交差部において電気的に接続させる。

これにより、当該引き出し線２４１ｂに接続される駆動端子２２ｂおよびソース信号線１２ｂが、リペア用配線４０を介して電気的に接続されることになる。よって、引き出し線２４１ｂの断線部を迂回して、ソース信号線１２ｂへと信号を出力することができる。

比較例として図５を示す。図５は比較例にかかるアレイ基板１’に形成した回路の一例を概念的に示す構成図である。図５においては、リペア用配線４０’はリペア用配線４１’〜４３’によって形成される。リペア用配線４１’は、表示領域１０に対して駆動端子２２ｂとは反対側において、全てのソース信号線１２ｂと交差して延在している。リペア用配線４１’とソース信号線１２ｂとの間には絶縁層が介在する。

リペア用配線４２’はリペア用配線４２と同様に、駆動端子２２ｂの近傍を延在する。またリペア用配線４２’と引き出し線２４ｂとの間には絶縁層が介在する。

リペア用配線４３’は例えば引き出し線２４ｂが設けられる領域よりも外側の部分および表示領域１０よりも外側の部分を延在して、リペア用配線４１’の一端とリペア用配線４２’の一端とを繋ぐ。したがって、リペア用配線４０’は表示領域１０の外側の周りを延在することとなる。

図５の例示であっても、リペア用配線４１’，４２’の間の領域において、一つの引き出し線２４１ｂに断線が生じたときに、所定のリペア処理によって、機能を回復することができる。すなわち、例えばレーザー照射によって、引き出し線２４１ｂとリペア用配線４２’とを電気的に接続し、引き出し線２４１ｂに接続されるソース信号線１２ｂと、リペア用配線４１’とを電気的に接続する。図５の例示では、引き出し線２４１ｂとリペア用配線４１との接続箇所４０１と、引き出し線２４１ｂとリペア用配線４２との接続箇所４０２も示されている。これにより、駆動端子２２ｂからの信号を、リペア用配線４０’を介してソース信号線１２ｂへと入力できる。

ただし、図５の例示では、リペア用配線４１’が、表示領域１０に対して引き出し線２４ｂと反対側においてソース信号線１２ｂと交差するので、リペア用配線４１’，４２’の間隔が比較的広く、ひいてはリペア用配線４０’（リペア用配線４１’〜４３’の一組）の配線長が長くなる。よって、配線の抵抗値が増大し、ひいては、リペア用配線４０’を介してソース信号線１２ｂに入力される信号の遅延を招く。これにより、表示領域１０に表示される画面の表示性能が低下する。

一方で、本実施の形態１では、リペア用配線４１は引き出し線２４ｂと交差して延在する。よって、リペア用配線４１，４２の間隔はリペア用配線４１’，４２’の間隔よりも狭い。つまりリペア用配線４０（リペア用配線４１〜４３の一組）の配線長はリペア用配線４０’よりも短い。したがって低抵抗で引き出し線２４１ｂの機能を回復できる。よって信号の遅延を抑制し、ひいては表示性能の低下を抑制することができる。

なお上述の例では、リペア用配線４０は全ての引き出し線２４ｂをリペア対象としている。しかしながら必ずしもこれに限らず、リペア用配線４０は１つ以上の引き出し線２４ｂをリペア対象とすればよい。要するに、リペア用配線４１がリペア処理によって１つ以上の引き出し線２４ｂの各々と電気的に接続可能に設けられ、リペア用配線４２がリペア処理によって、リペア用配線４１よりも駆動端子２２に近い個所において、当該１つ以上の引き出し線２４ｂの各々と電気的に接続可能に設けられ、リペア用配線４１，４２が互いに接続されていればよい。

また上述の例では、引き出し線２４ｂに対してリペア用配線４０を設けているものの、引き出し線２４ａに対して同様にリペア用配線を設けてもよい。

＜実施の形態２＞
図６は、本発明の実施の形態２に係るアレイ基板１に形成した回路の一例を概念的に示す構成図である。図６のアレイ基板１には、図１のアレイ基板１と比較して、リペア用端子４１１，４１２，４３１，４３２がさらに設けられている。

リペア用端子４１１は例えば複数設けられており、その各々が引き出し線２４ｂの各々と接続する。図６の例示では、全ての引き出し線２４ｂにリペア用端子４１１が設けられている。例えばリペア用端子４１１は、引き出し線２４ｂのうちソース信号線１２ｂ側の端部（例えばＹ方向に沿って延在する部分）と接続している。

リペア用端子４１２はリペア用端子４１１に対応して設けられており、それぞれ対応するリペア用端子４１１の近傍に設けられる。互いに対応するリペア用端子４１１，４１２は対をなしており、これらはリペア処理によって互いに電気的に接続可能である。

リペア処理としては例えば次の処理を採用できる。即ち、所定の導体（例えば半田）を、互いに対応するリペア用端子４１１，４１２のいずれにも接触させる。これにより、リペア用端子４１１，４１２を電気的に接続できる。このようにリペア用端子４１１，４１２同士が電気的に接続されることで、引き出し線２４ｂとリペア用配線４１とが互いに電気的に接続されることとなる。

リペア用端子４３１は例えば複数設けられており、その各々が、引き出し線２４ｂに接続される。図６の例示では、リペア用端子４３１は駆動端子２２ｂに接続されており、駆動端子２２ｂを介して引き出し線２４ｂに接続される。なお、リペア用端子４３１は必ずしも駆動端子２２ｂに接続される必要はない。リペア用端子４３１は、リペア用端子４１１と引き出し線２４ｂとの接続箇所よりも駆動端子２２ｂに近い個所において、引き出し線２４ｂに接続されていればよい。例えばリペア用端子４３１は、引き出し線２４ｂのうち駆動端子２２側でＹ方向に沿って延在する部分と接続してもよい。

これらのリペア用端子４３１は、リペア用端子４１１が接続された引き出し線２４ｂに対して設けられる。図６の例示では、リペア用端子４１１が全ての引き出し線２４ｂに設けられているので、リペア用端子４３１も全ての引き出し線２４ｂに対して設けられている。

リペア用端子４３２はリペア用端子４３１に対応して設けられており、それぞれ対応するリペア用端子４３１の近傍に設けられる。互いに対応するリペア用端子４３１，４３２は対をなしており、これらは後に述べるリペア処理によって電気的に互いに接続可能である。このようにリペア用端子４３１，４３２同士が電気的に接続されることで、駆動端子２２ｂとリペア用配線４２とが互いに電気的に接続されることとなる。

リペア処理としては例えば次の処理を採用できる。即ち、所定の導体（例えば半田）を、対をなすリペア用端子４３１，４３２のいずれにも接触させる。これにより、リペア用端子４３１，４３２を電気的に接続できる。

リペア用端子４１１，４１２，４３１，４３２の大きさ、材質、形状および表面状態（表面精度など）としては、上記導体（例えば半田など）にとって適したものを採用すればよい。

図６の例示において、引き出し線２４ｂの１本に断線が生じた場合、次のようにして、この１本の機能を回復させる。すなわち、図７に例示するように、断線が生じた引き出し線２４１ｂに接続されたリペア用端子４１１と、これに対応するリペア用端子４１２とを、導体６０を用いて、互いに電気的に接続させる。より具体的には、当該導体６０をリペア用端子４１１，４１２に接触させて、これらを電気的に接続させる。同様に、引き出し線２４１ｂに接続されたリペア用端子４３１と、これに対応するリペア用端子４３２とを、導体６０を用いて、互いに電気的に接続させる。これにより、引き出し線２４１ｂに接続されたソース信号線１２ｂは、リペア用配線４０を介して駆動端子２２ｂに接続される。よって、駆動端子２２からリペア用配線４０を介してソース信号線１２ｂへと信号を出力することができる。

なお実施の形態１においては、レーザー照射などによって、絶縁層３０を破壊しつつ、上層のリペア用配線４１，４２の各々と下層の引き出し線２４ｂとを溶融させることで、これらを電気的に接続させた。よって配線材料や絶縁材料の飛沫等が生じえる。飛沫等が生じた場合には、これを除去するための洗浄工程が必要となる場合がある。

一方で本実施の形態２では、上述のように、それぞれ導体（例えば半田など）６０によって、リペア用端子４１１，４１２を接続させ、リペア用端子４３１，４３２を接続させる。よって、上述の飛沫が生じない。したがって、製造コストを低減できる。

またレーザーによるリペア処理では、絶縁層３０を介してリペア用配線４２を引き出し線２４ｂと交差して延在させる必要があった。他方、本実施の形態２では、リペア用配線４２を引き出し線２４ｂと交差させる必要はない。つまり、リペア用配線４２をどのように配線するかの自由度を向上することができる。図６，７の例示では、リペア用配線４２は引き出し線２４ｂとは交差しておらず、駆動端子２２ｂに対して引き出し線２４ｂとは反対側の領域を延在している。

なお実施の形態２においては、リペア用配線４１，４２の両方にリペア用端子を設けているものの、少なくとも一方に対してリペア用端子が設けられれば良い。

＜実施の形態３＞
実施の形態１または実施の形態２において、引き出し線２４ｂとリペア配線４０とが互いに電気的に接続されるか部分（即ち、リペア処理を施した部分）が外部に露出することは信頼性の観点からは好ましくない。そこで実施の形態３では、リペア処理を施す対象となる部分（以下、リペア処理対象部と呼ぶ）を封止することを企図する。

まずリペア用配線４２について述べる。実施の形態３では、リペア用配線４２のリペア処理対象部を半導体チップ搭載領域２０ｂに設ける。例えば図１では、リペア用配線４２は半導体チップ搭載領域２０ｂにおいて引き出し線２４ｂと交差して延在している。つまり、リペア用配線４２と引き出し線２４ｂとの交差部（リペア処理対象部）は半導体チップ搭載領域２０ｂ内に位置している。また図６の例示では、リペア用端子４３１，４３２（リペア処理対象部）が半導体チップ搭載領域２０ｂ内に位置している。

この半導体チップ搭載領域２０ｂには、ソース駆動装置が設けられる。図８は、駆動端子２２ｂを通る位置での、アレイ基板１の一部の断面を示している。図８では、一つの駆動端子２２ｂに相当する部分のみを拡大して示している。

ソース駆動装置２６ｂは出力端子２６１ｂを有しており、その出力端子２６１ｂが駆動端子２２ｂと一対一で対向するように配置される。出力端子２６１ｂは複数設けられており、この複数の出力端子２６１ｂが、複数の駆動端子２２ｂと対向する。また、その出力端子２６１ｂと駆動端子２２ｂとの間には、異方性導電膜５０が介在している。

異方性導電膜５０は樹脂と導体粒子（例えば金属粒子）とが混在して形成される。例えば樹脂としては熱硬化性樹脂または光硬化性樹脂などが採用され、ソース駆動装置２６ｂを半導体チップ搭載領域２０ｂに固定する。導体粒子は、出力端子２６１ｂと駆動端子２２ｂとの間における電気的な接続を良好にする。

この異方性導電膜５０は出力端子２６１ｂと駆動端子２２ｂとの間のみならず、例えばソース駆動装置２６ｂが設けられる領域（半導体チップ搭載領域２０ｂ）の全面に渡って設けられる。よって、異方性導電膜５０はリペア処理対象部を被覆することとなり、この部分を封止する。

なお半導体チップ搭載領域２０ｂ内の他の電気素子同士の距離（例えば出力端子２６ｂ同士の距離、出力端子２６ｂとリペア用配線４２との距離など）は、出力端子２６１ｂと駆動端子２２ｂとの間の距離に比べて長く、異方性導電膜５０は当該他の電子素子同士の電気的な絶縁を阻害しない。

また異方性導電膜５０は必ずしも半導体チップ搭載領域２０ｂの全面に渡って設けられる必要はなく、半導体チップ搭載領域２０ｂを囲っていてもよい。これにより、ソース駆動装置２６ｂと基板との間の内部空間を密閉することができる。リペア処理対象部は当該内部空間に位置するので、異方性導電膜５０によって封止されることとなる。

以上のように、上述の構造では、リペア用配線４２のリペア処理対象部が封止されるので、配線の信頼性を向上することができる。しかも上述の例では、リペア処理対象部を封止するための専用のシール材を別途に設けるのではなく、異方性導電膜５０を流用してリペア処理対象部を封止している。よって製造コストを低減することができる。

次に、リペア用配線４１について述べる。リペア用配線４１のリペア処理対象部は、液晶を封止するシール材を流用して封止することができる。図９は液晶表示装置１００の概念的な構成の一例を示す図である。液晶表示装置１００はアレイ基板１と対向基板２と液晶３とを備えている。液晶３はアレイ基板１と対向基板２との間に介在している。液晶３は平面視において表示領域１０に設けられており、その液晶３を封止すべく、シール材４が設けられている。このシール材４はアレイ基板１と対向基板２との間において、液晶３を、ひいては表示領域１０を囲うように設けられる。

そこで、リペア用配線４１のリペア処理対象部をシール材４によって囲まれる領域内に配置する。図１の例示では、リペア用配線４１は表示領域１０の内部において引き出し線２４ｂと交差して延在している。つまり、リペア用配線４１と引き出し線２４ｂとの交差部（リペア処理対象部）は、平面視において、シール材４の内部に設けられる。また図６の例示では、リペア用端子４１１，４１２（リペア処理対象部）は表示領域１０内に位置している。つまり、リペア用端子４１１，４１２は平面視においてシール材４によって囲まれる。

これにより、配線の信頼性を向上することができる。しかも上述の例では、リペア用配線４１のリペア処理対象部を封止するための専用のシール材を別途に設けるのではなく、液晶３を封止するためのシール材４を流用して、当該部分を封止している。よって製造コストを低減することができる。

なお、リペア用配線４１のリペア処理対象部は平面視において必ずしもシール材４によって囲まれている必要はない。例えば、平面視においてシール材４と重なる位置に、リペア処理対象部が設けられてもよい。この場合、リペア処理対象部がシール材４によって被覆されることとなり、リペア用対象部が封止されることとなる。

また、実施の形態３においては、リペア用配線４１，４２のいずれか一方が上述の手法により封止されればよく、他方が他の手法により封止されていてもよい。この場合であっても、一方の効果を招来することができる。

＜実施の形態４＞
図１，６においては、１本のリペア用配線４０が全ての引き出し線２４ｂに対応して設けられている。より具体的には、図１の例示では、リペア用配線４１，４２の各々が全ての引き出し線２４ｂと交差している。これにより、どの引き出し線２４ｂの１本に断線が生じたとしても、その１本に対してリペア処理を施すことができる。また図６の例示では、全ての引き出し線２４ｂにリペア用端子４１１，４２１を設けており、リペア用配線４１，４２には、全ての引き出し線２４ｂに対応して、それぞれリペア用端子４１２，４２２を設けている。これにより、どの引き出し線２４ｂの１本に断線が生じたとしても、その１本に対してリペア処理を施すことができる。

実施の形態４では、複数の引き出し線２４ｂを複数のグループに分け、そのグループごとにリペア用配線４０を設ける。図１０は、引き出し線２４ｂとリペア用配線４０ａ，４０ｂとの一例を模式的に示す平面図である。

リペア用配線４０ａはリペア用配線４１ａ〜４３ａを備えている。リペア用配線４１ａは複数の引き出し線２４ｂのうち、紙面左半分の引き出し線２４ｂと交差して延在している。リペア用配線４２ａは、リペア用配線４１ａよりも駆動端子２２ｂ側（紙面下方）において、紙面左半分の引き出し線２４ｂと交差して延在している。リペア用配線４３ａは複数の引き出し線２４ｂが設けられた領域よりも紙面左側において延在しており、リペア用配線４１ａ，４２ａを接続する。

リペア用配線４０ｂはリペア用配線４１ｂ〜４３ｂを備えている。リペア用配線４１ｂは複数の引き出し線２４ｂのうち、紙面右半分の引き出し線２４ｂと交差して延在している。リペア用配線４２ｂは、リペア用配線４１ｂよりも駆動端子２２ｂ側において、紙面右半分の引き出し線２４ｂと交差して延在している。リペア用配線４３ａは複数の引き出し線２４ｂが設けられた領域よりも紙面右側において延在しており、リペア用配線４１ｂ，４２ｂを接続する。

このような構造によれば、左半分の引き出し線２４ｂの１本に断線が生じたとしても、リペア用配線４０ａを用いたリペア処理により、当該１本の機能を回復することができる。同様に、右半分の引き出し線２４ｂの１本に断線が生じたとしても、リペア用配線４０ｂを用いたリペア処理により、その１本の機能を回復することができる。よって回復可能な引き出し線２４ｂの本数を向上することができる。

しかも実施の形態１〜３のリペア用配線４０に比してリペア用配線４０ａ，４０ｂの配線長が短い。例えば図１において、紙面左半分に位置する引き出し線２４１ｂに断線が生じた場合、引き出し線２４１ｂを流れる信号は、比較的長い距離でリペア用配線４０を経由する。一方で、図１１に示すように、紙面左半分に位置する引き出し線２４ｂの１本（引き出し線２４１ｂ）に断線が生じた場合には、信号は、比較的短い距離でリペア用配線４０ａを経由する。したがって、信号の遅延をさらに抑制することができる。なお図１１においては、引き出し線２４１ｂとリペア用配線４０ａとの電気的な接続を、黒丸で示している。

また上述の例では、引き出し線２４ｂを右半分と左半分との２つのグループに分けたものの、そのグループは任意に設定できる。

＜実施の形態５＞
実施の形態５では、ソース信号線１２ｂおよび引き出し線２４ｂの断線を検査するための構成をアレイ基板１に設ける。図１２は、実施の形態５にかかるアレイ基板１の回路構成の一例を概念的に示す図である。

図１２のアレイ基板１は、図６のアレイ基板１と比較して、アレイ検査用端子２８ｂ，３０ｂをさらに備えている。アレイ検査用端子３０ｂは、表示領域１０に対して引き出し線２４ｂとは反対側において、ソース信号線１２ｂの一端に接続されている。図１２の例示では、アレイ検査用端子３０ｂは複数設けられており、その各々が、２つのソース信号線１２ｂに共通して接続されている。図１２の例示では、一つのアレイ検査用端子３０ｂは一つ飛ばしで２つのソース信号線１２ｂに接続されている。

アレイ検査用端子２８ｂはリペア用配線４２に接続されている。例えばアレイ検査用端子２８ｂはリペア用配線４２の一端（リペア用配線４３とは反対側の一端）に接続されている。

図１２に示すように、駆動端子２２ｂの各々は静電容量部Ｃ２０ｂの各々を介してリペア用配線４２に接続される。この静電容量部Ｃ２０ｂはいわゆるコンデンサであってもよいし、あるいは、リペア用配線４２と引き出し線２４ｂとが絶縁層３０を介して互いに交差している場合には、その交差部が静電容量部Ｃ２０ｂとして機能してもよい。

このアレイ基板１によれば、次で説明するように、アレイ検査用端子２８ｂ，３０ｂを用いてソース信号線１２ｂおよび引き出し線２４ｂの断線検査を行うことができる。まずアレイ検査用端子２８ｂ，３０ｂに検査針（プローブ）を当てる。そして、一つのアレイ検査用端子３０ｂとアレイ検査用端子２８ｂとにそれぞれ異なる電位を印加する。例えば当該一つのアレイ検査用端子３０ｂのアレイ検査用端子２８ｂとの間に直流電源を接続する。

このとき、当該一つのアレイ検査用端子３０ｂとアレイ検査用端子２８ｂとの間の経路に断線が生じていなければ、当該経路に電流が流れる。図１２の例示では、当該一つのアレイ検査用端子３０ｂは２つのソース信号線１２ｂと接続されるので、当該一つのアレイ検査用端子３０ｂとアレイ検査用端子２８ｂとの間には、経路が２本形成される。各経路は、ソース信号線１２ｂ、引き出し線２４ｂ、駆動端子２２ｂ、静電容量部Ｃ２０ｂおよびリペア用配線４２によって形成される経路である。

もし、これら２本の経路のうち一方に断線が生じていれば、他方の経路のみに電流が流れる。このときの電流の値は、２本の経路に電流が流れる場合の値に比べて小さい。したがって、この電流を検出し、これが基準値よりも小さいときに、他方の経路に断線が生じていると判断できる。また電流が流れていなければ、両方の経路に断線が生じていると判断できる。かかる検出および判断はプローブを有する周知の検査装置によって行なうことができる。

ただし、このアレイ検査用端子３０ｂに接続される２つの経路のうち、どちらの経路に断線が生じているかを、検査装置が判断することは困難である。よって検査装置はいずれかの経路を特定することなく、両方の経路を作業員に通知する。当該通知を受け取った作業員は、これらの経路を例えば目視により確認し、断線箇所を特定する。

上述の検査を、複数のアレイ検査用端子３０ｂに対して順次に電位を与えることで、繰り返し行なう。これにより、全てのソース信号線１２ｂおよび引き出し線２４ｂの断線を検査することができる。

以上のように、本アレイ基板１によれば、アレイ検査用端子２８ｂ，３０ｂおよびリペア用配線４２を用いて、ソース信号線１２ｂおよび引き出し線２４ｂの断線を検査することができる。したがって、リペア用配線４２とは別の配線（断線検査専用の配線）を設ける場合に比べて、回路規模および製造コストを低減することができる。

なお、上述の例では、アレイ検査用端子３０ｂは２本のソース信号線１２ｂに接続されているものの、１本のソース信号線１２ｂに接続されてもよく、３本以上のソース信号線１２ｂに接続されてもよい。

また、図１２の例示では、ゲート信号線１２ａおよび引き出し線２４ａの断線検査のために、アレイ検査用端子２８ａ，３０ａと断線検査用配線３２ａが設けられている。断線検査用配線３２ａは各静電容量部Ｃ２０ａを介して各駆動端子２２ａに接続されている。アレイ検査用端子３０ａは、表示領域１０に対して引き出し線２４ａとは反対側において、ゲート信号線１２ａと接続され、アレイ検査用端子２８ａは断線検査用配線３２ａの一端（駆動端子２２ａとは反対側の一端）と接続される。

かかる構造によって、ソース信号線１２ｂおよび引き出し線２４ｂの断線検査と同様にして、ゲート信号線１２ａおよび引き出し線２４ａの断線を検査することができる。

なお引き出し線２４ａに対するリペア用配線を設ける場合には、そのリペア用配線の一部を断線検査用配線と兼用するとよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１アレイ基板、４シール材、１２ａゲート信号線、１２ｂソース信号線、１８画素用スイッチング素子、２２ａ，２２ｂ駆動端子、２８ｂ，３０ｂアレイ検査用端子、４０〜４３，４０ａ〜４３ａ，４０ｂ〜４３ｂリペア用配線、５０異方性導電膜、２６ソース駆動装置、４１１，４１２，４３１，４３２リペア用端子。

Claims

互いに並行して延在する複数の第１信号線と、
互いに並行しつつ、前記複数の第１信号線と交差して延在する複数の第２信号線と、
前記複数の第１信号線と前記複数の第２信号線との交差部の各々に設けられる画素用スイッチング素子の複数と、
前記複数の第１信号線の各々への信号を入力する駆動端子の複数と、
前記駆動端子の複数と前記複数の第１信号線とを一対一に接続して延在する複数の引き出し線と、
前記複数の引き出し線と並行して延在する導電性の部位を有し、１つ以上の前記引き出し線の前記複数の第１信号線側の端部と、前記１つ以上の前記引き出し線に対応する前記駆動端子とを、前記部位を介して接続可能であるリペア用配線と、
前記１つ以上の前記引き出し線の前記複数の第１信号線側の端部に接続される第１リペア用端子と、
前記第１リペア用端子が設けられた前記引き出し線に対応する前記駆動端子に接続される第２リペア用端子と、
前記１つ以上の前記引き出し線とは表示領域をはさんで反対側において、前記複数の第１信号線のうち、前記１つ以上の前記引き出し線に対応する第１信号線と接続される第１アレイ検査用端子と、
前記リペア用配線に接続される第２アレイ検査用端子と
を備え、
前記リペア用配線は、前記第１リペア用端子と接続可能な第１端子と、前記第２リペア用端子と接続可能な第２端子とを有し、
前記リペア用配線は前記第１アレイ検査用端子とは前記表示領域をはさんで反対側のみに形成され、
前記第２アレイ検査用端子は、前記リペア用配線を介して前記第２端子と接続している、表示装置。
前記複数の駆動端子と電気的に接続される複数の出力端子を有する駆動装置と、
前記複数の駆動端子と前記複数の出力端子との間に介在する異方性導電膜と
を備え、
前記１つ以上の前記引き出し線の各々および前記リペア用配線が前記駆動端子側において互いに接続される部分は、前記異方性導電膜によって封止される、請求項１に記載の表示装置。
前記複数の第１信号線、前記複数の第２信号線、前記画素用スイッチング素子と、前記複数の駆動端子、前記複数の引き出し線、前記リペア用配線が設けられるアレイ基板と、
前記複数の第１信号線と前記複数の第２信号線と前記画素用スイッチング素子とを含む前記表示領域に設けられる液晶と、
前記液晶を、前記アレイ基板とともに挟持する対向基板と、
前記対向基板と前記アレイ基板との間において前記液晶を囲んで封止するシール部材と
をさらに備え、
前記１つ以上の前記引き出し線の前記複数の第１信号線側の端部および前記リペア用配線が互いに接続される部分は、前記シール部材によって封止される、請求項１または２に記載の表示装置。
前記複数の引き出し線と並行して延在する導電性の第２部位を有し、前記複数の第１信号線のうち、前記複数の引き出し線のうち１つ以上の第２引き出し線の前記複数の第１信号線側の端部と、前記１つ以上の第２引き出し線に対応する前記駆動端子とを、前記第２部位を介して接続可能である第２リペア用配線をさらに備える、請求項１から３のいずれか一つに記載の表示装置。