JP6412092B2

JP6412092B2 - 突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラム

Info

Publication number: JP6412092B2
Application number: JP2016245083A
Authority: JP
Inventors: 岡本　淳; 淳岡本
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2016-12-19
Filing date: 2016-12-19
Publication date: 2018-10-24
Anticipated expiration: 2036-12-19
Also published as: DE102017222475A1; DE102017222475B4; CN108206511B; CN108206511A; JP2018102021A; US10355474B2; US20180175611A1

Description

本発明は、突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラムに関し、特に入力電流の制限を行う電流制限素子を有する突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラムに関する。

突入電流防止回路は、機器への突入電流を抑制するために用いられるもので、例えば、特許文献１〜３に突入電流防止回路が開示されている。
特許文献１の図３に示す突入電流防止回路は、突入電流制限抵抗にＭＯＳＦＥＴ１６を用い、両端間電圧監視部１５でＭＯＳＦＥＴのソースドレイン両端間電圧を監視し、ゲート電圧監視部１７でゲート電圧を監視し、ＭＯＳＦＥＴの障害を検出して、遮断素子１０２を動作させている。また、図３に示す突入電流防止回路は、ＰＴＣサーミスタ、ＮＴＣサーミスタ等の過熱検出部１８を用いてＭＯＳＦＥＴの温度を検出し、過熱検出の閾値を超えた場合には、他の検出回路の状態によらずヒューズ、サーキットブレーカ等の遮断素子を動作させている。

特許文献２には、図２に突入電流防止回路の構成が開示されている。図２において、起動回路２で入力電圧Ｖｉｎが検出閾値Ｖｄｅｔになるとトランジスタ２６がオンして、電流制限回路３のＭＯＳＦＥＴ３３のゲートにランプ波形のゲート電圧Ｖｇが印加される。そして、ゲート電圧Ｖｇの上昇によりＭＯＳＦＥＴ３３がＯＮし、ドレイン−ソース間の電圧が低下すると、ゲートにコンデンサ３４及び抵抗３５を介して低下変動が伝えられて、ゲート電位は一定となり、ＭＯＳＦＥＴ３３に流れる電流は一定になる。入力コンデンサ６の充電電圧もランプ波形で徐々に充電され、入力コンデンサ６の充電が完了すると、ＭＯＳＦＥＴ３３のゲート電位はツエナーダイオード２７の動作電圧値まで上昇していき、一定値にクランプされる。

特許文献３には、図１に突入電流リミッタ回路２０の構成が開示されている。図１において、電流センサ６１は、負荷電流ＩＬＯＡＤの大きさを予め決められた最大値に制限するためにＶＤＲＩＶＥを調整する。不足電圧ロックアウト回路６４は、供給電圧Ｖｓｕｐｐの大きさを検出し、供給電圧Ｖｓｕｐｐが一定のレベルを上回るまでトランジスタ５０をオフする。過電圧遮断回路６５は、供給電圧Ｖｓｕｐｐがシャットダウンレベル以上に上昇した場合には検出回路３０、トランジスタ５０を不能にする。熱遮断回路６３は、温度がスレショルド温度まで上昇したときにはトランジスタ５０を遮断する。

特開２０１２−１５２００１号公報（図３等）特開２０１１−１６７０１２号公報（図２等）特表２００６−５０６０３８号公報（図１等）

上記特許文献１〜３に記載された突入電流防止回路によって、機器へ入力される突入電流を抑制することが可能となる。しかし、複数の機器に単一の電源から分岐給電する場合、各機器にて個別に突入電流が発生する場合がある。複数の機器における突入電流のタイミングが重なると、電源の電流容量不足のため電圧低下などの問題が発生する。

本発明は、電源の電流容量不足よる電圧低下を防止することができる突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラムを提供することを目的とする。

（１）本発明に係る突入電流防止回路（例えば、後述の突入電流防止回路１０，１０Ａ）は、電源（例えば、後述の電源３）により印加される入力電圧の値を検出する電圧検出部（例えば、後述の電圧検出部１１）と、
前記電源からの入力電流の値を検出する電流検出部（例えば、後述の電流検出部１３）と、
前記入力電流の制限を行う電流制限素子（例えば、後述の電流制限素子１２）と、
前記電圧検出部で検出された検出電圧値と前記電流検出部で検出された検出電流値とを用いて、突入電流による前記電源の電圧低下を検出する電圧低下検出部（例えば、後述の電圧低下検出部１５）と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部（例えば、後述の制御部１４）と、
を備えた突入電流防止回路である。

（２）上記（１）の突入電流防止回路において、前記電圧低下検出部は、前記検出電圧値と基準電圧値との差を、前記検出電流値と基準電流値との差で割った値に基づいて、前記電圧低下を検出することが望ましい。

（３）上記（１）又は（２）の突入電流防止回路において、前記電流制限素子の温度を検出する温度検出素子（例えば、後述の温度検出素子１６）と、前記温度検出素子で検出された検出温度値が上限閾値を超えているか否かを判断する温度判定部（例えば、後述の温度判定部１７）とを更に備え、
前記制御部は、前記温度判定部によって前記検出温度値が上限閾値を超えていると判断された場合に、前記電流制限素子の保護動作を行うことが望ましい。

（４）上記（３）の突入電流防止回路において、前記保護動作は前記電流制限素子の電流遮断であり、
前記温度判定部は、前記電流制限素子の前記検出温度値が下限閾値以下であるか否かを判断し、
前記制御部は、前記電流制限素子の前記検出温度値が下限閾値以下である場合に、前記電流制限素子の電流遮断を解除することが望ましい。

（５）上記（３）の突入電流防止回路において、前記保護動作は前記電流制限素子の電流遮断であり、
前記温度判定部は、前記制御部に遮断指示信号を送ったときからの経過時間を測定する時間測定部（例えば、後述のタイマー回路１７３）を有し、
前記制御部は、前記経過時間が、前記電流制限素子の温度が所定の温度以下に低下するに十分な時間となったときに、前記電流制限素子の電流遮断を解除することが望ましい。

（６）本発明に係る突入電流防止方法は、電源（例えば、後述の電源３）により印加される入力電圧の値を検出し、
前記電源からの入力電流の値を検出し、
検出された前記入力電圧の値と検出された前記入力電流の値とを用いて、突入電流による前記電源の電圧低下を検出し、
前記電圧低下を検出した場合に、前記入力電流の制限を行う電流制限素子（例えば、後述の電流制限素子１２）の電流制限レベルを低下させる、突入電流防止回路（例えば、後述の突入電流防止回路１０，１０Ａ）の突入電流防止方法である。

（７）上記（６）の突入電流防止方法において、前記前記入力電圧の値と基準電圧値との差を、前記入力電流の値と基準電流値との差で割った値に基づいて、前記電圧低下を検出することが望ましい。

（８）上記（６）又は（７）の突入電流防止方法において、温度検出素子（例えば、後述の温度検出素子１６）で前記電流制限素子の温度を検出し、
前記温度検出素子で検出された検出温度値が上限閾値を超えているか否かを判断し、
前記検出温度値が上限閾値を超えていると判断した場合に、前記電流制限素子の保護動作を行うことが望ましい。

（９）上記（８）の突入電流防止方法において、前記保護動作は前記電流制限素子の電流遮断であり、
前記電流制限素子の前記検出温度値が下限閾値以下であるか否かを判断し、
前記電流制限素子の前記検出温度値が下限閾値以下である場合に、前記電流制限素子の電流遮断を解除することが望ましい。

（１０）上記（８）の突入電流防止方法において、前記保護動作は前記電流制限素子の電流遮断であり、
電流遮断開始からの経過時間を時間測定部（例えば、後述のタイマー回路１７３）で測定し、
前記経過時間が前記電流制限素子の温度が所定の温度以下に低下するに十分な時間となったときに、前記電流制限素子の電流遮断を解除することが望ましい。

（１１）本発明に係る突入電流防止用プログラムは、電源により印加される入力電圧の値を検出する電圧検出部（例えば、後述の電圧検出部１１）と、
前記電源からの入力電流の値を検出する電流検出部（例えば、後述の電流検出部１３）と、
前記入力電流の制限を行う電流制限素子（例えば、後述の電流制限素子１２）と、
前記電源の電圧低下を検出する電圧低下検出部（例えば、後述の電圧低下検出部１５）と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部（例えば、後述の制御部１４）と、を備えた突入電流防止回路（例えば、後述の突入電流防止回路１０，１０Ａ）に用いられる、前記電圧低下検出部としてのコンピュータに、
前記電圧検出部により検出された前記入力電圧の値と、前記電流検出部により検出された前記入力電流の値とを用いて、突入電流による前記電源の電圧低下を検出する処理と、
前記電圧低下の検出を前記制御部に通知する処理と、
を実行させる突入電流防止用プログラムである。

本発明によれば、突入電流による電源の電流容量不足によって電圧が低下することを防止することができる。

複数の機器に単一電源から電流を供給するシステムにおいて、電圧低下が生ずる場合の説明図である。本発明の第１の実施形態の突入電流防止回路の構成を示すブロック図である。本実施形態の突入電流防止回路の動作を説明するためのフローチャートである。本発明の第２の実施形態の突入電流防止回路の構成を示すブロック図である。本実施形態の突入電流防止回路の動作を説明するためのフローチャートである。第２の実施形態の温度判定部の他の構成例を示すブロック図である。

以下、本発明の実施形態について図面を用いて詳細に説明する。
まず本実施形態の突入電流防止回路の説明に先立って、複数の機器に単一電源から電流を供給するシステムにおいて、電圧低下が生ずる場合について図１を用いて説明する。
図１に示すように、機器へ入力される突入電流を抑制するために、機器１Ａ、機器１Ｂには、それぞれ突入電流Ａ、Ｂを抑制する突入電流防止回路２Ａ、２Ｂが設けられている。しかし、電源３の供給電力には上限があり、電源３の出力電流Ioutが上限値(upper limit level)を超えると、出力電圧Ｖoutが低下する。具体的には、機器１Ａに対して突入電流Ａが生じ、機器１Ｂに対して突入電流Ｂが生ずる場合に、突入電流Ａと突入電流Ｂとのタイミングが重なると、突入電流Ａ、Ｂを含む出力電流Ioutが上限値を超えてしまい、出力電圧Ｖoutが低下する。

以下、電源の電流容量不足による電圧低下を防止する、本実施形態の突入電流防止回路について説明する。

（第１の実施形態）
図２は、本発明の第１の実施形態の突入電流防止回路の構成を示すブロック図である。本実施形態の突入電流防止回路１０は、電圧検出部１１、電流制限素子１２、電流検出部１３、制御部１４、及び電圧低下検出部１５を備えている。
図２において、電圧検出部１１は、電源３により印加される入力電圧の値を検出する。電圧検出部１１の出力は電流制限素子１２に入力される。電流制限素子１２は入力電流の制限を行う素子であり、例えば、電界効果型トランジスタ（ＦＥＴ）、バイポーラ型トランジスタ等の、ベースやゲートである制御端子によって導通抵抗を任意に変化できる素子が用いられる。電流制限素子１２の出力は電流検出部１３に入力され、電流検出部１３は電源３からの入力電流の値を検出する。

電圧検出部１１で検出された検出電圧値Ｖ_ｎと、電流検出部１３で検出された検出電流値Ｉ_ｎとは、突入電流による電源３の電圧低下を検出するための電圧低下検出部１５に入力される。電圧低下検出部１５は、電圧低下の兆候を検出するための評価値Ｒを計算する電圧低下評価値計算部１５１と、電源３により印加される電圧の基準値（基準電圧値）Ｖ_０と電源３から供給される電流の基準値（基準電流値）Ｉ_０とを記憶する記憶部１５３と、電圧低下評価値計算部１５１からの評価値Ｒに基づいて、電流制限素子１２の制限電流値を変更するかどうかを判断する電圧低下判断部１５２とを備えている。基準電圧値Ｖ_０は電流が流れないときの電圧値であり、基準電流値Ｉ_０は突入電流が生じないときの電流値である。

電圧低下評価値計算部１５１は基準電圧値Ｖ_０及び基準電流値Ｉ_０を記憶部１８３に記憶しておく。そして、電圧低下評価値計算部１５１は、検出電圧値Ｖ_ｎと、検出電流値Ｉ_ｎと、記憶部１８３に格納された基準電圧値Ｖ_０及び基準電流値Ｉ_０とに基づいて、評価値Ｒを以下の数式（１）で計算する。
R＝(V_n-V₀)/(I_n-I₀) ・・・（１）
突入電流による、電源３の電流制限による電圧低下がない場合には、検出電圧値Ｖ_ｎと基準電圧値Ｖ_０との差(V_n-V₀)（以下、ΔＶと記す）と検出電流値Ｉ_ｎと基準電流値Ｉ_０との差（I_n-I₀）（以下、ΔＩと記す）とはほぼ比例するため、評価値Ｒはほぼ一定値となる。この一定値のばらつきを考慮して閾値ＬＢが設定される。電圧低下判断部１５２は、評価値Ｒ＜閾値ＬＢとなり電圧低下を検出したときに「電流制限素子１２の電流制限の必要があり」と判断し、制御部１４の制限電流値設定部１４１に、電流制限指示信号と、評価値Ｒとを出力し、制御部１４に通知する。制御部１４は制限電流値設定部１４１と電流設定部１４２とを備えている。
なお、機器の入力部での電圧低下としては、電源の基準電圧（例えば、出力電流が０の場合の電圧）自体のバラツキ、電源から機器までの配線抵抗による電圧降下、電源の電流容量不足による電圧低下がある。しかし、検出電圧値Ｖ_ｎと基準電圧値Ｖ_０との差(V_n-V₀)をとることで、電源の基準電圧自体のバラツキ、電源から機器までの配線抵抗による電圧降下による影響を排除することができる。

制限電流値設定部１４１は、電圧低下判断部１５２からの電流制限指示信号を受けた場合に、評価値Ｒに基づいて電流制限素子１２の電流制限レベルを低下させる。電流設定部１４２は、決定された電流制限レベルに基づいて、電流制限素子１２の電流を低下させる。電流制限素子１２が電界効果型トランジスタ（ＦＥＴ）の場合には、電流設定部１４２は、ゲート電圧を低下させて電流制限素子１２の電流を低下させる。なお、ここでは、評価値Ｒに基づいて電流制限素子１２の電流制限レベルを低下させるとしたが、これに制限されない。例えば、制限電流値設定部１４１は電流制限指示信号のみを受けて所定の電流制限レベルに低下させるようにしてもよい。

図３は本実施形態の突入電流防止回路の動作を説明するためのフローチャートである。
図３に示すように、まずステップＳ１０１で、電圧検出部１１は電流が流れないときの基準電圧値Ｖ_０を検出し、電圧低下評価値計算部１５１は、検出された基準電圧値Ｖ_０を記憶部１９３に記憶する。また、電流検出部１３は、突入電流が生じないときの基準電流値Ｉ_０を検出し、電圧低下評価値計算部１５１は基準電流値Ｉ_０を記憶部１９３に記憶する。
次に、ステップＳ１０２で、電圧検出部１１は、電源３により印加される入力電圧の検出電圧値Ｖｎを検出し、電流検出部１３は電源３からの入力電流の検出電流値Ｉｎを検出する。その後、ステップＳ１０３で、電圧低下評価値計算部１５１は、電圧低下の兆候を検出するための評価値Ｒ（＝−ΔＶ／ΔＩ）を計算する。

次にステップＳ１０４で、電圧低下判断部１５２は、評価値Ｒ（＝−ΔＶ／ΔＩ）が閾値ＬＢ未満かどうかを判断する。電圧低下判断部１５２が、評価値Ｒ＜閾値ＬＢとなり電圧低下を検出したときに（ステップＳ１０４：ＹＥＳ）、ステップＳ１０５で、制御部１４は評価値Ｒに基づいて電流制限素子１２の電流制限レベルを低下させる。そして、処理は、ステップＳ１０２に戻り、ステップＳ１０２からＳ１０５を繰り返す。ステップＳ１０４で、電圧低下判断部１５２が評価値Ｒ≧閾値ＬＢと判断したときには（ステップＳ１０４：Ｎｏ）、処理は終了する。

以上説明した本実施形態では、複数の機器における突入電流のタイミングが重なっても、電源の電流容量不足のために電圧低下の兆候を検出して、電流制限素子の電流制限レベルを低下するので、機器の電圧低下による動作不良を防止することができる効果がある。

（第２の実施形態）
図４は、本発明の第２の実施形態の突入電流防止回路の構成を示すブロック図である。本実施形態の突入電流防止回路１０Ａは、図２に示した第１の実施形態の突入電流防止回路１０と比較して、温度検出素子１６と温度判定部１７とが追加されている。また、図２に示す電流制限素子１２が電流制限の他に電流遮断を行うことができる電流制限素子１８に置き換わっている。図４において、図２に示した第１の実施形態の突入電流防止回路１０と同一構成部材については同一符号を付して、同一構成部材についての説明を省略する。

電流制限素子１８は、入力電流の制限と電流の遮断を行う素子であり、例えば、電界効果型トランジスタ（ＦＥＴ）、バイポーラ型トランジスタ等の、ベースやゲートである制御端子によって導通抵抗を任意に変化でき、且つ電流の遮断ができる素子が用いられる。
温度検出素子１６は、電流制限素子１８の温度を検出する素子であり、ＰＣＴ（positive temperature coefficient）サーミスタや熱電対等が用いられる。温度検出素子１６は、電流制限素子１８の温度を検出することで、電流制限素子１８の損失を検出することができる。温度検出素子１６で検出された検出温度値は温度判定部１７に入力される。温度判定部１７は温度判定回路１７１を備えている。温度判定回路１７１は、検出温度値Ｔｊが上限閾値ＬＡ未満であるか否か、下限閾値ＬＣ（ＬＡ＞ＬＣ）以下であるか否かを判断する。上限閾値ＬＡと下限閾値ＬＣとは電流制限素子の特性によって適宜決められるが、例えば、下限閾値ＬＣを上限閾値ＬＡから２０度程度低い値に設定することができる。

温度判定回路１７１は、検出温度値Ｔｊが上限閾値ＬＡを超えたときには制御部１４の制限電流値設定部１４１に遮断指示信号を送る。制限電流値設定部１４１は、遮断指示信号を受け、電流設定部１４２により電流制限素子１８の電流を遮断する。電流制限素子１８が電界効果型トランジスタ（ＦＥＴ）の場合には、制限電流値設定部１４１は、ゲート電圧を例えば０Ｖとして電流を遮断する。遮断後に、温度判定回路１７１は、検出温度値Ｔｊが下限閾値ＬＣ以下となったと判断した場合には、制限電流値設定部１４１に遮断解除指示を送る。遮断解除指示を受けた制限電流値設定部１４１は、電流設定部１４２により電流制限素子１８の電流の遮断を解除し、電流を再投入する。

図５は本実施形態の突入電流防止回路の動作を説明するためのフローチャートである。
図５に示すように、本実施形態の動作では、図３に示した第１の実施形態の動作と比較して、ステップＳ２０１〜Ｓ２０４が追加されている。図５において、図３に示した第１の実施形態の同一ステップについては同一符号を付して、同一ステップの説明を省略する。

ステップＳ１０１に続くステップＳ２０１で、温度判定回路１７１は電流制限素子１８の検出温度値Ｔｊが上限閾値ＬＡ未満であるか否か以下でないかを判断する。ステップＳ２０１で、温度判定回路１７１が、検出温度値Ｔｊが上限閾値ＬＡを超えたと判断したときは（ステップＳ２０１：ＮＯ）、ステップＳ２０２で、制限電流値設定部１４１は電流設定部１４２により電流制限素子１８の電流を遮断する。電流制限素子１８の電流を遮断することで、電流制限素子１８の損失を抑制することができる。

次に、ステップＳ２０３で、温度判定回路１７１は検出温度値Ｔｊが下限閾値ＬＣ以下か否かを判断する。温度判定回路１７１が、検出温度値Ｔｊが下限閾値ＬＣ以下と判断した場合には（ステップＳ２０３：ＹＥＳ）、ステップＳ２０４で、制限電流値設定部１４１は、電流設定部１４２により電流制限素子１８の電流の遮断を解除し、電流を再投入する。そして、処理は、ステップＳ１０２に戻り、ステップＳ１０２〜Ｓ１０５、ステップＳ２０１〜Ｓ２０４を繰り返す。ステップＳ２０３で、温度判定回路１７１が、検出温度値Ｔｊが下限閾値ＬＣを超えていると判断した場合には（ステップＳ２０３：ＮＯ）、制限電流値設定部１４１は、電流制限素子１８の電流の遮断を継続する。再度、ステップＳ２０３で、温度判定回路１７１が、検出温度値Ｔｊが下限閾値ＬＣ以下か否かを判断する。
なお、ステップＳ２０１はステップＳ１０２の前に設けられているが、ステップＳ１０４の後に設けてもよい。つまり、ステップＳ１０４の後に、ステップＳ２０１〜Ｓ２０４を行ってもよい。

以上説明した本実施形態では、第１の実施形態と同様に、機器の電圧低下による動作不良を防止することができことに加えて、電流制限素子１８の一定値以上の損失を抑制することができる。
上記第２の実施形態の温度判定部１７は図６に示すように、温度判定回路１７２と、時間測定部としてのタイマー回路１７３とで構成してもよい。温度判定回路１７２は、検出温度値Ｔｊが上限閾値ＬＡ未満であるか否かを判断する。温度判定回路１７２は、検出温度値Ｔｊが上限閾値ＬＡを超えたときには、制限電流値設定部１４１に遮断指示信号を送る。
しかし、温度判定回路１７２は、図４に示す温度判定回路１７１のような、検出温度値Ｔｊが下限閾値ＬＣ（ＬＡ＞ＬＣ）以下であるか否かの判断は行わない。
図６に示す温度判定部１７では、温度判定回路１７２が制限電流値設定部１４１に遮断指示信号を送った時（電流遮断開始時に対応する）からの経過時間を、タイマー回路１７３が測定する。そして、経過時間が電流制限素子の温度が所定の温度以下に低下するに十分な時間となったときに、温度判定回路１７２は、制限電流値設定部１４１に遮断解除指示を送る。

また、以上の説明では、図４又は図６に示す温度判定部１７が検出温度値Ｔｊが上限閾値ＬＡを超えたと判断した場合には、制御部１４が電流制限素子１８の電流を遮断するように制御するとして説明したが、これに制限されない。電流の遮断は電流制限素子の保護動作の一態様であり、他の保護動作を行ってもよい。例えば、温度判定部１７が検出温度値Ｔｊが上限閾値ＬＡを超えたと判断した場合に、制御部が、電流制限素子の温度を下げるために設けられた冷却素子で電流制限素子の温度を低減させたり、あるいは、制御部が警告音を出したり表示素子を点灯させたりすることで管理者に注意を喚起することも保護動作の態様である。管理者に注意を喚起することで、管理者は手動で、別途設けたスイッチで電流を遮断することが可能となる。

以上、本発明の実施形態について説明したが、突入電流防止回路の制御部１４、温度判定部１７、電圧低下検出部１５はその機能の全部又は一部をハードウェア、ソフトウェア又はこれらの組み合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。ハードウェアで構成する場合、突入電流防止回路の制御部１４、温度判定部１７、電圧低下検出部１５の一部又は全部を、例えば、ＬＳＩ(Large Scale Integrated circuit)、ＡＳＩＣ(Application Specific Integrated Circuit)、ゲートアレイ、ＦＰＧＡ(Field Programmable Gate Array)等の集積回路（ＩＣ）で構成することができる。

ソフトウェアによって実現する場合、突入電流防止回路の制御部１４、温度判定部１７、記憶部１５３を除く電圧低下検出部１５の一部又は全部を、ＣＰＵとプログラムを記憶したハードディスク、ＲＯＭ等の記憶部とを含むコンピュータで構成して、図２のブロック図と図３のフローチャートに沿ったプログラム、図４のブロック図と図５のフローチャートに沿ったプログラムに従い、演算に必要な情報をＲＡＭ等の第２の記憶部に記憶し、処理を実行することで突入電流防止回路の制御部１４、温度判定部１７、記憶部１５３を除く電圧低下検出部１５の一部又は全部の動作をプログラムで実行ことができる。

プログラムは、様々なタイプのコンピュータ可読媒体（computer readable medium）を用いて格納され、コンピュータに供給することができる。コンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含み、非一過性のコンピュータ可読媒体（Non-transitory computer readable medium）を含んでいる。非一過性のコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。
本発明は、上述した各実施形態に限定されるものではなく、種々の変更及び変形が可能である。例えば、電圧低下を評価する評価値は、数１で計算される評価値Ｒとしているが、検出電圧値Ｖ_ｎを検出電流値Ｉ_ｎで割った値Ｖ_ｎ／Ｉ_ｎを評価値としてもよい。

１Ａ、１Ｂ機器
２Ａ、２Ｂ突入電流防止回路
３電源
１０、１０Ａ突入電流防止回路
１１電圧検出部
１２電流制限素子
１３電流検出部
１４制御部
１５電圧低下検出部
１６温度検出素子
１７温度判定部
１８電流制限素子
１７３タイマー回路（時間測定部）

Claims

電源により印加される入力電圧の値を検出する電圧検出部と、
前記電源からの入力電流の値を検出する電流検出部と、
前記入力電流の制限を行う電流制限素子と、
前記電圧検出部で検出された検出電圧値と前記電流検出部で検出された検出電流値とを用いて、突入電流による前記電源の電圧低下を検出する電圧低下検出部と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部と、
を備え、
前記電圧低下検出部は、前記検出電圧値を、前記検出電流値で割った値に基づいて、前記電圧低下を検出する突入電流防止回路。
電源により印加される入力電圧の値を検出する電圧検出部と、
前記電源からの入力電流の値を検出する電流検出部と、
前記入力電流の制限を行う電流制限素子と、
前記電圧検出部で検出された検出電圧値と前記電流検出部で検出された検出電流値とを用いて、突入電流による前記電源の電圧低下を検出する電圧低下検出部と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部と、
を備え、
前記電圧低下検出部は、前記検出電圧値と基準電圧値との差を、前記検出電流値と基準電流値との差で割った値に基づいて、前記電圧低下を検出する突入電流防止回路。
前記電流制限素子の温度を検出する温度検出素子と、前記温度検出素子で検出された検出温度値が上限閾値を超えているか否かを判断する温度判定部とを更に備え、
前記制御部は、前記温度判定部によって前記検出温度値が上限閾値を超えていると判断された場合に、前記電流制限素子の保護動作を行う請求項１又は２に記載の突入電流防止回路。
前記保護動作は前記電流制限素子の電流遮断であり、
前記温度判定部は、前記電流制限素子の前記検出温度値が下限閾値以下であるか否かを判断し、
前記制御部は、前記電流制限素子の前記検出温度値が下限閾値以下である場合に、前記電流制限素子の電流遮断を解除する請求項３に記載の突入電流防止回路。
前記保護動作は前記電流制限素子の電流遮断であり、
前記温度判定部は、前記制御部に遮断指示信号を送ったときからの経過時間を測定する時間測定部を有し、
前記制御部は、前記経過時間が、前記電流制限素子の温度が所定の温度以下に低下するに十分な時間となったときに、前記電流制限素子の電流遮断を解除する請求項３に記載の突入電流防止回路。
電源により印加される入力電圧の値を検出し、
前記電源からの入力電流の値を検出し、
検出された前記入力電圧の値を検出された前記入力電流の値で割った値に基づいて、突入電流による前記電源の電圧低下を検出し、
前記電圧低下を検出した場合に、前記入力電流の制限を行う電流制限素子の電流制限レベルを低下させる、突入電流防止回路の突入電流防止方法。
電源により印加される入力電圧の値を検出し、
前記電源からの入力電流の値を検出し、
検出された前記入力電圧の値と基準電圧値との差を、検出された前記入力電流の値と基準電流値との差で割った値に基づいて、突入電流による前記電源の電圧低下を検出し、
前記電圧低下を検出した場合に、前記入力電流の制限を行う電流制限素子の電流制限レベルを低下させる、突入電流防止回路の突入電流防止方法。
温度検出素子で前記電流制限素子の温度を検出し、
前記温度検出素子で検出された検出温度値が上限閾値を超えているか否かを判断し、
前記検出温度値が上限閾値を超えていると判断した場合に、前記電流制限素子の保護動作を行う請求項６又は７に記載の突入電流防止方法。
前記保護動作は前記電流制限素子の電流遮断であり、
前記電流制限素子の前記検出温度値が下限閾値以下であるか否かを判断し、
前記電流制限素子の前記検出温度値が下限閾値以下である場合に、前記電流制限素子の電流遮断を解除する請求項８に記載の突入電流防止方法。
前記保護動作は前記電流制限素子の電流遮断であり、
電流遮断開始からの経過時間を時間測定部で測定し、
前記経過時間が前記電流制限素子の温度が所定の温度以下に低下するに十分な時間となったときに、前記電流制限素子の電流遮断を解除する請求項８に記載の突入電流防止方法。
電源により印加される入力電圧の値を検出する電圧検出部と、
前記電源からの入力電流の値を検出する電流検出部と、
前記入力電流の制限を行う電流制限素子と、
前記電源の電圧低下を検出する電圧低下検出部と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部と、を備えた突入電流防止回路に用いられる、前記電圧低下検出部としてのコンピュータに、
前記電圧検出部により検出された前記入力電圧の値を、前記電流検出部により検出された前記入力電流の値で割った値に基づいて、突入電流による前記電源の電圧低下を検出する処理と、
前記電圧低下の検出を前記制御部に通知する処理と、
を実行させる突入電流防止用プログラム。
電源により印加される入力電圧の値を検出する電圧検出部と、
前記電源からの入力電流の値を検出する電流検出部と、
前記入力電流の制限を行う電流制限素子と、
前記電源の電圧低下を検出する電圧低下検出部と、
前記電圧低下検出部が前記電圧低下を検出した場合に前記電流制限素子の電流制限レベルを低下させる制御部と、を備えた突入電流防止回路に用いられる、前記電圧低下検出部としてのコンピュータに、
前記電圧検出部により検出された前記入力電圧の値と基準電圧値との差を、前記電流検出部により検出された前記入力電流の値と基準電流値との差で割った値に基づいて、突入電流による前記電源の電圧低下を検出する処理と、
前記電圧低下の検出を前記制御部に通知する処理と、
を実行させる突入電流防止用プログラム。