JP6407776B2 - センサ駆動回路 - Google Patents

Description

本明細書で開示する技術は、センサ駆動回路に関する。

特許文献１及び特許文献２は、センサに対して電源電圧を供給するセンサ駆動回路を開示する。センサに供給される電源電圧に高周波のノイズ（１ＭＨｚ〜４００ＭＨｚ程度）が混入すると、ノイズの影響を受けてセンサが誤動作してしまう。例えば、特許文献３は、センサを電磁シールドで囲み、外部からの放射ノイズを抑える技術を開示する。

特開２００３−１９４５７９号公報 特開２０１４−９５６５６号公報 特開２００７−２５８６７０号公報

このようなセンサ駆動回路では、電源電圧端子がワイヤハーネスに組み込まれている外部電線に接続されており、その外部電線を介して電源電圧が入力する。ワイヤハーネスは電磁シールドの外部に露出しているので、ワイヤハーネスの外部電線から放射ノイズが侵入し、電源電圧にノイズが混入することがある。また、ワイヤハーネスには、外部電線の他にも複数の信号線が組み込まれているので、電源電圧を入力するための外部電線に他の信号線から誘導ノイズが侵入し、電源電圧にノイズが混入することがある。このような電源電圧に混入するノイズに対策する技術が求められている。

本願明細書は、電源電圧にノイズが混入しても、そのようなノイズの影響が抑えられた電圧を生成することができるセンサ駆動回路を提供することを目的とする。

本明細書で開示するセンサ駆動回路の一実施形態は、基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第１及び第２トランジスタを有する差動対トランジスタ部、第３及び第４トランジスタを有する能動負荷トランジスタ部及び抵抗素子を備える。定電流源、第１トランジスタ及び第３トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第１直列経路を構成する。定電流源、第２トランジスタ及び第４トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第２直列経路を構成する。能動負荷トランジスタ部では、第３トランジスタがダイオード接続されており、第３トランジスタの制御電極と第４トランジスタの制御電極が接続されている。抵抗素子は、第１直列経路が電源電圧配線に接続する第１ノードと第２直列経路が電源電圧配線に接続する第２ノードの間に挿入されている。出力電圧配線は、第２トランジスタと第４トランジスタの間の出力ノードに接続されている。

抵抗素子が第１ノードと第２ノードの間に挿入されているので、抵抗素子に電流が流れることによる電圧降下によって第４トランジスタのゲート・ソース間電圧が小さくなり、第２直列経路を流れる電流は、第１直列経路を流れる電流よりも小さくなる。また、第４トランジスタは、第２トランジスタに対して能動負荷として動作し、動作点は第２トランジスタの線形領域となる。これにより、電源電圧配線の電源電圧にノイズが混入しても、出力ノードの電圧の変動が抑えられる。センサ駆動回路は、ノイズが抑えられた電圧を生成することができる。

センサ及びセンサ駆動回路の回路図の一例を示す。 センサ駆動回路の第２トランジスタの静特性上に、第４トランジスタの負荷線を重ね合せた図を示す。 センサ及びセンサ駆動回路の回路図の他の一例を示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

本明細書で開示するセンサ駆動回路の一実施形態は、基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第１及び第２トランジスタを有する差動対トランジスタ部、第３及び第４トランジスタを有する能動負荷トランジスタ部及び抵抗素子を備えていてもよい。例えば、第１トランジスタ及び第２トランジスタがｎ型ＭＯＳＦＥＴであり、第３トランジスタ及び第４トランジスタがｐ型ＭＯＳＦＥＴであってもよい。定電流源、第１トランジスタ及び第３トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第１直列経路を構成する。第１直列経路は、必要に応じて、他の回路素子を含んでいてもよい。定電流源、第２トランジスタ及び第４トランジスタは、基準電圧配線と電源電圧配線の間にこの順で直列に接続されている第２直列経路を構成する。第２直列経路は、必要に応じて、他の回路素子を含んでいてもよい。能動負荷トランジスタ部では、第３トランジスタがダイオード接続されており、第３トランジスタの制御電極と第４トランジスタの制御電極が接続されていてもよい。抵抗素子は、第１直列経路が電源電圧配線に接続する第１ノードと第２直列経路が電源電圧配線に接続する第２ノードの間に挿入されていてもよい。出力電圧配線は、第２トランジスタと第４トランジスタの間の出力ノードに接続されていてもよい。

上記実施形態のセンサ駆動回路は、次段回路をさらに備えていてもよい。次段回路は、電源電圧配線の第２ノードと出力電圧配線に接続されており、出力電圧配線の電圧が増加しようとしたときに電源電圧配線の電流を増加させ、出力電圧配線の電圧が低下しようとしたときに電源電圧配線の電流を低下させるように構成されていてもよい。例えば、次段回路は、ソースフォロア回路であってもよい。このような次段回路は、出力電圧配線の電圧が増加しようとしたときに電源電圧配線の電流を増加させ、第１ノードと第２ノードの間に接続されている抵抗による電圧降下の増加で出力電圧配線の電圧の増加を抑える。また、このような次段回路は、出力電圧配線の電圧が低下しようとしたときに電源電圧配線の電流を低下させ、第１ノードと第２ノードの間に接続されている抵抗による電圧降下の低下で出力電圧配線の電圧の低下を抑える。これにより、上記実施形態のセンサ駆動回路は、駆動能力の増加とフィードバック制御によるノイズ抑制を実現することができる。

上記実施形態のセンサ駆動回路は、第１トランジスタの制御端子と第２トランジスタの制御端子に同相のバイアス電圧が入力するように構成されていてもよい。より望ましくは、上記実施形態のセンサ駆動回路は、第１トランジスタの制御端子と第２トランジスタの制御端子に固定のバイアス電圧が入力するように構成されていてもよい。この場合、第１トランジスタと第２トランジスタに入力する制御電圧に差がないので、出力ノードの電圧の変動が抑えられる。

図１に示されるように、センサ駆動回路１は、センサ１００に駆動電圧Ｖｏｕｔを供給する回路であり、基準電圧配線Ｌ１、電源電圧配線Ｌ２、出力電圧配線Ｌ３、定電流源２、差動対トランジスタ部３、能動負荷トランジスタ部４、抵抗素子Ｒ１及び次段回路５を備える。センサ１００は、圧力、加速度又は磁気等の物理量に依存してインピーダンスが変化する複数のインピーダンス素子を有し、それらがブリッジ接続されている。センサ駆動回路１とセンサ１００は、１チップ化されている。

基準電圧配線Ｌ１は、基準電圧端子Ｔ１に接続されている。基準電圧端子Ｔ１には、接地電圧ＧＮＤが入力する。電源電圧配線Ｌ２は、電源電圧端子Ｔ２に接続されている。電源電圧端子Ｔ２には、電源電圧Ｖｃｃが入力する。

差動対トランジスタ部３は、第１トランジスタＴｒ１及び第２トランジスタＴｒ２を有する。第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、ｎ型ＭＯＳＦＥＴである。能動負荷トランジスタ部４は、第３トランジスタＴｒ３及び第４トランジスタＴｒ４を有する。第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、ｐ型ＭＯＳＦＥＴである。

定電流源２、第１トランジスタＴｒ１及び第３トランジスタＴｒ３は、基準電圧配線Ｌ１と電源電圧配線Ｌ２の間にこの順で直列に接続されている。定電流源２、第２トランジスタＴｒ２及び第４トランジスタＴｒ４は、基準電圧配線Ｌ１と電源電圧配線Ｌ２の間にこの順で直列に接続されている。定電流源２、第１トランジスタＴｒ１及び第３トランジスタＴｒ３で構成される直列経路は電源電圧配線Ｌ２の相対的に上流側に接続され、定電流源２、第２トランジスタＴｒ２及び第４トランジスタＴｒ４で構成される直列経路は電源電圧配線Ｌ２の相対的に下流側に接続されている。

定電流源２は、一端が基準電圧配線Ｌ１に接続され、他端が第１トランジスタＴｒ１のソース及び第２トランジスタＴｒ２のソースの双方に接続されるように構成されている。

第１トランジスタＴｒ１は、ソースが定電流源２に接続され、ドレインが中間ノードＮｉｎｔに接続され、ゲートに固定電圧ＶＫが入力するように構成されている。第３トランジスタＴｒ３は、ドレインが中間ノードＮｉｎｔに接続され、ソースが電源電圧配線Ｌ２の第１ノードＮ１に接続され、ゲートが第４トランジスタＴｒ４のゲートに接続されるように構成されている。第３トランジスタＴｒ３は、ドレインとゲートが短絡し、ダイオード接続されている。

第２トランジスタＴｒ２は、ソースが定電流源２に接続され、ドレインが出力ノードＮｏｕｔに接続され、ゲートに固定電圧ＶＫが入力するように構成されている。第４トランジスタＴｒ４は、ドレインが出力ノードＮｏｕｔに接続され、ソースが電源電圧配線Ｌ２の第２ノードＮ２に接続され、ゲートが第３トランジスタＴｒ３のゲートに接続されるように構成されている。

抵抗素子Ｒ１は、一端が第１ノードＮ１に接続され、他端が第２ノードＮ２に接続され、第１ノードＮ１と第２ノードＮ２の間に挿入されるように構成されている。

次段回路５は、ソースフォロア回路を構成しており、ｎ型ＭＯＳＦＥＴの第５トランジスタＴｒ５を有する。第５トランジスタＴｒ５は、ドレインが電源電圧配線Ｌ２の第２ノードＮ２に接続され、ソースがセンサ１００に接続され、ゲートが出力電圧配線Ｌ３に接続されるように構成されている。

次に、センサ駆動回路１が電源電圧Ｖｃｃに混入する高周波のノイズ（１ＭＨｚ〜４００ＭＨｚ程度）を抑制する動作を説明する。センサ駆動回路１が抑制する高周波のノイズとしては、放射ノイズ及び誘導ノイズがある。電源電圧端子Ｔ２にはワイヤハーネスに組み込まれている外部電線が接続されており、その外部電線を介して電源電圧端子Ｔ２に電源電圧Ｖｃｃが入力する。ワイヤハーネスの外部電線に放射ノイズが侵入すると、電源電圧Ｖｃｃにノイズが混入することがある。また、ワイヤハーネスには、外部電線の他にも複数の信号線が組み込まれている。このため、電源電圧Ｖｃｃを入力するための外部電線に他の信号線から誘導ノイズが侵入すると、電源電圧Ｖｃｃにノイズが混入することがある。

第３トランジスタＴｒ３がダイオード接続されているので、中間ノードＮｉｎｔの電圧Ｖｄ１は、第３トランジスタＴｒ３の略閾値電圧分が下がりながら、電源電圧Ｖｃｃに追随する。第２ノードＮ２の電圧Ｖ１は、抵抗素子Ｒ１に電流が流れることにより、抵抗素子Ｒ１での電圧降下分が下がりながら、電源電圧Ｖｃｃに追随する。このため、第４トランジスタＴｒ４のゲート・ソース間電圧は、電源電圧Ｖｃｃが変動しても、即ち、電源電圧Ｖｃｃにノイズが混入しても、略一定となる。また、抵抗素子Ｒ１での電圧降下により、第２ノードＮ２の電圧Ｖ１が第１ノードＮ１の電源電圧Ｖｃｃよりも低くなるので、定電流源２、第２トランジスタＴｒ２及び第４トランジスタＴｒ４の直列経路を流れる電流Ｉｄ２は、定電流源２、第１トランジスタＴｒ１及び第３トランジスタＴｒ３の直列経路を流れる電流Ｉｄ１よりも小さくなる。

図２に、第２トランジスタＴｒ２に対する第４トランジスタＴｒ４の負荷線を示す。第２ノードＮ２の電圧Ｖ１は、電源電圧Ｖｃｃの変動に追随して変動する。このため、電流Ｉｄ２の立ち上がり電圧は、即ち、電流Ｉｄ２が流れ始めるときの第４トランジスタＴｒ４の負荷線の立ち上がり電圧は、第２ノードＮ２の電圧Ｖ１の変動範囲に対応して大きく変動する。一方、第４トランジスタＴｒ４のゲート・ソース間電圧が一定となっているので、ｐ型ＭＯＳＦＥＴである第４トランジスタＴｒ４を流れる電流Ｉｄ２は、ドレイン・ソース間電圧（Ｖ１−Ｖｄ２）の増加に対して飽和するような特性となる。このため、図２に示されるように、第２トランジスタＴｒ２と第４トランジスタＴｒ４の特性の交点である出力ノードＮｏｕｔの出力電圧Ｖｄ２の変動が、第２ノードＮ２の電圧Ｖ１の変動に比して小さくなる。このように、電源電圧Ｖｃｃにノイズが混入し、第２ノードＮ２の電圧Ｖ１が大きく変動しても、出力ノードＮｏｕｔに出力される出力電圧Ｖｄ２の変動は小さい。

図１に示されるように、次段回路５のトランジスタＴｒ５は、駆動能力を増加させるだけでなく、出力電圧Ｖｄ２の変動をさらに抑え、安定した駆動電圧Ｖｏｕｔを生成するように動作する。次段回路５のトランジスタＴｒ５は、出力電圧Ｖｄ２が増加しようとすると電源電圧配線Ｌ２からの引き込み電流Ｉｄ３を増加させる。これにより、抵抗素子Ｒ１での電圧降下が大きくなり、第２ノードＮ２の電圧Ｖ１が低下し、出力電圧Ｖｄ２の増加が抑えられる。一方、次段回路５のトランジスタＴｒ５は、出力電圧Ｖｄ２が低下しようとすると電源電圧配線Ｌ２からの引き込み電流Ｉｄ３を低下させる。これにより、抵抗素子Ｒ１での電圧降下が小さくなり、第２ノードＮ２の電圧Ｖ１が増加し、出力電圧Ｖｄ２の低下が抑えられる。このように、次段回路５のトランジスタＴｒ５は、抵抗素子Ｒ１が第１ノードＮ１と第２ノードＮ２の間に挿入されていることにより、出力電圧Ｖｄ２の変動を抑えるようにフィードバック制御することができる。次段回路５は、駆動能力を増加するとともに、フィードバック制御による出力電圧Ｖｄ２の変動抑制を実現することができる。この結果、センサ駆動回路１は、電源電圧Ｖｃｃにノイズが混入しても、ノイズの影響が抑えられた駆動電圧Ｖｏｕｔをセンサ１００に供給することができる。

上記したように、出力ノードＮｏｕｔの出力電圧Ｖｄ２の変動を抑えるためには、第２トランジスタＴｒ２に対する負荷抵抗を大きくするのが望ましい。例えば、第２トランジスタＴｒ２に対する負荷抵抗を大きくするために、第４トランジスタＴｒ４のゲート長（Ｌ）とゲート幅（Ｗ）の形状比（Ｌ／Ｗ）が、第３トランジスタＴｒ３のゲート長（Ｌ）とゲート幅（Ｗ）の形状比（Ｌ／Ｗ）よりも大きくなるようにしてもよい。また、図３に示されるように、第２トランジスタＴｒ２に対する負荷抵抗を大きくするために、第４トランジスタＴｒ４のドレインと第２ノードＮ２の間に抵抗素子Ｒ２を挿入してもよい。あるいは、これらを組合せることで、第２トランジスタＴｒ２に対する負荷抵抗を大きくしてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：センサ駆動回路 ２：定電流源 ３：差動対トランジスタ部 ４：能動負荷トランジスタ部 ５：次段回路 ６：内部電源 １００：センサ Ｌ１：基準電圧配線 Ｌ２：電源電圧配線 Ｌ３：出力電圧配線 Ｎ１：第１ノード Ｎ２：第２ノード Ｎｉｎｔ：中間ノード Ｎｏｕｔ：出力ノード Ｒ１：抵抗素子 Ｔｒ１：第１トランジスタ Ｔｒ２：第２トランジスタ Ｔｒ３：第３トランジスタ Ｔｒ４：第４トランジスタ Ｔｒ５：第５トランジスタ

Claims (5)

1. センサに駆動電圧を提供するセンサ駆動回路であって、
   基準電圧配線、電源電圧配線、出力電圧配線、定電流源、第１及び第２トランジスタを有する差動対トランジスタ部、第３及び第４トランジスタを有する能動負荷トランジスタ部及び固定抵抗素子を備え、
   前記定電流源、前記第１トランジスタ及び前記第３トランジスタは、前記基準電圧配線と前記電源電圧配線の間にこの順で直列に接続されている第１直列経路を構成しており、
   前記定電流源、前記第２トランジスタ及び前記第４トランジスタは、前記基準電圧配線と前記電源電圧配線の間にこの順で直列に接続されている第２直列経路を構成しており、
   前記能動負荷トランジスタ部では、前記第３トランジスタがダイオード接続されており、前記第３トランジスタの制御電極と前記第４トランジスタの制御電極が接続されており、
   前記固定抵抗素子は、前記第１直列経路が前記電源電圧配線に接続する第１ノードと前記第２直列経路が前記電源電圧配線に接続する第２ノードの間に挿入されており、
   前記出力電圧配線は、前記第２トランジスタと前記第４トランジスタの間の出力ノードに接続されており、
   前記センサに提供される前記駆動電圧は、前記出力電圧配線の出力電圧に基づいて生成される、センサ駆動回路。
2. 前記電源電圧配線の前記第２ノードと前記出力電圧配線に接続されており、前記出力電圧配線の電圧が増加しようとしたときに前記電源電圧配線の電流を増加させ、前記出力電圧配線の電圧が低下しようとしたときに前記電源電圧配線の電流を低下させるように構成されている次段回路をさらに備える、請求項１に記載のセンサ駆動回路。
3. 前記次段回路は、ソースフォロア回路である、請求項２に記載のセンサ駆動回路。
4. 前記第１トランジスタ及び前記第２トランジスタは、ｎ型ＭＯＳＦＥＴであり、
   前記第３トランジスタ及び前記第４トランジスタは、ｐ型ＭＯＳＦＥＴである、請求項１〜３のいずれか一項に記載のセンサ駆動回路。
5. 前記第１トランジスタの制御端子と前記第２トランジスタの制御端子に、同相のバイアス電圧が入力するように構成されている、請求項１〜４のいずれか一項に記載のセンサ駆動回路。

Images