JP6406450B2 - Esd保護装置およびesd保護装置の製造方法 - Google Patents
Esd保護装置およびesd保護装置の製造方法 Download PDFInfo
- Publication number
- JP6406450B2 JP6406450B2 JP2017525159A JP2017525159A JP6406450B2 JP 6406450 B2 JP6406450 B2 JP 6406450B2 JP 2017525159 A JP2017525159 A JP 2017525159A JP 2017525159 A JP2017525159 A JP 2017525159A JP 6406450 B2 JP6406450 B2 JP 6406450B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- esd protection
- auxiliary electrode
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/026—Spark gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Description
図1(A)、(B)に、第1実施形態にかかるESD保護装置100を示す。ただし、図1(A)、(B)は、いずれもESD保護装置100の断面図であり、図1(B)は図1(A)のX-X部分を示している。
絶縁層3a〜3gを形成するためのセラミックグリーンシートを作製した。セラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いた。まず、各素材を所定の組成になるよう調合、混合し、800〜1000℃で仮焼した。次に、得られた仮焼粉末を、ジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。次に、得られたセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合してセラミックスラリーを得た。次に、得られたセラミックスラリーを、ドクターブレート゛法により成形し、厚さ10μmと50μmのセラミックグリーンシートを得た。なお、これらのセラミックグリーンシートは、多数個のESD保護装置100を一括して作製するためのマザーシートであり、後の工程で個々の素子に分割される。
第1放電電極1および第2放電電極2を形成するための導電性ペーストを作製した。具体的には、平均粒径1μmのCu粉末40重量%と、平均粒径3μmのCu粉末40重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル20重量%とを調合し、三本ロールにより混合することにより、放電電極用導電性ペーストを作製した。
放電補助電極6を形成するための混合ペーストを作製した。具体的には、Cu粉末からなるコアにAl203粉末がシェルとして被覆(コート)された平均粒径約2μmのコア/シェル粉と、Ba、Al、Siを中心とした組成からなる平均粒径6μmのセラミック粉とを、70:30体積%の割合で調合し、バインダー樹脂と溶剤を添加し、三本ロールで撹拌、混合して、放電補助電極用の混合ペーストを得た。なお、混合ペーストにおいて、コア/シェル粉およびセラミック粉と、エチルセルロースなどからなるバインダー樹脂および溶剤との割合は、80:20体積%とした。
空洞4、7を形成するための空洞形成用ペーストを作製した。具体的には、平均粒径1μmの架橋アクリル樹脂ビーズを38重量%と、ターピネオール中にエトセル樹脂を10体積%溶解した有機ビヒクル62重量%とを調合し、三本ロールにより混合して、空洞形成用ペーストを得た。
外部電極8、9を形成するための導電性ペーストを作製した。具体的には、平均粒径が約1μのCu粉末を80重量%と、転移点が620℃、軟化点が720℃で平均粒径が約1μのホウケイ酸アルカリ系ガラスフリットを5重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを15重量%とを調合し、三本ロールにより混合することにより、外部電極用導電性ペーストを作製した。
絶縁層3dに放電補助電極6を形成するため、セラミックグリーンシートに加工を施した。具体的には、厚さ10μmのセラミックグリーンシートに対し、たとえば機械加工やレーザー加工により、直径100μmの貫通穴5を形成した。なお、放電補助電極6が形成された絶縁層3dの厚みは、小さいほどEDS応答性が良くなり、低い電圧で放電する。上述したとおり、本実施形態においては、絶縁層3dの厚みをセラミックグリーンシートの段階で10μmとした。次に、絶縁層3d用のセラミックグリーンシートに形成された貫通穴5に、上述した放電補助電極用混合ペーストを充填して乾燥させた。
絶縁層3cに空洞4、絶縁層3eに空洞7を形成するため、それぞれのセラミックグリーンシートに加工を施した。具体的には、厚さ50μmのセラミックグリーンシートに対し、たとえば機械加工やレーザー加工により、直径200μmの貫通穴を形成した。次に、絶縁層3c、3e用のセラミックグリーンシートに形成された貫通穴に、それぞれ、上述した空洞形成用ペーストを充填して乾燥させた。
貫通穴5に放電補助電極用ペーストが充填された絶縁層3d用のグリーンシート上に、第1放電電極1を形成するために、上述した放電電極用導電性ペーストを所望の形状にスクリーン印刷した。同様に、貫通穴に空洞形成用ペーストが充填された絶縁層3c用のグリーンシート上に、第2放電電極2を形成するために、上述した放電電極用導電性ペーストを所望の形状にスクリーン印刷した。
絶縁層3a〜3g用のセラミックグリーンシートを順番に積層し、圧着し、未焼成のマザー積層体を作製した。未焼成のマザー積層体は、厚みが約0.3mmになった。
未焼成のマザー積層体を、縦1.0mm、横0.5mmの個々の積層体にカットした。
未焼成の個々の積層体を、N2雰囲気において、所定の焼成プロファイルで焼成し、個々の多層基板3を作製した。なお、焼成雰囲気は、大気雰囲気であっても良い。
多層基板3の両端に、外部電極8、9を形成した。具体的には、まず、多層基板3の両端に、外部電極用導電性ペーストを塗布し、焼付けた。続いて、その上に、電解めっきにより、Ni−Snめっき層を形成した。
Ag、Pd、Pt、Al、Ni、Wや、これらの組合せであっても良い。ただし、熱伝導率が高い金属が好ましく、その観点からは、Cu、Agが好ましい。
実施例にかかる試料として、第1実施形態のESD保護装置100を300個用意した。
実施例にかかる試料として、第1実施形態のESD保護装置100を150個用意した。
図2(A)〜(F)に、第2実施形態〜第7実施形態にかかるESD保護装置200〜700を示す。ただし、図2(A)〜(F)は、それぞれ、図1(B)と同様に、絶縁層3e部分の断面図である。
図3(A)、(B)に、第8実施形態にかかるESD保護装置800を示す。ただし、図3(A)、(B)は、いずれもESD保護装置800の断面図であり、図3(B)は図3(A)のX-X部分を示している。
図4(A)、(B)に、第9実施形態にかかるESD保護装置900を示す。ただし、図4(A)、(B)は、いずれもESD保護装置900の断面図であり、図4(B)は図4(A)のX-X部分を示している。
1a、31a、41a、51a、61a、71a、81a・・・(第1放電電極の)放電部
2、32、42、52、62、72、82・・・第2放電電極
2a、32a、42a、52a、62a、72a、82a・・・(第2放電電極の)放電部
3・・・多層基板
3a〜3g・・・絶縁層
4、7、14、17・・・空洞
5・・・貫通穴
6・・・放電補助電極
8、9・・・外部電極
100、200、300、400、500、600、700、800、900・・・ESD保護装置
Claims (7)
- 複数の絶縁層が積層された多層基板と、
前記多層基板の異なる層間にそれぞれ配置され、それぞれ先端近傍に放電部を有する第1放電電極および第2放電電極と、
少なくとも1つの前記絶縁層の表裏主面間を貫通して形成された貫通穴と、
前記貫通穴に充填された放電補助電極と、を備え、
前記放電補助電極を間に挟んで、前記第1放電電極の前記放電部と、前記第2放電電極の前記放電部とが、前記絶縁層の積層方向に対向して配置されたESD保護装置であって、
前記多層基板内部の、前記第1放電電極の前記放電部の前記放電補助電極と反対側の部分、および、前記第2放電電極の前記放電部の前記放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されているESD保護装置。 - 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記放電補助電極が、前記第1放電電極の前記放電部、および/または、前記第2放電電極の前記放電部と、部分的に重なっており、
前記放電補助電極が前記放電部と重なっていない部分において、前記放電補助電極が前記空洞と直接に接している、請求項1に記載されたESD保護装置。 - 前記多層基板内部の、前記第1放電電極の前記放電部の前記放電補助電極と反対側の部分、および、前記第2放電電極の前記放電部の前記放電補助電極と反対側の部分の両方に、空洞が形成されている、請求項1または2に記載されたESD保護装置。
- 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記空洞と前記放電補助電極とが、同一の形状かつ同一の大きさで、重なっている、請求項1ないし3のいずれか1項に記載されたESD保護装置。
- 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記空洞の大きさが前記放電補助電極の大きさよりも大きく、前記空洞が前記放電補助電極を内包している、請求項1ないし3のいずれか1項に記載されたESD保護装置。
- 前記放電補助電極が、導電性粒子、半導体粒子、無機材料により被覆された導電性粒子、絶縁性粒子から選ばれる少なくとも1つの固形成分を含む、請求項1ないし5のいずれか1項に記載されたESD保護装置。
- 多層基板内部の、第1放電電極の放電部の放電補助電極と反対側の部分、および、第2放電電極の放電部の放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されたESD保護装置の製造方法であって、
セラミックグリーンシートを作製する工程と、
放電電極用導電性ペーストを作製する工程と、
放電補助電極用混合ペーストを作製する工程と、
焼成することにより消失する空洞形成用ペーストを作製する工程と、
前記セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、当該貫通穴に前記放電補助電極用混合ペーストを充填する工程と、
前記セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、当該貫通穴に前記空洞形成用ペーストを充填する工程と、
前記セラミックグリーンシートの所定のものの少なくとも一方の主面に、前記放電電極用導電性ペーストを所定の形状に印刷する工程と、
前記セラミックグリーンシートを所定の順番に積層し、未焼成の積層体を作製する工程と、
前記未焼成の積層体を焼成し、多層基板を作製する工程と、を備えたESD保護装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015125176 | 2015-06-22 | ||
JP2015125176 | 2015-06-22 | ||
PCT/JP2016/066925 WO2016208383A1 (ja) | 2015-06-22 | 2016-06-07 | Esd保護装置およびesd保護装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016208383A1 JPWO2016208383A1 (ja) | 2017-12-28 |
JP6406450B2 true JP6406450B2 (ja) | 2018-10-17 |
Family
ID=57585694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017525159A Active JP6406450B2 (ja) | 2015-06-22 | 2016-06-07 | Esd保護装置およびesd保護装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10320154B2 (ja) |
JP (1) | JP6406450B2 (ja) |
CN (1) | CN207719587U (ja) |
WO (1) | WO2016208383A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015116278A1 (de) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2061123B1 (en) * | 2007-05-28 | 2014-12-03 | Murata Manufacturing Co. Ltd. | Esd protection device |
JP5088029B2 (ja) * | 2007-07-19 | 2012-12-05 | Tdk株式会社 | バリスタ |
TW200952301A (en) * | 2008-06-02 | 2009-12-16 | Inpaq Technology Co Ltd | Electro-static discharge protection device with low temperature co-fire ceramic and manufacturing method thereof |
DE102009010212B4 (de) * | 2009-02-23 | 2017-12-07 | Epcos Ag | Elektrisches Vielschichtbauelement |
WO2011096335A1 (ja) | 2010-02-04 | 2011-08-11 | 株式会社 村田製作所 | Esd保護装置の製造方法及びesd保護装置 |
JP5660412B2 (ja) | 2011-08-29 | 2015-01-28 | 株式会社村田製作所 | Esd保護デバイス |
WO2013065672A1 (ja) * | 2011-11-01 | 2013-05-10 | 株式会社 村田製作所 | Esd保護デバイス |
JP5971416B2 (ja) | 2013-06-24 | 2016-08-17 | 株式会社村田製作所 | Esd保護装置 |
WO2015005100A1 (ja) | 2013-07-08 | 2015-01-15 | 株式会社村田製作所 | Esd保護装置 |
-
2016
- 2016-06-07 JP JP2017525159A patent/JP6406450B2/ja active Active
- 2016-06-07 WO PCT/JP2016/066925 patent/WO2016208383A1/ja active Application Filing
- 2016-06-07 CN CN201690000867.XU patent/CN207719587U/zh active Active
-
2017
- 2017-10-27 US US15/795,385 patent/US10320154B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180062354A1 (en) | 2018-03-01 |
CN207719587U (zh) | 2018-08-10 |
JPWO2016208383A1 (ja) | 2017-12-28 |
US10320154B2 (en) | 2019-06-11 |
WO2016208383A1 (ja) | 2016-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011096335A1 (ja) | Esd保護装置の製造方法及びesd保護装置 | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP5954490B2 (ja) | 静電気対策素子 | |
WO2013054629A1 (ja) | 静電気対策素子 | |
JP6406450B2 (ja) | Esd保護装置およびesd保護装置の製造方法 | |
US10292250B2 (en) | ESD protection device | |
WO2016098623A1 (ja) | Esd保護装置およびその製造方法 | |
JP2011187439A (ja) | Esd保護装置 | |
WO2015087394A1 (ja) | Esd保護デバイスとその製造方法 | |
JP2016042436A (ja) | 静電気対策素子 | |
JP6540269B2 (ja) | Esd保護装置 | |
JP5605413B2 (ja) | Esd保護デバイスとその製造方法 | |
JP5757372B2 (ja) | Esd保護デバイス | |
WO2017006689A1 (ja) | Esd保護装置 | |
JP6048055B2 (ja) | Esd保護デバイスとその製造方法 | |
JP6428938B2 (ja) | Esd保護装置 | |
JP6365205B2 (ja) | 静電気対策素子 | |
US20180103532A1 (en) | Esd protection device | |
JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
JP5884950B2 (ja) | Esd保護装置 | |
JP2018185918A (ja) | Esd保護デバイスおよびesd保護デバイスの製造方法 | |
JP6274361B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5644829B2 (ja) | Esd保護デバイスとその製造方法 | |
JP2013161983A (ja) | 積層電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6406450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |