JP6406450B2 - Esd保護装置およびesd保護装置の製造方法 - Google Patents

Esd保護装置およびesd保護装置の製造方法 Download PDF

Info

Publication number
JP6406450B2
JP6406450B2 JP2017525159A JP2017525159A JP6406450B2 JP 6406450 B2 JP6406450 B2 JP 6406450B2 JP 2017525159 A JP2017525159 A JP 2017525159A JP 2017525159 A JP2017525159 A JP 2017525159A JP 6406450 B2 JP6406450 B2 JP 6406450B2
Authority
JP
Japan
Prior art keywords
discharge
electrode
esd protection
auxiliary electrode
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017525159A
Other languages
English (en)
Other versions
JPWO2016208383A1 (ja
Inventor
武 三木
武 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016208383A1 publication Critical patent/JPWO2016208383A1/ja
Application granted granted Critical
Publication of JP6406450B2 publication Critical patent/JP6406450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00Details of spark gaps
    • H01T1/20Means for starting arc or facilitating ignition of spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T2/00Spark gaps comprising auxiliary triggering means
    • H01T2/02Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/026Spark gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、ESD保護装置に関し、さらに詳しくは、IR劣化が抑制されたESD保護装置に関する。
また、本発明は、ESD保護装置の製造方法に関し、さらに詳しくは、IR劣化が抑制されたESD保護装置の製造方法に関する。
電子機器においては、ESD(Electro-Static Discharge;静電気放電)に対する対策が重要である。ESDとは、帯電した物体(人体など)が、他の物体(電子機器など)に接触した場合、あるいは極めて近くに接近した場合に、帯電した物体から他の物体に対して発生する、激しい放電現象である。電子機器に対してESDが発生すると、電子機器が損傷したり、電子機器が誤作動したりする場合があるため対策が必要になる。
電子機器におけるESD対策として、ESD保護装置(ESD保護部品)の使用がある。ESD保護装置は、1対の放電電極を離間して対向させた構造からなり、電子機器において、たとえば、信号線路とグランド(接地)との間に接続して使用される。
ESD保護装置は、通常の使用状態では高い抵抗をもっており、信号が信号線路からESD保護装置を介してグランドに流れることはない。しかしながら、電子機器に対してESDが発生し、信号線路に過大な電圧が加わると、ESD保護装置の放電電極間で放電が発生し、静電気を信号線路からグランドに放出することができる。
このようなESD保護装置が、特許文献1(WO2011/096335A1公報)に開示されている。図5に、特許文献1に開示されたESD保護装置1000を示す。ESD保護装置1000は、絶縁層101〜103が積層された多層基板104の内部に、放電補助電極(混合部)105を間に挟んで、第1放電電極(面内接続導体)106と第2放電電極(面内接続導体)107とが対向して配置された構造からなる。放電補助電極105は、通常の使用状態では高い抵抗を示すが、第1放電電極106と第2放電電極107との間に予め定められた閾値以上の電圧が印加されると、第1放電電極106と第2放電電極107との間で放電を発現させる。
ESD保護装置1000の放電補助電極105には、複数の微小な空隙が分散して形成されている。空隙は、短絡の防止や、ピーク電圧値などのESD特性を調整するためのものであると説明されている。
また、別のESD保護装置が、特許文献2(WO2014/208215A1公報)に開示されている。図6に、特許文献2に開示されたESD保護装置1100を示す。ESD保護装置1100は、第1配線201aに接続された第1ビア導体202aと、第2配線201bに接続された第2ビア導体202bとが、第1絶縁層203aと第2絶縁層203bとの間に形成された放電ギャップ部204において、対向して配置された構造からなる。放電ギャップ部204は、中央に設けられた空洞205が放電補助電極206によって取り囲まれた構造からなる。
ESD保護装置1100において、放電ギャップ部204の空洞205が放電補助電極206によって取り囲まれた構造は、放電を生じやすくするためのものであると説明されている。
WO2011/096335A1公報 WO2014/208215A1公報
ESD保護装置の特性として、通常使用時に放電や短絡をせず、予め定められた閾値電圧を超えた場合に確実に放電すること、また、放電しても、放電補助電極などがIR劣化(熱に伴う絶縁抵抗劣化)を起こさず、その後も使用を継続できることなどが求められる。
しかしながら、特許文献1に開示されたESD保護装置1000は、放電補助電極105の周囲が、絶縁層102と、第1放電電極106と、第2放電電極107とにより完全に覆われているため、たとえ放電補助電極105に微小な空隙が形成されていても、放電が起こると、放電に伴い発生した熱を逃がすことができず、熱により放電補助電極105などにIR劣化が起こってしまう場合があった。すなわち、ESD保護装置1000には、繰り返して使用できないという問題があった。
一方、特許文献2に開示されたESD保護装置1100は、放電ギャップ部204に空洞205が形成されており、第1ビア導体202aと第2ビア導体202bとの間に放電が起こっても、空洞205を経由して放電に伴い発生した熱を逃がすことができる。しかしながら、ESD保護装置1100において、放電を開始する閾値電圧を低く設定したい場合には、放電補助電極206の厚みを小さくしなければならず、その場合には、必然的に空洞205の高さも小さくなる。そして、空洞205の高さが小さくなると、第1ビア導体202aと第2ビア導体202bとの間で短絡が発生してしまう虞があった。すなわち、ESD保護装置1100には、短絡耐性が低いという問題があった。
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明のESD保護装置は、複数の絶縁層が積層された多層基板と、多層基板の異なる層間にそれぞれ配置され、それぞれ先端近傍に放電部を有する第1放電電極および第2放電電極と、少なくとも1つの絶縁層の表裏主面間を貫通して形成された貫通穴と、貫通穴に充填された放電補助電極と、を備え、放電補助電極を間に挟んで、第1放電電極の放電部と、第2放電電極の放電部とが、絶縁層の積層方向に対向して配置され、多層基板内部の、第1放電電極の放電部の放電補助電極と反対側の部分、および、第2放電電極の放電部の前記放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されたものとした。
多層基板を絶縁層の積層方向に透視した場合に、放電補助電極が、第1放電電極の放電部、および/または、第2放電電極の放電部と、部分的に重なっており、放補助電極と放電部とが重なっていない部分において、放電補助電極が空洞と直接に接しているものとすることができる。この場合には、放電補助電極が空洞と直接に接している部分から、放電に伴い発生した熱を放電補助電極から空洞へ逃がすことができ、IR劣化をより確実に抑制することができる。
多層基板内部の、第1放電電極の放電部の放電補助電極と反対側の部分、および、第2放電電極の放電部の放電補助電極と反対側の部分の両方に、空洞が形成されていても良い。この場合には、放電に伴い発生した熱を2つの空洞を経由して逃がすことができるため、IR劣化をより確実に抑制することができる。
多層基板を絶縁層の積層方向に透視した場合に、空洞と放電補助電極とが、同一の形状かつ同一の大きさで、重なったものとすることができる。この場合には、空洞や放電補助電極を形成するための貫通穴の形成に同一の治具(たとえば同一径のパンチ)を使用することができ、ESD保護装置の生産性が向上する。
あるいは、多層基板を絶縁層の積層方向に透視した場合に、空洞の大きさが放電補助電極の大きさよりも大きく、空洞が放電補助電極を内包したものとすることができる。この場合には、空洞の体積が大きくなるため、IR劣化をより確実に抑制することができる。
放電補助電極は、たとえば、導電性粒子、半導体粒子、無機材料により被覆された導電性粒子、絶縁性粒子から選ばれる少なくとも1つの固形成分を含むものとすることができる。この場合には、第1放電電極と第2放電電極との間の電圧が予め定められた閾値電圧を超えた場合に、第1放電電極と第2放電電極との間に確実に放電を発現させることができる。
また、本発明のESD保護装置の製造方法は、上述した従来の問題を解決するための手段として、多層基板内部の、第1放電電極の放電部の放電補助電極と反対側の部分、および、第2放電電極の放電部の放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されたESD保護装置を製造するにあたり、セラミックグリーンシートを作製する工程と、放電電極用導電性ペーストを作製する工程と、放電補助電極用混合ペーストを作製する工程と、焼成することにより消失する空洞形成用ペーストを作製する工程と、セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、その貫通穴に放電補助電極用混合ペーストを充填する工程と、セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、その貫通穴に前記空洞形成用ペーストを充填する工程と、セラミックグリーンシートの所定のものの少なくとも一方の主面に、放電電極用導電性ペーストを所定の形状に印刷する工程と、セラミックグリーンシートを所定の順番に積層し、未焼成の積層体を作製する工程と、未焼成の積層体を焼成し、多層基板を作製する工程と、を備えるようにした。
本発明のESD保護装置は、放電に伴い発生した熱を、空洞を経由して逃がすことができるため、IR劣化が抑制されている。
また、本発明のESD保護装置の製造方法によれば、IR劣化が抑制されたESD保護装置を製造することができる。
図1(A)および(B)は、それぞれ、第1実施形態にかかるESD保護装置100を示す断面図である。ただし、図1(B)は、図1(A)のX−X部分を示している。 図2(A)〜(F)は、それぞれ、第2実施形態〜第7実施形態にかかるESD保護装置200〜700を示す断面図である。 図3(A)および(B)は、それぞれ、第8実施形態にかかるESD保護装置800を示す断面図である。ただし、図3(B)は、図3(A)のX−X部分を示している。 図4(A)および(B)は、それぞれ、第9実施形態にかかるESD保護装置900を示す断面図である。ただし、図4(B)は、図4(A)のX−X部分を示している。 図5は、従来のESD保護装置1000を示す断面図である。 図6は、従来のESD保護装置1100を示す断面図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
[第1実施形態]
図1(A)、(B)に、第1実施形態にかかるESD保護装置100を示す。ただし、図1(A)、(B)は、いずれもESD保護装置100の断面図であり、図1(B)は図1(A)のX-X部分を示している。
ESD保護装置100は、第1放電電極1および第2放電電極2を備える。第1放電電極1は、先端近傍に放電部1aを有する。第2放電電極2は、先端近傍に放電部2aを有する。第1放電電極1および第2放電電極2は、たとえば、Cuを主成分とする金属により形成されている。
ESD保護装置100は、絶縁層3a〜3gが積層一体化された多層基板3を備える。絶縁層3a〜3gは、たとえば、セラミックにより形成されている。本実施形態においては、絶縁層3a〜3gは7層からなるが、層数は任意であり7層には限られない。
絶縁層3aは、多層基板3の最下層に配置されている。
絶縁層3bは、多層基板3の下から2層目に配置されている。
絶縁層3cは、上下主面間を貫通して、空洞4が形成されている。本実施形態においては、空洞4は円筒形に形成されている。
絶縁層3cと絶縁層3dとの層間に、第2放電電極2が配置されている。第2放電電極は帯状に形成されている。第2放電電極2は、放電部2aが、後述する放電補助電極6と部分的に重なっている。
絶縁層3dは、上下主面間を貫通して、貫通穴5が形成されている。本実施形態においては、貫通穴5は円筒状に形成されている。そして、絶縁層3dに形成された貫通穴5には、放電補助電極6が充填されている。
放電補助電極6は、通常使用時は絶縁性を示すが、第1放電電極1と第2放電電極2との間の電圧が予め定められた閾値電圧を超えた場合に、第1放電電極1の放電部1aと第2放電電極の放電部2bとの間に放電を発現させるためのものである。
放電補助電極6は、たとえば、導電性粒子、半導体粒子、無機材料により被覆された導電性粒子、絶縁性粒子などから選ばれる少なくとも1つの固形成分を含んでいる。導電性粒子とは、たとえば、Cu粒子やAg粒子などである。半導体粒子とは、たとえば、SiC、ZnOなどの粒子である。無機材料により被覆された導電性粒子とは、たとえば、Al粒子が被覆(コート)されたCu粒子やAg粒子などである。絶縁性粒子とは、たとえば、絶縁性セラミックなどの粒子である。放電補助電極6には、複数の微小な空隙が分散して形成されていても良い。
絶縁層3dと絶縁層3eとの層間に、第1放電電極1が配置されている。第1放電電極は帯状に形成されている。第1放電電極1は、放電部1aが、放電補助電極6と部分的に重なっている。
絶縁層3eは、上下主面間を貫通して、空洞7が形成されている。空洞7は、円筒状に形成されている。
絶縁層3fは、多層基板3の上から2層目に配置されている。
絶縁層3eは、多層基板3の最上層に配置されている。
多層基板3の両端には、外部電極8、9が形成されている。外部電極8は第1放電電極1に接続され、外部電極9は第2放電電極2に接続されている。外部電極8、9は、たとえば、Cuなどを主成分とする金属により形成され、表面にNi−Snなどのめっき層が形成されている。
上述した構造からなる、第1実施形態にかかるESD保護装置100は、電子機器に対してESDが発生し、第1放電電極1と第2放電電極2との間に過大な電圧が印加されると、第1放電電極1の放電部1aと第2放電電極の放電部2aとの放電が発生する。
このとき、放電に伴い発生した熱により、放電補助電極6の温度が上昇する。しかしながら、ESD保護装置100においては、放電補助電極6が空洞4、7に挟まれているため、効率的に熱を放散させることができ、放電補助電極6などがIR劣化を起こすことがない。より具体的には、放電補助電極6の熱の一部は、直接、空洞4、7に伝わったうえで放散される。また、放電補助電極6の熱の別の一部は、第1放電電極1の放電部1aや、第2放電電極の放電部2bや、絶縁層3dを経由して、空洞部4、7に伝わったうえで放散される。また、放電補助電極6の熱の別の一部は、第1放電電極1の放電部1aや、第2放電電極の放電部2b、絶縁層3dを経由して、第1放電電極1、第2放電電極2を伝わって放散される。さらに、放電補助電極6の熱の別の一部は、絶縁層3dを経由して放散される。
ESD保護装置100は、放電によるIR劣化が抑制されているため、放電した後も、繰り返して使用することができる。
上述した構造からなる、第1実施形態にかかるESD保護装置100は、たとえば、次の方法で製造することができる。
(1)セラミックグリーンシートの作製
絶縁層3a〜3gを形成するためのセラミックグリーンシートを作製した。セラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いた。まず、各素材を所定の組成になるよう調合、混合し、800〜1000℃で仮焼した。次に、得られた仮焼粉末を、ジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。次に、得られたセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合してセラミックスラリーを得た。次に、得られたセラミックスラリーを、ドクターブレート゛法により成形し、厚さ10μmと50μmのセラミックグリーンシートを得た。なお、これらのセラミックグリーンシートは、多数個のESD保護装置100を一括して作製するためのマザーシートであり、後の工程で個々の素子に分割される。
(2)放電電極用導電性ペーストの作製
第1放電電極1および第2放電電極2を形成するための導電性ペーストを作製した。具体的には、平均粒径1μmのCu粉末40重量%と、平均粒径3μmのCu粉末40重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル20重量%とを調合し、三本ロールにより混合することにより、放電電極用導電性ペーストを作製した。
(3)放電補助電極用混合ペーストの作製
放電補助電極6を形成するための混合ペーストを作製した。具体的には、Cu粉末からなるコアにAl粉末がシェルとして被覆(コート)された平均粒径約2μmのコア/シェル粉と、Ba、Al、Siを中心とした組成からなる平均粒径6μmのセラミック粉とを、70:30体積%の割合で調合し、バインダー樹脂と溶剤を添加し、三本ロールで撹拌、混合して、放電補助電極用の混合ペーストを得た。なお、混合ペーストにおいて、コア/シェル粉およびセラミック粉と、エチルセルロースなどからなるバインダー樹脂および溶剤との割合は、80:20体積%とした。
(4)空洞形成用ペーストの作製
空洞4、7を形成するための空洞形成用ペーストを作製した。具体的には、平均粒径1μmの架橋アクリル樹脂ビーズを38重量%と、ターピネオール中にエトセル樹脂を10体積%溶解した有機ビヒクル62重量%とを調合し、三本ロールにより混合して、空洞形成用ペーストを得た。
(5)外部電極用導電性ペーストの作製
外部電極8、9を形成するための導電性ペーストを作製した。具体的には、平均粒径が約1μのCu粉末を80重量%と、転移点が620℃、軟化点が720℃で平均粒径が約1μのホウケイ酸アルカリ系ガラスフリットを5重量%と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを15重量%とを調合し、三本ロールにより混合することにより、外部電極用導電性ペーストを作製した。
(6)貫通穴の形成および放電補助電極用ペーストの充填
絶縁層3dに放電補助電極6を形成するため、セラミックグリーンシートに加工を施した。具体的には、厚さ10μmのセラミックグリーンシートに対し、たとえば機械加工やレーザー加工により、直径100μmの貫通穴5を形成した。なお、放電補助電極6が形成された絶縁層3dの厚みは、小さいほどEDS応答性が良くなり、低い電圧で放電する。上述したとおり、本実施形態においては、絶縁層3dの厚みをセラミックグリーンシートの段階で10μmとした。次に、絶縁層3d用のセラミックグリーンシートに形成された貫通穴5に、上述した放電補助電極用混合ペーストを充填して乾燥させた。
(7)貫通穴の形成および空洞形成用ペーストの充填
絶縁層3cに空洞4、絶縁層3eに空洞7を形成するため、それぞれのセラミックグリーンシートに加工を施した。具体的には、厚さ50μmのセラミックグリーンシートに対し、たとえば機械加工やレーザー加工により、直径200μmの貫通穴を形成した。次に、絶縁層3c、3e用のセラミックグリーンシートに形成された貫通穴に、それぞれ、上述した空洞形成用ペーストを充填して乾燥させた。
(8)放電電極用導電性ペーストの印刷
貫通穴5に放電補助電極用ペーストが充填された絶縁層3d用のグリーンシート上に、第1放電電極1を形成するために、上述した放電電極用導電性ペーストを所望の形状にスクリーン印刷した。同様に、貫通穴に空洞形成用ペーストが充填された絶縁層3c用のグリーンシート上に、第2放電電極2を形成するために、上述した放電電極用導電性ペーストを所望の形状にスクリーン印刷した。
(9)セラミックグリーンシートの積層・圧着
絶縁層3a〜3g用のセラミックグリーンシートを順番に積層し、圧着し、未焼成のマザー積層体を作製した。未焼成のマザー積層体は、厚みが約0.3mmになった。
(10)カット
未焼成のマザー積層体を、縦1.0mm、横0.5mmの個々の積層体にカットした。
(11)焼成
未焼成の個々の積層体を、N雰囲気において、所定の焼成プロファイルで焼成し、個々の多層基板3を作製した。なお、焼成雰囲気は、大気雰囲気であっても良い。
(12)外部電極の形成
多層基板3の両端に、外部電極8、9を形成した。具体的には、まず、多層基板3の両端に、外部電極用導電性ペーストを塗布し、焼付けた。続いて、その上に、電解めっきにより、Ni−Snめっき層を形成した。
以上により、第1実施形態にかかるESD保護装置100が完成した。
なお、上記製造方法においては、多層基板3(絶縁層3a〜3g)に用いるセラミック材料として、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いたが、セラミック材料の種類は任意であり、上記のものには限られない。たとえば、セラミック材料として、Al、コーディエライト、ムライト、フォレステライト、CaZrOなどにガラスなどを加えたLTCC(Low Temperature Co-fired Ceramics;低温焼結セラミック)材料や、Al、コーディエライト、ムライト、フォレストライトなどのHTCC(High Temperature Co-fired Ceramics;高温焼結セラミック)材料や、フェライト材料や、誘電体材料や、樹脂材料などを使用しても良い。
また、放電電極や外部電極の主成分となる金属も、Cuには限定されず、
Ag、Pd、Pt、Al、Ni、Wや、これらの組合せであっても良い。ただし、熱伝導率が高い金属が好ましく、その観点からは、Cu、Agが好ましい。
また、放電補助電極は、無機材料により被覆された導電性粒子(Cu粉末からなるコアにAl粉末がシェルとして被覆されたコア/シェル粉)と絶縁性粒子(セラミック粉)の組合せには限られず、導電性粒子、半導体粒子、無機材料により被覆された導電性粒子、絶縁性粒子などの中から、任意に選んだ、1つ、または、複数の組合せにより構成することができる。また、放電補助電極用複合ペーストに、予めアクリル樹脂ビーズなどの高温により消失するビーズを含有させておき、放電補助電極に、複数の微小な空隙を分散して形成しても良い。
本発明の有効性を確認するために、以下の実験をおこなった。
[実験例1]
実施例にかかる試料として、第1実施形態のESD保護装置100を300個用意した。
比較例にかかる試料として、第1実施形態のESD保護装置100から、空洞4と空洞7とを取り除いたESD保護装置を300個用意した。比較例のESD保護装置の他の部分の構成は、第1実施形態にかかるESD保護装置100と同じにした。
実験例1では、印加するESDの電圧を変化させて、動作率を調べた。印加するESDの電圧は、2.0kV、2.5kV、3.0kVの3種類とし、各試料の数は100個とした。具体的には、IEC規格(IEC61000−4−2)に従い、接触放電によりESDを印加し、各電圧での動作率を調べた。
実施例および比較例の動作率を表1に示す。なお、表1には、動作率が、10%未満の場合を「×」、10%以上、50%未満の場合を「△」、50%以上、80%未満の場合を「○」、80%以上の場合を「◎」で示した。
Figure 0006406450
表1から分かるように、実施例および比較例とも、2.0kVで50%以上、80%未満、2.5kVで80%以上の動作率を示した。
[実験例2]
実施例にかかる試料として、第1実施形態のESD保護装置100を150個用意した。
比較例にかかる試料として、第1実施形態のESD保護装置100から、空洞4と空洞7とを取り除いたESD保護装置を150個用意した。比較例のESD保護装置の他の部分の構成は、第1実施形態にかかるESD保護装置100と同じにした。
実験例2では、各ESD保護装置に100回のESDを連続して印加した。印加するESDの電圧は、8kV、10kV、12kVの3種類とし、各試料の数は50個とした。具体的には、IEC規格(IEC61000−4−2)に従い、接触放電によりESDを100連続して印加し、電圧印加終了後の良品率を調べた。
実施例および比較例の良品率を表2に示す。なお、表1には、良品率が、10%未満の場合を「×」、10%以上、50%未満の場合を「△」、50%以上、80%未満の場合を「○」、80%以上の場合を「◎」で示した。
Figure 0006406450
表2にから分かるように、実施例においては、8kVのESD印加を100回繰り返しても、80%以上の良品率を維持することができた。また、実施例においては、10kVのESD印加を100回繰り返しても、50%以上の良品率を維持することができた。
これに対し、比較例では、8kVのESD印加を100回繰り返すことにより、良品率が50%未満に低下してしまった。
以上より、本発明のESD保護装置は、IR劣化が抑制されていることが確認できた。
[第2実施形態〜第7実施形態]
図2(A)〜(F)に、第2実施形態〜第7実施形態にかかるESD保護装置200〜700を示す。ただし、図2(A)〜(F)は、それぞれ、図1(B)と同様に、絶縁層3e部分の断面図である。
ESD保護装置200〜700では、第1放電電極および第2放電電極の形状、大きさ、形成位置などを変化させた。ESD保護装置200〜700の他の部分の構成は、第1実施形態にかかるESD保護装置100と同じにした。
図2(A)に示す第2実施形態にかかるESD保護装置200においては、第1放電電極31および第2放電電極32の幅を、第1実施形態にかかるESD保護装置100よりも小さくし、第1放電電極31の放電部31aと第2放電電極32の放電部32aとを、斜め方向にずらして配置した。
図2(B)に示す第3実施形態にかかるESD保護装置300においては、第1放電電極41および第2放電電極42の長さを、第2実施形態にかかるESD保護装置200よりも長くした。
図2(C)に示す第4実施形態にかかるESD保護装置400においては、第3実施形態にかかるESD保護装置300の第2放電電極42の形成位置を図2(C)における上方向にずらし、第2放電電極52とし、第1放電電極51の放電部51aと第2放電電極52の放電部52aとを、重ねて配置した。
図2(D)に示す第5実施形態にかかるESD保護装置500においては、第1放電電極61の幅と、第2放電電極62の幅とを、第1実施形態にかかるESD保護装置100と同じにしたうえで、第1放電電極61の放電部61aの先端および第2放電電極62の放電部62aの先端を尖らせた。
図2(E)に示す第6実施形態にかかるESD保護装置600においては、第1放電電極71の幅と、第2放電電極72の幅とを、第1実施形態にかかるESD保護装置100と同じにしたうえで、第1放電電極71の放電部71aの先端および第2放電電極72の放電部72aの先端に丸みをもたせた。
図2(F)に示す第7実施形態にかかるESD保護装置700においては、第1放電電極81の幅と、第2放電電極82の幅とを異ならせ、第1放電電極81の幅を第2放電電極82の幅よりも小さくした。
これらのように、本発明のESD保護装置は、第1放電電極および第2放電電極の形状、大きさ、形成位置などを、様々に変化させることができる。
[第8実施形態]
図3(A)、(B)に、第8実施形態にかかるESD保護装置800を示す。ただし、図3(A)、(B)は、いずれもESD保護装置800の断面図であり、図3(B)は図3(A)のX-X部分を示している。
図1(A)、(B)に示した第1実施形態にかかるESD保護装置100では、放電補助電極6(貫通穴5)の直径と、空洞4および空洞7の直径とが異なっていた。具体的には、放電補助電極6の直径がセラミックグリーンシートの段階で100μmであり、空洞4、7の直径がセラミックグリーンシートの段階で200μmであった。
これに対し、ESD保護装置800においては、空洞14、17の直径を放電補助電極6の直径と同じにし、セラミックグリーンシートの段階で100μmでとした。ESD保護装置800の他の部分の構成は、第1実施形態にかかるESD保護装置100と同じにした。
空洞14、17の直径を放電補助電極6の直径と同じにすると、空洞14、17や放電補助電極6の形成に同一の治具(たとえば同一径のパンチ)を使用することができ、ESD保護装置の生産性が向上する。
[第9実施形態]
図4(A)、(B)に、第9実施形態にかかるESD保護装置900を示す。ただし、図4(A)、(B)は、いずれもESD保護装置900の断面図であり、図4(B)は図4(A)のX-X部分を示している。
図1(A)、(B)に示した第1実施形態にかかるESD保護装置100は、2つの空洞4、7を備えていた。
これに対し、ESD保護装置900は、空洞4を省略し、1つの空洞7のみを備えたものとした。ESD保護装置900の他の部分の構成は、第1実施形態にかかるESD保護装置100と同じにした。
このように、本発明のESD保護装置は、必ずしも2つの空洞を必要とせず、少なくとも1つの空洞を備えていれば、IR劣化を抑制することができる。
以上、第1実施形態〜第9実施形態にかかるESD保護装置100〜900について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
たとえば、第1実施形態〜第9実施形態にかかるESD保護装置100〜900においては、多層基板3(絶縁層3a〜3g)がセラミックにより形成されていたが、多層基板3の材質は任意であり、たとえば樹脂により形成されていても良い。
また、第1実施形態〜第9実施形態にかかるESD保護装置100〜900においては、空洞4、7、14、17の形状、放電補助電極6(貫通穴5)の形状が、いずれも円筒形状であったが、これらの形状は任意であり、空洞4、7、14、17の形状、および/または、放電補助電極6の形状を、たとえば四角柱状などにしても良い。
1、31、41、51、61、71、81・・・第1放電電極
1a、31a、41a、51a、61a、71a、81a・・・(第1放電電極の)放電部
2、32、42、52、62、72、82・・・第2放電電極
2a、32a、42a、52a、62a、72a、82a・・・(第2放電電極の)放電部
3・・・多層基板
3a〜3g・・・絶縁層
4、7、14、17・・・空洞
5・・・貫通穴
6・・・放電補助電極
8、9・・・外部電極
100、200、300、400、500、600、700、800、900・・・ESD保護装置

Claims (7)

  1. 複数の絶縁層が積層された多層基板と、
    前記多層基板の異なる層間にそれぞれ配置され、それぞれ先端近傍に放電部を有する第1放電電極および第2放電電極と、
    少なくとも1つの前記絶縁層の表裏主面間を貫通して形成された貫通穴と、
    前記貫通穴に充填された放電補助電極と、を備え、
    前記放電補助電極を間に挟んで、前記第1放電電極の前記放電部と、前記第2放電電極の前記放電部とが、前記絶縁層の積層方向に対向して配置されたESD保護装置であって、
    前記多層基板内部の、前記第1放電電極の前記放電部の前記放電補助電極と反対側の部分、および、前記第2放電電極の前記放電部の前記放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されているESD保護装置。
  2. 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記放電補助電極が、前記第1放電電極の前記放電部、および/または、前記第2放電電極の前記放電部と、部分的に重なっており、
    前記放電補助電極が前記放電部と重なっていない部分において、前記放電補助電極が前記空洞と直接に接している、請求項1に記載されたESD保護装置。
  3. 前記多層基板内部の、前記第1放電電極の前記放電部の前記放電補助電極と反対側の部分、および、前記第2放電電極の前記放電部の前記放電補助電極と反対側の部分の両方に、空洞が形成されている、請求項1または2に記載されたESD保護装置。
  4. 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記空洞と前記放電補助電極とが、同一の形状かつ同一の大きさで、重なっている、請求項1ないし3のいずれか1項に記載されたESD保護装置。
  5. 前記多層基板を前記絶縁層の積層方向に透視した場合に、前記空洞の大きさが前記放電補助電極の大きさよりも大きく、前記空洞が前記放電補助電極を内包している、請求項1ないしのいずれか1項に記載されたESD保護装置。
  6. 前記放電補助電極が、導電性粒子、半導体粒子、無機材料により被覆された導電性粒子、絶縁性粒子から選ばれる少なくとも1つの固形成分を含む、請求項1ないし5のいずれか1項に記載されたESD保護装置。
  7. 多層基板内部の、第1放電電極の放電部の放電補助電極と反対側の部分、および、第2放電電極の放電部の放電補助電極と反対側の部分の少なくとも一方に、空洞が形成されたESD保護装置の製造方法であって、
    セラミックグリーンシートを作製する工程と、
    放電電極用導電性ペーストを作製する工程と、
    放電補助電極用混合ペーストを作製する工程と、
    焼成することにより消失する空洞形成用ペーストを作製する工程と、
    前記セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、当該貫通穴に前記放電補助電極用混合ペーストを充填する工程と、
    前記セラミックグリーンシートの所定のものに、表裏主面間を貫通して貫通穴を形成し、当該貫通穴に前記空洞形成用ペーストを充填する工程と、
    前記セラミックグリーンシートの所定のものの少なくとも一方の主面に、前記放電電極用導電性ペーストを所定の形状に印刷する工程と、
    前記セラミックグリーンシートを所定の順番に積層し、未焼成の積層体を作製する工程と、
    前記未焼成の積層体を焼成し、多層基板を作製する工程と、を備えたESD保護装置の製造方法。
JP2017525159A 2015-06-22 2016-06-07 Esd保護装置およびesd保護装置の製造方法 Active JP6406450B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015125176 2015-06-22
JP2015125176 2015-06-22
PCT/JP2016/066925 WO2016208383A1 (ja) 2015-06-22 2016-06-07 Esd保護装置およびesd保護装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016208383A1 JPWO2016208383A1 (ja) 2017-12-28
JP6406450B2 true JP6406450B2 (ja) 2018-10-17

Family

ID=57585694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525159A Active JP6406450B2 (ja) 2015-06-22 2016-06-07 Esd保護装置およびesd保護装置の製造方法

Country Status (4)

Country Link
US (1) US10320154B2 (ja)
JP (1) JP6406450B2 (ja)
CN (1) CN207719587U (ja)
WO (1) WO2016208383A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061123B1 (en) * 2007-05-28 2014-12-03 Murata Manufacturing Co. Ltd. Esd protection device
JP5088029B2 (ja) * 2007-07-19 2012-12-05 Tdk株式会社 バリスタ
TW200952301A (en) * 2008-06-02 2009-12-16 Inpaq Technology Co Ltd Electro-static discharge protection device with low temperature co-fire ceramic and manufacturing method thereof
DE102009010212B4 (de) * 2009-02-23 2017-12-07 Epcos Ag Elektrisches Vielschichtbauelement
WO2011096335A1 (ja) 2010-02-04 2011-08-11 株式会社 村田製作所 Esd保護装置の製造方法及びesd保護装置
JP5660412B2 (ja) 2011-08-29 2015-01-28 株式会社村田製作所 Esd保護デバイス
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Esd保護デバイス
JP5971416B2 (ja) 2013-06-24 2016-08-17 株式会社村田製作所 Esd保護装置
WO2015005100A1 (ja) 2013-07-08 2015-01-15 株式会社村田製作所 Esd保護装置

Also Published As

Publication number Publication date
US20180062354A1 (en) 2018-03-01
CN207719587U (zh) 2018-08-10
JPWO2016208383A1 (ja) 2017-12-28
US10320154B2 (en) 2019-06-11
WO2016208383A1 (ja) 2016-12-29

Similar Documents

Publication Publication Date Title
WO2011096335A1 (ja) Esd保護装置の製造方法及びesd保護装置
US8711537B2 (en) ESD protection device and method for producing the same
JP5954490B2 (ja) 静電気対策素子
WO2013054629A1 (ja) 静電気対策素子
JP6406450B2 (ja) Esd保護装置およびesd保護装置の製造方法
US10292250B2 (en) ESD protection device
WO2016098623A1 (ja) Esd保護装置およびその製造方法
JP2011187439A (ja) Esd保護装置
WO2015087394A1 (ja) Esd保護デバイスとその製造方法
JP2016042436A (ja) 静電気対策素子
JP6540269B2 (ja) Esd保護装置
JP5605413B2 (ja) Esd保護デバイスとその製造方法
JP5757372B2 (ja) Esd保護デバイス
WO2017006689A1 (ja) Esd保護装置
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP6428938B2 (ja) Esd保護装置
JP6365205B2 (ja) 静電気対策素子
US20180103532A1 (en) Esd protection device
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP5884950B2 (ja) Esd保護装置
JP2018185918A (ja) Esd保護デバイスおよびesd保護デバイスの製造方法
JP6274361B2 (ja) Esd保護デバイスおよびその製造方法
JP5644829B2 (ja) Esd保護デバイスとその製造方法
JP2013161983A (ja) 積層電子部品

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6406450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150