JP6405051B2

JP6405051B2 - 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法

Info

Publication number: JP6405051B2
Application number: JP2017535743A
Authority: JP
Inventors: チョンソプペク; ウソクコ; ソンリョンホン
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2015-01-05
Filing date: 2015-07-07
Publication date: 2018-10-17
Anticipated expiration: 2035-07-07
Also published as: US20170310521A1; JP6882239B2; US10855507B2; CA2973073A1; MX361435B; US9602321B2; US20170149597A1; MX2017008862A; KR102004835B1; CA2973073C; CA3068513C; KR20170060037A; EP3244619B1; CN112468263A; MX361014B; EP3244620B1; KR20170056603A; CA2972953A1; CN107113451B; US20160197757A1

Description

本発明は、放送信号送信装置、放送信号受信装置、及び放送信号送受信方法に関するものである。

アナログ放送信号の送信が終了するにつれて、ディジタル放送信号を送受信するための様々な技術が開発されている。ディジタル放送信号は、アナログ放送信号に比べてより多い量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータだけでなく、様々な種類の付加データをさらに含むことができる。

即ち、ディジタル放送システムは、ＨＤ（High Definition）イメージ、マルチチャネル（multichannel、多チャネル、マルチチャンネル）オーディオ、及び様々な付加サービスを提供することができる。

しかしながら、ディジタル放送のためには、多量のデータ送信に対するデータ送信効率、送受信ネットワークのロバスト（堅固）性（robustness）、及びモバイル受信装置を考慮したネットワークの柔軟性（flexibility）が向上しなければならない。

したがって、本明細書は、周波数インターリーバ（Frequency Interleaver：ＦＩ）でＯＦＤＭｓｙｍｂｏｌｐａｉｒ別に互いに異なるインターリービングシード（interleaving-seed）を使用することにより、周波数ダイバーシチ効果を極大化するための方法を提供することに目的がある。

また、本明細書は、周波数インターリーバを含む放送送信装置において周波数インターリーバの使用が可能か否かを表す情報を提供することに目的がある。

本明細書においてなそうとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらに他の技術的課題は、下記の記載から本発明の属する技術分野における通常の知識を有する者に明確に理解され得るであろう。

本明細書は、放送信号を受信するための方法であって、この方法は、放送信号を受信するステップと、受信した放送信号を直交周波数分割多重（Orthogonal Frequency Division Multiplexing：ＯＦＤＭ）方式により復調するステップと、サービスデータ（service data）又はサービスコンポーネントデータ（service component data）を抽出するために、復調された放送信号で少なくとも１つの信号フレームをパージング（Parsing）するステップと、サービスデータ（service data）又はサービスコンポーネントデータ（service component data）をビットに変換するステップと、変換されたビットをデコード（デコーディング）（decoding）するステップと、デコードされたビットを有するデータストリームを出力するステップと、を有してなることを特徴とする。

また、本明細書において信号フレームは、周波数インターリーバ（Frequency Interleaver：ＦＩ）が使用されるか又は使用されないかを表す制御情報を有することを特徴とする。

また、本明細書において信号フレームは、物理層シグナリングデータを伝達するプリアンブル（preamble）をさらに備え、制御情報は、プリアンブルに有されることを特徴とする。

また、本明細書において少なくとも１つの信号フレームをパージング（parsing）するステップは、復調された放送信号を周波数デインターリーブ（frequency deinterleaving）するステップをさらに有し、周波数デインターリーブ（frequency deinterleaving）は、互いに異なるインターリービングシード（interleaving-seed）を使用し、１つのメモリを使用して行われることを特徴とする。

また、本明細書において制御情報は、周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報であることを特徴とする。

また、本明細書は、放送信号を受信するための受信装置であって、放送信号を受信するための受信器（receiver）と、受信した放送信号を直交周波数分割多重（Orthogonal Frequency Division Multiplexing；ＯＦＤＭ）方式により復調するための復調器（demodulator）と、サービスデータ（service data）又はサービスコンポーネントデータ（service component data）を抽出するために、復調された放送信号で少なくとも１つの信号フレームをパージング（Parsing）するためのフレームパーサ（frame parser）と、サービスデータ（service data）又はサービスコンポーネントデータ（service component data）をビットに変換するための変換器（converter）と、変換されたビットをデコード（デコーディング）（decoding）するためのデコーダ（decoder）と、デコードされたビットを有するデータストリームを出力するための出力（アウトプット）プロセッサ（output processor）と、を備えることを特徴とする。

また、本明細書においてフレームパーサ（frame parser）は、復調された放送信号を周波数デインターリーブ（frequency deinterleaving）するための周波数デインターリーバ（Frequency deinterleaver）をさらに備え、周波数デインターリーバ（Frequency deinterleaver）は、互いに異なるインターリービングシード（interleaving-seed）を使用し、１つのメモリを使用することを特徴とする。

本発明は、サービス特性によってデータを処理し、各サービス又はサービスコンポーネントに対するＱｏＳ（Quality of Service）を制御することにより、様々な放送サービスを提供できる。

また、本発明は、同じＲＦ（Radio Frequency）信号帯域幅を介して様々な放送サービスを送信することにより、送信の柔軟性（flexibility）を達成できる。

また、本発明は、ＭＩＭＯ（Multiple-Input Multiple-Output）システムを利用してデータ送信効率及び放送信号の送受信ロバスト性（Robustness）を向上させることができる。

また、本発明によれば、モバイル受信装置を使用するか、室内環境にあっても、エラー無しでデジタル放送信号を受信できる放送信号送信及び受信方法及び装置を提供できる。

また、本明細書は、周波数インターリーバ（Frequency Interleaver：ＦＩ）でＯＦＤＭｓｙｍｂｏｌｐａｉｒ別に互いに異なるインターリービングシード（interleaving-seed）を使用することにより、周波数ダイバーシチ効果を極大化（最大に）できるという効果がある。

また、本明細書は、周波数インターリーバの使用が可能か否かを表す情報をプリアンブルを介して送信することにより、放送受信装置でデータデコーディングの前に受信した信号に周波数インターリーブが行われたかを予め分かることができるようにして、データ復元速度を高めることができるという効果がある。

また、本明細書は、ＦＩ動作をＯｎ又はＯｆｆさせるＦＩｍｏｄｅ情報の運営（運用）を介してＦＩ動作をｏｆｆさせることにより、ＦＤＭを支援（サポート）できるという効果がある。

本明細書において得ることができる効果は、以上で言及した効果に制限されず、言及していないさらに他の効果は、下記の記載から本発明の属する技術分野における通常の知識を有する者に明確に理解され得るであろう。

本発明についてさらに理解するために含まれ、本出願に含まれ、その一部を構成する添付の図面は、本発明の原理を説明する詳細な説明と共に本発明の実施形態を示す。

本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置の構造を示す図である。本発明の一実施形態に係る入力（インプット）フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。本発明の他の一実施形態に係る入力フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。本発明の他の一実施形態に係る入力フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。本発明の一実施形態に係るＢＩＣＭ（Bit Interleaved Coding & Modulation）ブロックを示す図である。本発明の他の一実施形態に係るＢＩＣＭブロックを示す図である。本発明の一実施形態に係るフレーム構築（ビルディング、作成）（Frame Building：フレーム生成）ブロックを示す図である。本発明の一実施形態に係るＯＦＤＭ（Orthogonal Frequency Division Multiplexing）生成（generation：ジェネレーション）ブロックを示す図である。本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置の構造を示す図である。本発明の一実施形態に係るフレーム構造を示す図である。本発明の一実施形態に係るフレームのシグナリング階層構造を示す図である。本発明の一実施形態に係るプリアンブルシグナリングデータを示す図である。本発明の一実施形態に係るＰＬＳ１データを示す図である。本発明の一実施形態に係るＰＬＳ２データを示す図である。本発明の他の一実施形態に係るＰＬＳ２データを示す図である。本発明の一実施形態に係るフレームの論理（logical：ロジカル）構造を示す図である。本発明の一実施形態に係るＰＬＳ（Physical Layer Signaling）マッピングを示す図である。本発明の一実施形態に係るＥＡＣ（Emergency Alert Channel）マッピングを示す図である。本発明の一実施形態に係るＦＩＣ（Fast Information Channel）マッピングを示す図である。本発明の一実施形態に係るＤＰ（Data Pipe：データパイプ）のタイプを示す図である。本発明の一実施形態に係るＤＰ（Data Pipe：データパイプ）マッピングを示す図である。本発明の一実施形態に係るＦＥＣ（Forward Error Correction）構造を示す図である。本発明の一実施形態に係るビットインターリーブを示す図である。本発明の一実施形態に係るセル−ワード逆多重化（デマルチプレキシング）を示す図である。本発明の一実施形態に係る時間インターリーブ（インターリービング）を示す図である。本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの基本動作を示す図である。本発明の他の一実施形態に係るツイストされた行−列ブロックインターリーバの動作を示す図である。本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの対角線方向リードパターンを示す図である。本発明の一実施形態に係る各インターリーブ配列（アレイ）（array）からインターリーブされたＸＦＥＣＢＬＯＣＫを示す図である。図９の同期及び復調（synchronization & demodulation）モジュールの一例を示す図である。図９のフレームパージングモジュールの一例を示す図である。図９のデマッピング及びデコーディング（demapping & decoding）モジュールの一例を示す図である。図９のデマッピング及びデコーディング（demapping & decoding）モジュールの一例を示す図である。図９のデマッピング及びデコーディング（demapping & decoding）モジュールの一例を示す図である。図９のデマッピング及びデコーディング（demapping & decoding）モジュールの一例を示す図である。図９の出力（アウトプット）プロセッサ（output processor）の一例を示す図である。図９の出力プロセッサの更に他の一例を示す図である。図９の出力プロセッサの更に他の一例を示す図である。本発明の他の実施形態に係る符号化及び変調（コーディングアンドモジュレーション）モジュールを示す図である。本発明の他の実施形態に係る符号化及び変調（コーディングアンドモジュレーション）モジュールを示す図である。本発明の他の実施形態に係る符号化及び変調（コーディングアンドモジュレーション）モジュールを示す図である。本発明の他の実施形態に係る符号化及び変調（コーディングアンドモジュレーション）モジュールを示す図である。本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置のさらに他の構造を示した図である。本発明の一実施形態に係る簡略化されたＴＤＭ放送送信システム及びＬＤＭ放送送信システムを示した図である。本発明の一実施形態に係るフレーミング及びインターリーブ（Framing & Interleaving）ブロックを示す図である。本発明の一実施形態が適用され得るＡＴＳＣ３．０フレーム（frame）構造の一例を示した図である。図７のフレーム構築ブロックのさらに他の一例を示した図である。本発明の一実施形態が適用され得るプリアンブル（Preamble）フォーマットの一例を示した図である。図３１のフレームパージング（Frame Parsing）ブロックのさらに他の内部ブロック図を示した図である。本発明の一実施形態に係る周波数インターリーバの動作を示した図である。本発明の一実施形態に係るＭＵＸ及びＤＥＭＵＸ方法に対する基本的なスイッチモデル（basic switch model）を示す図である。本発明の一実施形態に係るメモリバンクの動作を示す図である。本発明の一実施形態に係る周波数（フリケンシ）デインターリーブ過程を示した図である。本発明の一実施形態に係る１つのスーパーフレームに適用される周波数インターリーブの概念図である。本明細書において提案する１つのスーパーフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを示した図である。本発明の一実施形態に係る１つの（single）スーパーフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍの数式を示す図である。本発明の一実施形態に係る１つの信号フレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを示した図である。本発明の一実施形態に係るｓｉｎｇｌｅｓｉｇｎａｌフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍの数式を示す図である。本明細書において提案する入力シーケンシャル（順次、連続）ＯＦＤＭｓｙｍｂｏｌｓ（連続的な入力ＯＦＤＭｓｙｍｂｏｌｓ）（input sequential OFDM symbols）に対するｓｉｎｇｌｅ−ｍｅｍｏｒｙｄｅｉｎｔｅｒｌｅａｖｉｎｇを示した図である。本明細書において提案する放送信号の送信方法の一例を示した順序図（フローチャート）である。本明細書において提案する放送信号の受信方法の一例を示した順序図である。

本発明の好ましい実施形態について具体的に説明し、その例は添付した図面に示す。添付した図面を参照した以下の詳細な説明は、本発明の実施形態によって実現できる実施形態のみを示すというよりは、本発明の好ましい実施形態を説明するためのものである。次の詳細な説明は、本発明に対する徹底した理解を提供するために細部事項を含む。しかしながら、本発明がこのような細部事項無しで実行できるということは当業者にとって自明である。

本発明で使用される大部分の用語は該当分野で広く使用される一般的なものから選択されるが、一部の用語は出願人により任意に選択され、その意味は必要によって次の説明で詳細に叙述する。したがって、本発明は、用語の単純な名称や意味でない用語の意図した意味に基づいて理解されなければならない。

本発明は、次世代放送サービスに対する放送信号送信及び受信装置、及び方法を提供する。本発明の一実施形態に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は、一実施形態に従って非ＭＩＭＯ（non-Multiple Input Multiple Output）又はＭＩＭＯ方式により次世代放送サービスに関する放送信号を処理することができる。本発明の一実施形態に係る非ＭＩＭＯ方式は、ＭＩＳＯ（Multiple Input Single Output）方式、ＳＩＳＯ（Single Input Single Output）方式などを含むことができる。

以下、説明の都合上ＭＩＳＯ又はＭＩＭＯ方式は２つのアンテナを使用するが、本発明は２つ以上のアンテナを使用するシステムに適用できる。本発明は、特定用途で要求される性能を達成し、かつ受信器の複雑度を最小にするために最適化された３個の物理（フィジカル）プロファイル（PHY profile）（ベース（base）、ハンドヘルド（handheld）、アドバンスド（アドバンス）（advanced）プロファイル）を定義することができる。物理プロファイルは、該当する受信器が実現しなければならない全ての構造のサブセットである。

３個の物理プロファイルは大部分の機能ブロックを共有するが、特定ブロック及び／又はパラメータにおいて若干異なる。今後に追加で物理プロファイルを定義することができる。システムの発展のために、フューチャプロファイルはＦＥＦ（Future Extension Frame）を通じて単一ＲＦ（Radio Frequency）チャネルに存在するプロファイルと多重化（マルチプレキシング）されることもできる。各物理プロファイルに関する詳細な内容については後述する。

１．ベースプロファイル
ベースプロファイルは、主にルーフトップ（roof-top）アンテナと接続される固定された受信装置の主な用途を示す。ベースプロファイルはある場所に移動できるが、比較的（相対的に）停止した受信範疇に属する携帯用装置も含むことができる。ベースプロファイルの用途は若干の改善された実行によりハンドヘルド装置又は車両用に拡張できるが、このような使用用途はベースプロファイル受信器の動作では期待されない。

受信のターゲット信号対雑音比の範囲は略１０乃至２０ｄＢであるが、これは既存（従来）の放送システム（例えば、ＡＴＳＣＡ／５３）の１５ｄＢ信号対雑音比の受信能力を含む。受信器の複雑度及び消費電力はハンドヘルドプロファイルを使用するバッテリで駆動されるハンドヘルド装置ほど重要でない。ベースプロファイルに関する重要システムパラメータが以下の＜表１＞に記載されている。

＜表１＞

２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電源で駆動されるハンドヘルド及び車両用装置における使用のために設計される。該当装置は歩行者又は車両速度で移動することができる。受信器の複雑度だけでなく、消費電力はハンドヘルドプロファイルの装置の実現のために非常に重要である。ハンドヘルドプロファイルのターゲット信号対雑音比の範囲は略０乃至１０ｄＢであるが、より低い室内受信のために意図された場合、０ｄＢ以下に達するように設定できる。

低信号対雑音比の能力だけでなく、受信器の移動性（モビリティ）により表れたドップラ効果に対する復原力はハンドヘルドプロファイルの最も重要な性能属性である。ハンドヘルドプロファイルに対する重要システムパラメータが以下の＜表２＞に記載されている。

＜表２＞

３．アドバンスドプロファイル
アドバンスドプロファイルは、より大きい実行複雑度に対する代価としてより高いチャネル能力を提供する。該当プロファイルはＭＩＭＯ送信及び受信を使用することを要求し、ＵＨＤＴＶサービスはターゲット（対象となる）用途であり、このために該当プロファイルが特別に設計される。向上した能力は与えられた帯域幅でサービス数の増加、例えば、複数のＳＤＴＶ又はＨＤＴＶサービスを許容する（可能にする）ことにも使用できる。

アドバンスドプロファイルのターゲット信号対雑音比の範囲は略２０乃至３０ｄＢである。ＭＩＭＯ送信は初期には既存の楕円分極送信装備（機器）を使用し、その後で全出力交差分極送信に拡張できる。アドバンスドプロファイルに対する重要システムパラメータが以下の＜表３＞に記載されている。

＜表３＞

この場合、ベースプロファイルは地上波放送サービス及びモバイル放送サービスの全てに対するプロファイルに使用できる。即ち、ベースプロファイルはモバイルプロファイルを含むプロファイルの概念を定義するために使用できる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルに対するアドバンスドプロファイルとＭＩＭＯを有するハンドヘルドプロファイルに対するアドバンスドプロファイルとに区分できる。そし、該当の３個のプロファイルは設計者の意図によって変更できる。

次の用語及び定義は本発明に適用できる。次の用語及び定義は設計によって変更できる。

補助ストリーム：フューチャエクステンション（future extension：今後（将来）の拡張）又は放送社やネットワーク運営者により要求されるにつれて、使用できる未だ定義されていない変調及びコーディング（符号化）のデータを伝達するセルのシーケンス

ベースデータパイプ（base data pipe）：サービスシグナリングデータを伝達するデータパイプ

ベースバンドフレーム（又は、ＢＢＦＲＡＭＥ）：１つのＦＥＣエンコーディング過程（ＢＣＨ及びＬＤＰＣエンコーディング）に対する入力を形成するＫｂｃｈビットの集合（セット）

セル（cell）：ＯＦＤＭ送信の１つのキャリアにより伝達される変調値

コーディングブロック（coded block）：ＰＬＳ１データのＬＤＰＣエンコードされたブロック又はＰＬＳ２データのＬＤＰＣエンコードされたブロックのうちの１つ

データパイプ（data pipe）：１つ又は複数のサービス又はサービスコンポーネントを伝達することができるサービスデータ、又は関連するメタデータを伝達する物理層（physical layer）における論理チャネル

また、データパイプは、データ送信チャネルで表現されることができる。

データパイプユニット（ＤＰＵ：Data Pipe Unit）：データセルをフレームにおけるデータパイプに割り当てることができる基本ユニット

データシンボル（data symbol）：プリアンブルシンボルでないフレームにおけるＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジ（edge）シンボルはデータシンボルに含まれる。）

ＤＰ＿ＩＤ：該当８ビットフィールドはＳＹＳＴＥＭ＿ＩＤにより識別されたシステム内でデータパイプを一意に（唯一に）識別する。

ダミーセル（dummy cell）：ＰＬＳ（Physical Layer Signaling：物理層（物理階層）シグナリング）シグナリング、データパイプ、又は補助ストリームのために使われないで残っている容量を詰めるのに使用される疑似ランダム値を伝達するセル

ＦＡＣ（Emergency Alert Channel：非常警報チャネル）：ＥＡＳ情報データを伝達するフレームのうちの一部

フレーム（frame）：プリアンブルで始まりフレームエッジシンボルで終了する物理層（physical layer）タイムスロット

フレーム反復（レピティション）ユニット（Frame Repetition Unit：フレーム反復単位）：スーパーフレーム（super-frame）で８回反復されるＦＥＦを含む同一又は異なる物理プロファイルに属するフレームの集合

ＦＩＣ（Fast Information Channel：高速情報チャネル）：サービスと該当（対応する）ベースデータパイプとの間でのマッピング情報を伝達するフレームにおける論理チャネル

ＦＥＣＢＬＯＣＫ：データパイプデータのＬＤＰＣエンコードされたビットの集合

ＦＦＴサイズ：基本周期Ｔのサイクルで表現されたアクティブシンボル周期Ｔｓと同一の特定モードに使用される名目上のＦＦＴサイズ

フレームシグナリングシンボル（frame signaling symbol）：ＰＬＳデータの一部を伝達する、ＦＦＴサイズ、ガードインターバル（guard interval）、及びスキャタード（scattered）パイロットパターンの特定の組合せにおけるフレームの開始で使用されるより高いパイロット密度を有するＯＦＤＭシンボル

フレームエッジシンボル（frame edge symbol）：ＦＦＴサイズ、ガードインターバル、及びスキャタードパイロットパターンの特定の組合せにおけるフレームの端で使用される、より高いパイロット密度を有するＯＦＤＭシンボル

フレームグループ（frame-group）：スーパーフレームで同一の物理プロファイルタイプを有する全てのフレームの集合

フューチャエクステンションフレーム（future extension frame：今後の拡張フレーム）：プリアンブルで始める、今後の拡張に使用できるスーパーフレーム内における物理層（physical layer）タイムスロット

フューチャキャスト（future cast）ＵＴＢシステム：入力が１つ又は複数のＭＰＥＧ２−ＴＳ又はＩＰ（Internet Protocol）又は一般ストリームであり、出力がＲＦシグナルである提案された物理層（physical layer）放送システム

入力ストリーム（input stream：入力ストリーム）：システムにより最終ユーザに伝達されるサービスの集合体（調和）（ensemble）のためのデータストリーム

ノーマル（normal）データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除外したデータシンボル

物理プロファイル（PHY profile）：該当する受信器が実現しなければならない全ての構造のサブセット

ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層（physical layer）シグナリングデータ

ＰＬＳ１：ＰＬＳ２のデコーディングに必要なパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するＦＳＳ（Frame Signaling Symbol）で伝達されるＰＬＳデータの第１の集合

ＮＯＴＥ：ＰＬＳ１データはフレームグループの期間（デュレーション）（duration）の間一定である。

ＰＬＳ２：データパイプ及びシステムに関するより詳細なＰＬＳデータを伝達するＦＳＳで送信されるＰＬＳデータの第２の集合

ＰＬＳ２ダイナミック（dynamic：動的）データ：フレーム毎にダイナミック（ｄｙｎａｍｉｃ：動的）に変化するＰＬＳ２データ

ＰＬＳ２スタティック（static：静的）データ：フレームグループの期間の間スタティック（static：静的）なＰＬＳ２データ

プリアンブルシグナリングデータ（preamble signaling data）：プリアンブルシンボルにより伝達され、システムの基本モードを確認するのに使用されるシグナリングデータ

プリアンブルシンボル（preamble symbol）：基本ＰＬＳデータを伝達し、フレームの開始に位置する固定長（固定された長さ）のパイロットシンボル

ＮＯＴＥ：プリアンブルシンボルは、システム信号、そのタイミング、周波数オフセット、及びＦＦＴサイズを検出するために高速初期バンドスキャンに主に使用される。

今後の使用（future use）のためにリザーブ（reserved）：現在の文書で定義されないが、今後に定義できる。

スーパーフレーム（superframe）：８個のフレーム反復単位の集合

時間インターリーブ（タイムインターリービング）ブロック（time interleaving block：TI block）：時間（タイム）インターリーバメモリの１つの用途に該当する、時間インターリーブが実行されるセルの集合

時間インターリーブグループ（time interleaving group：TI group）：整数、ダイナミック（dynamic：動的）に変化するＸＦＥＣＢＬＯＣＫの数からなる、特定データパイプに対するダイナミック（dynamic：動的）容量割当が実行される単位

ＮＯＴＥ：時間インターリーブグループは１つのフレームに直接マッピングされるか、又は複数のフレームにマッピングできる。時間インターリーブグループは１つ又は複数の時間インターリーブブロックを含むことができる。

タイプ１のデータパイプ（Type 1 DP）：全てのデータパイプがフレームにＴＤＭ（Time Division Multiplexing）方式によりマッピングされるフレームのデータパイプ

タイプ２のデータパイプ（Type 2 DP）：全てのデータパイプがフレームにＦＤＭ方式によりマッピングされるフレームのデータパイプ

ＸＦＥＣＢＬＯＣＫ：１つのＬＤＰＣＦＥＣＢＬＯＣＫの全てのビットを伝達するＮ_cellsセルの集合

ブロックインターリーバ（Block interleaver）：ｉｎｐｕｔｄａｔａが行列（マトリックス）（matrix）として構成されるメモリの行（row）に沿って書き込まれ、列（column）に沿って読み出されるインターリーバ（interleaver）をいう。

セルインターリーバ（Cell interleaver）：ｃｅｌｌレベル（level）で動作するｉｎｔｅｒｌｅａｖｅｒをいう。

インターリーバ（Interleaver）：ｂｕｒｓｔｅｒｒｏｒｓの効果に対応するために、エラー訂正コード（Error Correction Code：ＦＥＣ）と結合して使用されるデバイスをいう。

物理層パイプ（Physical Layer Pipe、ＰＬＰ）：Ｂｒｏａｄｃａｓｔｅｒの必要に応じられるように割り当てられるｃａｐａｃｉｔｙ及びｒｏｂｕｓｔｎｅｓｓが具体化された構造をいう。

上記ＰＬＰは、データパイプ（data pipe）又はデータ送信チャネルで表現されることもできる。

図１は、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置の構造を示す。

本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、入力（インプット）フォーマットブロック（Input Format block）１０００、ＢＩＣＭ（Bit Interleaved Coding & Modulation）ブロック１０１０、フレーム構築（ビルディング）ブロック（Frame building block）１０２０、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）生成（ジェネレーション）ブロック（OFDM generation block）１０３０、及びシグナリング生成ブロック１０４０を含むことができる。放送信号送信装置の各ブロックの動作について説明する。

上記フレーム構築ブロック（Frame building block）は、フレーミング＆インターリーブ（Framing & Interleaving）ブロックとして表現されることもできる。

ＩＰストリーム／パケット及びＭＰＥＧ２−ＴＳは主要入力フォーマットであり、他のストリームタイプは一般ストリームとして扱われる。これらのデータ入力に追加して、管理情報が入力されて各入力ストリームに対する該当帯域幅のスケジューリング及び割当を制御する。１つ又は複数のＴＳストリーム、ＩＰストリーム、及び／又は一般ストリームの入力が同時に許容される。

入力（インプット）フォーマットブロック１０００は、各々の入力ストリームを独立したコーディング及び変調が適用される１つ又は複数のデータパイプに逆多重化することができる。データパイプはロバスト性（robustness）の制御のための基本単位であり、これはＱｏＳ（Quality of Service）に影響を及ぼす。１つ又は複数のサービス又はサービスコンポーネントが１つのデータパイプにより伝達できる。入力フォーマットブロック１０００の詳細な動作は後述する。

データパイプは１つ若しくは複数のサービス若しくはサービスコンポーネントを伝達することができるサービスデータ、又は関連メタデータを伝達する物理層（physical layer）における論理チャネルである。

上記データパイプは、データ送信チャネル（Data Transport Channel）又は物理層パイプ（Physical Layer Pipe：ＰＬＰ）として表現されることもできる。

また、データパイプユニットは１つのフレームでデータセルをデータパイプに割り当てるための基本ユニットである。

入力フォーマットブロック１０００で、パリティ（parity）データはエラー訂正のために追加され、エンコードされたビットストリームは複素数値コンステレーションシンボルにマッピングされる。該当シンボルは該当データパイプで使用される特定インターリーブの深さに亘ってインターリーブされる。アドバンスドプロファイルにおいて、ＢＩＣＭブロック１０１０でＭＩＭＯエンコーディングが実行され、追加のデータパス（経路）がＭＩＭＯ送信のために出力に追加される。ＢＩＣＭブロック１０１０の詳細な動作は後述する。

フレーム構築（ビルディング）ブロック１０２０は、１つのフレーム内で入力データパイプのデータセルをＯＦＤＭシンボルにマッピングすることができる。マッピング後、周波数領域ダイバーシチのために、特に周波数選択的フェージングチャネルを防止するために、周波数インターリーブが用いられる。フレーム構築ブロック１０２０の詳細な動作は後述する。

プリアンブルを各フレームの開始に挿入した後、ＯＦＤＭ生成ブロック１０３０はサイクリックプレフィックス（cyclic prefix）をガードインターバルとして有する既存のＯＦＤＭ変調を適用することができる。アンテナスペースダイバーシチのために、分散された（distributed）ＭＩＳＯ方式が送信器に亘って適用される。また、ＰＡＰＲ（Peak-to-Average Power Ratio）方式が時間領域で実行される。柔軟なネットワーク方式のために、該当の提案は様々なＦＦＴサイズ、ガードインターバルの長さ、該当パイロットパターンの集合を提供する。ＯＦＤＭ生成ブロック１０３０の詳細な動作は後述する。

シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層（physical layer）シグナリング情報を生成することができる。また、該当シグナリング情報は関心ある（対象とする）サービスが受信器側で適切に復旧されるように送信される。シグナリング生成ブロック１０４０の詳細な動作は後述する。

図２、図３、及び図４は、本発明の実施形態に係る入力（インプット）フォーマットブロック１０００を示す。各図面について説明する。

図２は、本発明の一実施形態に係る入力フォーマットブロックを示す。図２は、入力信号が単一入力ストリーム（single input stream）のときの入力フォーマットブロックを示す。

図２に図示された入力フォーマットブロックは、図１を参照して説明した入力フォーマットブロック１０００の一実施形態に該当する。

物理層（physical layer）への入力は１つ又は複数のデータストリームで構成できる。各々のデータストリームは１つのデータパイプにより伝達される。モードアダプテーション（mode adaptation：モード適応）モジュールは入力されるデータストリームをＢＢＦ（BaseBand Frame）のデータフィールドにスライスする。該当システムは３種類の入力データストリーム、即ちＭＰＥＧ２−ＴＳ、ＩＰ、ＧＳ（Generic Stream）をサポートする。ＭＰＥＧ２−ＴＳは第１のバイトが同期バイト（０×４７）である固定長（１８８バイト）のパケットを特徴とする。ＩＰストリームはＩＰパケットヘッダ内でシグナリングされる可変長ＩＰデータ（グラム）パケットで構成される。該当システムはＩＰストリームに対してＩＰｖ４及びＩＰｖ６を全てサポートする。ＧＳはカプセル化パケットヘッダ内でシグナリングされる可変長パケット又は固定長（一定長さ）パケットで構成できる。

（ａ）は信号データパイプに対するモードアダプテーション（mode adaptation：モード適応）ブロック２０００、及びストリームアダプテーション（stream adaptation：ストリーム適応）２０１０を示し、（ｂ）はＰＬＳデータを生成及び処理するためのＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。各ブロックの動作について説明する。

入力ストリームスプリッタは、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。モードアダプテーション（mode adaptation：モード適応）モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（BaseBand）フレームスライサ、及びＢＢフレームヘッダ挿入ブロックで構成される。

ＣＲＣエンコーダは、ユーザパケット（user packet：ＵＰ）レベルでのエラー検出のための３種類のＣＲＣエンコーディング、即ちＣＲＣ−８、ＣＲＣ−１６、ＣＲＣ−３２を提供する。算出されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ−８はＴＳストリームに使われ、ＣＲＣ−３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しなければ、提案されたＣＲＣエンコーディングが適用されなければならない。

ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマッピングする。第１の受信ビットはＭＳＢとして定義する。ＢＢフレームスライサは、使用可能データフィールド容量と同一の数の入力ビットを割り当てる。ＢＢＦペイロードと同一の数の入力ビットを割り当てるために、ＵＰストリームがＢＢＦのデータフィールドに合うようにスライスされる。

ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長のＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）、及びＲＦＵ（２ビット）で構成される。固定された（固定長の）２バイトＢＢＦヘッダだけでなく、ＢＢＦは２バイトＢＢＦヘッダの端に拡張フィールド（１又は３バイト）を有することができる。

ストリームアダプテーション（stream adaptation：ストリーム適応）２０１０は、スタッフィング（stuffing）挿入ブロック及びＢＢスクランブラで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリームアダプテーション（stream adaptation：ストリーム適応）に対する入力データがＢＢフレームを詰めるのに充分であれば、ＳＴＵＦＦＩは０に設定され、ＢＢＦはスタッフィングフィールドを有しない。そうでなければ、ＳＴＵＦＦＩは１に設定され、スタッフィングフィールドはＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。

ＢＢスクランブラは、エネルギ分散のために完全なＢＢＦをスクランブルする。スクランブルシーケンスは、ＢＢＦと同期化される。スクランブルシーケンスは、フィードバックシフトレジスタにより生成される。

ＰＬＳ生成ブロック２０２０は、ＰＬＳデータを生成することができる。ＰＬＳは、受信器で物理レイヤ（physical layer）データパイプに接続できる手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。

ＰＬＳ１データは、ＰＬＳ２データのデコーディングに必要とするパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するフレームからＦＳＳに伝達されるＰＬＳデータの第１の集合である。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データはフレームグループの期間の間一定である。

ＰＬＳ２データは、データパイプ及びシステムに関するより詳しいＰＬＳデータを伝達するＦＳＳに送信されるＰＬＳデータの第２の集合である。ＰＬＳ２は、受信器が所望のデータパイプをデコードするのに充分な情報を提供するパラメータを含む。ＰＬＳ２シグナリングは、ＰＬＳ２スタティック（static：静的）データ（ＰＬＳ２−ＳＴＡＴデータ）及びＰＬＳ２ダイナミック（dynamic：動的）データ（ＰＬＳ２−ＤＹＮデータ）の２種類のパラメータでさらに構成される。ＰＬＳ２スタティック（static：静的）データは、フレームグループの期間の間スタティック（static：静的）なＰＬＳ２データであり、ＰＬＳ２ダイナミック（dynamic：動的）データはフレーム毎にダイナミック（dynamic：動的）に変化するＰＬＳ２データである。

ＰＬＳデータに関する詳細な内容は後述する。

ＰＬＳスクランブラ２０３０は、エネルギ分散のために生成されたＰＬＳデータをスクランブルすることができる。

前述したブロックは省略されることもでき、類似又は同一機能を有するブロックにより置き換え（取り替え）ることもできる。

図３は、本発明の他の一実施形態に係る入力フォーマットブロックを示す。

図３に図示された入力フォーマットブロックは、図１を参照して説明した入力フォーマットブロック１０００の一実施形態に該当する。

図３は、入力信号がマルチ入力（インプット）ストリーム（multi input stream：複数の（多数）入力ストリーム）に該当する場合の入力フォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックを示す。

マルチ入力ストリーム（multi input stream：複数の入力ストリーム）を処理するための入力フォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックは、複数の入力ストリームを独立して処理することができる。

図３を参照すると、マルチ入力ストリーム（multi input stream：複数の（多数）入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、入力（インプット）ストリームスプリッタ（input stream splitter）３０００、入力（インプット）ストリーム同調器（シンクロナイザ）（input stream synchronizer）３０１０、補償遅延（compensation delay：コンペンセーティングディレイ）ブロック３０２０、ヌルパケット削除（ディリーション）ブロック（null packet deletion block）３０３０、ヘッダ圧縮（コンプレッション）ブロック（header compression block）３０４０、ＣＲＣエンコーダ（CRC encoder）３０５０、ＢＢフレームスライサ（BB frame slicer）３０６０、及びＢＢヘッダ挿入ブロック（BB header insertion block）３０７０を含むことができる。モードアダプテーション（mode adaptation：モード適応）ブロックの各ブロックについて説明する。

ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０、及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ、及びＢＢヘッダ挿入ブロックの動作に該当するので、その説明は省略する。

入力（インプット）ストリームスプリッタ３０００は、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。

入力（インプット）ストリーム同調器（シンクロナイザ）３０１０は、ＩＳＳＹと呼ばれることができる。ＩＳＳＹは如何なる入力データフォーマットに対してもＣＢＲ（Constant Bit Rate）及び一定のエンドツーエンド（終端間）送信（end-to-end transmission）遅延を保証するのに適した手段を提供することができる。ＩＳＳＹはＴＳを伝達する複数のデータパイプの場合に常に用いられ、ＧＳストリームを伝達する複数のデータパイプに選択的に用いられる。

補償遅延（compensation delay：コンペンセーティングディレイ）ブロック３０２０は、受信器で追加のメモリを必要とせず、ＴＳパケット再結合メカニズムを許容するためにＩＳＳＹ情報の挿入に後続する分割されたＴＳパケットストリームを遅延させることができる。

ヌルパケット削除（ディリーション）ブロック３０３０は、ＴＳ入力ストリームの場合のみに使用される。一部のＴＳ入力ストリーム又は分割されたＴＳストリームはＶＢＲ（Variable Bit-Rate）サービスをＣＢＲＴＳストリームに収容するために存在する複数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットは確認されて送信されないことがある。受信器で、除去されたヌルパケットは送信に挿入されたＤＮＰ（Deleted Null-Packet：除去されたヌルパケット）カウンタを参照して元の存在していた正確な場所に再挿入できるので、ＣＢＲが保証され、タイムスタンプ（ＰＣＲ）更新の必要がなくなる。

ヘッダ圧縮（コンプレッション）ブロック３０４０は、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させるためにパケットヘッダ圧縮を提供することができる。受信器はヘッダの特定部分に対する先験的な（a priori）情報を有することができるので、この知られた情報（known information）は送信器から削除できる。

ＴＳに対し、受信器は同期バイト構成（０×４７）及びパケット長（１８８バイト）に関する先験的な情報を有することができる。入力されたＴＳが１つのＰＩＤのみを有するコンテンツを伝達すれば、即ち、１つのサービスコンポーネント（ビデオ、オーディオなど）、又はサービスサブコンポーネント（ＳＶＣベースレイヤ、ＳＶＣインヘンスメント（エンハンスメント）レイヤ、ＭＶＣベースビュー、又はＭＶＣ依存ビュー）に対してのみ、ＴＳパケットヘッダ圧縮をＴＳに（選択的に）適用できる。ＴＳパケットヘッダ圧縮は入力ストリームがＩＰストリームの場合、選択的に使用される。上記ブロックは省略されるか、類似又は同一機能を有するブロックに置き換えることができる。

図４は、本発明の他の実施形態に係る入力フォーマットブロックを示す。

図４に図示された入力フォーマットブロックは、図１を参照して説明した入力（インプット）フォーマットブロック１０００の一実施形態に該当する。

図４は、入力信号がマルチ入力ストリーム（multi input stream：複数の入力ストリーム）に該当する場合の入力フォーマットブロックのストリームアダプテーション（stream adaptation：ストリーム適応）ブロックを示す。

図４を参照すると、マルチ入力ストリーム（multi input stream：複数の入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、スケジューラ４０００、１フレームディレイ（delay）ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（インバンド）（In-band）シグナリングブロック４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０、及びＰＬＳスクランブラ４０６０を含むことができる。ストリームアダプテーション（stream adaptation：ストリーム適応）ブロックの各ブロックについて説明する。

スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０、ＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック、ＰＬＳスクランブラ４０６０の動作に該当するので、その説明は省略する。

スケジューラ４０００は各データパイプのＦＥＣＢＬＯＣＫの量から全体のフレームに亘って全体のセル割当を決定することができる。ＰＬＳ、ＥＡＣ、及びＦＩＣに対する割当を含み、スケジューラはフレームのＦＳＳのＰＬＳセル又は帯域内（In-band）シグナリングで送信されるＰＬＳ２−ＤＹＮデータの値を生成する。ＦＥＣＢＬＯＣＫ、ＥＡＣ、ＦＩＣに関する詳細な内容は後述する。

１フレームディレイ（delay）ブロック４０１０は、次のフレームに関するスケジューリング情報がデータパイプに挿入される帯域内（In-band）シグナリング情報に関する現フレームを通じて送信できるように入力データを１つの送信フレームだけ遅延させることができる。

帯域内（In-band）シグナリングブロック４０３０は、ＰＬＳ２データの遅延されない部分をフレームのデータパイプに挿入することができる。

前述したブロックは省略されるか、類似又は同一機能を有するブロックに置き換えることができる。

図５は、本発明の一実施形態に係るＢＩＣＭブロックを示す。

図５に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。

前述したように、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。

ＱｏＳが本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置により提供されるサービスの特性に依存するので、各々のサービスに該当するデータは互いに異なる方式により処理されなければならない。したがって、本発明の一実施形態に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ方式を各々のデータパスに該当するデータパイプに独立して適用することによって、各データパイプを独立して処理することができる。結果的に、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、各々のデータパイプを介して送信される各サービス又はサービスコンポーネントに対するＱｏＳを調節することができる。

（ａ）はベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロックを示し、（ｂ）はアドバンスドプロファイルのＢＩＣＭブロックを示す。

ベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロック及びアドバンスドプロファイルのＢＩＣＭブロックは、各々のデータパイプを処理するための複数の処理ブロックを含むことができる。

ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロック及びアドバンスドプロファイルに対するＢＩＣＭブロックの各々の処理ブロックについて説明する。

ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパ（mapper）５０３０、ＳＳＤ（Signal Space Diversity）エンコーディング（符号化）ブロック５０４０、及び時間（タイム）インターリーバ５０５０を含むことができる。

データＦＥＣエンコーダ５０１０は、外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行する。外部コーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の具体的な動作に関しては、後述する。

ビットインターリーバ５０２０は、効率的に実現可能な構造を提供しながらデータＦＥＣエンコーダ５０１０の出力をインターリーブしてＬＤＰＣコードと変調方式との組合せにより最適化された性能を達成することができる。ビットインターリーバ５０２０の具体的な動作に関しては、後述する。

コンステレーションマッパ５０３０は、ＱＰＳＫ、ＱＡＭ−１６、不均一ＱＡＭ（ＮＵＱ−６４、ＮＵＱ−２５６、ＮＵＱ−１０２４）、又は不均一コンステレーション（ＮＵＣ−１６、ＮＵＣ−６４、ＮＵＣ−２５６、ＮＵＣ−１０２４）を用いてベース及びハンドヘルドプロファイルでビットインターリーバ５０２０からの各々のセルワードを変調するか、又はアドバンスドプロファイルでセルワードデマルチプレクサ５０１０−１からのセルワードを変調してパワー（電力）が正規化されたコンステレーションポイントを提供することができる。該当コンステレーションマッピングは、データパイプに対してのみ適用される。ＮＵＱが任意の形態を有する一方、ＱＡＭ−１６及びＮＵＱは正四角形の形態を有することが観察される。各々のコンステレーションが９０度の倍数だけ回転されれば、回転されたコンステレーションは元のものと正確に重なる。回転対称特性によって実数及び虚数コンポーネント（成分）の容量及び平均パワーが互いに同一になる。ＮＵＱ及びＮＵＣは全て各コードレート（code rate）について特別に定義され、使用される特定の１つはＰＬＳ２データに保管されたパラメータＤＰ＿ＭＯＤによりシグナリングされる。

ＳＳＤエンコーディングブロック５０４０は、２次元、３次元、４次元でセルをフリーコーディングし、難しいフェージング条件で受信ロバスト性（robustness）を増加させることができる。

時間インターリーバ（タイムインターリーバ）５０５０は、データパイプレベルで動作することができる。時間インターリーブのパラメータは、各々のデータパイプに対して異なるように設定できる。時間インターリーバ５０５０の具体的な動作に関しては後述する。

アドバンスドプロファイルに対するＢＩＣＭブロックの処理ブロック５０００−１は、データＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパ、及び時間（タイム）インターリーバを含むことができる。

但し、処理ブロック５０００−１はセルワードデマルチプレクサ５０１０−１及びＭＩＭＯエンコーディングブロック５０２０−１をさらに含むという点で処理ブロック５０００と区別される。

また、処理ブロック５０００−１におけるデータＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパ、時間インターリーバの動作は、前述したデータＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパ５０３０、時間インターリーバ５０５０の動作に該当するので、その説明は省略する。

セルワードデマルチプレクサ５０１０−１は、アドバンスドプロファイルのデータパイプがＭＩＭＯ処理のために単一セルワードストリームを二重セルワードストリームに分離するのに使用される。セルワードデマルチプレクサ５０１０−１の具体的な動作に関しては後述する。

ＭＩＭＯエンコーディングブロック５０２０−１は、ＭＩＭＯエンコーディング方式を用いてセルワードデマルチプレクサ５０１０−１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号送信のために最適化された。ＭＩＭＯ技術は、容量増加を得るための有望な方式であるが、チャネル特性に依存する。特別に放送に対して、互いに異なる信号伝搬特性による２つのアンテナ間の受信信号パワーの差、又はチャネルの強いＬＯＳコンポーネントはＭＩＭＯから容量利得を得ることを難しくする。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうちの１つの位相ランダム化及び回転基盤（に基づく）プリコーディングを用いてこの問題を克服する。

ＭＩＭＯエンコーディングは、送信器及び受信器の全てで少なくとも２つのアンテナを必要とする２×２ＭＩＭＯシステムのために意図される。２つのＭＩＭＯエンコーディングモードは本提案であるＦＲ−ＳＭ（Full-Rate Spatial Multiplexing）及びＦＲＦＤ−ＳＭ（Full-Rate Full-Diversity Spatial Multiplexing）で定義される。ＦＲ−ＳＭエンコーディングは受信器側における比較的小さい複雑度の増加により容量の増加を提供する一方、ＦＲＦＤ−ＳＭエンコーディングは受信器側における大きい複雑度の増加で容量の増加及び追加的なダイバーシチ利得を提供する。提案されたＭＩＭＯエンコーディング方式はアンテナ極性配置を制限しない。

ＭＩＭＯ処理はアドバンスドプロファイルフレームにおいて要求されるが、これはアドバンスドプロファイルフレームにおける全てのデータパイプがＭＩＭＯエンコーダにより処理されることを意味する。ＭＩＭＯ処理はデータパイプレベルで適用される。コンステレーションマッパ出力のペア（pair：対）であるＮＵＱ（ｅ_1,i及びｅ_2,i）はＭＩＭＯエンコーダの入力により供給される。ＭＩＭＯエンコーダ出力ペア（pair：対）（ｇ_1,i及びｇ_2,i）は各々の送信アンテナの同一のキャリアｋ及びＯＦＤＭシンボルｌにより送信される。

図６は、本発明の他の実施形態に係るＢＩＣＭブロックを示す。

図６に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。

図６は、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックを示す。ＥＡＣはＥＡＳ情報データを伝達するフレームの一部であり、ＦＩＣはサービスと該当するベースデータパイプとの間でのマッピング情報を伝達するフレームにおける論理チャネルである。ＥＡＣ及びＦＩＣに関する詳細な説明は後述する。

図６を参照すると、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳＦＥＣエンコーダ６０００、ビットインターリーバ６０１０、及びコンステレーションマッパ６０２０を含むことができる。

また、ＰＬＳＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック、及びＬＤＰＣパリティパンクチャリング（puncturing）ブロックを含むことができる。ＢＩＣＭブロックの各ブロックについて説明する。

ＰＬＳＦＥＣエンコーダ６０００は、スクランブルされたＰＬＳ１／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。

スクランブラは、ＢＣＨエンコーディング及び短縮（ショートニング）（shortening）及びパンクチャリングされたＬＤＰＣエンコーディングの前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。

ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のための短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ１／２データに外部エンコーディングを実行（遂行）し、ＢＣＨエンコーディングの後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみゼロ挿入の出力ビットがＬＤＰＣエンコーディングの前に並べ替え（permutation）できる。

ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロックを生成するために、Ｃ_ldpc及びパリティビットＰ_ldpcは各々のゼロが挿入されたＰＬＳ情報ブロックＩ_ldpcからシステマティック（組織的）にエンコードされ、その後に添付される。

＜数式１＞

ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の＜表４＞の通りである。

＜表４＞

ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを実行することができる。

短縮がＰＬＳ１データ保護に適用されれば、一部のＬＤＰＣパリティビットはＬＤＰＣエンコーディングの後でパンクチャリングされる。また、ＰＬＳ２データ保護のために、ＰＬＳ２のＬＤＰＣパリティビットがＬＤＰＣエンコーディングの後でパンクチャリングされる。これらのパンクチャリングされたビットは送信されない。

ビットインターリーバ６０１０は、各々の短縮及びパンクチャリングされたＰＬＳ１データ及びＰＬＳ２データをインターリーブすることができる。

コンステレーションマッパ６０２０は、ビットインターリーブされたＰＬＳ１データ及びＰＬＳ２データをコンステレーションにマッピングすることができる。

図７は、本発明の一実施形態に係るフレーム構築（ビルディング）ブロック（frame building block）を示す。

図７に図示したフレーム構築ブロックは、図１を参照して説明したフレーム構築（ビルディング）ブロック１０２０の一実施形態に該当する。

上記フレーム構築ブロック（Frame building block）は、フレーミング＆インターリーブ（Framing & Interleaving）ブロックで表現されることもできる。

図７を参照すると、フレーム構築ブロックは、遅延補償（delay compensation：ディレイコンペンセーション）ブロック７０００、セルマッパ（cell mapper）７０１０、及び周波数（フリークエンシ、フリケンシ）インターリーバ（frequency interleaver）７０２０を含むことができる。フレーム構築ブロックの各ブロックに関して説明する。

遅延補償（delay compensation：ディレイコンペンセーション）ブロック７０００は、データパイプと該当するＰＬＳデータとの間のタイミングを調節して送信器側でデータパイプと該当するＰＬＳデータとの間の同時性（co-time）を保証することができる。入力フォーマットブロック及びＢＩＣＭブロックによるデータパイプの遅延を扱うことによってＰＬＳデータはデータパイプだけ遅延される。ＢＩＣＭブロックの遅延は主に時間インターリーバ５０５０によるものである。帯域内（In-band）シグナリングデータは、次の時間インターリーブグループの情報をシグナリングされるデータパイプより１つのフレームの前に伝達されるようにすることができる。遅延補償（delay compensation：ディレイコンペンセーション）ブロックは、それに合わせて帯域内（In-band）シグナリングデータを遅延させる。

セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルをフレーム内でＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングすることができる。セルマッパ７０１０の基本機能は、各々のデータパイプ、ＰＬＳセル、及びＥＡＣ／ＦＩＣセルに対する時間インターリーブにより生成されたデータセルを、存在していれば、１つのフレーム内で各々のＯＦＤＭシンボルに該当するアクティブ（active）ＯＦＤＭセルの配列にマッピングするものである。（ＰＳＩ（Program Specific Information）／ＳＩなどの）サービスシグナリングデータは個別に収集されてデータパイプにより送られることができる。セルマッパはフレーム構造の構成及びスケジューラにより生成された動的情報（dynamic information：ダイナミックインフォメーション）に従って動作する。フレームに関する詳細な内容は後述する。

周波数（フリークエンシ）インターリーバ７０２０は、セルマッパ７０１０から受信したデータセルをランダムにインターリーブして周波数ダイバーシチを提供することができる。また、周波数インターリーバ７０２０は単一フレームで最大のインターリーブ利得を得るために他のインターリービングシード（seed）の順序を用いて２つの順次的な（連続する、シーケンシャル）ＯＦＤＭシンボルで構成されたＯＦＤＭシンボルペア（pair：対）で動作することができる。

図８は、本発明の一実施形態に係るＯＦＤＭ生成ブロックを示す。

図８に図示されたＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成（ジェネレーション）ブロック１０３０の一実施形態に該当する。

ＯＦＤＭ生成ブロックは、フレーム構築ブロックにより生成されたセルによりＯＦＤＭキャリアを変調し、パイロットを挿入し、送信のための時間領域信号を生成する。また、該当ブロックは順次ガードインターバルを挿入し、ＰＡＰＲ減少処理を適用して最終的なＲＦ信号を生成する。

図８を参照すると、ＯＦＤＭ生成ブロックは、パイロット及びリザーブ（リザーブド）トーン挿入ブロック（pilot and reserved tone insertion block）８０００、２Ｄ−ｅＳＦＮ（Single Frequency Network）エンコーディングブロック８０１０、ＩＦＦＴ（Inverse Fast Fourier Transform）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、ガードインターバル挿入ブロック（guard interval insertion block）８０４０、プリアンブル挿入ブロック（preamble insertion block）８０５０、その他のシステム挿入ブロック８０６０、及びＤＡＣブロック８０７０を含むことができる。ＯＦＤＭ生成ブロックの各ブロックについて説明する。

パイロット及びリザーブトーン挿入ブロック８０００は、パイロット及びリザーブトーンを挿入することができる。

ＯＦＤＭシンボル内の様々なセルは受信器から先験的に知られた送信された値を有するパイロットとして知られた参照情報に変調される。パイロットセルの情報は、分散パイロット、連続パイロット、エッジパイロット、ＦＳＳ（Frame Signaling Symbol）パイロット、及びＦＥＳ（Frame Edge Symbol）パイロットで構成される。各パイロットは、パイロットタイプ及びパイロットパターンに従って特定増加パワーレベルで送信される。パイロット情報の値は与えられたシンボルで１つが各々の送信キャリアに対するものである一連の値に該当する参照シーケンスで誘導（導出）される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定、送信モード識別のために使用されることができ、また位相雑音を追跡するために使用できる。

参照シーケンスから取った参照情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除外した全てのシンボルにおける分散パイロットセルで送信される。連続パイロットは、フレームの全てのシンボルに挿入される。連続パイロットの数及び位置はＦＦＴサイズ及び分散パイロットパターンに全て依存する。エッジキャリアは、プリアンブルシンボルを除外した全てのシンボル内のエッジパイロットと同一である。エッジキャリアは、スペクトルのエッジまで周波数補間（interpolation：インターポレーション）を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。ＦＳＳパイロット及びＦＥＳパイロットはフレームのエッジまで時間補間（interpolation：インターポレーション）を許容するために挿入される。

本発明の一実施形態に係るシステムは、非常に堅い送信モードをサポートするために分散ＭＩＳＯ方式が選択的に使用されるＳＦＮ（Single Frequency Network）をサポートする。２Ｄ−ｅＳＦＮは複数の送信アンテナを使用する分散ＭＩＳＯ方式であって、各アンテナはＳＦＮネットワークで各々異なる送信器に位置することができる。

２Ｄ−ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数ダイバーシチを生成するために２Ｄ−ｅＳＦＮ処理を行って複数の送信器から送信された信号の位相を歪曲させることがある。したがって、長時間の間の低い平面フェージング又は深いフェージングによるバースト誤りが軽減できる。

ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ−ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロット（又は、リザーブ（予約）トーン）に指定されないデータシンボルでの全てのセルは、周波数インターリーバからのデータセルのうちの１つを伝達する。セルはＯＦＤＭキャリアにマッピングされる。

ＰＡＰＲ減少ブロック８０３０は、時間領域で様々なＰＡＰＲ減少アルゴリズムを用いて入力信号にＰＡＰＲ減少を実行する。

ガードインターバル挿入ブロック８０４０はガードインターバルを挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造に関する詳細な内容は後述する。

その他のシステム挿入ブロック８０６０は、放送サービスを提供する２つ以上の互いに異なる放送送信／受信システムのデータが、同一のＲＦ信号帯域で同時に送信できるように時間領域で複数の放送送信／受信システムの信号を多重化することができる。この場合、２つ以上の互いに異なる放送送信／受信システムは、互いに異なる放送サービスを提供するシステムをいう。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味することができる。各々の放送サービスに関連したデータは互いに異なるフレームを通じて送信できる。

ＤＡＣブロック８０７０は、入力されたディジタル信号をアナログ信号に変換して出力することができる。ＤＡＣブロック８０７０から出力された信号は物理層プロファイルによって複数の出力アンテナを介して送信できる。本発明の一実施形態に係る送信アンテナは垂直又は水平極性を有することができる。

前述したブロックは設計によって省略されるか、類似又は同一機能を有するブロックに置き換えできる。

図９は、本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置の構造を示す。

本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、図１を参照して説明した次世代放送サービスに対する放送信号送信装置に対応することができる。

本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、同期及び復調モジュール（synchronization & demodulation module）９０００、フレームパージングモジュール（frame parsing module）９０１０、デマッピング及びデコーディングモジュール（demapping & decoding module）９０２０、出力プロセッサ（output processor）９０３０、及びシグナリングデコーディングモジュール（signaling decoding module）９０４０を含むことができる。放送信号受信装置の各モジュールの動作について説明する。

同期及び復調モジュール９０００は、ｍ個の受信アンテナを介して入力信号を受信し、放送信号受信装置に該当するシステムに対して信号検出及び同期化を実行し、放送信号送信装置により実行される手続の逆過程に該当する復調を実行することができる。

フレームパージングモジュール９０１０は、入力信号フレームをパージングし、ユーザにより選択されたサービスが送信されるデータを抽出することができる。放送信号送信装置がインターリーブを実行すれば、フレームパージングモジュール９０１０はインターリーブの逆過程に該当するデインターリーブを実行することができる。この場合、抽出されなければならない信号及びデータの位置がシグナリングデコーディングモジュール９０４０から出力されたデータをデコードすることにより取得され、放送信号送信装置により生成されたスケジューリング情報が復元できる。

上記フレームパージングモジュール（又は、ブロック）は、デフレーミング＆デインターリーブ（Deframing & Deinterleaving）モジュールとして表現されることもできる。

デマッピング及びデコーディングモジュール９０２０は、入力信号をビット領域データに変換した後、必要によってビット領域データをデインターリーブすることができる。デマッピング及びデコーディングモジュール９０２０は、送信効率のために適用されたマッピングに対するデマッピングを実行し、デコーディングを通じて送信チャネルで発生したエラーを訂正することができる。この場合、デマッピング及びデコーディングモジュール９０２０はシグナリングデコーディングモジュール９０４０から出力されたデータをデコードすることによって、デマッピング及びデコーディングのために必要な送信パラメータを取得することができる。

出力プロセッサ９０３０は、送信効率を向上させるために放送信号送信装置により適用される様々な圧縮／信号処理手続の逆過程を実行することができる。この場合、出力プロセッサ９０３０はシグナリングデコーディングモジュール９０４０から出力されたデータで必要とする制御情報を取得することができる。出力プロセッサ８３００の出力は、放送信号送信装置に入力される信号に該当し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及びＧＳでありうる。

シグナリングデコーディングモジュール９０４０は、同期及び復調モジュール９０００により復調された信号からＰＬＳ情報を取得することができる。前述したように、フレームパージングモジュール９０１０、デマッピング及びデコーディングモジュール９２００、及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９０４０から出力されたデータを用いてその機能を実行することができる。

図１０は、本発明の一実施形態に係るフレーム構造を示す。

図１０は、フレーム時間（タイム）の構成例及びスーパーフレームにおけるＦＲＵ（Frame Repetition Unit：フレーム反復単位）を示す。（ａ）は本発明の一実施形態に係るスーパーフレームを示し、（ｂ）は本発明の一実施形態に係るＦＲＵを示し、（ｃ）はＦＲＵでの様々な物理プロファイル（PHY profile）のフレームを示し、（ｄ）はフレームの構造を示す。

スーパーフレームは８個のＦＲＵで構成できる。ＦＲＵはフレームのＴＤＭに対する基本多重化単位であり、スーパーフレームで８回反復される。

ＦＲＵで各フレームは物理プロファイル（ベース、ハンドヘルド、アドバンスドプロファイル）のうちの１つ又はＦＥＦに属する。ＦＲＵで、フレームの最大許容数は４であり、与えられた物理プロファイルはＦＲＵで０回乃至４回のうちのいずれかの回数だけ表れることができる（例えば、ベース、ハンドヘルド、アドバンス）。物理プロファイルの定義は、必要なとき、プリアンブルにおけるＰＨＹ＿ＰＲＯＦＩＬＥのリザーブ値を用いて拡張できる。

ＦＥＦ部分は、含まれれば、ＦＲＵの端に挿入される。ＦＥＦがＦＲＵに含まれる場合、ＦＥＦの最大数はスーパーフレームで８である。ＦＥＦ部分が互いに隣接することは推奨されない。

１つのフレームは複数のＯＦＤＭシンボルとプリアンブルとにさらに分離される。（ｄ）に図示したように、フレームは、プリアンブル、１つ又は複数のＦＳＳ、ノーマルデータシンボル、及びＦＥＳを含む。

プリアンブルは高速フューチャキャストＵＴＢシステム信号検出を可能にし、信号の効率的な送信及び受信のための基本送信パラメータの集合を提供する特別なシンボルである。プリアンブルに関する詳細な内容は後述する。

ＦＳＳの主な目的はＰＬＳデータを伝達するものである。高速同期化及びチャネル推定のために、これに従うＰＬＳデータの高速デコーディングのために、ＦＳＳはノーマルデータシンボルより高密度のパイロットパターンを有する。ＦＥＳはＦＳＳと完全に同一のパイロットを有するが、これはＦＥＳの直前のシンボルに対して外挿（extrapolation）無しでＦＥＳ内での周波数のみの補間（interpolation：インターポレーション）及び時間補間（temporal interpolation）を可能にする。

図１１は、本発明の一実施形態に係るフレームのシグナリング階層構造（signaling hierarchy structure）を示す。

図１１はシグナリング階層構造を示すが、これは３個の主要部分であるプリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０、及びＰＬＳ２データ１１０２０に分割される。フレーム毎にプリアンブル信号により伝達されるプリアンブルの目的は、フレームの基本送信パラメータ及び送信タイプを示すものである。ＰＬＳ１は、受信器が関心あるデータパイプに接続するためのパラメータを含むＰＬＳ２データに接続してデコードできるようにする。ＰＬＳ２はフレーム毎に伝達され、２つの主要部分であるＰＬＳ２−ＳＴＡＴデータとＰＬＳ２−ＤＹＮデータとに分割される。ＰＬＳ２データのスタティック（static：静的）及びダイナミック（dynamic：動的）部分には、必要なとき、パディングが後続する。

図１２は、本発明の一実施形態に係るプリアンブルシグナリングデータを示す。

プリアンブルシグナリングデータは、受信器がフレーム構造内でＰＬＳデータに接続し、データパイプを追跡できるようにするために必要とする２１ビットの情報を伝達する。プリアンブルシグナリングデータに関する詳細な内容は、次の通りである。

ＰＨＹ＿ＰＲＯＦＩＬＥ：該当３ビットフィールドは現フレームの物理プロファイルタイプを示す。互いに異なる物理プロファイルタイプのマッピングは、以下の＜表５＞に与えられる。

＜表５＞

ＦＦＴ＿ＳＩＺＥ：該当２ビットフィールドは以下の＜表６＞で説明した通り、フレームグループ内で現フレームのＦＦＴサイズを示す。

＜表６＞

ＧＩ＿ＦＲＡＣＴＩＯＮ：該当３ビットフィールドは以下の＜表７＞で説明した通り、現スーパーフレームにおけるガードインターバル比（の一部）（fraction）の値を示す。

＜表７＞

ＥＡＣ＿ＦＬＡＧ：該当１ビットフィールドはＥＡＣが現フレームに提供されるか否かを示す。該当フィールドが１に設定されれば、ＥＡＳが現フレームに提供される。該当フィールドが０に設定されれば、ＥＡＳが現フレームで伝達されない。該当フィールドはスーパーフレーム内でダイナミック（dynamic：動的）に転換できる。

ＰＩＬＯＴ＿ＭＯＤＥ：該当１ビットフィールドは現フレームグループで現フレームに対してパイロットモードがモバイルモードであるか、又は固定モードであるか否かを示す。該当フィールドが０に設定されれば、モバイルパイロットモードが使用される。該当フィールドが１に設定されれば、固定パイロットモードが使用される。

ＰＡＰＲ＿ＦＬＡＧ：該当１ビットフィールドは現フレームグループで現フレームに対してＰＡＰＲ減少が使用されるか否かを示す。該当フィールドが１に設定されれば、トーン予約（tone reservation）がＰＡＰＲ減少のために使用される。該当フィールドが０に設定されれば、ＰＡＰＲ減少が使われない。

ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：該当３ビットフィールドは現スーパーフレームに存在するＦＲＵの物理プロファイルタイプ構成を示す。現スーパーフレームで全てのプリアンブルにおける該当フィールドにおいて、現スーパーフレームで伝達される全てのプロファイルタイプが識別される。該当３ビットフィールドは以下の＜表８＞に示した通り、各々のプロファイルに対して異なるように定義される。

＜表８＞

ＲＥＳＥＲＶＥＤ：該当７ビットフィールドは今後の使用のためにリザーブ（reserved）される。

図１３は、本発明の一実施形態に係るＰＬＳ１データを示す。

ＰＬＳ１データはＰＬＳ２の受信及びデコーディングを可能にするために必要なパラメータを含んだ基本送信パラメータを提供する。前述したように、ＰＬＳ１データは１つのフレームグループの全期間の間変化しない。ＰＬＳ１データのシグナリングフィールドの具体的な定義は、次の通りである。

ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：該当２０ビットフィールドはＥＡＣ＿ＦＬＡＧを除外したプリアンブルシグナリングデータのコピーである。

ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：該当２ビットフィールドはＦＲＵ当たりのフレーム数を示す。

ＰＡＹＬＯＡＤ＿ＴＹＰＥ：該当３ビットフィールドはフレームグループで伝達されるペイロードデータのフォーマットを示す。ＰＡＹＬＯＡＤ＿ＴＹＰＥは＜表９＞に示した通りシグナリングされる。

＜表９＞

ＮＵＭ＿ＦＳＳ：該当２ビットフィールドは現フレームにおけるＦＳＳの数を示す。

ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：該当８ビットフィールドは送信される信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは主バージョン及び副バージョンの２つの４ビットフィールドに分離される。

主バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢである４ビットは主バージョン情報を示す。主バージョンフィールドでの変化は互換が不可能な変化を示す。デフォルト値は００００である。該当標準で叙述されたバージョンに対し、値が００００に設定される。

副バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＬＳＢである４ビットは副バージョン情報を示す。副バージョンフィールドでの変化は互換が可能である。

ＣＥＬＬ＿ＩＤ：これはＡＴＳＣネットワークにおける地理的セルを一意に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジはフューチャキャストＵＴＢシステム当たりで使用される周波数の数によって１つ又は複数の周波数で構成できる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されなければ、該当フィールドは０に設定される。

ＮＥＴＷＯＲＫ＿ＩＤ：これは現ＡＴＳＣネットワークを一意に識別する１６ビットフィールドである。

ＳＹＳＴＥＭ＿ＩＤ：該当１６ビットフィールドはＡＴＳＣネットワーク内でフューチャキャストＵＴＢシステムを一意に識別する。フューチャキャストＵＴＢシステムは入力が１つ又は複数の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であり、出力がＲＦ信号である地上波放送システムである。フューチャキャストＵＴＢシステムは、存在していれば、ＦＥＦ並びに１つ若しくは複数の物理プロファイルを伝達する。同一のフューチャキャストＵＴＢシステムは互いに異なる入力ストリームを伝達し、互いに異なる地理的領域で互いに異なるＲＦを使用することができるので、ローカルサービス挿入を許容する。フレーム構造及びスケジューリングは一箇所（１つの場所）で制御され、フューチャキャストＵＴＢシステム内で全ての送信に対して同一である。１つ又は複数のフューチャキャストＵＴＢシステムは全て同一の物理構造及び構成を有する同一のＳＹＳＴＥＭ＿ＩＤの意味を有することができる。

次のループ（loop）は、各フレームタイプの長さ及びＦＲＵ構成を示すＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ、及びＲＥＳＥＲＶＥＤで構成される。ループ（loop）サイズはＦＲＵ内で４個の物理プロファイル（ＦＥＦ含み）がシグナリングされるように固定される。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さければ、使われないフィールドはゼロで詰められる。

ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：該当３ビットフィールドは関連するＦＲＵの（ｉ＋１）番目のフレーム（ｉはループ（loop）インデックス）の物理プロファイルタイプを示す。該当フィールドは＜表８＞に示したものと同一のシグナリングフォーマットを使用する。

ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：該当２ビットフィールドは関連するＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを使用すれば、フレーム期間の正確な値が得られる。

ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：該当３ビットフィールドは関連するＦＲＵの（ｉ＋１）番目のフレームのガードインターバル比の値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは＜表７＞に従ってシグナリングされる。

ＲＥＳＥＲＶＥＤ：該当４ビットフィールドは今後の使用のためにリザーブ（reserved）される。

次のフィールドは、ＰＬＳ２データをデコードするためのパラメータを提供する。

ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドはＰＬＳ２の保護により使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。ＬＤＰＣコードに関する詳細な内容は後述する。

＜表１０＞

ＰＬＳ２＿ＭＯＤ：該当３ビットフィールドはＰＬＳ２により使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。

＜表１１＞

ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドは現フレームグループで伝達されるＰＬＳ２に対する全てのコーディングブロックのサイズ（ＱＡＭセルの数に特定される）であるＣ_{total_partial_block}を示す。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは現フレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは現フレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：該当１ビットフラグはＰＬＳ２反復モードが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。該当フィールドの値が０に設定されれば、ＰＬＳ２反復モードは不活性化される。

ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドはＰＬＳ２反復が使用される場合、現フレームグループのフレーム毎に伝達されるＰＬＳ２に対する部分コーディングブロックのサイズ（ＱＡＭセルの数で特定される）であるＣ_{total_partial_block}を示す。反復が使われない場合、該当フィールドの値は０と同一である。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドは次のフレームグループの各フレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。

ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：該当３ビットフィールドは次のフレームグループの各フレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：該当１ビットフラグはＰＬＳ２反復モードが次のフレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。該当フィールドの値が０に設定されれば、ＰＬＳ２反復モードは非活性化される。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドはＰＬＳ２反復が使用される場合、次のフレームグループのフレーム毎に伝達されるＰＬＳ２に対する全体のコーディングブロックのサイズ（ＱＡＭセルの数で特定される）であるＣ_{total_full_block}を示す。次のフレームグループで反復が使われない場合、該当フィールドの値は０と同一である。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは次のフレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。該当値は現フレームグループで一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは次のフレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。該当値は現フレームグループで一定である。

ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：該当２ビットフィールドは現フレームグループでＰＬＳ２に対して追加パリティが提供されるか否かを示す。該当値は現フレームグループの全期間の間一定である。以下の＜表１２＞は該当フィールドの値を提供する。該当フィールドの値が００に設定されれば、現フレームグループで追加パリティがＰＬＳ２に対して使われない。

＜表１２＞

ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドはＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。該当値は現フレームグループの全期間の間一定である。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：該当２ビットフィールドは次のフレームグループのフレーム毎にＰＬＳ２シグナリングに対して追加パリティが提供されるか否かを示す。該当値は現フレームグループの全期間の間一定である。＜表１２＞は該当フィールドの値を定義する。

ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドは次のフレームグループのフレーム毎にＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。該当値は現フレームグループの全期間の間一定である。

ＲＥＳＥＲＶＥＤ：該当３２ビットフィールドは今後の使用のためにリザーブ（reserved）される。

ＣＲＣ＿３２：ＰＬＳ１シグナリング全体に適用される３２ビットエラー検出コード

図１４は、本発明の一実施形態に係るＰＬＳ２データを示す。

図１４は、ＰＬＳ２データのＰＬＳ２−ＳＴＡＴデータを示す。ＰＬＳ２−ＳＴＡＴデータはフレームグループ内で同一である一方、ＰＬＳ２−ＤＹＮデータは現フレームに対して特定の情報を提供する。

ＰＬＳ２−ＳＴＡＴデータのフィールドについて、次に具体的に説明する。

ＦＩＣ＿ＦＬＡＧ：該当１ビットフィールドはＦＩＣが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＦＩＣは現フレームで提供される。該当フィールドの値が０に設定されれば、ＦＩＣは現フレームで伝達されない。該当値は現フレームグループの全期間の間一定である。

ＡＵＸ＿ＦＬＡＧ：該当１ビットフィールドは補助ストリームが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、補助ストリームは現フレームで提供される。該当フィールドの値が０に設定されれば、補助フレームは現フレームで伝達されない。該当値は現フレームグループの全期間の間一定である。

ＮＵＭ＿ＤＰ：該当６ビットフィールドは現フレーム内で伝達されるデータパイプの数を示す。該当フィールドの値は１から６４の間であり、データパイプの数はＮＵＭ＿ＤＰ＋１である。

ＤＰ＿ＩＤ：該当６ビットフィールドは物理プロファイル内で一意に識別する。

ＤＰ＿ＴＹＰＥ：該当３ビットフィールドはデータパイプのタイプを示す。これは、以下の＜表１３＞に従ってシグナリングされる。

＜表１３＞

ＤＰ＿ＧＲＯＵＰ＿ＩＤ：該当８ビットフィールドは現データパイプが関連しているデータパイプグループを識別する。これは、受信器が同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する（ようになる）特定サービスと関連するサービスコンポーネントのデータパイプに接続するのに使用できる。

ＢＡＳＥ＿ＤＰ＿ＩＤ：該当６ビットフィールドは管理層で使用される（ＰＳＩ／ＳＩのような）サービスシグナリングデータを伝達するデータパイプを示す。ＢＡＳＥ＿ＤＰ＿ＩＤにより示すデータパイプは、サービスデータと共にサービスシグナリングデータを伝達するノーマルデータパイプであるか、又はサービスシグナリングデータのみを伝達する専用データパイプでありうる。

ＤＰ＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドは関連するデータパイプにより使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の＜表１４＞に従ってシグナリングされる。

＜表１４＞

ＤＰ＿ＣＯＤ：該当４ビットフィールドは関連するデータパイプにより使用されるコードレート（code rate）を示す。コードレート（code rate）は以下の＜表１５＞に従ってシグナリングされる。

＜表１５＞

ＤＰ＿ＭＯＤ：該当４ビットフィールドは関連するデータパイプにより使用される変調を示す。変調は以下の＜表１６＞に従ってシグナリングされる。

＜表１６＞

ＤＰ＿ＳＳＤ＿ＦＬＡＧ：該当１ビットフィールドはＳＳＤモードが関連するデータパイプで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＳＳＤは使用される。該当フィールドの値が０に設定されれば、ＳＳＤは使われない。

次のフィールドはＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す０１０と同じときのみに表れる。

ＤＰ＿ＭＩＭＯ：該当３ビットフィールドはどのようなタイプのＭＩＭＯエンコーディング処理が関連するデータパイプに適用されるかを示す。ＭＩＭＯエンコーディング処理のタイプは、以下の＜表１７＞に従ってシグナリングされる。

＜表１７＞

ＤＰ＿ＴＩ＿ＴＹＰＥ：該当１ビットフィールドは時間インターリーブのタイプを示す。０の値は１つの時間インターリーブグループが１つのフレームに該当し、１つ又は複数の時間インターリーブブロックを含むことを示す。１の値は１つの時間インターリーブグループが１つより多いフレームに伝達され、１つの時間インターリーブブロックのみを含むことを示す。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：該当２ビットフィールド（許容された値は１、２、４、８のみである）の使用は、次のようなＤＰ＿ＴＩ＿ＴＹＰＥフィールド内で設定される値により決定される。

ＤＰ＿ＴＩ＿ＴＹＰＥの値が１に設定されれば、該当フィールドは各々の時間インターリーブグループがマッピングされるフレームの数であるＰ_Iを示し、時間インターリーブグループ当たり１つの時間インターリーブブロックが存在する（Ｎ_TI＝１）。該当２ビットフィールドに許容されるＰ_Iの値は、以下の＜表１８＞で定義される。

ＤＰ＿ＴＩ＿ＴＹＰＥの値が０に設定されれば、該当フィールドは時間インターリーブグループ当たりの時間インターリーブブロックの数Ｎ_TIを示し、フレーム当たり１つの時間インターリーブグループが存在する（Ｐ_I＝１）。該当２ビットフィールドで許容されるＰ_Iの値は以下の＜表１８＞で定義される。

＜表１８＞

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：該当２ビットフィールドは関連するデータパイプに対するフレームグループ内におけるフレーム間隔（Ｉ_JUMP）を示し、許容された値は１、２、４、８（該当する２ビットフィールドは各々００、０１、１０、１１）である。フレームグループの全てのフレームに表れないデータパイプに対し、該当フィールドの値は順次的な（シーケンシャル）フレーム間の間隔と同一である。例えば、データパイプが１、５、９、１３などのフレームに表れれば、該当フィールドの値は４に設定される。全てのフレームに表れるデータパイプに対し、該当フィールドの値は１に設定される。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：該当１ビットフィールドは時間インターリーバ５０５０の使用可能性を決定する。データパイプに対して時間インターリーブが使われないと、該当フィールド値は１に設定される。一方、時間インターリーブが使われれば、該当フィールド値は０に設定される。

ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：該当５ビットフィールドは現データパイプが発生するスーパーフレームの第１のフレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０から３１の間である。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：該当１０ビットフィールドは該当データパイプに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。該当フィールドの値はＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。

ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：該当２ビットフィールドは与えられたデータパイプにより伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の＜表１９＞に従ってシグナリングされる。

＜表１９＞

ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：該当２ビットフィールドは現データパイプが帯域内（In-band）シグナリング情報を伝達するか否かを示す。帯域内（In-band）シグナリングタイプは、以下の＜表２０＞に従ってシグナリングされる。

＜表２０＞

ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：該当２ビットフィールドは与えられたデータパイプにより伝達されるペイロードのプロトコルタイプを示す。ペイロードのプロトコルタイプは入力ペイロードタイプが選択されれば、以下の＜表２１＞に従ってシグナリングされる。

＜表２１＞

ＤＰ＿ＣＲＣ＿ＭＯＤＥ：該当２ビットフィールドはＣＲＣエンコーディングが入力フォーマットブロックで使用されるか否かを示す。ＣＲＣモードは、以下の＜表２２＞に従ってシグナリングされる。

＜表２２＞

ＤＮＰ＿ＭＯＤＥ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連するデータパイプにより使用されるヌルパケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の＜表２３＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＤＮＰ＿ＭＯＤＥは００の値に設定される。

＜表２３＞

ＩＳＳＹ＿ＭＯＤＥ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連するデータパイプにより使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の＜表２４＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＩＳＳＹ＿ＭＯＤＥは００の値に設定される。

＜表２４＞

ＨＣ＿ＭＯＤＥ＿ＴＳ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連するデータパイプにより使用されるＴＳヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＴＳは、以下の＜表２５＞に従ってシグナリングされる。

＜表２５＞

ＨＣ＿ＭＯＤＥ＿ＩＰ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（‘０１’）に設定される場合にＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＩＰは、以下の＜表２６＞に従ってシグナリングされる。

＜表２６＞

ＰＩＤ：該当１３ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが０１又は１０に設定される場合にＴＳヘッダ圧縮のためのＰＩＤ数を示す。

ＲＥＳＥＲＶＥＤ：該当８ビットフィールドは今後の使用のためにリザーブ（reserved）される。

次のフィールドは、ＦＩＣ＿ＦＬＡＧが１と同じときのみに表れる。

ＦＩＣ＿ＶＥＲＳＩＯＮ：該当８ビットフィールドはＦＩＣのバージョンナンバを示す。

ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：該当１３ビットフィールドはＦＩＣの長さをバイト単位で示す。

次のフィールドは、ＡＵＸ＿ＦＬＡＧが１と同じときのみに表れる。

ＮＵＭ＿ＡＵＸ：該当４ビットフィールドは補助ストリームの数を示す。ゼロは補助ストリームが使われないことを示す。

ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：該当８ビットフィールドは今後の使用のためにリザーブ（reserved）される。

ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：該当４ビットは現補助ストリームのタイプを示すための今後の使用のためにリザーブ（reserved）される。

ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：該当２８ビットフィールドは補助ストリームをシグナリングするための今後の使用のためにリザーブ（reserved）される。

図１５は、本発明の他の一実施形態に係るＰＬＳ２データを示す。

図１５は、ＰＬＳ２データのＰＬＳ２−ＤＹＮを示す。ＰＬＳ２−ＤＹＮデータの値は１つのフレームグループの期間の間変化できる一方、フィールドのサイズは一定である。

ＰＬＳ２−ＤＹＮデータのフィールドの具体的な内容は、次の通りである。

ＦＲＡＭＥ＿ＩＮＤＥＸ：該当５ビットフィールドはスーパーフレーム内における現フレームのフレームインデックスを示す。スーパーフレームの第１のフレームのインデックスは０に設定される。

ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：該当４ビットフィールドは構成が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは該当フィールド内でシグナリングされる値により示す。該当フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、１の値は次のスーパーフレームに変化があるということを示す。

ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：該当４ビットフィールドは構成（即ち、ＦＩＣのコンテンツ）が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは該当フィールド内でシグナリングされる値により示す。該当フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、０００１の値は次のスーパーフレームに変化があることを示す。

ＲＥＳＥＲＶＥＤ：該当１６ビットフィールドは今後の使用のためにリザーブ（reserved）される。

次のフィールドは現フレームで伝達されるデータパイプと関連するパラメータを説明するＮＵＭ＿ＤＰでのループ（loop）に表れる。

ＤＰ＿ＩＤ：該当６ビットフィールドは物理プロファイル内でデータパイプを一意に示す。

ＤＰ＿ＳＴＡＲＴ：該当１５ビット（又は、１３ビット）フィールドは、ＤＰＵアドレッシング（addressing）技法を使用してデータパイプの第１の開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の＜表２７＞に示した通り、物理プロファイル及びＦＦＴサイズによって異なる長さを有する。

＜表２７＞

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：該当１０ビットフィールドは現データパイプに対する現時間インターリーブグループにおけるＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０から１０２３の間である。

次のフィールドは、ＥＡＣと関連するＦＩＣパラメータを示す。

ＥＡＣ＿ＦＬＡＧ：該当１ビットフィールドは現フレームにおけるＥＡＣの存在を示す。該当ビットはプリアンブルにおけるＥＡＣ＿ＦＬＡＧと同一の値である。

ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：該当８ビットフィールドは自動活性化指示のバージョンナンバを示す。

ＥＡＣ＿ＦＬＡＧフィールドが１と同一であれば、次の１２ビットがＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが０と同一であれば、次の１２ビットがＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。

ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：該当１２ビットフィールドはＥＡＣの長さをバイトで示す。

ＥＡＣ＿ＣＯＵＮＴＥＲ：該当１２ビットフィールドはＥＡＣが到達するフレームの前のフレームの数を示す。

次のフィールドはＡＵＸ＿ＦＬＡＧフィールドが１と同一の場合のみに表れる。

ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：該当４８ビットフィールドは補助ストリームをシグナリングするための今後の使用のためにリザーブ（reserved）される。該当フィールドの意味は、設定可能なＰＬＳ２−ＳＴＡＴにおけるＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。

ＣＲＣ＿３２：ＰＬＳ２全体に適用される３２ビットエラー検出コード。

図１６は、本発明の一実施形態に係るフレームの論理（logical）構造を示す。

前述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、ダミーセルは、フレームにおけるＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１及びＰＬＳ２は、最初に１つ又は複数のＦＳＳにマッピングされる。その後、ＥＡＣが存在していれば、ＥＡＣセルは後続するＰＬＳフィールドにマッピングされる。次に、ＦＩＣが存在していれば、ＦＩＣセルがマッピングされる。データパイプはＰＬＳの次にマッピングされるか、ＥＡＣ又はＦＩＣが存在する場合、ＥＡＣ又はＦＩＣの後にマッピングされる。タイプ１のデータパイプが最初にマッピングされ、タイプ２のデータパイプが次にマッピングされる。データパイプのタイプの具体的な内容は後述する。一部の場合、データパイプはＥＡＳに対する一部の特殊データ又はサービスシグナリングデータを伝達することができる。補助ストリーム又はストリームは、存在していれば、データパイプの次にマッピングされ、ここには順次ダミーセルが後続する。前述した順序、即ち、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルの順に全て共にマッピングすれば、フレームにおけるセル容量を正確に詰める。

図１７は、本発明の一実施形態に係るＰＬＳマッピングを示す。

ＰＬＳセルは、ＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳが占めるセルの数によって、１つ又は複数のシンボルがＦＳＳに指定され、ＦＳＳの数ＮＦＳＳはＰＬＳ１でのＮＵＭ＿ＦＳＳによりシグナリングされる。ＦＳＳはＰＬＳセルを伝達する特殊なシンボルである。ロバスト性及び遅延時間（レイテンシ、待ち時間）（latency）はＰＬＳで重大な事案であるので、ＦＳＳは高いパイロット密度を有しているので高速同期化及びＦＳＳ内での周波数のみの補間（interpolation：インターポレーション）を可能にする。

ＰＬＳセルは、図１７の例に示すように、下方向にＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１セルは、最初に第１のＦＳＳの第１のセルからセルインデックスの昇順にマッピングされる。ＰＬＳ２セルはＰＬＳ１の最後のセルの直後に後続し、マッピングは第１のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＰＬＳセルの総数が１つのＦＳＳのアクティブ（active）キャリアの数を超過すれば、マッピングは次のＦＳＳに進み、第１のＦＳＳと完全に同一の方式により続く。

ＰＬＳマッピングが完了した後、データパイプが次に伝達される。ＥＡＣ、ＦＩＣ、又は両方とも現フレームに存在していれば、ＥＡＣ及びＦＩＣはＰＬＳとノーマルデータパイプとの間に配置される。

図１８は、本発明の一実施形態に係るＥＡＣマッピングを示す。

ＥＡＣはＥＡＳメッセージを伝達する専用チャネルであり、ＥＡＳに対するデータパイプに接続される。ＥＡＳサポートは提供されるが、ＥＡＣ自体は全てのフレームに存在することもあり、存在しないこともある。ＥＡＣが存在する場合、ＥＡＣはＰＬＳ２セルの直後にマッピングされる。ＰＬＳセルを除いて、ＦＩＣ、データパイプ、補助ストリーム、又はダミーセルのうち、いずれもＥＡＣの前に位置しない。ＥＡＣセルのマッピング手続はＰＬＳと完全に同一である。

ＥＡＣセルは、図１８の例に示すように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＥＡＳメッセージの大きさによって、図１８に示すように、ＥＡＣセルは少ないシンボルを占めることができる。

ＥＡＣセルは、ＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＥＡＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、ＥＡＣマッピングは次のシンボルに進み、ＦＳＳと完全に同一の方式により続く。この場合、ＥＡＣのマッピングがなされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。

ＥＡＣマッピングが完了した後、存在していれば、ＦＩＣが次に伝達される。ＦＩＣが送信されなければ（ＰＬＳ２フィールドからシグナリングに）、データパイプがＥＡＣの最後のセルの直後に後続する。

図１９は、本発明の一実施形態に係るＦＩＣマッピングを示す。

（ａ）はＥＡＣ無しでＦＩＣセルのマッピングの例を示し、（ｂ）はＥＡＣと共にＦＩＣセルのマッピングの例を示す。

ＦＩＣは、高速サービス取得及びチャネルスキャンを可能にするために層間情報（cross-layer information）を伝達する専用チャネルである。該当情報は主にデータパイプ間のチャネルバインディング（channel binding）情報及び各放送社のサービスを含む。高速スキャンのために、受信器はＦＩＣをデコードし、放送社ＩＤ、サービス数、ＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を取得することができる。高速サービス取得のために、ＦＩＣだけでなく、ベースデータパイプもＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコードできる。ベースデータパイプが送信するコンテンツを除いて、ベースデータパイプはノーマルデータパイプと正確に同一の方式によりエンコードされてフレームにマッピングされる。したがって、ベースデータパイプに対する追加説明が必要でない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータのコンテンツは管理層の仕様で説明された通りである。

ＦＩＣデータは選択的であり、ＦＩＣの使用はＰＬＳ２のスタティック（static：静的）な部分でＦＩＣ＿ＦＬＡＧパラメータによりシグナリングされる。ＦＩＣが使われれば、ＦＩＣ＿ＦＬＡＧは１に設定され、ＦＩＣに対するシグナリングフィールドはＰＬＳ２のスタティック（static：静的）な部分で定義される。該当フィールドでシグナリングされることはＦＩＣ＿ＶＥＲＳＩＯＮであり、ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ＿ＦＩＣはＰＬＳ２と同一の変調、コーディング、時間インターリーブパラメータを使用する。ＦＩＣは、ＰＬＳ２＿ＭＯＤ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメータを共有する。ＦＩＣデータは、存在していれば、ＰＬＳ２の後にマッピングされるか、又はＥＡＣが存在する場合、ＥＡＣの直後にマッピングされる。ノーマルデータパイプ、補助ストリーム、又はダミーセルのうち、いずれもＦＩＣの前に位置しない。ＦＩＣセルをマッピングする方法はＥＡＣと完全に同一であり、これはまたＰＬＳと同一である。

ＰＬＳの後のＥＡＣが存在しない場合、ＦＩＣセルは（ａ）の例に示したように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＦＩＣデータサイズによって、（ｂ）に示したように、ＦＩＣセルは数個のシンボルに対してマッピングされる。

ＦＩＣセルはＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要なＦＩＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、残りのＦＩＣセルのマッピングは次のシンボルに進み、これはＦＳＳと完全に同一の方式により続く。この場合、ＦＩＣがマッピングされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。

ＥＡＳメッセージが現フレームで送信されれば、ＥＡＣはＦＩＣより先にマッピングされ、（ｂ）に示したように、ＥＡＣの次のセルからＦＩＣセルはセルインデックスの昇順にマッピングされる。

ＦＩＣマッピングが完了した後、１つ又は複数のデータパイプがマッピングされ、その後、存在していれば、補助ストリーム、ダミーセルが後続する。

図２０は、本発明の一実施形態に係るデータパイプのタイプを示す。

（ａ）はタイプ１のデータパイプを示し、（ｂ）はタイプ２のデータパイプを示す。

先行するチャネル、即ちＰＬＳ、ＥＡＣ、ＦＩＣがマッピングされた後、データパイプのセルがマッピングされる。データパイプはマッピング方法によって２つのタイプのうちの１つに分類される。

タイプ１のデータパイプ：データパイプがＴＤＭによりマッピングされる。

タイプ２のデータパイプ：データパイプがＦＤＭによりマッピングされる。

データパイプのタイプはＰＬＳ２のスタティック（static：静的）な部分でＤＰ＿ＴＹＰＥフィールドにより示す。図２０は、タイプ１のデータパイプ及びタイプ２のデータパイプのマッピング順序を示す。タイプ１のデータパイプは、まずセルインデックスの昇順にマッピングされた後、最後のセルインデックスに到達した後、シンボルインデックスが１ずつ増加する。次のシンボル内で、データパイプはｐ＝０を手始めにセルインデックスの昇順に続けてマッピングされる。１つのフレームで共にマッピングされる複数のデータパイプと共に、各々のタイプ１のデータパイプはデータパイプのＴＤＭと類似するように時間でグループ化（グルーピング）される。

タイプ２のデータパイプは、まずシンボルインデックスの昇順にマッピングされ、フレームの最後のＯＦＤＭシンボルに到達した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１の使用可能シンボルに戻った後、そのシンボルインデックスから増加する。１つのフレームで複数のデータパイプをマッピングした後、各々のタイプ２のデータパイプはデータパイプのＦＤＭと類似するように周波数でグループ化される。

タイプ１のデータパイプ及びタイプ２のデータパイプは、必要なとき、フレームにおいて共存できるが、タイプ１のデータパイプが常にタイプ２のデータパイプに先行するという制限がある。タイプ１及びタイプ２のデータパイプを伝達するＯＦＤＭセルの総数はデータパイプの送信に使用することができるＯＦＤＭセルの総数を超過できない。

＜数式２＞

この際、Ｄ_DP1はタイプ１のデータパイプが占めるＯＦＤＭセルの数に該当し、Ｄ_DP2はタイプ２のデータパイプが占めるセルの数に該当する。ＰＬＳ、ＥＡＣ、ＦＩＣが全てタイプ１のデータパイプと同様の方式によりマッピングされるので、ＰＬＳ、ＥＡＣ、ＦＩＣは全て“タイプ１のマッピング規則”に従う。したがって、概してタイプ１のマッピングが常にタイプ２のマッピングに先行する。

図２１は、本発明の一実施形態に係るデータパイプマッピングを示す。

（ａ）はタイプ１のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）はタイプ２のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示す。

タイプ１のデータパイプ（０，．．．，ＤＤＰ１−１）をマッピングするためのＯＦＤＭセルのアドレッシングは、タイプ１のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は各々のタイプ１のデータパイプに対する時間インターリーブからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式はＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングするのに使用される。

ＥＡＣ及びＦＩＣ無しで、アドレス０は最後のＦＳＳにおいてＰＬＳを伝達する最後のセルに後続するセルをいう。ＥＡＣが送信され、ＦＩＣが該当するフレームになければ、アドレス０はＥＡＣを伝達する最後のセルに後続するセルをいう。ＦＩＣが該当するフレームで送信されれば、アドレス０はＦＩＣを伝達する最後のセルに後続するセルをいう。タイプ１のデータパイプに対するアドレス０は（ａ）に示したような２つの互いに異なる場合を考慮して算出できる。（ａ）の例において、ＰＬＳ、ＥＡＣ、ＦＩＣは全て送信されると仮定する。ＥＡＣ及びＦＩＣのうちの１つ又は全てが省略される場合への拡張は自明である。（ａ）の左側に示したように、ＦＩＣまで全てのセルをマッピングした後、ＦＳＳに残っているセルがあれば、タイプ２のデータパイプ（０，．．．，ＤＤＰ２−１）をマッピングするためのＯＦＤＭセルのアドレッシングはタイプ２のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は、各々のタイプ２のデータパイプに対する時間インターリーブからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式は、ＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングするのに使用される。

（ｂ）に示すように、３種類の若干異なる場合が可能である。（ｂ）の左側に示した第１の場合（Ｃａｓｅ１）に、最後のＦＳＳにあるセルはタイプ２のデータパイプマッピングに使用できる。中央に示した第２の場合（Ｃａｓｅ２）に、ＦＩＣはノーマルシンボルのセルを占めるが、該当シンボルでのＦＩＣセルの数はＣ_FSSより大きくない。（ｂ）の右側に示した第３の場合（Ｃａｓｅ３）は該当シンボルにマッピングされたＦＩＣセルの数がＣ_FSSを超過する点を除いて、第２の場合と同一である。

ＰＬＳ、ＥＡＣ、ＦＩＣがタイプ１のデータパイプと同一の“タイプ１のマッピング規則”に従うので、タイプ１のデータパイプがタイプ２のデータパイプに先行する場合への拡張は自明である。

データパイプユニット（ＤＰＵ）は、フレームにおけるデータセルをデータパイプに割り当てる基本単位である。

ＤＰＵはフレームにおけるデータパイプの位置を探し出すためのシグナリング単位として定義される。セルマッパ７０１０は、各々のデータパイプに対して時間インターリーブにより生成されたセルをマッピングすることができる。時間インターリーバ５０５０は一連の時間インターリーブブロックを出力し、各々の時間インターリーブブロックはＸＦＥＣＢＬＯＣＫの可変数を含み、これは結局、セルの集合で構成される。ＸＦＥＣＢＬＯＣＫにおけるセルの数Ｎ_cellsはＦＥＣＢＬＯＣＫサイズ、Ｎ_ldpc、コンステレーションシンボル当たり送信されるビット数に依存する。ＤＰＵは与えられた物理プロファイルでサポートされるＸＦＥＣＢＬＯＣＫにおけるセルの数Ｎ_cellsの全ての可能な値の最大公約数として定義される。セルでのＤＰＵの長さはＬ_DPUとして定義される。各々の物理プロファイルはＦＥＣＢＬＯＣＫサイズの互いに異なる組合せ及びコンステレーションシンボル当たり異なるビット数をサポートするので、Ｌ_DPUは物理プロファイルに基づいて定義される。

図２２は、本発明の一実施形態に係るＦＥＣ構造を示す。

図２２は、ビットインターリーブの前の本発明の一実施形態に係るＦＥＣ構造を示す。前述したように、データＦＥＣエンコーダは外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行することができる。図示されたＦＥＣ構造はＦＥＣＢＬＯＣＫに該当する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造はＬＤＰＣコードワードの長さに該当する同一の値を有する。

図２２に示すように、ＢＣＨエンコーディングが各々のＢＢＦ（Ｋ_bchビット）に適用された後、ＬＤＰＣエンコーディングがＢＣＨエンコードされたＢＢＦ（Ｋ_ldpcビット＝Ｎ_bchビット）に適用される。

Ｎ_ldpcの値は６４８００ビット（ロングＦＥＣＢＬＯＣＫ）又は１６２００ビット（ショートＦＥＣＢＬＯＣＫ）である。

以下の＜表２８＞及び＜表２９＞はロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫの各々に対するＦＥＣエンコーディングパラメータを示す。

＜表２８＞

＜表２９＞

ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの具体的な動作は、次の通りである。

１２−エラー訂正ＢＣＨコードがＢＢＦの外部エンコーディングに使用される。ショートＦＥＣＢＬＯＣＫ及びロングＦＥＣＢＬＯＣＫに対するＢＢＦ生成多項式は全ての多項式を掛けることによって得られる。

ＬＤＰＣコードは外部ＢＣＨエンコーディングの出力をエンコードするのに使用される。完成されたＢ_ldpc（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐ_ldpc（パリティビット）が各々のＩ_ldpc（ＢＣＨエンコードされたＢＢＦ）からシステマティックにエンコードされ、Ｉ_ldpcに添付される。完成されたＢ_ldpc（ＦＥＣＢＬＯＣＫ）は次の数式で表現される。

＜数式３＞

ロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫに対するパラメータは上記の＜表２８＞及び＜表２９＞で各々与えられる。

ロングＦＥＣＢＬＯＣＫに対してＮ_ldpc−Ｋ_ldpcパリティビットを計算する具体的な手続は、次の通りである。

１）パリティビット初期化

＜数式４＞

２）パリティチェック行列のアドレスの第１の行で特定されたパリティビットアドレスで第１の情報ビットｉ_O累算（accumulate）。パリティチェック行列のアドレスの詳細な内容は後述する。例えば、割合１３／１５に対し、

＜数式５＞

３）次の３５９個の情報ビットｉ_s、ｓ＝１，２，．．．，３５９に対し、次の数式を用いてパリティビットアドレスでｉ_s累算（accumulate）。

＜数式６＞

ここで、ｘは第１のビットｉ₀に該当するパリティビット累算器のアドレスを示し、Ｑ_ldpcはパリティチェック行列のアドレッサで特定されたコードレート（code rate）依存定数である。上記の例である、割合１３／１５に対する、したがって情報ビットｉ₁に対するＱ_ldpc＝２４に引続き、次の動作が実行される。

＜数式７＞

４）３６１番目の情報ビットｉ₃₆₀に対し、パリティビット累算器のアドレスはパリティチェック行列のアドレスの第２の行に与えられる。同様の方式により、次の３５９個の情報ビットｉ_s、ｓ＝３６１，３６２，．．．，７１９に対するパリティビット累算器のアドレスは＜数式６＞を用いて得られる。ここで、ｘは情報ビットｉ₃₆₀に該当するパリティビット累算器のアドレス、即ちパリティチェック行列の第２の行のエントリを示す。

５）同様の方式で、３６０個の新たな情報ビットの全てのグループに対し、パリティチェック行列のアドレスからの新たな行はパリティビット累算器のアドレスを求めるのに使用される。

全ての情報ビットが用いられた後、最終パリティビットが次の通り得られる。

６）ｉ＝１から始めて次の動作を順次実行

＜数式８＞

ここで、ｐ_i、ｉ＝０，１，．．．，Ｎ_ldpc−Ｋ_ldpc−１の最終コンテンツはパリティビットｐ_iと同一である。

＜表３０＞

＜表３０＞を＜表３１＞に置き換えて、ロングＦＥＣＢＬＯＣＫに対するパリティチェック行列のアドレスをショートＦＥＣＢＬＯＣＫに対するパリティチェック行列のアドレスに置き換えることを除いて、ショートＦＥＣＢＬＯＣＫに対する該当ＬＤＰＣエンコーディング手続はロングＦＥＣＢＬＯＣＫに対するtＬＤＰＣエンコーディング手続に従う。

＜表３１＞

図２３は、本発明の一実施形態に係るビットインターリーブを示す。

ＬＤＰＣエンコーダの出力はビットインターリーブされるが、これはＱＣＢ（quasi-cyclic block）インターリーブ（インターリービング）及び内部グループインターリーブ（インターリービング）が後続するパリティインターリーブで構成される。

（ａ）はＱＣＢインターリーブを示し、（ｂ）は内部グループインターリーブを示す。

ＦＥＣＢＬＯＣＫはパリティインターリーブできる。パリティインターリーブの出力で、ＬＤＰＣコードワードはロングＦＥＣＢＬＯＣＫで１８０個の隣接するＱＣＢで構成され、ショートＦＥＣＢＬＯＣＫで４５個の隣接するＱＣＢで構成される。ロング又はショートＦＥＣＢＬＯＣＫにおける各々のＱＣＢは３６０ビットで構成される。パリティインターリーブされたＬＤＰＣコードワードはＱＣＢインターリーブによりインターリーブされる。ＱＣＢインターリーブの単位はＱＣＢである。パリティインターリーブの出力でのＱＣＢは、図２３に示すように、ＱＣＢインターリーブにより並べ替えられる（パーミュテーションされる）が、ここで、ＦＥＣＢＬＯＣＫの長さによってＮ_cells＝６４８００／η_MOD又は１６２００／η_MODである。ＱＣＢインターリーブパターンは変調タイプとＬＤＰＣコードレート（code rate）との各組合せに固有である。

ＱＣＢインターリーブの後に、内部グループインターリーブが以下の＜表３２＞で定義された変調タイプ及び次数（η_MOD）によって実行される。１つの内部グループに対するＱＣＢの数Ｎ_{QCB_IG}も定義される。

＜表３２＞

内部グループインターリーブ過程はＱＣＢインターリーブ出力のＮ_{QCB_IG}個のＱＣＢで実行される。内部グループインターリーブは３６０個の列及びＮ_{QCB_IG}個の行を用いて内部グループのビットを書き込み（記入し）読み取る過程を含む。書込動作で、ＱＣＢインターリーブ出力からのビットが行方向に書き込まれる。読取動作は列方向に実行されて各行でｍ個のビットを読み取る。ここで、ｍはＮＵＣの場合１と同一であり、ＮＵＱの場合２と同一である。

図２４は、本発明の一実施形態に係るセル−ワード逆多重化（デマルチプレキシング）を示す。

図２４において、（ａ）は８及び１２ｂｐｃｕＭＩＭＯに対するセル−ワード逆多重化を示し、（ｂ）は１０ｂｐｃｕＭＩＭＯに対するセル−ワード逆多重化を示す。

ビットインターリーブ出力の各々のセルワード（ｃ_0,l，ｃ_1,l，．．．，ｃ_nmod-1,l）は、１つのＸＦＥＣＢＬＯＣＫに対するセル−ワード逆多重化過程を説明する（ａ）に示したように、（ｄ_1,0,m，ｄ_1,1,m，．．．，ｄ_1,nmod-1,m）及び（ｄ_2,0,m，ｄ_2,1,m，．．．，ｄ_2,nmod-1,m）に逆多重化される。

ＭＩＭＯエンコーディングのために異なるタイプのＮＵＱを用いる１０ｂｐｃｕＭＩＭＯの場合に、ＮＵＱ−１０２４に対するビットインターリーバが再使用される。ビットインターリーバ出力の各々のセルワード（ｃ_0,l，ｃ_1,l，．．．，ｃ_9,l）は、（ｂ）に示したように（ｄ_1,0,m，ｄ_1,1,m，．．．，ｄ_1,3,m）及び（ｄ_2,0,m，ｄ_2,1,m，．．．，ｄ_2,5,m）に逆多重化される。

図２５は、本発明の一実施形態に係る時間インターリーブを示す。

（ａ）から（ｃ）は時間インターリーブモードの例を示す。

時間インターリーバはデータパイプレベルで動作する。時間インターリーブのパラメータは各々のデータパイプに対して異なるように設定できる。

ＰＬＳ２−ＳＴＡＴデータの一部に表れる次のパラメータは時間インターリーブを構成する。

ＤＰ＿ＴＩ＿ＴＹＰＥ（許容された値：０又は１）：時間インターリーブモードを示す。０は時間インターリーブグループ当たり複数の時間インターリーブブロック（１つ又は複数の時間インターリーブブロック）を有するモードを示す。この場合、１つの時間インターリーブグループは１つのフレームに（フレーム間インターリーブ無しで）直接マッピングされる。１は時間インターリーブグループ当たり１つの時間インターリーブブロックのみを有するモードを示す。この場合、時間インターリーブブロックは１つ又は複数のフレームに亘って拡散される（フレーム間インターリーブ）。

ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘０’であれば、該当パラメータは時間インターリーブグループ当たり時間インターリーブブロックの数Ｎ_TIである。ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘１’の場合、該当パラメータは１つの時間インターリーブグループから拡散されるフレームの数Ｐ_Iである。

ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容された値：０乃至１０２３）：時間インターリーブグループ当たりＸＦＥＣＢＬＯＣＫの最大数を示す。

ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容された値：１、２、４、８）：与えられた物理プロファイルの同一のデータパイプを伝達する２つの順次的なフレーム間のフレームの数Ｉ_JUMPを示す。

ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容された値：０又は１）：時間インターリーブがデータフレームに用いられなければ、該当パラメータは１に設定される。時間インターリーブが用いられれば、０に設定される。

さらに、ＰＬＳ２−ＤＹＮデータからのパラメータＤＰ＿ＮＵＭ＿ＢＬＯＣＫはデータグループの１つの時間インターリーブグループにより伝達されるＸＦＥＣＢＬＯＣＫの数を示す。

時間インターリーブがデータフレームに用いられなければ、次の時間インターリーブグループ、時間インターリーブ動作、時間インターリーブモードは考慮されない。しかしながら、スケジューラからのダイナミック（dynamic：動的）構成情報のための遅延補償（delay compensation：ディレイコンペンセーション）ブロックは相変らず必要である。各々のデータパイプで、ＳＳＤ／ＭＩＭＯエンコーディングから受信したＸＦＥＣＢＬＯＣＫは時間インターリーブグループにグループ化される。即ち、各々の時間インターリーブグループは整数個のＸＦＥＣＢＬＯＣＫの集合であり、ダイナミック（dynamic：動的）に変化する数のＸＦＥＣＢＬＯＣＫを含む。インデックスｎの時間インターリーブグループにあるＸＦＥＣＢＬＯＣＫの数はＮ_{xBLOCK_Group}（ｎ）で示し、ＰＬＳ２−ＤＹＮデータのＤＰ＿ＮＵＭ＿ＢＬＯＣＫでシグナリングされる。この際、Ｎ_{xBLOCK_Group}（ｎ）は最小値０から最も大きい値が１０２３である最大値Ｎ_{xBLOCK_Group_MAX}（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに該当）まで変化することができる。

各々の時間インターリーブグループは１つのフレームに直接マッピングされるか、又はＰ_I個のフレームに亘って拡散される。また、各々の時間インターリーブグループは１つ又は複数（Ｎ_TI個）の時間インターリーブブロックに分離される。ここで、各々の時間インターリーブブロックは時間インターリーバメモリの１つの使用に該当する。時間インターリーブグループ内の時間インターリーブブロックは若干の異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。時間インターリーブグループが複数の時間インターリーブブロックに分離されれば、時間インターリーブグループは１つのフレームのみに直接マッピングされる。以下の＜表３３＞に示したように、時間インターリーブには３種類のオプションがある（時間インターリーブを省略する追加オプションは除外）。

＜表３３＞

各々のデータパイプで、時間インターリーブメモリは入力されたＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックから出力されたＸＦＥＣＢＬＯＣＫ）を格納（記憶）する。入力されたＸＦＥＣＢＬＯＣＫは、

として定義されると仮定する。ここで、

はｎ番目の時間インターリーブグループのｓ番目の時間インターリーブブロックでｒ番目のＸＦＥＣＢＬＯＣＫのｑ番目のセルであり、次のようなＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。

また、時間インターリーバ５０５０から出力されたＸＦＥＣＢＬＯＣＫは

として定義されると仮定する。ここで、

はｎ番目の時間インターリーブグループのｓ番目の時間インターリーブブロックでｉ番目

の出力セルである。

一般に、時間インターリーバはフレーム生成過程以前にデータパイプデータに対するバッファとしても作用する。これは、各々のデータパイプに対して２つのメモリバンクで達成される。第１の時間インターリーブブロックは第１のバンクに書き込まれる。第１のバンクで読み取られる間、第２の時間インターリーブブロックが第２のバンクに書き込まれる。

時間インターリーブはツイストされた行−列ブロックインターリーバである。ｎ番目の時間インターリーブグループのｓ番目の時間インターリーブブロックに対して、列の数Ｎ_cが

と同一である一方、時間インターリーブメモリの行の数Ｎ_rはセルの数Ｎ_cellと同一である（即ち、Ｎ_r＝Ｎ_cell）。

図２６は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの基本動作を示す。

図２６（ａ）は、時間インターリーバにおける書込動作を示し、図２６（ｂ）は、時間インターリーバにおける読取動作を示す。（ａ）に示したように、１番目のＸＦＥＣＢＬＯＣＫは、時間インターリーブメモリの１番目の列に列方向に書き込まれ、２番目のＸＦＥＣＢＬＯＣＫは、次の列に書き込まれ、このような動作が続く。そして、インターリーブ配列で、セルが対角線方向に読み取られる。（ｂ）に示したように、１番目の行から（最も左側の列を始めとして行に沿って右に）最後の行まで対角線方向の読取が進む間、

個のセルが読み取られる。具体的には、

が順次読み取られる時間インターリーブメモリセル位置であると仮定すれば、このようなインターリーブ配列での読取動作は、下記の式のように、行インデックス

、列インデックス

、関連するツイストパラメータ

を算出することによって実行される。

＜数式９＞

ここで、

は、

に関係なく、対角線方向の読取過程に対する共通シフト値であり、シフト値は、下記の式のように、ＰＬＳ２−ＳＴＡＴで与えられた

により決定される。

＜数式１０＞

結果的に、読み取られるセル位置は、座標

により算出される。

図２７は、本発明の他の一実施形態に係るツイストされた行−列ブロックインターリーバの動作を示す。

より具体的には、図２７は、

であるとき、仮想ＸＦＥＣＢＬＯＣＫを含むそれぞれの時間インターリーブグループに対する時間インターリーブメモリでインターリーブ配列を示す。

変数

より小さいか、同じであろう。したがって、

に関係なく、受信器側で単一メモリデインターリーブを達成するために、ツイストされた行−列ブロックインターリーバ用インターリーブ配列は、仮想ＸＦＥＣＢＬＯＣＫを時間インターリーブメモリに挿入することにより、

の大きさに設定され、読取過程は、次の式のようになされる。

＜数式１１＞

時間インターリーブグループの数は、３に設定される。時間インターリーバのオプションは、ＤＰ＿ＴＩ＿ＴＹＰＥ＝’０’、ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ＝’１’、ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ＝’１’、すなわち、ＮＴＩ＝１、ＩＪＵＭＰ＝１、ＰＩ＝１によりＰＬＳ２−ＳＴＡＴデータでシグナリングされる。各々Ｎｃｅｌｌｓ＝３０であるＸＦＥＣＢＬＯＣＫの時間インターリーブグループ当たりの数は、それぞれのＮｘＢＬＯＣＫ＿ＴＩ（０、０）＝３、ＮｘＢＬＯＣＫ＿ＴＩ（１、０）＝６、ＮｘＢＬＯＣＫ＿ＴＩ（２、０）＝５によりＰＬＳ２−ＤＹＮデータでシグナリングされる。ＸＦＥＣＢＬＯＣＫの最大数は、ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸによりＰＬＳ２−ＳＴＡＴデータでシグナリングされ、これは、

に繋がる。

図２８は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの対角線方向の読取パターンを示す。

より具体的には、図２８は、パラメータ

及びＳｓｈｉｆｔ＝（７−１）／２＝３を有するそれぞれのインターリーブ配列からの対角線方向の読取パターンを示す。このとき、上記に類似コードで示した読取過程で、

であれば、Ｖｉの値が省略され、Ｖｉの次の計算値が使用される。

図２９は、本発明の一実施形態に係るそれぞれのインターリーブ配列からのインターリーブされたＸＦＥＣＢＬＯＣＫを示す。

図２９は、パラメータ

及びＳｓｈｉｆｔ＝３を有するそれぞれのインターリーブ配列からインターリーブされたＸＦＥＣＢＬＯＣＫを示す。

図３０は、本発明の一実施形態に係る同期及び復調（synchronization & demodulation）モジュールを示す図である。

図３０に図示された同期及び復調モジュールは、図９で説明した同期及び復調モジュールの一実施形態に該当する。また、図３０に図示された同期及び復調モジュールは、図９で説明した波形生成（ウェーブフォームジェネレーション）モジュールの逆動作を実行することができる。

図３０に示すように、本発明の一実施形態に係る同期及び復調モジュールは、ｍ個のＲｘアンテナを使用する受信装置の同期及び復調モジュールの実施形態であって、ｍ個のパス（path）だけ入力された信号を復調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは全て同一の処理過程を実行することができる。以下、ｍ個の処理ブロックのうち、第１の処理ブロック３００００の動作を中心に説明する。

第１の処理ブロック３００００は、チューナ３０１００、ＡＤＣブロック３０２００、プリアンブル検出器（ディテクタ）（preamble detector）３０３００、ガードシーケンス検出器（ディテクタ）（guard sequence detector）３０４００、波形変形（ウェーブフォームトランスフォーム）（waveform transform）ブロック３０５００、時間／周波数同期化（Time／freq sync）ブロック３０６００、参照信号（レファレンスシグナル、基準信号）検出器（ディテクタ）（Reference signal detector）３０７００、チャネルイコライザ（Channel equalizer）３０８００、及び逆波形変形（インバースウェーブフォームトランスフォーム）（Inverse waveform transform）ブロック３０９００を含むことができる。

チューナ３０１００は、所望の周波数帯域を選択し、受信した信号の大きさを補償してＡＤＣブロック３０２００に出力することができる。

ＡＤＣブロック３０２００は、チューナ３０１００から出力された信号をディジタル信号に変換することができる。

プリアンブル検出器（ディテクタ）３０３００は、ディジタル信号に対して受信装置に対応するシステムの信号か否かを確認するためにプリアンブル（又は、プリアンブル信号又はプリアンブルシンボル）を検出（ディテクティング）することができる。この場合、プリアンブル検出器３０３００はプリアンブルを通じて受信される基本的な送信パラメータ（transmission parameter）を復号することができる。

ガードシーケンス検出器（ディテクタ）３０４００は、ディジタル信号内のガードシーケンス（guard sequence）を検出することができる。時間／周波数同期化ブロック３０６００は、検出されたガードシーケンスを用いて時間／周波数の同期化（time/frequency synchronization）を実行することができ、チャネルイコライザ３０８００は検出されたガードシーケンスを用いて受信／復元されたシーケンスを通じてチャネルを推定することができる。

波形変形（ウェーブフォームトランスフォーム）ブロック３０５００は、送信側で逆波形変形が実行された場合、これに対する逆変換過程を実行することができる。本発明の一実施形態に係る放送送受信システムがマルチ（多重）キャリアシステム（multi-carrier system）の場合、波形変形ブロック３０５００はＦＦＴ変換過程を実行することができる。また、本発明の一実施形態に係る放送送受信システムが単一キャリアシステム（single carrier system）の場合、受信された時間領域の信号が周波数領域で処理するために使用されるか、又は時間領域で全て処理される場合、波形変形ブロック３０５００は使用されないことがある。

時間／周波数同期化ブロック３０６００は、プリアンブル検出器３０３００、ガードシーケンス検出器３０４００、参照信号検出器３０７００の出力データを受信し、検出された信号に対してガードシーケンス検出（ディテクション）（guard sequence detection）、ブロックウィンドウポジショニング（block window positioning）を含む時間同期化及びキャリア周波数同期化を実行することができる。この際、周波数同期化のために時間／周波数同期化ブロック３０６００は、波形変形ブロック３０５００の出力信号をフィードバックして使用することができる。

参照信号検出器（ディテクタ）３０７００は、受信した参照信号を検出することができる。したがって、本発明の一実施形態に係る受信装置は同期化を実行するか、又はチャネル推定（channel estimation）を実行することができる。

チャネルイコライザ３０８００は、ガードシーケンスや参照信号から各送信アンテナから各受信アンテナまでの送信チャネルを推定し、推定されたチャネルを用いて各受信データに対するチャネル補償（equalization）を実行することができる。

逆波形変形（インバースウェーブフォームトランスフォーム）ブロック３０９００は、同期及びチャネル推定／補償を効率的に実行するために、波形変形ブロック３０５００が波形変形を実行した場合、また元の受信データ領域（ドメイン）（domain）に復元してくれる役割を実行することができる。本発明の一実施形態に係る放送送受信システムが単一キャリアシステムの場合、波形変形ブロック３０５００は同期／チャネル推定／補償を周波数領域で実行するためにＦＦＴを実行することができ、逆波形変形ブロック３０９００はチャネル補償が完了した信号に対してＩＦＦＴを実行することで、送信されたデータシンボル（data symbol）を復元することができる。本発明の一実施形態に係る放送送受信システムがマルチキャリアシステムの場合、逆波形変形ブロック３０９００は使用されないこともある。

また、前述したブロックは、設計者の意図によって省略されるか、類似又は同一機能を有する他のブロックにより置き換えできる。

図３１は、本発明の一実施形態に係るフレームパージングモジュールを示す図である。

図３１に図示されたフレームパージングモジュールは、図９で説明したフレームパージングモジュールの一実施形態に該当する。

上記フレームパージングモジュール（又は、ブロック）は、デフレーミング＆デインターリーブ（Deframing & Deinterleaving）モジュールで表現されることもできる。

図３１に示すように、本発明の一実施形態に係るフレームパージングモジュールは、少なくとも１つのブロックデインターリーバ３１０００及び少なくとも１つのセルデマッパ３１１００を含むことができる。

ブロックデインターリーバ３１０００はｍ個の受信アンテナの各データパスに入力されて同期及び復調モジュールで処理されたデータに対して、各シグナルブロック単位でデータに対するデインターリーブを実行することができる。この場合、図８で説明したように、送信側でペアワイズインターリーブ（pair-wise interleaving）が実行された場合、ブロックデインターリーバ３１０００は各入力パス（path）に対して連続した２つのデータを１つのペアに処理することができる。したがって、ブロックデインターリーバ３１０００はデインターリーブを実行した場合にも連続した２つの出力データを出力することができる。また、ブロックデインターリーバ３１０００は送信端で実行したインターリーブ過程の逆過程を実行して元のデータ順に出力することができる。

セルデマッパ３１１００は、受信した信号フレームからコモン（共通）データに対応するセル、データパイプに対応するセル、及びＰＬＳデータに対応するセルを抽出することができる。必要な場合、セルデマッパ３１１００は複数の部分に分散されて送信されたデータをマージ（merge）して１つのストリームで出力することができる。また、図７で説明したように、送信端で２つの連続したセル入力データが１つのペアで処理されてマッピングされた場合、セルデマッパ３１１００はこれに該当する逆過程で連続した２つの入力セルを１つの単位で処理するペアワイズセルデマッピングを実行することができる。

また、セルデマッパ３１１００は現在フレームを通じて受信したＰＬＳシグナリングデータに対して、各々ＰＬＳプリ（pre）及びＰＬＳポスト（post）データとして全て抽出して出力することができる。

前述したブロックは、設計者の意図によって省略されるか、類似又は同一機能を有する他のブロックにより置き換えできる。

図３２は、本発明の一実施形態に係るデマッピング及びデコーディングモジュールを示す図である。

図３２に図示されたデマッピング及びデコーディングモジュールは、図９で説明したデマッピング及びデコーディングモジュールの一実施形態に該当する。

前述したように、本発明の一実施形態に係る送信装置の符号化及び変調モジュールは、入力されたデータパイプに対して、各々のパス別にＳＩＳＯ、ＭＩＳＯ、及びＭＩＭＯ方式を独立して適用して処理することができる。したがって、図３２に図示されたデマッピング及びデコーディングモジュールは、やはり送信装置に対応してフレームパーサから出力されたデータを各々ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ処理するためのブロックを含むことができる。

図３２Ａ〜Ｄに示すように、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック３２０００、ＭＩＳＯ方式のための第２ブロック３２１００、ＭＩＭＯ方式のための第３ブロック３２２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３２３００を含むことができる。図３２Ａ〜Ｄに図示されたデマッピング及びデコーディングモジュールは一実施形態に過ぎず、設計者の意図によってデマッピング及びデコーディングモジュールは第１ブロック３２０００及び第４ブロック３２３００のみを含むこともでき、第２ブロック３２１００及び第４ブロック３２３００のみを含むこともでき、第３ブロック３２２００及び第４ブロック３２３００のみを含むこともできる。即ち、設計者の意図によってデマッピング及びデコーディングモジュールは各データパイプを同一に、又は異なるように処理するためのブロックを含むことができる。

以下、各ブロックについて説明する。

第１ブロック３２０００は入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、時間デインターリーバブロック３２０１０、セルデインターリーバブロック３２０２０、コンステレーションデマッパブロック３２０３０、セルトゥビット多重化（マルチプレキシング）（cell to bit mux）ブロック３２０４０、ビットデインターリーバブロック３２０５０、及びＦＥＣデコーダブロック３２０６０を含むことができる。

時間デインターリーバブロック３２０１０は、時間インターリーバブロックの逆過程を実行することができる。即ち、時間デインターリーバブロック３２０１０は時間領域でインターリーブされた入力シンボルを元の位置にデインターリーブすることができる。

セルデインターリーバブロック３２０２０は、セルインターリーバブロックの逆過程を実行することができる。即ち、セルデインターリーバブロック３２０２０は１つのＦＥＣブロック内で拡散（スプレッディング）（spreading）されたセルの位置を元の位置にデインターリーブすることができる。

コンステレーションデマッパブロック３２０３０は、コンステレーションマッパブロックの逆過程を実行することができる。即ち、コンステレーションデマッパブロック３２０３０はシンボル領域（ドメイン）の入力信号をビット領域（ドメイン）のデータにデマッピングすることができる。また、コンステレーションデマッパブロック３２０３０は硬判定（hard decision）を実行して判定されたビットデータを出力することもでき、軟判定（soft decision）値や、あるいは確率的な値に該当する各ビットの対数尤度比（Log-likelihood ratio：ＬＬＲ）を出力することができる。送信端で追加的なダイバーシチ利得を得るために回転（rotated）コンステレーションを適用した場合、コンステレーションデマッパブロック３２０３０はこれに相応（対応）する２次元のＬＬＲデマッピングを実行することができる。この際、コンステレーションデマッパブロック３２０３０はＬＬＲを計算するとき、送信装置でＩ又はＱコンポーネント（成分）に対して実行された遅延値を補償できるように計算を実行することができる。

セルトゥビット多重化（マルチプレキシング）ブロック３２０４０は、ビットトゥセル逆多重化ブロックの逆過程を実行することができる。即ち、セルトゥビット多重化ブロック３２０４０は、ビットトゥセル逆多重化ブロックでマッピングされたビットデータを元のビットストリーム形態に復元することができる。

ビットデインターリーバブロック３２０５０は、ビットインターリーバブロックの逆過程を実行することができる。即ち、ビットデインターリーバブロック３２０５０はセルトゥビット多重化ブロック３２０４０から出力されたビットストリームを元の順にデインターリーブすることができる。

ＦＥＣデコーダブロック３２０６０は、ＦＥＣエンコーダブロックの逆過程を実行することができる。即ち、ＦＥＣデコーダブロック３２０６０はＬＤＰＣデコーディング及びＢＣＨデコーディングを実行して送信チャネル上で発生したエラーを訂正することができる。

第２ブロック３２１００は入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図３２Ｂに示すように、第１ブロック３２０００と同一に時間デインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパブロック、セルトゥビット多重化（マルチプレキシング）ブロック、ビットデインターリーバブロック、及びＦＥＣデコーダブロックを含むことができるが、ＭＩＳＯデコーディングブロック３２１１０をさらに含むという点で差がある。第２ブロック３２１００は、第１ブロック３２０００と同様に時間デインターリーバから出力まで同一の役割の過程を実行するので、同一のブロックに関する説明は省略する。

ＭＩＳＯデコーディングブロック３２１１０は、ＭＩＳＯ処理（プロセッシング）ブロックの逆過程を実行することができる。本発明の一実施形態に係る放送送受信システムがＳＴＢＣを使用したシステムの場合、ＭＩＳＯデコーディングブロック３２１１０はアラモウチ（Alamouti）デコーディングを実行することができる。

第３ブロック３２２００は入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図３２に示すように、第２ブロック３２１００と同一に時間デインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパブロック、セルトゥビット多重化（マルチプレキシング）ブロック、ビットデインターリーバブロック、及びＦＥＣデコーダブロックを含むことができるが、ＭＩＭＯデコーディングブロック３２２１０を含むという点でデータ処理過程の差がある。第３ブロック３２２００に含まれた時間デインターリーバ、セルデインターリーバ、コンステレーションデマッパ、セルトゥビット多重化、ビットデインターリーバブロックなどの動作は、第１乃至第２ブロック３２０００−３２１００に含まれた該当ブロックの動作と具体的な機能は異なることがあるが、基本的な役割は同一である。

ＭＩＭＯデコーディングブロック３２２１０は、ｍ個の受信アンテナ入力信号に対してセルデインターリーバの出力データを入力として受けて、ＭＩＭＯ処理ブロックの逆過程としてＭＩＭＯデコーディングを実行することができる。ＭＩＭＯデコーディングブロック３２２１０は、最高の復号性能を得るために最尤復号（Maximum likelihood decoding）を実行するか、複雑度を減少させたスフィアデコーディング（Sphere decoding）を実行することができる。又は、ＭＩＭＯデコーディングブロック３２２１０はＭＭＳＥ検出を実行するか、又は反復デコーディング（iterative decoding）を共に結合実行し、向上したデコーディング性能を確保することができる。

第４ブロック３２３００はＰＬＳプリ／ポスト情報を処理するためのブロックであって、ＳＩＳＯ又はＭＩＳＯデコーディングを実行することができる。第４ブロック３２３００は第４ブロックの逆過程を実行することができる。

第４ブロック３２３００に含まれた時間デインターリーバ、セルデインターリーバ、コンステレーションデマッパ、セルトゥビット多重化（マルチプレキシング）、ビットデインターリーバブロックの動作は、第１乃至第３ブロック３２０００−３２２００に含まれた該当ブロックの動作と具体的な機能は異なることがあるが、基本的な役割は同一である。

第４ブロック３２３００に含まれた短縮及びパンクチャリングＦＥＣデコーダ（Shortened/Punctured FEC decoder）３２３１０は、短縮及びパンクチャリングＦＥＣエンコーダブロックの逆過程を実行することができる。即ち、短縮及びパンクチャリングＦＥＣデコーダ３２３１０はＰＬＳデータの長さによって短縮及びパンクチャリングされて受信されたデータに対して伸長（非短縮）（de-shortening）及びデパンクチャリング（de-puncturing）を実行した後にＦＥＣデコーディングを実行することができる。この場合、データパイプに使用されたＦＥＣデコーダを同一にＰＬＳにも使用することができるので、ＰＬＳのみのための別途のＦＥＣデコーダハードウェアが必要でないので、システム設計が容易であり、効率的なコーディングが可能であるという長所がある。

前述したブロックは設計者の意図によって省略されるか、類似又は同一機能を有する他のブロックにより置き換えできる。

結果的に、図３２に示すように、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、各パス別に処理されたデータパイプ及びＰＬＳ情報を出力プロセッサに出力することができる。

図３３及び図３４は、本発明の一実施形態に係る出力（アウトプット）プロセッサ（output processor）を示す図である。

図３３は、本発明の一実施形態に係る出力プロセッサを示す図である。

図３３に図示された出力プロセッサは、図９で説明した出力プロセッサの一実施形態に該当する。また、図３３に図示された出力プロセッサはデマッピング及びデコーディングモジュールから出力された単一データパイプを受信して単一出力ストリームを出力するためのものであって、入力フォーマッティングモジュールの逆動作を実行することができる。

図３３の出力プロセッサは、後述する図５０、図５１、及び図５３において提案された機能、過程、及び／又は方法を実現する。

図３３に図示された出力プロセッサは、ＢＢデスクランブラブロック３３０００、パディング除去（削除）（Padding removal）ブロック３３１００、ＣＲＣ−８デコーダブロック３３２００、及びＢＢフレームプロセッサブロック３３３００を含むことができる。

ＢＢデスクランブラブロック３３０００は、入力されたビットストリームに対して送信端で使用したものと同一のＰＲＢＳを発生させてビット列とＸＯＲしてデスクランブルを実行することができる。

パディング除去ブロック３３１００は、送信端で必要によって挿入されたパディングビットを除去することができる。

ＣＲＣ−８デコーダブロック３３２００は、パディング除去ブロック３３１００から入力を受けたビットストリームに対してＣＲＣデコーディングを実行してブロックエラーをチェックすることができる。

ＢＢフレームプロセッサブロック３３３００は、ＢＢフレームヘッダで送信された情報をデコードし、デコードされた情報を用いてＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）又はジェネリックストリーム（Generic stream）を復元することができる。

図３４は、本発明の他の実施形態に係る出力プロセッサを示す図である。

図３４に図示された出力プロセッサは、図９で説明した出力プロセッサの一実施形態に該当する。また、図３４に図示された出力プロセッサは、デマッピング及びデコーディングモジュールから出力された多重（複数の）（multiple）データパイプを受信する場合に該当する。多重データパイプに対するデコーディングは複数のデータパイプに共通に適用できるコモンデータ及びこれと関連するデータパイプをマージしてデコードする場合、又は受信装置が複数のサービスあるいはサービスコンポーネント（ｓｃａｌａｂｌｅｖｉｄｅｏｓｅｒｖｉｃｅを含み）を同時にデコードする場合を含むことができる。

図３４に図示された出力プロセッサは、出力プロセッサの場合と同様に、ＢＢデスクランブラブロック、パディング除去ブロック、ＣＲＣ−８デコーダブロック、及びＢＢフレームプロセッサブロックを含むことができる。各ブロックは図３３で説明したブロックの動作と具体的な動作は異なることがあるが、基本的な役割は同一である。

図３４の出力プロセッサは、後述する図５０、図５１、及び図５３において提案された機能、過程、及び／又は方法を実現する。

図３４に図示された出力プロセッサに含まれたデジッタバッファブロック３４０００は、多重データパイプ間の同期化のために送信端で任意に挿入された遅延（delay）を復元されたＴＴＯ（Time To Output）パラメータに従って補償することができる。

また、ヌルパケット挿入ブロック３４１００は復元されたＤＮＰ（Deleted Null Packet）情報を参考にしてストリーム内の除去されたヌルパケットを復元することができ、コモンデータを出力することができる。

ＴＳクロック再生ブロック３４２００は、ＩＳＣＲ入力（インプット）ストリーム時間参照（リファレンス）（ISCR-Input Stream Time Reference）情報を基準に出力パケットの詳細な時間同期を復元することができる。

ＴＳ再結合（recombining）ブロック３４３００は、ヌルパケット挿入ブロック３４１００から出力されたコモンデータ及びこれと関連したデータパイプを再結合して元のＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）、あるいはジェネリックストリームに復元して出力することができる。ＴＴＯ、ＤＮＰ、ＩＳＣＲ情報は全てＢＢフレームヘッダを通じて取得できる。

帯域内（インバンド）シグナリングデコーダブロック３４４００は、データパイプの各ＦＥＣフレーム内のパディングビットフィールドを通じて送信される帯域内物理層シグナリング（in-band physical layer signaling）情報を復元して出力することができる。

図３４に図示された出力（アウトプット）プロセッサは、ＰＬＳプリパス及びＰＬＳポストパスによって入力されるＰＬＳプリ情報及びＰＬＳポスト情報を各々ＢＢデスクランブルし、デスクランブルされたデータに対してデコーディングを実行し、元のＰＬＳデータを復元することができる。復元されたＰＬＳデータは受信装置内のシステム制御器（system controller）に伝達され、システム制御器は、受信装置の同期（化）及び復調モジュール、フレームパージングモジュール、デマッピング及びデコーディングモジュール、及び出力プロセッサモジュールに必要とするパラメータを供給することができる。

図３５は、本発明の他の実施形態に係る符号化及び変調モジュールを示す図である。

図３５に図示された符号化及び変調モジュールは、各データパイプを通じて送信するサービスやサービスコンポーネント別にＱｏＳを調節するために、モジュールはＳＩＳＯ方式のための第１ブロック３５０００、ＭＩＳＯ方式のための第２ブロック３５１００、ＭＩＭＯ方式のための第３ブロック３５２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３５３００を含むことができる。また、本発明の一実施形態に係る符号化及び変調モジュールは、前述したように、設計者の意図によって各データパイプを同一に、又は異なるように処理するためのブロックを含むことができる。図３５に図示された第１ブロック乃至第４ブロック３５０００−３５３００は、第１ブロック乃至第４ブロックと略同一のブロックを含んでいる。

しかしながら、第１ブロック乃至第３ブロック３５０００−３５２００に含まれたコンステレーションマッパブロック３５０１０の機能が第１ブロック乃至第３ブロックに含まれたコンステレーションマッパブロックの機能と異なるという点、第１ブロック乃至第４ブロック３５０００−３５３００のセルインターリーバと時間インターリーバとの間に回転（rotation）及びＩ／Ｑインターリーバブロック３５０２０が含まれているという点、並びにＭＩＭＯ方式のための第３ブロック３１２００の構成がＭＩＭＯ方式のための第３ブロックの構成と異なるという点に差がある。

図３５に図示されたコンステレーションマッパブロック３５０１０は、入力されたビットワードを複素（複合）シンボル（complex symbol）にマッピングすることができる。

図３５に図示されたコンステレーションマッパブロック３５０１０は、前述したように、第１ブロック乃至第３ブロック３５０００−３５２００に共通に適用できる。

回転及びＩ／Ｑインターリーバブロック３５０２０は、セルインターリーバから出力されたセルインターリーブされたデータの各複素シンボルの同相（In-phase）及び直交位相（Quadrature-phase）コンポーネントを独立してインターリーブしてシンボル単位で出力することができる。回転及びＩ／Ｑインターリーバブロック３５０２０の入力データ及び出力シンボルの個数は２つ以上であり、これは設計者の意図によって変更可能である。また、回転及びＩ／Ｑインターリーバブロック３５０２０は同相成分に対しては、インターリーブを実行しないこともある。

回転及びＩ／Ｑインターリーバブロック３５０２０は、前述したように、第１ブロック乃至第４ブロック３５０００−３５３００に共通に適用できる。この場合、回転及びＩ／Ｑインターリーバブロック３５０２０がＰＬＳプリ／ポスト情報を処理するための第４ブロック３５３００に適用されるか否かは前述したプリアンブルを通じてシグナリングできる。

ＭＩＭＯ方式のための第３ブロック３５２００は、図３５に示すように、Ｑ−ブロックインターリーバブロック３５２１０、及び複素（複合）シンボル生成ブロック３５２２０を含むことができる。

Ｑ−ブロックインターリーバブロック３５２１０は、ＦＥＣエンコーダから入力を受けたＦＥＣエンコーディングが実行されたＦＥＣブロックのパリティパート（部分）（parity part）に対して、並べ替え（パーミュテーション）（permutation）を実行することができる。これを通じてＬＤＰＣＨ行列のパリティパートを情報パート（information part）と同一に循環（環状）構造（cyclic structure）で作ることができる。Ｑ−ブロックインターリーバブロック３５２１０は、ＬＤＰＣＨ行列のＱサイズを有する出力ビットブロックの順序を並べ替えた後、行（row）−列（column）ブロックインターリーブを実行して最終ビット列を生成して出力することができる。

複素（複合）シンボル生成器ブロック３５２２０は、Ｑ−ブロックインターリーバブロック３５２１０から出力されたビット列の入力を受けて、複素シンボルにマッピングして出力することができる。この場合、複素シンボル生成器ブロック３５２２０は少なくとも２つの経路を通じてシンボルを出力することができる。これは、設計者の意図によって変更可能である。

結果的に、図３５に示すように、本発明の他の実施形態に係る符号化及び変調モジュールは、各パス別に処理されたデータパイプ、ＰＬＳプリ情報、ＰＬＳポスト情報をフレーム構造モジュールに出力することができる。

図３６は、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。

図３６に図示されたデマッピング及びデコーディングモジュールは、図９及び図３２で説明したデマッピング及びデコーディングモジュールの他の実施形態に該当する。また、図３６に図示されたデマッピング及びデコーディングモジュールは図３５で説明した符号化及び変調モジュールの逆動作を実行することができる。

図３６に示すように、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック３６０００、ＭＩＳＯ方式のための第２ブロック３６１００、ＭＩＭＯ方式のための第３ブロック３６２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３６３００を含むことができる。また、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、前述したように、設計者の意図によって各データパイプを同一に、又は異なるように処理するためのブロックを含むことができる。図３６に図示された第１ブロック乃至第４ブロック３６０００−３６３００は、図３２で説明した第１ブロック乃至第４ブロック３２０００−３２３００と略同一のブロックを含んでいる。

しかしながら、第１ブロック乃至第４ブロック３６０００−３６３００の時間デインターリーバとセルデインターリーバとの間にＩ／Ｑデインターリーバ及びデローテーション（逆回転）ブロック３６０１０が含まれているという点、第１ブロック乃至第３ブロック３６０００−３６２００に含まれたコンステレーションデマッパブロック３６０２０の機能が図３２の第１ブロック乃至第３ブロック３２０００−３２２００に含まれたコンステレーションマッパブロック３２０３０の機能と異なるという点、及びＭＩＭＯ方式のための第３ブロック３６２００の構成が図３２に図示されたＭＩＭＯ方式のための第３ブロック３２２００の構成と異なるという点に差がある。以下、図３２と同一のブロックに関する説明は省略し、前述した差異点を中心に説明する。

Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、図３５で説明した回転及びＩ／Ｑインターリーバブロック３５０２０の逆過程を実行することができる。即ち、Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、送信端でＩ／Ｑインターリーブされて送信されたＩ及びＱコンポーネントに対して各々デインターリーブを実行することができ、復元されたＩ／Ｑコンポーネントを有する複素シンボルをまたデローテーションして出力することができる。

Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、前述したように、第１ブロック乃至第４ブロック３６０００−３６３００に共通に適用できる。この場合、Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０がＰＬＳプリ／ポスト情報を処理するための第４ブロック３６３００に適用されるか否かは前述したプリアンブルを通じてシグナリングできる。

コンステレーションデマッパブロック３６０２０は、図３５で説明したコンステレーションマッパブロック３５０１０の逆過程を実行することができる。即ち、コンステレーションデマッパブロック３６０２０は、デローテーションを実行せず、セルデインターリーブされたデータに対してデマッピングを実行することができる。

ＭＩＭＯ方式のための第３ブロック３６２００は、図３６に示すように、複素（複合）シンボルパージングブロック３６２１０及びＱ−ブロックデインターリーバブロック３６２２０を含むことができる。

複素（複合）シンボルパージングブロック３６２１０は、図３５で説明した複素シンボル生成器ブロック３５２２０の逆過程を実行することができる。即ち、複合データシンボルをパージングし、ビットデータにデマッピングして出力することができる。この場合、複素シンボルパージングブロック３６２１０は少なくとも２つの経路を通じて複合データシンボルの入力を受けることができる。

Ｑ−ブロックデインターリーバブロック３６２２０は、図３５で説明したＱ−ブロックインターリーバブロック３５２１０の逆過程を実行することができる。即ち、Ｑ−ブロックデインターリーバブロック３６２２０は、行−列デインターリーブによりＱサイズブロックを復元した後、並べ替えられた各ブロックの順序を元の順に復元した後、パリティデインターリーブを通じてパリティビットの位置を元の通り復元して出力することができる。

結果的に、図３６に示すように、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールは、各パス別に処理されたデータパイプ及びＰＬＳ情報を出力プロセッサに出力することができる。

図３７は、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置のさらに他の構造を示した図である。

図３７の放送送信装置３７０００は、ｎｏｒｍａｔｉｖｅｂｌｏｃｋ及びｉｎｆｏｒｍａｔｉｖｅｂｌｏｃｋの両方を含む。

図３７において、実線で示されたｂｌｏｃｋは、ｎｏｒｍａｔｉｖｅｂｌｏｃｋを示し、ｉｎｆｏｒｍａｔｉｖｅＭＩＭＯａｎｎｅｘが実現されるときに使用され得るｂｌｏｃｋ、すなわち、ｉｎｆｏｒｍａｔｉｖｅｂｌｏｃｋは、点線で示される。

本発明の一実施形態に係る放送信号送信装置は、４個の主要ブロック、すなわち、（１）ＩｎｐｕｔＦｏｒｍａｔｔｉｎｇ（入力（インプット）フォーマット）ブロック３７１００、（２）ＢＩＣＭブロック３７２００、（３）Ｆｒａｍｉｎｇ＆Ｉｎｔｅｒｌｅａｖｉｎｇブロック３７３００、（４）ＷａｖｅｆｏｒｍＧｅｎｅｒａｔｉｏｎブロック３７４００で構成される。

上記Ｆｒａｍｉｎｇ＆Ｉｎｔｅｒｌｅａｖｉｎｇブロックは、ＦｒａｍｅＢｕｉｌｄｉｎｇブロックで表現されることもできる。

上記ＩｎｐｕｔＦｏｒｍａｔｔｉｎｇブロックとＢＩＣＭブロックとの間には、ＳＦＮ（Single Frequency Network）分散（又は、分配）インターフェース（distribution interface）３７５００が存在する。

本明細書において提案する放送信号送受信方法に適用することができる多重化（multiplexing）方法は、ＴｉｍｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘｉｎｇ（ＴＤＭ）、ＬａｙｅｒｅｄＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘｉｎｇ（ＬＤＭ）の２つの方法と、この２つの方法を結合した方法と、が使用され得る。

上記２つのｎｏｒｍａｔｉｖｅｍｕｌｔｉｐｌｅｘｉｎｇ方法のための放送送信システムの内部ブロック図は、図１及び図３７において説明した放送送信システム全体に関する内部ブロック図より簡単に実現されることができる。

図３８は、本発明の一実施形態に係る簡略化されたＴＤＭ放送送信システム及びＬＤＭ放送送信システムを示した図である。

具体的には、図３８（ａ）は、簡略化されたＴＤＭ放送送信システムの一例を示し、図３８（ｂ）は、簡略化されたＬＤＭ放送送信システムの一例を示す。

図３８（ａ）に示されたように、ＴＤＭ放送送信システムには、４個の主要内部ブロック図が構成され、上記４個の主要内部ブロック図は、ＩｎｐｕｔＦｏｒｍａｔｔｉｎｇ（入力（インプット）フォーマッティング）ブロック、ＢＩＣＭ（Bit Interleaved and Coded Modulation）ブロック、Ｆｏｒｍａｔｔｉｎｇ＆Ｉｎｔｅｒｌｅａｖｉｎｇ（フレーミング＆インターリーブ）ブロック、ＷａｖｅｆｏｒｍＧｅｎｅｒａｔｉｏｎ（波形生成（ウェーブフォームジェネレーション））ブロックがある。

各ブロックについて簡略に説明すれば、データ（data）は、ＩｎｐｕｔＦｏｒｍａｔｔｉｎｇブロックに入力されてフォーマッティングされ、ＢＩＣＭブロックでＦＥＣ（Forward Error Correction）が適用され、ｃｏｎｓｔｅｌｌａｔｉｏｎマッピングによってマッピングされる。

また、上記ｄａｔａは、Ｆｒａｍｅ＆Ｉｎｔｅｒｌｅａｖｉｎｇブロックにおいて時間及び周波数領域でＩｎｔｅｒｌｅａｖｉｎｇ及びＦｒａｍｅ生成が行われて、結果的に、ＷａｖｅｆｏｒｍＧｅｎｅｒａｔｉｏｎブロックでｗａｖｅｆｏｒｍが生成されて出力される。

図３８（ｂ）に示されたように、ＬＤＭ放送送信システムには、ＴＤＭ放送送信システムにない新しいブロック、すなわち、ＬＤＭｉｎｊｅｃｔｉｏｎブロック３８１００が存在し、２個の別個のＩｎｐｕｔＦｏｒｍａｔｔｉｎｇブロック及びＢＩＣＭブロックがある。

上記別個のブロック（ＩｎｐｕｔＦｏｒｍａｔｔｉｎｇブロック及びＢＩＣＭブロック）は、各ＬＤＭ層（階層）に対して１つずつ適用される。

上記別個のブロックは、ＬＤＭｉｎｊｅｃｔｉｏｎブロックでＦｒａｍｉｎｇ＆Ｉｎｔｅｒｌｅａｖｉｎｇが行われる前に結合される。

また、複数のＲＦ（Radio Frequency）チャネルは、チャネルボンディング（channel bonding）を介して支援される。

図３８（ｂ）に示されたＬＤＭ（Layered Division Multiplexing）放送システムについてさらに具体的に説明する。

ＬＤＭは、１つのＲＦｃｈａｎｎｅｌで信号を送信する前に、ｄａｔａｓｔｒｅａｍ別に互いに異なるＭＣＳ（Modulation and Channel coding Scheme）が適用可能なように互いに異なるｐｏｗｅｒｌｅｖｅｌｓで複数のｄａｔａｓｔｒｅａｍｓを結合するｃｏｎｓｔｅｌｌａｔｉｏｎｓｕｐｅｒｐｏｓｉｔｉｏｎ技術をいう。

説明の都合上、２ｌａｙｅｒＬＤＭシステムを一例に挙げて説明する。

図３８（ｂ）に示されたように、２ｌａｙｅｒＬＤＭシステムは、ｔｉｍｅｉｎｔｅｒｌｅａｖｉｎｇの前に、２個のＢＩＣＭｃｈａｉｎを結合する構成（ＬＤＭｉｎｊｅｃｔｉｏｎｂｌｏｃｋ）を含む。

各ＢＩＣＭｃｈａｉｎ（consisting of an encoded sequence modulated to a constellation）は、１つのｌａｙｅｒとして言及されるが、１つのＰＬＰとして表現されることもできる。

２ｌａｙｅｒは、各々ｃｏｒｅｌａｙｅｒ及びｅｎｈａｎｃｅｄｌａｙｅｒと呼ばれることができる。

上記ｃｏｒｅｌａｙｅｒは、上記ｅｎｈａｎｃｅｄｌａｙｅｒと同一であるか、又はそれよりさらにロバスト（robust）なＭＯＤＣＯＤ結合を使用しなければならない。

各ｌａｙｅｒは、互いに異なるＦＥＣｃｏｄｉｎｇ及びｃｏｎｓｔｅｌｌａｔｉｏｎｍａｐｐｉｎｇを使用できる。

一般に、ｌａｙｅｒ別のｃｏｄｅｌｅｎｇｔｈは同一でありうるが、ｃｏｄｅｒａｔｅ及びｃｏｎｓｔｅｌｌａｉｔｏｎは、互いに異なる。

上記ｃｏｒｅｌａｙｅｒ及びｅｎｈａｎｃｅｄｌａｙｅｒは、（図３８（ｂ）に示された）ＬＤＭｉｎｊｅｃｔｉｏｎｂｌｏｃｋで互いに結合される。

また、Ｉｎｊｅｃｔｉｏｎｌｅｖｅｌｃｏｎｔｒｏｌｌｅｒは、望ましいｂｉｔｒａｔｅを達成（成就）する送信エネルギを出力するために、ｃｏｒｅｌａｙｅｒに対（比）して相対的にｅｎｈａｎｃｅｄｌａｙｅｒのｐｏｗｅｒを減らすために使用される。

（ｃｏｒｅｌａｙｅｒｓｉｇｎａｌに対比したｅｎｈａｎｃｅｄｌａｙｅｒｓｉｇｎａｌの）ｉｎｊｅｃｔｉｏｎｌｅｖｅｌは、２ｌａｙｅｒ間送信ｐｏｗｅｒの分配を可能にする送信パラメータである。

上記ｉｎｊｅｃｔｉｏｎｌｅｖｅｌを様々にすることで、各ｌａｙｅｒの送信ｒｏｂｕｓｔｎｅｓｓは変更されることができる。

また、ＬＤＭｉｎｊｅｃｔｉｏｎｂｌｏｃｋを介して結合された信号は、全ｐｏｗｅｒ結合後に、ｐｏｗｅｒｎｏｒｍａｌｉｚｅｒｂｌｏｃｋでｎｏｒｍａｌｉｚｅｄされる。

図３９は、本発明の一実施形態に係るフレーミング及びインターリーブ（Framing & Interleaving）ブロックを示す。

フレーミング及びインターリーブ（Framing & Interleaving）ブロックは、フレーム構築（Frame Building）ブロックで表現されることもできる。

フレーミング及びインターリーブ（Framing & Interleaving）ブロック３９０００は、３個の部分、すなわち、（１）時間インターリーブ（インターリービング）（Time interleaving）ブロック３９１００、フレーミング（Framing）ブロック３９２００、周波数インターリーブ（インターリービング）（Frequency Interleaving）ブロック３９３００で構成される。

Ｔｉｍｅｉｎｔｅｒｌｅａｖｉｎｇ及びＦｒａｍｉｎｇブロックへの入力は、複数のＰＬＰｓ（Ｍ−ＰＬＰｓ）を含むことができる。

しかし、ＦｒａｍｉｎｇＢｌｏｃｋの出力は、ｆｒａｍｅに配列されたＯＦＤＭｓｙｍｂｏｌｓである。ＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｅｒは、ＯＦＤＭｓｙｍｂｏｌｓ上で動作する。

上記Ｆｒａｍｉｎｇブロック３９２００は、ｉｎｐｕｔを１つ又は複数のＰＬＰとｏｕｔｐｕｔｓｓｙｍｂｏｌｓに出力する。ここで、ｉｎｐｕｔは、ｄａｔａｃｅｌｌｓを表す。

また、上記Ｆｒａｍｉｎｇブロックは、ｐｒｅａｍｂｌｅｓｙｍｂｏｌｓとしてよく知られた１つ又は複数のｓｐｅｃｉａｌｓｙｍｂｏｌｓを生成する。

上記ｓｐｅｃｉａｌｓｙｍｂｏｌｓは、ＷａｖｅｆｏｒｍＧｅｎｅｒａｔｉｏｎｂｌｏｃｋで同じ処理（プロセシング）を経験する（受ける）（undergo）。

図４０は、本発明の一実施形態が適用され得るＡＴＳＣ３．０フレーム（frame）構造の一例を示した図である。

図４０に示すように、ＡＴＳＣ３．０ｆｒａｍｅ（４００００）は、３個の部分、すなわち、（１）ｂｏｏｔｓｔｒａｐ（ブートストラップ）（４０１００）、（２）ｐｒｅａｍｂｌｅ（プリアンブル）（４０２００）、（３）ｄａｔａ（データ）ｐａｙｌｏａｄ（ペイロード）（４０３００）で構成される。

上記３個の部分の各々は、１つ又は複数のｓｙｍｂｏｌｓを含む。

具体的には、Ｐｒｅａｍｂｌｅｓｙｍｂｏｌｓは、後続するｄａｔａｓｙｍｂｏｌｓに対するＬ１ｓｉｇｎａｌｉｎｇｄａｔａを送信する。

すなわち、上記Ｌ１ｓｉｇｎａｌｉｎｇｄａｔａは、ｄａｔａｓｙｍｂｏｌｓと関連する情報を含み、上記ｄａｔａｓｙｍｂｏｌｓは、上記Ｌ１ｓｉｇｎａｌｉｎｇｄａｔａの次にくる（又は、位置する）。

上記ｐｒｅａｍｂｌｅｓｙｍｂｏｌｓは、ｂｏｏｔｓｔｒａｐの次に、そして特定ｄａｔａｓｙｍｂｏｌｓ以前にｄｉｒｅｃｔｌｙ発生する。

上記ｄａｔａｓｙｍｂｏｌｓは、ｆｒａｍｅ内のｄａｔａを送信する。

上記ｄａｔａｓｙｍｂｏｌｓは、ｐｒｅａｍｂｌｅｓｙｍｂｏｌｓの次に、そして次のｂｏｏｔｓｔｒａｐの前にｄｉｒｅｃｔｌｙ発生する。

Ｌ１ｓｉｇａｎｌｉｎｇは、物理層パラメータ（physical layer parameters）を構成する（又は、設定する、configure）ために必要な情報を提供する。

「Ｌ１」の用語は、Ｌａｙｅｒ−１を言及するものであって、ＩＳＯ７ｌａｙｅｒｍｏｄｅｌの最も低い層をいう。

上記Ｌ１ｓｉｇｎａｌｉｎｇは、ｐｒｅａｍｂｌｅに含まれる。

上記Ｌ１−ｓｉｇｎａｌｉｎｇは、２個の部分、すなわち、（１）Ｌ１−ｓｔａｔｉｃ及び（２）Ｌ１−ｄｙｎａｍｉｃで構成される。

Ｌ１−ｓｔａｔｉｃは、ｆｒａｍｅを完成するのに静的な（static）システムの最も基本的なｓｉｇｎａｌｉｎｇ情報を送信し、また、Ｌ１−ｄｙｎａｍｉｃをデコードするために必要なパラメータを定義する。

Ｌ１−ｄｙｎａｍｉｃは、Ｌ１−ｄｙｎａｍｉｃをデコードするために要求される情報及びｄａｔａｃｏｎｔｅｘｔを具体化する。

Ｌ１−ｓｔａｔｉｃｓｉｇｎａｌｉｎｇの長さは、２００ｂｉｔｓで固定され、Ｌ１−ｄｙｎａｍｉｃｓｉｇｎａｌｉｎｇの長さは、様々に定義されることができる。

下記の表３４は、Ｌ１−ｓｔａｔｉｃ情報フォーマットの一例を表し、Ｌ１−ｓｔａｔｉｃに対するｐａｒａｍｅｔｅｒは、常に「Ｌ１Ｓ＿」に予め決められる。

＜表３４＞

上記ｂｏｏｔｓｔｒａｐ（ブートストラップ）（４０１００）についてさらに具体的に説明する。

Ｂｏｏｔｓｔｒａｐは、ｕｎｉｖｅｒｓａｌｅｎｔｒｙｐｏｉｎｔをＡＴＳＣｗａｖｅｆｏｒｍに提供する。

上記ｂｏｏｔｓｔｒａｐは、全ての放送受信装置に知られた固定された構成（例：ｓａｍｐｌｉｎｇｒａｔｅ、ｓｉｇｎａｌｂａｎｄｗｉｄｔｈ、ｓｕｂｃａｒｒｉｅｒｓｐａｃｉｎｇ、ｔｉｍｅｄｏｍａｉｎｓｔｒｕｃｔｕｒｅ）で定義される。

上記ｂｏｏｔｓｔｒａｐの一般的な構造の場合、ｂｏｏｔｓｔｒａｐｓｉｇｎａｌは、Ｐｏｓｔ−ＢｏｏｔｓｔｒａｐＷａｖｅｆｏｒｍの前に位置する。

上記Ｐｏｓｔ−ＢｏｏｔｓｔｒａｐＷａｖｅｆｏｒｍは、ｆｒａｍｅの残りの部分を意味する。

すなわち、上記ｂｏｏｔｓｔｒａｐの次にｐｒｅａｍｂｌｅが位置し得る。

上記ｂｏｏｔｓｔｒａｐは、複数のシンボルを含み、同期シンボルから始まる。

上記同期シンボルは、ｓｅｒｖｉｃｅｄｉｓｃｏｖｅｒｙ、ｃｏａｒｓｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ、ｆｒｅｑｕｅｎｃｙｏｆｆｓｅｔｅｓｔｉｍａｔｉｏｎ、及びｉｎｉｔｉａｌｃｈａｎｎｅｌｅｓｔｉｍａｔｉｏｎを可能にするためにｆｒａｍｅ区間毎の開始に位置する。

上記ｂｏｏｔｓｔｒａｐは、（初期）同期シンボルを含んで４個のシンボルを含む。

Ｂｏｏｔｓｔｒａｐｓｙｍｂｏｌ１に対するｓｉｇｎａｌｉｎｇｆｉｅｌｄは、ｅａｓ＿ｗａｋｅ＿ｕｐ情報、ｓｙｓｔｅｍ＿ｂａｎｄｗｉｄｔｈ情報、ｍｉｎ＿ｔｉｍｅ＿ｔｏ＿ｎｅｘｔ情報などを含む。

上記ｅａｓ＿ｗａｋｅ＿ｕｐ情報は、ｅｍｅｒｇｅｎｃｙがあるか否かを表す情報をいう。

ｓｙｓｔｅｍ＿ｂａｎｄｗｉｄｔｈ情報は、現在ＰＨＹ層ｆｒａｍｅのｐｏｓｔ−ｂｏｏｔｓｔｒａｐ部分のために使用されるｓｙｓｔｅｍｂａｎｄｗｉｄｔｈを表す情報である。

ｍｉｎ＿ｔｉｍｅ＿ｔｏ＿ｎｅｘｔ情報は、現在ｆｒａｍｅのｍａｊｏｒｖｅｒｓｉｏｎｎｕｍｂｅｒとｍｉｎｏｒｖｅｒｓｉｏｎｎｕｍｂｅｒとを同一にマッチングする次のｆｒａｍｅまでの最小時間間隔を表す情報である。

Ｂｏｏｔｓｔｒａｐｓｙｍｂｏｌ２に対するｓｉｇｎａｌｉｎｇｆｉｅｌｄは、ｂｓｒ＿ｃｏｅｆｆｉｃｉｅｎｔ情報を含む。

上記ｂｓｒ＿ｃｏｅｆｆｉｃｉｅｎｔ情報は、（現在ＰＨＹ層ｆｒａｍｅの）ＳａｍｐｌｅＲａｔｅＰｏｓｔ−Ｂｏｏｔｓｔｒａｐが（Ｎ＋１６）＊０．３８４ＭＨｚであることを表す情報である。

ここで、Ｎは、０から８０の範囲にあるｓｉｇｎａｌｉｎｇされる値である。

Ｂｏｏｔｓｔｒａｐｓｙｍｂｏｌ２に対するｓｉｇｎａｌｉｎｇｆｉｅｌｄは、ｐｒｅａｍｂｌｅ＿ｓｔｒｕｃｔｕｒｅ情報を含む。

上記ｐｒｅａｍｂｌｅ＿ｓｔｒｕｃｔｕｒｅ情報は、最後のｂｏｏｔｓｔｒａｐｓｙｍｂｏｌの次に位置する１つ又は複数のＲＦｓｙｍｂｏｌｓの構造をシグナリングする情報を表す。

周波数インターリーブ（Frequency Interleaving：ＦＩ）

次に、周波数インターリーブ（Frequency Interleaving）についてさらに説明する。

ＦＩは、周波数インターリーブ（Frequency Interleaving）又は周波数インターリーバ（Frequency Interleaver）を意味する用語として使用されることができる。

ＦＩは、１つのＯＦＤＭｓｙｍｂｏｌで動作し、周波数領域（frequency domain）で発生するｅｒｒｏｒｂｕｒｓｔｓを分離するために使用される。

ＦＩの使用が可能か否かは、Ｌ１Ｓ＿ＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｅｒのｓｉｇｎａｌｉｎｇによって選択されることができる。

上記Ｌ１Ｓ＿ＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｅｒフィールドは、前述したように、ＡＴＳＣ３．０ｆｒａｍｅのｐｒｅａｍｂｌｅに含まれる。

ＦＩのｉｎｐｕｔｃｅｌｌｓ（すなわち、ｆｒａｍｉｎｇブロックのｏｕｔｐｕｔｃｅｌｌｓ）は、

で定義される。

上記

は、ｆｒａｍｅｍのｓｙｍｂｏｌｌ

のｃｅｌｌｉｎｄｅｘｑを表す。

は、１つのｓｙｍｂｏｌのａｃｔｉｖｅｄａｔａｃａｒｒｉｅｒの個数を表し、これは、ｎｏｒｍａｌｓｙｍｂｏｌに対して

で設定され、ｆｒａｍｅｓｔａｒｔｓｙｍｂｏｌに対しては、

で、ｆｒａｍｅｃｌｏｓｉｎｇｓｙｍｂｏｌに対しては、

で表現される。

ＦＩは、Ｆｒａｍｅｂｕｉｌｄｅｒ（又は、Ｆｒａｍｉｎｇ＆Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックの出力ｖｅｃｔｏｒ、すなわち、

を処理する。

は、ｆｒａｍｅｍのＯＦＤＭｓｙｍｂｏｌのｃｅｌｌｉｎｄｅｘｑを表す。

それぞれのＦＩは、ｗｉｒｅｐｅｒｍｕｔａｔｉｏｎを有するｂａｓｉｃｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ（又は、ｍａｉｎｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ）及びｏｆｆｓｅｔａｄｄｉｔｉｏｎｂｌｏｃｋを有するｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒで構成される。

アドレス（住所）確認（Address check）ブロックは、生成されたｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓ値を認証し、上記ｏｆｆｓｅｔａｄｄｉｔｉｏｎｂｌｏｃｋは、上記ａｄｄｒｅｓｓｃｈｅｃｋブロックの次に位置する。

上記アドレス確認（Address check）ブロックは、Ｍｅｍｏｒｙ−ｉｎｄｅｘｃｈｅｃｋブロック又はＭｅｍｏｒｙａｄｄｒｅｓｓｃｈｅｃｋブロックと呼ばれることができる。

上記ｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒは、ｓｙｍｂｏｌｐａｉｒ毎に発生する（accomplished）ことができる。

一例として、ｓｙｍｂｏｌｏｆｆｓｅｔｖａｌｕｅは、２個の連続するｓｙｍｂｏｌｓ（２ｌ及び２ｌ＋１）に対しては、一定である。

以下、本明細書において提案する周波数インターリーブ（Frequency Interleaving：ＦＩ）手順及び周波数インターリーバ（ＦＩ）オン／オフ（On/Off）動作モード（mode）を支援する方法について説明する。

周波数インターリーバ（ＦＩ）オン／オフ（On/Off）動作モード

まず、本明細書において提案するＦＩオン／オフ動作モードを支援する方法について関連図面を参照して説明する。

図４１は、図７のフレーム構築ブロックのさらに他の一例を示した図である。

図４１のフレーム構築ブロック４１０００は、図３９のフレーミング及びインターリーブ（Framing & Interleaving）ブロックのさらに他の一例を示す内部ブロック図でありうる。

すなわち、図４１は、本明細書において提案する次世代（未来）放送システム（future broadcasting system）のブロックインターリーバ（block interleaver、４１１００）に相応するランダム（任意）周波数インターリーバ（random Frequency Interleaver）を含むフレーム構築ブロック（又は、フレーミング及びインターリーブブロック）の一例を示す。

上記ブロックインターリーバは、周波数インターリーバ（Frequency Interleaver）、ランダム周波数インターリーバなどの意味として解釈されるか、表現されることができる。

図４１に示された周波数インターリーバ（Frequency Interleaver）は、送信フレーム（frame）の単位となる送信ブロック（block）内のセル（cell）を周波数軸としてインターリーブ（interleaving）することにより、追加的な周波数ダイバーシチ利得（ゲイン）（frequency diversity gain）を得る。

特に、本明細書では、放送送信装置で（具体的には、周波数インターリーバで）ＯＦＤＭシンボル毎に互いに異なるインターリービングシード（interleaving seed）を適用し、さらに、複数のＯＦＤＭシンボルで構成されたフレーム（frame）毎にインターリービングシード（interleaving seed）を異なるように適用する周波数インターリーブ（Frequency Interleaving）の動作に対して提供する。

図４１に示されたように、本明細書は、ランダム周波数インターリーバ（random Frequency Interleaver）のオン／オフ（on/off）動作モードを支援する方法を提供する。

ＦＩのオン／オフ動作モードを支援する方法に関しては、ＦＩモード情報（ＦＩ＿ＭＯＤＥ情報、４１２００）及び図４２を参照してさらに具体的に説明する。

図４２は、本発明の一実施形態が適用され得るプリアンブル（Preamble）フォーマットの一例を示した図である。

図４２に示されたように、プリアンブル（preamble、４２０００）は、周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報４２１００を含む。

上記プリアンブルは、前述したＡＴＳＣ３．０ｆｒａｍｅに含まれ、ｂｏｏｔｓｔｒａｐの次に、そしてｄａｔａｐａｙｌｏａｄ以前に位置する。

上記ＡＴＳＣ３．０ｆｒａｍｅの構造及び関連する説明は、前述した図４０を参照する。

すなわち、上記ＦＩ＿ｍｏｄｅ情報は、ｐｒｅａｍｂｌｅ内に含まれるＬ１ｓｉｇｎａｌｉｎｇに含まれることができる。

上記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができる。

ここで、上記ＦＩ＿ｍｏｄｅ情報は、上記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。

上記プリアンブルに含まれるＦＩ（Frequency Interleaver）モード（ＦＩ＿ＭＯＤＥ）情報は、ＦＩの利用が可能か否かを表す情報を表す。

ＦＩの利用が可能か否かは、ＯＮ又はＯＦＦで示されることができる。

すなわち、上記ＦＩモード情報は、ＦＩがＯＮされているか、又はＯＦＦされているかを表す情報であって、１ｂｉｔで表現されることができる。

上記ＦＩモードがＯＮに設定された場合（又は、ＦＩモードがＯＮであることを表す場合）、セルマッパから出力されるｄａｔａｃｅｌｌｓは、ＦＩを介してＯＦＤＭｓｙｍｂｏｌ単位で周波数インターリーブが行われる。

上記ＦＩモード情報は、ＦＩモードシグナリング（signaling）で表現されることもできる。

一例として、上記ＦＩモード情報が「１」に設定された場合、ＦＩがＯＮされていることを表し、これと反対に、ＦＩモード情報が「０」に設定された場合、ＦＩがＯＦＦされていることを表すことができる。

さらに具体的には、上記ＦＩモード情報は、上記フレーム内のＬ１ｓｉｇｎａｌｉｎｇを介して送信されることができる。

ここで、プリアンブルシンボル（等）は、上記プリアンブルシンボル（等）の次にくるデータシンボル（等）のためのＬ１ｓｉｇｎａｌｉｎｇｄａｔａを送信する。

上記プリアンブルシンボル（等）は、ブートストラップ（bootstrap）の後に位置し、データシンボル（等）の前に位置する。

上記Ｌ１ｓｉｇｎａｌｉｎｇは、物理層パラメータを構成するための必要情報を提供するものであって、Ｌ１は、ＩＳＯ７ｌａｙｅｒモデルの最も低い層に該当するＬａｙｅｒ−１を意味する。

また、上記Ｌ１ｓｉｇｎａｌｉｎｇは、上記プリアンブルに含まれ、２つの部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）で構成される。

図４３は、図３１のフレームパージング（Frame Parsing）ブロックのさらに他の内部ブロック図を示した図である。

図４３のフレームパージングブロック４３０００は、デフレーミング及びデインターリーブ（Deframing & Deinterleaving）ブロックで表現されることもできる。

すなわち、図４３は、本明細書において提案する次世代放送システム（future broadcasting system）のブロックデインターリーバ（block deinterleaver、４３１００）に相応するランダム周波数デインターリーバ（random frequency deinterleaver）を含むフレームパージングブロックの一例を示す。

上記ブロックデインターリーバは、周波数デインターリーバ（Frequency Deinterleaver）、ランダム周波数デインターリーバなどの意味として解釈されるか、表現されることができる。

図４３に示されたように、ＦＩモード（ＦＩ＿ＭＯＤＥ）情報又はＦＩモードｓｉｇｎａｌｉｎｇは、図４２において説明したように、ＦＩのＯｎ又はＯｆｆ動作モードを表す情報をいう。

すなわち、上記ＦＩモード情報４３２００は、ＦＩの利用が可能か否かを表す。

上記ＦＩモード情報は、ｆｒａｍｅに含まれ、具体的には、上記ｆｒａｍｅのプリアンブルに含まれる。

また、上記ＦＩモード情報は、上記プリアンブルのＬ１ｓｉｇｎａｌｉｎｇに含まれる。

上記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができ、上記ＦＩ＿ｍｏｄｅ情報は、上記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。

ここで、上記ＦＩ＿ＭＯＤＥ情報がＦＩＭＯＤＥの「ｏｎ」を表す場合、放送受信装置は、周波数デインターリーバで周波数デインターリーブ（frequency deinterleaving）、すなわち、放送送信装置の周波数インターリーバで行った周波数インターリーブ（Frequency Interleaving）過程の逆過程を行うことにより、元のデータ順序になるように復元する。

図４２及び図４３において説明したように、本明細書において提案するＦＩ＿ｍｏｄｅ情報の運営は、放送システムでＦＤＭ（Frequency Division Multiplexing）を支援するために必須な情報に該当する。

放送システムでＦＤＭ方式を支援する場合、放送送信装置は、特定周波数バンド（band）別にＰＬＰ及び／又はデータを送信できるようになる。

したがって、ＰＬＰ又はｄａｔａをＦＤＭに送信する場合、隣接チャネル（又は、隣接ｆｒｅｑｕｅｎｃｙｂａｎｄ）に劣悪なｆｒｅｑｕｅｎｃｙｅｄｇｅ部分を介して上記ＰＬＰ又はデータが送信されることによって発生できる性能劣化を減らすためにＦＩをｏｆｆさせる。

具体的には、（ＦＤＭ方式で）特定周波数バンド（band）を用いて重要度の高い（又は、ｈｉｇｈｑｕａｌｉｔｙ）ＰＬＰ又はデータを送信するとき、ＦＩ動作が行われる場合、上記特定周波数バンド（band）全帯域にＰＬＰ又はデータが散在するようになり、隣接チャネルに影響され得るｆｒｅｑｕｅｎｃｙｅｄｇｅ部分で性能劣化が発生するようになる。

したがって、本明細書において提案するＦＩ動作をＯｎ又はＯｆｆさせるＦＩｍｏｄｅ情報の運営を介してＦＩ動作をｏｆｆさせることにより、ＦＤＭを結果的に支援できるようになるという効果がある。

周波数インターリーブ（Frequency Interleaving：ＦＩ）方法

次に、本明細書において提案する周波数インターリーブ（Frequency Interleaving）方法について関連図面を参照して具体的に説明する。

後述する周波数インターリーブ方法は、前述したプリアンブルに含まれるＦＩモード情報値が、ＦＩモードが「ＯＮ」されたことを表す場合に行われる。

前述したように、図７のセルマッパ（cell mapper）の基本的な機能は、ＤＰｓ（又は、ＰＬＰｓ）、ＰＬＳｄａｔａの各々に対するｄａｔａｃｅｌｌｓを１つの信号フレーム内のＯＦＤＭシンボルの各々に該当するａｃｔｉｖｅＯＦＤＭｃｅｌｌｓの配列（arrays）にマッピングすることである。

前述したように、ブロックインターリーバは、１つのＯＦＤＭシンボルで動作することができ、上記セルマッパから受信されるセルを任意に（ランダムに）インターリーブすることにより、周波数ダイバーシチを提供できる。

すなわち、１つのＯＦＤＭシンボルで動作するブロックインターリーバの目的は、フレーム構造モジュール（又は、フレーム構築モジュールあるいはフレーミング＆インターリーブモジュール）から受信されるデータセルを任意にインターリーブすることにより、周波数ダイバーシチ（frequency diversity）を提供することである。

１つの信号フレーム（又は、１つのフレーム）で最大インターリーブ利得を得るために、２個の連続するＯＦＤＭシンボルで構成されるＯＦＤＭシンボル対（pair）に対して他の（異なる）インターリービングシード（interleaving-seed）が使用される。

図４１において説明したブロックインターリーバは、信号フレームの単位となる送信ブロック内のセルをインターリーブして追加的なダイバーシチ利得を取得できる。

前述したように、上記ブロックインターリーバは、周波数インターリーバ又はランダム（任意の）周波数インターリーバと呼ぶことができ、これは、設計者の意図によって変更可能である。

本発明の一実施形態に係るブロックインターリーバは、少なくとも１つのＯＦＤＭシンボルに対して互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを適用するか、複数のＯＦＤＭシンボルを含むフレームに対して互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを適用することを一実施形態とすることができる。

上記周波数インターリーブ方法は、ｒａｎｄｏｍＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｉｎｇ（random FI）と呼ばれることができる。

また、上記ｒａｎｄｏｍＦＩは、複数のＯＦＤＭシンボルを含む信号フレームが複数含まれたスーパーフレーム構造に適用されることを一実施形態とすることができる。

すなわち、本明細書において提案する放送信号送信装置又は放送信号送信装置内の周波数インターリーバは、少なくとも１つのＯＦＤＭシンボル、すなわち、各ＯＦＤＭシンボル又はｐａｉｒにされた２個のＯＦＤＭシンボル（ｐａｉｒ−ｗｉｓｅＯＦＤＭシンボル）毎に互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ（又は、ｉｎｔｅｒｌｅａｖｉｎｇｐａｔｔｅｒｎ）を適用してｒａｎｄｏｍＦＩを行うことにより、周波数ダイバーシチ（frequency diversity）を取得できる。

また、本発明の一実施形態に係る周波数インターリーバは、信号フレーム毎に互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを適用してｒａｎｄｏｍＦＩを行うことにより、追加的なｆｒｅｑｕｅｎｃｙｄｉｖｅｒｓｉｔｙを取得できる。

したがって、本明細書において提案する放送信号送信装置又は周波数インターリーバは、２個のメモリバンク（memory bank）を利用して連続した一対のＯＦＤＭシンボル（ｐａｉｒ−ｗｉｓｅＯＦＤＭシンボル）単位で周波数インターリーブを行うピンポン（ピング−ポング）（ping-pong）周波数インターリーバ構造を有することができる。

以下、本明細書において提案する周波数インターリーバのインターリーブ動作は、ｐａｉｒ−ｗｉｓｅｓｙｍｂｏｌＦＩ（又は、ｐａｉｒ−ｗｉｓｅＦＩ）又はｐｉｎｇ−ｐｏｎｇＦＩ（ping-pong interleaving）と呼ばれることができる。

上述したインターリーブ動作は、ｒａｎｄｏｍＦＩの実施形態に該当し、呼称は、設計者の意図によって変更可能である。

偶数番目（even）のｐａｉｒ−ｗｉｓｅＯＦＤＭシンボルと奇数番目（odd）のｐａｉｒ−ｗｉｓｅＯＦＤＭシンボルとは、互いに異なるＦＩメモリバンクを介して不連続にインターリーブされることができる。

また、上記周波数インターリーバは、各メモリバンクに入力される連続した一対のＯＦＤＭシンボルに対して任意の（ランダム）ｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを使用してｒｅａｄｉｎｇ（読取）及びｗｒｉｔｉｎｇ（書込）動作を同時に行うことができる。具体的な動作については、後述する。

また、スーパーフレーム内の全てのＯＦＤＭシンボルを合理的かつ効率的にインターリーブするための論理的な周波数インターリーブ動作として、本明細書では、基本的にｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄが一対のＯＦＤＭシンボル単位で変化されることを一実施形態とすることができる。

この場合、本明細書のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄは、任意のｒａｎｄｏｍ発生器又は複数のｒａｎｄｏｍ発生器の組み合わせで構成されたｒａｎｄｏｍ発生器で発生することを一実施形態とすることができる。

また、本明細書は、効率的なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄの変化のために、１つのメインｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄをｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成することを一実施形態とすることができる。

この場合、ｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇｒｕｌｅは、ＯＦＤＭシンボル及び信号ｆｒａｍｅ単位を考慮して階層的に定義されることができる。これは、設計者の意図によって変更可能であり、具体的な内容は、後述する。

また、本明細書において提案する放送信号受信装置は、上述したｒａｎｄｏｍＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｉｎｇの逆過程を行うことができる。

この場合、本発明の一実施形態に係る放送信号受信装置又は放送信号受信装置の周波数デインターリーバは、ｄｏｕｂｌｅ−ｍｅｍｏｒｙを使用するｐｉｎｇ−ｐｏｎｇ構造を使用せずに、連続した入力ＯＦＤＭシンボルに対してｓｉｎｇｌｅ−ｍｅｍｏｒｙでｄｅｉｎｔｅｒｌｅａｖｉｎｇを行うことができる。したがって、周波数デインターリーバは、メモリの使用効率（性）を増加させることができる。

また、上記周波数デインターリーバでｒｅａｄｉｎｇ及びｗｒｉｔｉｎｇ動作は依然として要求され、ｓｉｎｇｌｅ−ｍｅｍｏｒｙｄｅｉｎｔｅｒｌｅａｖｉｎｇ動作と呼ばれることができる。

したがって、上記ｓｉｎｇｌｅ−ｍｅｍｏｒｙｄｅｉｎｔｅｒｌｅａｖｉｎｇ方法は、メモリ使用の側面で極めて効率的である。

図４４は、本発明の一実施形態に係る周波数インターリーバの動作を示した図である。

図４４は、放送信号送信装置で２個のメモリバンクを使用する周波数インターリーバの基本的な動作を例示し、放送信号受信装置で１つのメモリデインターリーブ（single-memory deinterleaving）動作を可能にする。

前述したように、本明細書において提案する周波数インターリーバは、ｐｉｎｇ−ｐｏｎｇｉｎｔｅｒｌｅａｖｉｎｇｏｐｅｒａｔｉｏｎを行うことができる。

典型的には、ｐｉｎｇ−ｐｏｎｇｉｎｔｅｒｌｅａｖｉｎｇ動作は、２個のメモリバンクにより達成（又は、成就）されることができる。

本明細書において提案するＦＩ動作において、２個のメモリバンクは、それぞれのｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌに関するものである。

周波数インターリーブに対する最大メモリＲＯＭサイズは、最大ＦＦＴサイズの約２倍に該当する。

放送信号送信装置において、上記ＲＯＭサイズの増加は、放送信号受信装置に比べて重要度が少し低い傾向がある。

前述したように、偶数番目のｐａｉｒ−ｗｉｓｅＯＦＤＭシンボルと奇数番目のｐａｉｒ−ｗｉｓｅＯＦＤＭシンボルとは、互いに異なるＦＩｍｅｍｏｒｙ−ｂａｎｋを介して不連続的にインターリーブされることができる。

すなわち、１番目（偶数のインデックスを有する）のｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌが１番目のメモリバンクでインターリーブされるのに対し、２番目（奇数のインデックスを有する）のｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌは、２番目のメモリバンクでインターリーブされる。

それぞれのｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌに対して、１つのインターリービングシードが使用される。

上記インターリービングシード及びｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ（又は、ｗｒｉｔｉｎｇ−ｒｅａｄｉｎｇ）動作に基づいて、２個のＯＦＤＭシンボルは、連続してインターリーブされる。

本明細書において提案するｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ動作は、衝突無しで同時に達成されることができる。

図４４に示されたように、周波数インターリーバは、ｄｅｍｕｘ（４４０００）、２個のメモリバンク（ｍｅｍｏｒｙｂａｎｋ−Ａ（４４１００）及びｍｅｍｏｒｙｂａｎｋ−Ｂ（４４２００））並びにｍｕｘ（４４３００）を含むことができる。

まず、周波数インターリーバは、ｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌＦＩのために、連続する入力ＯＦＤＭシンボルでＤＥＭＵＸ（４４０００）を介して逆多重化処理を行うことができる。

その後、上記周波数インターリーバは、１つのインターリービングシードを有して各メモリバンクＡ及びメモリバンクＢでｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇＦＩ動作を行う。

図４４に示されたように、２個のメモリバンク（Ａ及びＢ）は、各ＯＦＤＭｓｙｍｂｏｌｐａｉｒのために使用される。

２番目（奇数のインデックスを有する）のＯＦＤＭｓｙｍｂｏｌｐａｉｒがメモリバンク−Ｂでインターリーブされることに対し、１番目（偶数のインデックスを有する）のＯＦＤＭｓｙｍｂｏｌｐａｉｒは、メモリバンク−Ａでインターリーブされる。上記メモリバンクＡ及びＢでの動作は、互いに変わることもできる。

その後、上記周波数インターリーバは、連続するＯＦＤＭシンボル送信のために、ｐｉｎｇ−ｐｏｎｇＦＩｏｕｔｐｕｔｓでＭＵＸ（４４３００）を介して多重化処理を行うことができる。

図４５は、本発明の一実施形態に係るＭＵＸ及びＤＥＭＵＸ方法に対する基本的なスイッチモデル（basic switch model）を示す。

図４５は、上述したｐｉｎｇ−ｐｏｎｇＦＩ構造でｍｅｍｏｒｙ−ｂａｎｋ−Ａ及びＢの入出力に適用されたＤＥＭＵＸ及びＭＵＸの簡単な動作を示す。

ＤＥＭＵＸ及びＭＵＸは、各々連続する入力ＯＦＤＭシンボルがインターリーブされるように制御し、出力ＯＦＤＭｓｙｍｂｏｌｐａｉｒが送信されるように制御することができる。

ＯＦＤＭｓｙｍｂｏｌｐａｉｒ毎に互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄが使用される。

図４５に示されたように、ＤＥＭＵＸ及びＭＵＸは、下記の数式により各々ＦＩｉｎｐｕｔ及びＦＩｏｕｔｐｕｔを出力する。

＜数式１２＞

ここで、ｍｏｄはｊ＝０、１、…，

に対するｍｏｄｕｌｏ動作を表し、

は、１つのフレーム内のＯＦＤＭｓｙｍｂｏｌの個数を表す。

以下において、本発明の一実施形態に係る周波数インターリーブのｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇｏｐｅｒａｔｉｏｎを説明する。

上記周波数インターリーバは、１番目及び２番目のＯＦＤＭシンボルに対して各々１つのインターリービングシードを選択又は使用することができ、ｗｒｉｔｉｎｇ及びｒｅａｄｉｎｇ動作に上記インターリービングシードを使用することができる。

すなわち、上記周波数インターリーバは、選択された１つの任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄをｐａｉｒ−ｗｉｓｅＯＦＤＭシンボルの１番目のＯＦＤＭシンボルに対しては、ｗｒｉｔｉｎｇする動作に使用し、２番目のＯＦＤＭシンボルに対しては、ｒｅａｄｉｎｇ動作に使用することにより、効果的にｉｎｔｅｒｌｅａｖｉｎｇすることができる。

したがって、事実上、２個の互いに異なるインターリービングシードが２個のＯＦＤＭシンボルに各々適用されるように見えることができる。

本明細書において提案するｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ動作の具体的な内容は、下記のとおりである。

１番目のＯＦＤＭシンボルに対して、本発明の一実施形態に係る周波数インターリーバは、（インターリービングシードによって）メモリに任意にｗｒｉｔｉｎｇを行うことができ、その後、ｌｉｎｅａｒｒｅａｄｉｎｇを行うことができる。

２番目のＯＦＤＭシンボルに対して、本発明の一実施形態に係る周波数インターリーバは、上記１番目のＯＦＤＭシンボルに対するｌｉｎｅａｒｒｅａｄｉｎｇ動作によって影響を受け、同時にメモリにｌｉｎｅａｒｗｒｉｔｉｎｇを行うことができる。

また、本発明の一実施形態に係る周波数インターリーバは、以後、インターリービングシードによって任意にｒｅａｄｉｎｇを行うことができる。

前述したように、本発明の一実施形態に係る放送信号送信装置は、複数の信号フレームを時間軸上で連続して送信することができる。

本発明では、所定時間の間送信される信号フレームの集合をスーパーフレームと呼ぶことができる。

したがって、１つのスーパーフレームには、Ｎ個の信号フレームが含まれ得るし、各信号フレームは、複数のＯＦＤＭシンボルを含むことができる。

図４６は、本発明の一実施形態に係るメモリバンクの動作を示す。

図４４及び図４５において説明したように、２個のメモリバンクは、上述した過程を介して発生した任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを各ｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌに適用することができる。

また、各メモリバンクは、ｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌ毎にｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを変更できる。

上述した各メモリバンクでｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄの変更方法については、数式１３ないし１６を介してさらに説明する。

数式１３は、１番目のＯＦＤＭｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭｓｙｍｂｏｌｐａｉｒの（ｊｍｏｄ２）＝０を満たすＯＦＤＭｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと関連した数式を表す。

＜数式１３＞

上記数式１３において、ｉ＝０、１、…、

、ｋ＝０、１、…、

を意味する。

は、１つのｓｙｍｂｏｌでａｃｔｉｖｅｄａｔａｃａｒｒｉｅｒｓの個数を表す。

上記数式１３は、ｊ番目のｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌに対して

に該当するｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅを用いてＦＩで周波数インターリーブを行って出力される出力値（

）を表す式である。数式１３において、

で表現されることもできる。

は、ｍａｉｎＦＩ（又は、ｂａｓｉｃＦＩ）で使用されるｒａｎｄｏｍｇｅｎｅｒａｔｏｒにより生成されるｍａｉｎｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ（又は、ｂａｓｉｃｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ）を表す。

は、ｒａｎｄｏｍｓｅｑｕｅｎｃｅであって、ｍａｉｎｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ又はｂａｓｉｃｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｙあるいはｓｉｎｇｌｅｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと同じ概念と解釈されることができる。

Ｒａｎｄｏｍｓｅｑｕｅｎｃｅは、ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒ又はｒａｎｄｏｍｍａｉｎ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒで生成されることができる。

上記

は、下記の数式１４で定義されることができる。

＜数式１４＞

また、

は、ｊ番目のｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌで使用されるｒａｎｄｏｍｇｅｎｅｒａｔｏｒにより生成されるｒａｎｄｏｍｓｙｍｂｏｌｏｆｆｓｅｔを表す。

すなわち、

は、シンボルオフセットであって、ｃｙｃｌｉｃｓｈｉｆｔｉｎｇｖａｌｕｅと呼ぶことができ、ｓｕｂＰＲＢＳ（Pseudo-Random Binary Sequence）に基づいて生成されることができる。具体的な内容は、後述する。

上記

は、下記の数式１５で定義されることができる。

＜数式１５＞

上記数式１４及び１５においてｌ＝０、ｌ＜

、ｌ＝ｌ＋２を満たす。

下記の数式１６は、２番目のＯＦＤＭｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭｓｙｍｂｏｌｐａｉｒの（ｊｍｏｄ２）＝１を満たすＯＦＤＭｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと関連した数式を表す。

＜数式１６＞

上記数式１６において、ｉ＝０、１、…、

、ｋ＝０、１、…、

を意味する。

上記数式１６は、上記数式１３により出力されたｊ番目のｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌに対して

に該当するｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを用いてＦＩで周波数インターリーブを行って出力される出力値

を表す式である。

上記数式１６において使用される

は、上記数式１３の１番目のＯＦＤＭｓｙｍｂｏｌで使用されるｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと同一である。

数式１３及び１６のｒａｎｄｏｍｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒであって、上記ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒは、ＦｒｅｑｕｅｎｃｙＩｎｔｅｒｌｅａｖｅｒ７０２０に含まれることができる。

メモリバンク−Ａ及びＢの各々でＯＦＤＭｓｙｍｂｏｌｐａｉｒに対するインターリーブプロセスは、前述したとおりであり、１つのｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄを用いる。

利用可能なｄａｔａｃｅｌｌｓ、すなわち、セルマッパから出力されるｃｅｌｌｓは、１つのＯＦＤＭｓｙｍｂｏｌ

でインターリーブされる（interleaved）。

は、下記の数式１７のように定義されることができる。

上記セルマッパから出力されるｄａｔａｃｅｌｌｓ

は、ＦＩに入力されるｄａｔａｃｅｌｌｓを表す。

＜数式１７＞

上記数式１７において、

は、ｍ番目のフレームでｌ番目のＯＦＤＭｓｙｍｂｏｌのｐ番目のｃｅｌｌを表し、

は、ｄａｔａｃｅｌｌ（ｆｒａｍｅｓｉｇｎａｌｉｎｇｓｙｍｂｏｌ（ｓ）、ｎｏｒｍａｌｄａｔａ、ｆｒａｍｅｅｄｇｅｓｙｍｂｏｌ）の個数を表す。

また、インターリーブされたｄａｔａｃｅｌｌｓ

は、下記の数式１８のように定義される。

上記インターリーブされたｄａｔａｃｅｌｌｓは、ＦＩを介して出力される信号を表す。

＜数式１８＞

上述した各メモリバンクでｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ（又は、ｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ）を使用するインターリーブは、下記の数式のように表現されることができる。

下記の数式１９及び２０は、前述した数式１３及び数式１６と同じ意味として解釈されることができる。

すなわち、上記数式１３及び１６は、前述したｌｏｇｉｃａｌＦＩ構造を介して発生したｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ（seed）をＯＦＤＭｓｙｍｂｏｌｐａｉｒに適用する過程の数学的表現を表す。

数式１９は、１番目のＯＦＤＭｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭｓｙｍｂｏｌｐａｉｒの（ｊｍｏｄ２）＝０を満たすＯＦＤＭｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと関連した数式を表す。

＜数式１９＞

上記数式１９においてｌ＝０、１、…、

であり、ｐ＝０、１、…、

を表す。

は、ｒａｎｄｏｍｇｅｎｅｒａｔｏｒにより生成されるｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓ又はｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを表す。

上記

に関しては、前述した内容を参照する。

下記の数式２０は、２番目のＯＦＤＭｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭｓｙｍｂｏｌｐａｉｒの（ｊｍｏｄ２）＝１を満たすＯＦＤＭｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄと関連した数式を表す。

＜数式２０＞

上記数式２０においてｌ＝０、１、…、

であり、ｐ＝０、１、…、

を表す。

の最大値は、

として表現され、上記

は、各ＦＦＴｍｏｄｅによって異なるように定義される。

各メモリバンクでＯＦＤＭｓｙｍｂｏｌｐａｉｒに対してインターリーブされたＯＦＤＭｓｙｍｂｏｌｐａｉｒは、数式１９及び数式２０のとおりである。

は、それぞれのＦＦＴｍｏｄｅに対してｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒにより生成されるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄに対するｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓである。

ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒの構造については、後述する。

前述したように、本明細書において提案する１つのＯＦＤＭｓｙｍｂｏｌで動作する周波数インターリーバの目的は、任意にｄａｔａｃｅｌｌｓをインターリーブすることにより、周波数ダイバーシチを提供することである。

１つのフレームで最大インターリーブ利得を得るために、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄが２個の連続するＯＦＤＭｓｙｍｂｏｌｓで構成されるＯＦＤＭｓｙｍｂｏｌｐａｉｒ毎に使用される。

数式１３及び数式１６において説明したように、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄは、ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒにより生成されるｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓに基づいて生成されることができる。

また、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄは、前述したように、循環シフト（移動）値（cyclic shifting value）に基づいて生成されることができる。

すなわち、ｓｙｍｂｏｌｐａｉｒ毎に使用される互いに異なるｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓは、ＯＦＤＭｓｙｍｂｏｌｐａｉｒ毎に上記ｃｙｃｌｉｃｓｈｉｆｔｉｎｇｖａｌｕｅを使用することによって生成されることができる。

前述したように、ＯＦＤＭ生成ブロックは、上記ＯＦＤＭ生成ブロックに入力されるｉｎｐｕｔｄａｔａに対してＦＦＴ変換を行うことができる。したがって、１つの実施形態によって、ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒを有する周波数インターリーバの動作が記述される。

ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒは、ｉｎｔｅｒｌｅａｖｉｎｇａｄｄｒｅｓｓｇｅｎｅｒａｔｏｒと呼ばれることができ、設計者の意図によって変更されることもできる。

ｒａｎｄｏｍｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒは、第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒを含むことができる。

上記第１のｇｅｎｅｒａｔｏｒは、ｍａｉｎ（又は、ｂａｓｉｃ）ｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成するためのものであり、上記第２のｇｅｎｅｒａｔｏｒは、ｓｙｍｂｏｌｏｆｆｓｅｔを生成するためのものである。

したがって、上記第１のｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍｍａｉｎ（又は、ｂａｓｉｃ）−ｓｅｑｕｅｎｃｅｇｅｎｅｒａｔｏｒで、上記第２のｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍｓｙｍｂｏｌ−ｏｆｆｓｅｔｇｅｎｅｒａｔｏｒで表現されることができる。

上記第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒの名称は、設計者（designer）の意図によって変更されることができ、この動作についてさらに具体的に説明する。

各ｒａｎｄｏｍｇｅｎｅｒａｔｏｒ（第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒ）は、ｓｐｒｅａｄｅｒとｒａｎｄｏｍｉｚｅｒで構成されており、各々は、ｉｎｔｅｒｌｅａｖｉｎｇｓｅｑｕｅｎｃｅ発生の際、ｓｐｒｅａｄｉｎｇ効果とｒａｎｄｏｍ効果とを各々付与する機能を果たす。

ここで、（ｃｅｌｌ）ｓｐｒｅａｄｅｒは、全体のｂｉｔｓのうち、上位ｎ−ｂｉｔ部分を利用して動作され、簡単にｌｏｏｋ−ｕｐｔａｂｌｅを基盤とする（に基づく）ｍｕｌｔｉｐｌｅｘｅｒ（ＭＵＸ、ｎ−ｂｉｔｔｏｇｇｌｉｎｇ）で動作可能である。

Ｒａｎｄｏｍｉｚｅｒは、ＰＮｇｅｎｅｒａｔｏｒを介して動作され、ｉｎｔｅｒｌｅａｖｉｎｇの際、ｆｕｌｌｒａｎｄｏｍｎｅｓｓを提供するように動作される。

上記ｒａｎｄｏｍｉｚｅｒは、ＰＮｇｅｎｅｒａｔｏｒを表すことができ、任意のＰＮｇｅｎｅｒａｔｏｒに代替可能である。

ＯＦＤＭシンボルｐａｉｒ毎に動作されるｒａｎｄｏｍｓｙｍｂｏｌ−ｏｆｆｓｅｔｇｅｎｅｒａｔｏｒは、ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅをｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇさせるときに要求されるｓｙｍｂｏｌ−ｏｆｆｓｅｔ値を出力する。

上記ｒａｎｄｏｍｓｙｍｂｏｌ−ｏｆｆｓｅｔｇｅｎｅｒａｔｏｒ内のＭｏｄｕｌｏｏｐｅｒａｔｏｒ

を超過するときに動作される。

Ｍｅｍｏｒｙ−ｉｎｄｅｘｃｈｅｃｋブロックは、発生するｍｅｍｏｒｙ−ｉｎｄｅｘ値が

より大きい場合、出力値を使用せず（無視し）、繰り返しｓｐｒｅａｄｅｒ及びｒａｎｄｏｍｉｚｅｒを動作させて出力ｍｅｍｏｒｙ−ｉｎｄｅｘ値が

を超過しないように調節する役割を果たす。

上記Ｍｅｍｏｒｙ−ｉｎｄｅｘｃｈｅｃｋブロックは、Ｍｅｍｏｒｙａｄｄｒｅｓｓｃｈｅｃｋブロック又はａｄｄｒｅｓｓｃｈｅｃｋブロックなどと呼ばれることができる。

前述したように、本発明の一実施形態に係るＦＦＴサイズは、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋ、６４Ｋなどでありうるし、上記ＦＦＴサイズは、設計者の意図によって変更されることもできる。

したがって、ｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ（又は、ｍａｉｎｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄ）は、ＦＦＴサイズに基づいて多様でありうる。

図４７は、本発明の一実施形態に係る周波数デインターリーブ過程を示した図である。

本発明の一実施形態に係る放送信号受信装置は、シングルメモリを用いて上述した周波数インターリーブ過程の逆過程を行うことができる。

図４７は、連続するＯＦＤＭシンボルの入力に対するｓｉｎｇｌｅ−ｍｅｍｏｒｙｆｒｅｑｕｅｎｃｙｄｅｉｎｔｅｒｌｅａｖｉｎｇ（ＦＤＩ）過程を示した図である。

ＦＤＩは、ＦｒｅｑｕｅｎｃｙＤｅＩｎｔｅｒｌｅａｖｉｎｇ又はＦｒｅｑｕｅｎｃｙＤｅＩｎｔｅｒｌｅａｖｅｒの略称を表す。

基本的に、周波数デインターリーブ動作は、周波数インターリーブ動作の逆過程に従う。

周波数デインターリーブ動作のためのｓｉｎｇｌｅ−ｍｅｍｏｒｙ使用に対して、追加的な処理は必要でない。

図４７の左側に示されたｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌが連続して入力されれば、図４７の右側に示されたように、放送信号受信装置は、ｓｉｎｇｌｅｍｅｍｏｒｙを用いて上述したｒｅａｄｉｎｇａｎｄｗｒｉｔｉｎｇ動作を行うことができる。

この場合、上記放送信号受信装置は、ｍｅｍｏｒｙ−ｉｎｄｅｘ（又は、ｍｅｍｏｒｙａｄｄｒｅｓｓ）を生成して、放送信号送信装置で行った周波数インターリーブ（ｗｒｉｔｉｎｇａｎｄｒｅａｄｉｎｇ）の逆過程に対応する周波数デインターリーブ（ｒｅａｄｉｎｇａｎｄｗｒｉｔｉｎｇ）を行うことができる。

本明細書において提案するｐａｉｒ−ｗｉｓｅｐｉｎｇ−ｐｏｎｇｉｎｔｅｒｌｅａｖｉｎｇ構造を使用することによって本質的に利益が発生するようになる。

図４８は、本発明の一実施形態に係る１つのスーパーフレームに適用される周波数インターリーブの概念図を示す。

本発明の一実施形態に係る周波数インターリーバは、１つの信号フレームで（シンボルインデックスがｒｅｓｅｔされる時点（地点）までの区間の間）ｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌ毎にｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを変更でき、ｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄが全てのフレーム（フレームインデックスがｒｅｓｅｔされる時点までの区間の間）で１つの信号フレームでのみ使用されるように変更することができる。

結果的に、本発明の一実施形態に係る周波数インターリーバは、スーパーフレーム（スーパーフレームインデックスがｒｅｓｅｔされる時点までの区間の間）でｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを変更できる。

したがって、本発明の一実施形態に係る周波数インターリーバは、ｓｕｐｅｒ−ｆｒａｍｅ内の全てのＯＦＤＭシンボルを合理的かつ効率的にｉｎｔｅｒｌｅａｖｉｎｇすることができる。

図４９は、本明細書において提案する１つのスーパーフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを示した図である。

図４９は、図４８において説明した１つのｓｕｐｅｒ−ｆｒａｍｅ内で使用されるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを効果的に変えるための周波数インターリーバのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍ及び関連パラメータを示す。

上述したように、本発明では、１つのメインｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを任意のｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを効率的に生成することができる。

図４９に示されたように、上記任意のｏｆｆｓｅｔをｆｒａｍｅ及びｅｖｅｒｙｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌ毎に異なるように生成してｄｉｆｆｅｒｅｎｔｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成することを一実施形態とすることができる。以下、ｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを説明する。

図４９の下端ブロック（４９１０）、本明細書において提案する周波数インターリーバは、入力されるフレームインデックスを用いて各信号ｆｒａｍｅにｆｒａｍｅｏｆｆｓｅｔをランダムに発生させることができる。本発明の一実施形態に係るｆｒａｍｅｏｆｆｓｅｔは、周波数インターリーバに含まれたｆｒａｍｅｏｆｆｓｅｔｇｅｎｅｒａｔｏｒにより生成されることができる。

この場合、各フレームに適用され得るフレームオフセットは、ｓｕｐｅｒ−ｆｒａｍｅｉｎｄｅｘがｒｅｓｅｔされれば、ｓｕｐｅｒ−ｆｒａｍｅｉｎｄｅｘによって識別される各スーパーフレーム内の各信号フレームに対して発生する。

図面の中間に位置したブロック（４９２０）に示されたように、上記周波数インターリーバは、入力されるｓｙｍｂｏｌｉｎｄｅｘを用いて各信号フレームに含まれた各ＯＦＤＭｓｙｍｂｏｌに適用するためのシンボルオフセットをランダムに発生させることができる。

上記シンボルオフセットは、周波数インターリーバに含まれたｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒにより生成されることができる。この場合、各シンボルに対するシンボルオフセットは、ｆｒａｍｅｉｎｄｅｘがｒｅｓｅｔされれば、ｆｒａｍｅｉｎｄｅｘによって識別される各信号フレーム内のシンボルに対して発生する。

また、上記周波数インターリーバは、ＯＦＤＭシンボル毎にメインｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄをｓｙｍｂｏｌｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成できる。

その後、図面の上端に位置するブロック（４９３０）で示されたように、上記周波数インターリーバは、入力されるｃｅｌｌｉｎｄｅｘを用いて各ＯＦＤＭシンボルに含まれたセルに対してｒａｎｄｏｍＦＩを行うことができる。本発明の一実施形態に係るｒａｎｄｏｍＦＩパラメータは、周波数インターリーバに含まれたｒａｎｄｏｍＦＩｇｅｎｅｒａｔｏｒにより生成されることができる。

図４９において、

は、ｉ番目のフレームで使用されるｒａｎｄｏｍｆｒａｍｅｏｆｆｓｅｔを表し、

は、ｒａｎｄｏｍｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒにより生成されるｉ番目のｆｒａｍｅのｊ番目のｓｙｍｂｏｌのｓｙｍｂｏｌｏｆｆｓｅｔを表し、

は、ｒａｎｄｏｍｇｅｎｅｒａｔｏｒにより生成されるｉ番目のｆｒａｍｅのｊ番目のｓｙｍｂｏｌのｋ番目のｃｅｌｌのｃｅｌｌｏｆｆｓｅｔを表す。

また、

は、ｓｉｎｇｌｅｓｕｐｅｒ−ｆｒａｍｅ内のフレームの個数を表し、

は、ｓｉｎｇｌｅｆｒａｍｅ内のＯＦＤＭｓｙｍｂｏｌｓの個数を表し、

は、１つのＯＦＤＭｓｙｍｂｏｌ内のｃｅｌｌｓの個数を表す。

図５０は、本発明の一実施形態に係る１つの（ｓｉｎｇｌｅ）スーパーフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍの数式を表す。

具体的には、図５０は、上述したフレームオフセットパラメータ、シンボルオフセットパラメータ、及び各ＯＦＤＭに含まれたセルに適用されるｒａｎｄｏｍＦＩのパラメータの関係を示す。

図５０に示すように、

は、フレームインターリーバで使用されるｒａｎｄｏｍｆｒａｍｅｏｆｆｓｅｔｇｅｎｅｒａｔｏｒであり、

は、シンボルインターリーバで使用されるｒａｎｄｏｍｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒであり、

は、セルインターリーバで使用されるｒａｎｄｏｍｇｅｎｅｒａｔｏｒを表す。

は、ｒａｎｄｏｍｆｒａｍｅｏｆｆｓｅｔｇｅｎｅｒａｔｏｒにより生成されるｉ番目のｆｒａｍｅのｆｒａｍｅｏｆｆｓｅｔを表し、

上記ｓｙｍｂｏｌｏｆｆｓｅｔ及びｃｅｌｌｏｆｆｓｅｔについては、後述する図５１を参照してさらに説明する。

図５０に示されたように、ＯＦＤＭシンボル毎に使用されるｏｆｆｓｅｔは、上述したｆｒａｍｅｏｆｆｓｅｔｇｅｎｅｒａｔｏｒ及び上述したｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒの階層的な構造を介して発生する（生成される）ことができる。この場合、ｆｒａｍｅｏｆｆｓｅｔｇｅｎｅｒａｔｏｒ及びｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒは、任意のｒａｎｄｏｍｇｅｎｅｒａｔｏｒを利用して設計されることができる。

図５１は、本発明の一実施形態に係る１つの信号フレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを示した図である。

図５１は、図４８において説明したｓｉｎｇｌｅｓｉｇｎａｌｆｒａｍｅ内で使用されるｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを効果的に変えるための周波数インターリーバのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍ及び関連パラメータを示す。

前述したように、１つのメインｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを任意のｓｙｍｂｏｌｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを効率的に生成することができる。

図５１に示されたように、本発明では、上記ｓｙｍｂｏｌｏｆｆｓｅｔをｐａｉｒ−ｗｉｓｅＯＦＤＭｓｙｍｂｏｌ毎に異なるように生成してｄｉｆｆｅｒｅｎｔｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成することを一実施形態とすることができる。

この場合、ｓｙｍｂｏｌｏｆｆｓｅｔは、任意のｒａｎｄｏｍｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒを介してｐａｉｒ−ｗｉｓｅＯＦＤＭシンボル毎に異なるように発生する。

以下、ｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍを説明する。

図５１の下端に位置したブロック（５１１０）に示されたように、周波数インターリーバは、入力されるｓｙｍｂｏｌｉｎｄｅｘを用いて各信号フレームに含まれた各ＯＦＤＭｓｙｍｂｏｌに適用するためのシンボルオフセットをランダムに発生させることができる。

上記シンボルオフセット（又は、ランダムシンボルオフセット）は、周波数インターリーバに含まれた任意のｒａｎｄｏｍｇｅｎｅｒａｔｏｒ（又は、ｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒ）により生成されることができる。

この場合、各シンボルに対するシンボルオフセットは、ｆｒａｍｅｉｎｄｅｘがｒｅｓｅｔされれば、ｆｒａｍｅｉｎｄｅｘによって識別される各信号フレーム内のシンボルに対して発生する。

また、上記周波数インターリーバは、ＯＦＤＭシンボル毎にメインｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを、発生したｓｙｍｂｏｌｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄを生成できる。

次に、図５１の上端に位置したブロック（５１２０）に示されたように、上記周波数インターリーバは、入力されるｃｅｌｌｉｎｄｅｘを用いて各ＯＦＤＭシンボルに含まれたセルに対してｒａｎｄｏｍＦＩを行うことができる。

上記ｒａｎｄｏｍＦＩパラメータは、周波数インターリーバに含まれたｒａｎｄｏｍＦＩｇｅｎｅｒａｔｏｒにより生成されることができる。

図５１に示されたように、

は、ｊ番目のＯＦＤＭｓｙｍｂｏｌで使用されるｒａｎｄｏｍｓｙｍｂｏｌｏｆｆｓｅｔを表し、

記号は、ｆｌｏｏｒ演算を表す。

は、ｊ番目のＯＦＤＭｓｙｍｂｏｌで使用されるｒａｎｄｏｍＦＩを表し、

は、１つのフレームにおけるＯＦＤＭｓｙｍｂｏｌの個数を表し、

は、１つのＯＦＤＭｓｙｍｂｏｌにおけるｄａｔａｃｅｌｌ（ｓ）の個数を表す。

との関係に関しては、後述する図５２を参照してさらに具体的に説明する。

図５２は、本発明の一実施形態に係るｓｉｎｇｌｅｓｉｇｎａｌフレームに適用される周波数インターリーブのｌｏｇｉｃａｌｏｐｅｒａｔｉｏｎｍｅｃｈａｎｉｓｍの数式を示す。

すなわち、図５２は、上述したシンボルオフセットパラメータ及び各ＯＦＤＭに含まれたセルに適用されるｒａｎｄｏｍＦＩのパラメータの関係を示す。

図５２に示されたように、ＯＦＤＭシンボル毎に使用されるｏｆｆｓｅｔは、上述したｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒの階層的な構造を介して発生することができる。

この場合、ｓｙｍｂｏｌｏｆｆｓｅｔｇｅｎｅｒａｔｏｒは、任意のｒａｎｄｏｍｇｅｎｅｒａｔｏｒを利用して設計されることができる。

前述したように、

は、セルインターリーバで使用されるｒａｎｄｏｍ（ＦＩ）ｇｅｎｅｒａｔｏｒを表す。

図５３は、本明細書において提案する（連続的な）入力シーケンシャルＯＦＤＭｓｙｍｂｏｌｓ（input sequential OFDM symbols）に対するｓｉｎｇｌｅ−ｍｅｍｏｒｙｄｅｉｎｔｅｒｌｅａｖｉｎｇを示した図である。

図５３は、放送信号送信装置（又は、周波数インターリーバ）で使用されたｉｎｔｅｒｌｅａｖｉｎｇｓｅｅｄをｐａｉｒ−ｗｉｓｅＯＦＤＭシンボル毎に適用してｄｅｉｎｔｅｒｌｅａｖｉｎｇを行う放送信号受信装置、又は放送信号受信装置の周波数デインターリーバの動作を概念化させて示した図である。

上記周波数デインターリーバは、図３１に示されたように、フレームパージングブロックに含まれる。

上記フレームパージングブロックは、デフレーミング＆デインターリーバブロックで表現されることもできる。

上述したように、本発明の一実施形態に係る放送信号受信装置は、シングルメモリを用いて上述した周波数インターリーブ過程の逆過程を行うことができる。

図５４は、本明細書において提案する放送信号の送信方法の一例を示した順序図である。

図５４に示すように、本明細書において提案する放送信号送信装置は、入力ストリーム（Input Stream）又は入力（インプット）データパケット（input data packets）を入力フォーマッティング（Input Formatting）モジュールを介して処理（プロセシング）（Processing）する（Ｓ５４１０）。

上記入力データパケットは、様々なタイプのｐａｃｋｅｔで構成されることができる。

すなわち、上記放送信号送信装置は、入力フォーマッティング（Input Formatting）モジュールで上記入力データパケットを複数のＤＰ（Data Pipe）又は複数のＰＬＰ（Physical Layer Pipe）にフォーマッティングする。

ここで、上記複数のＤＰ（Data Pipe）又は複数のＰＬＰは、複数のデータ送信チャネル（data transmission channel）で表現されることができる。

その後、上記放送送信装置は、（フォーマッティングされた）複数のＰＬＰのデータをＢＩＣＭ（Bit Interleaved Coding and Modulation）モジュールを介して各ＰＬＰ別にエンコーディング（encoding）する（Ｓ５４２０）。

上記ＢＩＣＭモジュールは、エンコーダ（encoder）で表現されることもできる。

したがって、上記放送送信装置は、エンコーダ（encoder）を介してサービスデータ又はサービスコンポーネントデータを送信するデータ送信チャネルの各々に該当するデータをエンコード（エンコーディング）する。

その後、上記放送送信装置は、上記エンコードされたＰＬＰのデータをフレーム構築（ビルディング）（Frame Building）モジュールを介してマッピングして、少なくとも１つの信号フレームを生成する（Ｓ５４３０）。

上記フレーム構築（Frame Building）モジュールは、フレームビルダ（frame builder）又はフレーミング及びインターリーブ（Framing & Interleaving）ブロックで表現されることもできる。

上記信号フレームは、前述したＡＴＳＣ３．０ｆｒａｍｅを表す。

前述したように、上記ＡＴＳＣ３．０ｆｒａｍｅは、プリアンブルを含み、上記プリアンブル（preamble）は、本明細書において提案する周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報を含む。

また、上記プリアンブルは、ｂｏｏｔｓｔｒａｐの次に、そしてｄａｔａｐａｙｌｏａｄ以前に位置する。

上記ＦＩ＿ｍｏｄｅ情報は、ｐｒｅａｍｂｌｅ内に含まれるＬ１ｓｉｇｎａｌｉｎｇに含まれることができる。

上記プリアンブルに含まれるＦＩ（Frequency Interleaver）モード（ＦＩ＿ＭＯＤＥ）情報は、ＦＩの利用が可能か否かを表す情報を表し、ＦＩの利用が可能か否かは、ＯＮ又はＯＦＦで示されることができる。

すなわち、上記ＦＩモード情報は、ＦＩがＯＮされているか又はＯＦＦされているかを表す情報であって、１ｂｉｔで表現されることができる。

上記プリアンブルシンボル（等）は、ブートストラップ（bootstrap）以後に位置し、データシンボル（等）の前に位置する。

本明細書において提案するＦＩｍｏｄｅ情報を介して放送送信信号を送信する方法についてさらに具体的に説明する。

放送送信装置は、本明細書において新しく定義するＦＩｍｏｄｅ情報をＰｒｅａｍｂｌｅ（具体的には、Ｌ１−ｓｉｇｎａｌｉｎｇ又はＬ１−ｓｔａｔｉｃあるいはＬ１−ｄｙｎａｍｉｃ）に含める。

その後、上記放送送信装置は、上記Ｐｒｅａｍｂｌｅに含まれたＦＩｍｏｄｅ情報設定値に応じてＦＩ動作を行うか、又は行わない。

その後、上記放送送信装置は、ＯＦＤＭ生成（ジェネレーション）（Orthogonal Frequency Division Multiplexing Generation）モジュールを介してＯＦＤＭ方式により上記生成された信号フレームのデータを変調し、上記変調された信号フレームのデータを含む放送信号を放送送信装置（transmitter）を介して送信する（Ｓ５４４０）。

図５５は、本明細書において提案する放送信号の受信方法の一例を示した順序図である。

図５５に示すように、本明細書において提案する放送信号受信装置は、Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ及びＤｅｍｏｄｕｌａｔｉｏｎモジュールを介して外部から放送信号を受信し、上記受信した放送信号に対してＯＦＤＭ方式によりデータを復調する（Ｓ５５１０）。

上記Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ及びＤｅｍｏｄｕｌａｔｉｏｎモジュールは、受信器（receiver）及び復調器（demodulator）で表現されることもできる。

したがって、上記放送信号受信装置は、受信器（receiver）を介して上記少なくとも１つの信号フレームを含む放送信号を受信し、上記復調器（demodulator）を介して上記受信した放送信号を、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式によりデータを復調する。

その後、上記放送信号受信装置は、上記復調されたデータをフレームパージング（Frame Parsing）モジュールを介して少なくとも１つの信号フレームにパージングする（Parsing、Ｓ５５２０）。

上記フレームパージングモジュールは、フレームパーサ（frame parser）又はデフレーミング及びデインターリーブ（Deframing & Deinterleaving）で表現されることもできる。

したがって、上記放送信号受信装置は、上記フレームパーサ（frame parser）を介してサービスデータ（service data）又はサービスコンポーネントデータ（service component data）を抽出するために、上記受信した放送信号に含まれた上記少なくとも１つの信号フレームをパージング（Parsing）する。

ここで、放送受信装置が、ＦＩｍｏｄｅ情報が含まれた信号フレームをパージングする方法についてさらに具体的に説明する。

すなわち、上記放送受信装置は、受信される（又は、検出される、あるいはデコードされた）ＦＩｍｏｄｅ情報を介して放送送信装置でＦＩ動作の実行が可能か否かを確認する。

上記確認の結果、ＦＩ動作が行われた場合（ＦＩｍｏｄｅ情報値：Ｏｎに設定）、上記放送受信装置は、ＦＤＩ（Frequency Deinterleaving）をさらに行う。

すなわち、上記放送受信装置は、Ｐｒｅａｍｂｌｅに含まれたＦＩｍｏｄｅ情報設定値に応じてＦＤＩ動作を行うか、又は行わない。

その後、上記放送信号受信装置は、上記パージングされた少なくとも１つの信号フレームをデマッピング及びデコーディング（demapping and decoding）モジュールを介して複数のＤＰ又は複数のＰＬＰにデコードする（Ｓ５５３０）。

上記デマッピング及びデコーディング（demapping and decoding）モジュールは、変換器（converter）及びデコーダ（decoder）で表現されることもできる。

したがって、上記放送信号受信装置は、変換器（converter）を介して上記サービスデータ（service data）又はサービスコンポーネントデータ（service component data）をビットに変換し、デコーダ（decoder）を介して上記変換されたビットをデコード（デコーディング）（decoding）する。

その後、上記放送信号受信装置は、上記デマッピング及びデコーディングモジュールから出力される複数のＤＰ（Data Pipe）又は複数のＰＬＰを出力（アウトプット）プロセッサ（output processor）モジュールを介して入力ストリーム（Input Stream）又は入力（インプット）データパケット（Input Data Packet）に復元する（Ｓ５５４０）。

又は、上記放送信号受信装置は、上記出力プロセッサ（output processor）を介して上記デコードされたビットを含むデータストリーム又はデータパケットを出力する。

本発明の思想や範囲を逸脱することなく、本発明において様々な変更及び変形が可能であることは当業者に理解される。したがって、本発明は、添付された請求項及びその同等範囲内で提供される本発明の変更及び変形を含むことと意図される。

本明細書において装置及び方法発明が全て言及され、装置及び方法発明の全ての説明は互いに補完して適用され得る。

本明細書は、放送信号を受信及び送信するための方法及び装置を利用することにある。

Claims

放送信号を受信するための方法であって、前記方法は、
信号フレームを有する放送信号を受信するステップであって、前記信号フレームは、プリアンブルを有し、前記プリアンブルは、周波数インターリーブが行われたか否かを指示する制御情報を有する、ステップと、
前記受信した放送信号を直交周波数分割多重（ＯＦＤＭ）方式により復調するステップと、
前記制御情報に基づいて前記信号フレーム内のデータに対する周波数デインターリーブを選択的に行うステップと、
前記信号フレーム内の物理層パイプ（ＰＬＰ）データをデマッピングするステップと、
前記ＰＬＰデータをデコーディングするステップと、
前記データストリームを出力するステップと、を有し、
前記制御情報が第１の値を有する場合、前記周波数デインターリーブが行われ、前記制御情報が第２の値を有する場合、前記周波数デインターリーブが行われない、方法。
前記周波数デインターリーブは、シンボルペア別に互いに異なるインターリーブシーケンスを使用して行われる、請求項１に記載の方法。
前記インターリーブシーケンスは、第１のジェネレータにより生成されたメインシーケンス及び第２のジェネレータにより生成されたシンボルオフセットに基づいて生成される、請求項２に記載の方法。
前記第１のジェネレータにより生成されたメインシーケンスは、ＦＦＴサイズに基づいて可変である、請求項３に記載の方法。
前記第２のジェネレータは、シンボルペア別に新たなシンボルオフセットを生成し、前記シンボルペアは、２個の連続したシンボルを有する、請求項４に記載の方法。
放送信号を受信するための受信装置であって、
信号フレームを有する放送信号を受信するための受信器であって、前記信号フレームは、プリアンブルを有し、前記プリアンブルは、周波数インターリーブが行われたか否かを指示する制御情報を有する、受信器と、
前記受信した放送信号を直交周波数分割多重（ＯＦＤＭ）方式により復調するための復調器と、
前記信号フレーム内の物理層パイプ（ＰＬＰ）データをデマッピングするためのデマッパと、
前記ＰＬＰデータをデコーディングするためのデコーダと、
前記データストリームを出力するための出力プロセッサと、を備え、
前記制御情報が第１の値を有する場合、前記周波数デインターリーバが作動され（enabled）、前記制御情報が第２の値を有する場合、前記周波数デインターリーバが作動されない、放送受信装置。
前記周波数デインターリーブは、シンボルペア別に互いに異なるインターリーブシーケンスを使用して行われる、請求項６に記載の放送受信装置。
前記インターリーブシーケンスは、第１のジェネレータにより生成されたメインシーケンス及び第２のジェネレータにより生成されたシンボルオフセットに基づいて生成される、請求項７に記載の放送受信装置。
前記第１のジェネレータにより生成されたメインシーケンスは、ＦＦＴサイズに基づいて可変である、請求項８に記載の放送受信装置。
前記第２のジェネレータは、シンボルペア別に新たなシンボルオフセットを生成し、前記シンボルペアは、２個の連続したシンボルを有する、請求項９に記載の放送受信装置。