JP6404479B2 - 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 - Google Patents
放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 Download PDFInfo
- Publication number
- JP6404479B2 JP6404479B2 JP2017535756A JP2017535756A JP6404479B2 JP 6404479 B2 JP6404479 B2 JP 6404479B2 JP 2017535756 A JP2017535756 A JP 2017535756A JP 2017535756 A JP2017535756 A JP 2017535756A JP 6404479 B2 JP6404479 B2 JP 6404479B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- frame
- interleaving
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 120
- 230000005540 biological transmission Effects 0.000 claims description 93
- 230000011664 signaling Effects 0.000 description 103
- 101000596046 Homo sapiens Plastin-2 Proteins 0.000 description 77
- 102100035182 Plastin-2 Human genes 0.000 description 77
- 230000008569 process Effects 0.000 description 56
- 108091006146 Channels Proteins 0.000 description 49
- 230000015654 memory Effects 0.000 description 49
- 239000010410 layer Substances 0.000 description 48
- 238000012545 processing Methods 0.000 description 47
- 238000010586 diagram Methods 0.000 description 43
- 238000013507 mapping Methods 0.000 description 43
- 101000596041 Homo sapiens Plastin-1 Proteins 0.000 description 27
- 102100035181 Plastin-1 Human genes 0.000 description 27
- 230000006870 function Effects 0.000 description 26
- 230000002441 reversible effect Effects 0.000 description 26
- 238000009432 framing Methods 0.000 description 25
- 238000003780 insertion Methods 0.000 description 25
- 230000037431 insertion Effects 0.000 description 25
- 230000006978 adaptation Effects 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 239000002131 composite material Substances 0.000 description 12
- 230000008054 signal transmission Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 230000003068 static effect Effects 0.000 description 10
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 125000004122 cyclic group Chemical group 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000001174 ascending effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 6
- 239000012792 core layer Substances 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- 238000005562 fading Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001824 photoionisation detection Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005388 cross polarization Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0075—Transmission of coding parameters to receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/04—Arrangements for detecting or preventing errors in the information received by diversity reception using frequency diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/26025—Numerology, i.e. varying one or more of symbol duration, subcarrier spacing, Fourier transform size, sampling rate or down-clocking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
- H04L27/2607—Cyclic extensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/261—Details of reference signals
- H04L27/2613—Structure of the reference signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/04—Wireless resource allocation
- H04W72/044—Wireless resource allocation based on the type of the allocated resource
- H04W72/0446—Resources in time domain, e.g. slots or frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0618—Space-time coding
- H04L1/0625—Transmitter arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0618—Space-time coding
- H04L1/0631—Receiver arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/261—Details of reference signals
- H04L27/2613—Structure of the reference signals
- H04L27/26136—Pilot sequence conveying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Circuits Of Receivers In General (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本発明は、放送信号送信装置、放送信号受信装置、及び放送信号送受信方法に関するものである。
アナログ放送信号送信が終了するにつれて、ディジタル放送信号を送受信するための様々な技術が開発されている。ディジタル放送信号はアナログ放送信号に比べてより多い量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータだけでなく、様々な種類の付加データをさらに含むことができる。
即ち、ディジタル放送システムはＨＤ（High Definition）イメージ、マルチャネル（multichannel、多チャネル）オーディオ、及び様々な付加サービスを提供することができる。
しかしながら、ディジタル放送のためには、多量のデータ送信に対するデータ送信効率、送受信ネットワークの堅固性（robustness）、及びモバイル受信装置を考慮したネットワーク柔軟性（flexibility）が向上しなければならない。
したがって、本明細書は、周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ：ＦＩ）でＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ別に互いに異なるインターリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）を使用することにより、周波数ダイバーシティ効果を極大化するための方法を提供することに目的がある。
また、本明細書は、周波数インターリーバを含む放送送信装置において周波数インターリーバの使用可否を表す情報を提供することに目的がある。
本明細書においてなそうとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらに他の技術的課題は、下記の記載から本発明の属する技術分野における通常の知識を有する者に 明確に理解され得るであろう。
本明細書は、放送信号を送信するための方法において、前記方法は、インプットストリーム（Ｉｎｐｕｔ Ｓｔｒｅａｍ）を少なくとも１つのデータ送信チャネル（ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｃｈａｎｎｅｌ）にフォーマッティングするステップと、サービスデータ（ｓｅｒｖｉｃｅ ｄａｔａ）またはサービスコンポーネントデータ（ｓｅｒｖｉｃｅ ｃｏｍｐｏｎｅｎｔ ｄａｔａ）を送信するデータ送信チャネルの各々に対応するデータをエンコーディングするステップと、前記エンコーディングされたデータを含む少なくとも１つの信号フレームを生成するステップと、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも１つの信号フレームを変調するステップと、前記少なくとも１つの変調された信号フレームを含む放送信号を送信するステップとを含んでなることを特徴とする。
また、本明細書において前記信号フレームは、周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ：ＦＩ）が使用されるかまたは使用されないかを表す制御情報を含むことを特徴とする。
また、本明細書において前記信号フレームは、物理階層シグナリングデータを伝達するプリアンブル（ｐｒｅａｍｂｌｅ）をさらに備え、前記制御情報は、前記プリアンブルに含まれることを特徴とする。
また、本明細書において前記少なくとも１つの信号フレームを生成するステップは、前記少なくとも１つの信号フレームでデータを周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）するステップをさらに含み、前記周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）は、ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ別に互いに異なるインターリービング−シード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）を使用し、前記周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）は、２個のメモリを使用し、前記ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒは、２個の連続したＯＦＤＭ ｓｙｍｂｏｌｓで構成されることを特徴とする。
また、本明細書において前記周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）するステップは、偶数番目（ｅｖｅｎ）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒと奇数番目（ｏｄｄ）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒとを互いに異なるメモリを介して周波数インターリービングし、前記偶数番目（ｅｖｅｎ）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒと前記奇数番目（ｏｄｄ）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒとの間には互いに異なるインターリービング−シード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）を使用することを特徴とする。
また、本明細書において前記周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）は、第１のインターリービングシーケンスジェネレータ（ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒ）及び第２のインターリービングシーケンスジェネレータにより各々生成されるインターリービング−シードを介して行われることを特徴とする。
また、本明細書においてＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ毎に使用される互いに異なるインターリービング−シードは、循環移動値（ｃｙｃｌｉｃ ｓｈｉｆｔ ｖａｌｕｅ）を使用することによって生成され、前記循環移動値（ｃｙｃｌｉｃ ｓｈｉｆｔ ｖａｌｕｅ）は、前記第２のインターリービングシーケンスジェネレータにより生成されるシンボルオフセット値（ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｖａｌｕｅ）であることを特徴とする。
また、本明細書において前記制御情報は、周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報であることを特徴とする。
また、本明細書は、放送信号を送信するための送信装置において、インプットストリーム（Ｉｎｐｕｔ Ｓｔｒｅａｍｓ）を複数のデータ送信チャネル（ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｃｈａｎｎｅｌ）にフォーマッティングするためのインプットフォーマッタ（ｉｎｐｕｔ ｆｏｒｍａｔｔｅｒ）と、サービスデータまたはサービスコンポーネントデータを送信するデータ送信チャネルの各々に対応するデータをエンコーディングするためのエンコーダ（ｅｎｃｏｄｅｒ）と、前記エンコーディングされたデータを含む少なくとも１つの信号フレームを生成するためのフレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）モジュールと、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式により前記少なくとも１つの信号フレームを変調するためのモジュレータ（ｍｏｄｕｌａｔｏｒ）と、前記少なくとも１つの変調された信号フレームを含む放送信号を送信するための送信機（ｔｒａｎｓｍｉｔｔｅｒ）とを備え、前記フレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）モジュールは、前記少なくとも１つの信号フレームでデータを周波数インターリービング（ｆｒｅｑｕｅｎｃｙ ｉｎｔｅｒｌｅａｖｉｎｇ）するための周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）を備えることを特徴とする。
本発明は、サービス特性によってデータを処理し、各サービスまたはサービスコンポーネントに対するＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）を制御することにより、様々な放送サービスを提供できる。
また、本発明は、同じＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号帯域幅を介して様々な放送サービスを送信することにより、送信柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を達成できる。
また、本発明は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）システムを利用してデータ送信効率及び放送信号の送受信堅固性（Ｒｏｂｕｓｔｎｅｓｓ）を向上させることができる。
また、本発明によれば、モバイル受信装置を使用するか、室内環境にあっても、エラー無しでディジタル放送信号を受信できる放送信号送信及び受信方法及び装置を提供できる。
また、本明細書は、周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ：ＦＩ）でＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ別に互いに異なるインターリービング−シード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）を使用することにより、周波数ダイバーシティ効果を極大化できるという効果がある。
また、本明細書は、周波数インターリーバの使用可否を表す情報をプリアンブルを介して送信することにより、放送受信装置でデータデコーディング前に受信された信号に周波数インターリービングが行われたかを予め分かることができるようにして、データ復元速度を高めることができるという効果がある。
また、本明細書は、ＦＩ動作をＯｎまたはＯｆｆさせるＦＩ ｍｏｄｅ情報の運営を介してＦＩ動作をｏｆｆさせることにより、ＦＤＭを支援できるという効果がある。
本明細書において得ることができる効果は、以上で言及した効果に制限されず、言及していないさらに他の効果は、下記の記載から本発明の属する技術分野における通常の知識を有する者に明確に理解され得るであろう。
本発明についてさらに理解するために含まれて、本出願に含まれて、その一部を構成する添付の図面は本発明の原理を説明する詳細な説明と共に本発明の実施形態を示す。
本発明の好ましい実施形態について具体的に説明し、その例は添付した図面に示す。添付した図面を参照した以下の詳細な説明は、本発明の実施形態によって実現できる実施形態のみを示すよりは、本発明の好ましい実施形態を説明するためのものである。次の詳細な説明は、本発明に対する徹底した理解を提供するために細部事項を含む。しかしながら、本発明がこのような細部事項無しで実行できるということは当業者に自明である。
本発明で使用される大部分の用語は該当分野で広く使用される一般的なものから選択されるが、一部の用語は出願人により任意に選択され、その意味は必要によって次の説明で詳細に叙述する。したがって、本発明は用語の単純な名称や意味でない用語の意図した意味に基づいて理解されなければならない。
本発明は、次世代放送サービスに対する放送信号送信及び受信装置、及び方法を提供する。本発明の一実施形態に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は一実施形態に従って非−ＭＩＭＯ（non-Multiple Input Multiple Output）またはＭＩＭＯ方式により次世代放送サービスに対する放送信号を処理することができる。本発明の一実施形態に係る非−ＭＩＭＯ方式は、ＭＩＳＯ（Multiple Input Single Output）方式、ＳＩＳＯ（Single Input Single Output）方式などを含むことができる。
以下、説明の都合上ＭＩＳＯまたはＭＩＭＯ方式は２つのアンテナを使用するが、本発明は２つ以上のアンテナを使用するシステムに適用できる。本発明は、特定用途に要求される性能を達成し、かつ受信機の複雑度を最小化するために最適化した３個のフィジカルプロファイル（PHY profile）（ベース（base）、ハンドヘルド（handheld）、アドバンス（advanced）プロファイル）を定義することができる。フィジカルプロファイルは、該当する受信機が実現しなければならない全ての構造のサブセットである。
３個のフィジカルプロファイルは大部分の機能ブロックを共有するが、特定ブロック及び／又はパラメータでは若干異なる。今後に追加でフィジカルプロファイルが定義できる。システムの発展のために、フューチャープロファイルはＦＥＦ（future extension frame）を通じて単一ＲＦ（radio frequency）チャネルに存在するプロファイルとマルチプレキシングされることもできる。各フィジカルプロファイルに対する詳細な内容は後述する。
１．ベースプロファイル
ベースプロファイルは主にルーフトップ（roof-top）アンテナと連結される固定された受信装置の主な用途を示す。ベースプロファイルはある場所に移動できるが、比較的停止した受信範疇に属する携帯用装置も含むことができる。ベースプロファイルの用途は若干の改善された実行によりハンドヘルド装置または車両用に拡張できるが、このような使用用途はベースプロファイル受信機動作では期待されない。
ベースプロファイルは主にルーフトップ（roof-top）アンテナと連結される固定された受信装置の主な用途を示す。ベースプロファイルはある場所に移動できるが、比較的停止した受信範疇に属する携帯用装置も含むことができる。ベースプロファイルの用途は若干の改善された実行によりハンドヘルド装置または車両用に拡張できるが、このような使用用途はベースプロファイル受信機動作では期待されない。
受信のターゲット信号対雑音比の範囲は略１０乃至２０ｄＢであるが、これは既存の放送システム（例えば、ＡＴＳＣ Ａ／５３）の１５ｄＢ信号対雑音比の受信能力を含む。受信機複雑度及び消費電力はハンドヘルドプロファイルを使用するバッテリーで駆動されるハンドヘルド装置ほど重要でない。ベースプロファイルに対する重要システムパラメータが以下の＜表１＞に記載されている。
２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリー電源で駆動されるハンドヘルド及び車両用装置における使用のために設計される。該当装置は歩行者または車両速度で移動することができる。受信機複雑度だけでなく、消費電力はハンドヘルドプロファイルの装置の実現のために非常に重要である。ハンドヘルドプロファイルのターゲット信号対雑音比の範囲は略０乃至１０ｄＢであるが、より低い室内受信のために意図された場合、０ｄＢ以下に達するように設定できる。
ハンドヘルドプロファイルは、バッテリー電源で駆動されるハンドヘルド及び車両用装置における使用のために設計される。該当装置は歩行者または車両速度で移動することができる。受信機複雑度だけでなく、消費電力はハンドヘルドプロファイルの装置の実現のために非常に重要である。ハンドヘルドプロファイルのターゲット信号対雑音比の範囲は略０乃至１０ｄＢであるが、より低い室内受信のために意図された場合、０ｄＢ以下に達するように設定できる。
低信号対雑音比の能力だけでなく、受信機移動性により表れたドップラー効果に対する復原力はハンドヘルドプロファイルの最も重要な性能属性である。ハンドヘルドプロファイルに対する重要システムパラメータが以下の＜表２＞に記載されている。
３．アドバンスプロファイル
アドバンスプロファイルは、より大きい実行複雑度に対する代価としてより高いチャネル能力を提供する。該当プロファイルはＭＩＭＯ送信及び受信を使用することを要求し、ＵＨＤＴＶサービスはターゲット用途であり、このために該当プロファイルが特別に設計される。向上した能力は与えられた帯域幅でサービス数の増加、例えば、複数のＳＤＴＶまたはＨＤＴＶサービスを許容することにも使用できる。
アドバンスプロファイルは、より大きい実行複雑度に対する代価としてより高いチャネル能力を提供する。該当プロファイルはＭＩＭＯ送信及び受信を使用することを要求し、ＵＨＤＴＶサービスはターゲット用途であり、このために該当プロファイルが特別に設計される。向上した能力は与えられた帯域幅でサービス数の増加、例えば、複数のＳＤＴＶまたはＨＤＴＶサービスを許容することにも使用できる。
アドバンスプロファイルのターゲット信号対雑音比の範囲は略２０乃至３０ｄＢである。ＭＩＭＯ送信は初期には既存の楕円分極送信装備を使用し、その後に全出力交差分極送信に拡張できる。アドバンスプロファイルに対する重要システムパラメータが以下の＜表３＞に記載されている。
この場合、ベースプロファイルは地上波放送サービス及びモバイル放送サービスの全てに対するプロファイルに使用できる。即ち、ベースプロファイルはモバイルプロファイルを含むプロファイルの概念を定義するために使用できる。また、アドバンスプロファイルはＭＩＭＯを有するベースプロファイルに対するアドバンスプロファイル及びＭＩＭＯを有するハンドヘルドプロファイルに対するアドバンスプロファイルに区分できる。そし、該当３個のプロファイルは設計者の意図によって変更できる。
次の用語及び定義は本発明に適用できる。次の用語及び定義は設計によって変更できる。
補助ストリーム：フューチャーエクステンション（future extension：今後拡張）または放送社やネットワーク運営者により要求されるにつれて、使用できる未だ定義されていない変調及びコーディングのデータを伝達するセルのシーケンス
ベースデータパイプ（base data pipe）：サービスシグナリングデータを伝達するデータパイプ
ベースバンドフレーム（または、BB FRAME）：１つのＦＥＣエンコーディング過程（ＢＣＨ及びＬＤＰＣエンコーディング）に対する入力を形成するＫｂｃｈビットの集合
セル（cell）：ＯＦＤＭ送信の１つのキャリアにより伝達される変調値
コーディングブロック（coded block）：ＰＬＳ１データのＬＤＰＣエンコーディングされたブロックまたはＰＬＳ２データのＬＤＰＣエンコーディングされたブロックのうちの１つ
データパイプ（data pipe）：１つまたは複数のサービスまたはサービスコンポーネントを伝達することができるサービスデータ、または関連したメタデータを伝達する物理階層（physical layer）におけるロジカルチャネル
また、データパイプは、データ送信チャネルで表現されることができる。
データパイプユニット（ＤＰＵ：data pipe unit）：データセルをフレームでのデータパイプに割り当てることができる基本ユニット
データシンボル（data symbol）：プリアンブルシンボルでないフレームでのＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジ（edge）シンボルはデータシンボルに含まれる。）
ＤＰ＿ＩＤ：該当８ビットフィールドはＳＹＳＴＥＭ＿ＩＤにより識別されたシステム内でデータパイプを唯一に識別する。
ダミーセル（dummy cell）：ＰＬＳ（physical layer signalling）シグナリング、データパイプ、または補助ストリームのために使われない残っている容量を詰めることに使用される疑似ランダム値を伝達するセル
ＦＡＣ（emergency alert channel：非常警報チャネル）：ＥＡＳ情報データを伝達するフレームのうちの一部
フレーム（frame）：プリアンブルで始めてフレームエッジシンボルで終了する物理階層（physical layer）タイムスロット
フレームレピティションユニット（frame repetition unit：フレーム反復単位）：スーパーフレーム（super-frame）で８回反復されるＦＥＦを含む同一または異なるフィジカルプロファイルに属するフレームの集合
ＦＩＣ（fast information channel：高速情報チャネル）：サービスと該当ベースデータパイプとの間でのマッピング情報を伝達するフレームにおけるロジカルチャネル
ＦＥＣＢＬＯＣＫ：データパイプデータのＬＤＰＣエンコーディングされたビットの集合
ＦＦＴサイズ：基本周期Ｔのサイクルで表現されたアクティブシンボル周期Ｔｓと同一な特定モードに使用される名目上のＦＦＴサイズ
フレームシグナリングシンボル（frame signaling symbol）：ＰＬＳデータの一部を伝達する、ＦＦＴサイズ、ガードインターバル（guard interval）、及びスキャッタ（scattered）パイロットパターンの特定組合せにおけるフレームの開始で使用されるより高いパイロット密度を有するＯＦＤＭシンボル
フレームエッジシンボル（frame edge symbol）：ＦＦＴサイズ、ガードインターバル、及びスキャッタパイロットパターンの特定組合せにおけるフレームの端で使用される、より高いパイロット密度を有するＯＦＤＭシンボル
フレームグルーフ（frame-group）：スーパーフレームで同一なフィジカルプロファイルタイプを有する全てのフレームの集合
フューチャーエクステンションフレーム（future extention frame：今後拡張フレーム）：プリアンブルで始める、今後拡張に使用できるスーパーフレーム内で物理階層（physical layer）タイムスロット
フューチャーキャスト（future cast）ＵＴＢシステム：入力が１つ以上のＭＰＥＧ２−ＴＳまたはＩＰ（Internet protocol）または一般ストリームであり、出力がＲＦシグナルである提案された物理階層（physical layer）放送システム
インプットストリーム（input stream：入力ストリーム）：システムにより最終ユーザに伝達されるサービスの調和（ensemble）のためのデータのストリーム
ノーマル（normal）データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除外したデータシンボル
フィジカルプロファイル（PHY profile）：該当する受信機が実現しなければならない全ての構造のサブセット
ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理階層（physical layer）シグナリングデータ
ＰＬＳ１：ＰＬＳ２のデコーディングに必要とするパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するＦＳＳ（frame signalling symbol）に伝達されるＰＬＳデータの第１の集合
ＮＯＴＥ：ＰＬＳ１データはフレームグルーフのデュレーション（duration）の間一定である。
ＰＬＳ２：データパイプ及びシステムに関するより詳細なＰＬＳデータを伝達するＦＳＳに送信されるＰＬＳデータの第２の集合
ＰＬＳ２ダイナミック（dynamic：動的）データ：フレーム毎にダイナミック（dynamic：動的）に変化するＰＬＳ２データ
ＰＬＳ２スタティック（static：静的）データ：フレームグルーフのデュレーションの間スタティック（static：静的）なＰＬＳ２データ
プリアンブルシグナリングデータ（preamble signaling data）：プリアンブルシンボルにより伝達され、システムの基本モードを確認することに使用されるシグナリングデータ
プリアンブルシンボル（preamble symbol）：基本ＰＬＳデータを伝達し、フレームの開始に位置する固定された長さのパイロットシンボル
ＮＯＴＥ：プリアンブルシンボルは、システム信号、そのタイミング、周波数オフセット、及びＦＦＴサイズを検出するために高速初期バンドスキャンに主に使用される。
今後使用（future use）のためにリザーブド（reserved）：現在文書で定義されないが、今後に定義できる
スーパーフレーム（superframe）：８個のフレーム反復単位の集合
タイムインターリービングブロック（time interleaving block：TI block）：タイムインターリーバメモリの１つの用途に該当する、タイムインターリービングが実行されるセルの集合
タイムインターリービンググルーフ（time interleaving group：TI group）：整数、ダイナミック（dynamic：動的）に変化するＸＦＥＣＢＬＯＣＫの数からなる、特定データパイプに対するダイナミック（dynamic：動的）容量割当が実行される単位
ＮＯＴＥ：タイムインターリービンググルーフは１つのフレームに直接マッピングされるか、または複数のフレームにマッピングできる。タイムインターリービンググルーフは１つ以上のタイムインターリービングブロックを含むことができる。
タイプ１のデータパイプ（Type 1 DP）：全てのデータパイプがフレームにＴＤＭ（time division multiplexing）方式によりマッピングされるフレームのデータパイプ
タイプ２のデータパイプ（Type 2 DP）：全てのデータパイプがフレームにＦＤＭ方式によりマッピングされるフレームのデータパイプ
ＸＦＥＣＢＬＯＣＫ：１つのＬＤＰＣ ＦＥＣＢＬＯＣＫの全てのビットを伝達するＮｃｅｌｌｓセルの集合
ブロックインターリーバ（Ｂｌｏｃｋ ｉｎｔｅｒｌｅａｖｅｒ）：ｉｎｐｕｔ ｄａｔａがマトリックス（ｍａｔｒｉｘ）として構成されるメモリの 行（ｒｏｗ）に沿って書き込まれ、列（ｃｏｌｕｍｎ）に沿って読み出されるインターリーバ（ｉｎｔｅｒｌｅａｖｅｒ）をいう。
セルインターリーバ（Ｃｅｌｌ ｉｎｔｅｒｌｅａｖｅｒ）：ｃｅｌｌレベル（ｌｅｖｅｌ）で動作するｉｎｔｅｒｌｅａｖｅｒをいう。
インターリーバ（Ｉｎｔｅｒｌｅａｖｅｒ）：ｂｕｒｓｔ ｅｒｒｏｒｓの 効果に対応するために、エラー訂正コード（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ：ＦＥＣ）と結合して使用されるデバイスをいう。
物理階層パイプ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ、ＰＬＰ）： Ｂｒｏａｄｃａｓｔｅｒの必要に応じられるように割り当てられるｃａｐａｃｉｔｙとｒｏｂｕｓｔｎｅｓｓが具体化された構造をいう。
前記ＰＬＰは、データパイプ（ｄａｔａ ｐｉｐｅ）またはデータ送信チャネルで表現されることもできる。
図１は、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置の構造を示す。
本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、インプットフォーマットブロック（Input Format block）１０００、ＢＩＣＭ（bit interleaved coding & modulation）ブロック１０１０、フレームビルディングブロック（Frame building block）１０２０、ＯＦＤＭ（orthogonal frequency division multiplexing）ジェネレーションブロック（OFDM generation block）１０３０、及びシグナリング生成ブロック１０４０を含むことができる。放送信号送信装置の各ブロックの動作について説明する。
前記フレームビルディングブロック（Ｆｒａｍｅ ｂｕｉｌｄｉｎｇ ｂｌｏｃｋ）は、フレーミング＆インターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
ＩＰストリーム／パケット及びＭＰＥＧ２−ＴＳは主要入力フォーマットであり、他のストリームタイプは一般ストリームとして扱われる。これらデータ入力に追加で、管理情報が入力されて各入力ストリームに対する該当帯域幅のスケジューリング及び割当を制御する。１つまたは複数のＴＳストリーム、ＩＰストリーム、及び／又は一般ストリーム入力が同時に許容される。
インプットフォーマットブロック１０００は各々の入力ストリームを独立的なコーディング及び変調が適用される１つまたは複数のデータパイプにデマルチプレキシングすることができる。データパイプは堅固性（robustness）の制御のための基本単位であり、これはＱｏＳ（Quality of Service）に影響を及ぼす。１つまたは複数のサービスまたはサービスコンポーネントが１つのデータパイプにより伝達できる。インプットフォーマットブロック１０００の詳細な動作は後述する。
データパイプは１つまたは複数のサービスまたはサービスコンポーネントを伝達することができるサービスデータ、または関連メタデータを伝達する物理階層（physical layer）におけるロジカルチャネルである。
前記データパイプは、データ送信チャネル（Ｄａｔａ Ｔｒａｎｓｐｏｒｔ Ｃｈａｎｎｅｌ）または物理階層パイプ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ：ＰＬＰ）で表現されることもできる。
また、データパイプユニットは１つのフレームでデータセルをデータパイプに割り当てるための基本ユニットである。
インプットフォーマットブロック１０００で、パリティ（parity）データはエラー訂正のために追加され、エンコーディングされたビットストリームは複素数値コンステレーションシンボルにマッピングされる。該当シンボルは該当データパイプに使用される特定インターリービング深さに亘ってインターリービングされる。アドバンスプロファイルにおいて、ＢＩＣＭブロック１０１０でＭＩＭＯエンコーディングが実行され、追加データ経路がＭＩＭＯ送信のために出力に追加される。ＢＩＣＭブロック１０１０の詳細な動作は後述する。
フレームビルディングブロック１０２０は、１つのフレーム内で入力データパイプのデータセルをＯＦＤＭシンボルにマッピングすることができる。マッピング後、周波数領域ダイバーシティのために、特に周波数選択的フェーディングチャネルを防止するために、周波数インターリービングが用いられる。フレームビルディングブロック１０２０の詳細な動作は後述する。
前記フレームビルディングブロック（Ｆｒａｍｅ ｂｕｉｌｄｉｎｇ ｂｌｏｃｋ）は、フレーミング＆インターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
プリアンブルを各フレームの開始に挿入した後、ＯＦＤＭジェネレーションブロック１０３０はサイクリックプレフィックス（cyclic prefix）をガードインターバルとして有する既存のＯＦＤＭ変調を適用することができる。アンテナスペースダイバーシティのために、分散された（distributed）ＭＩＳＯ方式が送信機に亘って適用される。また、ＰＡＰＲ（peak-to-average power ratio）方式が時間領域で実行される。柔軟なネットワーク方式のために、該当の提案は様々なＦＦＴサイズ、ガードインターバル長さ、該当パイロットパターンの集合を提供する。ＯＦＤＭジェネレーションブロック１０３０の詳細な動作は後述する。
シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理階層（physical layer）シグナリング情報を生成することができる。また、該当シグナリング情報は関心あるサービスが受信機側で適切に復旧されるように送信される。シグナリング生成ブロック１０４０の詳細な動作は後述する。
図２、図３、及び図４は、本発明の実施形態に係るインプットフォーマットブロック１０００を示す。各図面について説明する。
図２は、本発明の一実施形態に係るインプットフォーマットブロックを示す。図２は、入力信号が単一入力ストリーム（single input stream）の時のインプットフォーマットブロックを示す。
図２に図示されたインプットフォーマットブロックは、図１を参照して説明したインプットフォーマットブロック１０００の一実施形態に該当する。
物理階層（physical layer）への入力は１つまたは複数のデータストリームで構成できる。各々のデータストリームは１つのデータパイプにより伝達される。モードアダプテーション（mode adaptation：モード適応）モジュールは入力されるデータストリームをＢＢＦ（baseband frame）のデータフィールドにスライスする。該当システムは３種類の入力データストリーム、即ちＭＰＥＧ２−ＴＳ、ＩＰ、ＧＳ（generic stream）をサポートする。ＭＰＥＧ２−ＴＳは第１のバイトが同期バイト（０×４７）である固定された長さ（１８８バイト）のパケットを特徴とする。ＩＰストリームはＩＰパケットヘッダ内でシグナリングされる可変長さＩＰデータグラムパケットで構成される。該当システムはＩＰストリームに対してＩＰｖ４とＩＰｖ６を全てサポートする。ＧＳはカプセル化パケットヘッダ内でシグナリングされる可変長さパケットまたは一定長さパケットで構成できる。
（ａ）は信号データパイプに対するモードアダプテーション（mode adaptation：モード適応）ブロック２０００、及びストリームアダプテーション（stream adaptation：ストリーム適応）２０１０を示し、（ｂ）はＰＬＳデータを生成及び処理するためのＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラー２０３０を示す。各ブロックの動作について説明する。
入力ストリームスプリッタは、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービスまたはサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。モードアダプテーション（mode adaptation：モード適応）モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（baseband）フレームスライサー、及びＢＢフレームヘッダ挿入ブロックで構成される。
ＣＲＣエンコーダは、ユーザパケット（user packet：ＵＰ）レベルでのエラー検出のための３種類のＣＲＣエンコーディング、即ちＣＲＣ−８、ＣＲＣ−１６、ＣＲＣ−３２を提供する。算出されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ−８はＴＳストリームに使われ、ＣＲＣ−３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しなければ、提案されたＣＲＣエンコーディングが適用されなければならない。
ＢＢフレームスライサーは、入力を内部ロジカルビットフォーマットにマッピングする。第１の受信ビットはＭＳＢと定義する。ＢＢフレームスライサーは、使用可能データフィールド容量と同一な数の入力ビットを割り当てる。ＢＢＦペイロードと同一な数の入力ビットを割り当てるために、ＵＰストリームがＢＢＦのデータフィールドに合うようにスライスされる。
ＢＢフレームヘッダ挿入ブロックは、２バイトの固定された長さのＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）、及びＲＦＵ（２ビット）で構成される。固定された２バイトＢＢＦヘッダだけでなく、ＢＢＦは２バイトＢＢＦヘッダの端に拡張フィールド（１または３バイト）を有することができる。
ストリームアダプテーション（stream adaptation：ストリーム適応）２０１０は、スタッフィング（stuffing）挿入ブロック及びＢＢスクランブラーで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリームアダプテーション（stream adaptation：ストリーム適応）に対する入力データがＢＢフレームを詰めることに充分であれば、ＳＴＵＦＦＩは０に設定され、ＢＢＦはスタッフィングフィールドを有しない。でなければ、ＳＴＵＦＦＩは１に設定され、スタッフィングフィールドはＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
ＢＢスクランブラーは、エネルギー分散のために完全なＢＢＦをスクランブリングする。スクランブリングシーケンスは、ＢＢＦと同期化される。スクランブリングシーケンスは、フィードバックシフトレジスタにより生成される。
ＰＬＳ生成ブロック２０２０は、ＰＬＳデータを生成することができる。ＰＬＳは、受信機でフィジカルレイヤ（physical layer）データパイプに接続できる手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。
ＰＬＳ１データは、ＰＬＳ２データのデコーディングに必要とするパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するフレームからＦＳＳに伝達されるＰＬＳデータの第１の集合である。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にすることに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データはフレームグルーフのデュレーションの間一定である。
ＰＬＳ２データは、データパイプ及びシステムに関するより詳しいＰＬＳデータを伝達するＦＳＳに送信されるＰＬＳデータの第２の集合である。ＰＬＳ２は、受信機が所望のデータパイプをデコーディングすることに充分の情報を提供するパラメータを含む。ＰＬＳ２シグナリングは、ＰＬＳ２スタティック（static：静的）データ（ＰＬＳ２−ＳＴＡＴデータ）及びＰＬＳ２ダイナミック（dynamic：動的）データ（ＰＬＳ２−ＤＹＮデータ）の２種類のパラメータでさらに構成される。ＰＬＳ２スタティック（static：静的）データは、フレームグルーフのデュレーションの間スタティック（static：静的）なＰＬＳ２データであり、ＰＬＳ２ダイナミック（dynamic：動的）データはフレーム毎にダイナミック（dynamic：動的）に変化するＰＬＳ２データである。
ＰＬＳデータに対する詳細な内容は後述する。
ＰＬＳスクランブラー２０３０は、エネルギー分散のために生成されたＰＬＳデータをスクランブリングすることができる。
前述したブロックは省略されることもでき、類似または同一機能を有するブロックにより取り替えることもできる。
図３は、本発明の他の一実施形態に係るインプットフォーマットブロックを示す。
図３に図示されたインプットフォーマットブロックは、図１を参照して説明したインプットフォーマットブロック１０００の一実施形態に該当する。
図３は、入力信号がマルチインプットストリーム（multi input stream：複数の入力ストリーム）に該当する場合、インプットフォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックを示す。
マルチインプットストリーム（multi input stream：複数の入力ストリーム）を処理するためのインプットフォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックは、複数入力ストリームを独立的に処理することができる。
図３を参照すると、マルチインプットストリーム（multi input stream：複数の入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、インプットストリームスプリッタ（input stream splitter）３０００、インプットストリームシンクロナイザー（input stream synchronizer）３０１０、コンペンセーティングディレイ（compensation delay：補償遅延）ブロック３０２０、ヌルパケットディリーションブロック（null packet deletion block）３０３０、ヘッダコンプレッションブロック（header compression block）３０４０、ＣＲＣエンコーダ（CRC encoder）３０５０、ＢＢフレームスライサー（BB frame slicer）３０６０、及びＢＢヘッダ挿入ブロック（BB header insertion block）３０７０を含むことができる。モードアダプテーション（mode adaptation：モード適応）ブロックの各ブロックについて説明する。
ＣＲＣエンコーダ３０５０、ＢＢフレームスライサー３０６０、及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサー、及びＢＢヘッダ挿入ブロックの動作に該当するので、その説明は省略する。
インプットストリームスプリッタ３０００は、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービスまたはサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。
インプットストリームシンクロナイザー３０１０は、ＩＳＳＹと呼ばれることができる。ＩＳＳＹは如何なる入力データフォーマットに対してもＣＢＲ（constant bit rate）及び一定の終端間送信（end-to-end transmission）遅延を保証する適した手段を提供することができる。ＩＳＳＹはＴＳを伝達する複数のデータパイプの場合に常に用いられ、ＧＳストリームを伝達する複数のデータパイプに選択的に用いられる。
コンペンセーティングディレイ（compensation delay：補償遅延）ブロック３０２０は、受信機で追加でメモリを必要とせず、ＴＳパケット再結合メカニズムを許容するためにＩＳＳＹ情報の挿入に後続する分割されたＴＳパケットストリームを遅延させることができる。
ヌルパケットディリーションブロック３０３０は、ＴＳ入力ストリームの場合のみに使用される。一部のＴＳ入力ストリームまたは分割されたＴＳストリームはＶＢＲ（variable bit-rate）サービスをＣＢＲ ＴＳストリームに収容するために存在する複数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットは確認されて送信されないことがある。受信機で、除去されたヌルパケットは送信に挿入されたＤＮＰ（deleted null-packet：除去されたヌルパケット）カウンターを参照して元の存在していた正確な場所に再挿入できるので、ＣＢＲが保証され、タイムスタンプ（ＰＣＲ）更新の必要がなくなる。
ヘッダコンプレッションブロック３０４０は、ＴＳまたはＩＰ入力ストリームに対する送信効率を増加させるためにパケットヘッダ圧縮を提供することができる。受信機はヘッダの特定部分に対する先験的な（a priori）情報を有することができるので、この知られた情報（known information）は送信機から削除できる。
ＴＳに対し、受信機は同期バイト構成（０×４７）及びパケット長さ（１８８バイト）に関する先験的な情報を有することができる。入力されたＴＳが１つのＰＩＤのみを有するコンデンツを伝達すれば、即ち、１つのサービスコンポーネント（ビデオ、オーディオなど）、またはサービスサブコンポーネント（ＳＶＣベースレイヤ、ＳＶＣインヘンスメントレイヤ、ＭＶＣベースビュー、またはＭＶＣ依存ビュー）に対してのみ、ＴＳパケットヘッダ圧縮がＴＳに（選択的に）適用できる。ＴＳパケットヘッダ圧縮は入力ストリームがＩＰストリームの場合、選択的に使用される。前記ブロックは省略されるか、類似または同一機能を有するブロックに取り替えることができる。
図４は、本発明の他の実施形態に係るインプットフォーマットブロックを示す。
図４に図示されたインプットフォーマットブロックは、図１を参照して説明したインプットフォーマットブロック１０００の一実施形態に該当する。
図４は、入力信号がマルチインプットストリーム（multi input stream：複数の入力ストリーム）に該当する場合、インプットフォーマットブロックのストリームアダプテーション（stream adaptation：ストリーム適応）ブロックを示す。
図４を参照すると、マルチインプットストリーム（multi input stream：複数の入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、スケジューラー４０００、１−フレームディレイ（delay）ブロック４０１０、スタッフィング挿入ブロック４０２０、インバンド（In-band）シグナリングブロック４０３０、ＢＢフレームスクランブラー４０４０、ＰＬＳ生成ブロック４０５０、及びＰＬＳスクランブラー４０６０を含むことができる。ストリームアダプテーション（stream adaptation：ストリーム適応）ブロックの各ブロックについて説明する。
スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラー４０４０、ＰＬＳ生成ブロック４０５０、ＰＬＳスクランブラー４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラー、ＰＬＳ生成ブロック、ＰＬＳスクランブラー４０６０の動作に該当するので、その説明は省略する。
スケジューラー４０００は各データパイプのＦＥＣＢＬＯＣＫの量から全体フレームに亘って全体のセル割当を決定することができる。ＰＬＳ、ＥＡＣ、及びＦＩＣに対する割当を含み、スケジューラーはフレームのＦＳＳのＰＬＳセルまたはインバンド（In-band）シグナリングに送信されるＰＬＳ２−ＤＹＮデータの値を生成する。ＦＥＣＢＬＯＣＫ、ＥＡＣ、ＦＩＣに対する詳細な内容は後述する。
１−フレームディレイ（delay）ブロック４０１０は、次のフレームに関するスケジューリング情報がデータパイプに挿入されるインバンド（In-band）シグナリング情報に関する現フレームを通じて送信できるように入力データを１つの送信フレームだけ遅延させることができる。
インバンド（In-band）シグナリングブロック４０３０は、ＰＬＳ２データの遅延されない部分をフレームのデータパイプに挿入することができる。
前述したブロックは省略されるか、類似または同一機能を有するブロックに取り替えることができる。
図５は、本発明の一実施形態に係るＢＩＣＭブロックを示す。
図５に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。
前述したように、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。
ＱｏＳが本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置により提供されるサービスの特性に依存するので、各々のサービスに該当するデータは互いに異なる方式により処理されなければならない。したがって、本発明の一実施形態に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ方式を各々のデータ経路に該当するデータパイプに独立的に適用することによって、各データパイプを独立的に処理することができる。結果的に、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、各々のデータパイプを介して送信される各サービスまたはサービスコンポーネントに対するＱｏＳを調節することができる。
（ａ）はベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロックを示し、（ｂ）はアドバンスプロファイルのＢＩＣＭブロックを示す。
ベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロック及びアドバンスプロファイルのＢＩＣＭブロックは、各々のデータパイプを処理するための複数の処理ブロックを含むことができる。
ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロック及びアドバンスプロファイルに対するＢＩＣＭブロックの各々の処理ブロックについて説明する。
ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパー（mapper）５０３０、ＳＳＤ（signal space diversity）エンコーディングブロック５０４０、及びタイムインターリーバ５０５０を含むことができる。
データＦＥＣエンコーダ５０１０は、外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行する。外部コーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の具体的な動作に対しては、後述する。
ビットインターリーバ５０２０は、効率的に実現可能な構造を提供しながらデータＦＥＣエンコーダ５０１０の出力をインターリービングしてＬＤＰＣコード及び変調方式の組合せにより最適化された性能を達成することができる。ビットインターリーバ５０２０の具体的な動作に対しては、後述する。
コンステレーションマッパー５０３０は、ＱＰＳＫ、ＱＡＭ−１６、不均一ＱＡＭ（ＮＵＱ−６４、ＮＵＱ−２５６、ＮＵＱ−１０２４）、または不均一コンステレーション（ＮＵＣ−１６、ＮＵＣ−６４、ＮＵＣ−２５６、ＮＵＣ−１０２４）を用いてベース及びハンドヘルドプロファイルでビットインターリーバ５０２０からの各々のセルワードを変調するか、またはアドバンスプロファイルでセルワードデマルチプレクサ５０１０−１からのセルワードを変調してパワーが正規化されたコンステレーションポイントを提供することができる。該当コンステレーションマッピングは、データパイプに対してのみ適用される。ＮＵＱが任意の形態を有する一方、ＱＡＭ−１６及びＮＵＱは正四角形の形態を有することが観察される。各々のコンステレーションが９０度の倍数だけ回転されれば、回転されたコンステレーションは元のものと正確に重なる。回転対称特性によって実数及び虚数コンポーネントの容量及び平均パワーが互いに同一になる。ＮＵＱ及びＮＵＣは全て各コードレート（code rate）について特別に定義され、使用される特定の１つはＰＬＳ２データに保管されたパラメータＤＰ＿ＭＯＤによりシグナリングされる。
ＳＳＤエンコーディングブロック５０４０は、２次元、３次元、４次元でセルをフリーコーディングし、難しいフェーディング条件で受信堅固性（robustness）を増加させることができる。
タイムインターリーバ５０５０は、データパイプレベルで動作することができる。タイムインターリービングのパラメータは、各々のデータパイプに対して異なるように設定できる。タイムインターリーバ５０５０の具体的な動作に関しては後述する。
アドバンスプロファイルに対するＢＩＣＭブロックの処理ブロック５０００−１は、データＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパー、及びタイムインターリーバを含むことができる。
但し、処理ブロック５０００−１はセルワードデマルチプレクサ５０１０−１及びＭＩＭＯエンコーディングブロック５０２０−１をさらに含むという点で処理ブロック５０００と区別される。
また、処理ブロック５０００−１におけるデータＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパー、タイムインターリーバの動作は、前述したデータＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパー５０３０、タイムインターリーバ５０５０の動作に該当するので、その説明は省略する。
セルワードデマルチプレクサ５０１０−１は、アドバンスプロファイルのデータパイプがＭＩＭＯ処理のために単一セルワードストリームを二重セルワードストリームに分離することに使用される。セルワードデマルチプレクサ５０１０−１の具体的な動作に関しては後述する。
ＭＩＭＯエンコーディングブロック５０２０−１は、ＭＩＭＯエンコーディング方式を用いてセルワードデマルチプレクサ５０１０−１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号送信のために最適化された。ＭＩＭＯ技術は、容量増加を得るための有望な方式であるが、チャネル特性に依存する。特別に放送に対して、互いに異なる信号伝搬特性による２アンテナの間の受信信号パワーの差、またはチャネルの強いＬＯＳコンポーネントはＭＩＭＯから容量利得を得ることを難しくする。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうちの１つの位相ランダム化及び回転基盤プリコーディングを用いてこの問題を克服する。
ＭＩＭＯエンコーディングは、送信機及び受信機の全てで少なくとも２つのアンテナを必要とする２×２ＭＩＭＯシステムのために意図される。２つのＭＩＭＯエンコーディングモードは本提案であるＦＲ−ＳＭ（full-rate spatial multiplexing）及びＦＲＦＤ−ＳＭ（full-rate full-diversity spatial multiplexing）で定義される。ＦＲ−ＳＭエンコーディングは受信機側における比較的小さい複雑度増加により容量増加を提供する一方、ＦＲＦＤ−ＳＭエンコーディングは受信機側における大きい複雑度増加で容量増加及び追加的なダイバーシティ利得を提供する。提案されたＭＩＭＯエンコーディング方式はアンテナ極性配置を制限しない。
ＭＩＭＯ処理はアドバンスプロファイルフレームに要求されるが、これはアドバンスプロファイルフレームにおける全てのデータパイプがＭＩＭＯエンコーダにより処理されることを意味する。ＭＩＭＯ処理はデータパイプレベルで適用される。コンステレーションマッパー出力のペア（pair：対）であるＮＵＱ（ｅ１，ｉ及びｅ２，ｉ）はＭＩＭＯエンコーダの入力により供給される。ＭＩＭＯエンコーダ出力ペア（pair：対）（ｇ１，ｉ及びｇ２，ｉ）は各々の送信アンテナの同一なキャリアｋ及びＯＦＤＭシンボルｌにより送信される。
前述したブロックは省略されるか、類似または同一機能を有するブロックに取り替えることができる。
図６は、本発明の他の実施形態に係るＢＩＣＭブロックを示す。
図６に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。
図６は、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックを示す。ＥＡＣはＥＡＳ情報データを伝達するフレームの一部であり、ＦＩＣはサービスと該当するベースデータパイプとの間でマッピング情報を伝達するフレームにおけるロジカルチャネルである。ＥＡＣ及びＦＩＣに対する詳細な説明は後述する。
図６を参照すると、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ ＦＥＣエンコーダ６０００、ビットインターリーバ６０１０、及びコンステレーションマッパー６０２０を含むことができる。
また、ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブラー、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック、及びＬＤＰＣパリティパンクチャリング（puncturing）ブロックを含むことができる。ＢＩＣＭブロックの各ブロックについて説明する。
ＰＬＳ ＦＥＣエンコーダ６０００は、スクランブリングされたＰＬＳ １／２データ、ＥＡＣ及びＦＩＣセクションをエンコーディングすることができる。
スクランブラーは、ＢＣＨエンコーディング及びショートニング（shortening）及びパンクチャリングされたＬＤＰＣエンコーディングの前にＰＬＳ１データ及びＰＬＳ２データをスクランブリングすることができる。
ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のためのショートニングされたＢＣＨコードを用いてスクランブリングされたＰＬＳ １／２データに外部エンコーディングを遂行し、ＢＣＨエンコーディングの後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみゼロ挿入の出力ビットがＬＤＰＣエンコーディングの前にパーミュテーション（permutation）できる。
ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコーディングすることができる。完全なコーディングブロックを生成するために、Ｃｌｄｐｃ及びパリティビットＰｌｄｐｃは各々のゼロが挿入されたＰＬＳ情報ブロックＩｌｄｐｃから組織的にエンコーディングされ、その後に添付される。
ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の＜表４＞の通りである。
ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを遂行することができる。
ショートニングがＰＬＳ１データ保護に適用されれば、一部のＬＤＰＣパリティビットはＬＤＰＣエンコーディングの後にパンクチャリングされる。また、ＰＬＳ２データ保護のために、ＰＬＳ２のＬＤＰＣパリティビットがＬＤＰＣエンコーディングの後にパンクチャリングされる。これらパンクチャリングされたビットは送信されない。
ビットインターリーバ６０１０は、各々のショートニング及びパンクチャリングされたＰＬＳ１データ及びＰＬＳ２データをインターリービングすることができる。
コンステレーションマッパー６０２０は、ビットインターリービングされたＰＬＳ１データ及びＰＬＳ２データをコンステレーションにマッピングすることができる。
前述したブロックは省略されるか、類似または同一機能を有するブロックに取り替えることができる。
図７は、本発明の一実施形態に係るフレームビルディングブロック（frame building block）を示す。
図７に図示したフレームビルディングブロックは、図１を参照して説明したフレームビルディングブロック１０２０の一実施形態に該当する。
前記フレームビルディングブロック（Ｆｒａｍｅ ｂｕｉｌｄｉｎｇ ｂｌｏｃｋ）は、フレーミング＆インターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
図７を参照すると、フレームビルディングブロックは、ディレイコンペンセーション（delay compensation：遅延補償）ブロック７０００、セルマッパー（cell mapper）７０１０、及びフリケンシインターリーバ（frequency interleaver）７０２０を含むことができる。フレームビルディングブロックの各ブロックに関して説明する。
ディレイコンペンセーション（delay compensation：遅延補償）ブロック７０００は、データパイプと該当するＰＬＳデータとの間のタイミングを調節して送信機側でデータパイプと該当するＰＬＳデータとの間の同時性（co-time）を保証することができる。インプットフォーマットブロック及びＢＩＣＭブロックによるデータパイプの遅延を扱うことによってＰＬＳデータはデータパイプだけ遅延される。ＢＩＣＭブロックの遅延は主にタイムインターリーバ５０５０によるものである。インバンド（In-band）シグナリングデータは、次のタイムインターリービンググルーフの情報をシグナリングされるデータパイプより１つのフレームの前に伝達されるようにすることができる。ディレイコンペンセーション（delay compensation：遅延補償）ブロックは、それに合せてインバンド（In-band）シグナリングデータを遅延させる。
セルマッパー７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルをフレーム内でＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングすることができる。セルマッパー７０１０の基本機能は、各々のデータパイプ、ＰＬＳセル、及びＥＡＣ／ＦＩＣセルに対するタイムインターリービングにより生成されたデータセルを、存在していれば、１つのフレーム内で各々のＯＦＤＭシンボルに該当するアクティブ（active）ＯＦＤＭセルのアレイにマッピングするものである。（ＰＳＩ（program specific information）／ＳＩのような）サービスシグナリングデータは個別的に収集されてデータパイプにより送られることができる。セルマッパーはフレーム構造の構成及びスケジューラーにより生成されたダイナミックインフォメーション（dynamic information：動的情報）に従って動作する。フレームに関する詳細な内容は後述する。
フリケンシインターリーバ７０２０は、セルマッパー７０１０から受信されたデータセルをランダムにインターリービングして周波数ダイバーシティを提供することができる。また、フリケンシインターリーバ７０２０は単一フレームで最大のインターリービング利得を得るために他のインターリービングシード（seed）の順序を用いて２つの順次的なＯＦＤＭシンボルで構成されたＯＦＤＭシンボルペア（pair：対）で動作することができる。
前述したブロックは省略されるか、類似または同一機能を有するブロックに取り替えることができる。
図８は、本発明の一実施形態に係るＯＦＤＭジェネレーションブロックを示す。
図８に図示されたＯＦＤＭジェネレーションブロックは、図１を参照して説明したＯＦＤＭジェネレーションブロック１０３０の一実施形態に該当する。
ＯＦＤＭジェネレーションブロックは、フレームビルディングブロックにより生成されたセルによりＯＦＤＭキャリアを変調し、パイロットを挿入し、送信のための時間領域信号を生成する。また、該当ブロックは順次的にガードインターバルを挿入し、ＰＡＰＲ減少処理を適用して最終のＲＦ信号を生成する。
前記フレームビルディングブロック（Ｆｒａｍｅ ｂｕｉｌｄｉｎｇ ｂｌｏｃｋ）は、フレーミング＆インターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
図８を参照すると、ＯＦＤＭジェネレーションブロックは、パイロット及びリザーブドトーン挿入ブロック（pilot and reserved tone insertion block）８０００、２Ｄ−ｅＳＦＮ（single frequency network）エンコーディングブロック８０１０、ＩＦＦＴ（inverse fast Fourier transform）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、ガードインターバル挿入ブロック（guard interval insertion block）８０４０、プリアンブル挿入ブロック（preamble insertion block）８０５０、その他のシステム挿入ブロック８０６０、及びＤＡＣブロック８０７０を含むことができる。ＯＦＤＭジェネレーションブロックの各ブロックについて説明する。
パイロット及びリザーブドトーン挿入ブロック８０００は、パイロット及びリザーブドトーンを挿入することができる。
ＯＦＤＭシンボル内の様々なセルは受信機から先験的に知られた送信された値を有するパイロットとして知られた参照情報に変調される。パイロットセルの情報は、分散パイロット、連続パイロット、エッジパイロット、ＦＳＳ（frame signaling symbol）パイロット、及びＦＥＳ（frame edge symbol）パイロットで構成される。各パイロットは、パイロットタイプ及びパイロットパターンに従って特定増加パワーレベルで送信される。パイロット情報の値は与えられたシンボルで１つが各々の送信キャリアに対するものである一連の値に該当する参照シーケンスで誘導される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定、送信モード識別のために使用されることができ、また位相雑音を追跡するために使用できる。
参照シーケンスから取った参照情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除外した全てのシンボルにおける分散パイロットセルで送信される。連続パイロットは、フレームの全てのシンボルに挿入される。連続パイロットの数及び位置はＦＦＴサイズ及び分散パイロットパターンに全て依存する。エッジキャリアは、プリアンブルシンボルを除外した全てのシンボル内のエッジパイロットと同一である。エッジキャリアは、スペクトルのエッジまで周波数インターポレーション（interpolation：補間）を許容するために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。ＦＳＳパイロット及びＦＥＳパイロットはフレームのエッジまで時間インターポレーション（interpolation：補間）を許容するために挿入される。
本発明の一実施形態に係るシステムは非常に堅い送信モードをサポートするために分散ＭＩＳＯ方式が選択的に使用されるＳＦＮ（Ｓｉｎｇｌｅ Ｆｒｅｑｕｅｎｃｙ Ｎｅｔｗｏｒｋ）をサポートする。２Ｄ−ｅＳＦＮは複数の送信アンテナを使用する分散ＭＩＳＯ方式であって、各アンテナはＳＦＮネットワークで各々異なる送信機に位置することができる。
２Ｄ−ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数ダイバーシティを生成するために２Ｄ−ｅＳＦＮ処理を行って複数の送信機から送信された信号の位相を歪曲させることがある。したがって、長時間の間の低い平面フェーディングまたは深いフェーディングによるバースト誤りが軽減できる。
ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ−ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロット（または、リザーブドトーン）に指定されないデータシンボルでの全てのセルは、周波数インターリーバからのデータセルのうちの１つを伝達する。セルはＯＦＤＭキャリアにマッピングされる。
ＰＡＰＲ減少ブロック８０３０は、時間領域で様々なＰＡＰＲ減少アルゴリズムを用いて入力信号にＰＡＰＲ減少を実行する。
ガードインターバル挿入ブロック８０４０はガードインターバルを挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造に対する詳細な内容は後述する。
その他のシステム挿入ブロック８０６０は、放送サービスを提供する２つ以上の互いに異なる放送送信／受信システムのデータが同一なＲＦ信号帯域で同時に送信できるように時間領域で複数の放送送信／受信システムの信号をマルチプレキシングすることができる。この場合、２つ以上の互いに異なる放送送信／受信システムは、互いに異なる放送サービスを提供するシステムをいう。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味することができる。各々の放送サービスに関連したデータは互いに異なるフレームを通じて送信できる。
ＤＡＣブロック８０７０は、入力されたディジタル信号をアナログ信号に変換して出力することができる。ＤＡＣブロック８０７０から出力された信号は物理階層プロファイルによって複数の出力アンテナを介して送信できる。本発明の一実施形態に係る送信アンテナは垂直または水平極性を有することができる。
前述したブロックは設計によって省略されるか、類似または同一機能を有するブロックに取替できる。
図９は、本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置の構造を示す。
本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、図１を参照して説明した次世代放送サービスに対する放送信号送信装置に対応することができる。
本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、同期及び復調モジュール（synchronization & demodulation module）９０００、フレームパーシングモジュール（frame parsing module）９０１０、デマッピング及びデコーディングモジュール（demapping & decoding module）９０２０、出力プロセッサ（output processor）９０３０、及びシグナリングデコーディングモジュール（signaling decoding module）９０４０を含むことができる。放送信号受信装置の各モジュールの動作について説明する。
同期及び復調モジュール９０００は、ｍ個の受信アンテナを介して入力信号を受信し、放送信号受信装置に該当するシステムに対して信号検出及び同期化を実行し、放送信号送信装置により実行される手続の逆過程に該当する復調を実行することができる。
フレームパーシングモジュール９０１０は、入力信号フレームをパーシングし、ユーザにより選択されたサービスが送信されるデータを抽出することができる。放送信号送信装置がインターリービングを実行すれば、フレームパーシングモジュール９０１０はインターリービングの逆過程に該当するデインターリービングを実行することができる。この場合、抽出されなければならない信号及びデータの位置がシグナリングデコーディングモジュール９０４０から出力されたデータをデコーディングすることにより取得され、放送信号送信装置により生成されたスケジューリング情報が復元できる。
前記フレームパーシングモジュール（または、ブロック）は、デフレーミング＆デインターリービング（Ｄｅｆｒａｍｉｎｇ ＆ Ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）モジュールで表現されることもできる。
デマッピング及びデコーディングモジュール９０２０は、入力信号をビット領域データに変換した後、必要によってビット領域データをデインターリービングすることができる。デマッピング及びデコーディングモジュール９０２０は、送信効率のために適用されたマッピングに対するデマッピングを実行し、デコーディングを通じて送信チャネルで発生したエラーを訂正することができる。この場合、デマッピング及びデコーディングモジュール９０２０はシグナリングデコーディングモジュール９０４０から出力されたデータをデコーディングすることによって、デマッピング及びデコーディングのために必要な送信パラメータを取得することができる。
出力プロセッサ９０３０は、送信効率を向上させるために放送信号送信装置により適用される様々な圧縮／信号処理手続の逆過程を実行することができる。この場合、出力プロセッサ９０３０はシグナリングデコーディングモジュール９０４０から出力されたデータで必要とする制御情報を取得することができる。出力プロセッサ８３００の出力は、放送信号送信装置に入力される信号に該当し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４またはｖ６）及びＧＳでありうる。
シグナリングデコーディングモジュール９０４０は、同期及び復調モジュール９０００により復調された信号からＰＬＳ情報を取得することができる。前述したように、フレームパーシングモジュール９０１０、デマッピング及びデコーディングモジュール９２００、及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９０４０から出力されたデータを用いてその機能を実行することができる。
図１０は、本発明の一実施形態に係るフレーム構造を示す。
図１０は、フレームタイムの構成例及びスーパーフレームにおけるＦＲＵ（frame repetition unit：フレーム反復単位）を示す。（ａ）は本発明の一実施形態に係るスーパーフレームを示し、（ｂ）は本発明の一実施形態に係るＦＲＵを示し、（ｃ）はＦＲＵでの様々なフィジカルプロファイル（PHY profile）のフレームを示し、（ｄ）はフレームの構造を示す。
スーパーフレームは８個のＦＲＵで構成できる。ＦＲＵはフレームのＴＤＭに対する基本マルチプレキシング単位であり、スーパーフレームで８回反復される。
ＦＲＵで各フレームはフィジカルプロファイル（ベース、ハンドヘルド、アドバンスプロファイル）のうちの１つまたはＦＥＦに属する。ＦＲＵで、フレームの最大許容数は４であり、与えられたフィジカルプロファイルはＦＲＵで０回乃至４回のうちのいずれかの回数だけ表れることができる（例えば、ベース、ハンドヘルド、アドバンス）。フィジカルプロファイル定義は、必要時、プリアンブルにおけるＰHY_PROFILEのリザーブド値を用いて拡張できる。
ＦＥＦ部分は、含まれれば、ＦＲＵの端に挿入される。ＦＥＦがＦＲＵに含まれる場合、ＦＥＦの最大数はスーパーフレームで８である。ＦＥＦ部分が互いに隣接することが推奨されない。
１つのフレームは複数のＯＦＤＭシンボル及びプリアンブルにさらに分離される。（ｄ）に図示したように、フレームは、プリアンブル、１つ以上のＦＳＳ、ノーマルデータシンボル、及びＦＥＳを含む。
プリアンブルは高速フューチャーキャストＵＴＢシステム信号検出を可能にし、信号の効率的な送信及び受信のための基本送信パラメータの集合を提供する特別なシンボルである。プリアンブルに対する詳細な内容は後述する。
ＦＳＳの主な目的はＰＬＳデータを伝達するものである。高速同期化及びチャネル推定のために、これに従うＰＬＳデータの高速デコーディングのために、ＦＳＳはノーマルデータシンボルより高密度のパイロットパターンを有する。ＦＥＳはＦＳＳと完全に同一なパイロットを有するが、これはＦＥＳの直前のシンボルに対して外挿（extrapolation）無しでＦＥＳ内での周波数のみのインターポレーション（interpolation：補間）及び時間的補間（temporal interpolation）を可能にする。
図１１は、本発明の一実施形態に係るフレームのシグナリング階層構造（signaling hierarchy structure）を示す。
図１１はシグナリング階層構造を示すが、これは３個の主要部分であるプリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０、及びＰＬＳ２データ１１０２０に分割される。毎フレーム毎にプリアンブル信号により伝達されるプリアンブルの目的は、フレームの基本送信パラメータ及び送信タイプを示すものである。ＰＬＳ１は、受信機が関心あるデータパイプに接続するためのパラメータを含むＰＬＳ２データに接続してデコーディングできるようにする。ＰＬＳ２は毎フレーム毎に伝達され、２つの主要部分であるＰＬＳ２−ＳＴＡＴデータとＰＬＳ２−ＤＹＮデータに分割される。ＰＬＳ２データのスタティック（static：静的）及びダイナミック（dynamic：動的）部分には、必要時、パッディングが後続する。
図１２は、本発明の一実施形態に係るプリアンブルシグナリングデータを示す。
プリアンブルシグナリングデータは、受信機がフレーム構造内でＰＬＳデータに接続し、データパイプを追跡できるようにするために必要とする２１ビットの情報を伝達する。プリアンブルシグナリングデータに対する詳細な内容は、次の通りである。
ＰＨＹ＿ＰＲＯＦＩＬＥ：該当３ビットフィールドは現フレームのフィジカルプロファイルタイプを示す。互いに異なるフィジカルプロファイルタイプのマッピングは、以下の＜表５＞に与えられる。
ＦＦＴ＿ＳＩＺＥ：該当２ビットフィールドは以下の＜表６＞で説明した通り、フレームグルーフ内で現フレームのＦＦＴサイズを示す。
ＧＩ＿ＦＲＡＣＴＩＯＮ：該当３ビットフィールドは以下の＜表７＞で説明した通り、現スーパーフレームにおけるガードインターバルの一部（fraction）値を示す。
ＥＡＣ＿ＦＬＡＧ：該当１ビットフィールドはＥＡＣが現フレームに提供されるか否かを示す。該当フィールドが１に設定されれば、ＥＡＳが現フレームに提供される。該当フィールドが０に設定されれば、ＥＡＳが現フレームで伝達されない。該当フィールドはスーパーフレーム内でダイナミック（dynamic：動的）に転換できる。
ＰＩＬＯＴ＿ＭＯＤＥ：該当１ビットフィールドは現フレームグルーフで現フレームに対してパイロットモードがモバイルモードであるか、または固定モードか否かを示す。該当フィールドが０に設定されれば、モバイルパイロットモードが使用される。該当フィールドが１に設定されれば、固定パイロットモードが使用される。
ＰＡＰＲ＿ＦＬＡＧ：該当１ビットフィールドは現フレームグルーフで現フレームに対してＰＡＰＲ減少が使用されるか否かを示す。該当フィールドが１に設定されれば、トーン予約（tone reservation）がＰＡＰＲ減少のために使用される。該当フィールドが０に設定されれば、ＰＡＰＲ減少が使われない。
ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：該当３ビットフィールドは現スーパーフレームで存在するＦＲＵのフィジカルプロファイルタイプ構成を示す。現スーパーフレームで全てのプリアンブルにおける該当フィールドで、現スーパーフレームで伝達される全てのプロファイルタイプが識別される。該当３ビットフィールドは以下の＜表８＞に示した通り、各々のプロファイルに対して異なるように定義される。
ＲＥＳＥＲＶＥＤ：該当７ビットフィールドは今後の使用のためにリザーブド（reserved）される。
図１３は、本発明の一実施形態に係るＰＬＳ１データを示す。
ＰＬＳ１データはＰＬＳ２の受信及びデコーディングを可能にするために必要なパラメータを含んだ基本送信パラメータを提供する。前述したように、ＰＬＳ１データは１つのフレームグルーフの全体デュレーションの間変化しない。ＰＬＳ１データのシグナリングフィールドの具体的な定義は、次の通りである。
ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：該当２０ビットフィールドはＥＡＣ＿ＦＬＡＧを除外したプリアンブルシグナリングデータのコピーである。
ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：該当２ビットフィールドはＦＲＵ当たりフレーム数を示す。
ＰＡＹＬＯＡＤ＿ＴＹＰＥ：該当３ビットフィールドはフレームグルーフで伝達されるペイロードデータのフォーマットを示す。ＰＡＹＬＯＡＤ＿ＴＹＰＥは＜表９＞に示した通りシグナリングされる。
ＮＵＭ＿ＦＳＳ：該当２ビットフィールドは現フレームでＦＳＳの数を示す。
ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：該当８ビットフィールドは送信される信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは主バージョン及び副バージョンの２つの４ビットフィールドに分離される。
主バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢである４ビットは主バージョン情報を示す。主バージョンフィールドでの変化は互換が不可能な変化を示す。デフォルト値は００００である。該当標準で叙述されたバージョンに対し、値が００００に設定される。
副バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＬＳＢである４ビットは副バージョン情報を示す。副バージョンフィールドでの変化は互換が可能である。
ＣＥＬＬ＿ＩＤ：これはＡＴＳＣネットワークにおける地理的セルを唯一に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジはフューチャーキャストＵＴＢシステム当たり使用される周波数の数によって１つ以上の周波数で構成できる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されなければ、該当フィールドは０に設定される。
ＮＥＴＷＯＲＫ＿ＩＤ：これは現ＡＴＳＣネットワークを唯一に識別する１６ビットフィールドである。
ＳＹＳＴＥＭ＿ＩＤ：該当１６ビットフィールドはＡＴＳＣネットワーク内でフューチャーキャストＵＴＢシステムを唯一に識別する。フューチャーキャストＵＴＢシステムは入力が１つ以上の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であり、出力がＲＦ信号である地上波放送システムである。フューチャーキャストＵＴＢシステムは、存在していれば、ＦＥＦ及び１つ以上のフィジカルプロファイルを伝達する。同一なフューチャーキャストＵＴＢシステムは互いに異なる入力ストリームを伝達し、互いに異なる地理的領域で互いに異なるＲＦを使用することができるので、ローカルサービス挿入を許容する。フレーム構造及びスケジューリングは１つの場所で制御され、フューチャーキャストＵＴＢシステム内で全ての送信に対して同一である。１つ以上のフューチャーキャストＵＴＢシステムは全て同一なフィジカル構造及び構成を有するという同一なＳＹＳＴＥＭ＿ＩＤの意味を有することができる。
次のループ（loop）は、各フレームタイプの長さ及びＦＲＵ構成を示すＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ、及びＲＥＳＥＲＶＥＤで構成される。ループ（loop）サイズはＦＲＵ内で４個のフィジカルプロファイル（ＦＥＦ含み）がシグナリングされるように固定される。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さければ、使われないフィールドはゼロで詰められる。
ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：該当３ビットフィールドは関連したＦＲＵの（ｉ＋１）番目フレーム（ｉはループ（loop）インデックス）のフィジカルプロファイルタイプを示す。該当フィールドは＜表８＞に示したものと同一なシグナリングフォーマットを使用する。
ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：該当２ビットフィールドは関連したＦＲＵの（ｉ＋１）番目フレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを使用すれば、フレームデュレーションの正確な値が得られる。
ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：該当３ビットフィールドは関連したＦＲＵの（ｉ＋１）番目フレームのガードインターバルの一部値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは＜表７＞に従ってシグナリングされる。
ＲＥＳＥＲＶＥＤ：該当４ビットフィールドは今後の使用のためにリザーブド（reserved）される。
次のフィールドは、ＰＬＳ２データをデコーディングするためのパラメータを提供する。
ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドはＰＬＳ２の保護により使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。ＬＤＰＣコードに対する詳細な内容は後述する。
ＰＬＳ２＿ＭＯＤ：該当３ビットフィールドはＰＬＳ２により使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。
ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドは現フレームグループで伝達されるＰＬＳ２に対する全てのコーディングブロックのサイズ（ＱＡＭセルの数に特定される）であるＣｔｏｔａｌ＿ｐａｒｔｉａｌ＿ｂｌｏｃｋを示す。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは現フレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは現フレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：該当１ビットフラグはＰＬＳ２反復モードが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。該当フィールドの値が０に設定されれば、ＰＬＳ２反復モードは不活性化される。
ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドはＰＬＳ２反復が使用される場合、現フレームグループの毎フレーム毎に伝達されるＰＬＳ２に対する部分コーディングブロックのサイズ（ＱＡＭセルの数で特定される）であるＣｔｏｔａｌ＿ｐａｒｔｉａｌ＿ｂｌｏｃｋを示す。反復が使われない場合、該当フィールドの値は０と同一である。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドは次のフレームグループの毎フレームで伝達されるＰＬＳ２に使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。
ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：該当３ビットフィールドは次のフレームグループの毎フレームで伝達されるＰＬＳ２に使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：該当１ビットフラグはＰＬＳ２反復モードが次のフレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。該当フィールドの値が０に設定されれば、ＰＬＳ２反復モードは非活性化される。
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ： 該当１５ビットフィールドはＰＬＳ２反復が使用される場合、次のフレームグループの毎フレーム毎に伝達されるＰＬＳ２に対する全体コーディングブロックのサイズ（ＱＡＭセルの数で特定される）であるＣｔｏｔａｌ＿ｆｕｌｌ＿ｂｌｏｃｋを示す。次のフレームグループで反復が使われない場合、該当フィールドの値は０と同一である。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは次のフレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。該当値は現フレームグループで一定である。
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：該当１４ビットフィールドは次のフレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。該当値は現フレームグループで一定である。
ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：該当２ビットフィールドは現フレームグループでＰＬＳ２に対して追加パリティが提供されるか否かを示す。該当値は現フレームグループの全体デュレーションの間一定である。以下の＜表１２＞は該当フィールドの値を提供する。該当フィールドの値が００に設定されれば、現フレームグループで追加パリティがＰＬＳ２に対して使われない。
ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドはＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。該当値は現フレームグループの全体デュレーションの間一定である。
ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：該当２ビットフィールドは次のフレームグループの毎フレーム毎にＰＬＳ２シグナリングに対して追加パリティが提供されるか否かを示す。該当値は現フレームグループの全体デュレーションの間一定である。＜表１２＞は該当フィールドの値を定義する。
ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：該当１５ビットフィールドは次のフレームグループの毎フレーム毎にＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。該当値は現フレームグループの全体デュレーションの間一定である。
ＲＥＳＥＲＶＥＤ：該当３２ビットフィールドは今後の使用のためにリザーブド（reserved）される。
ＣＲＣ＿３２：全体ＰＬＳ１シグナリングに適用される３２ビットエラー検出コード
図１４は、本発明の一実施形態に係るＰＬＳ２データを示す。
図１４は、ＰＬＳ２データのＰＬＳ２−ＳＴＡＴデータを示す。ＰＬＳ２−ＳＴＡＴデータはフレームグループ内で同一である一方、ＰＬＳ２−ＤＹＮデータは現フレームに対して特定の情報を提供する。
ＰＬＳ２−ＳＴＡＴデータのフィールドについて、次に具体的に説明する。
ＦＩＣ＿ＦＬＡＧ：該当１ビットフィールドはＦＩＣが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＦＩＣは現フレームで提供される。該当フィールドの値が０に設定されれば、ＦＩＣは現フレームで伝達されない。該当値は現フレームグループの全体デュレーションの間一定である。
ＡＵＸ＿ＦＬＡＧ：該当１ビットフィールドは補助ストリームが現フレームグループで使用されるか否かを示す。該当フィールドの値が１に設定されれば、補助ストリームは現フレームで提供される。該当フィールドの値が０に設定されれば、補助フレームは現フレームで伝達されない。該当値は現フレームグループの全体デュレーションの間一定である。
ＮＵＭ＿ＤＰ：該当６ビットフィールドは現フレーム内で伝達されるデータパイプの数を示す。該当フィールドの値は１から６４の間であり、データパイプの数はＮＵＭ＿ＤＰ＋１である。
ＤＰ＿ＩＤ：該当６ビットフィールドはフィジカルプロファイル内で唯一に識別する。
ＤＰ＿ＴＹＰＥ：該当３ビットフィールドはデータパイプのタイプを示す。これは、以下の＜表１３＞に従ってシグナリングされる。
ＤＰ＿ＧＲＯＵＰ＿ＩＤ：該当８ビットフィールドは現データパイプが関連しているデータパイプグループを識別する。これは、受信機が同一なＤＰ＿ＧＲＯＵＰ＿ＩＤを有するようになる特定サービスと関連しているサービスコンポーネントのデータパイプに接続することに使用できる。
ＢＡＳＥ＿ＤＰ＿ＩＤ：該当６ビットフィールドは管理階層で使用される（ＰＳＩ／ＳＩのような）サービスシグナリングデータを伝達するデータパイプを示す。ＢＡＳＥ＿ＤＰ＿ＩＤにより示すデータパイプは、サービスデータと共にサービスシグナリングデータを伝達するノーマルデータパイプであるか、またはサービスシグナリングデータのみを伝達する専用データパイプでありうる。
ＤＰ＿ＦＥＣ＿ＴＹＰＥ：該当２ビットフィールドは関連したデータパイプにより使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の＜表１４＞に従ってシグナリングされる。
ＤＰ＿ＣＯＤ：該当４ビットフィールドは関連したデータパイプにより使用されるコードレート（code rate）を示す。コードレート（code rate）は以下の＜表１５＞に従ってシグナリングされる。
ＤＰ＿ＭＯＤ：該当４ビットフィールドは関連したデータパイプにより使用される変調を示す。変調は以下の＜表１６＞に従ってシグナリングされる。
ＤＰ_ＳＳＤ＿ＦＬＡＧ：該当１ビットフィールドはＳＳＤモードが関連したデータパイプで使用されるか否かを示す。該当フィールドの値が１に設定されれば、ＳＳＤは使用される。該当フィールドの値が０に設定されれば、ＳＳＤは使われない。
次のフィールドはＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスプロファイルを示す０１０と同じ時のみに表れる。
ＤＰ＿ＭＩＭＯ：該当３ビットフィールドはどんなタイプのＭＩＭＯエンコーディング処理が関連したデータパイプに適用されるかを示す。ＭＩＭＯエンコーディング処理のタイプは、以下の＜表１７＞に従ってシグナリングされる。
ＤＰ＿ＴＩ＿ＴＹＰＥ：該当１ビットフィールドはタイムインターリービングのタイプを示す。０の値は１つのタイムインターリービンググループが１つのフレームに該当し、１つ以上のタイムインターリービングブロックを含むことを示す。１の値は１つのタイムインターリービンググループが１つより多いフレームに伝達され、１つのタイムインターリービングブロックのみを含むことを示す。
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：該当２ビットフィールド（許容された値は１、２、４、８のみである）の使用は、次のようなＤＰ＿ＴＩ＿ＴＹＰＥフィールド内で設定される値により決定される。
ＤＰ＿ＴＩ＿ＴＹＰＥの値が１に設定されれば、該当フィールドは各々のタイムインターリービンググループがマッピングされるフレームの数であるＰＩを示し、タイムインターリービンググループ当たり１つのタイムインターリービングブロックが存在する（ＮＴＩ＝１）。該当２ビットフィールドに許容されるＰＩの値は、以下の＜表１８＞に定義される。
ＤＰ＿ＴＩ＿ＴＹＰＥの値が０に設定されれば、該当フィールドはタイムインターリービンググループ当たりタイムインターリービングブロックの数ＮＴＩを示し、フレーム当たり１つのタイムインターリービンググループが存在する（ＰＩ＝１）。該当２ビットフィールドに許容されるＰＩの値は以下の＜表１８＞に定義される。
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：該当２ビットフィールドは関連したデータパイプに対するフレームグループ内でフレーム間隔（ＩＪＵＭＰ）を示し、許容された値は１、２、４、８（該当する２ビットフィールドは各々００、０１、１０、１１）である。フレームグループの全てのフレームに表れないデータパイプに対し、該当フィールドの値は順次的なフレームの間の間隔と同一である。例えば、データパイプが１、５、９、１３などのフレームに表れれば、該当フィールドの値は４に設定される。全てのフレームに表れるデータパイプに対し、該当フィールドの値は１に設定される。
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：該当１ビットフィールドはタイムインターリーバ５０５０の使用可能性を決定する。データパイプに対してタイムインターリービングが使われないと、該当フィールド値は１に設定される。一方、タイムインターリービングが使われれば、該当フィールド値は０に設定される。
ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：該当５ビットフィールドは現データパイプが発生するスーパーフレームの第１のフレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０から３１の間である。
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：該当１０ビットフィールドは該当データパイプに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。該当フィールドの値はＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一な範囲を有する。
ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：該当２ビットフィールドは与えられたデータパイプにより伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の＜表１９＞に従ってシグナリングされる。
ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：該当２ビットフィールドは現データパイプがインバンド（In-band）シグナリング情報を伝達するか否かを示す。インバンド（In-band）シグナリングタイプは、以下の＜表２０＞に従ってシグナリングされる。
ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：該当２ビットフィールドは与えられたデータパイプにより伝達されるペイロードのプロトコルタイプを示す。ペイロードのプロトコルタイプは入力ペイロードタイプが選択されれば、以下の＜表２１＞に従ってシグナリングされる。
ＤＰ＿ＣＲＣ＿ＭＯＤＥ：該当２ビットフィールドはＣＲＣエンコーディングがインプットフォーマットブロックで使用されるか否かを示す。ＣＲＣモードは、以下の＜表２２＞に従ってシグナリングされる。
ＤＮＰ＿ＭＯＤＥ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるヌルパケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の＜表２３＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＤＮＰ＿ＭＯＤＥは００の値に設定される。
ＩＳＳＹ＿ＭＯＤＥ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の＜表２４＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＩＳＳＹ＿ＭＯＤＥは００の値に設定される。
ＨＣ＿ＭＯＤＥ＿ＴＳ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるＴＳヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＴＳは、以下の＜表２５＞に従ってシグナリングされる。
ＨＣ＿ＭＯＤＥ＿ＩＰ：該当２ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（‘０１’）で設定される場合にＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＩＰは、以下の＜表２６＞に従ってシグナリングされる。
ＰＩＤ：該当１３ビットフィールドはＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが０１または１０に設定される場合にＴＳヘッダ圧縮のためのＰＩＤ数を示す。
ＲＥＳＥＲＶＥＤ：該当８ビットフィールドは今後の使用のためにリザーブド（reserved）される。
次のフィールドは、ＦＩＣ＿ＦＬＡＧが１と同じ時のみに表れる。
ＦＩＣ＿ＶＥＲＳＩＯＮ：該当８ビットフィールドはＦＩＣのバージョンナンバーを示す。
ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：該当１３ビットフィールドはＦＩＣの長さをバイト単位で示す。
ＲＥＳＥＲＶＥＤ：該当８ビットフィールドは今後の使用のためにリザーブド（reserved）される。
次のフィールドは、ＡＵＸ＿ＦＬＡＧが１と同じ時のみに表れる。
ＮＵＭ＿ＡＵＸ：該当４ビットフィールドは補助ストリームの数を示す。ゼロは補助ストリームが使われないことを示す。
ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：該当８ビットフィールドは今後の使用のためにリザーブド（reserved）される。
ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：該当４ビットは現補助ストリームのタイプを示すための今後の使用のためにリザーブド（reserved）される。
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：該当２８ビットフィールドは補助ストリームをシグナリングするための今後の使用のためにリザーブド（reserved）される。
図１５は、本発明の他の一実施形態に係るＰＬＳ２データを示す。
図１５は、ＰＬＳ２データのＰＬＳ２−ＤＹＮを示す。ＰＬＳ２−ＤＹＮデータの値は１つのフレームグループのデュレーションの間変化できる一方、フィールドのサイズは一定である。
ＰＬＳ２−ＤＹＮデータのフィールドの具体的な内容は、次の通りである。
ＦＲＡＭＥ＿ＩＮＤＥＸ：該当５ビットフィールドはスーパーフレーム内で現フレームのフレームインデックスを示す。スーパーフレームの第１のフレームのインデックスは０に設定される。
ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：該当４ビットフィールドは構成が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは該当フィールド内でシグナリングされる値により示す。該当フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、１の値は次のスーパーフレームに変化があるということを示す。
ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：該当４ビットフィールドは構成（即ち、ＦＩＣのコンテンツ）が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは該当フィールド内でシグナリングされる値により示す。該当フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、０００１の値は次のスーパーフレームに変化があることを示す。
ＲＥＳＥＲＶＥＤ：該当１６ビットフィールドは今後の使用のためにリザーブド（reserved）される。
次のフィールドは現フレームで伝達されるデータパイプと関連したパラメータを説明するＮＵＭ＿ＤＰでのループ（loop）に表れる。
ＤＰ＿ＩＤ：該当６ビットフィールドはフィジカルプロファイル内でデータパイプを唯一に示す。
ＤＰ＿ＳＴＡＲＴ：該当１５ビット（または、１３ビット）フィールドは、ＤＰＵアドレッシング（addressing）技法を使用してデータパイプの第１の開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の＜表２７＞に示した通り、フィジカルプロファイル及びＦＦＴサイズによって異なる長さを有する。
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：該当１０ビットフィールドは現データパイプに対する現タイムインターリービンググループにおけるＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０から１０２３の間にある。
ＲＥＳＥＲＶＥＤ：該当８ビットフィールドは今後の使用のためにリザーブド（reserved）される。
次のフィールドは、ＥＡＣと関連したＦＩＣパラメータを示す。
ＥＡＣ＿ＦＬＡＧ：該当１ビットフィールドは現フレームでＥＡＣの存在を示す。該当ビットはプリアンブルにおけるＥＡＣ＿ＦＬＡＧと同一な値である。
ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：該当８ビットフィールドは自動活性化指示のバージョンナンバーを示す。
ＥＡＣ＿ＦＬＡＧフィールドが１と同一であれば、次の１２ビットがＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが０と同一であれば、次の１２ビットがＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。
ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：該当１２ビットフィールドはＥＡＣの長さをバイトで示す。
ＥＡＣ＿ＣＯＵＮＴＥＲ：該当１２ビットフィールドはＥＡＣが到達するフレームの前のフレームの数を示す。
次のフィールドはＡＵＸ＿ＦＬＡＧフィールドが１と同一の場合のみに表れる。
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：該当４８ビットフィールドは補助ストリームをシグナリングするための今後の使用のためにリザーブド（reserved）される。該当フィールドの意味は、設定可能なＰＬＳ２−ＳＴＡＴでＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。
ＣＲＣ＿３２：全体ＰＬＳ２に適用される３２ビットエラー検出コード。
図１６は、本発明の一実施形態に係るフレームのロジカル（logical）構造を示す。
前述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、ダミーセルは、フレームにおけるＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１及びＰＬＳ２は、最初に１つ以上のＦＳＳにマッピングされる。その後、ＥＡＣが存在していれば、ＥＡＣセルは後続するＰＬＳフィールドにマッピングされる。次に、ＦＩＣが存在していれば、ＦＩＣセルがマッピングされる。データパイプはＰＬＳの次にマッピングされるか、ＥＡＣまたはＦＩＣが存在する場合、ＥＡＣまたはＦＩＣのその後にマッピングされる。タイプ１のデータパイプが最初にマッピングされ、タイプ２のデータパイプが次にマッピングされる。データパイプのタイプの具体的な内容は後述する。一部の場合、データパイプはＥＡＳに対する一部の特殊データまたはサービスシグナリングデータを伝達することができる。補助ストリームまたはストリームは、存在していれば、データパイプを次にマッピングされ、ここには順次にダミーセルが後続する。前述した順序、即ち、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルの順に全て共にマッピングすれば、フレームでセル容量を正確に詰める。
図１７は、本発明の一実施形態に係るＰＬＳマッピングを示す。
ＰＬＳセルは、ＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳが占めるセルの数によって、１つ以上のシンボルがＦＳＳに指定され、ＦＳＳの数ＮＦＳＳはＰＬＳ１でのＮＵＭ＿ＦＳＳによりシグナリングされる。ＦＳＳはＰＬＳセルを伝達する特殊なシンボルである。堅固性及び遅延時間（latency）はＰＬＳで重大な事案であるので、ＦＳＳは高いパイロット密度を有しているので高速同期化及びＦＳＳ内での周波数のみのインターポレーション（interpolation：補間）を可能にする。
ＰＬＳセルは、図１７の例に示すように、下向き式でＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１セルは、最初に第１のＦＳＳの第１のセルからセルインデックスの昇順にマッピングされる。ＰＬＳ２セルはＰＬＳ１の最後のセルの直後に後続し、マッピングは第１のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＰＬＳセルの総数が１つのＦＳＳのアクティブ（active）キャリアの数を超過すれば、マッピングは次のＦＳＳに進行され、第１のＦＳＳと完全に同一な方式により続く。
ＰＬＳマッピングが完了した後、データパイプが次に伝達される。ＥＡＣ、ＦＩＣ、または両方とも現フレームに存在していれば、ＥＡＣ及びＦＩＣはＰＬＳとノーマルデータパイプとの間に配置される。
図１８は、本発明の一実施形態に係るＥＡＣマッピングを示す。
ＥＡＣはＥＡＳメッセージを伝達する専用チャネルであり、ＥＡＳに対するデータパイプに連結される。ＥＡＳサポートは提供されるが、ＥＡＣ自体は全てのフレームに存在することもあり、存在しないこともある。ＥＡＣが存在する場合、ＥＡＣはＰＬＳ２セルの直後にマッピングされる。ＰＬＳセルを除いて、ＦＩＣ、データパイプ、補助ストリーム、またはダミーセルのうち、いずれもＥＡＣの前に位置しない。ＥＡＣセルのマッピング手続はＰＬＳと完全に同一である。
ＥＡＣセルは、図１８の例に示すように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＥＡＳメッセージの大きさによって、図１８に示すように、ＥＡＣセルは少ないシンボルを占めることができる。
ＥＡＣセルは、ＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＥＡＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、ＥＡＣマッピングは次のシンボルに進行され、ＦＳＳと完全に同一な方式により続く。この場合、ＥＡＣのマッピングがなされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。
ＥＡＣマッピングが完了した後、存在していれば、ＦＩＣが次に伝達される。ＦＩＣが送信されなければ（ＰＬＳ２フィールドからシグナリングに）、データパイプがＥＡＣの最後のセルの直後に後続する。
図１９は、本発明の一実施形態に係るＦＩＣマッピングを示す。
（ａ）はＥＡＣ無しでＦＩＣセルのマッピングの例を示し、（ｂ）はＥＡＣと共にＦＩＣセルのマッピングの例を示す。
ＦＩＣは、高速サービス取得及びチャネルスキャンを可能にするために階層間情報（cross-layer information）を伝達する専用チャネルである。該当情報は主にデータパイプの間のチャネルバインディング（channel binding）情報及び各放送社のサービスを含む。高速スキャンのために、受信機はＦＩＣをデコーディングし、放送社ＩＤ、サービス数、ＢＡＳＥ＿ＤＰ＿ＩＤのような情報を取得することができる。高速サービス取得のために、ＦＩＣだけでなく、ベースデータパイプもＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコーディングできる。ベースデータパイプが送信するコンデンツを除いて、ベースデータパイプはノーマルデータパイプと正確に同一な方式によりエンコーディングされてフレームにマッピングされる。したがって、ベースデータパイプに対する追加説明が必要でない。ＦＩＣデータが生成されて管理階層で消費される。ＦＩＣデータのコンデンツは管理階層仕様に説明された通りである。
ＦＩＣデータは選択的であり、ＦＩＣの使用はＰＬＳ２のスタティック（static：静的）な部分でＦＩＣ＿ＦＬＡＧパラメータによりシグナリングされる。ＦＩＣが使われれば、ＦＩＣ＿ＦＬＡＧは１に設定され、ＦＩＣに対するシグナリングフィールドはＰＬＳ２のスタティック（static：静的）な部分で定義される。該当フィールドでシグナリングされることはＦＩＣ＿ＶＥＲＳＩＯＮであり、ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ＿ＦＩＣはＰＬＳ２と同一な変調、コーディング、タイムインターリービングパラメータを使用する。ＦＩＣは、ＰＬＳ２＿ＭＯＤ及びＰＬＳ２＿ＦＥＣのような同一なシグナリングパラメータを共有する。ＦＩＣデータは、存在していれば、ＰＬＳ２の後にマッピングされるか、またはＥＡＣが存在する場合、ＥＡＣの直後にマッピングされる。ノーマルデータパイプ、補助ストリーム、またはダミーセルのうち、いずれもＦＩＣの前に位置しない。ＦＩＣセルをマッピングする方法はＥＡＣと完全に同一であり、これはまたＰＬＳと同一である。
ＰＬＳの後のＥＡＣが存在しない場合、ＦＩＣセルは（ａ）の例に示したように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＦＩＣデータサイズによって、（ｂ）に示したように、ＦＩＣセルは数個のシンボルに対してマッピングされる。
ＦＩＣセルはＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要なＦＩＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、残りのＦＩＣセルのマッピングは次のシンボルに進行され、これはＦＳＳと完全に同一な方式により続く。この場合、ＦＩＣがマッピングされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。
ＥＡＳメッセージが現フレームで送信されれば、ＥＡＣはＦＩＣより先にマッピングされ、（ｂ）に示したように、ＥＡＣの次のセルからＦＩＣセルはセルインデックスの昇順にマッピングされる。
ＦＩＣマッピングが完了した後、１つ以上のデータパイプがマッピングされ、その後、存在していれば、補助ストリーム、ダミーセルが後続する。
図２０は、本発明の一実施形態に係るデータパイプのタイプを示す。
（ａ）はタイプ１のデータパイプを示し、（ｂ）はタイプ２のデータパイプを示す。
先行するチャネル、即ちＰＬＳ、ＥＡＣ、ＦＩＣがマッピングされた後、データパイプのセルがマッピングされる。データパイプはマッピング方法によって２タイプのうちの１つに分類される。
タイプ１のデータパイプ：データパイプがＴＤＭによりマッピングされる。
タイプ２のデータパイプ：データパイプがＦＤＭによりマッピングされる。
データパイプのタイプはＰＬＳ２のスタティック（static：静的）な部分でＤＰ＿ＴＹＰＥフィールドにより示す。図２０は、タイプ１のデータパイプ及びタイプ２のデータパイプのマッピング順序を示す。タイプ１のデータパイプは、まずセルインデックスの昇順にマッピングされた後、最後のセルインデックスに到達した後、シンボルインデックスが１ずつ増加する。次のシンボル内で、データパイプはｐ＝０を手始めにセルインデックスの昇順に続けてマッピングされる。１つのフレームで共にマッピングされる複数のデータパイプと共に、各々のタイプ１のデータパイプはデータパイプのＴＤＭと類似するように時間にグルーピングされる。
タイプ２のデータパイプは、まずシンボルインデックスの昇順にマッピングされ、フレームの最後のＯＦＤＭシンボルに到達した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１の使用可能シンボルに戻った後、そのシンボルインデックスから増加する。１つのフレームで複数のデータパイプをマッピングした後、各々のタイプ２のデータパイプはデータパイプのＦＤＭと類似するように周波数にグルーピングされる。
タイプ１のデータパイプ及びタイプ２のデータパイプは、必要時、フレームで共存できるが、タイプ１のデータパイプが常にタイプ２のデータパイプに先行するという制限がある。タイプ１及びタイプ２のデータパイプを伝達するＯＦＤＭセルの総数はデータパイプの送信に使用することができるＯＦＤＭセルの総数を超過できない。
この際、ＤＤＰ１はタイプ１のデータパイプが占めるＯＦＤＭセルの数に該当し、ＤＤＰ２はタイプ２のデータパイプが占めるセルの数に該当する。ＰＬＳ、ＥＡＣ、ＦＩＣが全てタイプ１のデータパイプと同様の方式によりマッピングされるので、ＰＬＳ、ＥＡＣ、ＦＩＣは全て「タイプ１のマッピング規則」に従う。したがって、概してタイプ１のマッピングが常にタイプ２のマッピングに先行する。
図２１は、本発明の一実施形態に係るデータパイプマッピングを示す。
（ａ）はタイプ１のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）はタイプ２のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示す。
タイプ１のデータパイプ（０，．．．，ＤＤＰ１−１）をマッピングするためのＯＦＤＭセルのアドレッシングはタイプ１のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は各々のタイプ１のデータパイプに対するタイムインターリービングからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式はＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングすることに使用される。
ＥＡＣ及びＦＩＣ無しで、アドレス０は最後のＦＳＳでＰＬＳを伝達する最後のセルに後続するセルをいう。ＥＡＣが送信され、ＦＩＣが該当するフレームになければ、アドレス０はＥＡＣを伝達する最後のセルに後続するセルをいう。ＦＩＣが該当するフレームで送信されれば、アドレス０はＦＩＣを伝達する最後のセルに後続するセルをいう。タイプ１のデータパイプに対するアドレス０は（ａ）に示したような２つの互いに異なる場合を考慮して算出できる。（ａ）の例で、ＰＬＳ、ＥＡＣ、ＦＩＣは全て送信されると仮定する。ＥＡＣとＦＩＣのうちの１つまたは全てが省略される場合への拡張は自明である。（ａ）の左側に示したように、ＦＩＣまで全てのセルをマッピングした後、ＦＳＳに残っているセルがあれば、タイプ２のデータパイプ（０，．．．，ＤＤＰ２−１）をマッピングするためのＯＦＤＭセルのアドレッシングはタイプ２のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は各々のタイプ２のデータパイプに対するタイムインターリービングからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式はＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングすることに使用される。
（ｂ）に示すように、３種類の若干異なる場合が可能である。（ｂ）の左側に示した第１の場合に、最後のＦＳＳにあるセルはタイプ２のデータパイプマッピングに使用できる。中央に示した第２の場合に、ＦＩＣはノーマルシンボルのセルを占めるが、該当シンボルでのＦＩＣセルの数はＣＦＳＳより大きくない。（ｂ）の右側に示した第３の場合は該当シンボルにマッピングされたＦＩＣセルの数がＣＦＳＳを超過する点を除いて、第２の場合と同一である。
ＰＬＳ、ＥＡＣ、ＦＩＣがタイプ１のデータパイプと同一な「タイプ１のマッピング規則」に従うので、タイプ１のデータパイプがタイプ２のデータパイプに先行する場合への拡張は自明である。
データパイプユニット（ＤＰＵ）は、フレームにおけるデータセルをデータパイプに割り当てる基本単位である。
ＤＰＵはフレームにおけるデータパイプの位置を探し出すためのシグナリング単位として定義される。セルマッパー７０１０は、各々のデータパイプに対してタイムインターリービングにより生成されたセルをマッピングすることができる。タイムインターリーバ５０５０は一連のタイムインターリービングブロックを出力し、各々のタイムインターリービングブロックはＸＦＥＣＢＬＯＣＫの可変数を含み、これは結局、セルの集合で構成される。ＸＦＥＣＢＬＯＣＫにおけるセルの数ＮｃｅｌｌｓはＦＥＣＢＬＯＣＫサイズ、Ｎｌｄｐｃ、コンステレーションシンボル当たり送信されるビット数に依存する。ＤＰＵは与えられたフィジカルプロファイルでサポートされるＸＦＥＣＢＬＯＣＫにおけるセルの数Ｎｃｅｌｌｓの全ての可能な値の最大公約数として定義される。セルでのＤＰＵの長さはＬＤＰＵとして定義される。各々のフィジカルプロファイルはＦＥＣＢＬＯＣＫサイズの互いに異なる組合せ及びコンステレーションシンボル当たり異なるビット数をサポートするので、ＬＤＰＵはフィジカルプロファイルに基づいて定義される。
図２２は、本発明の一実施形態に係るＦＥＣ構造を示す。
図２２は、ビットインターリービングの前の本発明の一実施形態に係るＦＥＣ構造を示す。前述したように、データＦＥＣエンコーダは外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行することができる。図示されたＦＥＣ構造はＦＥＣＢＬＯＣＫに該当する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造はＬＤＰＣコードワードの長さに該当する同一な値を有する。
図２２に示すように、ＢＣＨエンコーディングが各々のＢＢＦ（Ｋｂｃｈビット）に適用された後、ＬＤＰＣエンコーディングがＢＣＨ−エンコーディングされたＢＢＦ（Ｋｌｄｐｃビット＝Ｎｂｃｈビット）に適用される。
Ｎｌｄｐｃの値は６４８００ビット（ロングＦＥＣＢＬＯＣＫ）または１６２００ビット（ショートＦＥＣＢＬＯＣＫ）である。
以下の＜表２８＞及び＜表２９＞はロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫの各々に対するＦＥＣエンコーディングパラメータを示す。
ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの具体的な動作は、次の通りである。
１２−エラー訂正ＢＣＨコードがＢＢＦの外部エンコーディングに使用される。ショートＦＥＣＢＬＯＣＫ及びロングＦＥＣＢＬＯＣＫに対するＢＢＦ生成多項式は全ての多項式を掛けることによって得られる。
ＬＤＰＣコードは外部ＢＣＨエンコーディングの出力をエンコーディングすることに使用される。完成されたＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐｌｄｐｃ（パリティビット）が各々のＩｌｄｐｃ（ＢＣＨ−エンコーディングされたＢＢＦ）から組織的にエンコーディングされ、Ｉｌｄｐｃに添付される。完成されたＢｌｄｐｃ（ＦＥＣＢＬＯＣＫ）は次の数式で表現される。
ロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫに対するパラメータは前記の＜表２８＞及び＜表２９＞に各々与えられる。
ロングＦＥＣＢＬＯＣＫに対してＮｌｄｐｃ−Ｋｌｄｐｃパリティビットを計算する具体的な手続は、次の通りである。
１）パリティビット初期化
２）パリティーチェックマトリックスのアドレスの第１の行で特定されたパリティビットアドレスで第１の情報ビットｉＯ累算（accumulate）。パリティーチェックマトリックスのアドレスの詳細な内容は後述する。例えば、割合１３／１５に対し、
３）次の３５９個の情報ビットｉｓ、ｓ＝１，２，．．．，３５９に対し、次の数式を用いてパリティビットアドレスでｉｓ累算（accumulate）。
ここで、ｘは第１のビットｉ０に該当するパリティビット累算器のアドレスを示し、Ｑｌｄｐｃはパリティーチェックマトリックスのアドレッサで特定されたコードレート（code rate）依存定数である。前記の例である、割合１３／１５に対する、したがって情報ビットｉ１に対するＱｌｄｐｃ＝２４に引続き、次の動作が実行される。
４）３６１番目の情報ビットｉ３６０に対し、パリティビット累算器のアドレスはパリティーチェックマトリックスのアドレスの第２の行に与えられる。同様の方式により、次の３５９個の情報ビットｉｓ、ｓ＝３６１，３６２，．．．，７１９に対するパリティビット累算器のアドレスは＜数式６＞を用いて得られる。ここで、ｘは情報ビットｉ３６０に該当するパリティビット累算器のアドレス、即ちパリティーチェックマトリックスの第２の行のエントリーを示す。
５）同様の方式で、３６０個の新たな情報ビットの全てのグループに対し、パリティーチェックマトリックスのアドレスからの新たな行はパリティビット累算器のアドレスを求めることに使用される。
全ての情報ビットが用いられた後、最終パリティビットが次の通り得られる。
６）ｉ＝１から始めて次の動作を順次に実行
ここで、ｐｉ、ｉ＝０，１，．．．，Ｎｌｄｐｃ−Ｋｌｄｐｃ−１の最終コンデンツはパリティビットｐｉと同一である。
＜表３０＞を＜表３１＞に取り替えて、ロングＦＥＣＢＬＯＣＫに対するパリティーチェックマトリックスのアドレスをショートＦＥＣＢＬＯＣＫに対するパリティーチェックマトリックスのアドレスに取り替えることを除いて、ショートＦＥＣＢＬＯＣＫに対する該当ＬＤＰＣエンコーディング手続はロングＦＥＣＢＬＯＣＫに対するtＬＤＰＣエンコーディング手続に従う。
図２３は、本発明の一実施形態に係るビットインターリービングを示す。
ＬＤＰＣエンコーダの出力はビットインターリービングされるが、これはＱＣＢ（quasi-cyclic block）インターリービング及び内部グループインターリービングが後続するパリティインターリービングで構成される。
（ａ）はＱＣＢインターリービングを示し、（ｂ）は内部グループインターリービングを示す。
ＦＥＣＢＬＯＣＫはパリティインターリービングできる。パリティインターリービングの出力で、ＬＤＰＣコードワードはロングＦＥＣＢＬＯＣＫで１８０個の隣接するＱＣＢで構成され、ショートＦＥＣＢＬＯＣＫで４５個の隣接するＱＣＢで構成される。ロングまたはショートＦＥＣＢＬＯＣＫにおける各々のＱＣＢは３６０ビットで構成される。パリティインターリービングされたＬＤＰＣコードワードはＱＣＢインターリービングによりインターリービングされる。ＱＣＢインターリービングの単位はＱＣＢである。パリティインターリービングの出力でのＱＣＢは、図２３に示すように、ＱＣＢインターリービングによりパーミュテーションされるが、ここで、ＦＥＣＢＬＯＣＫ長さによってＮｃｅｌｌｓ＝６４８００／ηＭＯＤまたは１６２００／ηＭＯＤである。ＱＣＢインターリービングパターンは変調タイプ及びＬＤＰＣコードレート（code rate）の各組合せに固有である。
ＱＣＢインターリービングの後に、内部グループインターリービングが以下の＜表３２＞に定義された変調タイプ及び次数（ηＭＯＤ）によって実行される。１つの内部グループに対するＱＣＢの数ＮＱＣＢ＿ＩＧも定義される。
内部グループインターリービング過程はＱＣＢインターリービング出力のＮＱＣＢ＿ＩＧ個のＱＣＢで実行される。内部グループインターリービングは３６０個の列及びＮＱＣＢ＿ＩＧ個の行を用いて内部グループのビットを記入し読み取る過程を含む。記入動作で、ＱＣＢインターリービング出力からのビットが行方向に記入される。読取動作は列方向に実行されて各行でｍ個のビットを読み取る。ここで、ｍはＮＵＣの場合１と同一であり、ＮＵＱの場合２と同一である。
図２４は、本発明の一実施形態に係るセル−ワードデマルチプレキシングを示す。
図２４で、（ａ）は８及び１２ｂｐｃｕ ＭＩＭＯに対するセル−ワードデマルチプレキシングを示し、（ｂ）は１０ｂｐｃｕ ＭＩＭＯに対するセル−ワードデマルチプレキシングを示す。
ビットインターリービング出力の各々のセルワード（ｃ０，ｌ，ｃ１，ｌ，．．． ，ｃｎｍｏｄ−１，ｌ）は１つのＸＦＥＣＢＬＯＣＫに対するセル−ワードデマルチプレキシング過程を説明する（ａ）に示したように（ｄ１，０，m，ｄ１，１，ｍ，．．．，ｄ１，ｎｍｏｄ−１，ｍ）及び（ｄ２，０，m，ｄ２，１，ｍ，．．．，ｄ２，ｎｍｏｄ−１，m）にデマルチプレキシングされる。
ＭＩＭＯエンコーディングのために異なるタイプのＮＵＱを用いる１０ｂｐｃｕ ＭＩＭＯの場合に、ＮＵＱ−１０２４に対するビットインターリーバが再使用される。ビットインターリーバ出力の各々のセルワード（ｃ０，ｌ，ｃ１，ｌ，．．．，ｃ９，ｌ）は（ｂ）に示したように（ｄ１，０，ｍ，ｄ１，１，ｍ，．．．，ｄ１，３，ｍ）及び（ｄ２，０，ｍ，ｄ２，１，ｍ，．．．，ｄ２，５，ｍ）にデマルチプレキシングされる。
図２５は、本発明の一実施形態に係るタイムインターリービングを示す。
（ａ）から（ｃ）はタイムインターリービングモードの例を示す。
タイムインターリーバはデータパイプレベルで動作する。タイムインターリービングのパラメータは各々のデータパイプに対して異に設定できる。
ＰＬＳ２−ＳＴＡＴデータの一部に表れる次のパラメータはタイムインターリービングを構成する。
ＤＰ＿ＴＩ＿ＴＹＰＥ（許容された値：０または１）：タイムインターリービングモードを示す。０はタイムインターリービンググループ当たり複数のタイムインターリービングブロック（１つ以上のタイムインターリービングブロック）を有するモードを示す。この場合、１つのタイムインターリービンググループは１つのフレームに（フレーム間インターリービング無しで）直接マッピングされる。１はタイムインターリービンググループ当たり１つのタイムインターリービングブロックのみを有するモードを示す。この場合、タイムインターリービングブロックは１つ以上のフレームに亘って拡散される（フレーム間インターリービング）。
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘０’であれば、該当パラメータはタイムインターリービンググループ当たりタイムインターリービングブロックの数ＮＴＩである。ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘１’の場合、該当パラメータは１つのタイムインターリービンググループから拡散されるフレームの数ＰＩである。
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容された値：０乃至１０２３）：タイムインターリービンググループ当たりＸＦＥＣＢＬＯＣＫの最大数を示す。
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容された値：１、２、４、８）：与えられたフィジカルプロファイルの同一なデータパイプを伝達する２つの順次的なフレーム間のフレームの数ＩＪＵＭＰを示す。
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容された値：０または１）：タイムインターリービングがデータフレームに用いられなければ、該当パラメータは１に設定される。タイムインターリービングが用いられれば、０に設定される。
さらに、ＰＬＳ２−ＤＹＮデータからのパラメータＤＰ＿ＮＵＭ＿ＢＬＯＣＫはデータグループの１つのタイムインターリービンググループにより伝達されるＸＦＥＣＢＬＯＣＫの数を示す。
タイムインターリービングがデータフレームに用いられなければ、次のタイムインターリービンググループ、タイムインターリービング動作、タイムインターリービングモードは考慮されない。しかしながら、スケジューラーからのダイナミック（dynamic：動的）構成情報のためのディレイコンペンセーション（delay compensation：遅延補償）ブロックは相変らず必要である。各々のデータパイプで、ＳＳＤ／ＭＩＭＯエンコーディングから受信したＸＦＥＣＢＬＯＣＫはタイムインターリービンググループにグルーピングされる。即ち、各々のタイムインターリービンググループは整数個のＸＦＥＣＢＬＯＣＫの集合であり、ダイナミック（dynamic：動的）に変化する数のＸＦＥＣＢＬＯＣＫを含む。インデックスｎのタイムインターリービンググループにあるＸＦＥＣＢＬＯＣＫの数はＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ（ｎ）で示し、ＰＬＳ２−ＤＹＮデータでＤＰ＿ＮＵＭ＿ＢＬＯＣＫにシグナリングされる。この際、ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ（ｎ）は最小値０から最も大きい値が１０２３である最大値ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸ（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに該当）まで変化することができる。
各々のタイムインターリービンググループは１つのフレームに直接マッピングされるか、またはＰＩ個のフレームに亘って拡散される。また、各々のタイムインターリービンググループは１つ以上（ＮＴＩ個）のタイムインターリービングブロックに分離される。ここで、各々のタイムインターリービングブロックはタイムインターリーバメモリの１つの使用に該当する。タイムインターリービンググループ内のタイムインターリービングブロックは若干の異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。タイムインターリービンググループが複数のタイムインターリービングブロックに分離されれば、タイムインターリービンググループは１つのフレームのみに直接マッピングされる。以下の＜表３３＞に示したように、タイムインターリービングには３種類のオプションがある（タイムインターリービングを省略する追加オプション除外）。
各々のデータパイプで、タイムインターリービングメモリは入力されたＸＦＥＣＢＬＯＣＫ（ＳＳＤ／ＭＩＭＯエンコーディングブロックから出力されたＸＦＥＣＢＬＯＣＫ）を格納する。入力されたＸＦＥＣＢＬＯＣＫは、
として定義されると仮定する。ここで、
はｎ番目タイムインターリービンググループのｓ番目タイムインターリービングブロックでｒ番目ＸＦＥＣＢＬＯＣＫのｑ番目セルであり、次のようなＳＳＤ及びＭＩＭＯエンコーディングの出力を示す。
また、タイムインターリーバ５０５０から出力されたＸＦＥＣＢＬＯＣＫは
として定義されると仮定する。ここで、
はｎ番目タイムインターリービンググループのｓ番目タイムインターリービングブロックでｉ番目
出力セルである。
一般に、タイムインターリーバはフレーム生成過程の以前にデータパイプデータに対するバッファとしても作用する。これは、各々のデータパイプに対して２つのメモリバンクで達成される。第１のタイムインターリービングブロックは第１のバンクに記入される。第１のバンクで読取される間、第２のタイムインターリービングブロックが第２のバンクに記入される。
タイムインターリービングはツイストされた行−列ブロックインターリーバである。ｎ番目タイムインターリービンググループのｓ番目タイムインターリービングブロックに対して、列の数Ｎｃが
と同一である一方、タイムインターリービングメモリの行の数Ｎｒはセルの数Ｎｃｅｌｌと同一である（即ち、Ｎｒ＝Ｎｃｅｌｌ）。
図２６は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの基本動作を示す。
図２６（ａ）は、タイムインターリーバで記入動作を示し、図２６（ｂ）は、タイムインターリーバで読取動作を示す。（ａ）に示したように、１番目のＸＦＥＣＢＬＯＣＫは、タイムインターリービングメモリの１番目の列に列方向に記入され、２番目のＸＦＥＣＢＬＯＣＫは、次の列に記入され、このような動作が続く。そし、インターリービングアレイで、セルが対角線方向に読み取られる。（ｂ）に示したように、１番目の行から（最も左側の列を始めとして行に沿って右に）最後の行まで対角線方向の読取が進まれる間、
個のセルが読み取られる。具体的に、
が順次読み取られるタイムインターリービングメモリセル位置と仮定すれば、このようなインターリービングアレイでの読取動作は、下記の式のように、行インデックス
、列インデックス
、関連したツイストパラメータ
を算出することによって実行される。
ここで、
に関係なく、対角線方向読取過程に対する共通シフト値であり、シフト値は、下記の式のように、ＰＬＳ２−ＳＴＡＴで与えられた
により決定される。
結果的に、読み取られるセル位置は、座標
により算出される。
図２７は、本発明の他の一実施形態に係るツイストされた行−列ブロックインターリーバの動作を示す。
より具体的に、図２７は、
であるとき、仮想ＸＦＥＣＢＬＯＣＫを含むそれぞれのタイムインターリービンググループに対するタイムインターリービングメモリでインターリービングアレイを示す。
変数
より小さいか、同じであろう。したがって、
に関係なく、受信機側で単一メモリデインターリービングを達成するために、ツイストされた行−列ブロックインターリーバ用インターリービングアレイは、仮想ＸＦＥＣＢＬＯＣＫをタイムインターリービングメモリに挿入することにより、
の大きさに設定され、読取過程は、次の式のようになされる。
タイムインターリービンググループの数は、３に設定される。タイムインターリーバのオプションは、ＤＰ＿ＴＩ＿ＴＹＰＥ＝’０’、ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ＝’１’、ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ＝’１’、すなわち、ＮＴＩ＝１、ＩＪＵＭＰ＝１、ＰＩ＝１によりＰＬＳ２−ＳＴＡＴデータでシグナリングされる。各々Ｎｃｅｌｌｓ＝３０であるＸＦＥＣＢＬＯＣＫのタイムインターリービンググループ当たりの数は、それぞれのＮｘＢＬＯＣＫ＿ＴＩ（０、０）＝３、ＮｘＢＬＯＣＫ＿ＴＩ（１、０）＝６、ＮｘＢＬＯＣＫ＿ＴＩ（２、０）＝５によりＰＬＳ２−ＤＹＮデータでシグナリングされる。ＸＦＥＣＢＬＯＣＫの最大数は、ＮｘＢＬＯＣＫ＿Ｇｒｏｕｐ＿ＭＡＸによりＰＬＳ２−ＳＴＡＴデータでシグナリングされ、これは、
に繋がる。
に繋がる。
図２８は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの対角線方向読取パターンを示す。
より具体的に、図２８は、パラメータ
及びＳｓｈｉｆｔ＝（７−１）／２＝３を有するそれぞれのインターリービングアレイからの対角線方向読取パターンを示す。このとき、上記に類似コードで示した読取過程で、
であれば、Ｖｉの値が省略され、Ｖｉの次の計算値が使用される。
図２９は、本発明の一実施形態に係るそれぞれのインターリービングアレイからのインターリービングされたＸＦＥＣＢＬＯＣＫを示す。
図２９は、パラメータ
及びＳｓｈｉｆｔ＝３を有するそれぞれのインターリービングアレイからインターリービングされたＸＦＥＣＢＬＯＣＫを示す。
図３０は本発明の一実施形態に係る同期及び復調（synchronization & demodulation）モジュールを示す図である。
図３０に図示された同期及び復調モジュールは、図９で説明した同期及び復調モジュールの一実施形態に該当する。また、図３０に図示された同期及び復調モジュールは、図９で説明したウェーブフォームジェネレーションモジュールの逆動作を遂行することができる。
図３０に示すように、本発明の一実施形態に係る同期及び復調モジュールは、ｍ個のＲｘアンテナを使用する受信装置の同期及び復調モジュールの実施形態であって、ｍ個のパス（path）だけ入力された信号を復調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは全て同一な処理過程を遂行することができる。以下、ｍ個の処理ブロックのうち、第１の処理ブロック３００００の動作を中心に説明する。
第１の処理ブロック３００００は、チューナー３０１００、ＡＤＣブロック３０２００、プリアンブルディテクタ（preamble dectector）３０３００、ガードシーケンスディテクタ（guard sequence detector）３０４００、ウェーブフォームトランスフォーム（waveform transform）ブロック３０５００、時間／周波数同期化（Time／freq sync）ブロック３０６００、レファレンスシグナルディテクタ（Reference signal detector）３０７００、チャネルイコライザー（Channel equalizer）３０８００、及びインバースウェーブフォームトランスフォーム（Inverse waveform transform）ブロック３０９００を含むことができる。
チューナー３０１００は、所望の周波数帯域を選択し、受信した信号の大きさを補償してＡＤＣブロック３０２００に出力することができる。
ＡＤＣブロック３０２００は、チューナー３０１００から出力された信号をディジタル信号に変換することができる。
プリアンブルディテクタ３０３００は、ディジタル信号に対して受信装置に対応するシステムの信号か否かを確認するためにプリアンブル（または、プリアンブル信号またはプリアンブルシンボル）をディテクティングすることができる。この場合、プリアンブルディテクタ３０３００はプリアンブルを通じて受信される基本的な送信パラメータ（transmission parameter）を復号することができる。
ガードシーケンスディテクタ３０４００は、ディジタル信号内のガードシーケンス（guard sequence）をディテクティングすることができる。時間／周波数同期化ブロック３０６００は、ディテクティングされたガードシーケンスを用いて時間／周波数同期化（time/frequency synchronization）を遂行することができ、チャネルイコライザー３０８００はディテクティングされたガードシーケンスを用いて受信／復元されたシーケンスを通じてチャネルを推定することができる。
ウェーブフォームトランスフォームブロック３０５００は、送信側でインバースウェーブフォームトランスフォームが遂行された場合、これに対する逆変換過程を遂行することができる。本発明の一実施形態に係る放送送受信システムが多重キャリアシステム（multi-carrier system）の場合、ウェーブフォームトランスフォームブロック３０５００はＦＦＴ変換過程を遂行することができる。また、本発明の一実施形態に係る放送送受信システムが単一キャリアシステム（single carrier system）の場合、受信された時間領域の信号が周波数領域で処理するために使用されるか、または時間領域で全て処理される場合、ウェーブフォームトランスフォームブロック３０５００は使用されないことがある。
時間／周波数同期化ブロック３０６００は、プリアンブルディテクタ３０３００、ガードシーケンスディテクタ３０４００、レファレンスシグナルディテクタ３０７００の出力データを受信し、検出された信号に対してガードシーケンスディテクション（guard sequence detection）、ブロックウィンドウポジショニング（block window positioning）を含む時間同期化及びキャリア周波数同期化を遂行することができる。この際、周波数同期化のために時間／周波数同期化ブロック３０６００は、ウェーブフォームトランスフォームブロック３０５００の出力信号をフィードバックして使用することができる。
レファレンスシグナルディテクタ３０７００は、受信されたレファレンスシグナルを検出することができる。したがって、本発明の一実施形態に係る受信装置は同期化を遂行するか、またはチャネル推定（channel estimation）を遂行することができる。
チャネルイコライザー３０８００は、ガードシーケンスやレファレンスシグナルから各送信アンテナから各受信アンテナまでの送信チャネルを推定し、推定されたチャネルを用いて各受信データに対するチャネル補償（equalization）を遂行することができる。
インバースウェーブフォームトランスフォームブロック３０９００は、同期及びチャネル推定／補償を効率的に遂行するために、ウェーブフォームトランスフォームブロック３０５００がウェーブフォームトランスフォームを遂行した場合、また元の受信データドメイン（domain）に復元してくれる役割を遂行することができる。本発明の一実施形態に係る放送送受信システムが単一キャリアシステムの場合、ウェーブフォームトランスフォームブロック３０５００は同期／チャネル推定／補償を周波数領域で遂行するためにＦＦＴを遂行することができ、インバースウェーブフォームトランスフォームブロック３０９００はチャネル補償が完了した信号に対してＩＦＦＴを遂行することで、送信されたデータシンボル（data symbol）を復元することができる。本発明の一実施形態に係る放送送受信システムが多重キャリアシステムの場合、インバースウェーブフォームトランスフォームブロック３０９００は使用されないこともある。
また、前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
図３１は、本発明の一実施形態に係るフレームパーシングモジュールを示す図である。
図３１に図示されたフレームパーシングモジュールは、図９で説明したフレームパーシングモジュールの一実施形態に該当する。
前記フレームパーシングモジュール（または、ブロック）は、デフレーミング＆デインターリービング（Ｄｅｆｒａｍｉｎｇ ＆ Ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）モジュールで表現されることもできる。
図３１に示すように、本発明の一実施形態に係るフレームパーシングモジュールは、少なくとも１つ以上のブロックデインターリーバ３１０００及び少なくとも１つ以上のセルデマッパー３１１００を含むことができる。
ブロックデインターリーバ３１０００はｍ個の受信アンテナの各データパスに入力されて同期及び復調モジュールで処理されたデータに対して、各シグナルブロック単位でデータに対するデインターリービングを遂行することができる。この場合、図８で説明したように、送信側でペアワイズインターリービング（pair-wise interleaving）が遂行された場合、ブロックデインターリーバ３１０００は各入力パス（path）に対して連続した２つのデータを１つのペアに処理することができる。したがって、ブロックデインターリーバ３１０００はデインターリービングを遂行した場合にも連続した２つの出力データを出力することができる。また、ブロックデインターリーバ３１０００は送信端で遂行したインターリービング過程の逆過程を遂行して元のデータ順に出力することができる。
セルデマッパー３１１００は、受信された信号フレームからコモンデータに対応するセル、データパイプに対応するセル、及びＰＬＳデータに対応するセルを抽出することができる。必要の場合、セルデマッパー３１１００は複数個の部分に分散されて送信されたデータをマージ（merge）して１つのストリームに出力することができる。また、図７で説明したように、送信端で２つの連続したセル入力データが１つのペアに処理されてマッピングされた場合、セルデマッパー３１１００はこれに該当する逆過程で連続した２つの入力セルを１つの単位で処理するペアワイズセルデマッピングを遂行することができる。
また、セルデマッパー３１１００は現在フレームを通じて受信したＰＬＳシグナリングデータに対して、各々ＰＬＳ−プリ（pre）及びＰＬＳ−ポスト（post）データとして全て抽出して出力することができる。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
図３２は、本発明の一実施形態に係るデマッピング及びデコーディングモジュールを示す図である。
図３２に図示されたデマッピング及びデコーディングモジュールは、図９で説明したデマッピング及びデコーディングモジュールの一実施形態に該当する。
前述したように、本発明の一実施形態に係る送信装置のコーディングアンドモジュレーションモジュールは、入力されたデータパイプに対して、各々のパス別にＳＩＳＯ、ＭＩＳＯ、及びＭＩＭＯ方式を独立的に適用して処理することができる。したがって、図３２に図示されたデマッピング及びデコーディングモジュールやはり送信装置に対応してフレームパーサから出力されたデータを各々ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ処理するためのブロックを含むことができる。
図３２に示すように、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック３２０００、ＭＩＳＯ方式のための第２ブロック３２１００、ＭＩＭＯ方式のための第３ブロック３２２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３２３００を含むことができる。図３２に図示されたデマッピング及びデコーディングモジュールは一実施形態に過ぎず、設計者の意図によってデマッピング及びデコーディングモジュールは第１ブロック３２０００及び第４ブロック３２３００のみを含むこともでき、第２ブロック３２１００及び第４ブロック３２３００のみを含むこともでき、第３ブロック３２２００及び第４ブロック３２３００のみを含むこともできる。即ち、設計者の意図によってデマッピング及びデコーディングモジュールは各データパイプを同一に、または異なるように処理するためのブロックを含むことができる。
以下、各ブロックについて説明する。
第１ブロック３２０００は入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、時間デインターリーバブロック３２０１０、セルデインターリーバブロック３２０２０、コンステレーションデマッパーブロック３２０３０、セルトゥビットマルチプレキシング（cell to bit mux）ブロック３２０４０、ビットデインターリーバブロック３２０５０、及びＦＥＣデコーダブロック３２０６０を含むことができる。
時間デインターリーバブロック３２０１０は、時間インターリーバブロックの逆過程を遂行することができる。即ち、時間デインターリーバブロック３２０１０は時間領域でインターリービングされた入力シンボルを元の位置にデインターリービングすることができる。
セルデインターリーバブロック３２０２０は、セルインターリーバブロックの逆過程を遂行することができる。即ち、セルデインターリーバブロック３２０２０は１つのＦＥＣブロック内でスプレッディング（spreading）されたセルの位置を元の位置にデインターリービングすることができる。
コンステレーションデマッパーブロック３２０３０は、コンステレーションマッパーブロックの逆過程を遂行することができる。即ち、コンステレーションデマッパーブロック３２０３０はシンボルドメインの入力信号をビットドメインのデータにデマッピングすることができる。また、コンステレーションデマッパーブロック３２０３０は硬判定（hard decision）を遂行して判定されたビットデータを出力することもでき、軟判定（soft decision）値や、あるいは確率的な値に該当する各ビットの対数尤度比（Log-likelihood ratio：ＬＬＲ）を出力することができる。仮に、送信端で追加的なダイバーシティゲインを得るために回転（rotated）コンステレーションを適用した場合、コンステレーションデマッパーブロック３２０３０はこれに相応する２次元のＬＬＲ デマッピングを遂行することができる。この際、コンステレーションデマッパーブロック３２０３０はＬＬＲを計算するとき、送信装置でＩまたはＱコンポーネントに対して遂行された遅延値を補償できるように計算を遂行することができる。
セルトゥビットマルチプレキシングブロック３２０４０は、ビットトゥセルデマルチプレキシングブロックの逆過程を遂行することができる。即ち、セルトゥビットマルチプレキシングブロック３２０４０は、ビットトゥセルデマルチプレキシングブロックでマッピングされたビットデータを元のビットストリーム形態に復元することができる。
ビットデインターリーバブロック３２０５０は、ビットインターリーバブロックの逆過程を遂行することができる。即ち、ビットデインターリーバブロック３２０５０はセルトゥビットマルチプレキシングブロック３２０４０から出力されたビットストリームを元の順にデインターリービングすることができる。
ＦＥＣデコーダブロック３２０６０は、ＦＥＣエンコーダブロックの逆過程を遂行することができる。即ち、ＦＥＣデコーダブロック３２０６０はＬＤＰＣデコーディングとＢＣＨデコーディングを遂行して送信チャネル上の発生したエラーを訂正することができる。
第２ブロック３２１００は入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図３２に示すように、第１ブロック３２０００と同一に時間デインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマルチプレキシングブロック、ビットデインターリーバブロック、及びＦＥＣデコーダブロックを含むことができるが、ＭＩＳＯデコーディングブロック３２１１０をさらに含むという点で差がある。第２ブロック３２１００は、第１ブロック３２０００と同様に時間デインターリーバから出力まで同一な役割の過程を遂行するので、同一なブロックに対する説明は省略する。
ＭＩＳＯデコーディングブロック３２１１０は、ＭＩＳＯプロセッシングブロックの逆過程を遂行することができる。本発明の一実施形態に係る放送送受信システムがＳＴＢＣを使用したシステムの場合、ＭＩＳＯデコーディングブロック３２１１０はアラモウチ（Alamouti）デコーディングを遂行することができる。
第３ブロック３２２００は入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図３２に示すように、第２ブロック３２１００と同一に時間デインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマルチプレキシングブロック、ビットデインターリーバブロック、及びＦＥＣデコーダブロックを含むことができるが、ＭＩＭＯデコーディングブロック３２２１０を含むという点でデータ処理過程の差がある。第３ブロック３２２００に含まれた時間デインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマルチプレキシング、ビットデインターリーバブロックなどの動作は、第１乃至第２ブロック３２０００−３２１００に含まれた該当ブロックの動作と具体的な機能は異なることがあるが、基本的な役割は同一である。
ＭＩＭＯデコーディングブロック３２２１０は、ｍ個の受信アンテナ入力信号に対してセルデインターリーバの出力データを入力に受けて、ＭＩＭＯプロセッシングブロックの逆過程としてＭＩＭＯデコーディングを遂行することができる。ＭＩＭＯデコーディングブロック３２２１０は、最高の復号化性能を得るために最尤復号（Maximum likelihood decoding）を遂行するか、複雑度を減少させたスフィアデコーディング（Sphere decoding）を遂行することができる。または、ＭＩＭＯデコーディングブロック３２２１０はＭＭＳＥディテクションを遂行するか、または反復デコーディング（iterative decoding）を共に結合遂行し、向上したデコーディング性能を確保することができる。
第４ブロック３２３００はＰＬＳプリ／ポスト情報を処理するためのブロックであって、ＳＩＳＯまたはＭＩＳＯデコーディングを遂行することができる。第４ブロック３２３００は第４ブロックの逆過程を遂行することができる。
第４ブロック３２３００に含まれた時間デインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマルチプレキシング、ビットデインターリーバブロックの動作は、第１乃至第３ブロック３２０００−３２２００に含まれた該当ブロックの動作と具体的な機能は異なることがあるが、基本的な役割は同一である。
第４ブロック３２３００に含まれた短縮及びパンクチャリングＦＥＣデコーダ（Shortened/Punctured FEC decoder）３２３１０は、短縮及びパンクチャリングＦＥＣエンコーダブロックの逆過程を遂行することができる。即ち、短縮及びパンクチャリングＦＥＣデコーダ３２３１０はＰＬＳデータの長さによって短縮及びパンクチャリングされて受信されたデータに対して非短縮（de-shortening）とデパンクチャリング（de-puncturing）を遂行した後にＦＥＣデコーディングを遂行することができる。この場合、データパイプに使用されたＦＥＣデコーダを同一にＰＬＳにも使用することができるので、ＰＬＳのみのための別途のＦＥＣデコーダハードウェアが必要でないので、システム設計が容易であり、効率的なコーディングが可能であるという長所がある。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
結果的に、図３２に示すように、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、各パス別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
図３３及び図３４は、本発明の一実施形態に係るアウトプットプロセッサ（output processor）を示す図である。
図３３は、本発明の一実施形態に係る出力プロセッサを示す図である。
図３３に図示された出力プロセッサは、図９で説明した出力プロセッサの一実施形態に該当する。また、図３３に図示された出力プロセッサはデマッピング及びデコーディングモジュールから出力された単一データパイプを受信して単一出力ストリームを出力するためのものであって、インプットフォーマッティングモジュールの逆動作を遂行することができる。
図３３のアウトプットプロセッサは、後述する図５０、図５１、及び図５３において提案された機能、過程、及び／又は方法を実現する。
図３３に図示された出力プロセッサは、ＢＢデスクランブラーブロック３３０００、パディング削除（Padding removal）ブロック３３１００、ＣＲＣ−８デコーダブロック３３２００、及びＢＢフレームプロセッサブロック３３３００を含むことができる。
ＢＢデスクランブラーブロック３３０００は、入力されたビットストリームに対して送信端で使用したものと同一なＰＲＢＳを発生させてビット列とＸＯＲしてデスクランブリングを遂行することができる。
パディング削除ブロック３３１００は、送信端で必要によって挿入されたパディングビットを除去することができる。
ＣＲＣ−８デコーダブロック３３２００は、パディング削除ブロック３３１００から入力を受けたビットストリームに対してＣＲＣデコーディングを遂行してブロックエラーをチェックすることができる。
ＢＢフレームプロセッサブロック３３３００は、ＢＢフレームヘッダに送信された情報をデコーディングし、デコーディングされた情報を用いてＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４またはｖ６）またはジェネリックストリーム（Generic stream）を復元することができる。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
図３４は、本発明の他の実施形態に係るアウトプットプロセッサを示す図である。
図３４に図示されたアウトプットプロセッサは、図９で説明したアウトプットプロセッサの一実施形態に該当する。また、図３４に図示されたアウトプットプロセッサは、デマッピング及びデコーディングモジュールから出力された多重（multiple）データパイプを受信する場合に該当する。多重データパイプに対するデコーディングは複数のデータパイプに共通に適用できるコモンデータ及びこれと関連したデータパイプをマージしてデコーディングする場合、または受信装置が複数個のサービスあるいはサービスコンポーネント（scalable video serviceを含み）を同時にデコーディングする場合を含むことができる。
図３４に図示されたアウトプットプロセッサは、アウトプットプロセッサの場合と同様に、ＢＢデスクランブラーブロック、パディング削除ブロック、ＣＲＣ−８デコーダブロック、及びＢＢフレームプロセッサブロックを含むことができる。各ブロックは図３３で説明したブロックの動作と具体的な動作は異なることがあるが、基本的な役割は同一である。
図３４のアウトプットプロセッサは、後述する図５０、図５１、及び図５３において提案された機能、過程、及び／又は方法を実現する。
図３４に図示されたアウトプットプロセッサに含まれたデ−ジッタバッファブロック３４０００は、多重データパイプ間の同期化のために送信端で任意に挿入された遅延（delay）を復元されたＴＴＯ（time to output）パラメータに従って補償することができる。
また、ヌルパケット挿入ブロック３４１００は復元されたＤＮＰ（deleted null packet）情報を参考してストリーム内の除去されたヌルパケットを復元することができ、コモンデータを出力することができる。
ＴＳクロック再生ブロック３４２００は、ＩＳＣＲインプットストリーム時間レファレンス（ISCR-Input Stream Time Reference）情報を基準に出力パケットの詳細な時間同期を復元することができる。
ＴＳ再結合（recombining）ブロック３４３００は、ヌルパケット挿入ブロック３４１００から出力されたコモンデータ及びこれと関連したデータパイプを再結合して元のＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４またはｖ６）、あるいはジェネリックストリームに復元して出力することができる。ＴＴＯ、ＤＮＰ、ＩＳＣＲ情報は全てＢＢフレームヘッダを通じて取得できる。
インバンドシグナリングデコーダブロック３４４００は、データパイプの各ＦＥＣフレーム内のパディングビットフィールドを通じて送信されるインバンド物理階層シグナリング（in-band physical layer signaling）情報を復元して出力することができる。
図３４に図示されたアウトプットプロセッサは、ＰＬＳ−プリパスとＰＬＳ−ポストパスによって入力されるＰＬＳ−プリ情報及びＰＬＳ−ポスト情報を各々ＢＢデスクランブリングし、デスクランブリングされたデータに対してデコーディングを遂行し、元のＰＬＳデータを復元することができる。復元されたＰＬＳデータは受信装置内のシステム制御器（system controller）に伝達され、システム制御器は受信装置の同期化及び復調モジュール、フレームパーシングモジュール、デマッピング及びデコーディングモジュール、及びアウトプットプロセッサモジュールに必要とするパラメータを供給することができる。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
図３５は、本発明の他の実施形態に係るコーディングアンドモジュレーションモジュールを示す図である。
図３５に図示されたコーディングアンドモジュレーションモジュールは、各データパイプを通じて送信するサービスやサービスコンポーネント別にＱｏＳを調節するために、モジュールはＳＩＳＯ方式のための第１ブロック３５０００、ＭＩＳＯ方式のための第２ブロック３５１００、ＭＩＭＯ方式のための第３ブロック３５２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３５３００を含むことができる。また、本発明の一実施形態に係るコーディングアンドモジュレーションモジュールは、前述したように、設計者の意図によって各データパイプを同一に、または異なるように処理するためのブロックを含むことができる。図３５に図示された第１ブロック乃至第４ブロック３５０００−３５３００は、第１ブロック乃至第４ブロックと略同一なブロックを含んでいる。
しかしながら、第１ブロック乃至第３ブロック３５０００−３５２００に含まれたコンステレーションマッパーブロック３５０１０の機能が第１ブロック乃至第３ブロックに含まれたコンステレーションマッパーブロックの機能と異なるという点、第１ブロック乃至第４ブロック３５０００−３５３００のセルインターリーバ及び時間インターリーバの間に回転（rotation）及びＩ／Ｑインターリーバブロック３５０２０が含まれているという点、及びＭＩＭＯ方式のための第３ブロック３１２００の構成がＭＩＭＯ方式のための第３ブロックの構成が異なるという点に差がある。
図３５に図示されたコンステレーションマッパーブロック３５０１０は、入力されたビットワードを複合シンボル（complex symbol）にマッピングすることができる。
図３５に図示されたコンステレーションマッパーブロック３５０１０は、前述したように、第１ブロック乃至第３ブロック３５０００−３５２００に共通的に適用できる。
回転及びＩ／Ｑインターリーバブロック３５０２０は、セルインターリーバから出力されたセルインターリービングされたデータの各複合シンボルの同相（In-phase）と直交位相（Quadrature-phase）コンポーネントを独立的にインターリービングしてシンボル単位で出力することができる。回転及びＩ／Ｑインターリーバブロック３５０２０の入力データ及び出力シンボルの個数は２つ以上であり、これは設計者の意図によって変更可能である。また、回転及びＩ／Ｑインターリーバブロック３５０２０は同相成分に対しては、インターリービングを遂行しないこともある。
回転及びＩ／Ｑインターリーバブロック３５０２０は、前述したように、第１ブロック乃至第４ブロック３５０００−３５３００に共通的に適用できる。この場合、回転及びＩ／Ｑインターリーバブロック３５０２０がＰＬＳプリ／ポスト情報を処理するための第４ブロック３５３００に適用されるか否かは前述したプリアンブルを通じてシグナリングできる。
ＭＩＭＯ方式のための第３ブロック３５２００は、図３５に示すように、Ｑ−ブロックインターリーバブロック３５２１０、及び複合シンボル生成ブロック３５２２０を含むことができる。
Ｑ−ブロックインターリーバブロック３５２１０は、ＦＥＣエンコーダから入力を受けたＦＥＣエンコーディングが遂行されたＦＥＣブロックのパリティパート（parity part）に対して、パーミュテーション（permutation）を遂行することができる。これを通じてＬＤＰＣ Ｈマトリックスのパリティパートを情報パート（information part）と同一に環状構造（cyclic structure）に作ることができる。Ｑ−ブロックインターリーバブロック３５２１０は、ＬＤＰＣＨマトリックスのＱサイズを有する出力ビットブロックの順序をパーミュテーションした後、行（row）−列（column）ブロックインターリービングを遂行して最終ビット列を生成して出力することができる。
複合シンボル生成器ブロック３５２２０は、Ｑ−ブロックインターリーバブロック３５２１０から出力されたビット列の入力を受けて、複合シンボルにマッピングして出力することができる。この場合、複合シンボル生成器ブロック３５２２０は少なくとも２つの経路を通じてシンボルを出力することができる。これは、設計者の意図によって変更可能である。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
結果的に、図３５に示すように、本発明の他の実施形態に係るコーディングアンドモジュレーションモジュールは、各パス別に処理されたデータパイプ、ＰＬＳ−プリ情報、ＰＬＳ−ポスト情報をフレーム構造モジュールに出力することができる。
図３６は、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールを示す図である。
図３６に図示されたデマッピング及びデコーディングモジュールは、図９及び図３２で説明したデマッピング及びデコーディングモジュールの他の実施形態に該当する。また、図３６に図示されたデマッピング及びデコーディングモジュールは図３５で説明したコーディングアンドモジュレーションモジュールの逆動作を遂行することができる。
図３６に示すように、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック３６０００、ＭＩＳＯ方式のための第２ブロック３６１００、ＭＩＭＯ方式のための第３ブロック３６２００、及びＰＬＳプリ／ポスト情報を処理するための第４ブロック３６３００を含むことができる。また、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、前述したように、設計者の意図によって各データパイプを同一に、または異なるように処理するためのブロックを含むことができる。図３６に図示された第１ブロック乃至第４ブロック３６０００−３６３００は、図３２で説明した第１ブロック乃至第４ブロック３２０００−３２３００と略同一なブロックを含んでいる。
しかしながら、第１ブロック乃至第４ブロック３６０００−３６３００の時間デインターリーバ及びセルデインターリーバの間にＩ／Ｑデインターリーバ及びデローテーションブロック３６０１０が含まれているという点、第１ブロック乃至第３ブロック３６０００−３６２００に含まれたコンステレーションデマッパーブロック３６０２０の機能が図３２の第１ブロック乃至第３ブロック３２０００−３２２００に含まれたコンステレーションマッパーブロック３２０３０の機能と異なるという点、及びＭＩＭＯ方式のための第３ブロック３６２００の構成が図３２に図示されたＭＩＭＯ方式のための第３ブロック３２２００の構成が異なるという点に差がある。以下、図３２と同一なブロックに対する説明は省略し、前述した差異点を中心に説明する。
Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、図３５で説明した回転及びＩ／Ｑインターリーバブロック３５０２０の逆過程を遂行することができる。即ち、Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、送信端でＩ／Ｑインターリービングされて送信されたＩ及びＱコンポーネントに対して各々デインターリービングを遂行することができ、復元されたＩ／Ｑコンポーネントを有する複合シンボルをまたデローテーションして出力することができる。
Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０は、前述したように、第１ブロック乃至第４ブロック３６０００−３６３００に共通的に適用できる。この場合、Ｉ／Ｑデインターリーバ及びデローテーションブロック３６０１０がＰＬＳプリ／ポスト情報を処理するための第４ブロック３６３００に適用されるか否かは前述したプリアンブルを通じてシグナリングできる。
コンステレーションデマッパーブロック３６０２０は、図３５で説明したコンステレーションマッパーブロック３５０１０の逆過程を遂行することができる。即ち、コンステレーションデマッパーブロック３６０２０は、デローテーションを遂行せず、セルデインターリービングされたデータに対してデマッピングを遂行することができる。
ＭＩＭＯ方式のための第３ブロック３６２００は、図３６に示すように、複合シンボルパーシングブロック３６２１０及びＱ−ブロックデインターリーバブロック３６２２０を含むことができる。
複合シンボルパーシングブロック３６２１０は、図３５で説明した複合シンボル生成器ブロック３５２２０の逆過程を遂行することができる。即ち、複合データシンボルをパーシングし、ビットデータにデマッピングして出力することができる。この場合、複合シンボルパーシングブロック３６２１０は少なくとも２つの経路を通じて複合データシンボルの入力を受けることができる。
Ｑ−ブロックデインターリーバブロック３６２２０は、図３５で説明したＱ−ブロックインターリーバブロック３５２１０の逆過程を遂行することができる。即ち、Ｑ−ブロックデインターリーバブロック３６２２０は、行−列デインターリービングによりＱサイズブロックを復元した後、 パーミュテーションされた各ブロックの順序を元の順に復元した後、パリティデインターリービングを通じてパリティビットの位置を元の通り復元して出力することができる。
前述したブロックは設計者の意図によって省略されるか、類似または同一機能を有する他のブロックにより取替できる。
結果的に、図３６に示すように、本発明の他の実施形態に係るデマッピング及びデコーディングモジュールは、各パス別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
図３７は、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置のさらに他の構造を示した図である。
図３７の放送送信装置３７０００は、ｎｏｒｍａｔｉｖｅ ｂｌｏｃｋ及びｉｎｆｏｒｍａｔｉｖｅ ｂｌｏｃｋの両方を含む。
図３７において、実線で表示されたｂｌｏｃｋは、ｎｏｒｍａｔｉｖｅ ｂｌｏｃｋを示し、ｉｎｆｏｒｍａｔｉｖｅ ＭＩＭＯ ａｎｎｅｘが実現されるときに使用され得るｂｌｏｃｋ、すなわち、ｉｎｆｏｒｍａｔｉｖｅ ｂｌｏｃｋは、点線で表示される。
本発明の一実施形態に係る放送信号送信装置は、４個の主要ブロック、すなわち、（１）Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇブロック３７１００、（２）ＢＩＣＭブロック３７２００、（３）Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇブロック３７３００、（４）Ｗａｖｅｆｏｒｍ Ｇｅｎｅｒａｔｉｏｎブロック３７４００で構成される。
前記Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇブロックは、Ｆｒａｍｅ Ｂｕｉｌｄｉｎｇブロックで表現されることもできる。
前記Ｉｎｐｕｔ Ｆｏｒｍａｔｉｏｎｇブロック及びＢＩＣＭブロック間には、ＳＦＮ（Ｓｉｎｇｌｅ Ｆｒｅｑｕｅｎｃｙ Ｎｅｔｗｏｒｋ）分散（または、分配）インターフェース（ｄｉｓｔｒｉｂｕｔｉｏｎ ｉｎｔｅｒｆａｃｅ）３７５００が存在する。
本明細書において提案する放送信号送受信方法に適用することができるマルチプレキシング（ｍｕｌｔｉｐｌｅｘｉｎｇ）方法は、Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ（ＴＤＭ）、Ｌａｙｅｒｅｄ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ（ＬＤＭ）の２つの方法と、この２つの方法を結合した方法が使用され得る。
前記２つのｎｏｒｍａｔｉｖｅ ｍｕｌｔｉｐｌｅｘｉｎｇ方法のための放送送信システムの内部ブロック図は、図１及び図３７において説明した全体放送送信システムに対する内部ブロック図より簡単に実現されることができる。
図３８は、本発明の一実施形態に係る簡略化されたＴＤＭ放送送信システム及びＬＤＭ放送送信システムを示した図である。
具体的に、図３８ａは、簡略化されたＴＤＭ放送送信システムの一例を示し、図３８ｂは、簡略化されたＬＤＭ放送送信システムの一例を示す。
図３８ａに示されたように、ＴＤＭ放送送信システムには、４個の主要内部ブロック図が構成され、前記４個の主要内部ブロック図は、Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇブロック、ＢＩＣＭ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ ａｎｄ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ）ブロック、Ｆｏｒｍａｔｔｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇブロック、Ｗａｖｅｆｏｒｍ Ｇｅｎｅｒａｔｉｏｎブロックがある。
各ブロックについて簡略に説明すれば、データ（ｄａｔａ）は、Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇブロックに入力されてフォーマッティングされ、ＢＩＣＭブロックでＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）が適用され、ｃｏｎｓｔｅｌｌａｔｉｏｎマッピングによってマッピングされる。
また、前記ｄａｔａは、Ｆｒａｍｅ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇブロックにおいて時間及び周波数領域でＩｎｔｅｒｌｅａｖｉｎｇとＦｒａｍｅ生成が行われて、結果的に、Ｗａｖｅｆｏｒｍ Ｇｅｎｅｒａｔｉｏｎブロックでｗａｖｅｆｏｒｍが生成されて出力される。
図３８ｂに示されたように、ＬＤＭ放送送信システムには、ＴＤＭ放送送信システムにない新しいブロック、すなわち、ＬＤＭ ｉｎｊｅｃｔｉｏｎブロック３８１００が存在し、２個の別個のＩｎｐｕｔ ＦｏｒｍａｔｔｉｎｇブロックとＢＩＣＭブロックがある。
前記別個のブロック（Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇブロック及びＢＩＣＭブロック）は、各ＬＤＭ階層に対して１つずつ適用される。
前記別個のブロックは、ＬＤＭ ｉｎｊｅｃｔｉｏｎブロックでＦｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇが行われる前に結合される。
また、複数のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）チャネルは、チャネルボンディング（ｃｈａｎｎｅｌ ｂｏｎｄｉｎｇ）を介して支援される。
図３８ｂに示されたＬＤＭ（Ｌａｙｅｒｅｄ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）放送システムについてさらに具体的に説明する。
ＬＤＭは、１つのＲＦ ｃｈａｎｎｅｌで信号を送信する前に、ｄａｔａ ｓｔｒｅａｍ別に互いに異なるＭＣＳ（ｍｏｄｕｌａｔｉｏｎ ａｎｄ ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ｓｃｈｅｍｅ）が適用可能なように互いに異なるｐｏｗｅｒ ｌｅｖｅｌｓで複数のｄａｔａ ｓｔｒｅａｍｓを結合するｃｏｎｓｔｅｌｌａｔｉｏｎ ｓｕｐｅｒｐｏｓｉｔｉｏｎ技術をいう。
説明の都合上、２ ｌａｙｅｒ ＬＤＭシステムを一例に挙げて説明する。
図３８ｂに示されたように、２ ｌａｙｅｒ ＬＤＭシステムは、ｔｉｍｅ ｉｎｔｅｒｌｅａｖｉｎｇ前に、２個のＢＩＣＭ ｃｈａｉｎを結合する構成（ＬＤＭ ｉｎｊｅｃｔｉｏｎ ｂｌｏｃｋ）を含む。
各ＢＩＣＭ ｃｈａｉｎ（ｃｏｎｓｉｓｔｉｎｇ ｏｆ ａｎ ｅｎｃｏｄｅｄ ｓｅｑｕｅｎｃｅ ｍｏｄｕｌａｔｅｄ ｔｏ ａ ｃｏｎｓｔｅｌｌａｔｉｏｎ）は、１つのｌａｙｅｒとして言及されるが、１つのＰＬＰとして表現されることもできる。
２ ｌａｙｅｒは、各々ｃｏｒｅ ｌａｙｅｒ及びｅｎｈａｎｃｅｄ ｌａｙｅｒと呼ばれることができる。
前記ｃｏｒｅ ｌａｙｅｒは、前記ｅｎｈａｎｃｅｄ ｌａｙｅｒと同一であるか、またはそれよりさらにロバスト（ｒｏｂｕｓｔ）なＭＯＤＣＯＤ結合を使用しなければならない。
各ｌａｙｅｒは、互いに異なるＦＥＣ ｃｏｄｉｎｇ及びｃｏｎｓｔｅｌｌａｔｉｏｎ ｍａｐｐｉｎｇを使用できる。
一般に、ｌａｙｅｒ別のｃｏｄｅ ｌｅｎｇｔｈは同一でありうるが、ｃｏｄｅ ｒａｔｅ及びｃｏｎｓｔｅｌｌａｉｔｏｎは、互いに異なる。
前記ｃｏｒｅ ｌａｙｅｒ及びｅｎｈａｎｃｅｄ ｌａｙｅｒは、（図３８ｂに示された）ＬＤＭ ｉｎｊｅｃｔｉｏｎ ｂｌｏｃｋで互いに結合される。
また、Ｉｎｊｅｃｔｉｏｎ ｌｅｖｅｌ ｃｏｎｔｒｏｌｌｅｒは、望ましいｂｉｔ ｒａｔｅを成就する送信エネルギーを出力するために、ｃｏｒｅ ｌａｙｅｒに対比して相対的にｅｎｈａｎｃｅｄ ｌａｙｅｒのｐｏｗｅｒを減らすために使用される。
（ｃｏｒｅ ｌａｙｅｒ ｓｉｇｎａｌに対比したｅｎｈａｎｃｅｄ ｌａｙｅｒ ｓｉｇｎａｌの）ｉｎｊｅｃｔｉｏｎ ｌｅｖｅｌは、２ ｌａｙｅｒ間送信ｐｏｗｅｒの分配を可能なようにする送信パラメータである。
前記ｉｎｊｅｃｔｉｏｎ ｌｅｖｅｌを様々にすることで、各ｌａｙｅｒの送信ｒｏｂｕｓｔｎｅｓｓは変更されることができる。
また、ＬＤＭ ｉｎｊｅｃｔｉｏｎ ｂｌｏｃｋを介して結合された信号は、全体ｐｏｗｅｒ結合後に、ｐｏｗｅｒ ｎｏｒｍａｌｉｚｅｒ ｂｌｏｃｋでｎｏｒｍａｌｉｚｅｄされる。
図３９は、本発明の一実施形態に係るフレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックを示す。
フレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックは、フレームビルディング（Ｆｒａｍｅ Ｂｕｉｌｄｉｎｇ）ブロックで表現されることもできる。
フレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロック３９０００は、３個の部分、すなわち、（１）時間インターリービング（Ｔｉｍｅ ｉｎｔｅｒｌｅａｖｉｎｇ）ブロック３９１００、フレーミング（Ｆｒａｍｉｎｇ）ブロック３９２００、周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロック３９３００で構成される。
Ｔｉｍｅ ｉｎｔｅｒｌｅａｖｉｎｇとＦｒａｍｉｎｇブロックへの入力は、複数のＰＬＰｓ（Ｍ−ＰＬＰｓ）を含むことができる。
しかし、Ｆｒａｍｉｎｇ Ｂｌｏｃｋの出力は、ｆｒａｍｅに配列されたＯＦＤＭ ｓｙｍｂｏｌｓである。Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒは、ＯＦＤＭ ｓｙｍｂｏｌｓ上で動作する。
前記Ｆｒａｍｉｎｇブロック３９２００は、ｉｎｐｕｔを１つまたはそれ以上のＰＬＰとｏｕｔｐｕｔｓ ｓｙｍｂｏｌｓに出力する。ここで、ｉｎｐｕｔは、ｄａｔａ ｃｅｌｌｓを表す。
また、前記Ｆｒａｍｉｎｇブロックは、ｐｒｅａｍｂｌｅ ｓｙｍｂｏｌｓとしてよく知られた１つまたはそれ以上のｓｐｅｃｉａｌ ｓｙｍｂｏｌｓを生成する。
前記ｓｐｅｃｉａｌ ｓｙｍｂｏｌｓは、Ｗａｖｅｆｏｒｍ Ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋで同じプロセシングを経験する（ｕｎｄｅｒｇｏ）。
図４０は、本発明の一実施形態が適用され得るＡＴＳＣ ３．０フレーム（ｆｒａｍｅ）構造の一例を示した図である。
図４０に示すように、ＡＴＳＣ ３．０ ｆｒａｍｅ（４００００）は、３個の部分、すなわち、（１）ｂｏｏｔｓｔｒａｐ（４０１００）、（２）ｐｒｅａｍｂｌｅ（４０２００）、（３）ｄａｔａ ｐａｙｌｏａｄ（４０３００）で構成される。
前記３個の部分の各々は、１つまたはそれ以上のｓｙｍｂｏｌｓを含む。
具体的に、Ｐｒｅａｍｂｌｅ ｓｙｍｂｏｌｓは、後続するｄａｔａ ｓｙｍｂｏｌｓに対するＬ１ ｓｉｇｎａｌｉｎｇ ｄａｔａを送信する。
すなわち、前記Ｌ１ ｓｉｇｎａｌｉｎｇ ｄａｔａは、ｄａｔａ ｓｙｍｂｏｌｓと関連した情報を含み、前記ｄａｔａ ｓｙｍｂｏｌｓは、前記Ｌ１ ｓｉｇｎａｌｉｎｇ ｄａｔａの次にくる（または、位置する）。
前記ｐｒｅａｍｂｌｅ ｓｙｍｂｏｌｓは、ｂｏｏｔｓｔｒａｐの次に、そして特定ｄａｔａ ｓｙｍｂｏｌｓ以前にｄｉｒｅｃｔｌｙ発生する。
前記ｄａｔａ ｓｙｍｂｏｌｓは、ｆｒａｍｅ内のｄａｔａを送信する。
前記ｄａｔａ ｓｙｍｂｏｌｓは、ｐｒｅａｍｂｌｅ ｓｙｍｂｏｌｓの次に、そして次のｂｏｏｔｓｔｒａｐ前にｄｉｒｅｃｔｌｙ発生する。
Ｌ１ ｓｉｇａｎｌｉｎｇは、物理階層パラメータ（ｐｈｙｓｉｃａｌ ｌａｙｅｒ ｐａｒａｍｅｔｅｒｓ）を構成する（または、設定する、ｃｏｎｆｉｇｕｒ）ために必要な情報を提供する。
「Ｌ１」の用語は、Ｌａｙｅｒ−１を言及するものであって、ＩＳＯ ７ ｌａｙｅｒ ｍｏｄｅｌの最も低い階層をいう。
前記Ｌ１ ｓｉｇｎａｌｉｎｇは、ｐｒｅａｍｂｌｅに含まれる。
前記Ｌ１−ｓｉｇｎａｌｉｎｇは、２個の部分、すなわち、（１）Ｌ１−ｓｔａｔｉｃ及び（２）Ｌ１−ｄｙｎａｍｉｃで構成される。
Ｌ１−ｓｔａｔｉｃは、ｆｒａｍｅを完成するのに静的な（ｓｔａｔｉｃ）システムの最も基本的なｓｉｇｎａｌｉｎｇ情報を送信し、また、Ｌ１−ｄｙｎａｍｉｃをデコーディングするために必要なパラメータを定義する。
Ｌ１−ｄｙｎａｍｉｃは、Ｌ１−ｄｙｎａｍｉｃをデコーディングするために要求される情報及びｄａｔａ ｃｏｎｔｅｘｔを具体化する。
Ｌ１−ｓｔａｔｉｃ ｓｉｇｎａｌｉｎｇの長さは、２００ｂｉｔｓで固定され、Ｌ１−ｄｙｎａｍｉｃ ｓｉｇｎａｌｉｎｇの長さは、様々に定義されることができる。
下記の表３４は、Ｌ１−ｓｔａｔｉｃ情報フォーマットの一例を表し、Ｌ１−ｓｔａｔｉｃに対するｐａｒａｍｅｔｅｒは、常に「Ｌ１Ｓ＿」に予め決められる。
前記ｂｏｏｔｓｔｒａｐ（４０１００）についてさらに具体的に説明する。
Ｂｏｏｔｓｔｒａｐは、ｕｎｉｖｅｒｓａｌ ｅｎｔｒｙ ｐｏｉｎｔをＡＴＳＣ ｗａｖｅｆｏｒｍに提供する。
前記ｂｏｏｔｓｔｒａｐは、全ての放送受信装置に知られた固定された構成（例：ｓａｍｐｌｉｎｇ ｒａｔｅ、ｓｉｇｎａｌ ｂａｎｄｗｉｄｔｈ、ｓｕｂｃａｒｒｉｅｒ ｓｐａｃｉｎｇ、ｔｉｍｅ ｄｏｍａｉｎ ｓｔｒｕｃｔｕｒｅ）で定義される。
前記ｂｏｏｔｓｔｒａｐの一般的な構造の場合、ｂｏｏｔｓｔｒａｐ ｓｉｇｎａｌは、Ｐｏｓｔ−Ｂｏｏｔｓｔｒａｐ Ｗａｖｅｆｏｒｍの前に位置する。
前記Ｐｏｓｔ−Ｂｏｏｔｓｔｒａｐ Ｗａｖｅｆｏｒｍは、ｆｒａｍｅの残りの部分を意味する。
すなわち、前記ｂｏｏｔｓｔｒａｐの次にｐｒｅａｍｂｌｅが位置し得る。
前記ｂｏｏｔｓｔｒａｐは、複数のシンボルを含み、同期シンボルから始まる。
前記同期シンボルは、ｓｅｒｖｉｃｅ ｄｉｓｃｏｖｅｒｙ、ｃｏａｒｓｅ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ、ｆｒｅｑｕｅｎｃｙ ｏｆｆｓｅｔ ｅｓｔｉｍａｔｉｏｎ、及びｉｎｉｔｉａｌ ｃｈａｎｎｅｌ ｅｓｔｉｍａｔｉｏｎを可能なようにするためにｆｒａｍｅ区間毎の開始に位置する。
前記ｂｏｏｔｓｔｒａｐは、（初期）同期シンボルを含んで４個のシンボルを含む。
Ｂｏｏｔｓｔｒａｐ ｓｙｍｂｏｌ １に対するｓｉｇｎａｌｉｎｇ ｆｉｅｌｄは、ｅａｓ＿ｗａｋｅ＿ｕｐ情報、ｓｙｓｔｅｍ＿ｂａｎｄｗｉｄｔｈ情報、ｍｉｎ＿ｔｉｍｅ＿ｔｏ＿ｎｅｘｔ情報などを含む。
前記ｅａｓ＿ｗａｋｅ＿ｕｐ情報は、ｅｍｅｒｇｅｎｃｙがあるか否かを表す情報をいう。
ｓｙｓｔｅｍ＿ｂａｎｄｗｉｄｔｈ情報は、現在ＰＨＹ階層ｆｒａｍｅのｐｏｓｔ−ｂｏｏｔｓｔｒａｐ部分のために使用されるｓｙｓｔｅｍ ｂａｎｄｗｉｄｔｈを表す情報である。
ｍｉｎ＿ｔｉｍｅ＿ｔｏ＿ｎｅｘｔ情報は、現在ｆｒａｍｅのｍａｊｏｒ ｖｅｒｓｉｏｎ ｎｕｍｂｅｒとｍｉｎｏｒ ｖｅｒｓｉｏｎ ｎｕｍｂｅｒとを同一にマッチングする次のｆｒａｍｅまでの最小時間間隔を表す情報である。
Ｂｏｏｔｓｔｒａｐ ｓｙｍｂｏｌ ２に対するｓｉｇｎａｌｉｎｇ ｆｉｅｌｄは、ｂｓｒ＿ｃｏｅｆｆｉｃｉｅｎｔ情報を含む。
前記ｂｓｒ＿ｃｏｅｆｆｉｃｉｅｎｔ情報は、（現在ＰＨＹ階層ｆｒａｍｅの）Ｓａｍｐｌｅ Ｒａｔｅ Ｐｏｓｔ−Ｂｏｏｔｓｔｒａｐが（Ｎ＋１６）＊０．３８４ＭＨｚであることを表す情報である。
ここで、Ｎは、０から８０の範囲にあるｓｉｇｎａｌｉｎｇされる値である。
Ｂｏｏｔｓｔｒａｐ ｓｙｍｂｏｌ ２に対するｓｉｇｎａｌｉｎｇ ｆｉｅｌｄは、ｐｒｅａｍｂｌｅ＿ｓｔｒｕｃｔｕｒｅ情報を含む。
前記ｐｒｅａｍｂｌｅ＿ｓｔｒｕｃｔｕｒｅ情報は、最後のｂｏｏｔｓｔｒａｐ ｓｙｍｂｏｌの次に位置する１つまたはそれ以上のＲＦ ｓｙｍｂｏｌｓの構造をシグナリングする情報を表す。
周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ：ＦＩ）
次に、周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）についてさらに説明する。
ＦＩは、周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）または周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）を意味する用語として使用されることができる。
ＦＩは、１つのＯＦＤＭ ｓｙｍｂｏｌで動作し、周波数領域（ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ）で発生するｅｒｒｏｒ ｂｕｒｓｔｓを分離するために使用される。
ＦＩの使用可否は、Ｌ１Ｓ＿Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒのｓｉｇｎａｌｉｎｇによって選択されることができる。
前記Ｌ１Ｓ＿Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒフィールドは、前述したように、ＡＴＳＣ ３．０ ｆｒａｍｅのｐｒｅａｍｂｌｅに含まれる。
ＦＩのｉｎｐｕｔ ｃｅｌｌｓ（すなわち、ｆｒａｍｉｎｇブロックのｏｕｔｐｕｔ ｃｅｌｌｓ）は、
に定義される。
前記
は、ｆｒａｍｅ ｍのｓｙｍｂｏｌ ｌ
のｃｅｌｌ ｉｎｄｅｘ ｑを表す。
ＦＩは、Ｆｒａｍｅ ｂｕｉｌｄｅｒ（または、Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックの出力ｖｅｃｔｏｒ、すなわち、
をプロセシングする。
それぞれのＦＩは、ｗｉｒｅ ｐｅｒｍｕｔａｔｉｏｎを有するｂａｓｉｃ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ（または、ｍａｉｎ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ）及びｏｆｆｓｅｔ ａｄｄｉｔｉｏｎ ｂｌｏｃｋを有するｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒで構成される。
住所確認（Ａｄｄｒｅｓｓ ｃｈｅｃｋ）ブロックは、生成されたｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓ値を認証し、前記ｏｆｆｓｅｔ ａｄｄｉｔｉｏｎ ｂｌｏｃｋは、前記ａｄｄｒｅｓｓ ｃｈｅｃｋブロックの次に位置する。
前記住所確認（Ａｄｄｒｅｓｓ ｃｈｅｃｋ）ブロックは、Ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋブロックまたはＭｅｍｏｒｙ ａｄｄｒｅｓｓ ｃｈｅｃｋブロックと呼ばれることができる。
前記ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒは、ｓｙｍｂｏｌ ｐａｉｒ毎に発生される（ａｃｃｏｍｐｌｉｓｈｅｄ）ことができる。
一例として、ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｖａｌｕｅは、２個の連続的なｓｙｍｂｏｌｓ（２ｌ及び２ｌ＋１）に対しては、一定である。
以下、本明細書において提案する周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ：ＦＩ）手順及び周波数インターリーバ（ＦＩ）オン／オフ（Ｏｎ／Ｏｆｆ）動作モード（ｍｏｄｅ）を支援する方法について説明する。
周波数インターリーバ（ＦＩ）オン／オフ（Ｏｎ／Ｏｆｆ）動作モード
まず、本明細書において提案するＦＩオン／オフ動作モードを支援する方法について関連図面を参照して説明する。
図４１は、図７のフレームビルディングブロックのさらに他の一例を示した図である。
図４１のフレームビルディングブロック４１０００は、図３９のフレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックのさらに他の一例を示す内部ブロック図でありうる。
すなわち、図４１は、本明細書において提案する未来放送システム（ｆｕｔｕｒｅ ｂｒｏａｄｃａｓｔｉｎｇ ｓｙｓｔｅｍ）のブロックインターリーバ（ｂｌｏｃｋ ｉｎｔｅｒｌｅａｖｅｒ、４１１００）に相応する任意周波数インターリーバ（ｒａｎｄｏｍ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）を含むフレームビルディングブロック（または、フレーミング及びインターリービングブロック）の一例を示す。
前記ブロックインターリーバは、周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）、任意周波数インターリーバなどのような意味として解釈されるか、表現されることができる。
図４１に示された周波数インターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）は、送信フレーム（ｆｒａｍｅ）の単位となる送信ブロック（ｂｌｏｃｋ）内のセル（ｃｅｌｌ）を周波数軸としてインターリービング（ｉｎｔｅｒｌｅａｖｉｎｇ）することにより、追加的な周波数ダイバーシティゲイン（ｆｒｅｑｕｅｎｃｙ ｄｉｖｅｒｓｉｔｙ ｇａｉｎ）を得る。
特に、本明細書では、放送送信装置で（具体的に、周波数インターリーバで）ＯＦＤＭシンボル毎に互いに異なるインターリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ）を適用し、さらに、複数個のＯＦＤＭシンボルで構成されたフレーム（ｆｒａｍｅ）毎にインターリービングシード（ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ）を異なるように適用する周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）の動作に対して提供する。
図４１に示されたように、本明細書は、任意の周波数インターリーバ（ｒａｎｄｏｍ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）のオン／オフ（ｏｎ／ｏｆｆ）動作モードを支援する方法を提供する。
ＦＩのオン／オフ動作モードを支援する方法に対しては、ＦＩモード情報（ＦＩ＿ＭＯＤＥ情報、４１２００）及び図４２を参照してさらに具体的に説明する。
図４２は、本発明の一実施形態が適用され得るプリアンブル（Ｐｒｅａｍｂｌｅ）フォーマットの一例を示した図である。
図４２に示されたように、プリアンブル（ｐｒｅａｍｂｌｅ、４２０００）は、周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報４２１００を含む。
前記プリアンブルは、前述したＡＴＳＣ ３．０ ｆｒａｍｅに含まれ、ｂｏｏｔｓｔｒａｐの次に、そしてｄａｔａ ｐａｙｌｏａｄ以前に位置する。
前記ＡＴＳＣ ３．０ ｆｒａｍｅの構造及び関連した説明は、前述した図４０を参照する。
すなわち、前記ＦＩ＿ｍｏｄｅ情報は、ｐｒｅａｍｂｌｅ内に含まれるＬ１ ｓｉｇｎａｌｉｎｇに含まれることができる。
前記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができる。
ここで、前記ＦＩ＿ｍｏｄｅ情報は、前記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。
前記プリアンブルに含まれるＦＩ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）モード（ＦＩ＿ＭＯＤＥ）情報は、ＦＩの利用可能可否を表す情報を表す。
ＦＩの利用可能可否は、ＯＮまたはＯＦＦで表示されることができる。
すなわち、前記ＦＩモード情報は、ＦＩがＯＮされているか、またはＯＦＦされているかを表す情報であって、１ｂｉｔで表現されることができる。
前記ＦＩモードがＯＮに設定された場合（または、ＦＩモードがＯＮであることを表す場合）、セルマッパーから出力されるｄａｔａ ｃｅｌｌｓは、ＦＩを介してＯＦＤＭ ｓｙｍｂｏｌ単位で周波数インターリービングが行われる。
前記ＦＩモード情報は、ＦＩモードシグナリング（ｓｉｇｎａｌｉｎｇ）で表現されることもできる。
一例として、前記ＦＩモード情報が「１」に設定された場合、ＦＩがＯＮされていることを表し、これと反対に、ＦＩモード情報が「０」に設定された場合、ＦＩがＯＦＦされていることを表すことができる。
さらに具体的に、前記ＦＩモード情報は、前記フレーム内のＬ１ ｓｉｇｎａｌｉｎｇを介して送信されることができる。
ここで、プリアンブルシンボル（等）は、前記プリアンブルシンボル（等）の次にくるデータシンボル（等）のためのＬ１ ｓｉｇｎａｌｉｎｇ ｄａｔａを送信する。
前記プリアンブルシンボル（等）は、ブートストラップ（ｂｏｏｔｓｔｒａｐ）その後に位置し、データシンボル（等）前に位置する。
前記Ｌ１ ｓｉｇｎａｌｉｎｇは、物理階層パラメータを構成するための必要情報を提供するものであって、Ｌ１は、ＩＳＯ ７ ｌａｙｅｒモデルの最も低い階層に該当するＬａｙｅｒ−１を意味する。
また、前記Ｌ１ ｓｉｇｎａｌｉｎｇは、前記プリアンブルに含まれ、２つの部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）で構成される。
図４３は、図３１のフレームパーシング（Ｆｒａｍｅ Ｐａｒｓｉｎｇ）ブロックのさらに他の内部ブロック図を示した図である。
図４３のフレームパーシングブロック４３０００は、デフレーミング及びデインターリービング（Ｄｅｆｒａｍｉｎｇ ＆ Ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
すなわち、図４３は、本明細書において提案する未来放送システム（ｆｕｔｕｒｅ ｂｒｏａｄｃａｓｔｉｎｇ ｓｙｓｔｅｍ）のブロックデインターリーバ（ｂｌｏｃｋ ｄｅｉｎｔｅｒｌｅａｖｅｒ、４３１００）に相応する任意周波数デインターリーバ（ｒａｎｄｏｍ ｆｒｅｑｕｅｎｃｙ ｄｅｉｎｔｅｒｌｅａｖｅｒ）を含むフレームパーシングブロックの一例を示す。
前記ブロックデインターリーバは、周波数デインターリーバ（Ｆｒｅｑｕｅｎｃｙ Ｄｅｉｎｔｅｒｌｅａｖｅｒ）、任意周波数デインターリーバなどのような意味として解釈されるか、表現されることができる。
図４３に示されたように、ＦＩモード（ＦＩ＿ＭＯＤＥ）情報またはＦＩモードｓｉｇｎａｌｉｎｇは、図４２において説明したように、ＦＩのＯｎまたはＯｆｆ動作モードを表す情報をいう。
すなわち、前記ＦＩモード情報４３２００は、ＦＩの利用可能可否を表す。
前記ＦＩモード情報は、ｆｒａｍｅに含まれ、具体的に、前記ｆｒａｍｅのプリアンブルに含まれる。
また、前記ＦＩモード情報は、前記プリアンブルのＬ１ ｓｉｇｎａｌｉｎｇに含まれる。
前記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができ、前記ＦＩ＿ｍｏｄｅ情報は、前記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。
ここで、前記ＦＩ＿ＭＯＤＥ情報がＦＩ ＭＯＤＥの「ｏｎ」を表す場合、放送受信装置は、周波数デインターリーバで周波数デインターリービング（ｆｒｅｑｕｅｎｃｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）、すなわち、放送送信装置の周波数インターリーバで行った周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）過程の逆過程を行うことにより、元のデータ順序になるように復元する。
図４２及び図４３において説明したように、本明細書において提案するＦＩ＿ｍｏｄｅ情報の運営は、放送システムでＦＤＭ（Ｆｒｅｑｕｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）を支援するために必須な情報に該当する。
放送システムでＦＤＭ方式を支援する場合、放送送信装置は、特定周波数バンド（ｂａｎｄ）別にＰＬＰ及び／又はデータを送信できるようになる。
したがって、ＰＬＰまたはｄａｔａをＦＤＭに送信する場合、隣接チャネル（または、隣接ｆｒｅｑｕｅｎｃｙ ｂａｎｄ）に劣悪なｆｒｅｑｕｅｎｃｙ ｅｄｇｅ部分を介して前記ＰＬＰまたはデータが送信されることによって発生できる性能劣化を減らすためにＦＩをｏｆｆさせる。
具体的に、（ＦＤＭ方式で）特定周波数バンド（ｂａｎｄ）を用いて重要度の高い（または、ｈｉｇｈ ｑｕａｌｉｔｙ）ＰＬＰまたはデータを送信するとき、ＦＩ動作が行われる場合、前記特定周波数バンド（ｂａｎｄ）全帯域にＰＬＰまたはデータが散在するようになり、隣接チャネルに影響され得るｆｒｅｑｕｅｎｃｙ ｅｄｇｅ部分で性能劣化が発生するようになる。
したがって、本明細書において提案するＦＩ動作をＯｎまたはＯｆｆさせるＦＩ ｍｏｄｅ情報の運営を介してＦＩ動作をｏｆｆさせることにより、ＦＤＭを結果的に支援できるようになるという効果がある。
周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ：ＦＩ）方法
次に、本明細書において提案する周波数インターリービング（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ）方法について関連図面を参照して具体的に説明する。
後述する周波数インターリービング方法は、前述したプリアンブルに含まれるＦＩモード情報値が、ＦＩモードが「ＯＮ」されたことを表す場合に行われる。
前述したように、図７のセルマッパー（ｃｅｌｌ ｍａｐｐｅｒ）の基本的な機能は、ＤＰｓ（または、ＰＬＰｓ）、ＰＬＳ ｄａｔａの各々に対するｄａｔａ ｃｅｌｌｓを１つの信号フレーム内のＯＦＤＭシンボルの各々に該当するａｃｔｉｖｅ ＯＦＤＭ ｃｅｌｌｓのアレイ（ａｒｒａｙｓ）にマッピングすることである。
前述したように、ブロックインターリーバは、１つのＯＦＤＭシンボルで動作することができ、前記セルマッパーから受信されるセルを任意にインターリービングすることにより、周波数ダイバーシティを提供できる。
すなわち、１つのＯＦＤＭシンボルで動作するブロックインターリーバの目的は、フレーム構造モジュール（または、フレームビルディングモジュールあるいはフレーミング＆インターリービングモジュール）から受信されるデータセルを任意にインターリービングすることにより、周波数ダイバーシティ（ｆｒｅｑｕｅｎｃｙ ｄｉｖｅｒｓｉｔｙ）を提供することである。
１つの信号フレーム（または、１つのフレーム）で最大インターリービングゲインを得るために、２個の連続的なＯＦＤＭシンボルで構成されるＯＦＤＭシンボル対（ｐａｉｒ）に対して他のインターリービング−シード（ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄ）が使用される。
図４１において説明したブロックインターリーバは、信号フレームの単位となる送信ブロック内のセルをインターリービングして追加的なダイバーシティゲインを取得できる。
前述したように、前記ブロックインターリーバは、フリケンシインターリーバまたは任意の周波数インターリーバと呼ぶことができ、これは、設計者の意図によって変更可能である。
本発明の一実施形態に係るブロックインターリーバは、少なくとも１つ以上のＯＦＤＭシンボルに対して互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを適用するか、複数のＯＦＤＭシンボルを含むフレームに対して互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを適用することを一実施形態とすることができる。
前記フリケンシインターリービング方法は、ｒａｎｄｏｍ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇ（ｒａｎｄｏｍ ＦＩ）と呼ばれることができる。
また、前記ｒａｎｄｏｍ ＦＩは、複数個のＯＦＤＭシンボルを含む信号フレームが複数個含まれたスーパーフレーム構造に適用されることを一実施形態とすることができる。
すなわち、本明細書において提案する放送信号送信装置または放送信号送信装置内の周波数インターリーバは、少なくとも１つ以上のＯＦＤＭシンボル、すなわち、各ＯＦＤＭシンボルまたはｐａｉｒされた２個のＯＦＤＭシンボル（ｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボル）毎に互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ（または、ｉｎｔｅｒｌｅａｖｉｎｇ ｐａｔｔｅｒｎ）を適用してｒａｎｄｏｍ ＦＩを行うことにより、周波数ダイバーシティ（ｆｒｅｑｕｅｎｃｙ ｄｉｖｅｒｓｉｔｙ）を取得できる。
また、本発明の一実施形態に係るフリケンシインターリーバは、各信号フレーム毎に互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを適用してｒａｎｄｏｍ ＦＩを行うことにより、追加的なｆｒｅｑｕｅｎｃｙ ｄｉｖｅｒｓｉｔｙを取得できる。
したがって、本明細書において提案する放送信号送信装置またはフリケンシインターリーバは、２個のメモリバンク（ｍｅｍｏｒｙ ｂａｎｋ）を利用して連続した一対のＯＦＤＭシンボル（ｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボル）単位でフリケンシインターリービングを行うピング−ポング（ｐｉｎｇ−ｐｏｎｇ）フリケンシインターリーバ構造を有することができる。
以下、本明細書において提案するフリケンシインターリーバのインターリービング動作は、ｐａｉｒ−ｗｉｓｅ ｓｙｍｂｏｌ ＦＩ（または、ｐａｉｒ−ｗｉｓｅ ＦＩ）またはｐｉｎｇ−ｐｏｎｇ ＦＩ（ｐｉｎｇ−ｐｏｎｇ ｉｎｔｅｒｌｅａｖｉｎｇ）と呼ばれることができる。
上述したインターリービング動作は、ｒａｎｄｏｍ ＦＩの実施形態に該当し、呼称は、設計者の意図によって変更可能である。
偶数番目（ｅｖｅｎ）のｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボルと奇数番目（ｏｄｄ）のｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボルとは、互いに異なるＦＩメモリバンクを介して不連続的にインターリービングされることができる。
また、前記フリケンシインターリーバは、各メモリバンクに入力される連続した一対のＯＦＤＭシンボルに対して任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを使用してｒｅａｄｉｎｇ及びｗｒｉｔｉｎｇ動作を同時に行うことができる。具体的な動作については、後述する。
また、スーパーフレーム内の全てのＯＦＤＭシンボルを合理的かつ効率的にインターリービングするための論理的なフリケンシインターリービング動作として、本明細書では、基本的にｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄが一対のＯＦＤＭシンボル単位で変化されることを一実施形態とすることができる。
この場合、本明細書のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄは、任意のｒａｎｄｏｍ発生器または複数個のｒａｎｄｏｍ発生器の組合せで構成されたｒａｎｄｏｍ発生器で発生されることを一実施形態とすることができる。
また、本明細書は、効率的なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ変化のために、１つのメインｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄをｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成することを一実施形態とすることができる。
この場合、ｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇ ｒｕｌｅは、ＯＦＤＭシンボルと信号ｆｒａｍｅ単位を考慮して階層的に定義されることができる。これは、設計者の意図によって変更可能であり、具体的な内容は、後述する。
また、本明細書において提案する放送信号受信装置は、上述したｒａｎｄｏｍ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｉｎｇの逆過程を行うことができる。
この場合、本発明の一実施形態に係る放送信号受信装置または放送信号受信装置のフリケンシデインターリーバは、ｄｏｕｂｌｅ−ｍｅｍｏｒｙを使用するｐｉｎｇ−ｐｏｎｇ構造を使用せずに、連続した入力ＯＦＤＭシンボルに対してｓｉｎｇｌｅ−ｍｅｍｏｒｙでｄｅｉｎｔｅｒｌｅａｖｉｎｇを行うことができる。したがって、フリケンシデインターリーバは、メモリの使用効率性を増加させることができる。
また、前記フリケンシデインターリーバでｒｅａｄｉｎｇ及びｗｒｉｔｉｎｇ動作は依然として要求され、ｓｉｎｇｌｅ−ｍｅｍｏｒｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇ動作と呼ばれることができる。
したがって、前記ｓｉｎｇｌｅ−ｍｅｍｏｒｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇ方法は、メモリ使用の側面で極めて効率的である。
図４４は、本発明の一実施形態に係る周波数インターリーバの動作を示した図である。
図４４は、放送信号送信装置で２個のメモリバンクを使用する周波数インターリーバの基本的な動作を例示し、放送信号受信装置で１つのメモリデインターリービング（ｓｉｎｇｌｅ−ｍｅｍｏｒｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）動作を可能なようにする。
前述したように、本明細書において提案するフリケンシインターリーバは、ｐｉｎｇ−ｐｏｎｇ ｉｎｔｅｒｌｅａｖｉｎｇ ｏｐｅｒａｔｉｏｎを行うことができる。
典型的に、ｐｉｎｇ−ｐｏｎｇ ｉｎｔｅｒｌｅａｖｉｎｇ動作は、２個のメモリバンクにより成就（または、達成）されることができる。
本明細書において提案するＦＩ動作において、２個のメモリバンクは、それぞれのｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌに関するものである。
周波数インターリービングに対する最大メモリＲＯＭサイズは、最大ＦＦＴサイズの約２倍に該当する。
放送信号送信装置において、前記ＲＯＭサイズの増加は、放送信号受信装置に比べて重要度が少し低い傾向がある。
前述したように、偶数番目のｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボルと奇数番目のｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボルとは、互いに異なるＦＩ ｍｅｍｏｒｙ−ｂａｎｋを介して不連続的にインターリービングされることができる。
すなわち、１番目（偶数のインデックスを有する）のｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌが１番目のメモリバンクでインターリービングされることに対し、２番目（奇数のインデックスを有する）のｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌは、２番目のメモリバンクでインターリービングされる。
それぞれのｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌに対して、１つのインターリービングシードが使用される。
前記インターリービングシードとｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ（または、ｗｒｉｔｉｎｇ−ｒｅａｄｉｎｇ）動作に基づいて、２個のＯＦＤＭシンボルは、連続的にインターリービングされる。
本明細書において提案するｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ動作は、衝突無しで同時に成就されることができる。
図４４に示されたように、フリケンシインターリーバは、ｄｅｍｕｘ（４４０００）、２個のメモリバンク（ｍｅｍｏｒｙ ｂａｎｋ−Ａ（４４１００）及びｍｅｍｏｒｙ ｂａｎｋ−Ｂ（４４２００））並びにｍｕｘ（４４３００）を含むことができる。
まず、フリケンシインターリーバは、ｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌ ＦＩのために、連続的な入力ＯＦＤＭシンボルでＤＥＭＵＸ（４４０００）を介してデマルチプレキシングプロセシングを行うことができる。
その後、前記フリケンシインターリーバは、１つのインターリービングシードを有して各メモリバンクＡ及びメモリバンクＢでｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ ＦＩ動作を行う。
図４４に示されたように、２個のメモリバンク（Ａ及びＢ）は、各ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒのために使用される。
２番目（奇数のインデックスを有する）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒがメモリバンク−Ｂでインターリービングされることに対し、１番目（偶数のインデックスを有する）のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒは、メモリバンク−Ａでインターリービングされる。前記メモリバンクＡ及びＢでの動作は、互いに変わることもできる。
その後、前記フリケンシインターリーバは、連続的なＯＦＤＭシンボル送信のために、ｐｉｎｇ−ｐｏｎｇ ＦＩ ｏｕｔｐｕｔｓでＭＵＸ（４４３００）を介してマルチプレキシングプロセシングを行うことができる。
図４５は、本発明の一実施形態に係るＭＵＸ及びＤＥＭＵＸ方法に対する基本的なスイッチモデル（ｂａｓｉｃ ｓｗｉｔｃｈ ｍｏｄｅｌ）を示す。
図４５は、上述したｐｉｎｇ−ｐｏｎｇ ＦＩ構造でｍｅｍｏｒｙ−ｂａｎｋ−Ａ及びＢの入出力に適用されたＤＥＭＵＸとＭＵＸの簡単な動作を示す。
ＤＥＭＵＸ及びＭＵＸは、各々連続的な入力ＯＦＤＭシンボルをインターリービングされるように制御し、出力ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒが送信されるように制御することができる。
ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ毎に対して互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄが使用される。
図４５に示されたように、ＤＥＭＵＸ及びＭＵＸは、下記の数式により各々ＦＩ ｉｎｐｕｔ及びＦＩ ｏｕｔｐｕｔを出力する。
ここで、ｍｏｄはｊ＝０、１、…，
に対するｍｏｄｕｌｏ動作を表し、
は、１つのフレーム内のＯＦＤＭ ｓｙｍｂｏｌの個数を表す。
以下において、本発明の一実施形態に係るフリケンシインターリービングのｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ ｏｐｅｒａｔｉｏｎを説明する。
前記フリケンシインターリーバは、１番目及び２番目のＯＦＤＭシンボルに対して各々１つのインターリービングシードを選択または使用することができ、ｗｒｉｔｉｎｇ及びｒｅａｄｉｎｇ動作に前記インターリービングシードを使用することができる。
すなわち、前記フリケンシインターリーバは、選択された１つの任意ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄをｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボルの１番目のＯＦＤＭシンボルに対しては、ｗｒｉｔｉｎｇする動作に使用し、２番目のＯＦＤＭシンボルに対しては、ｒｅａｄｉｎｇ動作に使用することにより、効果的にｉｎｔｅｒｌｅａｖｉｎｇすることができる。
したがって、事実上、２個の互いに異なるインターリービングシードが２個のＯＦＤＭシンボルに各々適用されるように見えることができる。
本明細書において提案するｒｅａｄｉｎｇ−ｗｒｉｔｉｎｇ動作の具体的な内容は、下記のとおりである。
１番目のＯＦＤＭシンボルに対して、本発明の一実施形態に係るフリケンシインターリーバは、（インターリービングシードによって）メモリに任意にｗｒｉｔｉｎｇを行うことができ、その後、ｌｉｎｅａｒ ｒｅａｄｉｎｇを行うことができる。
２番目のＯＦＤＭシンボルに対して、本発明の一実施形態に係るフリケンシインターリーバは、前記１番目のＯＦＤＭシンボルに対するｌｉｎｅａｒ ｒｅａｄｉｎｇ動作によって影響を受け、同時にメモリにｌｉｎｅａｒ ｗｒｉｔｉｎｇを行うことができる。
また、本発明の一実施形態に係るフリケンシインターリーバは、以後、インターリービングシードによって任意にｒｅａｄｉｎｇを行うことができる。
前述したように、本発明の一実施形態に係る放送信号送信装置は、複数個の信号フレームを時間軸上に連続的に送信することができる。
本発明では、所定時間の間送信される信号フレームの集合をスーパーフレームと呼ぶことができる。
したがって、１つのスーパーフレームには、Ｎ個の信号フレームが含まれ得るし、各信号フレームは、複数個のＯＦＤＭシンボルを含むことができる。
図４６は、本発明の一実施形態に係るメモリバンクの動作を示す。
図４４及び図４５において説明したように、２個のメモリバンクは、上述した過程を介して発生された任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを各ｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌに適用することができる。
また、各メモリバンクは、ｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌ毎にｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを変更できる。
上述した各メモリバンクでｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄの変更方法については、数式１３乃至１６を介してさらに説明する。
数式１３は、１番目のＯＦＤＭ ｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒの（ｊ ｍｏｄ ２）＝０を満たすＯＦＤＭ ｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄと関連した数式を表す。
前記数式１３において、ｉ＝０、１、…、
、ｋ＝０、１、…、
を意味する。
前記数式１３は、ｊ番目のｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌに対して
に該当するｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅを用いてＦＩで周波数インターリービングを行って出力される出力値
を表す式である。数式１３において、
で表現されることもできる。
Ｒａｎｄｏｍ ｓｅｑｕｅｎｃｅは、ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒまたはｒａｎｄｏｍ ｍａｉｎ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒで生成されることができる。
前記
は、下記の数式１４で定義されることができる。
また、
は、ｊ番目のｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌで使用されるｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒにより生成されるｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔを表す。
すなわち、
は、シンボルオフセットであって、ｃｙｃｌｉｃ ｓｈｉｆｔｉｎｇ ｖａｌｕｅと呼ぶことができ、ｓｕｂ ＰＲＢＳ（Ｐｓｅｕｄｏ−Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｅｑｕｅｎｃｅ）に基づいて生成されることができる。具体的な内容は、後述する。
前記
は、下記の数式１５で定義されることができる。
前記数式１４及び１５においてｌ＝０、ｌ＜
、ｌ＝ｌ＋２を満たす。
下記の数式１６は、２番目のＯＦＤＭ ｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒの（ｊ ｍｏｄ ２）＝１を満たすＯＦＤＭ ｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄと関連した数式を表す。
前記数式１６において、ｉ＝０、１、…、
、ｋ＝０、１、…、
を意味する。
前記数式１６は、前記数式１３により出力されたｊ番目のｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌに対して
に該当するｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを用いてＦＩで周波数インターリービングを行って出力される出力値
を表す式である。
前記数式１６において使用される
は、前記数式１３の１番目のＯＦＤＭ ｓｙｍｂｏｌで使用されるｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄと同一である。
数式１３及び１６のｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒであって、前記ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒは、Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ ７０２０に含まれることができる。
メモリバンク−Ａ及びＢの各々でＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒに対するインターリービングプロセスは、前述したとおりであり、１つのｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄを用いる。
利用可能なｄａｔａ ｃｅｌｌｓ、すなわち、セルマッパーから出力されるｃｅｌｌｓは、１つのＯＦＤＭ ｓｙｍｂｏｌ
でインターリービングされる（ｉｎｔｅｒｌｅａｖｅｄ）。
前記セルマッパーから出力されるｄａｔａ ｃｅｌｌｓ
は、ＦＩに入力されるｄａｔａ ｃｅｌｌｓを表す。
前記数式１７において、
は、ｍ番目のフレームでｌ番目のＯＦＤＭ ｓｙｍｂｏｌのｐ番目のｃｅｌｌを表し、
は、ｄａｔａ ｃｅｌｌ（ｆｒａｍｅ ｓｉｇｎａｌｉｎｇ ｓｙｍｂｏｌ（ｓ）、ｎｏｒｍａｌ ｄａｔａ、ｆｒａｍｅ ｅｄｇｅ ｓｙｍｂｏｌ）の個数を表す。
また、インターリービングされたｄａｔａ ｃｅｌｌｓ
は、下記の数式１８のように定義される。
前記インターリービングされたｄａｔａ ｃｅｌｌｓは、ＦＩを介して出力される信号を表す。
上述した各メモリバンクでｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ（または、ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ）を使用するインターリービングは、下記の数式のように表現されることができる。
下記の数式１８及び１９は、前述した数式１３及び数式１６と同じ意味として解釈されることができる。
すなわち、前記数式１３及び１６は、前述したｌｏｇｉｃａｌ ＦＩ構造を介して発生されたｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ（ｓｅｅｄ）をＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒに適用する過程の数学的表現を表す。
数式１８は、１番目のＯＦＤＭ ｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒの（ｊ ｍｏｄ ２）＝０を満たすＯＦＤＭ ｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄと関連した数式を表す。
前記数式１８においてｌ＝０、１、…、
であり、ｐ＝０、１、…、
を表す。
前記
または
に対しては、前述した内容を参照する。
下記の数式１９は、２番目のＯＦＤＭ ｓｙｍｂｏｌ、すなわち、ｉ番目のＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒの（ｊ ｍｏｄ ２）＝１を満たすＯＦＤＭ ｓｙｍｂｏｌに対する任意のｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄと関連した数式を表す。
前記数式１９においてｌ＝０、１、…、
であり、ｐ＝０、１、…、
を表す。
各メモリバンクでＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒに対してインターリービングされたＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒは、数式１８及び数式１９のとおりである。
ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒの構造については、後述する。
前述したように、本明細書において提案する１つのＯＦＤＭ ｓｙｍｂｏｌで動作する周波数インターリーバの目的は、任意にｄａｔａ ｃｅｌｌｓをインターリービングすることにより、周波数ダイバーシティを提供することである。
１つのフレームで最大インターリービングゲインを得るために、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｅｄが２個の連続的なＯＦＤＭ ｓｙｍｂｏｌｓで構成されるＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ毎に使用される。
数式１３及び数式１６において説明したように、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄは、ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒにより生成されるｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓに基づいて生成されることができる。
また、互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄは、前述したように、循環移動値（ｃｙｃｌｉｃ ｓｈｉｆｔｉｎｇ ｖａｌｕｅ）に基づいて生成されることができる。
すなわち、ｓｙｍｂｏｌ ｐａｉｒ毎に使用される互いに異なるｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓは、ＯＦＤＭ ｓｙｍｂｏｌ ｐａｉｒ毎に対して前記ｃｙｃｌｉｃ ｓｈｉｆｔｉｎｇ ｖａｌｕｅを使用することによって生成されることができる。
前述したように、ＯＦＤＭ生成ブロックは、前記ＯＦＤＭ生成ブロックに入力されるｉｎｐｕｔ ｄａｔａに対してＦＦＴ変換を行うことができる。したがって、１つの実施形態によってｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒを有する周波数インターリーバの動作が記述される。
ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒは、ｉｎｔｅｒｌｅａｖｉｎｇ ａｄｄｒｅｓｓ ｇｅｎｅｒａｔｏｒと呼ばれることができ、設計者の意図によって変更されることもできる。
ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒは、第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒを含むことができる。
前記第１のｇｅｎｅｒａｔｏｒは、ｍａｉｎ（または、ｂａｓｉｃ） ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成するためのものであり、前記第２のｇｅｎｅｒａｔｏｒは、ｓｙｍｂｏｌ ｏｆｆｓｅｔを生成するためのものである。
したがって、前記第１のｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍ ｍａｉｎ（または、ｂａｓｉｃ）−ｓｅｑｕｅｎｃｅ ｇｅｎｅｒａｔｏｒで、前記第２のｇｅｎｅｒａｔｏｒは、ｒａｎｄｏｍ ｓｙｍｂｏｌ−ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒで表現されることができる。
前記第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒの名称は、設計者（ｄｅｓｉｇｎｅｒ）の意図によって変更されることができ、この動作についてさらに具体的に説明する。
各ｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒ（第１のｇｅｎｅｒａｔｏｒ及び第２のｇｅｎｅｒａｔｏｒ）は、ｓｐｒｅａｄｅｒとｒａｎｄｏｍｉｚｅｒで構成されており、各々は、ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｑｕｅｎｃｅ発生の際、ｓｐｒｅａｄｉｎｇ効果とｒａｎｄｏｍ効果とを各々付与する機能を果たす。
ここで、（ｃｅｌｌ）ｓｐｒｅａｄｅｒは、全体ｂｉｔｓのうち、ｎ−ｂｉｔ上位部分を利用して動作され、簡単にｌｏｏｋ−ｕｐ ｔａｂｌｅを基盤とするｍｕｌｔｉｐｌｅｘｅｒ（ＭＵＸ、ｎ−ｂｉｔ ｔｏｇｇｌｉｎｇ）で動作可能である。
Ｒａｎｄｏｍｉｚｅｒは、ＰＮ ｇｅｎｅｒａｔｏｒを介して動作され、ｉｎｔｅｒｌｅａｖｉｎｇの際、ｆｕｌｌ ｒａｎｄｏｍｎｅｓｓを提供するように動作される。
前記ｒａｎｄｏｍｉｚｅｒは、ＰＮ ｇｅｎｅｒａｔｏｒを表すことができ、任意のＰＮ ｇｅｎｅｒａｔｏｒに代替可能である。
ＯＦＤＭシンボルｐａｉｒ毎に動作されるｒａｎｄｏｍ ｓｙｍｂｏｌ−ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒは、ｉｎｔｅｒｌｅａｖｉｎｇ−ｓｅｑｕｅｎｃｅをｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇさせるときに要求されるｓｙｍｂｏｌ−ｏｆｆｓｅｔ値を出力する。
前記ｒａｎｄｏｍ ｓｙｍｂｏｌ−ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ内のＭｏｄｕｌｏ ｏｐｅｒａｔｏｒ
を超過するときに動作される。
Ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋブロックは、発生されるｍｅｍｏｒｙ−ｉｎｄｅｘ値が
より大きい場合、出力値を使用せず（無視し）、繰り返し的にｓｐｒｅａｄｅｒとｒａｎｄｏｍｉｚｅｒを動作させて出力ｍｅｍｏｒｙ−ｉｎｄｅｘ値が
を超過しないように調節する役割を果たす。
前記Ｍｅｍｏｒｙ−ｉｎｄｅｘ ｃｈｅｃｋブロックは、Ｍｅｍｏｒｙ ａｄｄｒｅｓｓ ｃｈｅｃｋブロックまたはａｄｄｒｅｓｓ ｃｈｅｃｋブロックなどと呼ばれることができる。
前述したように、本発明の一実施形態に係るＦＦＴサイズは、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋ、６４Ｋなどでありうるし、前記ＦＦＴサイズは、設計者の意図によって変更されることもできる。
したがって、ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ（または、ｍａｉｎ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄ）は、ＦＦＴサイズに基づいて多様でありうる。
図４７は、本発明の一実施形態に係るフリケンシデインターリービング過程を示した図である。
本発明の一実施形態に係る放送信号受信装置は、シングルメモリを用いて上述したフリケンシインターリービング過程の逆過程を行うことができる。
図４７は、連続的なＯＦＤＭシンボルの入力に対するｓｉｎｇｌｅ−ｍｅｍｏｒｙ ｆｒｅｑｕｅｎｃｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇ（ＦＤＩ）過程を示した図である。
ＦＤＩは、Ｆｒｅｑｕｅｎｃｙ ＤｅｉｎｔｅｒｌｅａｖｉｎｇまたはＦｒｅｑｕｅｎｃｙ Ｄｅｉｎｔｅｒｌｅａｖｅｒの略称を表す。
基本的に、周波数デインターリービング動作は、周波数インターリービング動作の逆過程にしたがう。
周波数デインターリービング動作のためのｓｉｎｇｌｅ−ｍｅｍｏｒｙ使用に対して、追加的なプロセシングは必要でない。
図４７の左側に示されたｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌが連続的に入力されれば、図４７の右側に示されたように、放送信号受信装置は、ｓｉｎｇｌｅ ｍｅｍｏｒｙを用いて上述したｒｅａｄｉｎｇ ａｎｄ ｗｒｉｔｉｎｇ動作を行うことができる。
この場合、前記放送信号受信装置は、ｍｅｍｏｒｙ−ｉｎｄｅｘ（または、ｍｅｍｏｒｙ ａｄｄｒｅｓｓ）を生成して、放送信号送信装置で行ったフリケンシインターリービング（ｗｒｉｔｉｎｇ ａｎｄ ｒｅａｄｉｎｇ）の逆過程に対応するフリケンシデインターリービング（ｒｅａｄｉｎｇ ａｎｄ ｗｒｉｔｉｎｇ）を行うことができる。
本明細書において提案するｐａｉｒ−ｗｉｓｅ ｐｉｎｇ−ｐｏｎｇ ｉｎｔｅｒｌｅａｖｉｎｇ構造を使用することによって本質的に利益が発生するようになる。
図４８は、本発明の一実施形態に係る１つのスーパーフレームに適用されるフリケンシインターリービングの概念図を示す。
本発明の一実施形態に係るフリケンシインターリーバは、１つの信号フレームで（シンボルインデックスがｒｅｓｅｔされる地点までの区間の間）ｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌ毎にｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを変更でき、ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄが全てのフレーム（フレームインデックスがｒｅｓｅｔされる地点までの区間の間）で１つの信号フレームでのみ使用されるように変更することができる。
結果的に、本発明の一実施形態に係るフリケンシインターリーバは、スーパーフレーム（スーパーフレームインデックスがｒｅｓｅｔされる地点までの区間の間）でｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを変更できる。
したがって、本発明の一実施形態に係るフリケンシインターリーバは、ｓｕｐｅｒ−ｆｒａｍｅ内の全てのＯＦＤＭシンボルを合理的かつ効率的にｉｎｔｅｒｌｅａｖｉｎｇすることができる。
図４９は、本明細書において提案する１つのスーパーフレームに適用されるフリケンシインターリービングのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍを示した図である。
図４９は、図４８において説明した１つのｓｕｐｅｒ−ｆｒａｍｅ内に使用されるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを効果的に変えるためのフリケンシインターリーバのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍと関連パラメータを示す。
上述したように、本発明では、１つのメインｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを任意のｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを効率的に生成することができる。
図４９に示されたように、前記任意のｏｆｆｓｅｔをｆｒａｍｅ及びｅｖｅｒｙ ｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌ毎に異なるように生成してｄｉｆｆｅｒｅｎｔ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成することを一実施形態とすることができる。以下、ｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍを説明する。
図４９の下端ブロック（４９１０）、本明細書において提案するフリケンシインターリーバは、入力されるフレームインデックスを用いて各信号ｆｒａｍｅ毎にｆｒａｍｅ ｏｆｆｓｅｔをランダムに発生させることができる。本発明の一実施形態に係るｆｒａｍｅ ｏｆｆｓｅｔは、フリケンシインターリーバに含まれたｆｒａｍｅ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒにより生成されることができる。
この場合、各フレーム毎に適用され得るフレームオフセットは、ｓｕｐｅｒ−ｆｒａｍｅ ｉｎｄｅｘがｒｅｓｅｔされれば、ｓｕｐｅｒ−ｆｒａｍｅ ｉｎｄｅｘによって識別される各スーパーフレーム内の各信号フレームに対して発生される。
図面の中間に位置したブロック（４９２０）に示されたように、前記フリケンシインターリーバは、入力されるｓｙｍｂｏｌ ｉｎｄｅｘを用いて各信号フレームに含まれた各ＯＦＤＭ ｓｙｍｂｏｌに適用するためのシンボルオフセットをランダムに発生させることができる。
前記シンボルオフセットは、フリケンシインターリーバに含まれたｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒにより生成されることができる。この場合、各シンボルに対するシンボルオフセットは、ｆｒａｍｅ ｉｎｄｅｘがｒｅｓｅｔされれば、ｆｒａｍｅ ｉｎｄｅｘによって識別される各信号フレーム内のシンボルに対して発生される。
また、前記フリケンシインターリーバは、ＯＦＤＭシンボル毎に対してメインｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄをｓｙｍｂｏｌ ｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成できる。
その後、図面の上端に位置したブロック（４９３０）に示されたように、前記フリケンシインターリーバは、入力されるｃｅｌｌ ｉｎｄｅｘを用いて各ＯＦＤＭシンボルに含まれたセルに対してｒａｎｄｏｍ ＦＩを行うことができる。本発明の一実施形態に係るｒａｎｄｏｍ ＦＩパラメータは、フリケンシインターリーバに含まれたｒａｎｄｏｍ ＦＩ ｇｅｎｅｒａｔｏｒにより生成されることができる。
図４９において、
は、ｉ番目のフレームで使用されるｒａｎｄｏｍ ｆｒａｍｅ ｏｆｆｓｅｔを表し、
は、ｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒにより生成されるｉ番目のｆｒａｍｅのｊ番目のｓｙｍｂｏｌのｓｙｍｂｏｌ ｏｆｆｓｅｔを表し、
は、ｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒにより生成されるｉ番目のｆｒａｍｅのｊ番目のｓｙｍｂｏｌのｋ番目のｃｅｌｌのｃｅｌｌ ｏｆｆｓｅｔを表す。
また、
は、ｓｉｎｇｌｅ ｓｕｐｅｒ−ｆｒａｍｅ内のフレーム個数を表し、
は、ｓｉｎｇｌｅ ｆｒａｍｅ内のＯＦＤＭ ｓｙｍｂｏｌｓの個数を表し、
は、１つのＯＦＤＭ ｓｙｍｂｏｌ内のｃｅｌｌｓの個数を表す。
図５０は、本発明の一実施形態に係る１つの（ｓｉｎｇｌｅ）スーパーフレームに適用されるフリケンシインターリービングのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍの数式を表す。
具体的に、図５０は、上述したフレームオフセットパラメータ、シンボルオフセットパラメータ、及び各ＯＦＤＭに含まれたセルに適用されるｒａｎｄｏｍ ＦＩのパラメータの関係を示す。
図５０に示すように、
は、フレームインターリーバで使用されるｒａｎｄｏｍ ｆｒａｍｅ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒであり、
は、シンボルインターリーバで使用されるｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒであり、
は、セルインターリーバで使用されるｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒを表す。
前記ｓｙｍｂｏｌ ｏｆｆｓｅｔ及びｃｅｌｌ ｏｆｆｓｅｔについて後述する図５１を参照してさらに説明する。
図５０に示されたように、ＯＦＤＭシンボル毎に使用されるｏｆｆｓｅｔは、上述したｆｒａｍｅ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ及び上述したｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒの階層的な構造を介して発生されることができる。この場合、ｆｒａｍｅ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ及びｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒは、任意のｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒを利用して設計されることができる。
図５１は、本発明の一実施形態に係る１つの信号フレームに適用されるフリケンシインターリービングのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍを示した図である。
図５１は、図４８において説明したｓｉｎｇｌｅ ｓｉｇｎａｌ ｆｒａｍｅ内に使用されるｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを効果的に変えるためのフリケンシインターリーバのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍ及び関連パラメータを示す。
前述したように、１つのメインｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを任意のｓｙｍｂｏｌ ｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを効率的に生成することができる。
図５１に示されたように、本発明では、前記ｓｙｍｂｏｌ ｏｆｆｓｅｔをｐａｉｒ−ｗｉｓｅ ＯＦＤＭ ｓｙｍｂｏｌ毎に異なるように生成してｄｉｆｆｅｒｅｎｔ ｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成することを一実施形態とすることができる。
この場合、ｓｙｍｂｏｌ ｏｆｆｓｅｔは、任意のｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒを利用してｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボル毎に異なるように発生される。
以下、ｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍを説明する。
図５１の下端に位置したブロック（５１１０）に示されたように、フリケンシインターリーバは、入力されるｓｙｍｂｏｌ ｉｎｄｅｘを用いて各信号フレームに含まれた各ＯＦＤＭ ｓｙｍｂｏｌに適用するためのシンボルオフセットをランダムに発生させることができる。
前記シンボルオフセット（または、ランダムシンボルオフセット）は、フリケンシインターリーバに含まれた任意のｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒ（または、ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒ）により生成されることができる。
この場合、各シンボルに対するシンボルオフセットは、ｆｒａｍｅ ｉｎｄｅｘがｒｅｓｅｔされれば、ｆｒａｍｅ ｉｎｄｅｘによって識別される各信号フレーム内のシンボルに対して発生される。
また、前記フリケンシインターリーバは、ＯＦＤＭシンボル毎に対してメインｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを発生されたｓｙｍｂｏｌ ｏｆｆｓｅｔの分だけｃｙｃｌｉｃ−ｓｈｉｆｔｉｎｇして様々なｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄを生成できる。
次に、図５１の上端に位置したブロック（５１２０）に示されたように、前記フリケンシインターリーバは、入力されるｃｅｌｌ ｉｎｄｅｘを用いて各ＯＦＤＭシンボルに含まれたセルに対してｒａｎｄｏｍ ＦＩを行うことができる。
前記ｒａｎｄｏｍ ＦＩパラメータは、フリケンシインターリーバに含まれたｒａｎｄｏｍ ＦＩ ｇｅｎｅｒａｔｏｒにより生成されることができる。
図５１に示されたように、
は、ｊ番目のＯＦＤＭ ｓｙｍｂｏｌで使用されるｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔを表し、
記号は、ｆｌｏｏｒ演算を表す。
図５２は、本発明の一実施形態に係るｓｉｎｇｌｅ ｓｉｇｎａｌフレームに適用されるフリケンシインターリービングのｌｏｇｉｃａｌ ｏｐｅｒａｔｉｏｎ ｍｅｃｈａｎｉｓｍの数式を示す。
すなわち、図５２は、上述したシンボルオフセットパラメータ及び各ＯＦＤＭに含まれたセルに適用されるｒａｎｄｏｍ ＦＩのパラメータの関係を示す。
図５２に示されたように、ＯＦＤＭシンボル毎に使用されるｏｆｆｓｅｔは、上述したｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒの階層的な構造を介して発生されることができる。
この場合、ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒは、任意のｒａｎｄｏｍ ｇｅｎｅｒａｔｏｒを利用して設計されることができる。
前述したように、
は、シンボルインターリーバで使用されるｒａｎｄｏｍ ｓｙｍｂｏｌ ｏｆｆｓｅｔ ｇｅｎｅｒａｔｏｒであり、
は、セルインターリーバで使用されるｒａｎｄｏｍ （ＦＩ） ｇｅｎｅｒａｔｏｒを表す。
図５３は、本明細書において提案する連続的な入力ＯＦＤＭ ｓｙｍｂｏｌｓ（ｉｎｐｕｔ ｓｅｑｕｅｎｔｉａｌ ＯＦＤＭ ｓｙｍｂｏｌｓ）に対するｓｉｎｇｌｅ−ｍｅｍｏｒｙ ｄｅｉｎｔｅｒｌｅａｖｉｎｇを示した図である。
図５３は、放送信号送信装置（または、フリケンシインターリーバ）で使用されたｉｎｔｅｒｌｅａｖｉｎｇ ｓｅｅｄをｐａｉｒ−ｗｉｓｅ ＯＦＤＭシンボル毎に適用してｄｅｉｎｔｅｒｌｅａｖｉｎｇを行う放送信号受信装置、または放送信号受信装置のフリケンシデインターリーバの動作を概念化させて示した図である。
前記フリケンシデインターリーバは、図３１に示されたように、フレームパーシングブロックに含まれる。
前記フレームパーシングブロックは、デフレーミング＆デインターリーバブロックで表現されることもできる。
上述したように、本発明の一実施形態に係る放送信号受信装置は、シングルメモリを用いて上述したフリケンシインターリービング過程の逆過程を行うことができる。
図５４は、本明細書において提案する放送信号の送信方法の一例を示した順序図である。
図５４に示すように、本明細書において提案する放送信号送信装置は、インプットストリーム（Ｉｎｐｕｔ Ｓｔｒｅａｍ）またはインプットデータパケット（ｉｎｐｕｔ ｄａｔａ ｐａｃｋｅｔｓ）をインプットフォーマッティング（Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇ）モジュールを介してプロセシング（Ｐｒｏｃｅｓｓｉｎｇ）する（Ｓ５４１０）。
前記インプットデータパケットは、様々なタイプのｐａｃｋｅｔで構成されることができる。
すなわち、前記放送信号送信装置は、インプットフォーマッティング（Ｉｎｐｕｔ Ｆｏｒｍａｔｔｉｎｇ）モジュールで前記インプットデータパケットを複数のＤＰ（Ｄａｔａ Ｐｉｐｅ）または複数のＰＬＰ（Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｐｉｐｅ）にフォーマッティングする。
ここで、前記複数のＤＰ（Ｄａｔａ Ｐｉｐｅ）または複数のＰＬＰは、複数のデータ送信チャネル（ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｃｈａｎｎｅｌ）で表現されることができる。
その後、前記放送送信装置は、（フォーマッティングされた）複数のＰＬＰのデータをＢＩＣＭ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｃｏｄｉｎｇ ａｎｄ Ｍｏｄｕｌａｔｉｏｎ）モジュールを介して各ＰＬＰ別にエンコーディング（ｅｎｃｏｄｉｎｇ）する（Ｓ５４２０）。
前記ＢＩＣＭモジュールは、エンコーダ（ｅｎｃｏｄｅｒ）で表現されることもできる。
したがって、前記放送送信装置は、エンコーダ（ｅｎｃｏｄｅｒ）を介してサービスデータまたはサービスコンポーネントデータを送信するデータ送信チャネルの各々に該当するデータをエンコーディングする。
その後、前記放送送信装置は、前記エンコーディングされたＰＬＰのデータをフレームビルディング（Ｆｒａｍｅ Ｂｕｉｌｄｉｎｇ）モジュールを介してマッピングして、少なくとも１つの信号フレームを生成する（Ｓ５４３０）。
前記フレームビルディング（Ｆｒａｍｅ Ｂｕｉｌｄｉｎｇ）モジュールは、フレームビルダ（ｆｒａｍｅ ｂｕｉｌｄｅｒ）またはフレーミング及びインターリービング（Ｆｒａｍｉｎｇ ＆ Ｉｎｔｅｒｌｅａｖｉｎｇ）ブロックで表現されることもできる。
前記信号フレームは、前述したＡＴＳＣ ３．０ ｆｒａｍｅを表す。
前述したように、前記ＡＴＳＣ ３．０ ｆｒａｍｅは、プリアンブルを含み、前記プリアンブル（ｐｒｅａｍｂｌｅ）は、本明細書において提案する周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報を含む。
また、前記プリアンブルは、ｂｏｏｔｓｔｒａｐの次に、そしてｄａｔａ ｐａｙｌｏａｄ以前に位置する。
前記ＡＴＳＣ ３．０ ｆｒａｍｅの構造及び関連した説明は、前述した図４０を参照する。
前記ＦＩ＿ｍｏｄｅ情報は、ｐｒｅａｍｂｌｅ内に含まれるＬ１ ｓｉｇｎａｌｉｎｇに含まれることができる。
前記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができる。
ここで、前記ＦＩ＿ｍｏｄｅ情報は、前記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。
前記プリアンブルに含まれるＦＩ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）モード（ＦＩ＿ＭＯＤＥ）情報は、ＦＩの利用可能可否を表す情報を表し、ＦＩの利用可能可否は、ＯＮまたはＯＦＦで表示されることができる。
すなわち、前記ＦＩモード情報は、ＦＩがＯＮされているかまたはＯＦＦされているかを表す情報であって、１ｂｉｔで表現されることができる。
前記ＦＩモードがＯＮに設定された場合（または、ＦＩモードがＯＮであることを表す場合）、セルマッパーから出力されるｄａｔａ ｃｅｌｌｓは、ＦＩを介してＯＦＤＭ ｓｙｍｂｏｌ単位で周波数インターリービングが行われる。
前記ＦＩモード情報は、ＦＩモードシグナリング（ｓｉｇｎａｌｉｎｇ）で表現されることもできる。
一例として、前記ＦＩモード情報が「１」に設定された場合、ＦＩがＯＮされていることを表し、これと反対に、ＦＩモード情報が「０」に設定された場合、ＦＩがＯＦＦされていることを表すことができる。
さらに具体的に、前記ＦＩモード情報は、前記フレーム内のＬ１ ｓｉｇｎａｌｉｎｇを介して送信されることができる。
ここで、プリアンブルシンボル（等）は、前記プリアンブルシンボル（等）の次にくるデータシンボル（等）のためのＬ１ ｓｉｇｎａｌｉｎｇ ｄａｔａを送信する。
前記プリアンブルシンボル（等）は、ブートストラップ（ｂｏｏｔｓｔｒａｐ）以後に位置し、データシンボル（等）の前に位置する。
前記Ｌ１ ｓｉｇｎａｌｉｎｇは、物理階層パラメータを構成するための必要情報を提供するものであって、Ｌ１は、ＩＳＯ ７ ｌａｙｅｒモデルの最も低い階層に該当するＬａｙｅｒ−１を意味する。
また、前記Ｌ１ ｓｉｇｎａｌｉｎｇは、前記プリアンブルに含まれ、２つの部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）で構成される。
本明細書において提案するＦＩ ｍｏｄｅ情報を介して放送送信信号を送信する方法についてさらに具体的に説明する。
放送送信装置は、本明細書において新しく定義するＦＩ ｍｏｄｅ情報をＰｒｅａｍｂｌｅ（具体的に、Ｌ１−ｓｉｇｎａｌｉｎｇまたはＬ１−ｓｔａｔｉｃあるいはＬ１−ｄｙｎａｍｉｃ）に含める。
その後、前記放送送信装置は、前記Ｐｒｅａｍｂｌｅに含まれたＦＩ ｍｏｄｅ情報設定値に応じてＦＩ動作を行うか、または行わない。
その後、前記放送送信装置は、ＯＦＤＭジェネレーション（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｇｅｎｅｒａｔｉｏｎ）モジュールを介してＯＦＤＭ方式により前記生成された信号フレームのデータを変調し、前記変調された信号フレームのデータを含む放送信号を放送送信装置（ｔｒａｎｓｍｉｔｔｅｒ）を介して送信する（Ｓ５４４０）。
図５５は、本明細書において提案する放送信号の受信方法の一例を示した順序図である。
図５５に示すように、本明細書において提案する放送信号受信装置は、Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ及びＤｅｍｏｄｕｌａｔｉｏｎモジュールを介して外部から放送信号を受信し、前記受信された放送信号に対してＯＦＤＭ方式によりデータを復調する（Ｓ５５１０）。
前記Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ及びＤｅｍｏｄｕｌａｔｉｏｎモジュールは、受信機（ｒｅｃｅｉｖｅｒ）及び復調器（ｄｅｍｏｄｕｌａｔｏｒ）で表現されることもできる。
したがって、前記放送信号受信装置は、受信機（ｒｅｃｅｉｖｅｒ）を介して前記少なくとも１つの信号フレームを含む放送信号を受信し、前記復調器（ｄｅｍｏｄｕｌａｔｏｒ）を介して前記受信された放送信号を、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によりデータを復調する。
その後、前記放送信号受信装置は、前記復調されたデータをフレームパーシング（Ｆｒａｍｅ Ｐａｒｓｉｎｇ）モジュールを介して少なくとも１つの信号フレームにパーシングする（Ｐａｒｓｉｎｇ、Ｓ５５２０）。
前記フレームパーシングモジュールは、フレームパーサ（ｆｒａｍｅ ｐａｒｓｅｒ）またはデフレーミング及びデインターリービング（Ｄｅｆｒａｍｉｎｇ ＆ Ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）で表現されることもできる。
したがって、前記放送信号受信装置は、前記フレームパーサ（ｆｒａｍｅ ｐａｒｓｅｒ）を介してサービスデータ（ｓｅｒｖｉｃｅ ｄａｔａ）またはサービスコンポーネントデータ（ｓｅｒｖｉｃｅ ｃｏｍｐｏｎｅｎｔ ｄａｔａ）を抽出するために、前記受信された放送信号に含まれた前記少なくとも１つの信号フレームをパーシング（Ｐａｒｓｉｎｇ）する。
前記信号フレームは、前述したＡＴＳＣ ３．０ ｆｒａｍｅを表す。
前述したように、前記ＡＴＳＣ ３．０ ｆｒａｍｅは、プリアンブルを含み、前記プリアンブル（ｐｒｅａｍｂｌｅ）は、本明細書において提案する周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報を含む。
また、前記プリアンブルは、ｂｏｏｔｓｔｒａｐの次に、そしてｄａｔａ ｐａｙｌｏａｄ以前に位置する。
前記ＡＴＳＣ ３．０ ｆｒａｍｅの構造及び関連した説明は、前述した図４０を参照する。
前記ＦＩ＿ｍｏｄｅ情報は、ｐｒｅａｍｂｌｅ内に含まれるＬ１ ｓｉｇｎａｌｉｎｇに含まれることができる。
前記Ｌ１−ｓｉｇｎａｌｉｎｇは、図４０において説明したように、２個の部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）に区分されることができる。
ここで、前記ＦＩ＿ｍｏｄｅ情報は、前記Ｌ１−ｓｔａｔｉｃ及び／又はＬ１−ｄｙｎａｍｉｃに含まれることができる。
前記プリアンブルに含まれるＦＩ（Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｒｌｅａｖｅｒ）モード（ＦＩ＿ＭＯＤＥ）情報は、ＦＩの利用可能可否を表す情報を表し、ＦＩの利用可能可否は、ＯＮまたはＯＦＦで表示されることができる。
すなわち、前記ＦＩモード情報は、ＦＩがＯＮされているか、またはＯＦＦされているかを表す情報であって、１ｂｉｔで表現されることができる。
前記ＦＩモードがＯＮに設定された場合（または、ＦＩモードがＯＮであることを表す場合）、セルマッパーから出力されるｄａｔａ ｃｅｌｌｓは、ＦＩを介してＯＦＤＭ ｓｙｍｂｏｌ単位で周波数インターリービングが行われる。
前記ＦＩモード情報は、ＦＩモードシグナリング（ｓｉｇｎａｌｉｎｇ）で表現されることもできる。
一例として、前記ＦＩモード情報が「１」に設定された場合、ＦＩがＯＮされていることを表し、これと反対に、ＦＩモード情報が「０」に設定された場合、ＦＩがＯＦＦされていることを表すことができる。
さらに具体的に、前記ＦＩモード情報は、前記フレーム内のＬ１ ｓｉｇｎａｌｉｎｇを介して送信されることができる。
ここで、プリアンブルシンボル（等）は、前記プリアンブルシンボル（等）の次にくるデータシンボル（等）のためのＬ１ ｓｉｇｎａｌｉｎｇ ｄａｔａを送信する。
前記プリアンブルシンボル（等）は、ブートストラップ（ｂｏｏｔｓｔｒａｐ）以後に位置し、データシンボル（等）の前に位置する。
前記Ｌ１ ｓｉｇｎａｌｉｎｇは、物理階層パラメータを構成するための必要情報を提供するものであって、Ｌ１は、ＩＳＯ ７ ｌａｙｅｒモデルの最も低い階層に該当するＬａｙｅｒ−１を意味する。
また、前記Ｌ１ ｓｉｇｎａｌｉｎｇは、前記プリアンブルに含まれ、２つの部分（Ｌ１−ｓｔａｔｉｃ及びＬ１−ｄｙｎａｍｉｃ）で構成される。
ここで、放送受信装置が、ＦＩ ｍｏｄｅ情報が含まれた信号フレームをパーシングする方法についてさらに具体的に説明する。
すなわち、前記放送受信装置は、受信される（または、検出される、あるいはデコーディングされた）ＦＩ ｍｏｄｅ情報を介して放送送信装置でＦＩ動作の実行可否を確認する。
前記確認の結果、ＦＩ動作が行われた場合（ＦＩ ｍｏｄｅ情報値：Ｏｎに設定）、前記放送受信装置は、ＦＤＩ（Ｆｒｅｑｕｅｎｃｙ ＤｅＩｎｔｅｒｌｅａｖｉｎｇ）をさらに行う。
すなわち、前記放送受信装置は、Ｐｒｅａｍｂｌｅに含まれたＦＩ ｍｏｄｅ情報設定値に応じてＦＤＩ動作を行うか、または行わない。
その後、前記放送信号受信装置は、前記パーシングされた少なくとも１つの信号フレームをデマッピング及びデコーディング（ｄｅｍａｐｐｉｎｇ ａｎｄ ｄｅｃｏｄｉｎｇ）モジュールを介して複数のＤＰまたは複数のＰＬＰにデコーディングする（Ｓ５５３０）。
前記デマッピング及びデコーディング（ｄｅｍａｐｐｉｎｇ ａｎｄ ｄｅｃｏｄｉｎｇ）モジュールは、変換器（ｃｏｎｖｅｒｔｅｒ）及びデコーダ（ｄｅｃｏｄｅｒ）で表現されることもできる。
したがって、前記放送信号受信装置は、変換器（ｃｏｎｖｅｒｔｅｒ）を介して前記サービスデータ（ｓｅｒｖｉｃｅ ｄａｔａ）またはサービスコンポーネントデータ（ｓｅｒｖｉｃｅ ｃｏｍｐｏｎｅｎｔ ｄａｔａ）をビットに変換し、デコーダ（ｄｅｃｏｄｅｒ）を介して前記変換されたビットをデコーディング（ｄｅｃｏｄｉｎｇ）する。
その後、前記放送信号受信装置は、前記デマッピング及びデコーディングモジュールから出力される複数のＤＰ（Ｄａｔａ Ｐｉｐｅ）または複数のＰＬＰをアウトプットプロセッサ（ｏｕｔｐｕｔ ｐｒｏｃｅｓｓｏｒ）モジュールを介してインプットストリーム（Ｉｎｐｕｔ Ｓｔｒｅａｍ）またはインプットデータパケット（Ｉｎｐｕｔ Ｄａｔａ Ｐａｃｋｅｔ）に復元する（Ｓ５５４０）。
または、前記放送信号受信装置は、前記アウトプットプロセッサ（ｏｕｔｐｕｔ ｐｒｏｃｅｓｓｏｒ）を介して前記デコーディングされたビットを含むデータストリームまたはデータパケットを出力する。
本発明の思想や範囲を逸脱することなく、本発明において様々な変更及び変形が可能であることは当業者に理解される。したがって、本発明は、添付された請求項及びその同等範囲内で提供される本発明の変更及び変形を含むことと意図される。
本明細書において装置及び方法発明が全て言及され、装置及び方法発明の全ての説明は互いに補完して適用され得る。
本明細書は、放送信号を受信及び送信するための方法及び装置を利用することにある。
Claims (11)
- 放送信号を送信するための方法において、
インプットストリームを少なくとも１つのフィジカルレイヤパイプ（ＰＬＰ）にフォーマッティングするステップと、
前記少なくとも１つのＰＬＰのデータをエンコーディングするステップと、
前記エンコーディングされたデータを含む信号フレームを生成するステップと、
前記信号フレーム内のデータに対する周波数インターリービングを選択的に行うステップと、
ＯＦＤＭ方式によって前記信号フレームを変調するステップと、
前記変調された信号フレームを含む放送信号を送信するステップと、
を含み、
前記信号フレームは、プリアンブルを含み、前記プリアンブルは、前記周波数インターリービングが前記信号フレーム内のデータに対して行われるか否かを指示する制御情報を含み、
前記制御情報が第１の値を有する場合、前記制御情報の前記第１の値は、前記周波数インターリービングが行われることを指示し、前記制御情報が第２の値を有する場合、前記制御情報の前記第２の値は、前記周波数インターリービングが行われないことを指示することを特徴とする、方法。 - 前記周波数インターリービングは、シンボルペア別に互いに異なるインターリービングシーケンスを使用して行われる、請求項１に記載の方法。
- 前記インターリービングシーケンスは、第１のジェネレータにより生成されたメイン−シーケンス及び第２のジェネレータにより生成されたシンボルオフセットに基づいて生成される、請求項２に記載の方法。
- 前記第１のジェネレータにより生成された前記メインシーケンスは、ＦＦＴサイズに基づいて可変的である、請求項３に記載の方法。
- 前記第２のジェネレータは、シンボルペア別に新しいシンボルオフセットを生成し、前記シンボルペアは、２個の連続したシンボルを含む、請求項４に記載の方法。
- 前記制御情報は、周波数インターリーバモード（ＦＩ＿ＭＯＤＥ）情報である、請求項１に記載の方法。
- 放送信号を送信するための送信装置において、
インプットストリームを少なくとも１つのフィジカルレイヤパイプ（ＰＬＰ）にフォーマッティングするためのインプットフォーマッタと、
前記少なくとも１つのＰＬＰのデータをエンコーディングするためのエンコーダと、
前記エンコーディングされたデータを含む信号フレームを生成するためのフレームビルダと、
前記信号フレーム内のデータに対する周波数インターリービングを選択的に行うための周波数インターリーバと、
ＯＦＤＭ方式により前記信号フレームを変調するためのモジュレータと、
前記変調された信号フレームを含む放送信号を送信するための送信機と、
を備え、
前記信号フレームは、プリアンブルを含み、前記プリアンブルは、前記周波数インターリービングが前記信号フレーム内のデータに対して行われるか否かを指示する制御情報を含み、
前記制御情報が第１の値を有する場合、前記制御情報の前記第１の値は、前記周波数インターリーバがイネーブリングされることを指示し、前記制御情報が第２の値を有する場合、前記制御情報の前記第２の値は、前記周波数インターリーバがイネーブリングされないことを指示することを特徴とする、送信装置。 - 前記周波数インターリービングは、シンボルペア別に互いに異なるインターリービングシーケンスを使用して行われる、請求項７に記載の送信装置。
- 前記インターリービングシーケンスは、第１のジェネレータにより生成されたメイン−シーケンス及び第２のジェネレータにより生成されたシンボルオフセットに基づいて生成される、請求項８に記載の送信装置。
- 前記第１のジェネレータにより生成された前記メインシーケンスは、ＦＦＴサイズに基づいて可変的である、請求項９に記載の送信装置。
- 前記第２のジェネレータは、シンボルペア別に新しいシンボルオフセットを生成し、前記シンボルペアは、２個の連続したシンボルを含む、請求項１０に記載の送信装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562099594P | 2015-01-05 | 2015-01-05 | |
| US62/099,594 | 2015-01-05 | ||
| PCT/KR2015/007022 WO2016111430A1 (ko) | 2015-01-05 | 2015-07-07 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018506891A JP2018506891A (ja) | 2018-03-08 |
| JP6404479B2 true JP6404479B2 (ja) | 2018-10-10 |
Family
ID=56287078
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017535756A Expired - Fee Related JP6404479B2 (ja) | 2015-01-05 | 2015-07-07 | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
| JP2017535743A Expired - Fee Related JP6405051B2 (ja) | 2015-01-05 | 2015-07-07 | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
| JP2018171495A Active JP6882239B2 (ja) | 2015-01-05 | 2018-09-13 | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017535743A Expired - Fee Related JP6405051B2 (ja) | 2015-01-05 | 2015-07-07 | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
| JP2018171495A Active JP6882239B2 (ja) | 2015-01-05 | 2018-09-13 | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (7) | US9674019B2 (ja) |
| EP (2) | EP3244619B1 (ja) |
| JP (3) | JP6404479B2 (ja) |
| KR (2) | KR102004835B1 (ja) |
| CN (3) | CN107113450B (ja) |
| CA (4) | CA3069685C (ja) |
| MX (2) | MX361014B (ja) |
| WO (2) | WO2016111429A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9602135B2 (en) * | 2014-02-20 | 2017-03-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same |
| CN107113450B (zh) | 2015-01-05 | 2020-03-06 | Lg 电子株式会社 | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 |
| WO2016111567A1 (ko) * | 2015-01-08 | 2016-07-14 | 한국전자통신연구원 | 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| KR102362788B1 (ko) * | 2015-01-08 | 2022-02-15 | 한국전자통신연구원 | 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| US9762354B2 (en) * | 2015-01-27 | 2017-09-12 | Sony Corporation | Signaling methods and apparatus |
| WO2016125968A1 (ko) * | 2015-02-06 | 2016-08-11 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
| JP6502764B2 (ja) * | 2015-02-10 | 2019-04-17 | 日本放送協会 | 送信装置、受信装置、及び半導体チップ |
| KR102287614B1 (ko) * | 2015-02-12 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
| KR101777215B1 (ko) | 2015-02-13 | 2017-09-11 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 제어 방법 |
| WO2016129974A1 (en) | 2015-02-13 | 2016-08-18 | Samsung Electronics Co., Ltd. | Transmitting apparatus and receiving apparatus and controlling method thereof |
| CA3065394C (en) * | 2015-03-06 | 2022-05-17 | Electronics And Telecommunications Research Institute | Broadcast signal frame generating apparatus and broadcast signal frame generating method using bootstrap and preamble |
| US9667373B2 (en) * | 2015-05-19 | 2017-05-30 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
| KR20160137153A (ko) * | 2015-05-22 | 2016-11-30 | 삼성전자주식회사 | 통신 시스템에서 방송 정보 수신 방법 및 장치 |
| US10313492B2 (en) * | 2015-05-29 | 2019-06-04 | Samsung Electronics Co., Ltd. | Layer one signaling for physical layer pipes (PLPS) |
| WO2017010641A1 (ko) * | 2015-07-16 | 2017-01-19 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송신호 수신 방법 |
| GB2540593A (en) * | 2015-07-22 | 2017-01-25 | Sony Corp | Receiver and method of receiving |
| WO2017018607A1 (ko) * | 2015-07-27 | 2017-02-02 | 엘지전자(주) | 방송 신호 송수신 장치 및 방법 |
| CN108702345B (zh) * | 2015-12-18 | 2022-04-05 | 弗劳恩霍夫应用研究促进协会 | 无线通信***中具有缩短的端到端延时的数据信号传输 |
| KR102362802B1 (ko) | 2016-07-06 | 2022-02-15 | 한국전자통신연구원 | 인핸스드 레이어 피지컬 레이어 파이프를 이용하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| WO2018033641A1 (en) * | 2016-08-19 | 2018-02-22 | Sony Corporation | Wireless communication transceiver and wireless communication method |
| JP6953693B2 (ja) * | 2016-09-15 | 2021-10-27 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
| WO2018101566A1 (ko) | 2016-12-02 | 2018-06-07 | 엘지전자(주) | 방송 신호 송수신 장치 및 방법 |
| US11272380B2 (en) * | 2016-12-13 | 2022-03-08 | Qualcomm Incorporated | Methods and apparatus for managing code block interleaving |
| KR102207232B1 (ko) * | 2017-03-06 | 2021-01-25 | 삼성전자주식회사 | 방송 신호를 수신하는 장치, 방송 신호를 송신하는 장치, 및 이를 위한 방법 |
| WO2018171323A1 (en) * | 2017-03-24 | 2018-09-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and devices for uplink puncturing transmission |
| KR102430321B1 (ko) * | 2017-06-05 | 2022-08-08 | 한국전자통신연구원 | Miso와 레이어드 디비전 멀티플렉싱의 결합을 이용한 방송 신호 송/수신 방법 및 이를 위한 장치 |
| US10541845B2 (en) * | 2017-09-25 | 2020-01-21 | Kenneth Stuart | Pseudo random multi-carrier method and system |
| KR101967299B1 (ko) * | 2017-12-19 | 2019-04-09 | 엘지전자 주식회사 | 방송 신호를 수신하는 차량용 수신 장치 및 방송 신호를 수신하는 차량용 수신 방법 |
| CN110492969B (zh) * | 2018-05-11 | 2022-04-29 | 中兴通讯股份有限公司 | 信号发送、接收方法及装置 |
| US10644744B2 (en) * | 2018-08-21 | 2020-05-05 | Apple Inc. | Methods and apparatus for ultra wideband multiuser interference reduction |
| US11838168B2 (en) | 2019-04-30 | 2023-12-05 | Lg Electronics Inc. | Method for supporting receiving operation based on 2D-NUC and wireless device using same |
| KR102448858B1 (ko) * | 2019-11-27 | 2022-09-30 | 한국전자통신연구원 | 베이스밴드 샘플링 레이트 계수를 시그널링하는 방송 신호 프레임을 이용한 방송 신호 송신 장치 및 방송 신호 송신 방법 |
| CN114124178A (zh) * | 2020-08-28 | 2022-03-01 | 深圳市中兴微电子技术有限公司 | 数据发送方法及装置、存储介质、电子装置 |
| CN112104582B (zh) * | 2020-11-09 | 2021-02-05 | 电子科技大学 | I/q域调制方法、双域调制方法和多址通信方法 |
| US11539557B1 (en) * | 2021-12-16 | 2022-12-27 | Qualcomm Incorporated | Multi-level coding for power efficient channel coding |
| CN116346565B (zh) * | 2023-05-31 | 2023-08-04 | 极芯通讯技术(南京)有限公司 | 填充比特的删除方法、终端设备及存储介质 |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19647833B4 (de) | 1996-11-19 | 2005-07-07 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur gleichzeitigen Funkübertragung digitaler Daten zwischen mehreren Teilnehmerstationen und einer Basisstation |
| FI105377B (fi) * | 1997-05-29 | 2000-07-31 | Nokia Mobile Phones Ltd | Menetelmä kahden rinnakkaisen kanavan koodijakoiseksi lähettämiseksi sekä menetelmän toteuttava radiolaite |
| JP3940541B2 (ja) * | 1999-02-25 | 2007-07-04 | ソニー株式会社 | ディジタル放送装置 |
| JP2000349653A (ja) * | 1999-06-02 | 2000-12-15 | Kokusai Electric Co Ltd | ベースバンド信号の送受信装置 |
| US7139237B2 (en) | 2000-12-29 | 2006-11-21 | Motorola, Inc. | Method and system for multirate multiuser modulation |
| JP2004214962A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | Ｏｆｄｍ復調装置 |
| US7756002B2 (en) * | 2003-01-30 | 2010-07-13 | Texas Instruments Incorporated | Time-frequency interleaved orthogonal frequency division multiplexing ultra wide band physical layer |
| US7440392B2 (en) * | 2003-02-19 | 2008-10-21 | Advanced Micro Devices, Inc. | Wireless receiver deinterleaver having partitioned memory |
| JP4461095B2 (ja) * | 2003-03-10 | 2010-05-12 | パナソニック株式会社 | Ｏｆｄｍ信号の送信方法、送信装置及び受信装置 |
| US8885761B2 (en) * | 2003-03-25 | 2014-11-11 | Sony Corporation | Data processing apparatus and method |
| GB2454193B (en) * | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
| US7440510B2 (en) * | 2003-09-15 | 2008-10-21 | Intel Corporation | Multicarrier transmitter, multicarrier receiver, and methods for communicating multiple spatial signal streams |
| EP1548974B1 (en) * | 2003-12-25 | 2009-04-29 | NTT DoCoMo, Inc. | Radio communication system, transmitter, receiver and radio communicating method |
| KR100595208B1 (ko) * | 2004-03-19 | 2006-07-03 | 엘지전자 주식회사 | Ｄｍｂ 수신기 및 소비 전력 절감 방법 |
| TW200607272A (en) * | 2004-05-11 | 2006-02-16 | Matsushita Electric Ind Co Ltd | OFDM reception apparatus and method |
| KR100819266B1 (ko) * | 2005-04-27 | 2008-10-27 | 삼성전자주식회사 | 디지털 오디오 방송 시스템에서 차등 전송되는 방송 데이터의 송수신 장치 및 방법 |
| KR100759002B1 (ko) * | 2005-10-21 | 2007-09-17 | 삼성전자주식회사 | 디지털 방송 신호를 처리하여 송신하는 디지털 방송 송신시스템 및 그 방법 |
| US20070110180A1 (en) * | 2005-11-11 | 2007-05-17 | Broadcom Corporation, A California Corporation | Configurable bit interleaving |
| US8050340B2 (en) * | 2005-12-30 | 2011-11-01 | France Telecom | Method and a device for dynamically selecting orthogonal functions of an orthogonal transmission system |
| US7583709B2 (en) * | 2006-03-06 | 2009-09-01 | Applied Micro Circuits Corporation | Flexible tributary interface with serial control line |
| JP5284974B2 (ja) * | 2006-12-01 | 2013-09-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 時間周波数インターリーブ直交周波数分割多重システムでの性能の改善 |
| JP5415280B2 (ja) * | 2007-01-16 | 2014-02-12 | コーニンクレッカ フィリップス エヌ ヴェ | データビット又はシンボルをインタリーブするためのシステム、装置及び方法 |
| KR101306715B1 (ko) * | 2007-02-09 | 2013-09-11 | 엘지전자 주식회사 | 방송 신호 수신 장치 및 방송 신호 송수신 방법 |
| JP5507813B2 (ja) * | 2007-02-16 | 2014-05-28 | パナソニック株式会社 | 送信装置及び受信装置 |
| WO2009028911A2 (en) * | 2007-08-30 | 2009-03-05 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method for transmitting and receiving a signal |
| US8213446B2 (en) * | 2007-12-26 | 2012-07-03 | Ciena Corporation | Frame-interleaving systems and methods for 100G optical transport enabling multi-level optical transmission |
| CN101262571A (zh) * | 2008-03-28 | 2008-09-10 | 江苏跃进电器有限责任公司 | 一种用于数字多媒体广播接收机的解码方法 |
| GB2460459B (en) * | 2008-05-30 | 2012-07-11 | Sony Corp | Data processing apparatus and method |
| PL2131540T3 (pl) | 2008-06-04 | 2013-12-31 | Sony Corp | Nowa struktura ramki dla systemów z wieloma nośnymi |
| CN101582739A (zh) * | 2008-06-27 | 2009-11-18 | 北京新岸线移动多媒体技术有限公司 | 数字广播信号的发送装置、发送方法和发送*** |
| KR101819525B1 (ko) * | 2009-01-22 | 2018-02-28 | 엘지전자 주식회사 | 신호 송수신 장치 및 방법 |
| CN103716145B (zh) * | 2009-01-29 | 2017-03-01 | Lg电子株式会社 | 用于发送和接收信号的装置及用于发送和接收信号的方法 |
| WO2010095780A1 (en) * | 2009-02-18 | 2010-08-26 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| KR101650749B1 (ko) * | 2009-08-18 | 2016-08-24 | 삼성전자주식회사 | 릴레이를 위한 백홀 서브프레임의 제어 채널 자원 할당 방법 및 장치 |
| US8255768B2 (en) | 2009-09-25 | 2012-08-28 | Stmicroelectronics, Inc. | Interlaced iterative system design for 1K-byte block with 512-byte LDPC codewords |
| MX2012009165A (es) * | 2010-02-11 | 2012-10-03 | Sony Corp | Aparato y metodo de mapeado para transmision de datos en un sistema de difusion de portadoras multiples. |
| HUE026009T2 (en) | 2010-02-23 | 2016-05-30 | Lg Electronics Inc | Transmission Signal Receiver and Broadcasting Signal Receiving Procedure |
| GB2478140A (en) * | 2010-02-25 | 2011-08-31 | Sony Corp | Selective local data insertion using hierarchical modulation symbols on OFDM sub-carriers in DVB-NGH system |
| AU2011220004C1 (en) | 2010-02-25 | 2015-08-06 | Sony Corporation | Transmission apparatus and method for transmission of data in a multi-carrier broadcast system |
| US9264147B2 (en) * | 2010-03-24 | 2016-02-16 | Massachusetts Institute Of Technology | Method and apparatus for phase shift keyed optical communications |
| EP2566156A4 (en) * | 2010-04-28 | 2015-04-29 | Lg Electronics Inc | BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS |
| US9348691B2 (en) * | 2010-09-14 | 2016-05-24 | Lg Electronics Inc. | Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal |
| GB201016407D0 (en) * | 2010-09-29 | 2010-11-10 | Samsung Electronics Co Ltd | Frame structure and signalling for digital broadcasting system |
| JP5578617B2 (ja) * | 2010-10-18 | 2014-08-27 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 送信方法、送信装置、受信方法および受信装置 |
| US9112760B2 (en) * | 2010-10-18 | 2015-08-18 | Sony Corporation | Transmitter and transmitting method for transmitting data via OFDM symbols in which the data is provided from a plurality of different data pipes |
| US9178745B2 (en) * | 2011-02-04 | 2015-11-03 | Marvell World Trade Ltd. | Control mode PHY for WLAN |
| US8699625B2 (en) * | 2011-02-09 | 2014-04-15 | Nec Laboratories America, Inc. | Generalized OFDM (GOFDM) for ultra-high-speed serial optical transport networks |
| WO2013069272A1 (ja) * | 2011-11-10 | 2013-05-16 | パナソニック株式会社 | 送信方法、受信方法、送信機、及び受信機 |
| WO2013106740A2 (en) * | 2012-01-11 | 2013-07-18 | Interdigital Patent Holdings, Inc. | Adaptive control channel |
| JP5785881B2 (ja) * | 2012-02-01 | 2015-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6017177B2 (ja) * | 2012-05-07 | 2016-10-26 | ルネサスエレクトロニクス株式会社 | 電力線搬送送信装置、及び通信システム |
| JP6228419B2 (ja) * | 2012-10-11 | 2017-11-08 | 日本放送協会 | 送信装置及びプログラム |
| US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
| JP6402926B2 (ja) * | 2012-12-07 | 2018-10-10 | サン パテント トラスト | 送信装置、送信方法、受信装置、受信方法、集積回路、及びプログラム |
| US9385905B2 (en) * | 2013-03-04 | 2016-07-05 | Intel Corporation | Block-based time-frequency interleaving and de-interleaving |
| KR20160012985A (ko) * | 2013-04-15 | 2016-02-03 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| EP2957083B1 (en) * | 2013-04-21 | 2018-10-10 | LG Electronics Inc. | Method and apparatus for transmitting and for receiving broadcast signals |
| WO2014182135A1 (ko) * | 2013-05-09 | 2014-11-13 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| US9001913B2 (en) * | 2013-09-05 | 2015-04-07 | Futurewei Technologies, Inc. | Power saving idle data transmission units |
| US9231690B2 (en) * | 2013-09-17 | 2016-01-05 | Qualcomm Incorporated | Signal tracking and decoding in GNSS |
| US9954708B2 (en) * | 2013-11-15 | 2018-04-24 | Intel Corporation | Method and apparatus for frequency interleaving |
| CN107113450B (zh) | 2015-01-05 | 2020-03-06 | Lg 电子株式会社 | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 |
| GB2539662A (en) * | 2015-06-22 | 2016-12-28 | Sony Corp | Transmitter and Receiver and Methods of Trasmitting and Receiving |
-
2015
- 2015-07-07 CN CN201580072361.XA patent/CN107113450B/zh not_active Expired - Fee Related
- 2015-07-07 MX MX2017008862A patent/MX361014B/es active IP Right Grant
- 2015-07-07 WO PCT/KR2015/007021 patent/WO2016111429A1/ko active Application Filing
- 2015-07-07 CN CN202011077115.2A patent/CN112468263A/zh active Pending
- 2015-07-07 KR KR1020177009570A patent/KR102004835B1/ko active IP Right Grant
- 2015-07-07 CN CN201580072541.8A patent/CN107113451B/zh not_active Expired - Fee Related
- 2015-07-07 WO PCT/KR2015/007022 patent/WO2016111430A1/ko active Application Filing
- 2015-07-07 JP JP2017535756A patent/JP6404479B2/ja not_active Expired - Fee Related
- 2015-07-07 CA CA3069685A patent/CA3069685C/en active Active
- 2015-07-07 MX MX2017008857A patent/MX361435B/es active IP Right Grant
- 2015-07-07 CA CA2972953A patent/CA2972953C/en active Active
- 2015-07-07 CA CA2973073A patent/CA2973073C/en active Active
- 2015-07-07 EP EP15877149.3A patent/EP3244619B1/en active Active
- 2015-07-07 KR KR1020177009576A patent/KR101964653B1/ko active IP Right Grant
- 2015-07-07 CA CA3068513A patent/CA3068513C/en active Active
- 2015-07-07 EP EP15877150.1A patent/EP3244620B1/en active Active
- 2015-07-07 JP JP2017535743A patent/JP6405051B2/ja not_active Expired - Fee Related
- 2015-07-13 US US14/797,969 patent/US9674019B2/en active Active
- 2015-07-13 US US14/797,948 patent/US9602321B2/en active Active
-
2017
- 2017-02-01 US US15/421,956 patent/US9722846B2/en active Active
- 2017-02-23 US US15/440,802 patent/US10116480B2/en active Active
- 2017-06-29 US US15/637,790 patent/US10263822B2/en active Active
-
2018
- 2018-09-13 JP JP2018171495A patent/JP6882239B2/ja active Active
-
2019
- 2019-03-05 US US16/293,361 patent/US10601625B2/en active Active
-
2020
- 2020-02-07 US US16/784,852 patent/US10855507B2/en active Active
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10855507B2 (en) | Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, broadcast signal transmitting method, and broadcast signal receiving method | |
| JP6437639B2 (ja) | 放送信号送受信装置及び方法 | |
| JP6180651B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
| JP6392463B2 (ja) | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 | |
| JP6352524B2 (ja) | 放送信号送受信装置及び方法 | |
| JP2018513633A (ja) | 放送信号送受信装置及び方法 | |
| KR101899826B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| KR20160124815A (ko) | 방송 신호 송수신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6404479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |