JP6399994B2 - 高周波パッケージ - Google Patents

Description

本発明は、モノリシックマイクロ波集積回路を備えた高周波パッケージに関する。

従来、特許文献１に開示されるように、高周波パッケージは、セラミック又は樹脂を原料とする積層基板に実装されたモノリシックマイクロ波集積回路を動作させるために設けられたバイアス線路に、電磁妨害特性確保の為に使用周波数での４分の１波長のスタブを設けている。

特開２００８−４８４４５号公報

しかしながら、上記従来の技術によれば現状の構成では、４分の１波長スタブは信号用パターンにより平面上に形成され、かつバイアス信号数分の４分の１波長スタブが必要となるため、積層基板面積が大きくなってしまう問題があった。

本発明は、上記に鑑みてなされたものであって、電磁妨害特性を確保しつつ積層基板の面積の増大を抑制した高周波パッケージを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、積層基板に実装されたモノリシックマイクロ波集積回路を有する高周波パッケージであって、モノリシックマイクロ波集積回路を動作させるバイアス信号を伝える信号用パターンから分岐するスタブビアを有する。スタブビアの長さは、モノリシックマイクロ波集積回路の使用周波数の波長の４分の１である。

本発明によれば、電磁妨害特性を確保しつつ積層基板の面積の増大を抑制できるという効果を奏する。

本発明の実施の形態１に係る高周波パッケージの構成を示す図 本発明の実施の形態２に係る高周波パッケージの構成を示す図

以下に、本発明の実施の形態に係る高周波パッケージを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１に係る高周波パッケージの構成を示す図である。実施の形態１に係る高周波パッケージ２０では、モノリシックマイクロ波集積回路３が実装される積層基板は、第１の積層基板１である。高周波パッケージ２０は、第１の積層基板１にモノリシックマイクロ波集積回路３が搭載されており、第１の積層基板１と第２の積層基板２とは、はんだバンプ１０を介して重ねられている。モノリシックマイクロ波集積回路３を動作させるバイアス信号は、第２の積層基板２から信号用パターン１３、信号用ビア１１、はんだバンプ１０、信号用ビア６、信号用パターン８及びワイヤ５を介してモノリシックマイクロ波集積回路３に供給される。すなわち、モノリシックマイクロ波集積回路３を動作させるバイアス信号は、第１の積層基板１及びリッド４で構成されたパッケージの外から供給される。なお、バイアス信号を供給する上記の経路は、シールド用ビア７、シールド用パターン９、シールド用ビア１２及びシールド用パターン１４によりシールドされている。

モノリシックマイクロ波集積回路３を動作させるバイアス信号を伝える信号用パターン８からは、スタブビア１５が分岐している。スタブビア１５の長さは、モノリシックマイクロ波集積回路３の使用周波数での波長の４分の１となっている。すなわち、スタブビア１５は、４分の１波長スタブを構成している。なお、スタブビア１５の下端に配線パターンを接続し、配線パターンを含めた導体長さがモノリシックマイクロ波集積回路３の使用周波数での波長の４分の１となるようにしてもよい。また、スタブビア１５は、第１の積層基板１の複数の層に跨がって形成されていてもよい。

実施の形態１では、４分の１波長スタブを構成するスタブビア１５は、第１の積層基板１の積層方向に形成されている。したがって、積層基板１の面内で４分の１波長スタブが占有する面積は、４分の１波長スタブを信号用パターン８のみで形成する場合よりも小さくなる。したがって、電磁妨害特性を確保しつつ第１の積層基板１の面積を縮小し、高周波パッケージを小型化することが可能となる。

実施の形態２．
図２は、本発明の実施の形態２に係る高周波パッケージの構成を示す図である。実施の形態２に係る高周波パッケージ３０は、第１の積層基板１にモノリシックマイクロ波集積回路３が搭載されており、第１の積層基板１と第２の積層基板２とは、はんだバンプ１０を介して重ねられている。モノリシックマイクロ波集積回路３を動作させるバイアス信号が、第２の積層基板２から信号用パターン１３、信号用ビア１１、はんだバンプ１０、信号用ビア６、信号用パターン８及びワイヤ５を介してモノリシックマイクロ波集積回路３に供給される構造は、実施の形態１と同様である。しかし、実施の形態２では、第１のスタブビア１６は、第１の積層基板１の複数の層に跨がって形成されており、第１の積層基板１の裏面１Ｒに達し、裏面パターン１９を介してはんだバンプ１０に接続されている。第１のスタブビア１６に接続されたはんだバンプ１０は、第２の積層基板２側では、表面パターン２１を介して第２のスタブビア１７に接続されている。

実施の形態２では、第１のスタブビア１６、はんだバンプ１０、第２のスタブビア１７によって４分の１波長スタブが形成されている。なお、第２のスタブビア１７の下端に接続した配線パターン１８を含めた導体長さがモノリシックマイクロ波集積回路３の使用周波数での波長の４分の１となるようにしてもよい。

第１のスタブビア１６、はんだバンプ１０及び第２のスタブビア１７で４分の１波長スタブを形成することにより、実施の形態１と比較して、第１の積層基板１を更に小型化することが可能となる。実施の形態２に係る高周波パッケージ３０は、モノリシックマイクロ波集積回路３の使用周波数が低く４分の１波長の寸法が長くなる場合に有効である。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 第１の積層基板、１Ｒ 裏面、２ 第２の積層基板、３ モノリシックマイクロ波集積回路、４ リッド、５ ワイヤ、６，１１ 信号用ビア、７，１２ シールド用ビア、８，１３ 信号用パターン、９，１４ シールド用パターン、１０ はんだバンプ、１５ スタブビア、１６ 第１のスタブビア、１７ 第２のスタブビア、１８ 配線パターン、１９ 裏面パターン、２０，３０ 高周波パッケージ、２１ 表面パターン。

Claims (4)

1. 積層基板に実装されたモノリシックマイクロ波集積回路を有する高周波パッケージであって、
   前記モノリシックマイクロ波集積回路を動作させるバイアス信号を伝える信号用パターンから分岐するスタブビアを有し、
   前記スタブビアの長さは、前記モノリシックマイクロ波集積回路の使用周波数の波長の４分の１であることを特徴とする高周波パッケージ。
2. 前記スタブビアが前記積層基板の複数の層に跨がって設けられていることを特徴とする請求項１に記載の高周波パッケージ。
3. モノリシックマイクロ波集積回路が実装された第１の積層基板と、
   はんだバンプを介して前記第１の積層基板が重ねられた第２の積層基板とを有し、
   前記第１の積層基板は、前記モノリシックマイクロ波集積回路に信号を伝える信号用パターンから分岐する第１のスタブビアを備え、
   前記第２の積層基板は、前記はんだバンプを介して前記第１のスタブビアと導通した第２のスタブビアを備え、
   前記第１のスタブビア及び前記第２のスタブビアの長さの合計は、前記モノリシックマイクロ波集積回路の使用周波数の波長の４分の１であることを特徴とする高周波パッケージ。
4. 前記第１のスタブビアは、前記第１の積層基板の複数の層に跨がって設けられていることを特徴とする請求項３に記載の高周波パッケージ。

Images