JP6392630B2 - Circuit board and circuit device - Google Patents
Circuit board and circuit device Download PDFInfo
- Publication number
- JP6392630B2 JP6392630B2 JP2014219345A JP2014219345A JP6392630B2 JP 6392630 B2 JP6392630 B2 JP 6392630B2 JP 2014219345 A JP2014219345 A JP 2014219345A JP 2014219345 A JP2014219345 A JP 2014219345A JP 6392630 B2 JP6392630 B2 JP 6392630B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- insulating substrate
- terminals
- dummy
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
- H01R43/0221—Laser welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
- H01R43/0256—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、例えば半導体素子の検査装置等に用いられるプローブカード用の回路基板、および回路基板を含む回路装置に関するものである。 The present invention relates to a circuit board for a probe card used in, for example, a semiconductor device inspection apparatus, and a circuit device including the circuit board.
半導体素子の電気的な検査をするためのプローブカードとして、セラミック基板等の絶縁基板上に半導体素子の電極と電気的に接続される多数の端子が配列された回路基板が用いられている。それぞれの端子には、半導体素子の電極との接続のための接続材が接合される。 2. Description of the Related Art A circuit board in which a large number of terminals electrically connected to electrodes of a semiconductor element are arranged on an insulating substrate such as a ceramic substrate is used as a probe card for electrical inspection of the semiconductor element. A connection material for connection to the electrode of the semiconductor element is joined to each terminal.
端子に接続材が接続されてなる回路装置は、例えばプローブカードを構成する主要な部品として使用される。この場合、端子に接合された接続材が半導体素子の電極に押し当てられて接続され、半導体素子の回路に対して動作の検査が行なわれる。 A circuit device in which a connecting material is connected to a terminal is used as, for example, a main part constituting a probe card. In this case, the connecting material joined to the terminal is pressed against the electrode of the semiconductor element to be connected, and the operation of the circuit of the semiconductor element is inspected.
近年、半導体素子の小型化および高密度化等にともない、回路基板の端子についても微細化および高密度化が要求されている。この微細化の要求に対して端子の微細化（平面視における面積の減少）が進んでいる。そのため、端子と絶縁基板との接合面積がより小さくなってきている。 In recent years, with the miniaturization and high density of semiconductor elements, miniaturization and high density of circuit board terminals are required. In response to this demand for miniaturization, miniaturization of terminals (reduction in area in plan view) is progressing. For this reason, the bonding area between the terminal and the insulating substrate is becoming smaller.
上述した従来の回路基板および回路装置では、端子の微細化に伴い、端子と絶縁基板との接合の強度を確保することが重要な課題になってきている。すなわち、回路基板等がプローブカード用に用いられる場合には、プローブが端子にレーザー光の照射等によって接合されるが、このときの加熱および冷却によって端子と絶縁基板との間に大きな熱応力が生じる可能性がある。そのため、この熱応力による端子と絶縁基板との間の剥がれの抑制が重要な課題になっている。 In the above-described conventional circuit board and circuit device, with the miniaturization of the terminal, it has become an important issue to ensure the bonding strength between the terminal and the insulating substrate. That is, when a circuit board or the like is used for a probe card, the probe is bonded to the terminal by laser light irradiation or the like, but a large thermal stress is generated between the terminal and the insulating substrate due to heating and cooling at this time. It can happen. Therefore, suppression of peeling between the terminal and the insulating substrate due to the thermal stress is an important issue.
本発明の一つの態様の回路基板は、上面を有する絶縁基板と、長辺および短辺を有しているとともに前記絶縁基板の前記上面に前記長辺同士が対向し合うように配列されており、プローブが接続される複数の端子と、前記絶縁基板の前記上面に、前記複数の端子のうち少なくとも配列の端に位置するものの前記長辺に沿って、該長辺から離間して配置されたダミー端子と、前記端子と前記ダミー端子とを熱的に接続する接続配線と、を有していることを特徴とする。
A circuit board according to one aspect of the present invention has an insulating substrate having an upper surface, a long side and a short side, and is arranged so that the long sides face each other on the upper surface of the insulating substrate. A plurality of terminals to which a probe is connected, and the upper surface of the insulating substrate, which is located at least at the end of the array among the plurality of terminals, and is spaced apart from the long side It has a dummy terminal and connection wiring which thermally connects the terminal and the dummy terminal .
本発明の一つの態様の回路装置は、上記構成の回路基板と、前記複数の端子にそれぞれ接続されたプローブとを有することを特徴とする。 A circuit device according to one aspect of the present invention includes the circuit board having the above-described configuration and probes connected to the plurality of terminals.
配列の端に位置する端子について、その長辺に沿ってダミー端子が配置され、端子とダミー端子とを熱的に接続する接続配線を有していることから、端の端子とダミー端子とが互いに有効に熱的に接続されている。これによって、レーザー光等によって加えられた熱は、さらにダミー端子に伝導され、ダミー端子からも外部に効果的に放散される。そのため、特に熱応力が大きくなる傾向がある配列の端に位置する端子について、上記放熱によってその熱応力を効果的に低減させることができる。また、ダミー端子は、例えば長方形状の端子の外周のうち比較的長い長辺に沿って配置されているため、比較的広い範囲で、端子と絶縁基板との間に生じる熱応力をダミー端子で吸収することができる。したがって、端子の絶縁基板に対する接合の強度および信頼性が高い回路基板を提供することができる。 For the terminals located at the end of the array, dummy terminals are arranged along the long sides of the terminals, and the terminals and dummy terminals are connected to each other because the terminals and the dummy terminals are thermally connected. Are effectively thermally connected to each other. Thereby, the heat applied by the laser beam or the like is further conducted to the dummy terminal, and is effectively dissipated from the dummy terminal to the outside. For this reason, the thermal stress can be effectively reduced by the heat radiation for the terminals located at the end of the array where thermal stress tends to increase. In addition, since the dummy terminal is arranged along a relatively long long side of the outer periphery of the rectangular terminal, for example, the thermal stress generated between the terminal and the insulating substrate is relatively large in the dummy terminal. Can be absorbed. Therefore, it is possible to provide a circuit board having high bonding strength and reliability of the terminal to the insulating board.
また、上記回路基板に、半導体素子の電極等との接続材としてプローブが接続されていることから、信頼性が高い回路装置を提供することができる。 In addition, since the probe is connected to the circuit board as a connecting material to the electrode of the semiconductor element, a highly reliable circuit device can be provided.
本発明の実施形態の回路基板について図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、上下の区別は説明上の便宜的なものあって実際に回路基板が使用されるときの上下を規制するものではない。また、以下の説明における半導体素子とは、個片の素子（いわゆるチップ）に限らず、それぞれが素子となる複数の領域がシリコン基板等の半導体基板に配列された半導体ウエハも含む。 A circuit board according to an embodiment of the present invention will be described with reference to the drawings. The drawings used in the following description are schematic, and the distinction between the upper and lower sides is for convenience of explanation and does not restrict the upper and lower sides when the circuit board is actually used. The semiconductor elements in the following description are not limited to individual elements (so-called chips) but also include a semiconductor wafer in which a plurality of regions each serving as an element are arranged on a semiconductor substrate such as a silicon substrate.
図１（ａ）は本発明の実施形態の回路基板を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。また、図２は、図１の回路基板の要部（Ｂ部分）を拡大して示す平面図である。また、図３は本発明の実施形態の回路装置の要部（図２のＣ部分）を示す斜視図である。図１（ｂ）では、端子およびダミー端子について詳細を省略して模式的に示している。 FIG. 1A is a plan view showing a circuit board according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA of FIG. FIG. 2 is an enlarged plan view showing a main part (B portion) of the circuit board of FIG. FIG. 3 is a perspective view showing a main part (portion C in FIG. 2) of the circuit device according to the embodiment of the present invention. In FIG. 1B, the details of the terminals and the dummy terminals are omitted and schematically shown.
実施の形態の回路基板は、絶縁基板１と、絶縁基板１の上面に配列された複数の端子２と、端子２に隣接して配置されたダミー端子３とを有している。 The circuit board according to the embodiment has an insulating substrate 1, a plurality of terminals 2 arranged on the upper surface of the insulating substrate 1, and dummy terminals 3 arranged adjacent to the terminals 2.
絶縁基板１は、例えば回路基板の全体の剛性を確保する機能を有している。絶縁基板１によって回路基板としての剛性が高められている。これにより、例えば回路基板がプローブカード用基板として用いられて半導体素子（図示せず）に検査のために押し付けられるときに、その変形が抑制されている。 The insulating substrate 1 has a function of ensuring the rigidity of the entire circuit board, for example. The insulating substrate 1 increases the rigidity as a circuit board. Thereby, for example, when a circuit board is used as a probe card substrate and pressed against a semiconductor element (not shown) for inspection, the deformation thereof is suppressed.
また、絶縁基板１は、複数の端子２を、互いに電気的に絶縁させた状態で同じ平面上に直線状等の並びで配列させるための基体として機能する。絶縁基板１は、例えば平面視（上面側から見たとき）において四角形、六角形または八角形等の多角形状、または円形状等の板状である。図１においては、正八角形板状の絶縁基板１が例示されている。絶縁基板１の平面状の上面に複数の端子２が配列されている。 The insulating substrate 1 functions as a base for arranging a plurality of terminals 2 in a linear arrangement on the same plane while being electrically insulated from each other. The insulating substrate 1 has, for example, a polygonal shape such as a quadrangle, a hexagon or an octagon, or a plate shape such as a circular shape in plan view (when viewed from the upper surface side). In FIG. 1, a regular octagonal plate-like insulating substrate 1 is illustrated. A plurality of terminals 2 are arranged on the planar upper surface of the insulating substrate 1.
絶縁基板１の平面視における寸法は、例えばプローブカード用基板として使用されるときに、検査される半導体素子の平面視における寸法に応じて適宜設定される。 The dimensions of the insulating substrate 1 in plan view are appropriately set according to the dimensions of the semiconductor element to be inspected when used as a probe card substrate, for example.
絶縁基板１には、上面の端子２から下面にかけて回路配線４が設けられている。回路配線４は、例えば、端子２を絶縁基板１の下面側に電気的に導出させて、外部電気回路への電気的な接続を容易とするためにものである。すなわち、回路配線４は、端子２を外部接続するための導電路として機能する。 Circuit wiring 4 is provided on the insulating substrate 1 from the terminal 2 on the upper surface to the lower surface. The circuit wiring 4 is for, for example, electrically connecting the terminal 2 to the lower surface side of the insulating substrate 1 to facilitate electrical connection to an external electric circuit. That is, the circuit wiring 4 functions as a conductive path for connecting the terminal 2 to the outside.
回路配線４は、例えば、絶縁基板１の下面等の露出表面に設けられた表面配線４ａと、端子２から下面の表面配線４ａにかけて絶縁基板１を厚み方向に貫通している貫通導体４ｂとを有している。表面配線４ａのうち絶縁基板の下面に設けられた部分は外部接続用の接続パッドとして機能する。この接続パッドとして機能する表面配線４ａが半導体素子の電気的な検査を行なう回路等の外部電気回路に、はんだ等の導電性接続材によって電気的に接続される。 The circuit wiring 4 includes, for example, a surface wiring 4a provided on an exposed surface such as a lower surface of the insulating substrate 1, and a through conductor 4b penetrating the insulating substrate 1 in the thickness direction from the terminal 2 to the lower surface wiring 4a. Have. A portion of the surface wiring 4a provided on the lower surface of the insulating substrate functions as a connection pad for external connection. The surface wiring 4a functioning as the connection pad is electrically connected to an external electric circuit such as a circuit for performing an electrical inspection of the semiconductor element by a conductive connecting material such as solder.
例えば図３に示すように、回路基板の端子２にプローブ６が接合されて回路装置が形成されている。この回路装置について、プローブ６の先端部分が半導体素子の電極（図示せず）に押し当てられて互いに電気的に接続されて半導体素子の電気的な検査が行なわれる。この場合、端子２は、プローブ６が半田等の接続材７で接合される際、レーザー光（以下、単にレーザーという）による加熱で接続材７を溶融させて接続するための下地金属層として機能する。 For example, as shown in FIG. 3, a probe 6 is joined to a terminal 2 of a circuit board to form a circuit device. In this circuit device, the tip portion of the probe 6 is pressed against an electrode (not shown) of the semiconductor element and electrically connected to each other, and the semiconductor element is electrically inspected. In this case, when the probe 6 is joined with a connecting material 7 such as solder, the terminal 2 functions as a base metal layer for melting and connecting the connecting material 7 by heating with laser light (hereinafter simply referred to as laser). To do.
プローブ６を介して端子２と電気的に接続された半導体素子の電極は、さらに回路配線４を介して外部電気回路と電気的に接続される。これにより、半導体素子の電極と外部電気回路とが互いに電気的に接続され、半導体素子の電気回路が正常に作動するか否か等の検査が行なわれる。 The electrode of the semiconductor element that is electrically connected to the terminal 2 via the probe 6 is further electrically connected to an external electric circuit via the circuit wiring 4. As a result, the electrodes of the semiconductor element and the external electric circuit are electrically connected to each other, and it is inspected whether or not the electric circuit of the semiconductor element operates normally.
この場合、半導体素子は電気的なチェックを行なうために一時的に回路基板の上面に載置される。半導体素子としては、例えば、ＩＣまたはＬＳＩ等の半導体集積回路素子、または半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等が挙げられる。 In this case, the semiconductor element is temporarily placed on the upper surface of the circuit board in order to perform an electrical check. Examples of the semiconductor element include a semiconductor integrated circuit element such as an IC or LSI, or a micromachine (so-called MEMS element) in which a minute electromechanical mechanism is formed on the surface of a semiconductor substrate.
例えば上記のように半導体素子と電気的に接続される端子２は、半導体素子の電極に応じて多数個が絶縁基板１の上面に設けられる。多数個の端子２の絶縁基板１上面への配列に適するように、個々の端子２は例えば長方形状等の四角形状のパターンで形成されている。この長方形状の端子２が、それぞれの長辺同士が互いに隣り合うように配列されている。つまり、複数の端子２が直線状の並びで配列されている。この端子２の並びは、例えば絶縁基板１の上面の辺に平行に延びている。また、端子２が長方形状のパターンである場合には、例えば図３に示すような長方形状の底面を有するプローブ６の接合が容易である。 For example, as described above, a large number of terminals 2 electrically connected to the semiconductor element are provided on the upper surface of the insulating substrate 1 in accordance with the electrodes of the semiconductor element. The individual terminals 2 are formed in a square pattern such as a rectangular shape so as to be suitable for arranging a large number of terminals 2 on the upper surface of the insulating substrate 1. The rectangular terminals 2 are arranged so that their long sides are adjacent to each other. That is, the plurality of terminals 2 are arranged in a linear array. The arrangement of the terminals 2 extends, for example, in parallel with the side of the upper surface of the insulating substrate 1. When the terminal 2 has a rectangular pattern, for example, the probe 6 having a rectangular bottom surface as shown in FIG. 3 can be easily joined.
回路配線４は、例えば端子２と外部電気回路とを電気的に接続する導電路として機能する。プローブ６が端子２を介して表面配線４ａとしての回路配線４と電気的に接続されるとともに、半導体素子の電極と直接に接続されて、半導体素子の電極と絶縁基板１の下面の表面配線（接続パッド）４ａとが互いに電気的に接続される。すなわち、回路基板の上面側に配置されてプローブ６と接続された半導体素子が、回路基板の上記各導体部分を介して回路基板の下面側に電気的に導出される。 The circuit wiring 4 functions as a conductive path that electrically connects the terminal 2 and an external electric circuit, for example. The probe 6 is electrically connected to the circuit wiring 4 as the surface wiring 4 a via the terminal 2 and directly connected to the electrode of the semiconductor element, and the surface wiring (on the lower surface of the insulating substrate 1) The connection pads 4a are electrically connected to each other. That is, the semiconductor element disposed on the upper surface side of the circuit board and connected to the probe 6 is electrically led out to the lower surface side of the circuit board via the conductor portions of the circuit board.
絶縁基板１は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体、ムライト質焼結体またはガラスセラミックス等のセラミック焼結体を含む絶縁材料によって形成されている。
The insulating substrate 1 is formed of an insulating material including a ceramic sintered body such as an aluminum oxide sintered body, an aluminum nitride sintered body, a silicon carbide sintered body, a mullite sintered body, or a glass ceramic. .
また、端子２、ダミー端子３（詳細については後述）および回路配線４は、例えば、タングステン、モリブデン、マンガン、銅、クロム、ニッケル、銀、パラジウム、金または白金等の金属材料によって形成されている。また、端子２、ダミー端子３および回路配線４は、これらの金属材料の合金材料からなるものであってもよい。これらの金属材料（合金材料）は、例えばメタライズ導体（厚膜導体）、薄膜導体またはめっき導体等の形態で絶縁基板１に被着されて形成されている。なお、端子２、ダミー端子３および回路配線４は、互いに異なる材料からなるものであってもよく、互いに異なる種類の形態で絶縁基板１に被着されたものであってもよい。例えば、端子２およびダミー端子３が銅の薄膜導体を含むものであり、回路配線４がタングステンの厚膜導体を含むものであってもよい。 Further, the terminal 2, the dummy terminal 3 (details will be described later), and the circuit wiring 4 are formed of a metal material such as tungsten, molybdenum, manganese, copper, chromium, nickel, silver, palladium, gold, or platinum. . The terminal 2, the dummy terminal 3, and the circuit wiring 4 may be made of an alloy material of these metal materials. These metal materials (alloy materials) are formed by being attached to the insulating substrate 1 in the form of, for example, a metallized conductor (thick film conductor), a thin film conductor, or a plated conductor. The terminal 2, the dummy terminal 3, and the circuit wiring 4 may be made of different materials, or may be attached to the insulating substrate 1 in different types of forms. For example, the terminal 2 and the dummy terminal 3 may include a copper thin film conductor, and the circuit wiring 4 may include a tungsten thick film conductor.
絶縁基板１、端子２、ダミー端子３および回路配線４は、例えば次のようにして作製することができる。すなわち、酸化アルミニウム等の原料粉末を有機溶剤およびバインダ等とともにシート状に成形して複数のセラミックグリーンシートを作製するとともに、タングステン等の金属材料の粉末を有機溶剤およびバインダ等とともに混練して金属ペーストを作製する。次に、セラミックグリーンシートの主面等に金属ペーストを所定のパターンで印刷した後、これらのセラミックグリーンシートを積層して焼成する。その後、焼成された絶縁基板１の上面に薄膜法（エッチング法によるパターン加工を含む）によって端子２、ダミー端子３および回路配線４を形成する。以上の工程によって絶縁基板１、端子２、ダミー端子３および回路配線４を作製することができる。 The insulating substrate 1, the terminal 2, the dummy terminal 3, and the circuit wiring 4 can be manufactured as follows, for example. That is, a raw material powder such as aluminum oxide is formed into a sheet shape together with an organic solvent and a binder to produce a plurality of ceramic green sheets, and a metal paste is prepared by kneading a metal material powder such as tungsten together with an organic solvent and a binder. Is made. Next, after a metal paste is printed in a predetermined pattern on the main surface of the ceramic green sheet, these ceramic green sheets are laminated and fired. Thereafter, terminals 2, dummy terminals 3 and circuit wirings 4 are formed on the upper surface of the fired insulating substrate 1 by a thin film method (including pattern processing by an etching method). The insulating substrate 1, the terminal 2, the dummy terminal 3, and the circuit wiring 4 can be manufactured by the above process.
ダミー端子３は、配列された複数の端子２のうち少なくとも配列の端に位置する端子２に隣り合って配置されている。この端の端子２とダミー端子３とは、例えば絶縁基板１の一部を介して互いに熱的に接続されている。ダミー端子３は、端子２から外部への放熱を促進して端子２に生じる熱応力を低減する機能を有している。この場合、特に熱応力が大きくなる傾向がある、配列の端に位置する端子２からの放熱を促進することが望ましい。そのため、ダミー端子３は、複数の端子のうち少なくとも配列の端に位置するものの長辺に沿って設けられている。また、ダミー端子３は、例えば端子２に対するプローブ６の接合位置の位置決めのために、端子２の長辺から離間して配置されている。仮に、ダミー端子３の外周が端子２の長辺に直接につながっていると、端子２の位置が不明りょうになるため、プローブ６の接合位置の位置決めが難しくなる。 The dummy terminal 3 is arranged adjacent to at least the terminal 2 located at the end of the array among the plurality of terminals 2 arranged. The terminal 2 at the end and the dummy terminal 3 are thermally connected to each other through, for example, a part of the insulating substrate 1. The dummy terminal 3 has a function of reducing heat stress generated in the terminal 2 by promoting heat radiation from the terminal 2 to the outside. In this case, it is desirable to promote heat dissipation from the terminals 2 located at the end of the array, where thermal stress tends to increase. Therefore, the dummy terminal 3 is provided along the long side of what is located at least at the end of the array among the plurality of terminals. Further, the dummy terminal 3 is disposed away from the long side of the terminal 2 in order to position the bonding position of the probe 6 with respect to the terminal 2, for example. If the outer periphery of the dummy terminal 3 is directly connected to the long side of the terminal 2, the position of the terminal 2 becomes unclear, and positioning of the joint position of the probe 6 becomes difficult.
なお、ダミー端子３は、例えば図２に拡大して示すように、端子２の長辺だけでなく短辺に沿った部分を含んでいてもよい。また、一つのダミー端子３が二つの端子２の間に配置されていてもよい。言い換えれば、一つのダミー端子３が二つの端子２に対して兼用されていてもよい。 Note that the dummy terminal 3 may include not only the long side of the terminal 2 but also a portion along the short side, as shown in an enlarged manner in FIG. One dummy terminal 3 may be arranged between the two terminals 2. In other words, one dummy terminal 3 may be shared with two terminals 2.
また、ダミー端子３は、例えば貫通導体４ｂ等の回路配線４を介して絶縁基板１の内部に設けられた接地導体層等の他の導体（図１〜図３では図示せず）に電気的に接続されていてもよい。 The dummy terminal 3 is electrically connected to other conductors (not shown in FIGS. 1 to 3) such as a ground conductor layer provided inside the insulating substrate 1 through circuit wiring 4 such as through conductors 4 b. It may be connected to.
端子２とダミー端子３とが熱的に接続されているため、プローブ６が端子２に接続されるときにレーザーの照射等によって端子２に伝導される熱は、ダミー端子３からも外部に効果的放散される。そのため、特に熱応力が大きくなる傾向がある端の端子について、上記放熱によってその熱応力を効果的に低減させることができる。また、ダミー端子３は、例えば長方形状の端子の外周うち比較的長い長辺に沿って配置されている。そのため、比較的広い範囲で、端子２と絶縁基板１との間に生じる熱応力をダミー端子で吸収することができる。したがって、端子２の絶縁基板１に対する接合の強度および信頼性を向上させ
ることができる。
Since the terminal 2 and the dummy terminal 3 are thermally connected, the heat conducted to the terminal 2 by laser irradiation or the like when the probe 6 is connected to the terminal 2 is also effective from the dummy terminal 3 to the outside. Dissipated. For this reason, the thermal stress can be effectively reduced by the above heat dissipation particularly at the end terminals where the thermal stress tends to increase. Moreover, the dummy terminal 3 is arrange | positioned along the comparatively long long side among the outer periphery of a rectangular-shaped terminal, for example. Therefore, the thermal stress generated between the terminal 2 and the insulating substrate 1 can be absorbed by the dummy terminal in a relatively wide range. Therefore, the strength and reliability of bonding of the terminal 2 to the insulating substrate 1 can be improved.
この場合、ダミー端子３から外部に熱が放散されたとしても、ダミー端子３の表面積が比較的小さいため、端子２のプローブ６が実際に溶接されて接合される部分には、溶接に対して十分な熱の供給が可能である。つまり、端子２に対するプローブ６の接合が可能であるとともに、接合に対しては過剰な熱が外部に放散される。 In this case, even if heat is dissipated from the dummy terminal 3 to the outside, the surface area of the dummy terminal 3 is relatively small, so the portion of the terminal 2 where the probe 6 is actually welded and joined is not welded. Sufficient heat can be supplied. That is, the probe 6 can be bonded to the terminal 2 and excessive heat is dissipated to the outside.
なお、端子２とダミー端子３とが互いに熱的に接続されているとは、両者の間が空間である場合に比べて、端子２とダミー端子３との間の熱伝導率が高い状態を言う。言い換えれば、端子２とダミー端子３とが、絶縁基板１の一部、または回路配線４等の金属材料を介してつながっている状態を言う。 Note that the terminal 2 and the dummy terminal 3 are thermally connected to each other means that the thermal conductivity between the terminal 2 and the dummy terminal 3 is higher than in the case where the space is between the two. say. In other words, the terminal 2 and the dummy terminal 3 are connected to each other through a part of the insulating substrate 1 or a metal material such as the circuit wiring 4.
特に、端子２とダミー端子３との間に絶縁基板１の一部のみが介在している場合よりも端子２とダミー端子３との間の熱伝導率が高いことが好ましい。例えば絶縁基板１が酸化アルミニウム質焼結体またはムライト質焼結体からなる場合（絶縁基板１の熱伝導率が約５〜30Ｗ／ｍ・Ｋの場合）に、互いに熱的に接続された端子２とダミー端子３との間の熱伝導率が絶縁基板１の熱伝導率より５％以上高いことが好ましい。 In particular, it is preferable that the thermal conductivity between the terminal 2 and the dummy terminal 3 is higher than when only a part of the insulating substrate 1 is interposed between the terminal 2 and the dummy terminal 3. For example, when the insulating substrate 1 is made of an aluminum oxide sintered body or a mullite sintered body (when the insulating substrate 1 has a thermal conductivity of about 5 to 30 W / m · K), the terminals thermally connected to each other 2 and the dummy terminal 3 are preferably 5% or more higher than the thermal conductivity of the insulating substrate 1.
端子２とダミー端子３との熱的な接続は、例えば以下のようにしてより有効なものとすることができる。すなわち、端子２とダミー端子３とをつなぐように、絶縁基板１より熱伝導率の高い銅またはタングステンといった金属材料で回路配線４（貫通導体４ｂ等）を形成することで、端子２とダミー端子３の熱的な接続をより有効なものとすることができる。 The thermal connection between the terminal 2 and the dummy terminal 3 can be made more effective as follows, for example. That is, by forming the circuit wiring 4 (through conductor 4b or the like) with a metal material such as copper or tungsten having higher thermal conductivity than the insulating substrate 1 so as to connect the terminal 2 and the dummy terminal 3, the terminal 2 and the dummy terminal are formed. The thermal connection of 3 can be made more effective.
図１の例において端子２とダミー端子３との熱的な接続の例を図４（ａ）〜（ｃ）に示す。すなわち、図４（ａ）〜（ｃ）はそれぞれ図１（ｂ）の要部（図１のＤ部分）の例を拡大して示す断面図である。図４において図１および図２と同様の部位には同様の符号を付している。 Examples of thermal connection between the terminal 2 and the dummy terminal 3 in the example of FIG. 1 are shown in FIGS. That is, FIGS. 4A to 4C are cross-sectional views showing enlarged examples of the main part (D portion in FIG. 1) of FIG. 4, parts similar to those in FIGS. 1 and 2 are denoted by the same reference numerals.
図４（ａ）の例は、端子２とダミー端子３とが絶縁基板１の一部によって熱的に接続されている例である。この場合、端子２とダミー端子３との間の熱伝導率は、絶縁基板１の熱伝導率とほぼ同じ程度になり、この伝熱路によって両者が互いに熱的に接続される。 The example of FIG. 4A is an example in which the terminal 2 and the dummy terminal 3 are thermally connected by a part of the insulating substrate 1. In this case, the thermal conductivity between the terminal 2 and the dummy terminal 3 is approximately the same as the thermal conductivity of the insulating substrate 1, and the two are thermally connected to each other by this heat transfer path.
絶縁基板１の一部を介して端子２とダミー端子３とが熱的に接続されている場合には、端子２と、これに隣り合うダミー端子３との隣接間隔（互いに対向し合う端子２の長辺とダミー端子３の外辺との間の距離）を、例えば約100μｍ程度以下と比較的近くすること
が好ましい。これは、例えばムライト質焼結体等からなる絶縁基板１の熱伝導率が比較的小さい場合が多いことによる。また、端子２をダミー端子３と離間させることの容易さ、および端子２の位置を画像認識で認識してプローブ６を接続するときの作業性（識別の容易さ等）等を考慮すれば、上記隣接間隔は50μｍ以上であることが好ましい。すなわち、上記隣接間隔は、例えば約50〜100μｍ程度に設定される。
When the terminal 2 and the dummy terminal 3 are thermally connected through a part of the insulating substrate 1, the adjacent interval between the terminal 2 and the dummy terminal 3 adjacent to the terminal 2 (terminals 2 facing each other). The distance between the long side and the outer side of the dummy terminal 3 is preferably relatively close to about 100 μm or less, for example. This is because the thermal conductivity of the insulating substrate 1 made of, for example, a mullite sintered body is often relatively small. Further, considering the ease of separating the terminal 2 from the dummy terminal 3 and the workability (ease of identification, etc.) when connecting the probe 6 by recognizing the position of the terminal 2 by image recognition, The adjacent interval is preferably 50 μm or more. That is, the adjacent interval is set to about 50 to 100 μm, for example.
図４（ｂ）に示す例は、端子２の下側（絶縁基板１の内部）に平面視における面積が比較的大きい回路配線４が設けられた例である。この回路配線４は、例えば接地導体層等の内部配線４ｃであり、回路配線４の一部である貫通導体４ｂによってダミー端子３と接続されている。この場合には、絶縁基板１の一部を介して端子２から内部配線４ｃに熱が伝導され、さらに内部配線４ｃから貫通導体４ｂおよびダミー端子３を経て外部に効果的に放熱される。すなわち、絶縁基板１より熱伝導率の高い銅またはタングステン等によって内部配線４ｃが形成されているため、ダミー端子３と内部配線４ｃとが接続されているることで端子２とダミー端子３との熱的な接続をさらに有効なものとすることもできる。 The example shown in FIG. 4B is an example in which circuit wiring 4 having a relatively large area in plan view is provided below the terminal 2 (inside the insulating substrate 1). The circuit wiring 4 is an internal wiring 4 c such as a ground conductor layer, for example, and is connected to the dummy terminal 3 by a through conductor 4 b that is a part of the circuit wiring 4. In this case, heat is conducted from the terminal 2 to the internal wiring 4c through a part of the insulating substrate 1, and is further effectively radiated from the internal wiring 4c to the outside through the through conductor 4b and the dummy terminal 3. That is, since the internal wiring 4c is formed of copper or tungsten having a higher thermal conductivity than the insulating substrate 1, the dummy terminal 3 and the internal wiring 4c are connected, so that the terminal 2 and the dummy terminal 3 are connected. The thermal connection can also be made more effective.
図４（ｃ）の例は、絶縁基板１の表面に絶縁基板１より熱伝導率の高い絶縁材料が層状に配置された例である。この絶縁材料は、例えば窒化アルミニウムや窒化珪素の比較的熱伝導率が高い絶縁材料であり、絶縁基板１の上面に熱伝導絶縁膜１ａとして設けられている。この絶縁材料は、例えば蒸着等の方法によって絶縁基板１の上面に形成することができる。この場合、端子２とダミー端子３との間に熱伝導絶縁膜１ａが形成されるため、端子２とダミー端子３との熱的な接続をさらに有効なものとすることができる。なお、図４（ｃ）では高熱伝導絶縁膜１ａを絶縁基板１の上面全体に形成しているが、端子２とダミー端子３を接続する領域だけに形成してもよい。この場合には絶縁基板１と高熱伝導絶縁膜１ａとの熱膨張係数に違いがあっても、その熱膨張係数の差に起因して絶縁基板１等に加わる熱応力等の応力がより効果的に低減される。そのため、絶縁基板１の反り等の影響が出にくくなるので、その反りの抑制に関しては好ましい。 The example of FIG. 4C is an example in which an insulating material having a higher thermal conductivity than the insulating substrate 1 is arranged on the surface of the insulating substrate 1 in layers. This insulating material is an insulating material having relatively high thermal conductivity, such as aluminum nitride or silicon nitride, and is provided on the upper surface of the insulating substrate 1 as the heat conductive insulating film 1a. This insulating material can be formed on the upper surface of the insulating substrate 1 by a method such as vapor deposition. In this case, since the heat conductive insulating film 1a is formed between the terminal 2 and the dummy terminal 3, the thermal connection between the terminal 2 and the dummy terminal 3 can be made more effective. In FIG. 4C, the high thermal conductive insulating film 1a is formed over the entire top surface of the insulating substrate 1, but it may be formed only in the region where the terminal 2 and the dummy terminal 3 are connected. In this case, even if there is a difference in thermal expansion coefficient between the insulating substrate 1 and the high thermal conductive insulating film 1a, stress such as thermal stress applied to the insulating substrate 1 or the like due to the difference in thermal expansion coefficient is more effective. Reduced to For this reason, the influence of the warp of the insulating substrate 1 is less likely to occur, which is preferable for suppressing the warp.
なお、仮に、上記の熱応力によってダミー端子３と絶縁基板１との界面部分に亀裂が生じたとしても、端子２はダミー端子３とは独立したパターンであるため、その亀裂が端子２にまで進行する可能性は小さい。言い換えれば、ダミー端子３がいわゆる犠牲になって、端子２の絶縁基板１に対する接合が維持される。 Even if a crack is generated at the interface portion between the dummy terminal 3 and the insulating substrate 1 due to the thermal stress, the terminal 2 has a pattern independent of the dummy terminal 3, so that the crack extends to the terminal 2. The chance of progress is small. In other words, the dummy terminal 3 is sacrificed so that the bonding of the terminal 2 to the insulating substrate 1 is maintained.
また、複数の端子２のうち互いに隣り合う端子２の長辺同士の間の距離と、端子２の長辺とダミー端子３の外周のうち端子２の長辺に沿った部分との間の距離が互いに同じであってもよい。ダミー端子３が端子２と同様の形状および寸法の長方形状のパターンであるときには、複数の端子２の配列の端に隣り合うように、端子２同士の隣接間隔と同じ隣接間隔でダミー端子３が配列された形態になる。 Further, the distance between the long sides of the terminals 2 adjacent to each other among the plurality of terminals 2 and the distance between the long side of the terminal 2 and the portion along the long side of the terminal 2 in the outer periphery of the dummy terminal 3. May be the same as each other. When the dummy terminal 3 is a rectangular pattern having the same shape and size as the terminal 2, the dummy terminal 3 is adjacent to the end of the array of the plurality of terminals 2 at the same adjacent interval as the adjacent interval between the terminals 2. It becomes an arranged form.
この場合には、プローブ６が端子２に接続される際にレーザー半田付け等によって端子２からダミー端子３に伝達される熱の放散状態は、連続して形成されていた端子２から隣の端子２に伝達される熱の放散状態により近くなる。そのため、例えば一定の加熱条件でレーザー半田付けを行っても、端の端子２が過熱されるおそれがより小さくなる。 In this case, when the probe 6 is connected to the terminal 2, the heat dissipated state transmitted from the terminal 2 to the dummy terminal 3 by laser soldering or the like is changed from the terminal 2 that has been continuously formed to the adjacent terminal. 2 is closer to the dissipated state of heat transferred to 2. Therefore, for example, even when laser soldering is performed under a constant heating condition, the possibility that the terminal 2 at the end is overheated becomes smaller.
図５および図６の例は、端子２とダミー端子３とが、絶縁基板１の上面に配置された回路配線４の一部を介して互いに接続されている例である。この例において絶縁基板１の上面に設けられた回路配線４の一部は、端子２とダミー端子３との熱的な接続をより有効なものとする接続配線４ｄとして機能する。 The example of FIGS. 5 and 6 is an example in which the terminal 2 and the dummy terminal 3 are connected to each other via a part of the circuit wiring 4 disposed on the upper surface of the insulating substrate 1. In this example, a part of the circuit wiring 4 provided on the upper surface of the insulating substrate 1 functions as a connection wiring 4d that makes the thermal connection between the terminal 2 and the dummy terminal 3 more effective.
すなわち、回路基板は、例えば図５および図６に示すように、端子２とダミー端子３とを熱的に接続する接続配線４ｄをさらに有するものであってもよい。接続配線４ｄは、例えば絶縁基板１の上面に、それぞれ長方形状のパターンである端子２の短辺とダミー端子３の短辺とを接続するように設けられている。なお、図５および図６は、図１の回路基板の第１の変形例および第２の変形例における要部を拡大して示す平面図である。図５および図６において図１および図２と同様の部位には同様の符号を付している。 That is, the circuit board may further include a connection wiring 4d that thermally connects the terminal 2 and the dummy terminal 3 as shown in FIGS. 5 and 6, for example. For example, the connection wiring 4d is provided on the upper surface of the insulating substrate 1 so as to connect the short side of the terminal 2 and the short side of the dummy terminal 3 each having a rectangular pattern. 5 and 6 are enlarged plan views showing the main parts of the first and second modified examples of the circuit board of FIG. In FIGS. 5 and 6, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals.
このような接続配線４ｄが設けられている場合には、端子２とダミー端子３との熱的な接続をさらに有効なものとすることができる。すなわち、端子２とダミー端子３との間の熱伝導率がさらに向上する。 When such a connection wiring 4d is provided, the thermal connection between the terminal 2 and the dummy terminal 3 can be made more effective. That is, the thermal conductivity between the terminal 2 and the dummy terminal 3 is further improved.
なお、図６の例では、端子２の長辺に沿った部分のみにダミー端子３が配置されている。この場合には、絶縁基板１の上面のうちダミー端子３が配置されている領域が比較的小さいため、回路基板の小型化に対して有利である。 In the example of FIG. 6, the dummy terminal 3 is disposed only in a portion along the long side of the terminal 2. In this case, the area where the dummy terminals 3 are arranged on the upper surface of the insulating substrate 1 is relatively small, which is advantageous for downsizing the circuit board.
また、端子２およびダミー端子３は、例えばともに互いに長方形状であるときに、互い
に隣り合う長辺が単に直線状（線分）ではなく凹凸を有するものであってもよい。図７の例では、端子２とダミー端子３との互いに隣り合う長辺部分が、複数の三角形状の凹凸が繰り返し並んだ形状（いわゆるのこ刃状）になっている。なお、図７は、図１の回路基板の第３の変形例における要部を拡大して示す平面図である。図７において図１および図２と同様の部位には同様の符号を付している。
In addition, when both the terminal 2 and the dummy terminal 3 are rectangular, for example, the long sides adjacent to each other may be uneven rather than simply a straight line (line segment). In the example of FIG. 7, the adjacent long side portions of the terminal 2 and the dummy terminal 3 have a shape (so-called saw blade shape) in which a plurality of triangular irregularities are repeatedly arranged. FIG. 7 is an enlarged plan view showing a main part in a third modification of the circuit board of FIG. In FIG. 7, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals.
この場合には、隣り合う長辺同士の間での熱伝導性も向上する。また、のこ刃状の頂点部分は表面張力で接続材７の厚みが直線部より薄くなるため、熱応力がさらに小さくなる。したがって、この場合には、端子２の絶縁基板１からの剥離の抑制に対してより一層有利である。 In this case, the thermal conductivity between adjacent long sides is also improved. Moreover, since the thickness of the connecting material 7 becomes thinner than the straight part due to surface tension at the apex portion of the saw blade shape, the thermal stress is further reduced. Therefore, in this case, it is further advantageous for suppressing the peeling of the terminal 2 from the insulating substrate 1.
なお、この場合に、一方（端子２またはダミー端子３）の辺の凸部分が、他方（ダミー端子３または端子２）の辺の凹部分に隣り合うようにしてもよい。すなわち、隣り合う端子２とダミー端子３との間で辺（長辺）の凹凸が互いにかみ合うような配置になっていてもよい。この場合には、例えば、互いに隣り合う端子２同士、および端子２とダミー端子３との間の電気絶縁性を十分に確保しながら、それぞれの辺部分に凹凸を設けることができる。つまり、凸部分同士が隣り合うことによる電気絶縁性の低下のおそれがないため、配線密度を低下させることなく、端子２とダミー端子３との間の熱伝導性を向上させることができるようになる。 In this case, the convex portion on one side (terminal 2 or dummy terminal 3) may be adjacent to the concave portion on the other side (dummy terminal 3 or terminal 2). That is, the side (long side) irregularities may be arranged between the adjacent terminals 2 and the dummy terminals 3. In this case, for example, unevenness can be provided on each side portion while sufficiently ensuring electrical insulation between the terminals 2 adjacent to each other and between the terminals 2 and the dummy terminals 3. In other words, since there is no fear of a decrease in electrical insulation due to adjacent convex portions, the thermal conductivity between the terminal 2 and the dummy terminal 3 can be improved without reducing the wiring density. Become.
また、回路基板および回路装置において、例えば検査対象の半導体ウエハが大型化に対応して、ムライト質焼結体を絶縁基板１の材料として用いてもよい。この場合には、バーンインテストのように低温（例えば−50℃）および高温（例えば125℃）の両方で素子の
特性が測定される場合でも、半導体ウエハの熱膨張係数と回路基板（絶縁基板１）との熱膨張係数が互いに近い。そのため、回路基板の端子２に接続したプローブ６と素子の電極位置がずれにくいので、テスト時間を短縮できるという効果を得ることもできる。ただし、ムライト質焼結体は酸化アルミニウム質焼結体に比べ機械的な強度が小さいために、端子２に加わる熱応力によって端子２が剥がれやすくなる傾向がある。そのため、この場合には、後述するように端子２およびダミー端子３が絶縁層で被覆されていることが好ましい。
Further, in the circuit board and the circuit device, for example, a mullite sintered body may be used as a material of the insulating substrate 1 in response to an increase in size of a semiconductor wafer to be inspected. In this case, even when the element characteristics are measured at both low temperature (for example, −50 ° C.) and high temperature (for example, 125 ° C.) as in the burn-in test, the thermal expansion coefficient of the semiconductor wafer and the circuit board (insulating substrate 1) are measured. ) Are close to each other. Therefore, the probe 6 connected to the terminal 2 of the circuit board is not easily displaced from the electrode position of the element, so that an effect that the test time can be shortened can be obtained. However, since the mullite sintered body has a lower mechanical strength than the aluminum oxide sintered body, the terminal 2 tends to peel off due to the thermal stress applied to the terminal 2. Therefore, in this case, it is preferable that the terminal 2 and the dummy terminal 3 are covered with an insulating layer as described later.
図８（ａ）は本発明の他の実施形態の回路基板を示す平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ線における断面図である。また、図９は、図８の回路基板の要部（Ｅ部分）を拡大して示す平面図である。図８および図９において図１〜図３と同様の部位には同様の符号を付している。 FIG. 8A is a plan view showing a circuit board according to another embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along line AA of FIG. FIG. 9 is an enlarged plan view showing a main part (E portion) of the circuit board of FIG. 8 and 9, the same parts as those in FIGS. 1 to 3 are denoted by the same reference numerals.
図８および図９の例において、端子２およびダミー端子３は、それぞれの外周部分が絶縁層１ｂで覆われている。この場合には、端子２およびダミー端子３の絶縁基板１に対する接合の強度が絶縁層１ｂによってさらに高められている。そのため、端子２の絶縁基板１からの剥がれがより効果的に抑制されている。なお、図８（ｂ）でも、端子２およびダミー端子３については詳細を省略して模式的に示している。 8 and 9, the outer periphery of each of the terminal 2 and the dummy terminal 3 is covered with an insulating layer 1b. In this case, the bonding strength of the terminal 2 and the dummy terminal 3 to the insulating substrate 1 is further enhanced by the insulating layer 1b. Therefore, peeling of the terminal 2 from the insulating substrate 1 is more effectively suppressed. In FIG. 8B as well, the terminals 2 and the dummy terminals 3 are schematically shown with the details omitted.
絶縁層１ｂは、例えば絶縁基板１と同様の絶縁材料（ムライト質焼結体または酸化アルミニウム質焼結体等）によって形成されていてもよく、絶縁基板１とは異なる絶縁材料によって形成されていてもよい。すなわち、絶縁層１ｂの材料は、後述するように端子２およびダミー端子３の外周部分の絶縁基板１に対する接合を補強するものであれば種々の絶縁材料を選択して用いることができる。この場合、端子２等の導体部分の電気特性等の回路基板としての種々の特性に対する影響、生産性および経済性等を考慮することが好ましい。このような絶縁材料（絶縁基板１とは異なるもの）としては、例えばポリイミド樹脂やオーバーコートガラス等が挙げられる。この絶縁材料としてポリイミド樹脂を使用する
場合には、300℃程度の低温で加工できるために、600℃程度以上の温度が加わるオーバーコートガラスにくらべ回路基板や回路配線４に与える影響が少ないので好ましい。また、ポリイミド樹脂は誘電率も小さいため、回路基板としての電気特性に与える影響も小さいので好ましい。
The insulating layer 1b may be formed of, for example, an insulating material similar to that of the insulating substrate 1 (such as a mullite sintered body or an aluminum oxide sintered body), and is formed of an insulating material different from that of the insulating substrate 1. Also good. That is, as the material of the insulating layer 1b, various insulating materials can be selected and used as long as they reinforce the bonding of the peripheral portions of the terminals 2 and the dummy terminals 3 to the insulating substrate 1 as will be described later. In this case, it is preferable to consider the influence on various characteristics of the circuit board such as the electrical characteristics of the conductor portion such as the terminal 2, productivity, economy, and the like. Examples of such an insulating material (different from the insulating substrate 1) include polyimide resin and overcoat glass. When a polyimide resin is used as the insulating material, it can be processed at a low temperature of about 300 ° C., which is preferable because it has less influence on the circuit board and the circuit wiring 4 than an overcoat glass to which a temperature of about 600 ° C. or higher is applied. . In addition, polyimide resin is preferable because it has a small dielectric constant and thus has little influence on electrical characteristics as a circuit board.
なお、端子２およびダミー端子３は、その外周部分のみが絶縁層１ｂによって覆われている。端子２の中央部分は、プローブ６が接続されるため外部に露出している必要がある。また、ダミー端子３の中央部は、外部への放熱の促進のため絶縁層１ｂで覆われていないことが望ましい。したがって、図８および図９の例において、端子２およびダミー端子３は、その外周部分のみが絶縁層１ｂによって覆われている。 In addition, only the outer peripheral part of the terminal 2 and the dummy terminal 3 is covered with the insulating layer 1b. The central portion of the terminal 2 needs to be exposed to the outside since the probe 6 is connected. Further, it is desirable that the central portion of the dummy terminal 3 is not covered with the insulating layer 1b in order to promote heat dissipation to the outside. Therefore, in the examples of FIGS. 8 and 9, only the outer peripheral portion of the terminal 2 and the dummy terminal 3 is covered with the insulating layer 1b.
また、絶縁層１ｂは、端子２およびダミー端子３の外周部分から絶縁基板１の上面にかけて一体的に被覆している。これによって、端子２およびダミー端子３の絶縁基板１に対する接合の強度を効果的に高めることが可能になっている。したがって、特に端子２の剥がれに起因した回路基板としての不具合の可能性がさらに効果的に低減されている。 The insulating layer 1 b is integrally covered from the outer peripheral portions of the terminals 2 and the dummy terminals 3 to the upper surface of the insulating substrate 1. As a result, it is possible to effectively increase the bonding strength of the terminal 2 and the dummy terminal 3 to the insulating substrate 1. Therefore, in particular, the possibility of malfunction as a circuit board due to peeling of the terminals 2 is further effectively reduced.
１・・・・・絶縁基板
１ａ・・・・高熱伝導絶縁膜
１ｂ・・・・絶縁層
２・・・・・端子
３・・・・・ダミー端子
４・・・・・配線
４ａ・・・・表面配線
４ｂ・・・・貫通導体
４ｃ・・・・内部配線
４ｄ・・・・接続配線
５・・・・・絶縁層
６・・・・・プローブ
７・・・・・接合材
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 1a ... High thermal conductive insulating film 1b ... Insulating layer 2 ... Terminal 3 ... Dummy terminal 4 ... Wiring 4a ... · Surface wiring 4b ··· Penetration conductor 4c · · · Internal wiring 4d · · · Connection wiring 5 · · · Insulating layer 6 · · · Probe 7 · · · Joining material
Claims (5)
長辺および短辺を有しているとともに、前記絶縁基板の前記上面に前記長辺同士が互いに対向し合うように配列されており、プローブが接続される複数の端子と、
前記絶縁基板の前記上面に、前記複数の端子のうち少なくとも配列の端に位置するものの前記長辺に沿って、該長辺から離間して配置されたダミー端子と、
前記端子と前記ダミー端子とを熱的に接続する接続配線と、を有していることを特徴とする回路基板。 An insulating substrate having an upper surface;
A plurality of terminals having a long side and a short side, arranged so that the long sides face each other on the upper surface of the insulating substrate,
A dummy terminal disposed on the upper surface of the insulating substrate along the long side of the plurality of terminals located at least at the end of the array, spaced from the long side ;
A circuit board comprising a connection wiring for thermally connecting the terminal and the dummy terminal .
前記複数の端子にそれぞれ接続されたプローブとを有することを特徴とする回路装置。 The circuit board according to any one of claims 1 to 4 ,
And a probe connected to each of the plurality of terminals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014219345A JP6392630B2 (en) | 2014-10-28 | 2014-10-28 | Circuit board and circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014219345A JP6392630B2 (en) | 2014-10-28 | 2014-10-28 | Circuit board and circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016085163A JP2016085163A (en) | 2016-05-19 |
| JP6392630B2 true JP6392630B2 (en) | 2018-09-19 |
Family
ID=55972855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014219345A Active JP6392630B2 (en) | 2014-10-28 | 2014-10-28 | Circuit board and circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6392630B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7315523B2 (en) * | 2020-12-04 | 2023-07-26 | 矢崎総業株式会社 | Terminal fixing method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177956B2 (en) * | 1998-01-26 | 2001-06-18 | 日本電気株式会社 | Semiconductor device wiring layout method |
| WO2006014635A1 (en) * | 2004-07-21 | 2006-02-09 | K & S Interconnect, Inc. | Reinforced probes for testing semiconductor devices |
| JP5253759B2 (en) * | 2006-05-18 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | Wiring program, wiring method, and wiring apparatus |
| JP2009019975A (en) * | 2007-07-11 | 2009-01-29 | Micronics Japan Co Ltd | Probe assembly and method for manufacturing the same |
| JP5886529B2 (en) * | 2011-02-18 | 2016-03-16 | 京セラ株式会社 | Mullite sintered body, multilayer wiring board using the same, and probe card |
| KR20130037451A (en) * | 2011-10-06 | 2013-04-16 | 삼성전기주식회사 | Probe card and manufacturing method threrof |
-
2014
- 2014-10-28 JP JP2014219345A patent/JP6392630B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016085163A (en) | 2016-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473807B2 (en) | Multilayer semiconductor device and lower layer module of multilayer semiconductor device | |
| JP4862017B2 (en) | Relay board, manufacturing method thereof, probe card | |
| JP5445985B2 (en) | Probe card and manufacturing method thereof | |
| US10251269B2 (en) | Wiring board, electronic device, and light emitting apparatus | |
| US20120319289A1 (en) | Semiconductor package | |
| JPWO2017150232A1 (en) | Laminated wiring board for probe card and probe card having the same | |
| JP6030370B2 (en) | Wiring board and electronic device | |
| JP6589990B2 (en) | Laminated wiring board for probe card and probe card having the same | |
| JP6652443B2 (en) | Multilayer wiring board and probe card using the same | |
| JP6336298B2 (en) | Semiconductor device | |
| JP6392630B2 (en) | Circuit board and circuit device | |
| JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
| JP4944982B2 (en) | Semiconductor wafer inspection method and semiconductor device manufacturing method | |
| JP6100617B2 (en) | Multi-layer wiring board and probe card board | |
| JP2012198190A (en) | Wiring board for electronic component inspection device and manufacturing method of the same | |
| TWI749359B (en) | Wiring board | |
| JP5787808B2 (en) | Probe card wiring board and probe card using the same | |
| JP2001007252A (en) | Semiconductor device and its manufacture | |
| JP6224473B2 (en) | Wiring board, electronic device and electronic module | |
| JP2008135574A (en) | Wiring board, semiconductor device using the same and probe card | |
| JP6166194B2 (en) | Wiring board, electronic device and electronic module | |
| JP2016208036A (en) | Wiring board | |
| JP2017135281A (en) | Electronic component mounting package, electronic equipment and electronic module | |
| JP6741521B2 (en) | Circuit device | |
| JP2009267267A (en) | Electronic component mounting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6392630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |