JP6391294B2 - ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 - Google Patents

Description

本発明は、デバイス及び配線層を含むウェーハ、及び当該ウェーハの製造方法、並びにデバイスチップの製造方法に関する。

ＩＣ等のデバイスチップを製造する際には、例えば、基板（半導体基板）にトランジスタ等の素子を含むデバイスを作り込み、その後、素子間を繋ぐ配線層を形成している。デバイス及び配線層が形成されたウェーハは、ストリート（分割予定ライン）に沿って切削、又はレーザー加工されて、各デバイスに対応する複数のデバイスチップへと分割される。

通常、ウェーハの表面側には、ＩＣ等を構成するデバイスの他に、ＴＥＧ（Test Elements Group）等と呼ばれる試験用の素子が形成されている。このＴＥＧは、試験の後には不要となるため、デバイスの形成領域を最大限に確保できるように、ストリートと重なる領域に形成されることが多い（例えば、特許文献１参照）。

特開平６−３４９９２６号公報

ところで、上述したウェーハを切削又はレーザー加工すると、物理的又は熱的なダメージによって配線層は高い確率で剥離してしまう。また、配線層との界面において、基板が欠けてしまうこともある。配線層の剥離や基板の欠けがデバイスにまで達すると、当該デバイスは動作しなくなる。

本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、デバイスの不良を防止できるウェーハ、及び当該ウェーハの製造方法、並びにデバイスチップの製造方法を提供することである。

本発明によれば、ウェーハであって、基板と、該基板上の複数の分割予定ラインで区画された領域に形成された複数のデバイスと、該基板上に形成され該デバイスの配線を含む配線層と、を備え、該基板には、該デバイスをそれぞれ囲繞するように該基板の上面側から形成され、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの複数のテーパー形状の溝と、該溝の表面を被覆し、不純物となる金属の拡散を防ぐ拡散防止膜と、該溝の内部に充填され、該仕上げ厚みに対応する深さのバリア部と、が設けられており、互いに隣接する２個の該デバイスをそれぞれ囲繞する２つの該溝の間の該バリア部が設けられていない領域に該分割予定ラインが位置していることを特徴とするウェーハが提供される。

本発明に係るウェーハにおいて、互いに隣接する第一デバイスと第二デバイスの間には、該第一デバイスを囲繞する第一バリア部と、該第二デバイスを囲繞する第二バリア部との間において該基板上にＴＥＧが形成されていることが好ましい。

また、本発明によれば、ウェーハの製造方法であって、基板上の複数の分割予定ラインで区画された領域に複数のデバイスを形成するデバイス形成ステップと、該デバイス形成ステップを実施した後、該デバイスをそれぞれ囲繞するように該基板の上面側から複数のテーパー形状の溝を形成する溝形成ステップと、該溝形成ステップで形成された該溝の表面を、不純物となる金属の拡散を防ぐ拡散防止膜で被覆してから、該溝の内部にバリア部材を充填してバリア部を形成するバリア部形成ステップと、該バリア部形成ステップを実施した後、該基板の上面側に該デバイスの配線を含む配線層を形成する配線層形成ステップと、を備え、該溝形成ステップでは、互いに隣接する２個の該デバイスをそれぞれ囲繞する２つの該溝の間の該バリア部が形成されない領域に該分割予定ラインが位置するように、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの該溝を形成し、該バリア部形成ステップでは、該仕上げ厚みに対応する深さの該バリア部を形成することを特徴とするウェーハの製造方法が提供される。

本発明のウェーハの製造方法において、該デバイス形成ステップでは、第一デバイスを囲繞する該溝形成ステップで形成される第一溝と、第二デバイスを囲繞する該溝形成ステップで形成される第二溝との間において該基板上にＴＥＧを形成することが好ましい。

また、本発明によれば、前記ウェーハの製造方法を用いるデバイスチップの製造方法であって、該配線層形成ステップを実施した後、該基板を個々の該デバイスと該デバイスをそれぞれ囲繞するバリア部とを備えたデバイスチップへと分割する分割ステップと、を備えたことを特徴とするデバイスチップの製造方法が提供される。

本発明のデバイスチップの製造方法において、該基板を該仕上げ厚みに薄化する薄化ステップを更に備えたことが好ましい。

本発明のウェーハは、各デバイスを囲むバリア部を備えているので、加工に伴う物理的又は熱的なダメージが加わっても、バリア部より内側（デバイス側）の領域に配線層の剥離や基板の欠けが進行することはない。よって、配線層の剥離や基板の欠けに起因するデバイスの不良を防止できる。

図１（Ａ）は、本実施形態に係るウェーハを模式的に示す斜視図であり、図１（Ｂ）は、ウェーハの表面側を模式的に示す平面図である。 図２（Ａ）は、本実施形態に係るウェーハを模式的に示す断面図であり、図２（Ｂ）は、変形例に係るウェーハを模式的に示す断面図である。 図３（Ａ）は、デバイス形成ステップを模式的に示す断面図であり、図３（Ｂ）は、溝形成ステップを模式的に示す断面図であり、図３（Ｃ）は、バリア部形成ステップにおいて拡散防止膜が形成される様子を模式的に示す断面図である。 図４（Ａ）は、バリア部形成ステップにおいてバリア部材が充填される様子を模式的に示す断面図であり、図４（Ｂ）は、配線層形成ステップを模式的に示す断面図であり、図４（Ｃ）は、分割ステップにおいて配線層等の一部が除去される様子を模式的に示す断面図である。 図５（Ａ）は、分割ステップにおいて分割溝が形成される様子を模式的に示す断面図であり、図５（Ｂ）は、分割ステップにおいてウェーハが薄化される様子（薄化ステップ）を模式的に示す断面図である。

添付図面を参照して、本発明の実施形態について説明する。まず、本実施形態に係るウェーハの構成例について説明する。図１（Ａ）は、本実施形態に係るウェーハを模式的に示す斜視図であり、図１（Ｂ）は、ウェーハの表面側を模式的に示す平面図であり、図２（Ａ）は、ウェーハを模式的に示す断面図である。

図１（Ａ）に示すように、本実施形態のウェーハ１１は、円盤状の基板１３を含み、その表面（上面）側は、中央のデバイス領域と、デバイス領域を囲む外周余剰領域とに分けられている。基板１３は、例えば、シリコン等の半導体材料でなる半導体基板である。デバイス領域は、格子状に配列された複数のストリート（分割予定ライン）１５でさらに複数の領域に区画されており、各領域にはＩＣ等のデバイス１７ａが形成されている。

各デバイス１７ａの周りには、図１（Ｂ）に示すように、平面視において各デバイス１７ａを囲むバリア部１９が設けられている。バリア部１９は、基板１３の表面側に設けられた溝１３ａ（図３（Ｂ）参照）にバリア部材１９ａ（図４（Ａ）参照）を充填して形成されている。また、バリア部１９は、基板１３の表面からデバイスチップの仕上げ厚みに至る深さに形成されている。

隣接する２個のデバイス（第一デバイスと第二デバイス）１７ａを囲むバリア部１９の間には、試験用の素子であるＴＥＧ（Test Elements Group）１７ｂが形成されている。すなわち、ＴＥＧ１７ｂは、バリア部（第一バリア部）１９とバリア部（第二バリア部）１９との間に位置するストリート１５上に設けられている。このように、ＴＥＧ１７ｂをストリート１５上に配置することで、デバイス１７ａの形成領域を確保してデバイスチップの取り数を最大化できる。

図２（Ａ）に示すように、基板１３の表面側には、デバイス１７ａやＴＥＧ１７ｂを覆う配線層２１が設けられている。配線層２１は、デバイス１７ａに含まれる素子を繋ぐ配線や、配線間を絶縁する層間絶縁膜等を含む。配線層２１の上面には、デバイス１７ａや配線層２１を保護するパッシベーション２３が形成されている。

なお、図２（Ａ）では、バリア部１９を、パッシベーション２３の上面から測定したデバイスチップの仕上げ厚みＴに達する深さに形成している。これにより、デバイスチップの周囲の広い範囲をバリア部１９で覆うことができ、分割の際にデバイスチップの側面で発生する欠け（クラック）の伸長を抑制できる。その結果、デバイスチップの破損や抗折強度の低下を適切に防止できる。

また、図２（Ａ）に示すように、デバイスチップとなる領域の周囲を拡散防止膜１８で覆うと好ましい。これにより、デバイス１７ａに金属等の不純物が進入するのを防止できる。この効果は、例えば、プラズマエッチングを利用してウェーハ１１を分割するプラズマダイシングのように、デバイスチップの側面にゲッタリング機能を持つ歪みが形成されない分割方法を採用する場合に、特に有用である。

ただし、バリア部１９の深さは、図２（Ａ）に示す態様に限定されない。図２（Ｂ）は、変形例に係るウェーハ１１を模式的に示す断面図である。図２（Ｂ）に示すように、バリア部１９を、デバイスチップの仕上げ厚みＴに達しない所定の深さに形成することもできる。

このように、本実施形態に係るウェーハ１１は、各デバイス１７ａを囲むバリア部１９を備えるので、加工に伴う物理的又は熱的なダメージが加わっても、バリア部１９より内側（デバイス１７ａ側）の領域に配線層２１の剥離や基板１３の欠けが進行することはない。よって、配線層２１の剥離や基板１３の欠けに起因するデバイス１７ａの不良を防止できる。

また、本実施形態に係るウェーハ１１では、バリア部１９を、デバイスチップの仕上げ厚みＴに達する深さに形成しているので、デバイスチップの周囲の広い範囲をバリア部１９で覆うことができ、分割の際にデバイスチップの側面で発生する欠けの伸長をより適切に抑制できる。その結果、デバイスチップの破損や抗折強度の低下を適切に防止できる。さらに、拡散防止膜１８によって、デバイス１７ａへの金属等の不純物の進入を防ぐことができる。

次に、ウェーハの製造方法及びデバイスチップの製造方法について説明する。本実施形態に係るウェーハの製造方法は、デバイス形成ステップ（図３（Ａ）参照）、溝形成ステップ（図３（Ｂ）参照）、バリア部形成ステップ（図３（Ｃ）、図４（Ａ）参照）、及び配線層形成ステップ（図４（Ｂ）参照）を含む。

また、本実施形態に係るデバイスチップの製造方法は、上述したウェーハの製造方法の各ステップに加え、分割ステップ（図４（Ｃ）、図５（Ａ）、図５（Ｂ）参照）を含んでいる。なお、本実施形態の分割ステップには、基板１３を薄く加工する薄化ステップが含まれている。

本実施形態に係るウェーハの製造方法では、まず、基板１３上に複数のデバイス１７ａを形成するデバイス形成ステップを実施する。図３（Ａ）は、デバイス形成ステップを模式的に示す断面図である。デバイス形成ステップでは、基板１３に対して成膜、熱処理、エッチング等の各種処理を施し、図３（Ａ）に示すように、ストリート１５で区画された複数の領域にトランジスタ等の素子を含むデバイス１７ａを形成する。

また、ストリート１５と重なる領域には、ＴＥＧ１７ｂを形成する。このＴＥＧ１７ｂは、後の溝形成ステップで形成される２つの溝（第一溝と第二溝）１３ａで挟まれる領域に形成される。なお、本実施形態では、デバイス１７ａとともにＴＥＧ１７ｂを形成しているが、ＴＥＧ１７ｂは必ずしも形成されなくて良い。

デバイス形成ステップを実施した後には、デバイス１７ａの周りを囲む複数の溝１３ａを形成する溝形成ステップを実施する。図３（Ｂ）は、溝形成ステップを模式的に示す断面図である。溝形成ステップでは、後のバリア部形成ステップで形成されるバリア部１９に対応した深さの溝１３ａをエッチング（フォトエッチング）等の方法で形成する。

すなわち、本実施形態では、図３（Ｂ）に示すように、デバイスチップの仕上げ厚みＴ（図２（Ａ）参照）に達する深さの複数の溝１３ａを形成する。ただし、図２（Ｂ）に示すように、デバイスチップの仕上げ厚みＴに達しない深さのバリア部１９を形成する場合には、デバイスチップの仕上げ厚みＴに達しない深さの溝１３ａを形成すれば良い。

このように形成される複数の溝１３ａにより、各デバイス１７ａの周りは囲まれる。また、上述のように、ＴＥＧ１７ｂは、隣接する２個のデバイス１７ａを囲む２つの溝１３ａで挟まれた領域に位置付けられる。なお、溝１３ａは、底に向かって幅の狭くなるテーパー形状に形成されることが好ましい。

例えば、バリア部１９を酸化ケイ素（ＳｉＯ_２）等の材料で形成（成膜）する場合に、溝１３ａの幅を一定（ストレート形状）にすると、溝１３ａの下部をバリア部材１９ａで埋める前に溝１３ａの上部に位置する開口が閉じられてしまう。その結果、バリア部１９は中空に形成されることになる。

これに対して、溝１３ａを、底に向かって幅の狭くなるテーパー形状に形成すれば、溝１３ａ開口が閉じられる前に溝１３ａの下部をバリア部材１９ａで十分に埋めることができる。このように、バリア部１９が中空に形成されるのを防ぐためには、溝１３ａをテーパー形状に形成することが好ましい。

溝形成ステップを実施した後には、バリア部１９を拡散防止膜１８とともに形成するバリア部形成ステップを実施する。図３（Ｃ）は、バリア部形成ステップにおいて拡散防止膜１８が形成される様子を模式的に示す断面図であり、図４（Ａ）は、バリア部形成ステップにおいてバリア部材１９ａが充填される様子を模式的に示す断面図である。

バリア部形成ステップでは、まず、図３（Ｃ）に示すように、不純物となる金属等の拡散を防ぐ拡散防止膜１８を、溝１３ａを含む基板１３の表面側に形成する。拡散防止膜１８は、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属を用いたスパッタ等の方法で形成される。

具体的には、例えば、３０ｎｍ程度の厚みのタンタル膜と、２０ｎｍ程度の厚みの窒化タンタル（ＴａＮ）膜との積層体を、拡散防止膜１８として用いると良い。また、チタン膜と、窒化チタン（ＴｉＮ）膜との積層体を拡散防止膜１８として用いることもできる。

溝１３ａを含む基板１３の表面側に拡散防止膜１８を形成した後には、溝１３ａの内部にバリア部材１９ａを充填する。バリア部材１９ａとしては、例えば、酸化ケイ素（ＳｉＯ_２）を用いることができる。具体的には、例えば、プラズマＣＶＤ等の方法で、溝１３ａを含む基板１３の表面側に酸化ケイ素を堆積する。

上述のように、溝１３ａをテーパー形状にしておくことで、溝１３ａの内部にバリア部材１９ａを適切に充填できる。溝１３ａの内部にバリア部材１９ａを充填した後には、ＣＭＰ等の方法でバリア部材１９ａの上面側を平坦化し、エッチング（フォトエッチング）等の方法でバリア部材１９ａ及び拡散防止膜１８を部分的に除去する。

具体的には、溝１３ａ以外の領域を被覆しているバリア部材１９ａ及び拡散防止膜１８を除去する（図４（Ｂ）参照）。これにより、各デバイス１７ａを囲み、デバイスチップの仕上げ厚みＴに達する深さのバリア部１９を拡散防止膜１８とともに形成できる。

バリア部形成ステップを実施した後には、デバイス１７ａ及びＴＥＧ１７ｂを覆う配線層２１を形成する配線層形成ステップを実施する。図４（Ｂ）は、配線層形成ステップを模式的に示す断面図である。配線層形成ステップでは、例えば、スパッタ、エッチング等の各種処理を実施して、デバイス１７ａに含まれる素子の電極等に接続された複数の配線を形成する。

また、配線間を絶縁する層間絶縁膜等を形成する。配線や層間絶縁膜等を含む配線層２１を形成した後には、配線層２１の上面を覆うパッシベーション２３を形成する。以上のステップで、図１（Ａ）、図１（Ｂ）、及び図２（Ａ）に示すウェーハ１１を製造できる。

上述したウェーハの製造方法を用いるデバイスチップの製造方法では、配線層形成ステップを実施した後に、ウェーハ１１を複数のデバイスチップへと分割する分割ステップを実施する。

図４（Ｃ）は、分割ステップにおいて配線層２１等の一部が除去される様子を模式的に示す断面図であり、図５（Ａ）は、分割ステップにおいて分割溝が形成される様子を模式的に示す断面図であり、図５（Ｂ）は、分割ステップにおいてウェーハ１１が薄化される様子（薄化ステップ）を模式的に示す断面図である。

本実施形態の分割ステップでは、まず、図４（Ｃ）に示すように、ストリート１５を被覆する配線層２１等を除去する。具体的には、例えば、ウェーハ１１の表面側にレーザービームを照射して、ストリート１５と重なるパッシベーション２３、配線層２１、ＴＥＧ１７ｂ等をアブレーションで除去する。なお、レーザービームを照射する前には、パッシベーション２３の上面にレーザー加工用の保護膜２５を形成しておくと良い。

ストリート１５を被覆するパッシベーション２３、配線層２１、ＴＥＧ１７ｂ等を除去した後には、図５（Ａ）に示すように、ストリート１５に沿う分割溝１３ｂを仕上げ厚みＴに至る深さに形成する。この分割溝１３ｂは、例えば、上述した保護膜２５をマスクとして用いるプラズマエッチング等の方法で形成できる。

分割溝１３ｂを形成した後には、図５（Ｂ）に示すように、基板１３の裏面（下面）側を研削してウェーハ１１を仕上げ厚みＴまで薄くするとともに、複数のデバイスチップ３１へと分割する（薄化ステップ）。なお、保護膜２５は、分割溝１３ｂの形成後に除去しておくと良い。以上のステップで、複数のデバイスチップ３１を製造できる。

なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、プラズマエッチング等の方法を用いた分割溝１３ｂの形成と、研削による薄化とを組み合わせて、ウェーハ１１を複数のデバイスチップ３１へと分割しているが、本発明の分割ステップはこれに限定されない。

例えば、切削ブレードを用いる切削や、レーザービームの照射によるアブレーション等を利用してウェーハ１１（基板１３）を分割しても良い。また、基板１３に吸収され難い波長のレーザービームを集光してストリート１５に沿う改質層を形成した後に、外力を付与して複数のデバイスチップ３１へと分割することもできる。

また、上記実施形態では、バリア部１９とともに拡散防止膜１８を形成しているが、必ずしも拡散防止膜１８を形成しなくて良い。なお、拡散防止膜１８は、金属による汚染への対策として極めて有用である。

その他、上記実施形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。

１１ ウェーハ
１３ 基板
１３ａ 溝
１３ｂ 分割溝
１５ ストリート（分割予定ライン）
１７ａ デバイス
１７ｂ ＴＥＧ
１８ 拡散防止膜
１９ バリア部
１９ａ バリア部材
２１ 配線層
２３ パッシベーション
２５ 保護膜
３１ デバイスチップ

Claims (6)

1. ウェーハであって、
   基板と、
   該基板上の複数の分割予定ラインで区画された領域に形成された複数のデバイスと、
   該基板上に形成され該デバイスの配線を含む配線層と、を備え、
   該基板には、
   該デバイスをそれぞれ囲繞するように該基板の上面側から形成され、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの複数のテーパー形状の溝と、
   該溝の表面を被覆し、不純物となる金属の拡散を防ぐ拡散防止膜と、
   該溝の内部に充填され、該仕上げ厚みに対応する深さのバリア部と、が設けられており、
   互いに隣接する２個の該デバイスをそれぞれ囲繞する２つの該溝の間の該バリア部が設けられていない領域に該分割予定ラインが位置していることを特徴とするウェーハ。
2. 互いに隣接する第一デバイスと第二デバイスの間には、該第一デバイスを囲繞する第一バリア部と、該第二デバイスを囲繞する第二バリア部との間において該基板上にＴＥＧが形成されていることを特徴とする請求項１に記載のウェーハ。
3. ウェーハの製造方法であって、
   基板上の複数の分割予定ラインで区画された領域に複数のデバイスを形成するデバイス形成ステップと、
   該デバイス形成ステップを実施した後、該デバイスをそれぞれ囲繞するように該基板の上面側から複数のテーパー形状の溝を形成する溝形成ステップと、
   該溝形成ステップで形成された該溝の表面を、不純物となる金属の拡散を防ぐ拡散防止膜で被覆してから、該溝の内部にバリア部材を充填してバリア部を形成するバリア部形成ステップと、
   該バリア部形成ステップを実施した後、該基板の上面側に該デバイスの配線を含む配線層を形成する配線層形成ステップと、を備え、
   該溝形成ステップでは、互いに隣接する２個の該デバイスをそれぞれ囲繞する２つの該溝の間の該バリア部が形成されない領域に該分割予定ラインが位置するように、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの該溝を形成し、
   該バリア部形成ステップでは、該仕上げ厚みに対応する深さの該バリア部を形成することを特徴とするウェーハの製造方法。
4. 該デバイス形成ステップでは、第一デバイスを囲繞する該溝形成ステップで形成される第一溝と、第二デバイスを囲繞する該溝形成ステップで形成される第二溝との間において該基板上にＴＥＧを形成することを特徴とする請求項３に記載のウェーハの製造方法。
5. 請求項３又は請求項４に記載のウェーハの製造方法を用いるデバイスチップの製造方法であって、
   該配線層形成ステップを実施した後、該基板を個々の該デバイスと該デバイスをそれぞれ囲繞するバリア部とを備えた該デバイスチップへと分割する分割ステップと、を備えたことを特徴とするデバイスチップの製造方法。
6. 該基板を該仕上げ厚みに薄化する薄化ステップを更に備えたことを特徴とする請求項５に記載のデバイスチップの製造方法。