JP6391294B2 - ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 - Google Patents
ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 Download PDFInfo
- Publication number
- JP6391294B2 JP6391294B2 JP2014101155A JP2014101155A JP6391294B2 JP 6391294 B2 JP6391294 B2 JP 6391294B2 JP 2014101155 A JP2014101155 A JP 2014101155A JP 2014101155 A JP2014101155 A JP 2014101155A JP 6391294 B2 JP6391294 B2 JP 6391294B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- forming step
- wafer
- barrier portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Description
13 基板
13a 溝
13b 分割溝
15 ストリート(分割予定ライン)
17a デバイス
17b TEG
18 拡散防止膜
19 バリア部
19a バリア部材
21 配線層
23 パッシベーション
25 保護膜
31 デバイスチップ
Claims (6)
- ウェーハであって、
基板と、
該基板上の複数の分割予定ラインで区画された領域に形成された複数のデバイスと、
該基板上に形成され該デバイスの配線を含む配線層と、を備え、
該基板には、
該デバイスをそれぞれ囲繞するように該基板の上面側から形成され、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの複数のテーパー形状の溝と、
該溝の表面を被覆し、不純物となる金属の拡散を防ぐ拡散防止膜と、
該溝の内部に充填され、該仕上げ厚みに対応する深さのバリア部と、が設けられており、
互いに隣接する2個の該デバイスをそれぞれ囲繞する2つの該溝の間の該バリア部が設けられていない領域に該分割予定ラインが位置していることを特徴とするウェーハ。 - 互いに隣接する第一デバイスと第二デバイスの間には、該第一デバイスを囲繞する第一バリア部と、該第二デバイスを囲繞する第二バリア部との間において該基板上にTEGが形成されていることを特徴とする請求項1に記載のウェーハ。
- ウェーハの製造方法であって、
基板上の複数の分割予定ラインで区画された領域に複数のデバイスを形成するデバイス形成ステップと、
該デバイス形成ステップを実施した後、該デバイスをそれぞれ囲繞するように該基板の上面側から複数のテーパー形状の溝を形成する溝形成ステップと、
該溝形成ステップで形成された該溝の表面を、不純物となる金属の拡散を防ぐ拡散防止膜で被覆してから、該溝の内部にバリア部材を充填してバリア部を形成するバリア部形成ステップと、
該バリア部形成ステップを実施した後、該基板の上面側に該デバイスの配線を含む配線層を形成する配線層形成ステップと、を備え、
該溝形成ステップでは、互いに隣接する2個の該デバイスをそれぞれ囲繞する2つの該溝の間の該バリア部が形成されない領域に該分割予定ラインが位置するように、該基板を分割して得られるデバイスチップの仕上げ厚みに対応する深さの該溝を形成し、
該バリア部形成ステップでは、該仕上げ厚みに対応する深さの該バリア部を形成することを特徴とするウェーハの製造方法。 - 該デバイス形成ステップでは、第一デバイスを囲繞する該溝形成ステップで形成される第一溝と、第二デバイスを囲繞する該溝形成ステップで形成される第二溝との間において該基板上にTEGを形成することを特徴とする請求項3に記載のウェーハの製造方法。
- 請求項3又は請求項4に記載のウェーハの製造方法を用いるデバイスチップの製造方法であって、
該配線層形成ステップを実施した後、該基板を個々の該デバイスと該デバイスをそれぞれ囲繞するバリア部とを備えた該デバイスチップへと分割する分割ステップと、を備えたことを特徴とするデバイスチップの製造方法。 - 該基板を該仕上げ厚みに薄化する薄化ステップを更に備えたことを特徴とする請求項5に記載のデバイスチップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101155A JP6391294B2 (ja) | 2014-05-15 | 2014-05-15 | ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101155A JP6391294B2 (ja) | 2014-05-15 | 2014-05-15 | ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220266A JP2015220266A (ja) | 2015-12-07 |
JP6391294B2 true JP6391294B2 (ja) | 2018-09-19 |
Family
ID=54779441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101155A Active JP6391294B2 (ja) | 2014-05-15 | 2014-05-15 | ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6391294B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6730891B2 (ja) * | 2016-09-15 | 2020-07-29 | 株式会社ディスコ | ウエーハの加工方法 |
KR102399356B1 (ko) | 2017-03-10 | 2022-05-19 | 삼성전자주식회사 | 기판, 기판의 쏘잉 방법, 및 반도체 소자 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04251960A (ja) * | 1991-01-09 | 1992-09-08 | Fujitsu Ltd | 半導体ウエハおよび半導体装置の製造方法 |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
US7955955B2 (en) * | 2007-05-10 | 2011-06-07 | International Business Machines Corporation | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures |
JP2011014605A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2011096693A (ja) * | 2009-10-27 | 2011-05-12 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5600035B2 (ja) * | 2010-06-30 | 2014-10-01 | 株式会社ディスコ | ウエーハの分割方法 |
JP2012221984A (ja) * | 2011-04-04 | 2012-11-12 | Semiconductor Components Industries Llc | 半導体装置及びその製造方法 |
-
2014
- 2014-05-15 JP JP2014101155A patent/JP6391294B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015220266A (ja) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
JP5448304B2 (ja) | 半導体装置 | |
US20080179710A1 (en) | Semiconductor wafer with improved crack protection | |
KR100881108B1 (ko) | 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브라인 상에 형성된 공정-모니터 전극 패드를 포함하는반도체 웨이퍼 | |
US7429772B2 (en) | Technique for stable processing of thin/fragile substrates | |
JP2006253402A (ja) | 半導体装置の製造方法 | |
CN105810576B (zh) | 切割晶圆的方法及半导体芯片 | |
CN102130047B (zh) | 半导体管芯切单方法 | |
KR20210053147A (ko) | 멀티 웨이퍼 적층을 위한 트림 월 보호 방법 | |
JP6391294B2 (ja) | ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法 | |
JP2007287780A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6598702B2 (ja) | ウェーハの加工方法 | |
US20060163701A1 (en) | Scribe-line structures and methods of forming the same | |
JP2009152245A (ja) | 半導体装置の製造方法 | |
WO2020052584A1 (zh) | 一种硅片级封装划片槽的设计方法 | |
TWI689980B (zh) | 切割晶圓的方法及晶粒 | |
JP6257979B2 (ja) | ウェーハの分割方法 | |
US7179720B2 (en) | Pre-fabrication scribing | |
US12009319B2 (en) | Integrated circuit with metal stop ring outside the scribe seal | |
JP2009218504A (ja) | 半導体装置 | |
JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
JP5726989B2 (ja) | 半導体装置 | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
TWI846006B (zh) | 半導體裝置及其製造方法 | |
TWI699889B (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6391294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |