JP6384277B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6384277B2 JP6384277B2 JP2014228611A JP2014228611A JP6384277B2 JP 6384277 B2 JP6384277 B2 JP 6384277B2 JP 2014228611 A JP2014228611 A JP 2014228611A JP 2014228611 A JP2014228611 A JP 2014228611A JP 6384277 B2 JP6384277 B2 JP 6384277B2
- Authority
- JP
- Japan
- Prior art keywords
- stopper
- protective material
- wafer
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
Description
(付記1)ウエハの上面にストッパを形成する工程と、前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2)前記ストッパを形成する工程は、前記ストッパを前記突起電極より高くなるように形成する工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
(付記3)前記保護材の上面を平坦化する工程は、前記ストッパが前記保護材から露出することにより前記平坦化が停止することを特徴とする付記1または2記載の半導体装置の製造方法。
(付記4)前記ストッパの硬度は、前記保護材の硬度より大きいことを特徴とする付記1から3のいずれか一項記載の半導体装置の製造方法。
(付記5)前記ウエハは、チップとなる複数のチップ領域を含み、前記ストッパを形成する工程は、前記複数のチップ領域それぞれに前記ストッパを形成する工程を含むことを特徴とする付記1から4のいずれか一項記載の半導体装置の製造方法。
(付記6)前記ストッパ上に前記ストッパより硬度の小さい緩衝層を形成する工程を含み、前記保護材を形成する工程は、前記緩衝層を覆うように前記保護材を形成する工程を含むことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
(付記7)前記緩衝層を形成する工程は、前記ストッパの側面に前記緩衝層を形成する工程を含むことを特徴とする付記6記載の半導体装置の製造方法。
(付記8)前記ストッパを形成する工程は、前記ストッパの水平方向の断面積が上面から下面にかけて大きくなるように、前記ストッパを形成する工程と、を含むことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
(付記9)前記保護材の上面を平坦化する工程は、前記保護材に加わる圧力が一定値以上となると前記保護材の平坦化を停止することを特徴とする付記6から8のいずれか一項記載の半導体装置の製造方法。
(付記10)前記ストッパを形成する工程は、前記ウエハの前記上面に、前記突起電極と、前記突起電極より面積の大きくかつ前記突起電極と同じ高さのストッパと、を同時に形成する工程と、前記突起電極および前記ストッパを熱処理することにより、前記ストッパを前記突起電極より高くする工程とを含むことを特徴とすることを特徴とする付記1から9のいずれか一項記載の半導体装置の製造方法。
(付記11)前記ストッパは、タングステン、モリブデン、チタン、ニッケル、銅、銀、金、酸化シリコン及び窒化シリコンの少なくとも1つを含むことを特徴とする付記1から8のいずれか一項記載の半導体装置の製造方法。
(付記12)前記ストッパの形状は、前記チップ領域の辺に沿った直線状、前記チップ領域のコーナーに設けられたL字形状、または、前記チップ領域の外周に沿って設けられた枠状であることを特徴とする付記5記載の半導体装置の製造方法。
(付記13)前記突起電極は前記チップ領域の中央領域には形成されておらず、前記ストッパは、前記チップ領域の周辺と前記中央領域に形成されていることを特徴とする付記5記載の半導体装置の製造方法。
(付記14)前記突起電極は、前記チップ領域において偏って形成され、前記ストッパは、前記突起電極が偏って形成された周辺と、前記突起電極が偏って形成されたことにより前記突起電極が形成されなくなった領域とに形成されていることを特徴とする付記5記載の半導体装置の製造方法。
(付記15)前記ストッパは錐形状または錐台形状であることを特徴とする付記8記載の半導体装置の製造方法。
(付記16)前記ストッパの上面には凹部が形成されていることを特徴とする付記8記載の半導体装置の製造方法。
11 上面
12 下面
14 パッド
16 下地層
18 突起電極
20、20a、20b ストッパ
21 緩衝層
22 下部
23 上部
24 凹部
30 保護材
31 上面
34 チップ領域
36 突起電極領域
Claims (10)
- チップとなる複数のチップ領域が行列状に配列されたウエハの上面にストッパを形成する工程と、
前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
前記ストッパにより平坦化が停止するように、前記保護材の上面をCMP装置、研磨装置または研削装置を用い平坦化する工程と、
平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
を含み、
前記突起電極は、前記複数のチップ領域のそれぞれの中央領域に形成され、前記チップ領域のそれぞれの周辺領域に形成されておらず、
前記ストッパを形成する工程は、前記複数のチップ領域それぞれの前記周辺領域に前記ストッパを形成する工程を含むことを特徴とする半導体装置の製造方法。 - 前記ストッパを形成する工程は、前記ストッパを前記突起電極より高くなるように形成する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記保護材の上面を平坦化する工程は、前記ストッパが前記保護材から露出することにより前記平坦化が停止することを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記ストッパの硬度は、前記保護材の硬度より大きいことを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
- 前記ストッパの形状は、前記チップ領域の辺に沿った直線状、前記チップ領域のコーナーに設けられたL字形状、または、前記チップ領域の外周に沿って設けられた枠状であることを特徴とする請求項1から4のいずれか一項記載の半導体装置の製造方法。
- 前記ストッパ上に前記ストッパより硬度の小さい緩衝層を形成する工程を含み、
前記保護材を形成する工程は、前記緩衝層を覆うように前記保護材を形成する工程を含むことを特徴とする請求項1から5のいずれか一項記載の半導体装置の製造方法。 - ウエハの上面にストッパを形成する工程と、
前記ストッパ上および前記ストッパの側面に前記ストッパより硬度の小さい緩衝層を形成する工程と、
前記ウエハの前記上面に形成された突起電極、前記ストッパおよび前記緩衝層を覆うように前記ウエハの前記上面に保護材を形成する工程と、
前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
を含むことを特徴とする半導体装置の製造方法。 - ウエハの上面にストッパを形成する工程と、
前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
を含み、
前記ストッパを形成する工程は、前記ストッパの水平方向の断面積が上面から下面にかけて大きくなるように、前記ストッパを形成する工程、を含むことを特徴とする半導体装置の製造方法。 - 前記保護材の上面を平坦化する工程は、前記保護材に加わる圧力が一定値以上となると前記保護材の平坦化を停止することを特徴とする請求項6から8のいずれか一項記載の半導体装置の製造方法。
- ウエハの上面にストッパを形成する工程と、
前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
を含み、
前記ストッパを形成する工程は、前記ウエハの前記上面に、前記突起電極と、前記突起電極より面積の大きくかつ前記突起電極と同じ高さのストッパと、を同時に形成する工程と、前記突起電極および前記ストッパを熱処理することにより、前記ストッパを前記突起電極より高くする工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228611A JP6384277B2 (ja) | 2014-11-11 | 2014-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228611A JP6384277B2 (ja) | 2014-11-11 | 2014-11-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092343A JP2016092343A (ja) | 2016-05-23 |
JP6384277B2 true JP6384277B2 (ja) | 2018-09-05 |
Family
ID=56017229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014228611A Active JP6384277B2 (ja) | 2014-11-11 | 2014-11-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6384277B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110199379B (zh) * | 2017-01-23 | 2023-07-21 | 东京毅力科创株式会社 | 半导体基板的处理方法和半导体基板的处理装置 |
JP2019062147A (ja) * | 2017-09-28 | 2019-04-18 | 株式会社ディスコ | 保護部材の加工方法 |
JP2019062148A (ja) * | 2017-09-28 | 2019-04-18 | 株式会社ディスコ | 保護部材の加工方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2555947B2 (ja) * | 1993-08-31 | 1996-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3226703B2 (ja) * | 1994-03-18 | 2001-11-05 | 株式会社日立製作所 | 半導体装置及びその製法 |
JP3918241B2 (ja) * | 1996-08-01 | 2007-05-23 | 日産化学工業株式会社 | 表面改質された酸化第二セリウム粒子からなる研磨剤及び研磨方法 |
JPH10107138A (ja) * | 1996-10-03 | 1998-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005303214A (ja) * | 2004-04-16 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体ウェーハの研削方法 |
JP2008294130A (ja) * | 2007-05-23 | 2008-12-04 | Fujitsu Ltd | 配線基板の製造方法 |
JP2012164813A (ja) * | 2011-02-07 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
-
2014
- 2014-11-11 JP JP2014228611A patent/JP6384277B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092343A (ja) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972490B2 (en) | Bonding structure with compliant bumps | |
US9437568B2 (en) | Method for manufacturing semiconductor device having a multilayer interconnection | |
US20110278722A1 (en) | Semiconductor device and manufacturing method thereof | |
US9972580B2 (en) | Semiconductor package and method for fabricating the same | |
US11127635B1 (en) | Techniques for wafer stack processing | |
US20170025370A1 (en) | Chip scale sensing chip package and a manufacturing method thereof | |
JP6384277B2 (ja) | 半導体装置の製造方法 | |
JP4273346B2 (ja) | 半導体装置の製造方法 | |
TWI603241B (zh) | 一種觸控面板-感測晶片封裝體模組複合體及其製造方法 | |
US9490216B2 (en) | Semiconductor device and semiconductor package | |
TW201205655A (en) | Semiconductor device and manufacturing method thereof | |
TW201913899A (zh) | 積體電路封裝及其製作方法 | |
JP2004079951A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
JP4994757B2 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
US10714443B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
TW201838020A (zh) | 半導體裝置、半導體晶圓及半導體裝置製造方法 | |
JP6585447B2 (ja) | 基板の製造方法 | |
JP6987034B2 (ja) | 半導体装置の製造方法 | |
WO2010119570A1 (ja) | 積層半導体装置及び積層半導体装置の製造方法 | |
KR100936070B1 (ko) | 웨이퍼 스택 제작 방법 | |
TW201820555A (zh) | 半導體封裝結構及其製造方法 | |
US20120018880A1 (en) | Semiconductor structure and manufacturing method thereof | |
TW202339274A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2005340483A (ja) | 半導体チップ、半導体装置、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6384277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |