JP6364059B2 - 露光装置、露光方法、および物品の製造方法 - Google Patents

露光装置、露光方法、および物品の製造方法 Download PDF

Info

Publication number
JP6364059B2
JP6364059B2 JP2016225372A JP2016225372A JP6364059B2 JP 6364059 B2 JP6364059 B2 JP 6364059B2 JP 2016225372 A JP2016225372 A JP 2016225372A JP 2016225372 A JP2016225372 A JP 2016225372A JP 6364059 B2 JP6364059 B2 JP 6364059B2
Authority
JP
Japan
Prior art keywords
substrate
exposure
height
shot area
measurement points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016225372A
Other languages
English (en)
Other versions
JP2018081281A (ja
Inventor
真一郎 平井
真一郎 平井
順一 本島
順一 本島
大川　直人
直人 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016225372A priority Critical patent/JP6364059B2/ja
Priority to TW106138076A priority patent/TWI659273B/zh
Priority to US15/806,678 priority patent/US10234775B2/en
Priority to KR1020170153551A priority patent/KR102276616B1/ko
Priority to CN201711141060.5A priority patent/CN108073048B/zh
Publication of JP2018081281A publication Critical patent/JP2018081281A/ja
Application granted granted Critical
Publication of JP6364059B2 publication Critical patent/JP6364059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/769—Means for monitoring the connection process
    • H01L2224/76901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7698—Apparatus for connecting with build-up interconnects specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Description

本発明は、露光装置、露光方法、および物品の製造方法に関する。
近年、ＦＯＷＬＰ（Fan Out Wafer Level Packaging）と呼ばれる半導体デバイスのパッケージング方法が、半導体デバイス製造工程に取り入れられてきている。ＦＯＷＬＰとは、前工程処理が終了してダイシングされた複数の半導体チップを並べてモールド材などで固めることにより構成された基板（再構成基板とも呼ぶ）の上に、露光装置を用いて配線層や電極パッドなどを形成する方法である。
露光装置では、投影光学系の結像面（フォーカス面）に基板の表面を配置するため、投影光学系からの光の光路領域内における複数の計測点で基板の高さを計測し、その計測結果に基づいて、高さ方向における基板の位置合わせが行われる。しかしながら、例えば、再構成基板ではモールド材の平坦化が難しいことや、基板上に形成された層の一部が除去されていることなどにより、露光装置により露光処理を行う対象の基板に段差が形成されていることがある。このような基板では、当該段差により高さが互いに異なる２つの領域にそれぞれ計測点が配置されると、複数の計測点での計測結果に基づいて、高さ方向における基板の位置合わせを精度よく行うことが困難になりうる。特許文献１には、複数の計測点（センサ）での基板の高さの計測結果のうち、基板の高さ方向の位置合わせに用いる計測点を選択する方法が開示されている。
特開２００２−１００５５２号公報
露光装置では、複数の計測点での計測結果のうち可能な限り多くの計測結果を用いる方が、高さ方向における基板の位置合わせを精度よく行う上で好ましい。
そこで、本発明は、基板の高さ方向の位置合わせを精度よく行うために有利な技術を提供することを目的とする。
上記目的を達成するために、本発明の一側面としての露光装置は、基板上のショット領域を露光する露光装置であって、前記ショット領域の複数の計測点において前記基板の高さを計測する計測部と、前記計測部による計測結果に基づいて前記基板の高さおよび傾きの少なくとも一方を制御するとともに、前記基板のショット領域を露光位置に配置して当該ショット領域を露光する動作を制御する制御部と、を含み、前記ショット領域は、パターンを形成すべき複数の部分領域を含み、前記制御部は、前記計測部が前記基板の高さを計測するときに前記部分領域の上に位置する計測点の数が、前記ショット領域を前記露光位置に配置したときに前記部分領域の上に位置する計測点の数よりも多くなるように、前記露光位置からシフトした位置に前記ショット領域を配置して前記計測部に前記基板の高さを計測させる、ことを特徴とする。
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
本発明によれば、例えば、基板の高さ方向の位置合わせを精度よく行うために有利な技術を提供することができる。
第１実施形態の露光装置を示す概略図である。 投影光学系からの光の照射領域と、その内側に配置された複数の計測点とを示す図である。 基板（再構成基板）を示す図である。 複数の半導体チップの各々に対して配線層および電極パッドを形成した状態を示す図である。 再構成基板の断面を示す図である。 配線層が形成された後の再構成基板の断面を示す図である。 露光位置にショット領域を配置した状態を示す図である。 露光位置からシフトしたシフト位置にショット領域を配置した状態を示す図である。 基板のショット領域を露光する方法を示すフローチャートである。
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材ないし要素については同一の参照番号を付し、重複する説明は省略する。
＜第１実施形態＞
本発明に係る第１実施形態の露光装置１０について、図１を参照しながら説明する。図１は、第１実施形態の露光装置１０を示す概略図である。第１実施形態の露光装置１０は、例えば、光源１と、照明光学系２と、マスクステージ３と、投影光学系４と、基板ステージ５と、計測部６と、制御部７とを含み得る。制御部７は、例えばＣＰＵやメモリを有し、露光装置１０の各部を制御する（基板９のショット領域を露光する動作を制御する）。また、本実施形態では、投影光学系４から射出された光の光軸と平行な方向をＺ方向とし、当該光軸に垂直かつ互いに直交する２つの方向をＸ方向およびＹ方向とする。
光源１は、例えばｉ線水銀ランプやエキシマレーザなどで構成され、基板９を露光するための光（露光光）を射出する。照明光学系２は、光源１から射出された光を導光し、マスクステージ３により保持されたマスク８を均一に照明する。投影光学系４は、所定の投影倍率を有し、マスク８に形成されたパターンを基板９に投影する。基板ステージ５は、基板９を保持して移動可能に構成されており、その位置や姿勢が、不図示の干渉計やエンコーダなどの位置計測機構によって高精度に管理される。
このように構成された露光装置１０では、基板９のショット領域を露光位置に配置し、投影光学系４からの光で当該ショット領域を露光する露光処理を行う。即ち、露光処理は、当該ショット領域上に供給（塗布）されたレジストやポリイミドなどの感光性材料を、投影光学系４からの光（マスクのパターン像）により露光して反応させる処理のことである。このような露光処理は、基板ステージ５をステップ移動させながら、基板９における複数のショット領域の各々について順次行われる。そして、基板９の現像処理を経ることにより、基板９（具体的には基板上の感光性材料）にパターンを形成することができる。ここで、ショット領域とは、１回の露光処理において一括して露光される基板９の領域のことである（即ち、露光処理において、投影光学系４からの光の照射領域に配置される基板９の領域のことである）。投影光学系４からの光の照射領域とは、投影光学系４から射出された光の光路領域のことである。また、露光位置とは、投影光学系４からの光でショット領域を露光する際に当該ショット領域を配置する位置のことである。即ち、露光位置とは、照射領域（投影光学系４からの光の光路領域）に対してショット領域を位置決めしたときの当該ショットの位置のことである。
また、露光装置１０では、露光処理の前に、投影光学系４の結像面（フォーカス面）に基板９の表面が一致するように、基板９の高さおよび傾きの少なくとも一方が制御される。そのため、露光装置１０には、投影光学系４からの光の照射領域内における複数の計測点で基板９の高さを計測する計測部６（フォーカスセンサ）が設けられる。計測部６は、図２に示すように、投影光学系４からの光の照射領域４ａ内（光路領域内）における複数の計測点６ａの配置（レイアウト）が固定されており、複数の計測点６ａの各々において基板９の高さを計測するように構成されている。そして、計測部６は、基板９に光を斜入射させて反射された光を受光する斜入射型の光センサを複数含み、それら複数の光センサによって複数の計測点６ａで基板の高さを計測する。これにより、露光装置１０（制御部７）は、複数の計測点６ａでの基板９の高さの計測結果に基づいて、基板９の高さおよび傾きの少なくとも一方を制御することができる。図２は、投影光学系４からの光の照射領域４ａと、その内側に配置された複数の計測点６ａとを示す図である。
ここで、本実施形態の計測部６は、基板９に光を斜入射させる光センサを含むように構成されているが、それに限られるものではなく、静電容量センサや圧力センサなどのセンサを含むように構成されてもよい。また、図２に示す例では、照射領域４ａ内に９つの計測点６ａが格子状に配置されているが、照射領域４ａ内に配置される計測点６ａの数および位置はこれに限定されるものではない。なお、以下では、基板９の高さおよび傾きの少なくとも一方を制御することを、単に「高さ方向における基板９の位置合わせ」という場合もある。
近年、ＦＯＷＬＰと呼ばれる半導体デバイスのパッケージング方法が、半導体デバイスの製造工程に取り入れられてきている。ＦＯＷＬＰでは、図３に示すように、前工程処理が終了してダイシングされた複数の半導体チップ９ａを並べてモールド材９ｂなどで固めることにより構成された基板９が用いられる。このような基板９は、再構成基板とも呼ばれる。そして、このような基板９（再構成基板）に対して、露光装置などによるマイクロリソグラフィ技術を用いて、図４に示すような配線層１１（配線１１ａ）や電極パッド１２などが形成される。図４は、複数（４つ）の半導体チップ９ａの各々に対して配線層１１および電極パッド１２を形成した状態を示す図である。配線層１１や電極パッド１２は、図４から分かるように、半導体チップ９ａの上のみならず、モールド材９ｂの上にも形成されうる。また、図４に示す例では、各半導体チップ９ａに対して配線層１１が形成されているが、例えば、複数の半導体チップ９ａ同士を接続するための配線層が、当該複数の半導体チップ９ａの上に形成されることもある。
再構成基板では、例えばモールド材の平坦化が難しく、基板表面のうちモールド材が露出している領域において表面粗さが大きかったり（図５（ａ）参照）、凹みが生じていたり（図５（ｂ）参照）、凸部が生じていたり（図５（ｃ）参照）することがある。つまり、露光装置１０により露光処理を行う対象の基板９に、パターンを形成すべき領域（半導体チップ９ａを含む領域）に対して高さが異なる段差領域が形成されていることがある。また、基板上に形成された層の一部が除去されていることにより、段差領域が形成されていることもある。例えば、再構成基板上に形成される配線層１１は、一般に、基板９の全面に形成されたシード層を導体としてメッキ処理により形成されうる。このようなシード層は、再構成基板をダイシングする際に、それに用いられるダイシングブレードの摩耗（劣化）を速めてしまう。そのため、ダイシングブレードによって切断されうる切断領域１３上のシード層は、配線層１１を形成した後に除去される。その結果、配線層１１が形成された後の基板９では、図６に示すように、切断領域１３が、パターンとしての電極パッド１２を形成すべき領域（配線層１１が形成された領域）より高さの低い段差領域となる。
このように段差領域が形成された基板９では、複数の計測点６ａでの基板９の高さを計測部６に計測させる際、複数の計測点６ａのうちの幾つかの計測点６ａが段差領域（例えば切断領域１３）に配置されることがある。この場合、複数の計測点６ａでの計測結果に基づいて高さ方向における基板９の位置合わせを精度よく行うことが困難になりうる。また、複数の計測点６ａでの計測結果のうち、段差領域に配置された計測点での計測結果を用いずに基板９の高さ方向の位置合わせを行う方法もあるが、当該位置合わせを精度よく行うためには、可能な限り多くの計測結果を用いることが好ましい。
そこで、本実施形態の露光装置１０は、露光位置からシフトした位置（即ち、照射領域４ａに対してシフトした位置（以下、シフト位置と称する））にショット領域９１を配置した状態において、計測部６に複数の計測点６ａで基板９の高さを計測させる。シフト位置は、計測部６に基板９の高さを計測させるときに複数の部分領域９２に配置される計測点６ａの数が、ショット領域９１を露光位置に配置したときに複数の部分領域９２に配置される計測点６ａの数よりも多くなるように決定された位置のことである。このようなシフト位置は、基板９における複数の部分領域９２の配置（レイアウト）を示す情報（以下、配置情報と称する）に基づいて決定されうる。
例えば、ショット領域９１に、配線層１１がそれぞれ形成された複数の部分領域９２が互いに離隔して配置されており、当該ショット領域９１を一括に露光して、複数の部分領域９２の各々の上にパターン（電極パッド１２）を形成する場合を想定する。この場合において、図７に示すようにショット領域９１を照射領域４ａに位置決めすると（ショット領域９１を露光位置に配置すると）、複数の計測点６ａのうちの幾つかの計測点６ａが、複数の部分領域９２の間の切断領域１３（段差領域）に配置されうる。そのため、この状態では、複数の計測点６ａでの計測結果に基づいて、高さ方向における基板９の位置合わせを精度よく行うことが困難である。
そのため、本実施形態の露光装置１０は、図７に示す状態よりも複数の部分領域９２に配置される計測点６ａの数が多くなるように、シフト位置にショット領域９１を配置させる（図８参照）。図８に示す例では、全ての計測点６ａが複数の部分領域９２に配置されているが、全ての計測点６ａを複数の部分領域９２に配置しなくてもよい。このようにショット領域９１をシフト位置に配置させることにより、複数の計測点６ａでの計測結果に基づいて、高さ方向における基板９の位置合わせを精度よく行うことができる。ここで、図７および図８は、配線層１１がそれぞれ形成された複数の部分領域９２を含むショット領域９１を示す図であり、配線層１１に形成された配線１１ａは、図を見やすくするために省略している。また、複数の部分領域９２の各々は、パターンを形成すべき領域のことであり、例えば、１つの半導体チップが配置された領域を含みうる。
以下に、本実施形態の露光装置１０において基板９のショット領域９１を露光する方法を、図９を参照しながら説明する。図９は、基板９のショット領域９１を露光する方法を示すフローチャートである。図９に示すフローチャートの各工程は、制御部７によって制御される。ここでは、図７および図８に示すように、露光処理を行うべきショット領域９１には、配線層１１がそれぞれ形成された複数の部分領域９２が互いに離隔して配置されており、複数の部分領域９２の間には切断領域１３（段差領域）が形成されているものとする。しかしながら、それに限られるものではなく、当該複数の部分領域９２は互いに離隔して配置されていなくてもよい。
Ｓ１１では、制御部７は、基板９における複数の部分領域９２の配置を示す配置情報を取得する。配置情報は、基板９における複数の部分領域９２の配置を示す情報に加えて、複数の部分領域９２の各々の大きさを示す情報を含んでもよい。また、配置情報は、例えば、各部分領域９２の配置や大きさを露光装置１０の内部または外部の計測装置によって計測（グローバルアライメント計測）した結果から得られてもよいし、各部分領域９２の配置や大きさを示す設計データから得られてもよい。さらに、配置情報は、露光装置１０に設けられたコントロールパネルを介して、または通信Ｉ／Ｆを介してユーザによって入力された情報であってもよい。ここで、本実施形態の配置情報は、パターンを形成すべき部分領域９２の配置を示す情報であるが、例えば、複数の半導体チップ９ａの配置を示す情報、配線層１１や電極パッド１２を形成すべき領域を示す情報、切断領域１３の配置を示す情報であってもよい。しかしながら、これらの情報は、パターンを形成すべき部分領域９２の配置を示す情報を表しているとも言える。
Ｓ１２では、制御部７は、ショット領域９１が露光位置に配置された場合において複数の計測点６ａの各々が基板上のどの位置に配置されるのかを、Ｓ１１で取得した配置情報に基づいて推定する（算出する）。即ち、制御部７は、配置情報に基づいて、ショット領域９１が露光位置に配置された場合における各計測点６ａのショット領域９１上の位置を推定する。図７に示す例では、９個の計測点６ａのうち、４個の計測点６ａが複数の部分領域９２のいずれかに配置されており、残りの５個の計測点が切断領域１３に配置されている。
Ｓ１３では、制御部７は、ショット領域９１が露光位置に配置されたときよりも複数の部分領域９２に配置される計測点６ａの数が多くなるように、ショット領域９１を配置させるシフト位置を決定する。シフト位置とは、前述のように、露光位置からシフトした位置のことである。例えば、制御部７は、Ｓ１１で取得した配置情報、およびＳ１２で求めた各計測点６ａのショット領域上の位置情報に基づいて当該シフト位置を決定する。このとき、制御部７は、可能な限り多くの計測点６ａ（複数の計測点６ａのうち２／３以上の計測点６ａ（好ましくは、全ての計測点６ａ））が複数の部分領域９２に配置されるようにシフト位置を決定するとよい。ここで、制御部７は、Ｓ１３において、可能な限り多くの計測点６ａが、各部分領域９２のうちの半導体チップ９ａ上に配置されるように、シフト位置を決定してもよい。この場合において、制御部７は、可能であれば、全ての計測点６ａが半導体チップ９ａ上に配置されるように、シフト位置を決定するとよい。
また、制御部７は、複数の計測点６ａのうちの基準計測点が複数の部分領域９２のいずれかに配置されるようにシフト位置を決定するとよい。基準計測点とは、複数の計測点６ａでの計測結果の基準となる計測点であり、本実施形態では、９個の計測点６ａのうち、中心に配置されている計測点６ａ’のことである。つまり、基準計測点で計測された基板９の高さが、複数の計測点６ａの各々で計測された基板９の高さの基準として用いられる。さらに、制御部７は、上述した条件の少なくとも１つを満たし、且つ露光位置に対するショット領域９１の位置ずれが最小になるようにシフト位置を決定することが好ましい。このように、シフト位置を決定することにより、ショット領域９１を露光するために当該ショット領域９１を露光位置に配置する時間（即ち、ショット領域９１を照射領域４ａに位置決めする時間）を短縮させることができ、スループットの点で有利となる。
Ｓ１４では、制御部７は、Ｓ１３で決定したシフト位置にショット領域９１を配置させる。シフト位置へのショット領域９１の配置は、例えば、基板ステージ５を移動させることによって行われうる。これにより、図８に示すように、ショット領域９１が露光位置に配置されている状態よりも複数の部分領域９２に配置される計測点６ａの数を多くすることができる。Ｓ１５では、制御部７は、ショット領域９１をシフト位置に配置した状態において、複数の計測点６ａで基板９の高さを計測部６に計測させる。
Ｓ１６では、制御部７は、Ｓ１５において複数の計測点６ａで基板の高さを計測した結果に基づいて、高さ方向における基板９の位置合わせを行う（基板９の高さおよび傾きの少なくとも一方を制御する）。これにより、複数の部分領域９２の表面を投影光学系４の結像面に配置することができる。ここで、Ｓ１４においてショット領域９１をシフト位置に配置させたとしても、複数の部分領域９２に配置されていない計測点６ａが生じることがある。この場合、制御部７は、配置情報に基づいて、ショット領域９１をシフト位置に配置させた後の複数の計測点６ａのうち、複数の部分領域９２に配置された計測点６ａを選択する。そして、選択された計測点６ａでの計測結果に基づいて、高さ方向における基板９の位置合わせを行うとよい。即ち、複数の部分領域９２に配置されていない計測点６ａ（例えば、切断領域１３に配置された計測点６ａ）での計測結果を用いずに、高さ方向における基板９の位置合わせを行うとよい。
Ｓ１７では、制御部７は、例えば基板ステージ５を移動させることにより、図７に示すように、照射領域４ａにショット領域９１を位置決めする（即ち、ショット領域９１を露光位置に配置する）。Ｓ１８では、制御部７は、露光位置に配置されたショット領域９１を露光する（ショット領域９１を露光する動作を制御する）。このようにして、パターンを形成すべき複数の部分領域９２を有するショット領域９１の露光処理が行われる。
上述したように、本実施形態の露光装置１０は、ショット領域９１が露光位置に配置されている状態よりも複数の部分領域９２に配置される計測点６ａの数が多くなるように、ショット領域９１をシフト位置に配置させる。そして、ショット領域９１をシフト位置に配置させた状態において、複数の計測点６ａで基板９の高さを計測部６に計測させる。これにより、複数の計測点６ａでの計測結果に基づいて、高さ方向における基板９の位置合わせを精度よく行うことができる。
ここで、本実施形態では、露光処理を行うべきショット領域９１に、配線層１１がそれぞれ形成された複数の部分領域９２が互いに離隔して配置されており、当該複数の部分領域９２の各々にパターン（電極パッド１２）を形成する例について説明した。しかしながら、それに限られるものではなく、例えば、配線層１１などの層が形成されていない再構成基板を基板９として用いた場合であっても、上述の例と同様に露光処理を行うことができる。この場合、ショット領域９１に含まれる複数の部分領域９２の各々は、１つの半導体チップ９ａが配置された領域となる。そして、複数の計測点６ａで基板９の高さを計測部６に計測させる際、より多くの計測点６ａが複数の半導体チップ９ａ上に配置されるように、ショット領域９１をシフト位置に配置させる。また、本実施形態では、再構成基板を基板９として用いたが、それに限られず、再構成基板以外の基板であっても、上述の例と同様に露光処理を行うことができる（本発明を適用することができる）。特に、段差領域が生じている基板に対して有効である。
＜物品の製造方法の実施形態＞
本発明の実施形態にかかる物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品の製造方法は、基板に塗布された感光剤に上記の露光装置を用いて潜像パターンを形成する工程（基板を露光する工程）と、かかる工程で潜像パターンが形成された基板を現像する工程とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形および変更が可能である。
１：光源、２：照明光学系、３：マスクステージ、４：投影光学系、４ａ：照射領域、５：基板ステージ、６：計測部、６ａ：計測点、７：制御部、８：マスク、９：基板、１０：露光装置

Claims (12)

  1. 基板上のショット領域を露光する露光装置であって、
    前記ショット領域の複数の計測点において前記基板の高さを計測する計測部と、
    前記計測部による計測結果に基づいて前記基板の高さおよび傾きの少なくとも一方を制御するとともに、前記基板のショット領域を露光位置に配置して当該ショット領域を露光する動作を制御する制御部と、
    を含み、
    前記ショット領域は、パターンを形成すべき複数の部分領域を含み、
    前記制御部は、前記計測部が前記基板の高さを計測するときに前記部分領域の上に位置する計測点の数が、前記ショット領域を前記露光位置に配置したときに前記部分領域の上に位置する計測点の数よりも多くなるように、前記露光位置からシフトした位置に前記ショット領域を配置して前記計測部に前記基板の高さを計測させる、ことを特徴とする露光装置。
  2. 前記複数の計測点は、基準計測点を含み、
    前記基準計測点で計測された前記基板の高さは、前記複数の計測点の各々で計測された前記基板の高さの基準として用いられ、
    前記制御部は、前記複数の計測点で前記基板の高さを計測するときに前記基準計測点が前記複数の部分領域のいずれかの上に配置されるように、前記露光位置からシフトした位置に前記ショット領域を配置して前記計測部に前記基板の高さを計測させる、ことを特徴とする請求項１に記載の露光装置。
  3. 前記制御部は、前記複数の計測点で前記基板の高さを計測するときに前記複数の計測点のうちの２／３以上の計測点が前記複数の部分領域のいずれかの上に配置されるように、前記露光位置からシフトした位置に前記ショット領域を配置して前記計測部に前記基板の高さを計測させる、ことを特徴とする請求項１又は２に記載の露光装置。
  4. 前記制御部は、前記基板における前記複数の部分領域の配置を示す情報に基づいて、前記ショット領域のシフト量を決定する、ことを特徴とする請求項１乃至３のうちいずれか１項に記載の露光装置。
  5. 前記制御部は、前記露光位置からシフトした位置に前記ショット領域を配置して前記計測部に前記基板の高さを計測させた後、前記ショット領域を前記露光位置に配置して前記ショット領域を露光する動作を制御する、ことを特徴とする請求項１乃至４のうちいずれか１項に記載の露光装置。
  6. 前記制御部は、前記基板における前記複数の部分領域の配置を示す情報に基づいて、前記露光位置からシフトした位置に前記ショット領域を配置したときに前記部分領域の上に配置される計測点を前記複数の計測点から選択し、選択された計測点での計測結果に基づいて前記基板の高さおよび傾きの少なくとも一方を制御する、ことを特徴とする請求項１乃至５のうちいずれか１項に記載の露光装置。
  7. 前記複数の計測点は、前記ショット領域内における配置が固定されている、ことを特徴とする請求項１乃至６のうちいずれか１項に記載の露光装置。
  8. 基板を保持して移動可能なステージを含み、
    前記制御部は、前記ステージを移動させることにより、前記露光位置からシフトした位置に前記ショット領域を配置する、ことを特徴とする請求項１乃至７のうちいずれか１項に記載の露光装置。
  9. 前記基板は、複数の半導体チップが固定材によって固定された基板であり、
    前記複数の部分領域の各々は、１つの半導体チップが配置された領域を含む、ことを特徴とする請求項１乃至８のうちいずれか１項に記載の露光装置。
  10. 前記固定材はモールド材である、ことを特徴とする請求項９に記載の露光装置。
  11. パターンを形成すべき複数の部分領域を含むショット領域を露光位置に配置した状態で露光を行う露光装置であって、ショット領域の複数の計測点において基板の高さを計測する露光装置を用いた物品の製造方法であって、
    前記部分領域の上に位置する計測点の数が増えるように、前記ショット領域を前記露光位置からシフトさせる工程と、
    前記ショット領域をシフトさせた状態で、複数の計測点において前記基板の高さを計測する工程と、
    前記ショット領域を前記露光位置に戻す工程と、
    前記複数の計測点において計測された前記基板の高さに基づいて前記基板の高さおよび傾きの少なくとも一方を制御するとともに、前記ショット領域を露光する工程と、
    露光された前記基板を現像する工程と、
    を含むことを特徴とする物品の製造方法。
  12. ショット領域の複数の計測点において基板の高さを計測し、パターンを形成すべき複数の部分領域を含むショット領域を露光位置に配置した状態で露光を行う露光方法であって、
    前記部分領域の上に位置する計測点の数が増えるように、前記ショット領域を前記露光位置からシフトさせる工程と、
    前記ショット領域をシフトさせた状態で、複数の計測点において前記基板の高さを計測する工程と、
    前記ショット領域を前記露光位置に戻す工程と、
    前記複数の計測点において計測された前記基板の高さに基づいて前記基板の高さおよび傾きの少なくとも一方を制御するとともに、前記ショット領域を露光する工程と、
    を含むことを特徴とする露光方法。
JP2016225372A 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法 Active JP6364059B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016225372A JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法
TW106138076A TWI659273B (zh) 2016-11-18 2017-11-03 曝光裝置、曝光方法及製造物品之方法
US15/806,678 US10234775B2 (en) 2016-11-18 2017-11-08 Exposure apparatus, exposure method, and method of manufacturing article
KR1020170153551A KR102276616B1 (ko) 2016-11-18 2017-11-17 노광 장치, 노광 방법 및 물품의 제조 방법
CN201711141060.5A CN108073048B (zh) 2016-11-18 2017-11-17 曝光装置、曝光方法和物品的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225372A JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法

Publications (2)

Publication Number Publication Date
JP2018081281A JP2018081281A (ja) 2018-05-24
JP6364059B2 true JP6364059B2 (ja) 2018-07-25

Family

ID=62146901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225372A Active JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法

Country Status (5)

Country Link
US (1) US10234775B2 (ja)
JP (1) JP6364059B2 (ja)
KR (1) KR102276616B1 (ja)
CN (1) CN108073048B (ja)
TW (1) TWI659273B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137363B2 (ja) * 2018-06-11 2022-09-14 キヤノン株式会社 露光方法、露光装置、物品の製造方法及び計測方法
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
DE102019112156B3 (de) * 2019-05-09 2020-09-17 Carl Zeiss Smt Gmbh Autofokussierverfahren für eine Abbildungsvorrichtung
JP7312053B2 (ja) * 2019-08-05 2023-07-20 キヤノン株式会社 露光装置、および物品の製造方法
CN117120934A (zh) 2021-04-09 2023-11-24 株式会社尼康 曝光装置以及布线图案形成方法
KR20240019246A (ko) 2021-07-12 2024-02-14 가부시키가이샤 니콘 노광 장치 및 계측 시스템
JPWO2023286726A1 (ja) 2021-07-12 2023-01-19
CN117616344A (zh) 2021-07-12 2024-02-27 株式会社尼康 曝光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドｉｃおよびその製造方法
JP3303329B2 (ja) * 1992-03-25 2002-07-22 株式会社ニコン 焦点置検出装置、露光装置及び方法
JP3374413B2 (ja) * 1992-07-20 2003-02-04 株式会社ニコン 投影露光装置、投影露光方法、並びに集積回路製造方法
JP3428973B2 (ja) * 1992-08-19 2003-07-22 キヤノン株式会社 面位置検出方法及びそれを用いた投影露光装置
KR970067585A (ko) * 1996-03-25 1997-10-13 오노 시게오 결상특성의 측정방법 및 투영노광방법
JP3428872B2 (ja) * 1997-08-29 2003-07-22 キヤノン株式会社 露光方法および装置
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
JP3211810B2 (ja) * 1999-04-26 2001-09-25 株式会社ニコン 露光装置、露光方法、及び集積回路の製造方法
US6381004B1 (en) * 1999-09-29 2002-04-30 Nikon Corporation Exposure apparatus and device manufacturing method
JP2002100552A (ja) 2000-09-21 2002-04-05 Nikon Corp 走査露光装置及びこの装置に用いる面位置検出方法
JP2002313706A (ja) * 2001-04-17 2002-10-25 Nikon Corp 露光装置および制御プログラム
JP2002334826A (ja) * 2001-05-09 2002-11-22 Canon Inc 露光方法、面位置合わせ方法、露光装置及びデバイス製造方法
JP2008016828A (ja) * 2006-06-09 2008-01-24 Canon Inc 露光装置およびデバイス製造方法
CN102486616B (zh) * 2010-12-06 2013-11-27 无锡华润上华半导体有限公司 一种曝光方法
JP2017156512A (ja) * 2016-03-01 2017-09-07 キヤノン株式会社 露光装置、及び物品の製造方法
JP6415479B2 (ja) * 2016-06-01 2018-10-31 キヤノン株式会社 露光装置、露光方法、及び半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20180056398A (ko) 2018-05-28
CN108073048B (zh) 2020-10-09
US10234775B2 (en) 2019-03-19
TW201833673A (zh) 2018-09-16
JP2018081281A (ja) 2018-05-24
TWI659273B (zh) 2019-05-11
US20180143542A1 (en) 2018-05-24
CN108073048A (zh) 2018-05-25
KR102276616B1 (ko) 2021-07-13

Similar Documents

Publication Publication Date Title
JP6364059B2 (ja) 露光装置、露光方法、および物品の製造方法
KR102175554B1 (ko) 노광 장치, 노광 방법 및 물품 제조 방법
TWI646409B (zh) 位階感測器設備、測量橫跨基板之構形變化的方法、測量關於微影製程的物理參數之變化的方法及微影設備
TW201719299A (zh) 微影設備及器件製造方法
JP6053266B2 (ja) インプリント装置、物品の製造方法及びインプリント方法
TW202102949A (zh) 檢測裝置、曝光裝置和物品製造方法
JP6271922B2 (ja) 位置を求める方法、露光方法、露光装置、および物品の製造方法
US11474435B2 (en) Metrology sensor, illumination system and method of generating measurement illumination with a configurable illumination spot diameter
JP2017215483A (ja) 決定方法、形成方法、プログラム、および物品の製造方法
KR0171453B1 (ko) 노광장치 및 노광방법
KR20090054403A (ko) 얼라인먼트 방법, 노광 방법, 패턴 형성 방법, 및 노광 장치
JP7339826B2 (ja) マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
US11300888B2 (en) Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product
TW201714023A (zh) 用於控制微影裝置之方法、微影裝置及元件製造方法
JP2006148013A (ja) 位置合わせ方法及び露光方法
JP2006275555A (ja) 表面形状測定方法、表面形状測定装置、露光方法、及び露光装置
US8212990B2 (en) Exposure apparatus, information processing apparatus, and method of manufacturing device
JP2011035333A (ja) 走査型露光装置、走査型露光方法、半導体装置の製造方法およびプログラム
EP3709083A1 (en) Exposure apparatus and article manufacturing method
JP2018116155A (ja) 評価方法、物品製造方法およびプログラム
JP2013135201A (ja) 露光方法及びデバイス製造方法
JP2019074566A (ja) 決定方法、形成方法、物品の製造方法、プログラム、およびリソグラフィ装置
JP2001118769A (ja) 露光装置、サンプルショットの選択方法およびデバイス製造方法
JP2018077311A (ja) 計測装置、露光装置、及び物品製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180330

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180330

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180629

R151 Written notification of patent or utility model registration

Ref document number: 6364059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151