JP6355536B2 - 中継システムおよびスイッチ装置 - Google Patents

Description

本発明は、中継システムおよびスイッチ装置に関し、例えば、２台のスイッチ装置を跨いでリンクアグリゲーショングループが設定され、ＰＢＢ（Provider Backbone Bridge）規格に基づく動作を行う中継システムおよびスイッチ装置に関する。

例えば、特許文献１には、ＭＡＣ−ｉｎ−ＭＡＣ方式のネットワークの境界に設置される２台のエッジスイッチ装置に、ノード冗長を適用した構成が示されている。当該文献では、２台のエッジスイッチ装置のそれぞれは、自装置／他装置のＭＡＣアドレスをマイ代表アドレス／メイト代表アドレスとするとき、フレームの宛先および送信元に含まれる、マイ代表アドレスとメイト代表アドレスの組み合わせに基づいて、フレームの流れを制御する。

例えば、２台のエッジスイッチ装置の一方は、コアスイッチからマイ代表アドレス宛てのカプセル化フレームを受信した場合で、宛先のカスタマ用アドレスが未学習の場合、当該カプセル化フレームを、非カプセル化したのちアクセスポートに中継すると共に、当該カプセル化フレームをＩＣポートを介して他装置にも中継する。そして、他装置も、受信したカプセル化フレームを非カプセル化したのちアクセスポートに中継する。

特許文献２には、ユーザ網内のカスタマエッジと、ＭＰＬＳ網内の２台のプロバイダエッジと、の間の各リンクに装置跨ぎのリンクアグリゲーションが設定された構成が示される。２台のプロバイダエッジは、ユーザ網とＭＰＬＳ網との間でパケットを中継する際に、互いの間で予めなされた取り決めに基づいて一方のプロバイダエッジのみがパケットを中継する。

特開２０１２−１６１０２７号公報 特開２０１２−２０９９８４号公報

例えば、冗長化方式として、特許文献２に示されるように、２台のスイッチ装置をブリッジ用ポートを介して互いに接続すると共に、２台のスイッチ装置のそれぞれのポートを含む複数のポートにＬＡＧを設定する方式が知られている。当該冗長化方式では、１台のスイッチ装置で設定される一般的なＬＡＧと異なり、２台のスイッチ装置を跨いでＬＡＧが設定される。このため、通信回線の障害に対する冗長化や通信帯域の拡大といった一般的なＬＡＧによって得られる効果に加えて、スイッチ装置の障害に対する冗長化が実現可能になる。

本明細書では、このような装置跨ぎのＬＡＧをマルチシャーシスリンクアグリゲーショングループ（以降、ＭＣＬＡＧと略す）と呼ぶ。また、ＭＣＬＡＧが設定される２台のスイッチ装置の集合体をＭＣＬＡＧスイッチと呼ぶ。さらに、２台のスイッチ装置の一方から他方を見た場合の他方のスイッチ装置を、ピア装置と呼ぶ。

また、広域イーサネットを実現する技術として、特許文献１に示されるように、拡張ＶＬＡＮ方式や、ＭＡＣ−ｉｎ−ＭＡＣ方式等が知られている。拡張ＶＬＡＮ方式は、ＩＥＥＥ８０２．１ａｄで標準化されており、ＩＥＥＥ８０２．１Ｑに基づくカスタマ用のＶＬＡＮ（Virtual Local Area Network）タグに事業者用のＶＬＡＮタグを付加することでＶＬＡＮ数の拡張を図る技術である。ＭＡＣ−ｉｎ−ＭＡＣ方式は、カスタマ用のＭＡＣ（Media Access Control）フレームを事業者用のＭＡＣフレームでカプセル化することで、拡張ＶＬＡＮ方式によるＶＬＡＮ数の更なる拡張や、広域網内のスイッチ（コアスイッチ）で学習されるＭＡＣアドレス数の低減等を図る技術である。ＭＡＣ−ｉｎ−ＭＡＣ方式の詳細な方式として、ＩＥＥＥ８０２．１ａｈに基づくＰＢＢ方式が知られている。

ここで、本発明者等は、ＰＢＢ網のエッジスイッチ装置に、ＭＣＬＡＧスイッチを適用することを検討した。この場合、ＭＣＬＡＧスイッチは、カスタマ網内の同一のカスタマ端末からのフレームを、２台のスイッチ装置のいずれのＭＣＬＡＧ用ポートでも受信することができる。そして、２台のスイッチ装置のそれぞれは、当該受信したフレームの宛先がＰＢＢ網である場合、自装置のＭＡＣアドレスを送信元のカプセル化用アドレスとして当該フレームをカプセル化する。

その結果、ＰＢＢ網の他のエッジスイッチ装置は、同一のカスタマ端末からのフレームを受信したにも関わらず、当該フレームの送信元のカプセル化用アドレスが２台のスイッチ装置の一方のＭＡＣアドレスである場合と、他方のＭＡＣアドレスである場合とがある。そうすると、アドレステーブルの学習情報が、同一のカスタマ端末を対象としているにも関わらず不必要に変更される事態が生じ得る。

本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、アドレステーブルの学習情報が不必要に変更される事態を防止することが可能な中継システムおよびスイッチ装置を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施の形態による中継システムは、ＰＢＢ規格に基づく中継が行われるＰＢＢ網の入口または出口に設置される第１、第２および第３スイッチ装置を有する。第１、第２および第３スイッチ装置のそれぞれは、ＰＢＢ網の外部から受信した非カプセル化フレームをカプセル化フレームに変換してＰＢＢ網に中継し、ＰＢＢ網から受信したカプセル化フレームを非カプセル化フレームに変換してＰＢＢ網の外部に中継する。非カプセル化フレームは、カスタマ用アドレスを含み、カプセル化フレームは、ＰＢＢ規格に基づき、非カプセル化フレームにカプセル化用アドレスが付加された構造を持つ。ここで、第１および第２スイッチ装置のそれぞれは、非カプセル化フレームの送信または受信を行う下位リンク用ポートと、カプセル化フレームの送信または受信を行う上位リンク用ポートと、単数または複数のＭＣＬＡＧ用ポートと、ブリッジ用ポートとを有する。単数または複数のＭＣＬＡＧ用ポートは、下位リンク用ポートである第１ＭＣＬＡＧ用ポートを含み、装置跨ぎのＬＡＧが設定される。ブリッジ用ポートは、上位リンク用ポートであり、自装置とピア装置とを接続する。第１スイッチ装置のカプセル化用アドレスは、第２スイッチ装置のカプセル化用アドレスと比較して一部のビットのみが異なるように設定される。第３スイッチ装置は、下位リンク用ポートおよび上位リンク用ポートと、アドレステーブルと、学習情報制御部とを有する。アドレステーブルは、下位リンク用ポートの先に存在するカスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子に対応付けて保持し、上位リンク用ポートの先に存在するカスタマ用アドレスを、カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子と、に対応付けて保持する。学習情報制御部は、第１の場合かつ第２の場合に、アドレステーブルに、送信元のカスタマ用アドレスと送信元のカプセル化用アドレスとの対応関係を学習しない。第１の場合は、上位リンク用ポートでカプセル化フレームを受信し、アドレステーブルから当該カプセル化フレームの送信元のカスタマ用アドレスに対応するカプセル化用アドレスを取得した場合である。第２の場合は、当該カプセル化フレームの送信元のカプセル化用アドレスと、アドレステーブルから取得したカプセル化用アドレスと、の相違が前述した一部のビットのみの場合である。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、ＭＣＬＡＧスイッチを含む中継システムにおいて、アドレステーブルの学習情報が不必要に変更される事態を防止することが可能になる。

本発明の実施の形態１による中継システムにおいて、その全体の構成例を示す概略図である。 図１の中継システムにおいて、各中継網を流れるフレームの主要部の構造例を示す図である。 図１の中継システムにおいて、ＭＣＬＡＧスイッチ周りの構成例を示す概略図である。 図３の中継システムにおいて、学習情報制御部の処理内容の一例を示すフロー図である。 図３の中継システムの動作例を示す説明図である。 図３の中継システムの他の動作例を示す説明図である。 本発明の実施の形態２による中継システムにおいて、図３の学習情報制御部の処理内容の一例を示すフロー図である。 図７の主要な処理内容を纏めた補足図である。 本発明の比較例として検討した中継システムにおいて、学習情報制御部が常にエージングタイマを更新する場合の動作例および問題点を示す説明図である。 図７の学習情報制御部を備えた中継システムの動作例を示す説明図である。 本発明の実施の形態３による中継システムにおいて、図３の学習情報制御部の処理内容の一例を示すフロー図である。 図１１の主要な処理内容を纏めた補足図である。 図１１の学習情報制御部を備えた中継システムの動作例を示す説明図である。 図１３の比較例として検討した中継システムの動作例および問題点の一例を示す説明図である。 図１３に続く動作例を示す説明図である。 本発明の実施の形態４によるスイッチ装置において、その主要部の構成例を示すブロック図である。 図１６におけるアドレステーブルの構造例を示す概略図である。 図１６におけるＭＣＬＡＧテーブルの構造例を示す概略図である。 （ａ）は、図１６における受信側ＩＶＩＤ管理テーブルの構造例を示す概略図であり、（ｂ）は、図１６における送信側ＩＶＩＤ管理テーブルの構造例を示す概略図である。 本発明の前提として検討した中継システムにおいて、図３の中継システムが学習情報制御部を備えない場合の動作例および問題点の一例を示す説明図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《中継システムの全体構成》
図１は、本発明の実施の形態１による中継システムにおいて、その全体の構成例を示す概略図である。図１に示す中継システムは、複数（ここでは４個）のカスタマ網１２ａ〜１２ｄと、カスタマ網１２ａ〜１２ｄ間の中継を担う複数（ここでは２個）のＰＢ網１１ａ，１１ｂと、ＰＢ網１１ａ，１１ｂ間の中継を担うＰＢＢ網１０と、を備える。ＰＢ網１１ａは、カスタマ網１２ａ，１２ｂ間の中継を担い、ＰＢ網１１ｂは、カスタマ網１２ｃ，１２ｄ間の中継を担う。ＰＢＢ網１０は、ＩＥＥＥ８０２．１ａｈ（言い換えればＰＢＢ規格）に基づく中継が行われる中継網である。ＰＢ網１１ａ，１１ｂは、前述した拡張ＶＬＡＮ方式が適用される中継網である。

カスタマ網１２ａ，１２ｂとＰＢ網１１ａとの間の境界部には、それぞれ、スイッチＳＷＢ１，ＳＷＢ２が設置される。カスタマ網１２ａは、複数のカスタマ端末ＴＭと、これらをスイッチＳＷＢ１に接続するネットワークＮＷｃ１と、を備える。カスタマ網１２ｂは、複数のカスタマ端末ＴＭと、これらをスイッチＳＷＢ２に接続するネットワークＮＷｃ２と、を備える。ネットワークＮＷｃ１，ＮＷｃ２のそれぞれは、通信回線や図示しないスイッチ等によって構成される。スイッチＳＷＢ１は、カスタマ網１２ａ内の複数のカスタマ端末ＴＭ間の中継を担うと共に、各カスタマ端末ＴＭとＰＢ網１１ａとの間の中継を担う。スイッチＳＷＢ２は、カスタマ網１２ｂ内の複数のカスタマ端末ＴＭ間の中継を担うと共に、各カスタマ端末ＴＭとＰＢ網１１ａとの間の中継を担う。

同様に、カスタマ網１２ｃ，１２ｄとＰＢ網１１ｂとの間の境界部には、それぞれ、スイッチＳＷＢ３，ＳＷＢ４が設置される。カスタマ網１２ｃ，１２ｄは、それぞれ、複数のカスタマ端末ＴＭと、ネットワークＮＷｃ３，ＮＷｃ４と、を備える。スイッチＳＷＢ３，ＳＷＢ４は、それぞれ、カスタマ網１２ｃ，１２ｄ内の複数のカスタマ端末ＴＭ間の中継を担うと共に、各カスタマ端末ＴＭとＰＢ網１１ｂとの間の中継を担う。

ＰＢ網１１ａと、ＰＢＢ網１０との間の境界部（言い換えればＰＢＢ網１０の入口または出口）には、２台のスイッチ装置（エッジスイッチ装置）ＳＷＥ１ａ，ＳＷＥ１ｂで構成されるＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１が設置される。スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、下位リンク用ポートと上位リンク用ポートとを有する。この例では、下位リンク用ポートの中には、ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２が含まれ、上位リンク用ポートの中には、ＭＣＬＡＧ用ポートＰｍ３と、ブリッジ用ポートＰｂと、が含まれる。

スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ１に共通のＭＣＬＡＧ１ａを設定し、同様に、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３にそれぞれ共通のＭＣＬＡＧ２ａ，ＭＣＬＡＧ３ａを設定する。ＰＢ網１１ａは、通信回線やスイッチ等によって構成されるネットワークＮＷｂ１を備える。この例では、ネットワークＮＷｂ１は、スイッチＳＷ１，ＳＷ２を含んでいる。

スイッチＳＷＢ１，ＳＷＢ２は、ネットワークＮＷｂ１を介して、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１の複数の下位リンク用ポートのいずれかに適宜接続される。この例では、スイッチＳＷＢ１は、スイッチＳＷ１を介してスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１に接続され、スイッチＳＷＢ２は、スイッチＳＷ２を介してスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ２に接続される。これにより、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１は、自装置の下位リンクに存在する複数のスイッチＳＷＢ１，ＳＷＢ２間の中継を担うと共に、各スイッチＳＷＢ１，ＳＷＢ２とＰＢＢ網１０との間の中継を担う。

ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１の場合と同様に、ＰＢ網１１ｂと、ＰＢＢ網１０との間の境界部には、２台のスイッチ装置（エッジスイッチ装置）ＳＷＥ２ａ，ＳＷＥ２ｂで構成されるＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２が設置される。スイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのそれぞれは、下位リンク用ポートと上位リンク用ポートとを有する。この例では、下位リンク用ポートの中には、ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２が含まれ、上位リンク用ポートの中には、ＭＣＬＡＧ用ポートＰｍ３と、ブリッジ用ポートＰｂと、が含まれる。

スイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのそれぞれは、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ１に共通のＭＣＬＡＧ１ｂを設定し、同様に、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３にそれぞれ共通のＭＣＬＡＧ２ｂ，ＭＣＬＡＧ３ｂを設定する。ＰＢ網１１ｂは、ネットワークＮＷｂ２を備える。この例では、ネットワークＮＷｂ２は、スイッチＳＷ３，ＳＷ４を含んでいる。

スイッチＳＷＢ３，ＳＷＢ４は、ネットワークＮＷｂ２を介して、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２の複数の下位リンク用ポートのいずれかに適宜接続される。この例では、スイッチＳＷＢ３は、スイッチＳＷ３を介してスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ１に接続され、スイッチＳＷＢ４は、スイッチＳＷ４を介してスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ２に接続される。これにより、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２は、自装置の下位リンクに存在する複数のスイッチＳＷＢ３，ＳＷＢ４間の中継を担うと共に、各スイッチＳＷＢ３，ＳＷＢ４とＰＢＢ網１０との間の中継を担う。

さらに、ＰＢ網と、ＰＢＢ網１０との間の境界部には、スイッチ装置（エッジスイッチ装置）ＳＷＥ３，ＳＷＥ４が設置される。スイッチ装置ＳＷＥ３，ＳＷＥ４のそれぞれは、図示は省略するが、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１等の場合と同様に、下位リンク用ポートと上位リンク用ポートとを有し、下位リンクにＰＢ網およびカスタマ網を備える。スイッチ装置ＳＷＥ３，ＳＷＥ４のそれぞれは、ここでは、ＭＣＬＡＧが設定されないスイッチ装置となっているが、ＭＣＬＡＧスイッチであってもよい。

ＰＢＢ網１０は、通信回線やスイッチ等によって構成されるネットワーク（コア網）ＮＷｂｂを備える。ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２およびスイッチ装置ＳＷＥ３，ＳＷＥ４は、ネットワークＮＷｂｂを介して互いに接続される。この例では、ネットワークＮＷｂｂは、コアスイッチＳＷＣを含んでいる。コアスイッチＳＷＣは、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２の各ＭＣＬＡＧ用ポートＰｍ３と、スイッチ装置ＳＷＥ３，ＳＷＥ４の各上位リンク用ポートにそれぞれ接続される。

なお、ここでは、ＭＣＬＡＧスイッチを論理的に１台のエッジスイッチ装置として、ＰＢＢ網１０の境界部に４台のエッジスイッチ装置が設置される例を示したが、２台以上のエッジスイッチ装置が設置されればよい。そして、その中の少なくとも１台のエッジスイッチ装置がＭＣＬＡＧスイッチであればよい。また、ここでは、ＰＢ網１１ａ（ＰＢ網１１ｂも同様）の境界部には、２台のスイッチＳＷＢ１，ＳＷＢ２が設置されているが、実際には、更に多くのスイッチが設置される。これに応じて、ＰＢ網１１ａ（ＰＢ網１１ｂも同様）には、２個のカスタマ網１２ａ，１２ｂに加えて、更に多くのカスタマ網が収容される。

さらに、ここでは、説明を簡略化するため、例えば、スイッチＳＷＢ１，ＳＷＢ２とＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１とは、２台のスイッチＳＷ１，ＳＷ２を介して１段で接続され、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１とＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２とは、１台のコアスイッチＳＷＣを介して１段で接続されている。ただし、実際には、ネットワークＮＷｂ１，ＮＷｂ２やネットワーク（コア網）ＮＷｂｂは、更に多くのスイッチおよびコアスイッチを有し、各中継網間を複数段のスイッチ（コアスイッチ）を介して接続するような構成となっている。

《中継システム内のフレーム構造》
図２は、図１の中継システムにおいて、各中継網を流れるフレームの主要部の構造例を示す図である。ここでは、カスタマ網１２ａ内のカスタマ端末ＴＭからカスタマ網１２ｃ内のカスタマ端末ＴＭに向けてフレームを転送する場合を例とする。カスタマ網１２ａ内のカスタマ端末ＴＭのカスタマ用アドレス（ＭＡＣアドレス）ＣＭＡＣは「ＣＡ１１」であり、カスタマ網１２ｃ内のカスタマ端末ＴＭのカスタマ用アドレスＣＭＡＣは「ＣＡ２１」であるものとする。また、スイッチ装置ＳＷＥ１ａのカプセル化用アドレス（ＭＡＣアドレス）ＢＭＡＣは「ＢＡ１ａ」であり、スイッチ装置ＳＷＥ２ａのカプセル化用アドレスＢＭＡＣは「ＢＡ２ａ」であるものとする。

図１および図２に示すように、まず、送信元のカスタマ端末ＴＭは、カスタマ網１２ａ内にフレームＦＬ１を送信する。カスタマ網１２ａ内のフレームＦＬ１は、カスタマＶＬＡＮタグ１５、送信元のカスタマ用アドレスＣＭＡＣ（ＣＳＡ）および宛先のカスタマ用アドレスＣＭＡＣ（ＣＤＡ）を含んだ非カプセル化フレームである。ここでは、送信元のカスタマ用アドレスＣＳＡは、ＭＡＣアドレス「ＣＡ１１」であり、宛先のカスタマ用アドレスＣＤＡは、ＭＡＣアドレス「ＣＡ２１」である。カスタマＶＬＡＮタグ１５には、カスタマによって任意に設定されるカスタマＶＬＡＮ識別子ＣＶＩＤが含まれる。

次いで、図１に示すように、スイッチＳＷＢ１は、フレームＦＬ１を受信し、ＰＢ網１１ａ内にフレームＦＬ２を送信する。フレームＦＬ２は、拡張ＶＬＡＮフレームであり、図２に示すように、フレームＦＬ１に対してサービスＶＬＡＮタグ１６が付加された非カプセル化フレームである。サービスＶＬＡＮ（拡張ＶＬＡＮ）タグ１６には、事業者等によって任意に設定されるサービスＶＬＡＮ識別子ＳＶＩＤが含まれる。ＰＢ網１１ａ内でのブロードキャストドメインは、このサービスＶＬＡＮ識別子ＳＶＩＤによって定められる。スイッチＳＷＢ１は、この事業者等の設定に基づいて、フレームＦＬ１に対してサービスＶＬＡＮタグ１６を付加する。

続いて、図１に示すように、スイッチ装置ＳＷＥ１ａは、フレームＦＬ２を受信し、ＰＢＢ網１０内にフレームＦＬ３を送信する。フレームＦＬ３は、ＰＢＢフレームであり、カプセル化フレームである。カプセル化フレームは、概略的には、ＰＢＢ規格に基づき、非カプセル化フレームにカプセル化用アドレスが付加された構造を持つ。具体的には、フレームＦＬ３は、図２に示すように、フレームＦＬ２を、サービスインスタンス識別子ＩＳＩＤ、バックボーンＶＬＡＮタグ（Ｂタグ）１８、送信元のカプセル化用アドレスＢＭＡＣ（ＢＳＡ）および宛先のカプセル化用アドレスＢＭＡＣ（ＢＤＡ）でカプセル化した構造を持つ。

サービスインスタンス識別子ＩＳＩＤは、前述した送信元のカスタマ用アドレスＣＳＡおよび宛先のカスタマ用アドレスＣＤＡを含めてサービスインスタンスタグ（Ｉタグ）１７内に含まれる。サービスインスタンス識別子ＩＳＩＤは、カスタマを識別するための識別子であり、２４ビットの領域を持つ。この２４ビットの領域によって、１２ビットのサービスＶＬＡＮ識別子ＳＶＩＤの更なる拡張が可能となる。サービスインスタンス識別子ＩＳＩＤは、事業者等によって任意に設定される。代表的な設定方法としては、１個のサービスＶＬＡＮ識別子ＳＶＩＤを１個のサービスインスタンス識別子ＩＳＩＤに対応付ける方法や、複数のサービスＶＬＡＮ識別子ＳＶＩＤを１個のサービスインスタンス識別子ＩＳＩＤに対応付ける方法等が挙げられる。

バックボーンＶＬＡＮタグ（Ｂタグ）１８は、バックボーンＶＬＡＮ識別子ＢＶＩＤを含む。バックボーンＶＬＡＮ識別子ＢＶＩＤは、中継時の経路制御用の識別子であり、１２ビットの領域を持つ。ＰＢＢ網１０内でのブロードキャストドメインは、このバックボーンＶＬＡＮ識別子ＢＶＩＤによって定められる。バックボーンＶＬＡＮ識別子ＢＶＩＤは、事業者等によって設定される。代表的な設定方法としては、複数のサービスインスタンス識別子ＩＳＩＤを１個のバックボーンＶＬＡＮ識別子ＢＶＩＤに対応付ける方法等が挙げられる。

スイッチ装置ＳＷＥ１ａは、図２のフレームＦＬ３に示すように、自装置のＭＡＣアドレス「ＢＡ１ａ」を送信元のカプセル化用アドレスＢＳＡとし、ここではスイッチ装置ＳＷＥ２ａのＭＡＣアドレス「ＢＡ２ａ」を宛先のカプセル化用アドレスＢＤＡとして、フレームＦＬ２をカプセル化する。そして、スイッチ装置ＳＷＥ１ａは、このカプセル化フレームとなるフレームＦＬ３を、ＭＣＬＡＧ用ポート（上位リンク用ポート）Ｐｍ３からスイッチ装置ＳＷＥ２ａに向けて送信する。

スイッチ装置ＳＷＥ２ａは、フレーム（カプセル化フレーム）ＦＬ３を受信する。スイッチ装置ＳＷＥ２ａは、フレームＦＬ３の宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」が自装置宛であるため、図１および図２に示すように、フレーム（カプセル化フレーム）ＦＬ３をフレーム（非カプセル化フレーム）ＦＬ２に変換する。そして、スイッチ装置ＳＷＥ２ａは、当該フレームＦＬ２をＭＣＬＡＧ用ポート（下位リンク用ポート）Ｐｍ１からＰＢ網１１ｂを介してスイッチＳＷＢ３に向けて送信する。

スイッチＳＷＢ３は、フレームＦＬ２を受信し、フレームＦＬ２からサービスＶＬＡＮタグ１６を取り除くことでフレームＦＬ１に変換する。そして、スイッチＳＷＢ３は、フレームＦＬ１を、カスタマ網１２ｃを介して、カスタマ用アドレスＣＭＡＣ「ＣＡ２１」を持つカスタマ端末ＴＭに向けて送信する。

なお、図１および図２の例では、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２は、ＰＢ網１１ａ，１１ｂとの間でフレームＦＬ２の受信または送信を行ったが、場合によっては、カスタマ網１２ａ，１２ｃとの間でフレームＦＬ１の受信または送信を行うことも可能である。すなわち、エッジスイッチ装置は、図２のフレームＦＬ１をカプセル化することでフレームＦＬ３を生成したり、フレームＦＬ３をデカプセル化することでフレームＦＬ１を生成することも可能である。また、ここでは、ＰＢＢ規格に基づく構成を前提として説明を行ったが、ＥｏＥ（Ethernet over Ethernet）規格に対しても同様に適用可能である。ＥｏＥフレームは、図２のＰＢＢフレーム（フレームＦＬ３）とはフォーマットが若干異なるが、実質的には図２のＰＢＢフレームが持つ情報と同等の情報を持ち、中継システムも、図１の場合と同様にして構成される。

《中継システムの主要部の構成》
図３は、図１の中継システムにおいて、ＭＣＬＡＧスイッチ周りの構成例を示す概略図である。図１で述べたように、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１は、２台のスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂで構成され、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２は、２台のスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂで構成される。スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂ，ＳＷＥ２ａ，ＳＷＥ２ｂのカプセル化用アドレス（ＭＡＣアドレス）は、それぞれ、ＢＡ１ａ，ＢＡ１ｂ，ＢＡ２ａ，ＢＡ２ｂであるものとする。

ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２は、それぞれ、ＰＢＢ網１０の外部（ここではＰＢ網１１ａ，１１ｂ）から受信した非カプセル化フレームをカプセル化フレームに変換してＰＢＢ網１０に中継する。その逆に、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２は、それぞれ、ＰＢＢ網１０から受信したカプセル化フレームを非カプセル化フレームに変換してＰＢＢ網の外部（ＰＢ網１１ａ，１１ｂ）に中継する。さらに、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２は、それぞれ、ＰＢ網１１ａ，１１ｂ内での非カプセル化フレームの中継や、ＰＢＢ網１０内でのカプセル化フレームの中継も行う。

スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂ（スイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂも同様）のそれぞれは、非カプセル化フレームの送信または受信を行う下位リンク用ポートと、カプセル化フレームの送信または受信を行う上位リンク用ポートと、を有する。図１で述べたように、下位リンク用ポートは、ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２を含み、上位リンク用ポートは、ＭＣＬＡＧ用ポートＰｍ３およびブリッジ用ポートＰｂを含む。

ブリッジ用ポートＰｂは、自装置とピア装置とを通信回線１３を介して接続する。通信回線１３は、イーサネット（登録商標）回線で構成される場合や、専用回線で構成される場合がある。なお、ここでは、上位リンク用ポートおよび下位リンク用ポートは、ブリッジ用ポートＰｂを除いてＭＣＬＡＧ用ポートで構成されているが、特にこれに限定されない。少なくとも、下位リンク用ポートであるＭＣＬＡＧ用ポート（第１ＭＣＬＡＧ用ポート）（例えばＰｍ１）を有していれば、その他のポートは、ＭＣＬＡＧ用ポートであっても、ＭＣＬＡＧが設定されないポートであってもよい。

また、ＰＢ網１１ａ内のスイッチＳＷ１，ＳＷ２のそれぞれは、ＬＡＧ用ポートＰ１，Ｐ２を有する。スイッチＳＷ１のＬＡＧ用ポートＰ１は、通信回線１４を介してスイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１に接続され、ＬＡＧ用ポートＰ２は、通信回線１４を介してスイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１に接続される。スイッチＳＷ２のＬＡＧ用ポートＰ１は、通信回線１４を介してスイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ２に接続され、ＬＡＧ用ポートＰ２は、通信回線１４を介してスイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ２に接続される。通信回線１４は、例えば、イーサネット回線で構成される。

スイッチＳＷ１は、ＬＡＧ用ポートＰ１，Ｐ２にＭＣＬＡＧ１ａを設定し、スイッチＳＷ２は、ＬＡＧ用ポートＰ１，Ｐ２にＭＣＬＡＧ２ａを設定する。なお、スイッチＳＷ１，ＳＷ２のそれぞれは、実際には、ＬＡＧ用ポートＰ１，Ｐ２に、通常のＬＡＧを設定すればよく、特に、ＬＡＧとＭＣＬＡＧとを区別して取り扱う必要はない。

同様に、ＰＢ網１１ｂ内のスイッチＳＷ３，ＳＷ４のそれぞれも、ＬＡＧ用ポートＰ１，Ｐ２を有する。スイッチＳＷ３のＬＡＧ用ポートＰ１，Ｐ２は、それぞれ、通信回線１４を介してスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ１に接続され、スイッチＳＷ４のＬＡＧ用ポートＰ１，Ｐ２は、それぞれ、通信回線１４を介してスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ２に接続される。スイッチＳＷ３は、ＬＡＧ用ポートＰ１，Ｐ２にＭＣＬＡＧ１ｂ（実際には通常のＬＡＧ）を設定し、スイッチＳＷ４は、ＬＡＧ用ポートＰ１，Ｐ２にＭＣＬＡＧ２ｂを設定する。

ＰＢＢ網１０内のコアスイッチＳＷＣは、ＬＡＧ用ポートＰ１〜Ｐ４を有する。ＬＡＧ用ポートＰ１，Ｐ２は、それぞれ、通信回線１４を介してスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ３に接続され、ＬＡＧ用ポートＰ３，Ｐ４は、それぞれ、通信回線１４を介してスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ３に接続される。コアスイッチＳＷＣは、ＬＡＧ用ポートＰ１，Ｐ２にＭＣＬＡＧ３ａ（実際には通常のＬＡＧ）を設定し、ＬＡＧ用ポートＰ３，Ｐ４にＭＣＬＡＧ３ｂを設定する。なお、コアスイッチＳＷＣは、記載を省略しているが、図１のスイッチ装置ＳＷＥ３，ＳＷＥ４に接続されるポートも有する。

また、図３には、カスタマ端末ＴＭ１ａ，ＴＭ１ｂ，ＴＭ２ａ，ＴＭ２ｂが示されている。カスタマ端末ＴＭ１ａ，ＴＭ１ｂ，ＴＭ２ａ，ＴＭ２ｂのカスタマ用アドレス（ＭＡＣアドレス）ＣＭＡＣは、それぞれＣＡ１ａ，ＣＡ１ｂ，ＣＡ２ａ，ＣＡ２ｂであるものとする。カスタマ端末ＴＭ１ａ，ＴＭ１ｂは、図１のカスタマ網１２ａ，１２ｂに含まれ、カスタマ端末ＴＭ２ａ，ＴＭ２ｂは、カスタマ網１２ｃ，１２ｄに含まれる。カスタマ端末ＴＭ１ａ，ＴＭ１ｂは、それぞれ、スイッチＳＷ１，ＳＷ２に接続され、カスタマ端末ＴＭ２ａ，ＴＭ２ｂは、それぞれ、スイッチＳＷ３，ＳＷ４に接続される。なお、図３では、便宜上、各カスタマ網のネットワーク（ＮＷｃ１〜ＮＷｃ４）や、スイッチ（ＳＷＢ１〜ＳＷＢ４）の記載は省略されている。

このような構成において、図３では、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２の動作方式の一例として、ＭＣＬＡＧ毎に、そのメンバポートとなるＭＣＬＡＧ用ポートに対して、アクティブＡＣＴまたはスタンバイＳＢＹを設定する方式が示されている。この例では、ＭＣＬＡＧ１ａにおいて、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１はアクティブＡＣＴに設定され、スイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１はスタンバイＳＢＹに設定される。

同様に、ＭＣＬＡＧ２ａ，ＭＣＬＡＧ３ａにおいても、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３はアクティブＡＣＴに設定され、スイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３はスタンバイＳＢＹに設定される。さらに、ＭＣＬＡＧ１ｂ，ＭＣＬＡＧ２ｂ，ＭＣＬＡＧ３ｂに関しても同様であり、スイッチ装置ＳＷＥ２ａのＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３はアクティブＡＣＴに設定され、スイッチ装置ＳＷＥ２ｂのＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３はスタンバイＳＢＹに設定される。

障害無しの場合、アクティブＡＣＴに設定されたＭＣＬＡＧ用ポートは、送信および受信共に許可する送受信許可状態ＦＷに制御される。一方、スタンバイＳＢＹに設定されたＭＣＬＡＧ用ポートは、送信を禁止し受信を許可する送信禁止状態ＴＢＫに制御される。その結果、例えば、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１からスイッチＳＷ１に向けたフレームは、常に、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１から送信される。同様に、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１からコアスイッチＳＷＣに向けたフレームは、常に、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ３から送信される。一方、スイッチＳＷ１またはコアスイッチＳＷＣからＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１に向けたフレームは、ＬＡＧ用ポートＰ１，Ｐ２の両方から送信される。

ここで、例えば、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１に障害が発生した場合には、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１において、障害時の切り換え動作が行われる。具体的には、ＭＣＬＡＧ１ａにおいて、スイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１は送受信許可状態ＦＷに制御され、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１は、例えば、送信および受信共に禁止する送受信禁止状態等に制御される。

なお、ＭＣＬＡＧスイッチの動作方式は、このような方式に限定されるものではなく、様々な方式を用いることができる。例えば、原則的に、フレームを受信した側のスイッチ装置が、自装置のＭＣＬＡＧ用ポートからフレームを送信するような方式が挙げられる。具体的には、ＰＢ網１１ａからＰＢＢ網１０に向けたフレームをスイッチ装置ＳＷＥ１ａが受信した場合、スイッチ装置ＳＷＥ１ａが当該フレームを自装置のＭＣＬＡＧ用ポートＰｍ３から送信し、スイッチ装置ＳＷＥ１ｂが受信した場合、スイッチ装置ＳＷＥ１ｂが当該フレームを自装置のＭＣＬＡＧ用ポートＰｍ３から送信する。

あるいは、例えば、分散ＩＤ等に基づいて、フレームを送信するＭＣＬＡＧ用ポートを２台のスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂに均等に振り分けるような方式も挙げられる。すなわち、ＭＣＬＡＧスイッチを構成する２台のスイッチ装置（例えばＳＷＥ１ａ，ＳＷＥ１ｂ）が、下位リンク用ポートであるＭＣＬＡＧ用ポート（第１ＭＣＬＡＧ用ポート）（例えばＰｍ１）で、共に非カプセル化フレームを受信可能であれば、ＭＣＬＡＧスイッチの動作方式は、特に限定されない。

また、図３では、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂおよびスイッチ装置ＳＷＥ２ａ，ＳＷＥ２ｂのそれぞれにおける主要部の概略的な構成例が示される。ここでは、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂを代表例として説明する。スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、アドレステーブルＦＤＢと、ＭＣＬＡＧテーブル２１と、中継処理部２０と、を有する。中継処理部２０は、主に、アドレステーブルＦＤＢの学習および検索を行う。

ＭＣＬＡＧテーブル２１は、単数または複数のＭＣＬＡＧ用ポートを、単数または複数のＭＣＬＡＧ識別子にそれぞれ対応付けて保持する。図３の例では、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのＭＣＬＡＧテーブル２１は、共に、ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３を、それぞれ、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝，｛ＭＣＬＡＧ２ａ｝，｛ＭＣＬＡＧ３ａ｝に対応付けて保持する。本明細書では、例えば｛ＡＡ｝は、「ＡＡ」の識別子（ＩＤ）を表すものとする。

このＭＣＬＡＧテーブル２１によって、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ１に共通のＭＣＬＡＧ１ａを設定する。同様に、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、自装置およびピア装置のＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３に、それぞれ共通のＭＣＬＡＧ２ａ，ＭＣＬＡＧ３ａを設定する。

アドレステーブルＦＤＢは、下位リンク用ポートの先に存在するカスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子または当該下位リンク用ポートに対応付けられるＭＣＬＡＧ識別子に対応付けて保持する。例えば、図３の例では、スイッチ装置ＳＷＥ１ａのアドレステーブルＦＤＢは、ＭＣＬＡＧ用ポート（下位リンク用ポート）Ｐｍ１の先に存在するカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」を、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応付けて保持する。なお、前述したように、下位リンク用ポートにＭＣＬＡＧが設定されないポートが含まれる場合、ＭＣＬＡＧ識別子の代わりにポート識別子が用いられる。

また、アドレステーブルＦＤＢは、上位リンク用ポートの先に存在するカスタマ用アドレスを、カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子または当該上位リンク用ポートに対応付けられるＭＣＬＡＧ識別子と、に対応付けて保持する。例えば、図３の例では、スイッチ装置ＳＷＥ１ａのアドレステーブルＦＤＢは、ＭＣＬＡＧ用ポート（上位リンク用ポート）Ｐｍ３の先に存在するカスタマ用アドレスＣＭＡＣ「ＣＡ２ａ」を、カプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」と、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝と、に対応付けて保持する。

中継処理部２０は、学習情報制御部２２とＭＣＬＡＧ識別子付加部２３とを備える。ＭＣＬＡＧ識別子付加部２３は、ＭＣＬＡＧ用ポート（例えばＰｍ１）で受信したフレームをブリッジ用ポートＰｂに中継する場合に、当該フレームに、当該ＭＣＬＡＧ用ポートに対応するＭＣＬＡＧ識別子（｛ＭＣＬＡＧ１ａ｝）を付加する。学習情報制御部２２は、詳細は後述するが、アドレステーブルＦＤＢの学習情報が不必要に変更される事態を防止するため、アドレステーブルＦＤＢに学習する情報を制御する。

《中継システムの主要部の前提動作および問題点》
図２０は、本発明の前提として検討した中継システムにおいて、図３の中継システムが学習情報制御部を備えない場合の動作例および問題点の一例を示す説明図である。まず、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ａに向けてフレームＦＬ１０を転送する場合を想定する。スイッチＳＷ１は、フレーム（ここでは非カプセル化フレーム）ＦＬ１０を受信し、当該フレームＦＬ１０を、所定の分散規則に基づき、ＬＡＧ用ポートＰ１，Ｐ２のいずれか一方に中継する。特に限定はされないが、所定の分散規則は、送信元のカスタマ用アドレスＣＳＡおよび宛先のカスタマ用アドレスＣＤＡを入力とするハッシュ演算等が用いられる。ここでは、フレームＦＬ１０は、ＬＡＧ用ポートＰ１に中継されたものとする。

スイッチ装置ＳＷＥ１ａは、ＭＣＬＡＧ用ポートＰｍ１でフレーム（ここでは非カプセル化フレーム）ＦＬ１０を受信する。そして、スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、フレーム（非カプセル化フレーム）ＦＬ１０に含まれる送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を、受信ポート識別子に対応付けてアドレステーブルＦＤＢに学習する。受信ポート識別子とは、フレームを受信したポートのポート識別子または当該ポートに対応付けられるＭＣＬＡＧ識別子を表す。ここでは、受信ポート識別子は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝である。

また、スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、フレーム（非カプセル化フレーム）ＦＬ１０に含まれる宛先のカスタマ用アドレスＣＤＡ「ＣＡ２ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ａは、カプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」と、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝と、を取得したものとする。宛先ポート識別子とは、アドレステーブルＦＤＢの検索によって取得されたポート識別子またはＭＣＬＡＧ識別子を表す。

スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、ＭＣＬＡＧ３ａのメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ３が送受信許可状態ＦＷに制御されているため、当該フレームＦＬ１０の送信ポート識別子を、自装置のＭＣＬＡＧ用ポートＰｍ３のポート識別子｛Ｐｍ３｝に定める。なお、仮に、自装置のＭＣＬＡＧ用ポートＰｍ３が送信禁止状態ＴＢＫに制御されている場合には、送信ポート識別子は、ブリッジ用ポートＰｂのポート識別子｛Ｐｂ｝に定められる。

送信ポート識別子とは、実際にフレームを送信するポートのポート識別子を意味する。例えば、宛先ポート識別子がＭＣＬＡＧ識別子ではなく、ＭＣＬＡＧが設定されないポートのポート識別子の場合、送信ポート識別子は宛先ポート識別子に等しい。一方、宛先ポート識別子がＭＣＬＡＧ識別子の場合、送信ポート識別子は、ＭＣＬＡＧ用ポートの制御状態に応じて、ＭＣＬＡＧ用ポート（例えばＰｍ３）のポート識別子（｛Ｐｍ３｝）か、ブリッジ用ポートＰｂのポート識別子｛Ｐｂ｝となる。

ここでは、送信ポート識別子は、上位リンク用ポートであるＭＣＬＡＧ用ポートＰｍ３のポート識別子｛Ｐｍ３｝である。そこで、スイッチ装置ＳＷＥ１ａは、フレーム（非カプセル化フレーム）ＦＬ１０を、送信元のカプセル化用アドレスＢＳＡ（自装置のカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」）と、宛先のカプセル化用アドレスＢＤＡ（アドレステーブルＦＤＢに基づくカプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」）でカプセル化する。そして、スイッチ装置ＳＷＥ１ａは、当該フレーム（カプセル化フレーム）ＦＬ１０を、ＭＣＬＡＧ用ポートＰｍ３から送信する。

コアスイッチＳＷＣは、当該フレーム（カプセル化フレーム）ＦＬ１０を受信し、当該フレームに含まれる送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」をアドレステーブルに学習すると共に、宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」を検索キーとしてアドレステーブルを検索する。ここでは、コアスイッチＳＷＣは、アドレステーブルの検索結果に基づきＭＣＬＡＧ識別子（実際にはＬＡＧ識別子）｛ＭＣＬＡＧ３ｂ｝を取得し、所定の分散規則に基づきＬＡＧ用ポートＰ３を選択したものとする。

これにより、スイッチ装置ＳＷＥ２ａは、ＭＣＬＡＧ用ポートＰｍ３でフレーム（カプセル化フレーム）ＦＬ１０を受信する。スイッチ装置ＳＷＥ２ａ（具体的には中継処理部２０）は、当該フレームＦＬ１０の送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を、送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」と、受信ポート識別子（ここではＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ｂ｝）と、に対応付けてアドレステーブルＦＤＢに学習する。

また、スイッチ装置ＳＷＥ２ａ（具体的には中継処理部２０）は、当該フレームＦＬ１０の宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」が自装置宛てであるため、当該フレームＦＬ１０の宛先のカスタマ用アドレスＣＤＡ「ＣＡ２ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ２ａは、宛先ポート識別子としてＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ｂ｝を取得したものとする。

スイッチ装置ＳＷＥ２ａ（具体的には中継処理部２０）は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ｂ｝に対応する自装置のＭＣＬＡＧ用ポートＰｍ１が送受信許可状態ＦＷに制御され、また、下位リンク用ポートであるため、当該フレーム（カプセル化フレーム）ＦＬ１０を、非カプセル化フレームに変換したのちＭＣＬＡＧ用ポートＰｍ１に中継する。その結果、当該フレーム（非カプセル化フレーム）ＦＬ１０は、スイッチＳＷ３を介してカスタマ端末ＴＭ２ａに到達する。

次に、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ｂに向けてフレームＦＬ１１を転送する場合を想定する。スイッチＳＷ１は、フレーム（非カプセル化フレーム）ＦＬ１１を受信し、当該フレームＦＬ１１を、所定の分散規則に基づき、ＬＡＧ用ポートＰ１，Ｐ２のいずれか一方（ここではＬＡＧ用ポートＰ２）に中継する。スイッチ装置ＳＷＥ１ｂは、ＭＣＬＡＧ用ポートＰｍ１でフレームＦＬ１１を受信する。そして、スイッチ装置ＳＷＥ１ｂは、フレーム（非カプセル化フレーム）ＦＬ１１に含まれる送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を、受信ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応付けてアドレステーブルＦＤＢに学習する。

また、スイッチ装置ＳＷＥ１ｂは、フレームＦＬ１１に含まれる宛先のカスタマ用アドレスＣＤＡ「ＣＡ２ｂ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ｂは、カプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」と、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝と、を取得したものとする。スイッチ装置ＳＷＥ１ｂ（具体的には中継処理部２０）は、ＭＣＬＡＧ３ａのメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ３が送信禁止状態ＴＢＫに制御されているため、当該フレームＦＬ１１の送信ポート識別子をポート識別子｛Ｐｂ｝に定める。言い換えれば、スイッチ装置ＳＷＥ１ｂは、宛先ポートをブリッジ用ポートＰｂに定める。

スイッチ装置ＳＷＥ１ｂは、ブリッジ用ポートＰｂが上位リンク用ポートであるため、フレーム（非カプセル化フレーム）ＦＬ１１を、送信元のカプセル化用アドレスＢＳＡ（自装置のカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」）と、宛先のカプセル化用アドレスＢＤＡ（カプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」）でカプセル化する。また、スイッチ装置ＳＷＥ１ｂ（具体的にはＭＣＬＡＧ識別子付加部２３）は、ＭＣＬＡＧ用ポートＰｍ１で受信したフレームをブリッジ用ポートＰｂに中継する場合に、当該フレームに、受信ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を付加する。

これにより、スイッチ装置ＳＷＥ１ｂは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝が付加されたフレーム（カプセル化フレーム）ＦＬ１１を、ブリッジ用ポートＰｂから送信する。一方、スイッチ装置ＳＷＥ１ａは、ブリッジ用ポートＰｂでフレーム（カプセル化フレーム）ＦＬ１１を受信する。そして、スイッチ装置ＳＷＥ１ａは、例えば、フレームＦＬ１１に含まれる送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を、フレームＦＬ１１に付加されたＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応付けてアドレステーブルＦＤＢに学習する。

また、スイッチ装置ＳＷＥ１ａは、フレーム（カプセル化フレーム）ＦＬ１１に含まれる宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ａは、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝を取得したものとする。スイッチ装置ＳＷＥ１ａは、ＭＣＬＡＧ３ａのメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ３が送受信許可状態ＦＷに制御されているため、当該フレームＦＬ１１の送信ポート識別子を、自装置のＭＣＬＡＧ用ポートＰｍ３のポート識別子｛Ｐｍ３｝に定める。そして、スイッチ装置ＳＷＥ１ａは、当該フレームＦＬ１１を、ＭＣＬＡＧ用ポートＰｍ３から送信する。

コアスイッチＳＷＣは、当該フレーム（カプセル化フレーム）ＦＬ１１を受信し、当該フレームに含まれる送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ｂ」をアドレステーブルに学習すると共に、宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」を検索キーとしてアドレステーブルを検索する。ここでは、コアスイッチＳＷＣは、アドレステーブルの検索結果に基づきＭＣＬＡＧ識別子（実際にはＬＡＧ識別子）｛ＭＣＬＡＧ３ｂ｝を取得し、所定の分散規則に基づきＬＡＧ用ポートＰ３を選択したものとする。

これにより、スイッチ装置ＳＷＥ２ａは、ＭＣＬＡＧ用ポートＰｍ３でフレーム（カプセル化フレーム）ＦＬ１１を受信する。スイッチ装置ＳＷＥ２ａは、当該フレームＦＬ１１の送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を、送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ｂ」と、受信ポート識別子（ＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ｂ｝）と、に対応付けてアドレステーブルＦＤＢに学習する。

また、スイッチ装置ＳＷＥ２ａは、当該フレームＦＬ１１の宛先のカプセル化用アドレスＢＤＡ「ＢＡ２ａ」が自装置宛てであるため、当該フレームＦＬ１１の宛先のカスタマ用アドレスＣＤＡ「ＣＡ２ｂ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ２ａは、宛先ポート識別子としてＭＣＬＡＧ識別子｛ＭＣＬＡＧ２ｂ｝を取得したものとする。

スイッチ装置ＳＷＥ２ａは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２ｂ｝に対応する自装置のＭＣＬＡＧ用ポートＰｍ２が送受信許可状態ＦＷに制御され、また、下位リンク用ポートであるため、当該フレーム（カプセル化フレーム）ＦＬ１１を、非カプセル化フレームに変換したのちＭＣＬＡＧ用ポートＰｍ２に中継する。その結果、当該フレーム（非カプセル化フレーム）ＦＬ１１は、スイッチＳＷ４を介してカスタマ端末ＴＭ２ｂに到達する。

以上のように、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１は、カスタマ端末ＴＭ１ａから送信され、下位リンク用ポートであるＭＣＬＡＧ用ポート（第１ＭＣＬＡＧ用ポート）Ｐｍ１で受信した非カプセル化フレームをカプセル化する際に、送信元のカプセル化用アドレスＢＳＡを「ＢＡ１ａ」に定める場合と「ＢＡ１ｂ」に定める場合とがある。その結果、ＰＢＢ網１０内の他のスイッチ装置（エッジスイッチ装置）ＳＷＥ２ａでは、アドレステーブルＦＤＢの学習情報が、同一のカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」を対象としているにも関わらず、「ＢＡ１ａ」と「ＢＡ１ｂ」との間で不必要に変更される。したがって、このような不安定な事態を防止することが望まれる。

また、スイッチ装置は、このように、同一のカスタマ用アドレスを対象した学習情報が頻繁に変更されていることを検出し、それを障害とみなすような機能を備える場合がある。当該機能は、本来、ループ経路の発生等を検出するために設けられる。一方、図２０のような現象は、本来、障害に該当する現象ではないため、これに伴う不要な障害検出を防止することが望まれる。なお、前述した他のスイッチ装置（エッジスイッチ装置）ＳＷＥ２ａは、ここでは、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ２となっているが、ＭＣＬＡＧスイッチに限らず、例えば、図１のスイッチ装置ＳＷＥ３，ＳＷＥ４等でも同様の問題が生じ得る。

《学習情報制御部の動作および中継システムの主要部の動作》
図４は、図３の中継システムにおいて、学習情報制御部の処理内容の一例を示すフロー図である。図５は、図３の中継システムの動作例を示す説明図である。図５では、前述した図２０の場合と同様に、まず、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ａに向けてフレームＦＬ１０が転送され、次に、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ｂに向けてフレームＦＬ１１が転送される場合の動作例が示されている。ここでは、図２０との違いに着目して説明を行う。

図５では、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１において、スイッチ装置（第１スイッチ装置）ＳＷＥ１ａのカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」は、スイッチ装置（第２スイッチ装置）のカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」と比較して一部のビットのみが異なるように設定されている。図５の例では、カプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」は、カプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」と比較して、１ビット目〜４７ビット目が同一の値（ｍｍｍ）であり、０ビット目が異なっている。ここでは、カプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」の０ビット目は、“１”であり、カプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」の０ビット目は、“０”である。

本明細書では、この一部のビット（０ビット目）を、マスクビット２５と呼ぶ。マスクビット２５は、０ビット目に限らず、他のビット位置であってもよく、また、１ビットに限らず、複数ビットであってもよい。なお、エッジスイッチ装置は、通常、装置の管理者等によってカプセル化用アドレス（ＭＡＣアドレス）ＢＭＡＣを任意に設定可能な構成となっている。

このようにカプセル化用アドレスＢＭＡＣが設定されることを前提として、例えば、スイッチ装置（第３スイッチ装置）ＳＷＥ２ａの学習情報制御部２２は、図４に示すような処理を行う。当該学習情報制御部２２は、概略的には、第１の場合かつ第２の場合に、アドレステーブルＦＤＢに、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を学習しない処理を行う。

第１の場合とは、上位リンク用ポートでカプセル化フレームを受信し、アドレステーブルＦＤＢから当該カプセル化フレームの送信元のカスタマ用アドレスＣＳＡに対応するカプセル化用アドレスＢＭＡＣを取得した場合である。第２の場合とは、当該カプセル化フレームの送信元のカプセル化用アドレスＢＳＡと、アドレステーブルＦＤＢから取得したカプセル化用アドレスＢＭＡＣと、の相違が一部のビット（すなわちマスクビット２５）のみの場合である。

具体的には、図４に示すように、学習情報制御部２２は、例えば宛先のカプセル化用アドレスＢＤＡが自装置宛てのカプセル化フレームを受信した場合に、当該フレームの送信元のカスタマ用アドレスＣＳＡを検索キーとしてアドレステーブルＦＤＢを検索する（ステップＳ１０１）。そして、学習情報制御部２２は、アドレステーブルＦＤＢの検索結果がヒットかミスヒットかを判別する（ステップＳ１０２）。この際に、アドレステーブルＦＤＢの検索結果がヒットの場合には、カプセル化用アドレスＢＭＡＣが取得される。

アドレステーブルＦＤＢの検索結果がヒットの場合（第１の場合）、学習情報制御部２２は、フレームに含まれる送信元のカプセル化用アドレスＢＳＡと、アドレステーブルＦＤＢから取得したカプセル化用アドレスＢＭＡＣと、が一致するか否かを判別する（ステップＳ１０３）。不一致の場合、学習情報制御部２２は、相違が一部のビット（すなわちマスクビット２５）のみか否かを判別する（ステップＳ１０４）。

ここで、相違がマスクビット２５のみの場合（第２の場合）、学習情報制御部２２は、アドレステーブルＦＤＢに、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を学習しない（ステップＳ１０５）。言い換えれば、学習情報制御部２２は、アドレステーブルＦＤＢにおける当該送信元のカスタマ用アドレスＣＳＡのエントリに、上書きでの学習を行わない。

また、ステップＳ１０３において、送信元のカプセル化用アドレスＢＳＡと、アドレステーブルＦＤＢから取得したカプセル化用アドレスＢＭＡＣと、が一致する場合も、学習情報制御部２２は、アドレステーブルＦＤＢに対して上書きでの学習を行う必要がない（ステップＳ１０５）。一方、ステップＳ１０２において、アドレステーブルＦＤＢの検索結果がミスヒットの場合、学習情報制御部２２は、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を、アドレステーブルＦＤＢに新たに学習する（ステップＳ１０６）。

このような学習情報制御部２２を用いることで、具体的には、例えば、図５に示すような動作が行われる。図５において、スイッチ装置ＳＷＥ２ａは、まず、図２０の場合と同様にして、フレーム（カプセル化フレーム）ＦＬ１０を受信し、その送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」に対応付けてアドレステーブルＦＤＢに学習する。または、スイッチ装置ＳＷＥ２ａは、既にカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」との対応関係が学習済みの場合、当該対応関係を維持する。すなわち、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、例えば、図４のステップＳ１０２→ステップＳ１０６の処理を実行するか、または、ステップＳ１０３→ステップＳ１０５の処理を実行する。

その後、スイッチ装置ＳＷＥ２ａは、図２０の場合と同様にして、フレーム（カプセル化フレーム）ＦＬ１１を受信する。フレームＦＬ１１の送信元のカスタマ用アドレスＣＳＡは、アドレステーブルＦＤＢに学習済みの「ＣＡ１ａ」であり、送信元のカプセル化用アドレスＢＳＡは、アドレステーブルＦＤＢの学習情報（ＢＡ１ａ）とはマスクビット２５のみが異なる「ＢＡ１ｂ」である。この場合、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、図４のステップＳ１０２→ステップＳ１０３→ステップＳ１０４→ステップＳ１０５の処理を実行する。その結果、アドレステーブルＦＤＢは、既存のカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」との対応関係を維持する。

以上のように、学習情報制御部２２を設けることで、図２０の場合と異なり、スイッチ装置ＳＷＥ２ａにおけるアドレステーブルＦＤＢの学習情報は、フレームＦＬ１０を受信したのちフレームＦＬ１１を受信した場合に変更されなくなる。同様に、当該学習情報は、フレームＦＬ１１を受信したのちフレームＦＬ１０を受信した場合にも変更されなくなる。この場合、アドレステーブルＦＤＢは、カスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」との対応関係を維持する。その結果、図２０で述べたような、アドレステーブルＦＤＢの学習情報が不必要に変更される事態を防止することが可能になる。また、図２０で述べたような、不要な障害検出を防止することが可能になる。

図６は、図３の中継システムの他の動作例を示す説明図である。図６では、図５のフレームＦＬ１０とは反対に、カスタマ端末ＴＭ２ａからカスタマ端末ＴＭ１ａに向けてフレームを転送する場合の動作例が示されている。また、図６では、図５の場合と異なり、スイッチ装置ＳＷＥ２ａの学習情報制御部２２によって、アドレステーブルＦＤＢが、カスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」との対応関係を維持する場合を例とする。以下、アドレステーブルＦＤＢの学習や検索等に関する詳細な説明は省略し、特徴的な事項に絞って説明する。

カスタマ端末ＴＭ２ａから送信された非カプセル化フレーム（ＦＬ２０，ＦＬ２１）は、スイッチ装置ＳＷＥ２ａでカプセル化フレームに変換される。この際に、スイッチ装置ＳＷＥ２ａは、宛先のカプセル化用アドレスＢＤＡを「ＢＡ１ｂ」に定める。コアスイッチＳＷＣは、当該カプセル化フレームを受信し、所定の分散規則に基づいて、当該カプセル化フレームをＬＡＧ用ポートＰ１，Ｐ２のいずれか一方に中継する。図６では、ＬＡＧ用ポートＰ１に中継された場合のフレームはＦＬ２０で示され、ＬＡＧ用ポートＰ２に中継された場合のフレームはＦＬ２１で示される。

まず、フレームＦＬ２０に関し、スイッチ装置ＳＷＥ１ａは、フレーム（カプセル化フレーム）ＦＬ２０をＭＣＬＡＧ用ポートＰｍ３で受信する。ここで、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのそれぞれは、受信したカプセル化フレームに含まれる宛先のカプセル化用アドレスＢＤＡが自装置またはピア装置のカプセル化用アドレスの場合に、当該フレームに含まれる宛先のカスタマ用アドレスＣＤＡを検索キーとして自装置のアドレステーブルＦＤＢを検索する機能を備える。この場合、スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、フレームＦＬ２０の宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ｂ」がピア装置のカプセル化用アドレスであるため、宛先のカスタマ用アドレスＣＤＡ「ＣＡ１ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。

その結果、スイッチ装置ＳＷＥ１ａは、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を取得したものとする。スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、ＭＣＬＡＧ１ａのメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ１が送受信許可状態ＦＷに制御されているため、送信ポート識別子をポート識別子｛Ｐｍ１｝に定める。言い換えれば、スイッチ装置ＳＷＥ１ａは、宛先ポートを自装置のＭＣＬＡＧ用ポートＰｍ１に定める。スイッチ装置ＳＷＥ１ａは、宛先ポートが下位リンク用ポートであるため、受信したフレーム（カプセル化フレーム）ＦＬ２０を、非カプセル化フレームに変換したのち、ＭＣＬＡＧ用ポートＰｍ１に中継する。

次に、フレームＦＬ２１に関し、スイッチ装置ＳＷＥ１ｂは、フレーム（カプセル化フレーム）ＦＬ２１をＭＣＬＡＧ用ポートＰｍ３で受信する。そして、スイッチ装置ＳＷＥ１ｂ（具体的には中継処理部２０）は、フレームＦＬ２１の宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ｂ」が自装置のカプセル化用アドレスであるため、宛先のカスタマ用アドレスＣＤＡ「ＣＡ１ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。

その結果、スイッチ装置ＳＷＥ１ｂは、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を取得したものとする。スイッチ装置ＳＷＥ１ｂ（具体的には中継処理部２０）は、ＭＣＬＡＧ１ａのメンバポートとなる自装置のＭＣＬＡＧ用ポートＰｍ１が送信禁止状態ＴＢＫに制御されているため、送信ポート識別子をポート識別子｛Ｐｂ｝に定める。言い換えれば、スイッチ装置ＳＷＥ１ｂは、宛先ポートをブリッジ用ポートＰｂに定める。

スイッチ装置ＳＷＥ１ｂは、宛先ポートが上位リンク用ポートであるため、受信したフレーム（カプセル化フレーム）ＦＬ２１を、カプセル化フレームのままブリッジ用ポートＰｂに中継する。この際に、スイッチ装置ＳＷＥ１ｂ（具体的にはＭＣＬＡＧ識別子付加部２３）は、フレームＦＬ２１に、受信ポート識別子ＳＰであるＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝を付加する。

スイッチ装置ＳＷＥ１ａは、ブリッジ用ポートＰｂで、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝が付加されたフレーム（カプセル化フレーム）ＦＬ２１を受信する。そして、スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、フレームＦＬ２１に含まれる送信元のカスタマ用アドレスＣＳＡ「ＣＡ２ａ」を、送信元のカプセル化用アドレスＢＳＡ「ＢＡ２ａ」と、フレームＦＬ２１に付加されたＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝と、に対応付けてアドレステーブルＦＤＢに学習する。

また、スイッチ装置ＳＷＥ１ａ（具体的には中継処理部２０）は、フレームＦＬ２１の宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ｂ」がピア装置のカプセル化用アドレスであるため、宛先のカスタマ用アドレスＣＤＡ「ＣＡ１ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ａは、フレームＦＬ２０の場合と同様に、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を取得し、以降、フレームＦＬ２０の場合と同様の処理を経て、フレーム（非カプセル化フレーム）ＦＬ２１をＭＣＬＡＧ用ポートＰｍ１に中継する。

このように、ＭＣＬＡＧスイッチを構成する各スイッチ装置は、宛先のカプセル化用アドレスＢＤＡが自装置宛てまたはピア装置宛ての場合に、宛先のカスタマ用アドレスＣＤＡを検索キーとして自装置のアドレステーブルＦＤＢを検索する。したがって、例えば、図２０のように、同一のカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」に対応付けられるカプセル化用アドレスＢＭＡＣが変更される場合でも、図５のように、当該カプセル化用アドレスＢＭＡＣが固定される場合でも、フレームの中継処理を問題無く行うことが可能である。

以上、本実施の形態１の中継システムおよびスイッチ装置を用いることで、代表的には、アドレステーブルの学習情報が不必要に変更される事態を防止することが可能になる。

（実施の形態２）
《学習情報制御部の動作（応用例［１］）》
図７は、本発明の実施の形態２による中継システムにおいて、図３の学習情報制御部の処理内容の一例を示すフロー図である。図７に示す処理フローは、図４に示した処理フローと比較して、図４におけるステップＳ１０５がステップＳ２０１に変更された点と、ステップＳ２０２が追加された点と、が異なっている。その他の処理内容に関しては、図４の場合と同様であるため、詳細な説明は省略する。

ステップＳ２０１において、学習情報制御部２２は、ステップＳ１０５の場合と同様に、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を学習しないことに加えて、エージングタイマも更新しない。すなわち、学習情報制御部２２は、前述したように、送信元のカプセル化用アドレスＢＳＡと、アドレステーブルＦＤＢから取得したカプセル化用アドレスＢＭＡＣと、の相違がマスクビット２５のみの場合（ステップＳ１０４（第２の場合））に、当該送信元のカスタマ用アドレスＣＳＡに対応するエントリのエージングタイマも更新しない。

また、ステップＳ２０２は、ステップＳ１０３において、送信元のカプセル化用アドレスＢＳＡと、アドレステーブルＦＤＢから取得したカプセル化用アドレスＢＭＡＣと、が一致する場合に実行される。この場合、学習情報制御部２２は、ステップＳ２０２に示すように、送信元のカスタマ用アドレスＣＳＡに対応するエントリのエージングタイマを更新する。

なお、図３に示したアドレステーブルＦＤＢでは、エージングタイマは省略されているが、実際には、後述する図１７に示されるように、各カスタマ用アドレスＣＭＡＣに対応する各エントリは、エージングタイマを含んでいる。エージングタイマは、広く知られているように、対応するエントリが消去されるまでの残り時間を定めるものであり、この残り時間は、エージングタイマの更新によって初期値に戻る。

図８は、図７の主要な処理内容を纏めた補足図である。図８では、既にアドレステーブルＦＤＢに所定のカプセル化用アドレスＢＭＡＣが学習された状態で、当該カプセル化用アドレスＢＭＡＣと同一か、または、マスクビット２５のみが異なる送信元のカプセル化用アドレスＢＳＡを受信した場合の処理内容が示されている。まず、学習済みのカプセル化用アドレスＢＭＡＣのマスクビット２５が“０”または“１”に関わらず、同一またはマスクビット２５のみが異なる送信元のカプセル化用アドレスＢＳＡを受信した場合には、アドレステーブルＦＤＢの学習は行われない。

一方、エージングタイマは、学習済みのカプセル化用アドレスＢＭＡＣのマスクビット２５が“０”の場合において、同じくマスクビット２５＝“０”である送信元のカプセル化用アドレスＢＳＡを受信した場合には更新され、マスクビット２５＝“１”である送信元のカプセル化用アドレスＢＳＡを受信した場合には更新されない。同様に、エージングタイマは、学習済みのカプセル化用アドレスＢＭＡＣのマスクビット２５が“１”の場合において、同じくマスクビット２５＝“１”である送信元のカプセル化用アドレスＢＳＡを受信した場合には更新され、マスクビット２５＝“０”である送信元のカプセル化用アドレスＢＳＡを受信した場合には更新されない。

《中継システム（比較例）の主要部の動作および問題点》
図９は、本発明の比較例として検討した中継システムにおいて、学習情報制御部が常にエージングタイマを更新する場合の動作例および問題点を示す説明図である。すなわち、仮に、図７のステップＳ２０１でエージングタイマが更新され、図８における「エージングタイマ更新」が全て「○」になるような場合、図９に示されるように問題が生じ得る。

図９には、図５に示したように、スイッチ装置ＳＷＥ２ａがカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」との対応関係を学習している状態で、スイッチ装置ＳＷＥ１ａに障害が生じた場合の動作例が示される。この場合、ＭＣＬＡＧの機能に基づき、障害時の切り換え動作が行われる。その結果、スイッチ装置ＳＷＥ１ａのＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３は、例えば、送信および受信共に禁止する送受信禁止状態ＢＫ等に制御され、その代わりに、スイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３は、送受信許可状態ＦＷに制御される。

この状態で、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ａに向けてフレームＦＬ１０ａが転送される場合を想定する。この場合、スイッチＳＷ１がスイッチ装置ＳＷＥ１ａの障害を検出する結果、フレームＦＬ１０ａは、図５のフレームＦＬ１０とは異なり、スイッチ装置ＳＷＥ１ｂのＭＣＬＡＧ用ポートＰｍ１で受信される。これにより、スイッチ装置ＳＷＥ１ｂは、送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ｂ」を含むフレーム（カプセル化用フレーム）ＦＬ１０ａをＭＣＬＡＧ用ポートＰｍ３から送信する。

スイッチ装置ＳＷＥ２ａは、当該フレーム（カプセル化用フレーム）ＦＬ１０ａを受信する。ここで、スイッチ装置ＳＷＥ２ａの学習情報制御部（比較例）２２’は、当該フレームＦＬ１０ａを受信した際にもエージングタイマを更新するため、アドレステーブルＦＤＢに学習済みのカプセル化用アドレスＢＳＡ「ＢＡ１ａ」を継続的に維持することになる。一方、コアスイッチＳＷＣは、スイッチ装置ＳＷＥ１ａの障害に伴い、送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」を含むカプセル化フレームを受信しなくなる。このため、コアスイッチＳＷＣのアドレステーブルでは、カプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」のエントリは消滅する。

この状態で、カスタマ端末ＴＭ２ａからカスタマ端末ＴＭ１ａに向けてフレームＦＬ１２ａが転送される場合を想定する。スイッチ装置ＳＷＥ２ａは、フレーム（非カプセル化フレーム）ＦＬ１２ａを受信し、アドレステーブルＦＤＢの検索結果に基づき、宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ａ」を含むカプセル化フレームをＭＣＬＡＧ用ポートＰｍ３から送信する。コアスイッチＳＷＣは、当該フレーム（カプセル化フレーム）ＦＬ１２ａを受信する。しかしながら、コアスイッチＳＷＣは、アドレステーブルにカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」のエントリを保持していないため、フレームＦＬ１２ａを受信する度にフラッディングを行ってしまう。

《中継システムの主要部の動作（応用例［１］）》
図１０は、図７の学習情報制御部を備えた中継システムの動作例を示す説明図である。図１０において、スイッチ装置ＳＷＥ２ａは、図９の場合と同様に、アドレステーブルＦＤＢにカプセル化用アドレスＢＳＡ「ＢＡ１ａ」を学習した状態で、フレーム（カプセル化フレーム）ＦＬ１０ａを受信する。ただし、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、図９の場合と異なり、当該フレームＦＬ１０ａを受信した際にはエージングタイマを更新しない。

このため、スイッチ装置ＳＷＥ２ａのアドレステーブルＦＤＢでは、カプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」のエントリは、所定の期間経過後に消滅する。そして、スイッチ装置ＳＷＥ２ａは、その後に受信したフレームＦＬ１０ａに基づき、カスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」との対応関係をアドレステーブルＦＤＢに学習する。

その結果、スイッチ装置ＳＷＥ２ａは、フレーム（非カプセル化フレーム）ＦＬ１２ａを受信した際に、図９の場合と異なり、宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ｂ」を含むカプセル化フレームをＭＣＬＡＧ用ポートＰｍ３から送信する。コアスイッチＳＷＣは、アドレステーブルにカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」のエントリを保持しているため、フレームＦＬ１２ａをフラッディングすることなく中継することが可能である。

以上、本実施の形態２の中継システムおよびスイッチ装置を用いることで、実施の形態１で述べたような各種効果が得られることに加えて、さらに、フラッディングに伴う通信の輻輳を軽減することが可能になる。特に、ＰＢＢ網１０は、多数のカスタマ網間の通信を集約するため、通信の輻輳を可能な限り軽減することが望まれる。そこで、本実施の形態２の中継システムおよびスイッチ装置を用いることが有益となる。

（実施の形態３）
《学習情報制御部の動作（応用例［２］）》
図１１は、本発明の実施の形態３による中継システムにおいて、図３の学習情報制御部の処理内容の一例を示すフロー図である。図１１に示す処理フローは、図７に示した処理フローと比較して、図７におけるステップＳ１０４とステップＳ２０１との間にステップＳ３０１が追加された点が異なっている。その他の処理内容に関しては、図７の場合と同様であるため、詳細な説明は省略する。

まず、図１１の処理フローの前提として、図３の学習情報制御部２２は、マスクビット２５の値に関して、予め優先値が定められている。この前提で、学習情報制御部２２は、前述したようにカプセル化用アドレスの相違がマスクビット２５のみの場合（ステップＳ１０４（第２の場合））で、かつ、送信元のカプセル化用アドレスＢＳＡに含まれるマスクビット２５が優先値である場合（ステップＳ３０１（第３の場合））、ステップＳ１０６の処理を実行する。すなわち、学習情報制御部２２は、アドレステーブルＦＤＢに、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を学習する（ステップＳ１０６）。

一方、学習情報制御部２２は、前述した第２の場合で、かつ、送信元のカプセル化用アドレスＢＳＡに含まれるマスクビット２５が優先値ではない場合（ステップＳ３０１（第４の場合））、ステップＳ２０１の処理を実行する。すなわち、学習情報制御部２２は、アドレステーブルＦＤＢに、送信元のカスタマ用アドレスＣＳＡと送信元のカプセル化用アドレスＢＳＡとの対応関係を学習せず、また、エージングタイマも更新しない（ステップＳ２０１）。

図１２は、図１１の主要な処理内容を纏めた補足図である。図１２では、マスクビット２５の優先値が“１”である場合を例として、図８の場合と同様に、アドレステーブルＦＤＢの学習の有無と、エージングタイマの更新の有無とが示されている。まず、エージングタイマの更新有無に関しては、図８の場合と同じである。一方、アドレステーブルＦＤＢの学習に関しては、図８の場合と異なり、学習済みのカプセル化用アドレスＢＭＡＣのマスクビット２５が“０”の場合で、マスクビット２５＝“１”（すなわち優先値）である送信元のカプセル化用アドレスＢＳＡを受信した場合に、アドレステーブルＦＤＢの学習が行われる。

《中継システムの主要部の動作（応用例［２−１］）》
図１３は、図１１の学習情報制御部を備えた中継システムの動作例を示す説明図である。図１３に示す中継システムは、図３および図５等に示した中継システムと同様の構成を備えている。このような中継システムにおいて、図５の場合とは逆に、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ｂに向けてフレームＦＬ１１が転送されたのち、カスタマ端末ＴＭ１ａからカスタマ端末ＴＭ２ａに向けてフレームＦＬ１０が転送される場合を想定する。

フレームＦＬ１１は、図５の場合と同様にしてスイッチ装置ＳＷＥ２ａに転送される。スイッチ装置ＳＷＥ２ａは、当該フレーム（カプセル化用フレーム）ＦＬ１１を受信し、その送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ｂ」に対応付けてアドレステーブルＦＤＢに学習する。

その後、フレームＦＬ１０も、図５の場合と同様にしてスイッチ装置ＳＷＥ２ａに転送される。スイッチ装置ＳＷＥ２ａは、当該フレーム（カプセル化用フレーム）ＦＬ１０を受信する。ここで、フレームＦＬ１０の送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」に含まれるマスクビット２５の値は、優先値“１”である。このため、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、送信元のカスタマ用アドレスＣＳＡ「ＣＡ１ａ」を送信元のカプセル化用アドレスＢＳＡ「ＢＡ１ａ」に対応付けてアドレステーブルＦＤＢに上書きで学習する。

その後は、スイッチ装置ＳＷＥ２ａは、フレームＦＬ１０，ＦＬ１１のいずれを受信した場合であっても、アドレステーブルＦＤＢにおけるカスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」との対応関係を維持する。このように優先値を定めることで、スイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂのいずれのカプセル化用アドレスＢＭＡＣをアドレステーブルＦＤＢに維持させるかを選択することができる。これによって、例えば、以下に述べるような効果が得られる。

《中継システム（比較例）の主要部の動作および問題点》
図１４は、図１３の比較例として検討した中継システムの動作例および問題点の一例を示す説明図である。図１４の例では、前提として、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、実施の形態１または２の方式のように優先値が定められず、これに伴い、図１３のフレームＦＬ１０の受信に応じてアドレステーブルＦＤＢの学習を行わないこととする。すなわち、当該学習情報制御部２２は、アドレステーブルＦＤＢにおいて、カスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ｂ」との対応関係を維持する。そして、この状態で、図１４に示すように、カスタマ端末ＴＭ２ｂからカスタマ端末ＴＭ１ａに向けてフレームＦＬ１４ａが転送される場合を想定する。

スイッチ装置ＳＷＥ２ａは、ＭＣＬＡＧ用ポートＰｍ２で受信したフレーム（非カプセル化フレーム）ＦＬ１４ａを、宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ｂ」を含むカプセル化用フレームに変換したのち、ＭＣＬＡＧ用ポートＰｍ３に中継する。コアスイッチＳＷＣは、所定の分散規則に基づき、フレームＦＬ１４ａをＬＡＧ用ポートＰ１，Ｐ２のいずれか一方に中継する。ここでは、フレームＦＬ１４ａは、ＬＡＧ用ポートＰ２に中継されたものとする。

スイッチ装置ＳＷＥ１ｂは、ＭＣＬＡＧ用ポートＰｍ３でフレーム（カプセル化用フレーム）ＦＬ１４ａを受信し、当該フレームの宛先のカスタマ用アドレスＣＤＡ「ＣＡ１ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ｂは、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を取得する。スイッチ装置ＳＷＥ１ｂは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応する自装置のＭＣＬＡＧ用ポートＰｍ１が送信禁止状態ＴＢＫであるため、送信ポート識別子をポート識別子｛Ｐｂ｝に定める。

このように、優先値を定めない場合、ブリッジ用ポートＰｂから送信されるフレームの数が増大する恐れがある。ブリッジ用ポートＰｂは、このような通常のユーザフレームに加えて、所定のＭＣＬＡＧの動作方式を実現するためのＭＣＬＡＧ用の制御フレームを送信または受信する。したがって、ブリッジ用ポートＰｂ間での通信の輻輳を軽減するため、ブリッジ用ポートＰｂから送信されるユーザフレームの数を減らすことが望ましい場合がある。

《中継システムの主要部の動作（応用例［２−２］）》
図１５は、図１３に続く動作例を示す説明図である。図１５の例では、前提として、図１３に示したように、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷ１の中でアクティブＡＣＴに設定される側のスイッチ装置（ここではＳＷＥ１ａ）が優先されるように、学習情報制御部２２における優先値が定められている。これにより、スイッチ装置ＳＷＥ２ａの学習情報制御部２２は、アドレステーブルＦＤＢにおいて、カスタマ用アドレスＣＭＡＣ「ＣＡ１ａ」とカプセル化用アドレスＢＭＡＣ「ＢＡ１ａ」との対応関係を維持する。このような状態で、図１４の場合と同様に、カスタマ端末ＴＭ２ｂからカスタマ端末ＴＭ１ａに向けてフレームＦＬ１４ｂが転送される場合を想定する。

スイッチ装置ＳＷＥ２ａは、ＭＣＬＡＧ用ポートＰｍ２で受信したフレーム（非カプセル化フレーム）ＦＬ１４ｂを、宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ａ」を含むカプセル化用フレームに変換したのち、ＭＣＬＡＧ用ポートＰｍ３に中継する。コアスイッチＳＷＣは、所定の分散規則に基づき、フレームＦＬ１４ｂをＬＡＧ用ポートＰ１，Ｐ２のいずれか一方に中継する。

ここで、当該所定の分散規則は、例えば、宛先のカプセル化用アドレスＢＤＡに基づくハッシュ演算を用いるものとし、当該ハッシュ演算により、宛先のカプセル化用アドレスＢＤＡの０ビット目が奇数の場合には、ＬＡＧ用ポートＰ１が選択され、偶数の場合にはＬＡＧ用ポートＰ２が選択されるものとする。この場合、コアスイッチＳＷＣは、図１４の場合と異なり、宛先のカプセル化用アドレスＢＤＡ「ＢＡ１ａ」の０ビット目が奇数‘１’であるため、受信したフレーム（カプセル化用フレーム）ＦＬ１４ｂをＬＡＧ用ポートＰ１に中継する。

スイッチ装置ＳＷＥ１ａは、ＭＣＬＡＧ用ポートＰｍ３でフレーム（カプセル化用フレーム）ＦＬ１４ｂを受信し、当該フレームの宛先のカスタマ用アドレスＣＤＡ「ＣＡ１ａ」を検索キーとしてアドレステーブルＦＤＢを検索する。その結果、スイッチ装置ＳＷＥ１ａは、宛先ポート識別子であるＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝を取得する。スイッチ装置ＳＷＥ１ａは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応する自装置のＭＣＬＡＧ用ポートＰｍ１が送受信許可状態ＦＷであるため、送信ポート識別子をポート識別子｛Ｐｍ１｝に定める。これにより、図１４で述べたような問題を解決できる。

以上、本実施の形態３の中継システムおよびスイッチ装置を用いることで、実施の形態１および２で述べたような各種効果が得られることに加えて、さらに、ブリッジ用ポートＰｂ間での通信の輻輳を軽減することが可能になる。

（実施の形態４）
《スイッチ装置の詳細》
図１６は、本発明の実施の形態４によるスイッチ装置において、その主要部の構成例を示すブロック図である。図１７は、図１６におけるアドレステーブルの構造例を示す概略図である。図１８は、図１６におけるＭＣＬＡＧテーブルの構造例を示す概略図である。図１９（ａ）は、図１６における受信側ＩＶＩＤ管理テーブルの構造例を示す概略図であり、図１９（ｂ）は、図１６における送信側ＩＶＩＤ管理テーブルの構造例を示す概略図である。

図１６に示すスイッチ装置ＳＷＥは、例えば、図３のスイッチ装置ＳＷＥ１ａ，ＳＷＥ１ｂ，ＳＷＥ２ａ，ＳＷＥ２ｂのそれぞれに対応するものである。当該スイッチ装置ＳＷＥは、ＰＢＢ網１０の外部（例えばＰＢ網１１）に接続される下位リンク用ポートと、ＰＢＢ網１０に接続される上位リンク用ポートと、各種処理部および各種テーブルと、を有する。下位リンク用ポートには、少なくとも、１個以上のＭＣＬＡＧ用ポートが含まれ、図１６の例では、２個のＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２が含まれる。上位リンク用ポートには、例えば、ブリッジ用ポートＰｂとＭＣＬＡＧ用ポートＰｍ３とが含まれる。以下、各種処理部および各種テーブルに関して説明する。

インタフェース部３０は、受信バッファおよび送信バッファを備え、下位リンク用ポート（Ｐｍ１，Ｐｍ２）との間で非カプセル化フレームの送信または受信を行い、上位リンク用ポート（Ｐｍ３，Ｐｂ）との間でカプセル化フレームの送信または受信を行う。また、インタフェース部３０は、障害検出部３８と、受信ポート識別子付加部３９と、を備える。受信ポート識別子付加部３９は、複数のポートのいずれかでフレームを受信した場合に、当該フレームに受信ポート識別子を付加する。

障害検出部３８は、ハードウェアによって複数のポート毎の障害有無（リンクダウン有無）を検出する。障害検出部３８は、例えば、受信した光信号レベルを監視し、光信号レベルの不足といった異常状態が所定の期間継続する場合にリンクダウン有りを検出する。あるいは、障害検出部３８は、受信した信号から、アイドル状態で生成されるリンクパルス信号の有無や非アイドル状態でのデータ信号の有無を監視し、リンクパルス信号およびデータ信号が共に無しといった異常状態が所定の期間継続する場合にリンクダウン有りを検出する。

ＩＶＩＤ割り当て部３１は、予め事業者等によって定められた受信側ＩＶＩＤ管理テーブル３２ａに基づいて、下位リンク用ポートで受信した非カプセル化フレームまたは上位リンク用ポートで受信したカプセル化フレームに、内部ＶＬＡＮ識別子ＩＶＩＤを割り当てる。受信側ＩＶＩＤ管理テーブル３２ａは、図１９（ａ）に示されるように、サービスＶＬＡＮ識別子ＳＶＩＤと受信ポート識別子との組合せを、内部ＶＬＡＮ識別子ＩＶＩＤに対応付けて保持している。

サービスＶＬＡＮ識別子ＳＶＩＤは、非カプセル化フレームに含まれており、受信ポート識別子は、受信ポート識別子付加部３９で当該非カプセル化フレームに付加されている。ＩＶＩＤ割り当て部３１は、当該サービスＶＬＡＮ識別子ＳＶＩＤおよび受信ポート識別子に対応する内部ＶＬＡＮ識別子ＩＶＩＤを受信側ＩＶＩＤ管理テーブル３２ａから取得し、当該内部ＶＬＡＮ識別子ＩＶＩＤを非カプセル化フレームに付加して中継処理部２０に送信する。

また、受信側ＩＶＩＤ管理テーブル３２ａは、図１９（ａ）に示されるように、バックボーンＶＬＡＮ識別子ＢＶＩＤと受信ポート識別子との組合せを、内部ＶＬＡＮ識別子ＩＶＩＤに対応付けて保持している。バックボーンＶＬＡＮ識別子ＢＶＩＤは、カプセル化フレームに含まれており、受信ポート識別子は、受信ポート識別子付加部３９で当該カプセル化フレームに付加されている。ＩＶＩＤ割り当て部３１は、当該バックボーンＶＬＡＮ識別子ＢＶＩＤおよび受信ポート識別子に対応する内部ＶＬＡＮ識別子ＩＶＩＤを受信側ＩＶＩＤ管理テーブル３２ａから取得し、当該内部ＶＬＡＮ識別子ＩＶＩＤをカプセル化フレームに付加して中継処理部２０に送信する。

ＭＣＬＡＧテーブル２１は、図１８に示すように、単数または複数のＭＣＬＡＧ用ポートを、単数または複数のＭＣＬＡＧ識別子にそれぞれ対応付けて保持する。また、当該ＭＣＬＡＧテーブル２１は、ここでは、各ＭＣＬＡＧ用ポートの制御状態も保持する。図１８の例では、ＭＣＬＡＧ用ポートＰｍ１を表すポート識別子｛Ｐｍ１｝は、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ１ａ｝に対応付けられ、送受信許可状態ＦＷに制御されている。また、ＭＣＬＡＧ用ポートＰｍ２，Ｐｍ３を表すポート識別子｛Ｐｍ２｝，｛Ｐｍ３｝は、それぞれ、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２ａ｝，｛ＭＣＬＡＧ３ａ｝に対応付けられ、共に送受信許可状態ＦＷに制御されている。

アドレステーブルＦＤＢは、図１７に示すように、下位リンク用ポートの先に存在するカスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子または当該下位リンク用ポートに対応付けられるＭＣＬＡＧ識別子と、内部ＶＬＡＮ識別子ＩＶＩＤと、エージングタイマ値と、に対応付けて保持する。また、アドレステーブルＦＤＢは、上位リンク用ポートの先に存在するカスタマ用アドレスを、カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子または当該上位リンク用ポートに対応付けられるＭＣＬＡＧ識別子と、内部ＶＬＡＮ識別子ＩＶＩＤと、エージングタイマ値と、に対応付けて保持する。

図１７では、一例として、図３のスイッチ装置ＳＷＥ１ａのアドレステーブルＦＤＢが示されている。例えば、ＭＣＬＡＧ用ポート（下位リンク用ポート）Ｐｍ２の先に存在するカスタマ用アドレスＣＡ１ｂは、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ２ａ｝と、内部ＶＬＡＮ識別子ＩＶＩＤ「ｘｘｘ」と、エージングタイマ値ｔ１ｂと、に対応付けて保持される。また、ＭＣＬＡＧ用ポート（上位リンク用ポート）Ｐｍ３の先に存在するカスタマ用アドレスＣＡ２ａは、カプセル化用アドレスＢＭＡＣ「ＢＡ２ａ」と、ＭＣＬＡＧ識別子｛ＭＣＬＡＧ３ａ｝と、内部ＶＬＡＮ識別子ＩＶＩＤ「ｘｘｘ」と、エージングタイマ値ｔ２ａと、に対応付けて保持される。

ＭＣＬＡＧ制御部３３は、例えば、各種制御フレームの送信および受信等を行うことによって、ＭＣＬＡＧスイッチＭＣＬＡＧＳＷの動作を制御する。制御フレームの一つとして、例えば、ピア装置との間でブリッジ用ポートＰｂを介して定期的に送信および受信を行うためのＭＣＬＡＧ用の制御フレームが挙げられる。ＭＣＬＡＧ用の制御フレームの送信および受信によって、互いのスイッチ装置での障害情報の共有や、互いのスイッチ装置の生存確認等が行われる。

また、制御フレームの一つとして、例えば、イーサネットＯＡＭ（Operations, Administration, and Maintenance）等の制御フレームが含まれていてもよい。イーサネットＯＡＭでは、例えば、ＣＣＭ（Continuity Check Message）等と呼ばれる制御フレーム（試験フレーム）の定期的な送信および受信によって、装置外部との間の疎通性を監視することができる。これによって、例えば、各ＭＣＬＡＧ用ポートＰｍ１，Ｐｍ２，Ｐｍ３の障害有無を検出することができる。

ＭＣＬＡＧ制御部３３は、障害検出部３８からの障害情報と、ＭＣＬＡＧ用の制御フレームやＣＣＭ等から得られる障害情報と、予め定められたアクティブＡＣＴ／スタンバイＳＢＹの設定情報と、に基づいて、ＭＣＬＡＧテーブル２１における各ＭＣＬＡＧ用ポートの制御状態を定める。具体的には、ＭＣＬＡＧ制御部３３は、自装置のＭＣＬＡＧ用ポートが障害有りの場合には、当該ＭＣＬＡＧ用ポートを送受信禁止状態等に制御する。

また、ＭＣＬＡＧ制御部３３は、自装置のＭＣＬＡＧ用ポートが障害無しの場合で、アクティブＡＣＴに設定される場合には、当該ＭＣＬＡＧ用ポートを送受信許可状態ＦＷに制御する。さらに、ＭＣＬＡＧ制御部３３は、自装置のＭＣＬＡＧ用ポートが障害無しの場合で、スタンバイＳＢＹに設定される場合には、アクティブＡＣＴ側のＭＣＬＡＧ用ポートの障害有無に応じて自装置のＭＣＬＡＧ用ポートを制御する。

具体的には、ＭＣＬＡＧ制御部３３は、アクティブＡＣＴ側のＭＣＬＡＧ用ポートが障害無しの場合には、自装置のＭＣＬＡＧ用ポートを送信禁止状態ＴＢＫに制御し、アクティブＡＣＴ側のＭＣＬＡＧ用ポートが障害有りの場合には、自装置のＭＣＬＡＧ用ポートを送受信許可状態ＦＷに制御する。アクティブＡＣＴ側のＭＣＬＡＧ用ポートの障害有無の情報は、前述したＭＣＬＡＧ用の制御フレームによって得られる。

中継処理部２０は、学習情報制御部２２およびＭＣＬＡＧ識別子付加部２３を備え、主に、ポートでフレームを受信した場合に、アドレステーブルＦＤＢの学習および検索等を行う。具体的には、中継処理部２０は、ポートでフレームを受信した場合に、当該フレームが非カプセル化フレームかカプセル化フレームかに応じて、図１７に示したような各種情報をアドレステーブルＦＤＢに学習する。また、カプセル化フレームの場合には、図４または図７あるいは図１１で述べたように、学習情報制御部２２による動作も行われる。

図１７のアドレステーブルＦＤＢにおいて、内部ＶＬＡＮ識別子ＩＶＩＤは、ＩＶＩＤ割り当て部３１によって定められる。ポート識別子／ＭＣＬＡＧ識別子の中のポート識別子は、受信ポート識別子付加部３９によって定められる。ポート識別子／ＭＣＬＡＧ識別子の中のＭＣＬＡＧ識別子は、受信ポート識別子付加部３９によって付加された受信ポート識別子に基づき、ＭＣＬＡＧテーブル２１を参照することで定められる。また、ポート識別子／ＭＣＬＡＧ識別子の中のＭＣＬＡＧ識別子は、ピア装置からＭＣＬＡＧ識別子が付加されたフレームを受信した場合には、当該ＭＣＬＡＧ識別子に定められる。

また、中継処理部２０は、非カプセル化フレームを受信した場合には、当該フレームに含まれる宛先のカスタマ用アドレスＣＤＡおよび当該フレームに付加された内部ＶＬＡＮ識別子ＩＶＩＤを検索キーとしてアドレステーブルＦＤＢを検索し、宛先ポート識別子や、宛先のカプセル化用アドレスＢＤＡを取得する。一方、中継処理部２０は、カプセル化フレームを受信した場合には、当該フレームに含まれる宛先のカプセル化用アドレスＢＤＡに応じて次のような処理を行う。

まず、宛先のカプセル化用アドレスＢＤＡが自装置またはピア装置のカプセル化用アドレスの場合、中継処理部２０は、フレームに含まれる宛先のカスタマ用アドレスＣＤＡおよび当該フレームに付加された内部ＶＬＡＮ識別子ＩＶＩＤを検索キーとしてアドレステーブルＦＤＢを検索し、宛先ポート識別子を取得する。ピア装置のカプセル化用アドレスは、予め、ピア装置アドレス保持部３４で保持される。一方、宛先のカプセル化用アドレスＢＤＡが自装置またはピア装置のカプセル化用アドレスでない場合、中継処理部２０は、フレームに含まれる宛先のカプセル化用アドレスＢＤＡおよび当該フレームに付加された内部ＶＬＡＮ識別子ＩＶＩＤを検索キーとしてアドレステーブルＦＤＢを検索し、宛先ポート識別子を取得する。

そして、このようにして取得された宛先ポート識別子がＭＣＬＡＧ識別子ではなく通常のポート識別子の場合、中継処理部２０は、送信ポート識別子を当該宛先ポート識別子に定める。一方、宛先ポート識別子がＭＣＬＡＧ識別子である場合、中継処理部２０は、ＭＣＬＡＧテーブル２１に基づいて、当該ＭＣＬＡＧ識別子のメンバポートとなる自装置のＭＣＬＡＧ用ポートの制御状態を判別する。中継処理部２０は、自装置のＭＣＬＡＧ用ポートの制御状態が送受信許可状態ＦＷの場合、送信ポート識別子を当該ＭＣＬＡＧ用ポートのポート識別子に定め、当該制御状態が送信禁止状態ＴＢＫの場合、送信ポート識別子をブリッジ用ポートＰｂのポート識別子｛Ｐｂ｝に定める。

中継処理部２０は、このようにして定めた送信ポート識別子をフレームに付加する。なお、この際に、ＭＣＬＡＧ識別子付加部２３は、受信ポート識別子がＭＣＬＡＧ識別子の場合には、フレームに、当該ＭＣＬＡＧ識別子をさらに付加する。そして、中継処理部２０は、当該フレームを、受信ポート識別子と送信ポート識別子との対応関係に応じて、異なる処理部に送信する。

具体的には、中継処理部２０は、受信ポート識別子が下位リンク用ポートであり、送信ポート識別子が上位リンク用ポートである場合には、非カプセル化フレームをカプセル化実行部３５に送信する。また、中継処理部２０は、受信ポート識別子が上位リンク用ポートであり、送信ポート識別子が下位リンク用ポートである場合には、カプセル化フレームをデカプセル化実行部３６に送信する。さらに、中継処理部２０は、受信ポート識別子および送信ポート識別子が共に下位リンク用ポートであるか、共に上位リンク用ポートである場合には、フレームを中継実行部３７に送信する。

カプセル化実行部３５は、受信した非カプセル化フレームをカプセル化フレームに変換する。この際に、カプセル化実行部３５は、送信元のカプセル化用アドレスＢＳＡを自装置のカプセル化用アドレスに定め、宛先のカプセル化用アドレスＢＤＡを、中継処理部２０によって取得された宛先のカプセル化用アドレスＢＤＡに定める。また、カプセル化実行部３５は、予め事業者等によって定められた送信側ＩＶＩＤ管理テーブル３２ｂに基づいて、サービスインスタンス識別子ＩＳＩＤおよびバックボーンＶＬＡＮ識別子ＢＶＩＤを定める。

送信側ＩＶＩＤ管理テーブル３２ｂは、図１９（ｂ）に示されるように、内部ＶＬＡＮ識別子ＩＶＩＤと送信ポート識別子との組合せを、サービスインスタンス識別子ＩＳＩＤおよびバックボーンＶＬＡＮ識別子ＢＶＩＤに対応付けて保持している。内部ＶＬＡＮ識別子ＩＶＩＤは、ＩＶＩＤ割り当て部３１によって非カプセル化フレームに付加されており、送信ポート識別子は、中継処理部２０によって当該フレームに付加されている。これに基づいて、カプセル化実行部３５は、サービスインスタンス識別子ＩＳＩＤおよびバックボーンＶＬＡＮ識別子ＢＶＩＤ等を含んだカプセル化フレームを生成し、中継実行部３７に送信する。

デカプセル化実行部３６は、受信したカプセル化フレームを非カプセル化フレームに変換する。この際に、デカプセル化実行部３６は、送信側ＩＶＩＤ管理テーブル３２ｂに基づいて、サービスＶＬＡＮ識別子ＳＶＩＤを定める。送信側ＩＶＩＤ管理テーブル３２ｂは、前述した情報の他に、図１９（ｂ）に示されるように、内部ＶＬＡＮ識別子ＩＶＩＤと送信ポート識別子との組合せを、サービスＶＬＡＮ識別子ＳＶＩＤに対応付けて保持している。これに基づいて、デカプセル化実行部３６は、サービスＶＬＡＮ識別子ＳＶＩＤを含んだ非カプセル化フレームを生成し、中継実行部３７に送信する。

中継実行部３７は、前述した各処理部からのフレーム（非カプセル化フレームまたはカプセル化フレーム）を、インタフェース部３０内の所定の送信バッファに向けて送信する。この所定の送信バッファは、当該フレームに付加されている送信ポート識別子に対応するバッファである。また、この際に、中継実行部３７は、フレームに付加されている不要な情報（例えば、内部ＶＬＡＮ識別子ＩＶＩＤや送信ポート識別子等）を削除する。インタフェース部３０内の送信バッファは、中継実行部３７からのフレームを受けて、対応するポート（すなわち送信ポート識別子に該当する下位リンク用ポートまたは上位リンク用ポート）にフレームを送信する。

なお、ここでは、内部ＶＬＡＮ識別子ＩＶＩＤを介して、サービスＶＬＡＮ識別子ＳＶＩＤと、サービスインスタンス識別子ＩＳＩＤおよびバックボーンＶＬＡＮ識別子ＢＶＩＤとの間の変換を行う構成例を示したが、内部ＶＬＡＮ識別子ＩＶＩＤを介さない構成を用いてもよい。例えば、サービスＶＬＡＮ識別子ＳＶＩＤと、サービスインスタンス識別子ＩＳＩＤおよびバックボーンＶＬＡＮ識別子ＢＶＩＤと、の対応関係をテーブルで定め、当該テーブルを用いて変換を行ってもよい。この場合、アドレステーブルＦＤＢには、例えば、内部ＶＬＡＮ識別子ＩＶＩＤの代わりにバックボーンＶＬＡＮ識別子ＢＶＩＤを学習すればよい。

また、ここでは、ＭＣＬＡＧスイッチを構成するスイッチ装置の構成例を示したが、図１のスイッチ装置ＳＷＥ３，ＳＷＥ４のように、ＭＣＬＡＧスイッチを構成しないスイッチ装置も、図１６とほぼ同様にして構成される。ＭＣＬＡＧスイッチを構成しないスイッチ装置は、例えば、図１６において、ピア装置アドレス保持部３４、ＭＣＬＡＧテーブル２１、ＭＣＬＡＧ制御部３３およびＭＣＬＡＧ識別子付加部２３等を備えないような構成となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０ ＰＢＢ網
１１，１１ａ，１１ｂ ＰＢ網
１２ａ〜１２ｄ カスタマ網
１３，１４ 通信回線
１５ カスタマＶＬＡＮタグ
１６ サービスＶＬＡＮタグ
１７ サービスインスタンスタグ
１８ バックボーンＶＬＡＮタグ
２０ 中継処理部
２１ ＭＣＬＡＧテーブル
２２，２２’ 学習情報制御部
２３ ＭＣＬＡＧ識別子付加部
２５ マスクビット
３０ インタフェース部
３１ ＩＶＩＤ割り当て部
３２ａ 受信側ＩＶＩＤ管理テーブル
３２ｂ 送信側ＩＶＩＤ管理テーブル
３３ ＭＣＬＡＧ制御部
３４ ピア装置アドレス保持部
３５ カプセル化実行部
３６ デカプセル化実行部
３７ 中継実行部
３８ 障害検出部
３９ 受信ポート識別子付加部
ＡＣＴ アクティブ
ＢＭＡＣ カプセル化用アドレス
ＢＶＩＤ バックボーンＶＬＡＮ識別子
ＣＭＡＣ カスタマ用アドレス
ＣＶＩＤ カスタマＶＬＡＮ識別子
ＦＤＢ アドレステーブル
ＦＬ１〜ＦＬ３，ＦＬ１０，ＦＬ１０ａ，ＦＬ１１，ＦＬ１２ａ，ＦＬ１２ｂ，ＦＬ１４ａ，ＦＬ１４ｂ，ＦＬ２０，ＦＬ２１ フレーム
ＦＷ 送受信許可状態
ＩＳＩＤ サービスインスタンス識別子
ＩＶＩＤ 内部ＶＬＡＮ識別子
ＭＣＬＡＧＳＷ１，ＭＣＬＡＧＳＷ２ ＭＣＬＡＧスイッチ
ＮＷｃ１〜ＮＷｃ４，ＮＷｂ１，ＮＷｂ２，ＮＷｂｂ ネットワーク
Ｐ１〜Ｐ４ ＬＡＧ用ポート
Ｐｂ ブリッジ用ポート
Ｐｍ１〜Ｐｍ３ ＭＣＬＡＧ用ポート
ＳＢＹ スタンバイ
ＳＶＩＤ サービスＶＬＡＮ識別子
ＳＷＢ１〜ＳＷＢ４，ＳＷ１〜ＳＷ４ スイッチ
ＳＷＣ コアスイッチ
ＳＷＥ，ＳＷＥ１ａ，ＳＷＥ１ｂ，ＳＷＥ２ａ，ＳＷＥ２ｂ，ＳＷＥ３，ＳＷＥ４ スイッチ装置
ＴＢＫ 送信禁止状態
ＴＭ，ＴＭ１ａ，ＴＭ１ｂ，ＴＭ２ａ，ＴＭ２ｂ カスタマ端末

Claims (11)

1. ＰＢＢ規格に基づく中継が行われるＰＢＢ網の入口または出口に設置され、前記ＰＢＢ網の外部から受信した非カプセル化フレームをカプセル化フレームに変換して前記ＰＢＢ網に中継し、前記ＰＢＢ網から受信した前記カプセル化フレームを前記非カプセル化フレームに変換して前記ＰＢＢ網の外部に中継する第１スイッチ装置、第２スイッチ装置および第３スイッチ装置と、
   を有する中継システムであって、
   前記非カプセル化フレームは、カスタマ用アドレスを含み、
   前記カプセル化フレームは、前記ＰＢＢ規格に基づき、前記非カプセル化フレームにカプセル化用アドレスが付加された構造を持ち、
   前記第１スイッチ装置および前記第２スイッチ装置のそれぞれは、
   前記非カプセル化フレームの送信または受信を行う下位リンク用ポートと、
   前記カプセル化フレームの送信または受信を行う上位リンク用ポートと、
   前記下位リンク用ポートである第１ＭＣＬＡＧ用ポートを含み、装置跨ぎのＬＡＧが設定される単数または複数のＭＣＬＡＧ用ポートと、
   前記上位リンク用ポートであり、自装置とピア装置とを接続するブリッジ用ポートと、
   を有し、
   前記第１スイッチ装置の前記カプセル化用アドレスは、前記第２スイッチ装置の前記カプセル化用アドレスと比較して一部のビットのみが異なるように設定され、
   前記第３スイッチ装置は、
   前記非カプセル化フレームの送信または受信を行う下位リンク用ポートと、
   前記カプセル化フレームの送信または受信を行う上位リンク用ポートと、
   前記下位リンク用ポートの先に存在する前記カスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子に対応付けて保持し、前記上位リンク用ポートの先に存在する前記カスタマ用アドレスを、前記カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子と、に対応付けて保持するアドレステーブルと、
   前記上位リンク用ポートで前記カプセル化フレームを受信し、前記アドレステーブルから当該カプセル化フレームの送信元の前記カスタマ用アドレスに対応する前記カプセル化用アドレスを取得した第１の場合で、当該カプセル化フレームの送信元の前記カプセル化用アドレスと、前記アドレステーブルから取得した前記カプセル化用アドレスと、の相違が前記一部のビットのみである第２の場合、前記アドレステーブルに、当該送信元のカスタマ用アドレスと当該送信元のカプセル化用アドレスとの対応関係を学習しない、学習情報制御部と、
   を有する、
   中継システム。
2. 請求項１記載の中継システムにおいて、
   前記学習情報制御部は、前記第２の場合に、前記アドレステーブルにおける前記カスタマ用アドレスに対応するエントリのエージングタイマも更新しない、
   中継システム。
3. 請求項１記載の中継システムにおいて、
   前記学習情報制御部は、さらに、優先値が定められ、前記第２の場合で、前記カプセル化フレームの前記送信元のカプセル化用アドレスに含まれる前記一部のビットが前記優先値である第３の場合、前記アドレステーブルに前記対応関係を学習し、前記一部のビットが前記優先値ではない第４の場合、前記アドレステーブルに前記対応関係を学習しない、
   中継システム。
4. 請求項１記載の中継システムにおいて、
   前記第１スイッチ装置および前記第２スイッチ装置のそれぞれは、自装置の前記第１ＭＣＬＡＧ用ポートで受信した前記非カプセル化フレームを前記上位リンク用ポートに中継する場合、自装置の前記カプセル化用アドレスを用いて前記カプセル化フレームを生成する、
   中継システム。
5. 請求項４記載の中継システムにおいて、
   前記第１スイッチ装置および前記第２スイッチ装置のそれぞれは、さらに、
   前記下位リンク用ポートの先に存在する前記カスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子または当該下位リンク用ポートに対応付けられるＭＣＬＡＧ識別子に対応付けて保持し、前記上位リンク用ポートの先に存在する前記カスタマ用アドレスを、前記カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子または当該上位リンク用ポートに対応付けられるＭＣＬＡＧ識別子と、に対応付けて保持するアドレステーブルと、
   前記アドレステーブルの学習および検索を行う中継処理部と、
   前記ＭＣＬＡＧ用ポートで受信したフレームを前記ブリッジ用ポートに中継する場合に、当該フレームに、当該ＭＣＬＡＧ用ポートに対応するＭＣＬＡＧ識別子を付加するＭＣＬＡＧ識別子付加部と、
   を有する、
   中継システム。
6. 請求項５記載の中継システムにおいて、
   前記中継処理部は、受信した前記カプセル化フレームに含まれる宛先の前記カプセル化用アドレスが自装置またはピア装置の前記カプセル化用アドレスの場合に、当該カプセル化フレームに含まれる宛先の前記カスタマ用アドレスを検索キーとして自装置の前記アドレステーブルを検索する、
   中継システム。
7. ＰＢＢ規格に基づく中継が行われるＰＢＢ網の入口または出口に設置され、前記ＰＢＢ網の外部から受信した非カプセル化フレームをカプセル化フレームに変換して前記ＰＢＢ網に中継し、前記ＰＢＢ網から受信した前記カプセル化フレームを前記非カプセル化フレームに変換して前記ＰＢＢ網の外部に中継し、前記非カプセル化フレームの送信または受信を行う下位リンク用ポートと、前記カプセル化フレームの送信または受信を行う上位リンク用ポートと、を有するスイッチ装置であって、
   前記非カプセル化フレームは、カスタマ用アドレスを含み、
   前記カプセル化フレームは、前記ＰＢＢ規格に基づき、前記非カプセル化フレームにカプセル化用アドレスが付加された構造を持ち、
   前記スイッチ装置は、ＰＢＢ網の入口または出口に設置される他の２台のスイッチ装置にＰＢＢ網を介して接続され、
   前記他の２台のスイッチ装置は、装置跨ぎのＬＡＧが設定される前記下位リンク用ポートを有し、
   前記他の２台のスイッチ装置の一方の前記カプセル化用アドレスは、他方の前記カプセル化用アドレスと比較して一部のビットのみが異なるように設定され、
   前記スイッチ装置は、
   前記下位リンク用ポートの先に存在する前記カスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子に対応付けて保持し、前記上位リンク用ポートの先に存在する前記カスタマ用アドレスを、前記カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子と、に対応付けて保持するアドレステーブルと、
   前記上位リンク用ポートで前記カプセル化フレームを受信し、前記アドレステーブルから当該カプセル化フレームの送信元の前記カスタマ用アドレスに対応する前記カプセル化用アドレスを取得した第１の場合で、当該カプセル化フレームの送信元の前記カプセル化用アドレスと、前記アドレステーブルから取得した前記カプセル化用アドレスと、の相違が前記一部のビットのみである第２の場合、前記アドレステーブルに、当該送信元のカスタマ用アドレスと当該送信元のカプセル化用アドレスとの対応関係を学習しない、学習情報制御部と、
   を有する、
   スイッチ装置。
8. 請求項７記載のスイッチ装置において、
   前記学習情報制御部は、前記第２の場合に、前記アドレステーブルにおける前記カスタマ用アドレスに対応するエントリのエージングタイマも更新しない、
   スイッチ装置。
9. 請求項７記載のスイッチ装置において、
   前記学習情報制御部は、さらに、優先値が定められ、前記第２の場合で、前記カプセル化フレームの前記送信元のカプセル化用アドレスに含まれる前記一部のビットが前記優先値である第３の場合、前記アドレステーブルに前記対応関係を学習し、前記一部のビットが前記優先値ではない第４の場合、前記アドレステーブルに前記対応関係を学習しない、
   スイッチ装置。
10. 請求項７記載のスイッチ装置において、
    前記スイッチ装置は、さらに、
    前記下位リンク用ポートである第１ＭＣＬＡＧ用ポートを含み、装置跨ぎのＬＡＧが設定される単数または複数のＭＣＬＡＧ用ポートと、
    前記上位リンク用ポートであり、自装置とピア装置とを接続するブリッジ用ポートと、
    前記アドレステーブルの学習および検索を行う中継処理部と、
    前記ＭＣＬＡＧ用ポートで受信したフレームを前記ブリッジ用ポートに中継する場合に、当該フレームに、当該ＭＣＬＡＧ用ポートに対応するＭＣＬＡＧ識別子を付加するＭＣＬＡＧ識別子付加部と、
    を有し、
    前記アドレステーブルは、前記下位リンク用ポートの先に存在する前記カスタマ用アドレスを、当該下位リンク用ポートを表すポート識別子または当該下位リンク用ポートに対応付けられるＭＣＬＡＧ識別子に対応付けて保持し、前記上位リンク用ポートの先に存在する前記カスタマ用アドレスを、前記カプセル化用アドレスと、当該上位リンク用ポートを表すポート識別子または当該上位リンク用ポートに対応付けられるＭＣＬＡＧ識別子と、に対応付けて保持する、
    スイッチ装置。
11. 請求項１０記載のスイッチ装置において、
    前記中継処理部は、受信した前記カプセル化フレームに含まれる宛先の前記カプセル化用アドレスが自装置またはピア装置の前記カプセル化用アドレスの場合に、当該カプセル化フレームに含まれる宛先の前記カスタマ用アドレスを検索キーとして自装置のアドレステーブルを検索する、
    スイッチ装置。

Images