JP6354330B2 - 制御装置 - Google Patents

Description

この発明は、制御装置に関し、より特定的には、複数の電源電圧を使用する制御装置における電源電圧の異常検出に関する。

複数の電源電圧を使用する装置における電源電圧監視装置が、特開平４−２７６５６４号公報（特許文献１）および特開２００２−８２１３９号公報（特許文献２）に記載されている。

特許文献１には、複数の電源電圧のうちの１つの電源電圧を用いて、他の電源電圧の異常を監視するための監視回路の構成が記載されている。特に、特許文献１では、当該１つの１つの電源電圧の分圧比が異なる分圧電圧を２個のコンパレータにそれぞれ入力することで、他の電源電圧の異常を検出する構成が開示されている。

特許文献２には、２個のコンパレータに対して同一の負電圧を異なる極性の入力端子に入力する回路構成が開示されている。

特開平４−２７６５６４号公報 特開２００２−８２１３９号公報

複数の電源電圧を使用する制御装置において、特に、負荷を制御するためのマイクロコンピュータの電源電圧が変動すると、負荷制御に影響が生じる虞があるため、当該電源電圧の変動を検知することが重要である。たとえば、マイクロコンピュータに当該電源電圧の分圧電圧を入力し、そのＡ／Ｄ変換値（デジタル値）に従って、電圧変動を監視する構成が考えられる。

しかしながら、マイクロコンピュータでのＡ／Ｄ変換では、当該電源電圧に従う基準電圧と、分圧電圧との比較に基づくデジタル値が得られる。したがって、電源電圧が変動しても、基準電圧と分圧電圧との比は変わらないため、当該電源電圧の変動を検知できない可能性が高い。

また、特許文献１，２では、電源電圧を監視するために複数個のコンパレータを新たに配置する必要があるが、監視のための回路構成はできるだけ簡易化して、追加される回路素子数を抑制することが好ましい。

この発明はこのような課題を解決するためになされたものであって、この発明の目的は、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の変動を簡易な構成で確実に検知することである。

この発明に従う制御装置は、負荷を制御するためのマイクロコンピュータを含む制御装置であって、第１の電源電圧を供給するための第１の電源配線と、第１の電源配線の第１の電源電圧を降圧して第２の電源電圧を生成する電圧調整回路と、電圧調整回路によって生成された第２の電源電圧を、マイクロコンピュータを含む回路素子へ供給するための第２の電源配線と、異常検知部とを備える。異常検知部は、第１の電源電圧に応じて変化する第１の電圧と、第２の電源電圧に応じて変化する第２の電圧との比較に基づいて、第２の電源電圧の異常を検知する。

上記制御装置によれば、複数の電源電圧を用いる制御装置において、マイクロコンピュータの動作電源である第２の電源電圧（ＶＣＣ）と、第２の電源電圧の変動時にも安定している第１の電源電圧（ＶＤＤ）との比較によって、第２の電源電圧の変動を検知することができる。これにより、マイクロコンピュータの電源電圧の変動を簡易な構成で確実に検知することができる。

好ましくは、異常検知部は、第１の電源電圧を分圧するための分圧回路と、アナログデジタル変換器と、判定部とを含む。アナログデジタル変換器は、第２の電源電圧に従う基準電圧に従って、分圧回路からの分圧電圧をデジタル変換する。判定部は、アナログデジタル変換器から出力されたデジタル値に基づいて、第２の電源電圧が所定範囲内であるか否かを判定する。

このようにすると、第２の電源電圧（ＶＣＣ）の変動時にも安定している第１の電源電圧（ＶＤＤ）の分圧電圧を、第２の電源電圧に従う基準電圧ＶｒｅｆによってＡ／Ｄ変換したデジタル値に基づいて、マイクロコンピュータの電源電圧の変動を検知することができる。

さらに好ましくは、分圧回路は、第１の電源配線と接地配線との間に、所定条件の成立時に制御装置の指令によらず開放される安全スイッチと直列に接続される。

このようにすると、安全スイッチの作動（開放）検知のために必要となる分圧回路を共用して、異常検知部の分圧回路を構成することできるので、部品点数を削減することができる。

あるいは好ましくは、電圧調整回路は、入力ノードと、第２の電源電圧を出力する出力ノードとを有する。入力ノードは、第１の電源配線と第１の抵抗素子を経由して電気的に接続される。出力ノードは、第２の電源配線と接続される。分圧回路は、第１の抵抗素子および入力ノードの間のノードと、接地配線との間に接続される。

このようにすると、電圧調整回路の入力ノードおよび出力ノード間での短絡によって第２の電源電圧が変動したときの、アナログデジタル変換器から出力されるデジタル値が、分圧回路の分圧比に従った値に固定される。したがって、電圧調整回路の入力ノードおよび出力ノード間での短絡を検出するための判定が容易になる。

さらに好ましくは、異常検知部は、回路素子の動作状態に応じて、電圧調整回路からの出力電流の増加時には異常検知部による判定を禁止する。

このようにすると、電圧調整回路の電流増加によって、入出力ノード間の電圧差が縮小したときに、電圧調整回路の入力ノードおよび出力ノード間での短絡が誤検出されるのを防止することができる。

また好ましくは、異常検知部は、第１および第２の検出回路と、アナログデジタル変換器と、判定部とを含む。第１の検出回路は、マイクロコンピュータからの第１の信号に応じて、検出対象となる物理量の変化に応じて電気抵抗値が変化する検出センサと第１の抵抗素子とを、第２の電源配線および接地配線の間に電気的に接続するように構成される。第２の検出回路は、マイクロコンピュータからの第２の信号に応じて、検出センサと第２の抵抗素子とを第１の電源配線および接地配線の間に電気的に接続するように構成される。アナログデジタル変換器は、第１または第２の信号の発生時に、検出センサでの電圧降下に応じた直流電圧を受けて、当該直流電圧をデジタル変換する。判定部は、アナログデジタル変換器から出力されたデジタル値に基づいて、第２の電源電圧が所定範囲内であるか否かを判定する。なお、アナログデジタル変換器および判定部は、マイクロコンピュータに内蔵される。

このようにすると、マイクロコンピュータによるセンサ出力の検出回路を、第１および第２の電源電圧の各々に対して配置する簡易な構成によって、マイクロコンピュータの動作電源である第２の電源電圧（ＶＣＣ）と、第２の電源電圧の変動時にも安定している第１の電源電圧（ＶＤＤ）とを間接的に比較することができる。これにより、マイクロコンピュータの電源電圧の変動を簡易な構成で確実に検知することができる。

また好ましくは、異常検知部は、第１および第２の分圧回路と、電圧比較回路と、マイクロコンピュータに内蔵された検知部とを含む。第１の分圧回路は、第１の電源電圧を分圧する。電圧比較回路は、第１の分圧回路からの分圧電圧と、第２の電源電圧との比較結果を出力する。第２の分圧回路は、電圧比較回路の出力電圧を分圧する。検知部は、第２の分圧回路の出力電圧に基づいて第２の電源電圧が所定電圧よりも上昇していることを検知する。電圧比較回路は、接地電圧を供給する接地配線および第１の電源電圧と接続されて、比較結果に応じて、第１の電源電圧または接地電圧を出力するように構成される。

このようにすると、マイクロコンピュータの外部に配置された単一の電圧比較器によって、第２の電源電圧の変動時にも安定している第１の電源電圧（ＶＤＤ）とを比較することができる。これにより、マイクロコンピュータの動作電源である第２の電源電圧（ＶＣＣ）の上昇または低下のいずれかを、回路素子を大幅に増加させることなく検知することができる。

好ましくは、マイクロコンピュータは、異常検知部によって第２の電源電圧の異常が検知された場合には、負荷の制御を停止する。

このようにすると、マイクロコンピュータの電源電圧が変動しているときには、マイクロコンピュータによる負荷の制御を停止させることによって、負荷の動作に影響を与えることを回避できる。

また好ましくは、制御装置は、第１の電源配線および電圧調整回路の間に介挿接続されたヒューズ素子と、通電回路とをさらに備える。通電回路は、マイクロコンピュータからの溶断指令に応じて、ヒューズ素子を溶断するための電流を発生させるように構成される。マイクロコンピュータは、異常検知部によって第２の電源電圧の異常が検知された場合には、溶断指令を発生する。

このようにすると、マイクロコンピュータの電源電圧の変動を検知したときには、ヒューズ素子の溶断によって、当該電源電圧の供給を停止することができる。これにより、安全面を最優先して、マイクロコンピュータによって制御される負荷や、マイクロコンピュータと共通の電源電圧によって動作する回路素子群が意図しない動作を行うことを確実に防止することができる。

この発明によれば、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の変動を簡易な構成で確実に検知することができる。

本実施の形態に係る制御装置の概略構成を説明するためのブロック図である。 実施の形態１に従うＶＣＣ監視のための構成を説明するための概略的な回路図である。 図２に示されたＡ／Ｄ変換回路の動作に対する電源電圧変動の影響を説明するための概念図である。 実施の形態１において省電力モード検知用の分圧回路をＶＣＣ監視構成で利用した場合の判定手法を説明するための概念図である。 図２に示された分圧回路の他の配置例を説明する回路図である。 安全スイッチの作動検知用の分圧回路をＶＣＣ監視構成で利用した場合の判定手法を説明するための概念図である。 電源電圧の異常検知時に当該電源電圧の供給を停止するための回路構成例を示す図である。 実施の形態１の変形例に従うＶＣＣ監視のための構成を説明するための概略的な回路図である。 実施の形態１の変形例に従うＶＣＣ監視における短絡検出のための判定を説明するための概念図である。 実施の形態１の変形例に従うＶＣＣ監視構成における短絡検出を制限するための制御処理を示すフローチャートである。 実施の形態２に従うＶＣＣ監視のための構成を説明するための概略的な回路図である。 実施の形態２に従うＶＣＣ監視構成における判定手法を説明するための概念図である。 実施の形態２に従うＶＣＣ監視構成における制御処理を説明するフローチャートである。 実施の形態３に従うＶＣＣ監視のための構成を説明するための概略的な回路図である。 実施の形態３に従うＶＣＣ監視構成における制御処理を説明するフローチャートである。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中のまたは相当部分には同一符号を付し、その説明は原則的に繰返さないものとする。

［実施の形態１］
図１は、本実施の形態に係る制御装置の概略構成を説明するためのブロック図である。

図１を参照して、制御装置５は、トランス２０と、ＡＣ／ＤＣ変換回路３０と、電圧レギュレータ４０，５０と、マイクロコンピュータ３００とを有する。制御装置５は、負荷５００を制御する。

トランス２０の一次側巻線は、図示しないコンセント等を経由して外部電源１０と電気的に接続される。外部電源１０は、代表的には１００ＶＡＣないし２００ＶＡＣの商用系統電源である。トランス２０は、一次側巻線および二次側巻線の比に従って、外部電源１０からの交流電圧を変換して、二次側巻線に出力する。

ＡＣ／ＤＣ変換回路３０は、トランス２０の二次側巻線に出力された交流電圧を、直流電圧に変換して電圧レギュレータ４０へ入力する。電圧レギュレータ４０は、ＡＣ／ＤＣ変換回路３０からの直流電圧を、電源電圧ＶＤＤへＤＣ／ＤＣ変換する。電源電圧ＶＤＤは、電源配線１００へ出力される。電源電圧ＶＤＤは、たとえば１５Ｖに制御される。電源配線１００は、各回路に電源電圧ＶＤＤを供給する役割を果たす。電源配線１００および接地配線１２０の間には、平滑コンデンサＣ０が接続される。

電源配線１００は、抵抗Ｒ０を経由して、配線１１０と接続される。配線１１０と接地配線１２０との間には、平滑コンデンサＣ１が接続される。電圧レギュレータ５０は、配線１１０を経由して供給された電源電圧ＶＤＤを降圧して、電源電圧ＶＣＣに変換する。すなわち、配線１１０は、電圧レギュレータ５０の入力ノードと電気的に接続される。電源電圧ＶＣＣは、たとえば５Ｖに制御される。電源電圧ＶＣＣは、電源配線２００へ出力される。電源配線２００は、電圧レギュレータ５０から出力された電源電圧ＶＣＣを各回路へ供給する。すなわち、電源配線２００は、電圧レギュレータ５０の出力ノードと電気的に接続される。平滑コンデンサＣ２は、電源配線２００および接地配線１２０の間に接続されて、電源電圧ＶＣＣを平滑化する。配線１１０および電源配線２００の間には、ダイオードＤ１が接続される。ダイオードＤ１は、電源配線１１０から電源配線２００への直接の電流経路を遮断するために配置される。電源電圧ＶＤＤは「第１の電源電圧」に対応し、電源電圧ＶＣＣは「第２の電源電圧」に対応し、電圧レギュレータ５０は「電圧調整回路」に対応する。

マイクロコンピュータ３００は、電源配線２００から電源電圧ＶＣＣの供給を受けて動作する。マイクロコンピュータ３００は、制御装置５によって動作を制御される負荷５００に対して制御指令を生成する。

電源配線２００には、マイクロコンピュータ３００の他にも、他の回路素子群４５０が接続される。マイクロコンピュータ３００および回路素子群４５０での消費電力が大きくなると、電圧レギュレータ５０からの出力電流Ｉｏｕｔが増大する。出力電流Ｉｏｕｔの増大に従って、電源配線１００から電圧レギュレータ５０に入力される入力電流Ｉｉｎも増大する。

ここで、電源電圧ＶＣＣが変動した場合における負荷５００の制御について考える。たとえば、図１の構成において、電圧レギュレータ５０の入出力間が短絡すると、マイクロコンピュータ３００の電源である電源電圧ＶＣＣが上昇してしまう。

一般的に、マイクロコンピュータ３００に対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。したがって、電源電圧ＶＣＣが動作保障電圧範囲を外れたときには、マイクロコンピュータ３００が動作を停止することによって負荷５００の動作も停止される。

しかしながら、電源電圧ＶＣＣの変動が動作保障電圧範囲外となっても、マイクロコンピュータ３００が必ず動作を停止するとは限らない。このような場合には、電源電圧ＶＣＣの変動により，マイクロコンピュータ３００による負荷５００の制御に影響を与える虞がある。

したがって、マイクロコンピュータ３００は、電源電圧ＶＣＣの変動の発生を検知するための監視機能を有する必要がある。この際に、装置の大型化および高コスト化をさけるためには、監視機能を実現するために追加される回路素子数を抑制することが好ましい。

以下、本実施の形態に係る制御装置における、マイクロコンピュータ３００による電源電圧（ＶＣＣ）を監視するための構成（以下、ＶＣＣ監視構成とも称する）について順次説明する。

図２は、実施の形態１に従うＶＣＣ監視構成を説明するための概略的な回路図である。
図２を参照して、分圧回路４００は、電源配線１００および接地配線１２０の間に接続されて、電源電圧ＶＤＤを分圧した分圧電圧ＶｃｈをノードＮ０に出力する。分圧回路４００は、直列接続された抵抗Ｒ１およびＲ２を有する。なお、以下では、各抵抗の参照符号を、電気抵抗値としても用いることとする。したがって、分圧回路４００における分圧比Ｄｋは、Ｄｋ＝Ｒ１/（Ｒ１＋Ｒ２）で示される。

分圧回路４００の出力ノードＮ０は、抵抗Ｒ３を経由して、マイクロコンピュータ３００の入力端子３１０と電気的に接続される。なお、入力端子３１０および電源配線２００との間には、電源電圧ＶＣＣを超える電圧から入力端子３１０を保護するためのダイオードＤ２が接続されている。

マイクロコンピュータ３００は、Ａ／Ｄ変換器３２０を有する。Ａ／Ｄ変換器３２０は、入力端子３１０への入力電圧（分圧電圧Ｖｃｈ）をデジタル値Ｄｖに変換する。デジタル値Ｄｖは、ｎビット信号（ｎ：複数）を用いて、２のｎ乗個の段階に分圧電圧Ｖｃｈを量子化することによって得られる。

Ａ／Ｄ変換器３２０は、電源電圧ＶＣＣに従う基準電圧Ｖｒｅｆを受ける。基準電圧Ｖｒｅｆは、マイクロコンピュータ３００の内部において、電源電圧ＶＣＣから生成される。このため、電源電圧ＶＣＣが上昇ないし低下すると、これに応じて、基準電圧Ｖｒｅｆも上昇ないし低下する。

ＣＰＵ（Central Processing Unit）３３０は、Ａ／Ｄ（アナログ／デジタル）変換器３２０からのデジタル値Ｄｖに基づいて、電源電圧ＶＣＣの変動を検知する制御処理を有する。なお、ＣＰＵ３３０は、図１に示した負荷５００の動作を制御するための処理も実行する機能を有する。ＣＰＵ３３０は、出力端子３１５から、負荷５００の動作を制御するための信号を出力する。制御信号は、たとえば、電源電圧ＶＣＣに従った振幅を有するパルス信号である。この場合には、パルス信号のデューティ比に応じて、負荷５００の制御量（たとえば、供給電流）を制御することができる。

図３は、Ａ／Ｄ変換器３２０の動作に対するＶＣＣ変動の影響を説明するための概念図である。以下では、Ａ／Ｄ変換器３２０が８ビット信号（ｎ＝８）を用いてデジタル値Ｄｖを生成する例を説明する（ｎ＝８）。

図３を参照して、Ａ／Ｄ変換器３２０は、接地電圧ＧＮＤから基準電圧Ｖｒｅｆまでの電圧範囲を２５６段階に分解することによって、入力された分圧電圧Ｖｃｈを量子化する。したがって、デジタル値Ｄｖの最小値Ｄｍｉｎ＝０であり、最大値Ｄｍａｘ＝２５５である。

図３の右側には、電源電圧ＶＣＣが正常である場合のＡ／Ｄ変換動作が示される。電源電圧ＶＣＣが正常であるとき、分圧電圧Ｖｃｈ（Ｖｃｈ＝ＶＤＤ×Ｄｋ）に従って、Ｄｖ＝Ｄｖ１に変換されるものとする。

一方で、図３の左側には、電圧レギュレータ５０での入出力間短絡の発生によって電源電圧ＶＣＣが上昇したとき（以下、「ＶＣＣ上昇時」とも称する）のＡ／Ｄ変換動作が示される。電源電圧ＶＣＣが上昇すると、これに伴ってＡ／Ｄ変換の基準電圧Ｖｒｅｆも上昇する。この結果、Ｄｍｉｎ〜Ｄｍａｘに対応する電圧範囲が拡大される。これにより、Ｄｖ＝Ｄｖ１に対応する入力電圧が上昇する。具体的には、電源電圧ＶＣＣの上昇比率に応じて、デジタル値Ｄｖに対応する入力電圧（アナログ電圧）が高くなることが理解される。

一方で、電圧レギュレータ５０で入出力間短絡が発生しても、電源電圧ＶＤＤは変化しない。このため、ＶＣＣ上昇時にも、分圧回路４００の分圧電圧Ｖｃｈは、ＶＣＣの正常値から変化しない。一方で、基準電圧Ｖｒｅｆが上昇しているため、分圧電圧ＶｃｈをＡ／Ｄ変換したデジタル値Ｄｖは、Ｄｖ＝Ｄｖ２に低下する。

したがって、デジタル値Ｄｖが、Ｄｖ１から判定値Ｄｔｈを超えて低下することに応じて、電源電圧ＶＤＤの上昇を検知することが可能である。

図示は省略するが、電源電圧ＶＣＣが低下したときには、反対に、分圧電圧ＶｃｈをＡ／Ｄ変換したデジタル値Ｄｖは、ＶＣＣ正常時のＤｖ１から上昇する。したがって、デジタル値Ｄｖの上昇に応じて、電源電圧ＶＤＤの低下を検知することも可能である。

ここで、Ａ／Ｄ変換器３２０に、電源配線２００の電源電圧ＶＣＣを入力して、電源電圧ＶＣＣを直接監視したときの動作を考える。この場合には、電源電圧ＶＣＣの上昇に応じて、Ａ／Ｄ変換器３２０への入力電圧が上昇するとともに、Ａ／Ｄ変換の基準電圧Ｖｒｅｆも上昇する。この結果、基準電圧Ｖｒｅｆに対する入力電圧（ＶＣＣ）の比は変わらないので、Ａ／Ｄ変換器３２０が出力するデジタル値Ｄｖはほぼ変化しない。したがって、デジタル値Ｄｖに基づいて、電源電圧ＶＣＣの変動を検知することが困難である。

これに対して、実施の形態１によるＶＣＣ監視構成によれば、Ａ／Ｄ変換器３２０によって、電源電圧ＶＣＣの変動時にも安定する電源電圧ＶＤＤの分圧電圧Ｖｃｈと、電源電圧ＶＣＣに応じて変化する基準電圧Ｖｒｅｆとの比較結果を得ることができる。すなわち、Ａ／Ｄ変換を通じて電源電圧ＶＤＤおよびＶＣＣを比較することによって、電源電圧ＶＤＤが安定している下での電源電圧ＶＣＣの変動を検知することができる。

次に、ＶＣＣ監視に必要となる分圧回路４００の配置例について説明する。
制御装置５では、スタンバイ時の消費電力を削減するために、省電力モードを適用することが一般的である。省電力モードでは、電圧レギュレータ４０によって電源電圧ＶＤＤが低下される。たとえば、電源電圧ＶＤＤは、省電力モードでは、１５Ｖから９Ｖに低下される。このため、マイクロコンピュータ３００は、省電力モードが適用されているか否かを確認するために、電源電圧ＶＤＤを監視することが必要である。したがって、実施の形態１のＶＣＣ監視構成のための分圧回路４００（図２）は、省電力モード検知用との兼用で配置することが可能である。

図４には、実施の形態１において省電力モード検知用の分圧回路をＶＣＣ監視構成で利用した場合の判定手法を説明するための概念図が示される。

図４を参照して、省電力モードでは、電源電圧ＶＤＤの低下に応じて、Ａ／Ｄ変換器３２０のデジタル値Ｄｖが低下する。したがって、省電力モードでの電源電圧ＶＤＤにおける分圧電圧Ｖｃｈと対応させて、省電力モードを検知するための判定値Ｄｔ１を設定することができる。そして、分圧電圧ＶｃｈをＡ／Ｄ変換したデジタル値Ｄｖが判定値Ｄｔ１よりも小さいときに、マイクロコンピュータ３００は、省電力モードの適用により電源電圧ＶＤＤの低下を検知することができる。

これに対して、通常時（省電力モードの非適用時）には、電源電圧ＶＤＤが１５Ｖに制御されるため、デジタル値Ｄｖは判定値Ｄｔ１も高い範囲の値となる。さらに、電源電圧ＶＣＣの正常値（規格値）に対応する基準電圧Ｖｒｅｆを用いて、電源電圧ＶＤＤ（１５Ｖ）がＡ／Ｄ変換されたときのデジタル値（図３におけるＤｖ１）を含む、Ｄｔ２≦Ｄｖ≦Ｄｔ３の範囲を、ＶＣＣ正常範囲とすることができる。

逆に言えば、上記Ｄｔ２およびＤｔ３を判定値として、Ｄｔ１＜Ｄｖ＜Ｄｔ２のときに、電源電圧ＶＣＣの上昇を検知する一方で、ＤＶ＞Ｄｔ３のときに電源電圧ＶＣＣの上昇を検知することができる。判定値Ｄｔ１〜Ｄｔ３は、分圧回路４００による分圧比Ｄｋによって調整することができる。

図５は、分圧回路４００の他の配置例を示す回路図である。
図５を参照して、分圧回路４００は、電源配線１００および接地配線１２０の間に、安全スイッチ６００と直列に電気的に接続される。安全スイッチ６００は、制御装置５の端子６および７の間に接続されている。安全スイッチ６００は、通常は閉成されている。安全スイッチ６００は、制御装置５からの指令ではなく、負荷５００での物理量の変化やユーザの操作に基づいて開放される。

たとえば、過電流や過高温の発生時に、安全スイッチ６００は、制御装置５の指令によらず開放される。すなわち、安全スイッチ６００は、ブレーカやバイメタルスイッチによって構成することができる。

分圧回路４００が出力する分圧電圧Ｖｃｈは、安全スイッチ６００の作動時（開放時）には、接地電圧ＧＮＤとなる。このとき、分圧電圧ＶｃｈをＡ／Ｄ変換したデジタル値Ｄｖは、最小値Ｄｍｉｎとなる。したがって、ＣＰＵ３３０は、Ａ／Ｄ変換器３２０からのデジタル値Ｄｖに基づいて、安全スイッチ６００が開放されたことを検知できる。一方で、安全スイッチ６００の非動作時（閉成時）には、分圧回路４００による分圧電圧Ｖｃｈは、図２に示したＶＣＣ監視構成と同様に、電源電圧ＶＤＤおよび分圧比Ｄｋに従う。

図６は、図５の配置例によって安全スイッチの作動検知用の分圧回路をＶＣＣ監視構成で利用した場合の判定手法を説明するための概念図である。

図６を参照して、安全スイッチ６００の作動時には、分圧電圧Ｖｃｈが接地電圧ＧＮＤまで低下するので、Ｖｃｈ＝ＧＮＤのときのデジタル値Ｄｖ（Ｄｖ≒Ｄｍｉｎ）を峻別できるように判定値Ｄｔ１を設定することができる。そして、Ｄｖ＜Ｄｔ１のときには、分圧回路４００の出力に基づいて、安全スイッチ６００の作動（開放）を検知することができる。

安全スイッチ６００の非作動時（閉成時）には、図４と同様に、判定値Ｄｔ２，Ｄｔ３を設定することにより、Ｄｔ２≦Ｄｖ≦Ｄｔ３のときに、電源電圧ＶＣＣが正常であると判定することができる。同様に、Ｄｔ１＜Ｄｖ＜Ｄｔ２のときに、電源電圧ＶＣＣの上昇を検知する一方で、ＤＶ＞Ｄｔ３のときに電源電圧ＶＣＣの上昇を検知することができる。図６においても、判定値Ｄｔ１〜Ｄｔ３は、分圧回路４００による分圧比Ｄｋによって調整することができる。

なお、図４および図６において、ＶＣＣ変動検知の信頼性を向上するためには、各判定の範囲が狭いことは好ましくない。したがって、電源電圧ＶＣＣの上昇のみを監視するように、分圧回路４００による分圧比Ｄｋを調整することも可能である。

（ＶＣＣ変動検知時の処理）
電源電圧ＶＣＣの変動時には、負荷５００の制御動作への影響を与える虞がある。たとえば、マイクロコンピュータ３００が、電源電圧ＶＣＣに従った振幅とするパルス信号のデューティ比によって負荷５００の動作を制御する場合には、電源電圧ＶＣＣの変動に応じてパルス信号の積分電圧が変化することによって、デューティ比に対する負荷５００の制御が変化する虞がある。

したがって、マイクロコンピュータ３００は、電源電圧ＶＣＣの変動が検知されたときには、負荷５００の制御動作を停止させる。これにより、負荷５００の動作への影響を与えることを回避できる。

なお、図１に示したように、電源配線２００からは、マイクロコンピュータ３００以外の回路素子群４５０に対しても、電源配線２００から電源電圧ＶＣＣが供給されている。したがって、電源電圧ＶＣＣの変動によって、回路素子群４５０についても動作への影響を与える虞がある。

したがって、安全面を最優先すれば、マイクロコンピュータ３００は、電源電圧ＶＣＣの変動が検知されたときには、制御装置５内での電源電圧ＶＣＣの供給を停止することが好ましい。

図７は、電源電圧ＶＣＣの異常検知時に電源電圧ＶＣＣの供給停止するための回路構成例を示す図である。

図７を参照して、電源配線１００および配線１１０の間には、ヒューズ素子ＦＳが介挿接続される。さらに、ヒューズ素子ＦＳおよび接地配線１２０の間に、ヒューズ素子ＦＳを溶断するための通電回路３５０が設けられる。

通電回路３５０は、ヒューズ素子ＦＳおよび接地配線１２０の間に直列に接続された抵抗素子ＲｆおよびトランジスタＱｆを有する。マイクロコンピュータ３００は、電源電圧ＶＣＣの生成を停止する必要があるようなＶＣＣ変動を検知したときに、制御信号Ｓｆｓを発生する。

マイクロコンピュータ３００からの制御信号Ｓｆｓは、トランジスタＱｆの制御電極（ベース）に入力される。したがって、制御信号Ｓｆｓが発生されると、トランジスタＱｆがオンすることにより、電源配線１００からヒューズ素子ＦＳを経由して接地配線１２０に至る通電経路が形成される。抵抗素子Ｒｆの電気抵抗は、当該通電回路の電流量がヒューズ素子ＦＳを溶断するのに十分なレベルとなるように設計される。

ヒューズ素子ＦＳが溶断されると、電源配線１００から電圧レギュレータ５０への電源電圧ＶＤＤの供給が遮断される。この結果、電圧レギュレータ５０による電源配線２００に対する電源電圧ＶＣＣの出力についても停止される。

これにより、マイクロコンピュータ３００が電源電圧ＶＣＣの変動を検知したときには、ヒューズ素子ＦＳを溶断することによって、電源電圧ＶＣＣの供給を停止することができる。

以上説明したように、実施の形態１に従うＶＣＣ監視構成によれば、複数の電源電圧ＶＤＤおよびＶＣＣを用いる制御装置５において、電源電圧ＶＣＣの変動時にも安定している電源電圧ＶＤＤの分圧電圧を、電源電圧ＶＣＣに応じて変化する基準電圧Ｖｒｅｆによって動作するＡ／Ｄ変換器３２０によってＡ／Ｄ変換したデジタル値Ｄｖに基づいて、電源電圧ＶＣＣの変動を検知することができる。

また、電源電圧ＶＤＤを分圧する分圧回路４００については、ＶＣＣ監視構成のために専用に設けることなく、省電力モード検知用あるいは安全スイッチの作動検知用に設けられる分圧回路を共用することも可能である。これにより、回路素子数の削減が可能となる。

さらに、マイクロコンピュータ３００が電源電圧ＶＣＣの変動を検知したときには、負荷５００の制御動作の停止、あるいは、制御装置５内での電源電圧ＶＣＣの供給を停止することにより、安全面を最優先して、負荷５００や回路素子群４５０が意図しない動作を行うことを確実に防止することができる。

実施の形態１に従う構成においては、分圧回路４００、Ａ／Ｄ変換器３２０およびＣＰＵ３３０によって、「異常検知部」が構成される。すなわち、ＣＰＵ３３０は「判定部」に対応する。

［実施の形態１の変形例］
図８は、図１に示した制御装置における実施の形態１の変形例に従うＶＣＣ監視のための構成を説明する回路図である。

図８を図２と比較して、実施の形態１の変形例では、分圧回路４００は、電源配線１００ではなく、配線１１０と接地配線１２０との間に接続される。すなわち、分圧回路４００は、電圧レギュレータ５０の入力電圧を分圧する。

分圧回路４００の出力ノードＮ０は、図２の構成と同様に、抵抗素子Ｒ３を経由して、マイクロコンピュータ３００の入力端子３１０と接続される。その他の部分の構成は、図示を省略したダイオードＤ２の配置およびマイクロコンピュータ３００内の構成を含めて、図２と同様である。

図８の回路構成によれば、電圧レギュレータ５０の入出力間が短絡されると、電源電圧ＶＣＣが、配線１１０の電圧と同等レベルまで上昇する。一方で、Ａ／Ｄ変換器３２０の基準電圧Ｖｒｅｆも配線１１０の電圧に従って上昇する。このため、Ａ／Ｄ変換器３２０から出力されるデジタル値Ｄｖは、分圧回路４００での分圧比Ｄｋに従った値となる。

図９は、実施の形態１の変形例に従うＶＣＣ監視構成における短絡検出のための判定を説明するための概念図である。

図９を参照して、電圧レギュレータ５０の入出力間が短絡された場合には、Ａ／Ｄ変換器３２０からのデジタル値Ｄｖは、分圧比Ｄｋによって定まる、一定値Ｄ＊に近づく。たとえば、Ｖｒｅｆ＝ＶＣＣである場合には、Ｄ＊＝Ｄｍａｘ×Ｄｋである。

これに対して、電圧レギュレータ５０の入出力間での短絡が発生していない場合には、電源電圧ＶＤＤと基準電圧Ｖｒｅｆとは大きく異なるので（ＶＤＤ＞Ｖｒｅｆ）、デジタル値Ｄｖは、短絡発生時のＤ＊よりも上昇することが理解される。

したがって、実施の形態１の変形例では、デジタル値Ｄｖが、判定値Ｄｔａ〜Ｄｔｂの範囲内となったときに、電圧レギュレータ５０の入出力間の短絡が発生したことによるＶＣＣ上昇を検知することができる。判定値Ｄｔａ，Ｄｔｂは、分圧比Ｄｋに従う一定電圧Ｄ＊を含む電圧範囲に対応させて予め定められる。

このように実施の形態１の変形例によるＶＣＣ監視構成では、電源電圧ＶＤＤの分圧電圧を、電源電圧ＶＣＣに従う基準電圧ＶｒｅｆによってＡ／Ｄ変換する構成において、電圧レギュレータ５０の入出力間の短絡の検知のための判定値の設定が容易になるメリットがある。

なお、実施の形態１の変形例では、分圧回路４００に入力される配線１１０の電圧（電圧レギュレータ５０の入力電圧）および電源電圧ＶＣＣが近付いたことに応じて、短絡を検出している。

したがって、電圧レギュレータ５０からの出力電流Ｉｏｕｔの増加に応じて、電圧レギュレータ５０の入力電流Ｉｉｎが上昇すると、抵抗素子Ｒ０での電圧降下によって、短絡が発生していなくても電源電圧ＶＣＣと、配線１１０の電圧（分圧回路４００の入力電圧）とが近づくことがある。これにより、電圧レギュレータ５０の入出力間短絡が誤検出されることが懸念される。したがって、実施の形態１の変形例では、このような誤検出を防止することが好ましい。

図１０は、実施の形態１の変形例に従うＶＣＣ監視構成における短絡検出を制限するための制御処理を示すフローチャートである。

図１０を参照して、マイクロコンピュータ３００は、ステップＳ１００により、入力電流Ｉｉｎの増加に対応した所定条件（Ｉｉｎ増加条件）が成立しているか否かを判定する。ステップＳ１００による判定は、電圧レギュレータ５０の出力電流Ｉｏｕｔが増加するような、マイクロコンピュータ３００または回路素子群４５０の動作に対応させて行なうことができる。代表的には、回路素子群４５０のうちの消費電流が大きい特定の回路素子の作動時（電流消費時）において、ステップＳ１００をＹＥＳ判定とすることができる。このようにすると、入力電流Ｉｉｎを測定するための電流センサを配置することなく、ステップＳ１００の判定を実行することができる。

マイクロコンピュータ３００は、Ｉｉｎ増加条件の非成立時（Ｓ１００のＮＯ判定時）には、Ａ／Ｄ変換器３２０のデジタル値Ｄｖに基づいて図９に従った短絡検出を実行する。すなわち、デジタル値Ｄｖが、一定値Ｄ＊を含む所定範囲内であるときに、電圧レギュレータ５０の入出力間短絡による電源電圧ＶＣＣの異常が検知される。

一方で、マイクロコンピュータ３００は、Ｉｉｎ増加条件の成立時（Ｓ１００のＹＥＳ判定時）には、ステップＳ１２０により、図９に従った短絡検出を禁止する。したがって、Ａ／Ｄ変換器３２０のデジタル値Ｄｖが、一定値Ｄ＊を含む所定範囲内となっても、電源電圧ＶＣＣの異常は検知されない。

これにより、実施の形態１の変形例に従うＶＣＣ監視構成において、入力電流Ｉｉｎを測定するための電流センサを配置することなく、電圧レギュレータ５０の入出力短絡の誤検出を防止することができる。実施の形態１の変形例に従う構成においても、分圧回路４００、Ａ／Ｄ変換器３２０およびＣＰＵ３３０によって、「異常検知部」が構成される。また、ＣＰＵ３３０は「判定部」に対応する。

［実施の形態２］
実施の形態２では、可変抵抗素子で構成されるセンサの出力検出回路を用いて電源電圧ＶＣＣの変動を検出する構成を説明する。

図１１は、実施の形態２に従うＶＣＣ監視のための構成を説明するための概略的な回路図である。

図１１を参照して、センサ５１０は、検出対象となる物理量に応じて電気抵抗値が変化する可変抵抗素子を含んで構成される。たとえば、センサ５１０は、温度に応じて電気抵抗値が変化するサーミスタによって構成される。

検出回路５２０は、センサ５１０による検出量、すなわち、センサ５１０の電気抵抗値を読出すために配置される。検出回路５２０は、電源電圧ＶＣＣを供給する電源配線２００と接地配線１２０との間に、ノードＮ１を経由して電気的に接続される。

検出回路５２０は、トランジスタＱ１，Ｑ２および抵抗Ｒ３を有する。検出回路５２０において、マイクロコンピュータ３００の出力端子３０４から信号Ｓｃが出力されると、トランジスタＱ２がオンする。トランジスタＱ２のオンに応じて、トランジスタＱ１の制御電極（ベース）が接地配線１２０と接続されるので、トランジスタＱ１もオンする。これにより、センサ５１０は、電源配線２００および接地配線１２０の間にノードＮ１を介して、抵抗Ｒ３と直列に電気的に接続される。したがって、ノードＮ１には、電源電圧ＶＣＣをセンサ５１０および抵抗Ｒ３によって分圧した分圧電圧Ｖｄｖが現れる。

一方で、マイクロコンピュータ３００の出力端子３０４から信号Ｓｃが出力されていないときには、トランジスタＱ２がオフするので、トランジスタＱ１もオフに維持される。したがって、センサ５１０には電流が通過しない。

ローパスフィルタ５１５は、ノードＮ０の電圧の高周波成分を除去して、マイクロコンピュータ３００の入力端子３１０へ出力する。したがって、Ａ／Ｄ変換器３２０によって、分圧電圧ＶｄｖをＡ／Ｄ変換したデジタル値Ｄｖを得ることができる。ここで、分圧電圧Ｖｄｖは、センサ５１０の現在の電気抵抗値をＲｓとすると、Ｖｄｖ＝ＶＣＣ×（Ｒｓ／（Ｒ３＋Ｒｓ））で示される。したがって、マイクロコンピュータ３００は、分圧電圧Ｖｄｖを示すデジタル値Ｄｖから、センサ５１０の電気抵抗値Ｒｓを逆算することができる。

この結果、マイクロコンピュータ３００は、信号Ｓｃの出力時に、センサ５１０の電気抵抗値を検出することにより、センサ５１０の検出対象となる物理量を求めることができる。

実施の形態２に従うＶＣＣ構成では、検出回路５２０に加えて、電源電圧ＶＤＤの供給を受ける検出回路５３０がさらに設けられる。

検出回路５３０は、トランジスタＱ３，Ｑ４および抵抗Ｒ４を有する。検出回路５３０において、マイクロコンピュータ３００の出力端子３０２から信号Ｓｄが出力されると、トランジスタＱ４がオンするのに応じて、トランジスタＱ３もオンする。これにより、センサ５１０は、電源配線１００および接地配線１２０の間にノードＮ１を介して、抵抗Ｒ４と直列に電気的に接続される。

したがって、信号Ｓｄの発生に応じた検出回路５３０の作動時においても、ノードＮ１には、電源電圧ＶＤＤをセンサ５１０および抵抗Ｒ４によって分圧した分圧電圧Ｖｄｖが現れる。Ｖｄｖ＝ＶＤＤ（Ｒｓ／（Ｒ４＋Ｒｓ））で示される。

このため、信号ＳｄおよびＳｃを順次出力することにより、センサ５１０および抵抗Ｒ３，Ｒ４による、電源電圧ＶＣＣの分圧電圧および電源電圧ＶＤＤの分圧電圧を得ることができる。

図１２は、実施の形態２に従うＶＣＣ監視構成における判定手法を説明する概念図である。

図１２を参照して、デジタル値Ｄｖ（１）は、電源電圧ＶＣＣの分圧電圧をＡ／Ｄ変換して得られるデジタル値Ｄｖであり、デジタル値Ｄｖ（２）は、電源電圧ＶＤＤの分圧電圧をＡ／Ｄ変換して得られるデジタル値Ｄｖである。

電源電圧ＶＣＣの正常時には、電源電圧ＶＤＤの分圧電圧Ｖｄｖは、電源電圧ＶＣＣＣの分圧電圧Ｖｄｖよりも高くなるように、抵抗Ｒ３，Ｒ４が設計されているものとする。このため、デジタル値Ｄｖ（２）は、デジタル値Ｄｖ（１）よりも大きい。

電源電圧ＶＣＣが変動した場合には、基準電圧Ｖｒｅｆも変動することにより、電源電圧ＶＣＣの分圧電圧をＡ／Ｄ変換したデジタル値Ｄｖ（１）は、電源電圧ＶＣＣの正常時と同等である。一方で、電源電圧ＶＤＤは変化しないので、デジタル値Ｄｖ（２）は、基準電圧Ｖｒｅｆの変化に応じて変化する。図１２には、電圧レギュレータ５０の入出力間短絡によるＶＣＣ上昇が発生した場合の変化が例示される。このとき、電源電圧ＶＤＤの分圧電圧に対応するデジタル値Ｄｖ（２）は、電源電圧ＶＣＣの正常時よりも低下する。

このように、検出回路５２０，５３０によって得られるデジタル値Ｄｖ（１）およびＤｖ（２）の関係が、電源電圧ＶＣＣの正常時と異常時とで異なることが理解される。したがって、デジタル値Ｄｖ（１）およびＤｖ（２）の比ないし差に基づいて、電源電圧ＶＣＣの変動を検知することができる。

たとえば、マイクロコンピュータ３００（ＣＰＵ３３０）は、図１３に示す制御処理に従って、電源電圧ＶＣＣの変動を検出することができる。図１３では、実施の形態１，２と同様に、電圧レギュレータ５０の入出力間短絡によるＶＣＣ上昇を検出するためのフローチャートの制御処理について説明する。

図１３を参照して、ＣＰＵ３３０は、ステップＳ２００により、制御信号Ｓｃを出力する。すなわち、信号ＳｃをＨレベルに設定する一方で、信号ＳｄをＬレベルに設定する。これにより、検出回路５２０が作動する一方で、検出回路５３０は停止する。ＣＰＵ３３０は、ステップＳ２１０により、検出回路５２０によって得られた、電源電圧ＶＣＣの分圧電圧ＶｄｖをＡ／Ｄ変換する。これにより、デジタル値Ｄｖ（１）が得られる。

さらに、ＣＰＵ３３０は、ステップＳ２２０により、制御信号Ｓｄを出力する。すなわち、信号ＳｄをＨレベルに設定する一方で、信号ＳｃをＬレベルに設定する。これにより、検出回路５３０が作動する一方で、検出回路５２０は停止する。マイクロコンピュータ３００は、ステップＳ２３０により、検出回路５２０によって得られた、電源電圧ＶＤＤの分圧電圧ＶｄｖをＡ／Ｄ変換する。これにより、デジタル値Ｄｖ（２）が得られる。

ＣＰＵ３３０は、ステップＳ２４０により、デジタル値Ｄｖ（１）およびＤｖ（２）の比ＤＲ（ＤＲ＝Ｄｖ（２）／Ｄｖ（１））を算出する。

ＣＰＵ３３０は、ステップＳ２５０により、ステップＳ２４０で算出された比ＤＲと判定値ｋｔとを比較する。たとえば、ＤＲ＜ｋｔのとき（Ｓ２５０のＹＥＳ判定時）には、電圧レギュレータ５０の入出力間短絡による電源電圧ＶＣＣの上昇を検知することができる（Ｓ２６０）。

なお、電源電圧ＶＣＣの低下時には、デジタル値Ｄｖ（１）は、ＶＣＣ正常時よりも上昇する。したがって、判定値ｋｔを検出回路５３０による分圧比（抵抗Ｒ４）を考慮して適切に設定することにより、電源電圧ＶＣＣの低下についても検出することができる。

このように、実施の形態２に従うＶＣＣ監視構成では、電源電圧ＶＣＣに従う基準電圧ＶｒｅｆによるＡ／Ｄ変換を通じて、電源電圧ＶＤＤの分圧電圧Ｖｃｈ（検出回路５３０）と電源電圧ＶＣＣの分圧電圧Ｖｃｈ（検出回路５２０）との比較に基づいて、電源電圧ＶＤＤが安定している下での電源電圧ＶＣＣの変動を検知することができる。

実施の形態２に従うＶＣＣ監視構成は、マイクロコンピュータ３００によるセンサ５１０の出力検出回路を、電源電圧ＶＤＤに対しても配置する簡易な構成によって、電源電圧ＶＣＣの変動を検知することができる。実施の形態２に従う構成においては、検出回路５２０，５３０、Ａ／Ｄ変換器３２０およびＣＰＵ３３０によって、「異常検知部」が構成される。すなわち、検出回路５３０は「第１の検出回路」に対応し、抵抗Ｒ４は「第１の抵抗素子」に対応する。また、検出回路５２０は「第２の検出回路」に対応し、抵抗Ｒ３は「第２の抵抗素子」に対応する。また、ＣＰＵ３３０は「判定部」に対応する。

［実施の形態３］
図１４は、図１に示した制御装置における実施の形態３に従うＶＣＣ監視のための構成を示す回路図である。

図１４を参照して、分圧回路４００は、電源配線１００および接地配線１２０の間に接続される。分圧回路４００は、ノードＮ０に分圧電圧Ｖｄｖを出力する（Ｄｖ＝ＶＤＤ×Ｄｋ）。コンパレータ４６０は、電源配線１００および接地配線１２０と接続される。

コンパレータ４６０は、分圧回路４００からの分圧電圧Ｖｄｖと、電源配線１００の電源電圧ＶＣＣとを比較する。コンパレータ４６０は、Ｖｄｖ＞ＶＣＣのときには、電源電圧ＶＤＤ（Ｈレベル）を出力し、Ｖｄｖ＜ＶＣＣのときには、接地電圧ＧＮＤ（Ｌレベル）を出力する。

分圧回路４７０は、コンパレータ４６０の出力電圧を分圧する。分圧回路４７０による分圧比（Ｒ７／（Ｒ６＋Ｒ７））は、ＶＣＣ（正常値）／ＶＤＤに従って設定される。分圧回路４７０によって分圧されたコンパレータ４６０の出力電圧は、マイクロコンピュータ３００の入力端子３１２に入力される。入力端子３１２に対しても、入力端子３１０と同様に、保護ダイオードＤ２♯が配置される。

したがって、入力端子３１２への入力電圧Ｖｃｄは、Ｖｄｖ＞ＶＣＣのときには、正常時の電源電圧ＶＣＣに相当する電圧となる。一方で、Ｖｄｖ＜ＶＣＣのときには、入力電圧Ｖｃｄは接地電圧ＧＮＤとなる。したがって、分圧電圧Ｖｄｖが正常時の電源電圧ＶＣＣよりも高くなるように、分圧比Ｄｋを設定することにより、電源電圧ＶＣＣが分圧電圧（ＶＤＤ×Ｄｋ）を超えたときに、電圧レギュレータ５０の入出力間短絡によるＶＣＣ上昇を検知することができる。

したがって、マイクロコンピュータ３００のＣＰＵ３３０は、図１５に示したフローチャートに従って、短絡に起因する電源電圧ＶＤＤの上昇を検知することができる。

ＣＰＵ３３０は、ステップＳ３００により、入力端子３１２への入力電圧ＶｃｄがＬレベル（接地電圧ＧＮＤ）であるかどうかを判定する。そして、ＶｃｄがＬレベルのとき（Ｓ３００のＹＥＳ判定時）には、ＣＰＵ３３０は、電圧レギュレータ５０の入出力間短絡によって電源電圧ＶＣＣが上昇していることを検出する（Ｓ３１０）。一方で、入力電圧ＶｃｄがＨレベル（正常時の電源電圧ＶＣＣ）である場合には、短絡発生によるＶＣＣ上昇（Ｓ３１０）は短絡されない。

このように実施の形態３によれば、単一のコンパレータ４６０および分圧回路４７０の組合せにより、電源電圧ＶＤＤの分圧電圧と電源電圧ＶＣＣとの比較に基づいて、電源電圧ＶＣＣの上昇を検知できる。特に、マイクロコンピュータ３００の外部に、単一の電圧レギュレータを配置することによって、電源電圧ＶＤＤの上昇を検知できる。なお、図１４の構成において、分圧回路４００は「第１の分圧回路」に対応し、分圧回路４７０は「第２の分圧回路」に対応し、ＣＰＵ３３０は「検知部」に対応する。すなわち、実施の形態３に従う構成においては、分圧回路４００，４７０、コンパレータ４６０およびＣＰＵ３３０によって「異常検知部」が構成される。

また、分圧電圧Ｖｄｖが正常時の電源電圧ＶＣＣよりも低くなるように分圧回路４００の分圧比Ｄｋを調整すれば、単一のコンパレータ４６０および分圧回路４７０の組合せによって、電源電圧ＶＣＣの低下を検出することも可能である。

なお、本実施の形態では、ＶＤＤおよびＶＣＣの２種類の電源電圧が用いられる制御装置を例示したが、３種類以上の電源電圧が用いられる制御装置においても、そのうちの２種類の電源電圧（安定的な電源電圧および変動検知の対象となる電源電圧）に対して、本実施の形態と同様の監視構成を適用することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

５ 制御装置、６，７ 端子（制御装置）、１０ 外部電源、２０ トランス、３０ ＡＣ／ＤＣ変換回路、４０，５０ 電圧レギュレータ、１００ 電源配線（ＶＤＤ）、１１０ 配線、１２０ 接地配線、２００ 電源配線（ＶＣＣ）、３００ マイクロコンピュータ、３０２，３０４，３１５ 出力端子（マイクロコンピュータ）、３１０，３１２ 入力端子（マイクロコンピュータ）、３２０ Ａ／Ｄ変換器、３５０ 通電回路、４００，４７０ 分圧回路、４５０ 回路素子群、４６０ コンパレータ、５００ 負荷、５１０ センサ、５１５ ローパスフィルタ、５２０，５３０ 検出回路、６００ 安全スイッチ、Ｃ０，Ｃ１，Ｃ２ 平滑コンデンサ、Ｄ２，Ｄ２♯ ダイオード、Ｖｃｈ，Ｖｄｖ 分圧電圧、Ｄｋ 分圧比（分圧回路）、Ｄｍａｘ 最大値、Ｄｔ１，Ｄｔ２，Ｄｔ３，Ｄｔａ，Ｄｔｂ，Ｄｔｈ 判定値（デジタル値）、Ｄｖ，Ｄｖ（１），Ｄｖ（２） デジタル値、ＦＳ ヒューズ素子、Ｆｆｓ 制御信号（ヒューズ溶断）、ＧＮＤ 接地電圧、Ｉｉｎ 入力電流（電圧レギュレータ）、Ｉｏｕｔ 出力電流（電圧レギュレータ）、Ｎ０，Ｎ１ ノード、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑｆ トランジスタ、Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒｆ 抵抗、Ｓｃ，Ｓｄ 信号（センサ出力検知）、ＶＣＣ 電源電圧、ＶＤＤ 電源電圧、Ｖｒｅｆ 基準電圧。

Claims (5)

1. 負荷を制御するためのマイクロコンピュータを含む制御装置であって、
   第１の電源電圧を供給するための第１の電源配線と、
   前記第１の電源配線の前記第１の電源電圧を降圧して第２の電源電圧を生成する電圧調整回路と、
   前記電圧調整回路によって生成された前記第２の電源電圧を、前記マイクロコンピュータを含む回路素子へ供給するための第２の電源配線と、
   前記第１の電源電圧に応じて変化する第１の電圧と、前記第２の電源電圧に応じて変化する第２の電圧との比較に基づいて、前記第２の電源電圧の異常を検知するための異常検知部とを備え、
   前記異常検知部は、
   前記マイクロコンピュータからの第１の信号に応じて、検出対象となる物理量の変化に応じて電気抵抗値が変化する検出センサと第１の抵抗素子とを、前記第１の電源配線および接地配線の間に電気的に接続することによって、前記第１の電源電圧を前記検出センサ及び前記第１の抵抗素子で分圧して前記第１の電圧を出力するための第１の検出回路と、
   前記マイクロコンピュータからの第２の信号に応じて、前記検出センサと第２の抵抗素子とを前記第２の電源配線および前記接地配線の間に電気的に接続することによって、前記第２の電源電圧を前記検出センサ及び前記第２の抵抗素子で分圧して前記第２の電圧を出力するための第２の検出回路と、
   前記第１または第２の信号の発生時に、前記第１または第２の電圧を受けて、前記第２の電源電圧に従う基準電圧に従って当該第１または第２の電圧をデジタル変換するためのアナログデジタル変換器と、
   前記第１および第２の信号の順次の発生に応じて前記アナログデジタル変換器から出力された前記第１および第２の電圧のデジタル値の比較に基づいて、前記第２の電源電圧が所定範囲内から外れた前記異常の有無を判定する判定部とを含む、制御装置。
2. 前記アナログデジタル変換器および前記判定部は、前記マイクロコンピュータに内蔵される、請求項１記載の制御装置。
3. 負荷を制御するためのマイクロコンピュータを含む制御装置であって、
   第１の電源電圧を供給するための第１の電源配線と、
   前記第１の電源配線の前記第１の電源電圧を降圧して第２の電源電圧を生成する電圧調整回路と、
   前記電圧調整回路によって生成された前記第２の電源電圧を、前記マイクロコンピュータを含む回路素子へ供給するための第２の電源配線と、
   前記第１の電源電圧に応じて変化する第１の電圧と、前記第２の電源電圧に応じて変化する第２の電圧との比較に基づいて、前記第２の電源電圧の異常を検知するための異常検知部とを備え、
   前記異常検知部は、
   前記第１の電源電圧を分圧することによって前記第１の電圧を出力する第１の分圧回路と、
   前記第１の分圧回路からの前記第１の電圧と、前記第２の電圧とされる前記第２の電源電圧との比較結果を出力するための電圧比較回路と、
   前記電圧比較回路の出力電圧を分圧するための第２の分圧回路と、
   前記第２の分圧回路の出力電圧に基づいて前記第２の電源電圧が所定電圧よりも上昇しているときに前記異常を検知するための、前記マイクロコンピュータに内蔵された検知部とを含み、
   前記電圧比較回路は、接地電圧を供給する接地配線および前記第１の電源電圧と接続されて、前記比較結果に応じて、前記第１の電源電圧または前記接地電圧を出力するように構成される、制御装置。
4. 前記マイクロコンピュータは、前記異常検知部によって前記第２の電源電圧の異常が検知された場合には、前記負荷の制御を停止する、請求項１〜３のいずれか１項に記載の制御装置。
5. 前記第１の電源配線および前記電圧調整回路の間に介挿接続されたヒューズ素子と、
   前記マイクロコンピュータからの溶断指令に応じて、前記ヒューズ素子を溶断するための電流を発生させるように構成された通電回路とをさらに備え、
   前記マイクロコンピュータは、前記異常検知部によって前記第２の電源電圧の異常が検知された場合には、前記溶断指令を発生する、請求項１〜３のいずれか１項に記載の制御装置。

Images