JP6350062B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP6350062B2
JP6350062B2 JP2014147754A JP2014147754A JP6350062B2 JP 6350062 B2 JP6350062 B2 JP 6350062B2 JP 2014147754 A JP2014147754 A JP 2014147754A JP 2014147754 A JP2014147754 A JP 2014147754A JP 6350062 B2 JP6350062 B2 JP 6350062B2
Authority
JP
Japan
Prior art keywords
via hole
plating
electrolytic
metal foil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014147754A
Other languages
English (en)
Other versions
JP2015097251A (ja
Inventor
信之 吉田
信之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014147754A priority Critical patent/JP6350062B2/ja
Priority to US15/027,784 priority patent/US9648759B2/en
Priority to PCT/JP2014/075255 priority patent/WO2015053082A1/ja
Priority to CN201480055473.XA priority patent/CN105612820B/zh
Publication of JP2015097251A publication Critical patent/JP2015097251A/ja
Application granted granted Critical
Publication of JP6350062B2 publication Critical patent/JP6350062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、多層配線基板の製造方法に関するものであり、特には、電解フィルドめっき液を用いて層間接続を形成する多層配線基板の製造方法に関するものである。
従来、配線形成した内層材上に、プリプレグ又は樹脂フィルムとその上層に金属箔とを積層一体化し、レーザによりビアホール用穴を設けて、下地無電解めっき層を形成した後、電解フィルドめっき液を用いて形成した電解めっき層(以下、単に「電解フィルドめっき層」ということがある。)で、前記ビアホール用穴を穴埋めする多層配線基板の製造方法が採用されている。
この際、特に、絶縁層厚と比較してビア径が同程度、即ちアスペクト比が1程度以上のビアホールに対しては、ビア内部にめっきボイド(以下、単に「ボイド」ということがある。)が発生しやすい傾向がある。このようなめっきボイドを抑制する方法として、低電流密度で長時間行なう電解めっき方法や、電流密度を段階的に制御した電解めっき方法が提案されている(特許文献1)。また、ビアホールの穴埋めについては、表面平滑性の観点から電解めっき層の形成を2回に分けて行なう方法が提案されている(特許文献2)。
特開2003−318544号公報 特開2009−21581号公報
コンフォーマル工法やダイレクトレーザ工法によるレーザ加工よって形成されるビアホール用穴では、レーザ加工の入り口であるビアホール用穴の開口部に、金属箔の飛び出しが生じるが、この金属箔の飛び出しによって、ビアホール用穴の断面形状は、開口部が内部又は底部よりもむしろ狭くなる場合がある。このようなビアホール用穴に対して、電解フィルドめっきを充填する場合、開口部の金属箔の飛び出しに析出した電解フィルドめっき層が、ビアホール用穴の内部に電解フィルドめっきが充填する前に、ビアホール用穴の開口部を塞いでしまい、めっきボイドが発生する一要因となっている。
近年、小型化や薄型化の要求が益々高まっており、ビアホール用穴の直径はより小さく、絶縁層厚はより薄く、アスペクト比はより大きくなる傾向があるが、これに伴って、この開口部の金属箔の飛び出しは、ビアホール用穴の直径や深さに対して相対的に大きくなるため、めっきボイドの発生に影響しやすくなっている。ビアホール内部に発生するボイドは、長時間の使用や過酷条件化での使用により、不具合を生じることも考えられる。
特許文献1による方法では、ポリイミド樹脂等の有機絶縁材からなる絶縁層と、銅等の導体材料からなる配線が、交互に積層してなる多層構造を有する多層配線基板の製造方法として、電流密度を制御してボイド発生を抑制する方法が示されているが、本発明者が検討した結果、完全にはボイドをなくすことはできなかった。また、特許文献2による方法では、凹み発生量は低減したものの、ボイド発生を抑制する効果は得られなかった。
本発明は、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することを目的としている。
本発明は、以下に関する。
1. 内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法。
2. 項1において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホールの内部の直径が開口部の直径と同等以上になっているときである多層配線基板の製造方法。
3. 項1又は2において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前である多層配線基板の製造方法。
4. 項1から3の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上である多層配線基板の製造方法。
5. 項記1から4の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である多層配線基板の製造方法。
6. 項1から5の何れかにおいて、層間接続穴が、非貫通穴である多層配線基板の製造方法。
本発明によれば、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することができる。
本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(1)を示す。 本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(2)を示す。 本発明の一実施形態(実施例1〜5)の多層配線基板の製造方法の工程(3)を示す。 比較例2の多層配線基板の製造方法の工程(2)を示す。 比較例1の多層配線基板の製造方法の工程(2)を示す。 本発明の一実施形態(実施例2)の多層配線基板の製造方法の電解フィルドめっきの電流密度を示す。
本発明の多層配線基板の製造方法としては、内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法が挙げられる。
本発明の多層配線基板の製造方法では、工程(1)において、コンフォーマル工法又はダイレクトレーザ工法を用いて、ビアホール用穴を設けるため、ビアホール用穴の開口部(金属箔の開口部)に上層配線用の金属箔の飛び出しが生じ、この上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に下方空間が形成される。上層配線用の金属箔の飛び出しの裏面近傍の領域である直下部は、下方空間の中でも、電解フィルドめっき液の液流が回り込みにくい領域となる。このため、この直下部を含む下方空間は、電解フィルドめっき液の促進剤が吸着し易くなっており、電解フィルドめっきの初期段階では、まずこの直下部を起点として下方空間に電解フィルドめっき層が形成され、下方空間が充填される。ここで、下方空間とは、上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に囲まれる空間であり、詳細には、上層配線用の金属箔の飛び出しの先端から、ビアホール用穴の底部方向に降ろした垂線とビアホール用穴の内壁との間に囲まれる空間をいう。めっき促進剤は一旦吸着すると、同じ電流密度で電解フィルドめっきを継続する間は、そのまま留まる性質がある。このため、従来技術のように、同じ電流密度で電解フィルドめっきを継続すると、下方空間を充填したフィルドめっき層が、直下部を起点として成長を続け、ビアホール用穴の内部よりも先に開口部を塞いでしまうため、ビアホール用穴の内部にめっきボイドが発生しやすい傾向がある。
直下部とは、上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に形成される下方空間の中でも、上層配線用の金属箔の飛び出しの裏面近傍の領域をいう。この直下部は、コンフォーマル工法又はダイレクトレーザ工法でビアホール用穴を形成した場合に、絶縁層を形成する樹脂と、直上の金属箔との間で、レーザ加工のされやすさ(熱分解温度)に大きな違いがあることにより、金属箔の開口先端よりも、金属箔の直下にある絶縁層の内壁が凹むことにより形成される。特に、絶縁層として、補強繊維を有するプリプレグを用いる場合は、金属箔の直下部には、接着のための樹脂が存在し、この樹脂は補強繊維よりもレーザ加工されやすいため、直下部の樹脂が、金属箔やビアホール用穴の内部の内壁に比べて大きく凹む傾向がある。このため、この直下部に電解フィルドめっき液の促進剤が吸着しやすいので、電解フィルドめっき層が早く(厚く)成長し、ビアホール用穴の開口部を塞いでしまう傾向がある。
本発明の多層配線基板の製造方法によれば、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させるため、このときに、下方空間の直下部に形成される電解フィルドめっき層に吸着していた促進剤を離れさせることができる。このときに、電解フィルドめっき層が下方空間を充填し、ビアホール用穴の内部の直径が開口部(金属箔の開口部に電流密度を一旦低下させる前に形成された一段目の電解フィルドめっき層が形成されて最も狭くなった個所の開口部)の直径と同等以上になっていれば、直下部に対応するビアホール用穴の開口部はめっき抑制剤が吸着しやすく、一方、ビアホール用穴の内部はめっき促進剤が吸着しやすくなっている。特に、電解フィルドめっき層が下方空間を充填し、ビアホールの内部の直径が開口部(金属箔の開口部に電流密度を一旦低下させる前に形成された一段目の電解フィルドめっき層が形成されて最も狭くなった個所の開口部)の直径より大きい蛸壺状であれば、よりこの効果が大きい。このため、電解フィルドめっきの電流密度を再び増加させた後は、直下部を起点とする電解フィルドめっき層の成長が抑制されるので、電解フィルドめっき層がビアホール用穴の開口部を塞いでしまうことなく、ビアホール用穴の内部に優先的に電解フィルドめっき層が形成される。したがって、絶縁層厚と同程度の径を有するビアホール穴に対しても、電解フィルドめっき層のめっきボイドを抑制することが可能になる。
前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホールの内部の直径が開口部の直径と同等以上になっているときであるようにする。このように、電解フィルドめっき層が下方空間を充填し、ビアホール用穴の内部の直径が開口部の直径と同等以上になっていれば、ビアホール用穴の開口部はめっき抑制剤がより吸着しやすく、一方、ビアホール用穴の内部は促進剤がより吸着しやすくすることができる。特に、電解フィルドめっき層が下方空間を充填し、ビアホールの内部の直径が開口部の直径より大きい蛸壺状であれば、よりこの効果が大きい。
前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングは、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前であるようにする。これにより、より確実に、ビアホール用穴の内部に電解フィルドめっき層を充填することができる。
工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上であるのが望ましい。ここで、電流密度の低下率とは、電流密度を低下させる割合であり、例えば、初期の電流密度1A/dmからの低下率が50%の場合、低下させた後の電流密度は、0.5A/dmであることを意味する。また、電流密度を低下させるとは、電流密度を0A/dmにすることを含む。これにより、下方空間の直下部に形成される電解フィルドめっき層に吸着していためっき促進剤を、確実に離れさせることができる。このため、電解フィルドめっき層が下方空間を充填し、ビアホール用穴の内部の直径が開口部の直径と同等以上になっていれば、ビアホール用穴の開口部はめっき抑制剤がより吸着しやすく、一方、ビアホール用穴の内部は促進剤がより吸着しやすくすることができる。特に、電解フィルドめっき層が下方空間を充填し、ビアホールの内部の直径が開口部の直径より大きい蛸壺状であれば、よりこの効果が大きい。
工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、一旦低下させる直前の電流密度以上であるのが望ましい。これにより、より短時間で、ビアホール用穴の内部に電解フィルドめっき層を充填することができ、生産効率が向上する。
また、本発明の多層配線基板の製造方法のように、電解フィルド銅めっきの途中で、一旦電流密度を低下させた場合は、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察される。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、ビアホールの断面形状から、一段目の電解フィルド銅めっき層が下方空間を充填し、ビアホールの内部の直径が開口部の直径と同等以上であるか否かを確認することができる。したがって、一段目の電解フィルド銅めっきの条件や一段目の電解フィルド銅めっき層の厚みを管理するのも容易である。
ビアホール用穴は、貫通穴又は非貫通穴の何れでもよいが、非貫通穴であるのが望ましい。コンフォーマル工法又はダイレクトレーザ工法を適用して非貫通穴を形成する際には、ビアホール用穴の開口部に上層配線用の金属箔の飛び出しが生じ、この上層配線用の金属箔の飛び出しとビアホール用穴の内壁との間に下方空間が形成されやすい。また、ビアホール用穴が非貫通穴である場合は底を有しているため、電解フィルドめっき液のめっき促進剤の作用により、よりバイアホール用穴の内部に電解フィルドめっき層が充填され易く、より確実に、ビアホール用穴のボイドを抑制することができる。
内層材は、多層配線基板の一般的な内層に用いるもので、一般的に、補強基材に樹脂組成物を含浸したプリプレグ(樹脂含浸基材)の必要枚数の上面及び又は下面に、銅、アルミニウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔を積層一体化し金属箔をエッチング等により内層配線となる配線を形成したものである。
プリプレグは、内層材と上層配線用の銅箔を接着する絶縁層となるものであり、補強基材であるガラス繊維等に樹脂組成物(樹脂ワニス)を含浸させ、半硬化のBステージ状態にした接着性を有する樹脂フィルムをいう。プリプレグとしては、一般的な多層配線基板に用いるプリプレグが使用できる。また、プリプレグ以外に、ガラス繊維等の補強基材を有しない樹脂フィルムを用いることもできる。このようなガラス繊維等の補強基材を有しない樹脂フィルムとしては、多層配線基板で内層材と上層配線用の銅箔を接着するために用いられる高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等が挙げられる。
上記の樹脂組成物としては、多層配線基板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ−ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の1種類または2種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシュウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
また、樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。さらに必要に応じて有機溶媒、難燃剤、硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
上記の補強基材としては、ガラス、アスベスト等の無機質繊維、ポリエステル、ポリアミド、ポリアクリル、ポリビニルアルコール、ポリイミド、フッ素樹脂等の有機質繊維、木綿等の天然繊維の織布、不織布、紙、マット等を用いるものである。
通常、補強基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で20〜90質量%となるように補強基材に含浸又は塗工した後、通常100〜200℃の温度で1〜30分加熱乾燥し、半硬化状態(Bステージ状態)のプリプレグを得る。このプリプレグを通常1〜20枚重ね、その両面に金属箔を配置した構成で加熱加圧して積層一体化する。
積層一体化のための成形条件としては通常の積層板の手法が適用でき、例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度100〜250℃、圧力2〜100kg/cm(0.196〜9.81MPa)、加熱時間0.1〜5時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件50〜150℃、0.1〜5MPaの条件で減圧下又は大気圧の条件で行ったりする。絶縁層となるプリプレグの厚みは用途によって異なるが、通常0.1〜5.0mmの厚みのものが良い。
金属箔は、一般的な多層配線基板に用いる金属の箔が使用できる。本発明に用いる金属箔の表面粗さは、JISB0601に示す10点平均粗さ(Rz)が両面とも2.0μm以下であることが電気特性上好ましい。金属箔には銅箔、ニッケル箔、アルミニウム箔等を用いることができるが、通常は銅箔を使用する。銅箔の製造条件は、硫酸銅浴の場合、硫酸50〜100g/L、銅30〜100g/L、液温20℃〜80℃、電流密度0.5〜100A/dmの条件、ピロリン酸銅浴の場合、ピロリン酸カリウム100〜700g/L、銅10〜50g/L、液温30℃〜60℃、pH8〜12、電流密度1〜10A/dmの条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤を入れる場合もある。
金属箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより金属箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。防錆処理金属の量は、金属の種類によって異なるが、合計で10〜2,000μg/dmが好適である。防錆処理が厚すぎると、エッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。さらに、防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
ビアホールは、2層以上の複数の配線の層間を接続するためのめっき層が形成された、非貫通の層間接続穴で、インタースティシャルビアホール(IVH)が含まれる。ビアホール用穴とは、ビアホールを形成するための非貫通穴であり、めっき層が形成される前の状態をいう。また、ビアホール用穴の穴内表面にめっき層を形成したもののほか、穴内部がすべてめっき層で穴埋めされたフィルドビアも含まれる。ビアホールの直径は、絶縁層の厚さと同程度から2倍程度のものがフィルドビアを形成しやすいが、直径が絶縁層の厚さと同程度になればなるほど、従来の方法ではボイドが発生しやすくなる。
電解フィルドめっき層の下地となる無電解めっき層は、ビアホール用穴を設けた後の基板表面全面に設けた無電解めっき層で、上層配線用の金属箔の表面、ビアホール用穴の穴内側面、ビアホール用穴内底面の内層配線表面などにめっきされる。この無電解めっき層は、多層配線基板の製造に一般的に用いられる薄付けタイプの無電解銅めっき液を用いて形成することができる。
電解フィルドめっき層は、電解フィルドめっき液によって形成される電解めっき層をいい、この電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さよりビアホール用穴内の底面の厚さが厚くなる。一度目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、1〜10μmが好ましく、より好ましくは2〜5μmの範囲で、ビアホール用穴内の底面の内層配線上の厚さとして、2〜20μmの範囲程度になるように設ける。また、二段目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、配線として使用でき、なおかつビアホール用穴を電解フィルドめっき層で完全に埋め込むことができればよく、上層配線用の金属箔上の厚さとして、1〜100μmの範囲であるのが好ましく、10〜50μmの範囲であるのがより好ましい。
電解フィルドめっき液は、一般に硫酸銅めっき浴中にめっき成長を抑制するめっき抑制剤と、めっき成長を促進するめっき促進剤とを添加したものである。
めっき抑制剤は、物質の拡散則に伴い、ビアホール用穴の内部には吸着し難く、基板表面には吸着し易いことを応用して、ビアホール用穴の内部と比較して基板表面のめっき成長速度を遅くすることで、ビアホール用穴の内部を電解フィルド銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき抑制剤としては、ポリアルキレングリコールなどのポリエーテル化合物、ポリビニルイミダゾリウム4級化物、ビニルピロリドンとビニルイミダゾリウム4級化物との共重合体などの窒素含有化合物などを用いることができる。
めっき促進剤は、ビアホール用穴内の底面、側面、基板表面に、一様に吸着し、続いて、ビアホール用穴の内部ではめっきの成長に伴い、表面積が減少していき、ビアホール用穴内の促進剤の分布が密になることを利用して、ビアホール用穴の内部のめっき速度が基板表面のめっき速度より速くなり、ビアホール用穴の内部を電解フィルド銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルド銅めっき層を形成する効果があるといわれている。めっき促進剤としては、3−メルカプト−1−プロパンスルホン酸ナトリウムもしくは2−メルカプトエタンスルホン酸ナトリウムで表される硫黄化合物、もしくはビス−(3−スルフォプロピル)−ジスルファイドジソディウム等で表される硫黄化合物を用いることができる。これらめっき促進剤は、ブライトナー(光沢剤)と呼ばれる銅めっき液に添加する添加物の一種でもある。
上記めっき抑制剤やめっき促進剤は、1種、もしくは2種以上を混合して用いる。これらの水溶液の濃度は特に限定されないが、数質量ppm〜数質量%の濃度で用いることができる。
以下、本発明の一実施形態の多層配線基板の製造方法を、図1〜図3を用いて説明する。
まず、図1の工程(1−1)に示すように、内層配線1を形成した内層材2に、プリプレグ3とその上層に上層配線10用の銅箔4とを積層一体化し、その上層配線10用の銅箔4に黒化処理層8を設けた後、図1の工程(1−2)に示すように、ダイレクトレーザ加工によりビアホール用穴5を設ける。ビアホール用穴5の開口部(金属箔4の開口部)に上層配線10用の銅箔4の飛び出し12が生じ、この上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁18との間に下方空間13が形成される。この銅箔4の飛び出し量(飛び出しの長さ)は、3〜10μmである。また、上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁18との間に形成される下方空間13の中でも、上層配線10用の銅箔4の飛び出し12の裏面近傍の領域には、直下部17が形成される。なお、本実施の形態では、内層材2と上層配線10用の銅箔4を接着する絶縁層3として、ガラス繊維等の補強基材を有する樹脂フィルムであるプリプレグ3を用いたが、このプリプレグ3以外に、一般の多層配線基板に用いられる、補強基材を有しない高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等の樹脂フィルムを用いることができる。また、本実施の形態では、上層配線10用の金属箔4として銅箔4を用いたが、これ以外にも、多層配線基板の材料として用いられるニッケル箔、アルミニウム箔、これらの複合箔等を用いることができる。また、絶縁層3と金属箔4としては、銅箔4上に補強基材を有する樹脂フィルム又は補強基材を有しない樹脂フィルムが配置された、片面銅箔付樹脂フィルムを用いて形成してもよい。
配線形成した内層材にプリプレグとその上層に銅箔とを積層一体化する方法は、内層材とプリプレグ、銅箔を積層プレスする方法や、内層材に片面銅箔付樹脂フィルムをラミネートとする方法を用いる。絶縁層の厚みは、10〜100μm程度、望ましくは20〜60μmがよく、銅箔の厚みは、3〜12μmである。
本実施の形態では、絶縁層としてプリプレグを用いるので、この場合の片面銅箔付樹脂フィルムは、銅箔上にプリプレグ(補強基材を有する樹脂フィルム)を配置した構成のものである。絶縁層として、プリプレグ以外の補強基材を有しない樹脂フィルムを用いる場合は、銅箔上に補強基材を有しない高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等の樹脂フィルムが配置されたものを用いる。
片面銅箔付樹脂フィルムの作製に用いる銅箔、樹脂組成物(樹脂ワニス)は、一般の多層配線基板に用いられるものと同様のものを用いる。例えば、樹脂組成物(樹脂ワニス)を、銅箔上にキスコーター、ロールコーター、コンマコーター等を用いて塗布するか、あるいは樹脂組成物をBステージ状態(半硬化状態)のフィルム状にした樹脂フィルムを、銅箔上にラミネートして行う。樹脂組成物(樹脂ワニス)を銅箔上に塗布した場合は、樹脂ワニスをBステージ状態(半硬化状態)にするため、加熱ならびに乾燥させる。この条件は、100〜200℃の温度で1〜30分とするのが適当であり、加熱、乾燥後の樹脂組成物(樹脂ワニス)中における残留溶剤量は、0.2〜10質量%程度が適当である。フィルム状の樹脂を金属箔にラミネートする場合は、50〜150℃、0.1〜5MPaの条件で真空あるいは大気圧の条件が適当である。
上層配線層用の銅箔上に形成する黒化処理層は、一般の多層配線基板において、銅箔と絶縁層との接着のために形成される公知のもので形成できる。このような黒化処理層としては、酸化銅処理やエッチングにより銅箔の表面に凹凸を形成することで形成するものが挙げられる。
また、ビアホール用穴の形成に用いることができるレーザとしては、COやCO、エキシマ等の気体レーザやYAG等の固体レーザがある。COレーザが容易に大出力を得られ、また近年開発が進んでいるダイレクトレーザ工法によれば、直径50μm以下のビアホール用穴の加工も可能である。
次に、図1の工程(1−3)に示すように、塩化鉄第二鉄水溶液や過硫酸ナトリウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上記の上層配線10用の銅箔4の厚さが、1〜5μm程度になるまでハーフエッチングする。この処理により、銅箔4の上に形成された黒化処理層8は除去される。また、ビアホール15に底部19がエッチングされ、凹み14が発生する。この凹み14量(エッチング量)を確保することにより、ビアホール15の底部19のレーザ加工残渣を除去することができ、信頼性を確保することができる。
次に、デスミア処理を行ってビアホール用穴5の底にある樹脂残渣を取り除いた後、図2の工程(2−1)に示すように、銅箔4上及びビアホール用穴5の内部に触媒核を付与後、無電解銅めっき層6を形成する。例えば、触媒核の付与には、パラジウムイオン触媒であるアクチベーターネオガント(アトテック・ジャパン株式会社製、商品名。「ネオガント」は登録商標。)やパラジウムコロイド触媒であるHS201B(日立化成株式会社製、商品名)を使用する。本実施の形態における上記パラジウム触媒の銅箔4上への吸着量は0.03〜0.6μg/cmの範囲であり、更に望ましくは、0.05〜0.3μg/cmの範囲である。パラジウム触媒を吸着させる際の処理温度は、10〜40℃が好ましい。処理時間をコントロールすることにより、パラジウム触媒の銅箔4上への吸着量をコントロールすることができる。
また、無電解銅めっき層の形成には、CUST2000(日立化成株式会社製、商品名。「CUST」は登録商標。)やCUST201(日立化成株式会社製、商品名)等の市販の無電解銅めっき液が使用できる。これらの無電解銅めっき液は、硫酸銅、ホルマリン、錯化剤、水酸化ナトリウムを主成分とする。無電解銅めっき層の厚さは、次の電解フィルド銅めっき層を形成するための給電を行うことができる厚さであればよく、0.1〜5μmの範囲で、より好ましくは0.5〜1.0μmの範囲である。
次に、図2の工程(2−2)に示すように、無電解銅めっき層6を形成した上に、ビアホール用穴5を完全に穴埋めしない程度の一段目の電解フィルド銅めっき層7を形成する。詳細には、一段目の電解フィルド銅めっき層7が下方空間13を充填し、ビアホール15の内部の直径20が、開口部(金属箔4の開口部に一段目の電解フィルドめっき層6が形成されて最も狭くなった個所の開口部)の直径21と同等以上になる状態とする。特に、一段目の電解フィルド銅めっき層7が下方空間13を充填し、ビアホール15の内部の直径20が、開口部(金属箔4の開口部に一段目の電解フィルドめっき層6が形成されて最も狭くなった個所の開口部)の直径21より大きい蛸壺状であれば、より好ましい。電解フィルド銅めっき層7の厚さは、上層配線用の銅箔4上の電解フィルド銅めっき層7の厚さよりも、ビアホール用穴5内の底面の電解フィルド銅めっき層7の厚さが厚くなり、上層配線用の銅箔4上の厚さとしては、1.0〜5.0μmの範囲で、ビアホール用穴5内の底面の厚さとして、1〜20μmの範囲程度に設ける。このような、電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、4〜20分程度である。
次に、図6に示すように、一段目の電解フィルド銅めっきの電流密度を、一段目の電解フィルド銅めっきの途中で、一旦0.3A/dmに低下させ、電流密度を低下させた電解フィルドめっきを約1分間行う。これによって、下方空間に形成される電解フィルドめっき層に吸着していためっき促進剤を離れさせることができる。この電流密度を低下させた電解フィルドめっきを行う時間、即ち、電解フィルド銅めっきの電流密度を一旦低下させたまま保持する時間は、1秒以上であれば、めっき促進剤を離れさせる効果を有するが、10分以内であれば、電解フィルド銅めっきの作業効率をあまり低下させずに済むため好ましい。この一旦電流密度を低下させる直前のビアホール15の断面形状は、図2の工程(2−2)に示すように、上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁18との間に形成された下方空間13が、一段目の電解フィルド銅めっき層7で充填されるようにする。本実施の形態では、ビアホール15の内部の直径20が、開口部の直径21より大きい蛸壺状になっている。このように、一段目の電解フィルドめっき層7を形成した後のビアホール15の断面形状が、一段目の電解フィルドめっき層7が下方空間13を充填し、ビアホール15の内部の直径20が、開口部の直径21より大きい蛸壺状になっていることにより、銅箔4の直下部17に対応するビアホール用穴5の開口部はめっき抑制剤が吸着しやすく、一方、ビアホール用穴5の内部はめっき促進剤が吸着しやすくなる。
次に、図6に示すように、電解フィルドめっきの電流密度を再び1.0A/dmに増加させ、二段目の電解フィルド銅めっきを行う。図2の工程(2−3)に示すように、電解フィルドめっきの電流密度を再び増加させた後の二段目の電解フィルドめっきでは、直下部17を起点とする二段目の電解フィルドめっき層9の成長が抑制されるので、二段目の電解フィルドめっき層9がビアホール用穴5の開口部を塞いでしまうことなく、ビアホール用穴5の内部に優先的に二段目の電解フィルドめっき層9が形成される。したがって、絶縁層3厚と同程度の径を有するビアホール用穴5に対しても、二段目の電解フィルドめっき層9のめっきボイドを抑制することが可能になる。この二段目の電解フィルド銅めっき層9により、ビアホール用穴5の内部が完全に穴埋めされ、上層配線10となるビアホール用穴5上の部分とビアホール用穴5以外の部分とが平坦になる。二段目の電解フィルドめっき層9には、通常の多層配線基板で使用されるフィルドビア用硫酸銅電気めっきが使用でき、一段目の電解フィルド銅めっき層7を形成したときの電解フィルドめっき液でもよいし、異なっても構わない。一段目の電解フィルド銅めっき層7と二段目の電解フィルド銅めっき層9の形成に使用する電解フィルド銅めっき液が同じであれば、同じ電解フィルド銅めっき液に浸漬した状態のままで、一段目の電解フィルド銅めっき、電流密度を低下させた電解フィルド銅めっき及び二段目の電解フィルド銅めっきを形成できるため、作業性がよい。二段目の電解フィルドめっき層9の厚さは、配線として使用でき、なおかつビアホールを導体金属で埋め込むことができればよく、上層配線用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、1〜100μmの範囲であることが好ましく、10〜50μmの範囲である事がより好ましい。このような、電解フィルド銅めっきの条件は、1.0A/dmの電流密度で4〜400分程度、好ましくは40〜200分程度である。一般に、電解フィルド銅めっきではビアホール用穴の底部に表面よりも厚く銅が析出するため、二段目の電解フィルド銅めっき9をビアホール用穴の内部に埋めこむ際のアスペクトが低減する。
なお、本実施の形態では、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが二段階に分けて行われているが、ビアホール用穴の穴埋めは二段階に限定されず、二段階以上に分けて行なってもよい。二段階以上に分けて、ビアホール用穴の穴埋めを行なう場合、二段階目以降のそれぞれの電解フィルドめっき層の形成の前に、電解フィルド銅めっきの電流密度を一旦低下させることで、よりボイドの抑制が容易になる。
次に、図3の工程(3−1)に示すように、ドライフィルムレジスト等を使用して、エッチングレジスト11を形成する。ビアホール用穴5上と上層配線10となるべき個所以外からは、現像によってエッチングレジスト11を取り除く。
次に図3の工程(3−2)に示すように、上層配線10以外の部分をエッチング除去した後、図3の工程(3−3)に示すように、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてエッチングレジスト11の剥離を行い、上層配線10を形成する。以上示した方法により、内層配線1と上層配線10の2層の配線よりなる多層配線基板が完成する。さらに多層の配線を有する多層配線基板を作製する場合は、この多層配線基板の上層配線10の表面を粗面化等し、この上層配線10の上に形成される絶縁層(図示しない。)との密着性を向上させながら、プリプレグとその上層に上層配線用の銅箔とを積層等して作製する。
以下、本発明を実施例に基づいて説明するが、本発明は、本実施例に限定されない。
(実施例1)
まず、図1の工程(1−1)に示すように、内層配線1を形成した内層材2に、絶縁層3となる樹脂フィルムの厚みが30μmで、上層配線10用の銅箔4となる銅箔4の厚みが5μmの片面銅箔付樹脂フィルムを、120℃、2MPaの条件で真空ラミネートした。次に、この上層配線10用の銅箔4の表面に、厚さ0.3〜0.5μmの黒化処理層8を形成した後、図1の工程(1−2)に示すように、COレーザによるダイレクトレーザ工法により、直径30μmのビアホール用穴5を加工した。つまり、このビアホール用穴5は、深さが、樹脂フィルムの厚さ(30μm)と銅箔4の厚さ(5μm)を合わせた35μmであり、銅箔4の開口部の直径が35μmであった。このため、アスペクト比は、約1.0であった。ビアホール用穴5の開口部に上層配線10用の銅箔4の飛び出し12が生じ、この上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁18との間に下方空間13が形成した。銅箔4の飛び出し量は、ビアホール用穴5の片側で約8μmであった。また、上層配線10用の銅箔4の飛び出し12とビアホール用穴5の内壁との間に形成される下方空間13の中でも、上層配線10用の銅箔4の飛び出し12の裏面近傍の領域には、直下部17が形成した。
次に、図1の工程(1−3)に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上層配線10用の銅箔4の黒化処理層8を取り除くために、銅箔4の厚さが2〜3μmになるまでハーフエッチングした。
次に、デスミア処理を行ってビアホール底に付着した樹脂を取り除いた。そして、図2の工程(2−1)に示すように、銅箔4上及びビアホール用穴5の内部に、パラジウムコロイド触媒であるHS201B(日立化成株式会社製、商品名)を使用して触媒核を付与後、CUST2000(日立化成株式会社製、商品名。「CUST」は登録商標。)を使用して、厚さ0.5μmの電解フィルド銅めっきの下地となる無電解銅めっき層6を形成した。
次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、市販の直流電解めっき液CU−BRITE VFIV(株式会社JCU製、商品名)を用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分である。このとき、一段目の電解フィルド銅めっき層7を形成したビアホール15の断面形状は、一段目の電解フィルドめっき層7が下方空間13を充填し、ビアホール15の内部の直径20が、開口部の直径21より大きい蛸壺状であった。
次に、電解フィルド銅めっきの電流密度を一旦低下させるため、一度整流器の電源を切って0A/dmとしたまま、1分後放置し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このときの二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままであった。
次に、図3の工程(3−1)に示すように、ドライフィルムレジストであるSL−1229(日立化成株式会社、商品名)を使用して、厚さ29μmのエッチングレジスト11を形成する。ビアホール用穴5上と上層配線10となるべき個所以外からは、エッチングレジスト11を取り除く。次に、図3の工程(3−2)に示すように、上層配線10以外の銅をエッチング除去した後、図3の工程(3−3)に示すように、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いて、エッチングレジスト11の剥離を行い、上層配線10を形成した。
(実施例2)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、実施例1と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.3A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例3)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解めっき液には、実施例1と同じものを用いた。このときの一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約80分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例4)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては2μm、ビアホール用穴5内の底面19の厚さとして2〜15μmの一段目の電解フィルド銅めっき層7を形成する。電解めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約8分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、18μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.5A/dmの電流密度で、約56分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(実施例5)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図2の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては1μm、ビアホール用穴5内の底面19の厚さとして1〜7μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルドめっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約4分であった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図2の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、19μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約84分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(比較例1)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図5の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては20μmの一段目の電解フィルド銅めっき層7を、1段階で形成した。電解フィルド銅めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約88分であった。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
(比較例2)
実施例1と同様にして、図1の工程(1−1)〜、図2の工程(2−1)までを進めた。次に、図4の工程(2−2)に示すように、上層配線10用の銅箔4上の厚さとしては0.5μm、ビアホール用穴5内の底面19の厚さとして0.5〜3μmの一段目の電解フィルド銅めっき層7を形成する。電解フィルド銅めっき液には、実施例1と同じものを用いた。このとき、一段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約2分であった。このとき、一段目の電解フィルド銅めっき層7を形成したビアホール15の断面形状は、一段目の電解フィルド銅めっき層7が下方空間13を充填していなかった。
次に、電解フィルド銅めっきの電流密度を1.0A/dmから0.5A/dmに落とし、1分間保持したまま、電解フィルド銅めっきを継続し、その後、連続して図4の工程(2−3)に示すように、上層配線10用の銅箔4及び一段目の電解フィルド銅めっき層7上の厚さとしては、19.5μmの二段目の電解フィルド銅めっき層9により、ビアホール15の充填を行った。このとき、二段目の電解フィルド銅めっきの条件は、1.0A/dmの電流密度で、約86分であった。この間、基板は電解フィルド銅めっき液に浸漬したままとした。次に、実施例1と同様にして、図3の工程(3−1)から(3−3)までを進めた。
表1に、実施例1〜5及び比較例1、2において、ビアホールの断面を顕微鏡で観察することにより、めっきボイドの発生頻度をまとめた。実施例1〜4では、ボイド発生頻度が0%で、ビアホール用穴を充填することができた。実施例5では、6.5%のボイド発生率であり、ほぼビアホール用穴を充填することができた。一方、比較例1では、ボイド発生がほぼ100%となった。比較例2では、75%のボイド発生率であった。また、電解フィルド銅めっきの途中で、一旦電流密度を低下させた実施例1〜5及び比較例2では、一段目の電解フィルド銅めっき層と二段目の電解フィルド銅めっき層との間に筋が観察された。この筋によって、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を識別することができ、その結果、実施例1〜5のビアホールの断面形状は、一段目の電解フィルド銅めっき層が下方空間を充填し、ビアホールの内部の直径が、開口部の直径より大きい蛸壺状であることが確認できた。一方、比較例1のビアホールの断面形状は、一段目の電解フィルド銅めっき層と二段目の電解銅めっき層との境界を表す筋は観察されず、直下部を起点とする下方空間の電解フィルド銅めっき層が、ビアホールの内部のそれ以外の箇所よりも厚く成長し、ボイドを残したまま開口部を塞いでいることがわかった。また、比較例2のビアホールの断面形状は、一段目の電解フィルド銅めっき層が、下方空間を充填しておらず、このために、比較例1と同様に、二段目の電解フィルド銅めっき層が、直下部を起点とする下方空間で厚く成長し、ボイドを残したまま開口部を塞いでいることがわかった。
Figure 0006350062
1.内層配線
2.内層材
3.プリプレグ又は絶縁層
4.金属箔又は銅箔
5.ビアホール用穴
6.無電解めっき層又は無電解銅めっき層
7.一段目の電解フィルドめっき層又は一段目の電解フィルド銅めっき層
8.黒化処理層
9.二段目の電解フィルドめっき層又は二段目の電解フィルド銅めっき層
10.上層配線
11.エッチングレジスト
12.金属箔の飛び出し
13.下方空間
14.凹み
15.ビアホール又は層間接続
16.ボイド
17.直下部
18.内壁
19.底部又は底面
20.(内部の)直径
21.(開口部の)直径

Claims (6)

  1. 内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、コンフォーマル工法又はダイレクトレーザ工法を用いて、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴と、このビアホール用穴の開口部に形成される上層配線用の金属箔の飛び出しと、この金属箔の飛び出しと前記ビアホール用穴の内壁との間に形成される下方空間と、を設ける工程(1)と、
    前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程(2)と、
    前記上層配線用金属箔と、当該上層配線用金属箔上の前記電解フィルドめっき層とを配線形成して、上層配線を形成する工程(3)と、を有する多層配線基板の製造方法であって、
    前記工程(2)における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させ、再び増加させて行われる多層配線基板の製造方法。
  2. 請求項1において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホールの断面形状が、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、ビアホールの内部の直径が開口部の直径と同等以上になっているときである多層配線基板の製造方法。
  3. 請求項1又は2において、前記工程(2)における、電解フィルドめっきの電流密度を一旦低下させるタイミングが、ビアホール用穴の開口部に形成された上層配線用の金属箔の飛び出しと前記ビアホール用穴の内壁との間の下方空間を電解フィルドめっきが充填し、かつ、めっきボイドが形成される前である多層配線基板の製造方法。
  4. 請求項1から3の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させる際の電流密度の低下率が、低下させる直前の50%以上である多層配線基板の製造方法。
  5. 請求項1から4の何れかにおいて、前記工程(2)における、電解フィルドめっきの電流密度を電解フィルドめっきの途中で一旦低下させた後、再び増加させる際の電流密度が、前記一旦低下させる直前の電流密度以上である多層配線基板の製造方法。
  6. 請求項1から5の何れかにおいて、ビアホール用穴が、非貫通穴である多層配線基板の製造方法。
JP2014147754A 2013-10-09 2014-07-18 多層配線基板の製造方法 Active JP6350062B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014147754A JP6350062B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法
US15/027,784 US9648759B2 (en) 2013-10-09 2014-09-24 Multilayer wiring board and method for manufacturing same
PCT/JP2014/075255 WO2015053082A1 (ja) 2013-10-09 2014-09-24 多層配線基板及びその製造方法
CN201480055473.XA CN105612820B (zh) 2013-10-09 2014-09-24 多层配线基板及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013211871 2013-10-09
JP2013211871 2013-10-09
JP2014147754A JP6350062B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015097251A JP2015097251A (ja) 2015-05-21
JP6350062B2 true JP6350062B2 (ja) 2018-07-04

Family

ID=53374411

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014147754A Active JP6350062B2 (ja) 2013-10-09 2014-07-18 多層配線基板の製造方法
JP2014147755A Active JP6350063B2 (ja) 2013-10-09 2014-07-18 多層配線基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014147755A Active JP6350063B2 (ja) 2013-10-09 2014-07-18 多層配線基板

Country Status (3)

Country Link
US (1) US9648759B2 (ja)
JP (2) JP6350062B2 (ja)
CN (1) CN105612820B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240378B2 (en) * 2014-05-16 2016-01-19 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a copper layer using physical vapor deposition
WO2018192681A1 (en) * 2017-04-20 2018-10-25 Plastic Logic Gmbh Method for manufacturing an organic photo detector arrangement
JP2019029610A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
JP2019029609A (ja) * 2017-08-03 2019-02-21 日立化成株式会社 配線基板及びその製造方法
JP6995879B2 (ja) * 2017-11-24 2022-01-17 新電元工業株式会社 検出用基板、組合体及び検出用基板の製造方法
CN111508924B (zh) 2019-01-31 2023-12-15 奥特斯奥地利科技与***技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法
JP7364383B2 (ja) * 2019-07-19 2023-10-18 株式会社 大昌電子 プリント配線板の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187793A (ja) * 1990-11-20 1992-07-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH1143797A (ja) * 1997-07-25 1999-02-16 Hideo Honma ビアフィリング方法
JP2000200975A (ja) * 1998-04-10 2000-07-18 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP3836252B2 (ja) * 1998-04-30 2006-10-25 株式会社荏原製作所 基板のめっき方法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2005019577A (ja) * 2003-06-25 2005-01-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP2008258636A (ja) 2003-11-14 2008-10-23 Hitachi Chem Co Ltd 内層導体回路処理方法
JP4290621B2 (ja) * 2004-09-01 2009-07-08 日本メクトロン株式会社 多層フレキシブルプリント基板の無電解銅メッキ方法
TWI394504B (zh) * 2005-05-31 2013-04-21 Hitachi Via Mechanics Ltd 印刷配線板之製造方法與使用該方法製出的銅箔層積板以及處理液
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP4764718B2 (ja) * 2005-12-28 2011-09-07 新光電気工業株式会社 スルーホールの充填方法
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP5247252B2 (ja) 2007-06-15 2013-07-24 メルテックス株式会社 プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
JP4620713B2 (ja) * 2007-09-28 2011-01-26 日立ビアメカニクス株式会社 プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013077809A (ja) 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077807A (ja) 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
JP2015028973A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 配線板および配線板の製造方法

Also Published As

Publication number Publication date
US20160242278A1 (en) 2016-08-18
JP2015097251A (ja) 2015-05-21
CN105612820A (zh) 2016-05-25
CN105612820B (zh) 2018-06-01
JP6350063B2 (ja) 2018-07-04
US9648759B2 (en) 2017-05-09
JP2015097252A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
JP6350062B2 (ja) 多層配線基板の製造方法
JP6350064B2 (ja) 多層配線基板の製造方法
JP6641717B2 (ja) 多層配線基板の製造方法
JP6241641B2 (ja) 多層配線基板の製造方法
JP6327463B2 (ja) 多層配線基板の製造方法
JP2010153628A (ja) 多層配線基板の製造方法
JP5357682B2 (ja) 多層プリント配線板の製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
WO2015053082A1 (ja) 多層配線基板及びその製造方法
JP5077662B2 (ja) 多層配線基板の製造方法
JP7325000B2 (ja) 表面処理銅箔、並びに、それを用いた銅張積層板、樹脂付銅箔および回路基板
JP2019029610A (ja) 配線基板及びその製造方法
KR20110004588A (ko) 인쇄회로기판 및 그 제조방법
JP2009188363A (ja) 多層プリント配線板及びその製造方法
KR20120009114A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2008010517A (ja) プリプレグとフレキシブルリジット配線板の製造方法
JP2015220393A (ja) 回路形成用支持基板、それを用いたプリント配線板、及びその製造方法
JP2010109320A (ja) 多層プリント配線板の製造方法及び多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R151 Written notification of patent or utility model registration

Ref document number: 6350062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250