JP6341837B2

JP6341837B2 - 配線基板

Info

Publication number: JP6341837B2
Application number: JP2014224596A
Authority: JP
Inventors: 和重秋田; 勝行松田; 和樹平岩; 一大澤; 圭輔宮崎; 一作西村; 啓介中嶋
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2014-11-04
Filing date: 2014-11-04
Publication date: 2018-06-13
Anticipated expiration: 2034-11-04
Also published as: JP2016092196A

Description

本発明は、絶縁材からなる基板本体の表面上や、該基板本体の表面および裏面の少なくとも一方に開口するキャビティ内に、同種または異種である複数の電子部品を互いに電気的に独立して実装可能とする配線基板に関する。

例えば、セラミック多層基板の表面に開口するキャビティ内に全固体二次電池を搭載し、上記セラミック多層基板の裏面に開口するキャビティ内にリアルタイムクロックＩＣを搭載し、該リアルタイムクロックＩＣと上記全固体二次電池とを上下２つのキャビティの底面同士間を貫通する内部導体を介して導通すると共に、各キャビティの開口部を個別に封止部材によって封止するリアルタイムクロックモジュールが提案されている（例えば、特許文献１参照）。
上記リアルタイムクロックモジュールによれば、補助電源の液漏れによるリアルタイムクロックＩＣの精度低下や損傷を防げると共に、当該リアルタイムクロックモジュールを小型化することも可能となる。

しかし、前記リアルタイムクロックモジュールのように、同じセラミック多層基板に設けた２つのキャビティに、異なる電子素子を互いに導通させて個別に搭載した後、各キャビティの開口部を封止部材により封止すると、個々の電子素子の搭載時における搭載不良や、個々のキャビティの封止不良が生じることがある。
例えば、２つ目に搭載する電子素子が搭載不良、あるいは封止不良となった場合、既に１つ目に適正に搭載し且つ封止した電子素子も不良品となるため、コスト高になる。しかも、複数のキャビティに個別に搭載した複数の電子素子が互いに導通するため、一方の電子素子の不良により、他方の正常な電子素子まで使用できなくなる場合も生じる。更に、複数のキャビティごとの開口部を封止部材により封止するため、全体の組み立て工数が増加し且つコスト高を招来し易くなる、などという問題があった。

特開２０１１−２５７１３９号公報（第１〜９頁、図１〜６）

本発明は、背景技術で説明した問題点を解決し、絶縁材からなる基板本体の表面上、あるいは該基板本体の表面および裏面の少なくとも一方の開口するキャビティ内ごとに、複数の電子部品を少ない工数および低コストにより精度良く確実に実装できると共に、小型化も容易な配線基板を提供する、ことを課題とする。

課題を解決するための手段および発明の効果

本発明は、前記課題を解決するため、絶縁材からなる基板本体の表面上、あるいは該基板本体の表面および裏面の少なくとも一方の開口するキャビティ内ごとに、追って個別に実装する複数の電子部品を、上記基板本体内においては互いに電気的には接続しない、ことに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、絶縁材からなり、平面視が矩形状の表面および裏面と、該表面と裏面との間に位置する四辺の側面とを有する基板本体と、該基板本体の表面および裏面の少なくとも一方に開口し、且つ底面とその周辺から垂設した側壁とからなるキャビティと、上記基板本体の裏面に形成された複数組の裏面電極と、上記基板本体の表面および上記キャビティの底面に形成された複数の実装用電極と、を備える配線基板であって、上記基板本体の厚み方向に沿って形成され、該基板本体の表面、あるいは上記キャビティの底面に形成された複数の実装用電極と基板本体の裏面に形成された１組の裏面電極との間を導通する第１導通経路と、上記基板本体の表面、あるいは上記キャビティの底面に形成された複数の実装用電極と上記基板本体の裏面に形成された他の組の裏面電極との間を導通する第２導通経路とが、互いに電気的に独立していると共に、上記基板本体の表面における電子部品の実装領域あるいは該表面に開口する第１キャビティと、該基板本体の裏面に開口する第２キャビティとは、平面視において少なくとも両者の一部が重複している、ことを特徴とする。

これによれば、前記基板本体の表面、あるいは前記キャビティの底面の何れかに形成された複数の実装用電極と基板本体の裏面に形成された１組の裏面電極との間を導通する第１導通経路と、上記基板本体の表面、あるいは上記キャビティの底面の何れかに形成された複数の実装用電極と上記基板本体の裏面に形成された他の組の裏面電極との間を導通する第２導通経路とが、互いに電気的に独立して形成されている。そのため、以下の効果（１）〜（３）を発揮できる。
（１）前記基板本体の表面や、基板本体の表面および裏面の少なくとも一方に開口したキャビティの底面に形成された複数の実装用電極に対し、それぞれ追って電子部品を個別に実装しても、個々に実装不良や性能不良の検査が確実にできる。
（２）実装される電子部品同士が互いに性能不良などの電気的な悪影響を与えないので、精度良く実装することができ且つコスト高を抑制することができる。
（３）同種または異種である複数の電子部品を同じ基板本体に実装するため、本配線基板全体の小型化も容易となる。
しかも、前記基板本体の表面における電子部品の実装領域あるいは該表面に開口する第１キャビティと、該第１キャビティの底面あるいは基板本体の裏面に開口する第２キャビティとは、平面視において互いに重複しているか、少なくとも一部が重複している。そのため、平面視における基板本体全体のサイズを抑制して、該基板本体の小型化を一層図ることができる（前記効果（３））。
上記の各電子部品は、予め、電子素子を封止したものである。

尚、前記基板本体を形成する絶縁材は、セラミックまたは樹脂である。該セラミックには、例えば、アルミナ、窒化アルミニウム、ムライトなどの高温焼成セラミック、あるいは、ガラス−セラミックなどの低温焼成セラミックが含まれ、上記樹脂には、例えば、エポキシ系樹脂などが含まれる。
また、前記基板本体は、平坦なセラミック層または樹脂層と、これらの表面側および裏面側の少なくとも一方に積層した平面視が矩形枠状のセラミック層または樹脂層とから構成される。当該基板本体には、例えば、絶縁材からなる基板本体の表面と裏面との間に複数の導通経路を併有する中継基板を適用しても良い。
更に、前記裏面電極、実装用電極、第１導通経路および第２導通経路は、前記基板本体が高温焼成セラミックからなる場合には、Ｗ、Ｍｏ、Ｃｕなどからなり、記基板本体が低温焼成セラミックあるいは樹脂からなる場合には、Ｃｕ、Ａｇなどからなるものが適用される。

また、前記第１導通経路および第２導通経路は、本配線基板が搭載されるプリント基板などのマザーボード内の回路を通じて互いに導通することが可能である。
更に、前記基板本体の表面、および前記キャビティの底面に形成された複数の被実装用電極は、それぞれ密封性を有する電子部品を実装するものである。
加えて、本発明の配線基板は、例えば、基板本体の表面、該表面に開口するキャビティの底面、および基板本体の裏面に開口するキャディの底面に、それぞれ複数の実装用電極が形成され、これらの実装用電極と、基板本体の裏面に形成された３組の複数ずつの裏面電極との間を、電気的に互いに独立した第１〜第３導通経路を介して電気的に接続した形態としても良く、同様にして、４箇所以上の実装領域と、４つ以上の導通経路とを併有する形態とすることも可能である。

また、本発明には、前記基板本体の表面、および前記キャビティの底面に形成された複数の実装用電極に実装される電子部品は、電池あるいはキャパシタである、配線基板（請求項２）も含まれる。
これによれば、前記効果（１）〜（３）に加え、本配線基板が搭載されるプリント基板などのマザーボードの表面上に別途搭載され且つ半導体素子を実装した別の配線基板やパワーモジュールなどに対して、必要な電力を個別に供給をできる（効果（４））。
尚、前記電池やキャパシタも、予め、電子素子を封止した電子部品である。

尚、前記基板本体の表面における電子部品の実装領域あるいは第１キャビティは、平面視で第２キャビティの全体を一部に含んで重複する形態であっても良い。
また、前記電子素子が密止されている電子部品には、例えば、電池、電気二重層キャパシタ（蓄電池）装置、水晶振動子装置、あるいは圧電素子装置なども含まれる。

また、本発明には、前記基板本体の表面、および前記キャビティの底面に形成された複数の実装用電極は、該表面および底面の少なくとも一箇所において、同種または異種である複数の電子部品を実装することが可能である、配線基板（請求項３）も含まれる。
これによれば、前記効果（１）〜（３）などに加え、互いに同様な電池あるいはキャパシタ同士を実装したり、例えば、電気二重層キャパシタと圧電素子とを実装するなど、任意の組み合わせで複数の電子部品を実装できる（効果（５））。

加えて、本発明には、前記第１導通経路および第２導通経路は、前記基板本体の表面と裏面との間、該基板本体の表面に開口する前記キャビティの底面と基板本体の裏面との間、該基板本体の裏面に開口するキャビティの底面と基板本体の裏面の間を貫通するビア導体と、あるいは、上記基板本体の表面の周辺側から該基板本体の側面を経て該基板本体の裏面の周辺側に至る側面導体の何れかを含んで構成されている、配線基板（請求項４）も含まれる。
これによれば、前記第１導通経路および第２導通経路は、前記基板本体内部の厚み方向に沿った全部を貫通するビア導体、または上記基板本体の側面の厚み方向の全部に沿って形成した側面導体により構成されている。あるいは、基板本体内部の一部を貫通するビア導体を含むか、または上記基板本体の側面の厚み方向に沿った一部に形成した側面導体を含んで形成されている。そのため、上記第１導通経路および第２導通経路を、互いに短絡させず、電気的に独立した形態として容易に形成することが可能となる。
尚、前記第１導通経路および第２導通経路は、前記ビア導体の軸方向の中間にセラミック層間に形成した内部配線層が介在した形態、あるいは、ビア導体と側面導体との間に上記内部配線層が介在した形態であっても良い。

本発明の前提となる参考形態の配線基板を示す平面図。図１中のＸ−Ｘ線の矢視にほぼ沿った垂直断面図。上記配線基板の底面図。上記参考形態の配線基板に２つの電子部品を実装した状態を示す概略図。上記参考形態の配線基板の応用形態である配線基板の概略を示す垂直断面図。本発明による一形態の配線基板の概略を示す垂直断面図。本発明の異なる形態の配線基板の概略を示す垂直断面図。本発明の更に異なる形態の配線基板の概略を示す垂直断面図。

以下において、本発明を実施するための形態について説明する。
図１は、本発明の前提となる参考形態の配線基板１ａを示す平面図、図２は、図１中のＸ−Ｘ線の矢視にほぼ沿った垂直断面図、図３は、配線基板１ａの底面図、図４は、２つの電子部品２４，２６を実装した状態を示す概略図である。
上記配線基板１ａは、図１〜図３に示すように、全体が板状で表面３および裏面４を有する基板本体２ａと、該基板本体２ａの表面３に開口するキャビティＣ１と、上記基板本体２ａの裏面４に形成された２組で複数ずつの裏面電極８，９と、上記表面３に形成された一対の実装用電極１０と、上記キャビティＣ１の底面６に形成された４個（複数）の実装用電極１２と、を備えている。
上記基板本体２ａの表面３に形成された一対の実装用電極１０と、基板本体２ａの裏面４に形成された１組の裏面電極８とは、第１導通経路Ｌ１を介して導通されている。一方、上記キャビティＣ１の底面６に形成された複数の実装用電極１２と、基板本体２ａの裏面４に形成された他の組の裏面電極９とは、第２導通経路Ｌ２を介して導通されている。そして、上記第１導通経路Ｌ１と第２導通経路Ｌ２とは、互いに電気的に独立している。

前記基板本体２ａは、例えば、アルミナなどの高温焼成セラミックからなるセラミック層ｃ１〜ｃ５を一体に積層したもので、平面視が長方形（矩形）状の表面３および裏面４と、かかる表面３と裏面４との間に位置する四辺の側面５とを有する。図示のように、隣接する側面５同士間のコーナ部ごとには平面視で円弧形の円弧壁５ａが形成され、短辺の側面５ごとの中間および長辺の側面５ごとの中間には、底面視が半楕円形状である凹部５ｂをセラミック層ｃ２〜ｃ５の厚み方向に沿って１個ずつあるいは２個ずつ形成されている。尚、上記円弧壁５ａと凹部５ｂとは、複数の基板本体２ａを平面視で縦横に併設していた製造時の多数個取り基板の形態において、隣接する４個の基板本体２ａの各コーナ部に穿設した円形の貫通孔を４等分し、あるいは、隣接する２個の基板本体２ａの境界（切断面）に沿って穿設した楕円形の貫通孔を２等分した跡が残ったものである。

また、図１，図２に示すように、前記基板本体２ａの表面３の中央側に開口するキャビティＣ１は、平面視が長方形（矩形）状で且つ各コーナがカーブした底面６と、該底面６の周辺から表面３側に垂設した側壁７とからなる。
更に、図３に示すように、前記基板本体２ａの裏面４には、底面視で、該裏面４で対向する一対の短辺側に比較的大きな矩形状を呈する一対で１組の裏面電極８と、上記裏面４で対向する一対の長辺側に比較的小さな矩形状を呈する二対で１組（他の組）の裏面電極９とが形成されている。
また、図１に示すように、前記基板本体２ａの表面３であって前記キャビティＣ１を挟んで対向する一対の短辺側には、平面視で比較的大きな長方形（矩形）状を呈する一対で１組の実装用電極１０が形成され、上記キャビティＣ１の底面６には、該底面６のコーナ側ごとに平面視が正方形（矩形）状を呈する４個で１組（他の組）の実装用電極１２が形成されている。
尚、一対の実装用電極１０の外形に沿って基板本体２ａの表面３に形成される実装領域は、平面視で前記キャビティＣ１の全部を含む形態にて重複している。

更に、前記第１導通経路Ｌ１は、図２中の左右に示すように、図２で左側の実装用電極１０と裏面電極８との間を導通するため、セラミック層ｃ１〜ｃ５を厚み方向に沿って貫通するビア導体１１と、図２で右側の実装用電極１０と右側の裏面電極８との間を導通するため、セラミック層ｃ１を貫通するビア導体１１、該ビア導体１１の下端に接続し且つセラミック層ｃ１，ｃ２間に形成された内部配線層１４、および該配線層１４の外端に上端が接続し且つ下端が右側の実装用電極１０に接続するよう前記凹部５ｂの内壁面に沿って形成された側面導体１３との２種類の導通経路を含有している。
加えて、前記第２導通経路Ｌ１は、図２，図４の中央側にて破線で示すように、前記キャビティＣ１の底面６に形成された４個の実装用電極１２と、４個の前記裏面電極８との間を個別に導通するため、セラミック層ｃ４を貫通するビア導体１６、セラミック層ｃ４，ｃ５間に形成された内部配線層１４、および前記凹部５ａごとの内壁面に形成された側面導体１５からなる４つの導通経路を有する。
尚、前記裏面電極８，９、実装用電極１０，１２、ビア導体１１，１６、内部配線層１４、および側面導体１３，１５は、主にＷ、Ｍｏ、Ａｇなどからなるが、前記セラミック層ｃ１〜ｃ５がガラス−セラミックなどの低温焼成セラミックあるいはエポキシなどの樹脂からなる場合には、主にＡｇ、Ｃｕなどからなる。

図４は、前記配線基板１ａにおいて、基板本体２ａの表面３上に電気二重層キャパシタ（電子素子を封止した電子部品、以下も同じ）２４を実装し、前記キャビティＣ１内に水晶振動子（電子部品）２６を実装した状態を示す。具体的な実装方法は、先にキャビティＣ１の底面６に位置する４個の実装用電極１２ごとの上方にＡｇロウなどからなるロウ材１７を介して水晶振動子２６を実装した後、上記実装用電極１２ごとと前記第２導通経路Ｌ２を介して導通する裏面電極９，９間に通電して、上記水晶振動子２６の性能の適否を検査する。次いで、上記表面３に位置する一対の実装用電極１０の上方に上記ロウ材１７を介して電気二重層キャパシタ２６をキャビティＣ１を跨ぐようにロウ材１７を介して実装した後、上記実装用電極１０ごとと前記第１導通経路Ｌ１を介して導通する裏面電極８，８間に通電して、上記電気二重層キャパシタ２６の性能の適否を検査した。
尚、上記電気二重層キャパシタ２４と水晶振動子２６とは、予め、それぞれ封止性を有しているものである。

前記のような参考形態の配線基板１ａによれば、前記基板本体２ａの表面３に形成された一対の実装用電極１０と基板本体２ａの裏面４に形成された一対で１組の裏面電極８との間を導通する第１導通経路Ｌ１と、上記表面３に開口する前記キャビティＣ１の底面６に形成された４個の実装用電極１２と基板本体２ａの裏面４に形成された４個からなる他の組の裏面電極９との間を導通する第２導通経路とＬ２が、互いに電気的に独立して形成されている。そのため、以下の効果（１）〜（５）を奏することができる。
（１）前記基板本体２ａの表面３に形成された実装用電極１０と、基板本体２ａの表面３に開口したキャビティＣ１の底面６に形成された実装用電極１２に対し、それぞれ追って前記電気二重層キャパシタ２４と水晶振動子２６とを個別に実装しても、個々に実装不良や性能不良の検査が容易で且つコスト高を抑制できる。
（２）実装される電気二重層キャパシタ２４と水晶振動子２６とが、互いに性能不良などの電気的な悪影響を与えないので、精度良く実装することができ且つコスト高を抑制できる。
（３）互いに異種の電気二重層キャパシタ２４と水晶振動子２６とを同じ基板本体２ａに平面視で重複して実装するため、配線基板２ａの小型化も容易となる。
（４）本配線基板１ａが搭載されるプリント基板などのマザーボードの表面上に別途搭載された半導体素子を実装した別の配線基板や、上記マザーボードの表面上に別途搭載されたパワーモジュールなどに対し、必要な電力を供給をできる。
（５）前記電気二重層キャパシタ２４および水晶振動子２６のように、互いに異種の電子部品を任意の組み合わせにより自在に実装することができる。

図５は、前記参考形態の配線基板１ａの応用形態である配線基板１ｂの概略を示す垂直断面図である。
上記配線基板１ｂは、図５に示すように、前記同様のセラミック層ｃ１〜ｃ７を積層してなり、前記同様の表面３、裏面４、および側面５を有する基板本体２ｂと、該基板本体２ｂの表面３に開口する前記同様の第１キャビティＣ１と、該第１キャビティＣ１の底面６ａにおける中央部に開口し且つ前記同様の底面６ｂと側面７ｂとを有する第２キャビティＣ２と、上記基板本体２ｂの裏面４に形成された２組の複数ずつの裏面電極８，９と、上記第１キャビティＣ１の底面６ａに形成された複数の実装用電極１０と、上記第２キャビティＣ２の底面６ｂに形成された複数の実装用電極１２と、を備えている。

図５に示すように、前記複数の実装用電極１０と、１組の複数の裏面電極８とは、前記セラミック層ｃ３〜ｃ７を厚み方向に沿って貫通し且つ第１導通経路Ｌ１を構成する複数のビア導体１１を介して導通している。一方、前記複数の実装用電極１２と、他の組である複数の裏面電極９とは、前記セラミック層ｃ６，ｃ７を厚み方向に沿って貫通し且つ第２導通経路Ｌ２を構成する複数のビア導体１６を介して導通している。かかる第１導通経路Ｌ１および第２導通経路Ｌ２も、互いに電気的に独立している。
図５に示すように、前記第２キャビティＣ２の底面６ｂに形成された複数の実装用電極１２の上側には、前記同様のロウ材１７を介して水晶振動子２６が実装され、前記第１キャビティＣ１の底面６ａに形成された複数の実装用電極１０の上側には、ロウ材１７を介して電気二重層キャパシタ２４が実装される。

以上のような配線基板１ｂによれば、前記効果（１）〜（５）を同様に奏し得ると共に、第１キャビティＣ１の側壁７ａおよび表面３を含むセラミック製の枠部によって、前記電気二重層キャパシタ２４を物理的に防護することもできる。
尚、前記基板本体２ｂの表面３に前記とは別個の複数の実装用電極を更に形成し、該別個の実装用電極の上に前記とは同種または異種の電子部品を前記同様にして実装すると共に、上記別個の実装用電極と前記基板本体２ｂに形成する側面導体およびその下端側に接続する外部接続端子からなる第３導通経路を更に配設することで、３個の電子部品を第１〜第３導通経路を介して互いに独立して、基板本体２ｂの裏面側に導通可能とした配線基板１ｘを提供することも可能である。

図６は、本発明による一形態の配線基板１ｃの概略を示す垂直断面図である。
上記配線基板１ｃは、図６に示すように、前記同様のセラミック層ｃ１〜ｃ３を積層してなり、前記同様の表面３、裏面４、および側面５を有する基板本体２ｃと、該基板本体２ｃの裏面４に開口し、且つ底面視が矩形状の天井面（底面）６と、該天井面６の周辺から裏面４側に垂設された側壁７とを有するキャビティＣ２と、上記基板本体２ｃの裏面４に形成された前記同様の２組で複数ずつの裏面電極８，９と、上記基板本体２ｃの表面３に形成された前記同様の複数の実装用電極１０と、上記キャビティＣ２の天井面（底面）６に形成された複数の実装用電極１８と、を備えている。

前記複数の実装用電極１０は、上記裏面４に前記同様に形成された１組の複数の裏面電極８と、第１導通経路Ｌ１のビア導体１１を介して導通されている。
一方、前記複数の実装用電極１８は、それらの外端側からセラミック層ｃ２，ｃ３間に延び出た内部配線層１９と、その外端側に接続する前記同様のビア導体１６とからなる第２導通経路Ｌ２を介して、他の組の裏面電極９と導通されている。更に、上記第１導通経路Ｌ１および第２導通経路Ｌ２も、前記同様に互いに電気的に独立している。追って、複数の実装用電極１０の上側には、電気二重層キャパシタ２４が、複数の実装用電極１８の下側には、水晶振動子２６がそれぞれ前記同様に実装される。
以上のような配線基板１ｃによっても、前記効果（１）〜（５）を同様に奏し得ることに加え、前記基板本体２ｃの厚みを可及的に薄くすることも可能となる。

図７は、本発明の異なる配線基板１ｄの概略を示す垂直断面図である。
上記配線基板１ｄは、図７に示すように、前記同様のセラミック層ｃ１〜ｃ５を積層してなり、前記同様の表面３、裏面４、および側面５を有する基板本体２ｃと、該基板本体２ｃの表面３に開口する平面視が比較的広い第１キャビティＣ１と、基板本体２ｃの裏面４に開口する底面視が比較的狭い第２キャビティＣ２と、上記第１キャビティＣ１の底面６に形成された複数の実装用電極１０と、上記第２キャビティＣ２の天井面（底面）６に形成された前記同様の複数の実装用電極１８と、上記基板本体２ｃの裏面４に形成された複数ずつの２組の裏面電極８，９と、を備えている。
尚、上記第１キャビティＣ１と第２キャビティＣ２とは、平面視において、後者の全体が前者の一部と重複している。

また、前記複数の実装用電極１０は、それらの外端側からセラミック層ｃ２，ｃ３間に延び出た内部配線層２１と、その外端側に接続する前記同様のビア導体１１とからなる第１導通経路Ｌ１を介して、１組の裏面電極８と導通されている。
一方、前記複数の実装用電極１８は、前記同様の第２導通経路Ｌ２を介して、他の組の裏面電極９と導通されている。そして、上記第１導通経路Ｌ１とおよび第２導通経路Ｌ２も、前記同様に互いに電気的に独立している。図７に示すように、追って、複数の実装用電極１０の側上には、電気二重層キャパシタ２４が、複数の実装用電極１２の下側には、水晶振動子２６が前記同様に実装される。
以上のような本発明の配線基板１ｄによっても、前記効果（１）〜（５）を同様に奏し得ることに加え、第１キャビティＣ１内と第２キャビティＣ２内ごとに個別に実装される前記のような２種類の電子部品を物理的に防護することも容易となる。

図８は、本発明の更に異なる形態の配線基板１ｅの概略を示す垂直断面図である。
上記配線基板１ｅは、図８に示すように、前記同様のセラミック層ｃ１〜ｃ４を積層してなり、前記同様の表面３、裏面４、および側面５を有する基板本体２ｅと、該基板本体２ｅの裏面４における一辺側に開口するキャビティＣ２と、上記基板本体２ｃの裏面４に形成された複数ずつの２組の裏面電極８，９と、上記基板本体２ｃの表面３に形成された複数ずつの２組の実装用電極１０，２０と、上記キャビティＣ２の天井面（底面）６に形成された複数の実装用電極２２と、を備えている。該実装用電極２２は、セラミック層ｃ２，ｃ３間に沿って延びる内部配線層２３を外側ごとに有している。
尚、基板本体２ｅの表面３に形成された複数の実装用電極１０全体の外形に沿って構成される実装領域と、基板本体２ｅの裏面４に開口するキャビティＣ２とは、平面視において、後者の全体が前者の一部と重複している。

前記実装用電極１０，２２と裏面電極８とは、第１導通経路Ｌ１を介して導通されている。即ち、第１導通経路Ｌ１は、セラミック層ｃ１，ｃ２間に位置する内部配線層１４と前記内部配線層２３、あるいは該内部配線層２３のみを中間に挟んだ複数のビア導体１１により構成されている。
一方、前記実装用電極２０と裏面電極９とは、一部に前記同様の内部配線層１４を中間に挟んだビア導体１６により構成される第２導通経路Ｌ２を介して、互いに導通されている。そして、上記第１導通経路Ｌ１および第２導通経路Ｌ２も、互いに電気的に独立している。
図８に示すように、追って、複数の前記実装用電極１０の上側には、電気二重層キャパシタ２４が、複数の前記実装用電極２２の下側には、例えば、変圧素子または平滑コンデンサ（電子部品）２５が、更に、複数の前記実装用電極２０の上側には、水晶振動子２６が前記同様にして実装される。
以上のような配線基板１ｅによっても、前記効果（１）〜（５）を同様に奏し得、更に、同じ導通経路Ｌ１に接続される２箇所以上の実装用電極ごとに複数の電子部品を個別に実装し、これらの性能同士を協業をさせることもできる。

本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記基板本体は、例えば、エポキシ系などの樹脂層を複数層一体に積層した形態としたり、あるいは該多層樹脂基板の一部にセラミック層またはメタル層を内蔵した形態としても良い。
また、前記基板本体は、例えば、前記キャビティを有し、且つ前記のような複数のビア導体を表面と裏面との間に並列して貫通する中継基板を適用しても良い。
更に、前記キャビティは、前記基板本体の表面および裏面の少なくとも一方に複数個を併設した形態としたり、上記基板本体の裏面に底面視のサイズが大小のキャビティを２段以上厚み方向に沿って連続して併設した形態としても良い。

また、前記第１および第２導通経路は、互いに接続しない内部配線層と側面導体とからなる形態としても良い。このうち、側面導体は、基板本体の側面に設けた凹部の内壁面に形成する形態に限らず、該側面に直に形成した形態でも良い。
更に、前記実装用電極に実装される電子部品は、圧電素子（部品）でも良い。
加えて、前記実装用電極に実装される電子部品は、温度補償型水晶発振器、電圧制御水晶発振器、温度補償型電圧制御水晶発振器、温度槽付水晶発振器、温度槽付電圧制御水晶発振器、マイコン補償水晶発振器、デジタル型温度補償発振器、あるいは、アナログ型温度補償発振器などとしても良い。

本発明によれば、絶縁材からなる基板本体の表面上、あるいは該基板本体の表面および裏面の少なくとも一方の開口するキャビティ内ごとに、複数の電子部品を少ない工数および低コストにより精度良く確実に実装できると共に、全体の小型化も容易な配線基板を確実に提供することができる。

１ｃ〜１ｅ…………配線基板
２ｃ〜２ｅ…………基板本体
３……………………表面
４……………………裏面
５……………………側面
６……………………底面／天井面
７……………………側壁
８，９………………裏面電極
１０，１８，２２…実装用電極
１１，１６…………ビア導体
２４，２６…………電子部品
Ｃ１…………………キャビティ／第１キャビティ
Ｃ２…………………キャビティ／第２キャビティ
ｃ１〜ｃ５…………セラミック層（絶縁材）
Ｌ１…………………第１導通経路
Ｌ２…………………第２導通経路

Claims

絶縁材からなり、平面視が矩形状の表面および裏面と、該表面と裏面との間に位置する四辺の側面とを有する基板本体と、
上記基板本体の表面および裏面の少なくとも一方に開口し、且つ底面とその周辺から垂設した側壁とからなるキャビティと、
上記基板本体の裏面に形成された複数組の裏面電極と、
上記基板本体の表面および上記キャビティの底面に形成された複数の実装用電極と、を備える配線基板であって、
上記基板本体の厚み方向に沿って形成され、該基板本体の表面、あるいは上記キャビティの底面に形成された複数の実装用電極と基板本体の裏面に形成された１組の裏面電極との間を導通する第１導通経路と、上記基板本体の表面、あるいは上記キャビティの底面に形成された複数の実装用電極と上記基板本体の裏面に形成された他の組の裏面電極との間を導通する第２導通経路とが、互いに電気的に独立していると共に、
上記基板本体の表面における電子部品の実装領域あるいは該表面に開口する第１キャビティと、該基板本体の裏面に開口する第２キャビティとは、平面視において少なくとも両者の一部が重複している、
ことを特徴とする配線基板。
前記基板本体の表面、および前記キャビティの底面に形成された複数の実装用電極に実装される電子部品は、電池あるいはキャパシタである、
ことを特徴とする請求項１に記載の配線基板。
前記基板本体の表面、および前記キャビティの底面に形成された複数の実装用電極は、該表面および底面の少なくとも一箇所において、同種または異種である複数の電子部品を実装することが可能である、
ことを特徴とする請求項１または２に記載の配線基板。
前記第１導通経路および第２導通経路は、前記基板本体の表面と裏面との間、該基板本体の表面に開口する前記キャビティの底面と基板本体の裏面との間、該基板本体の裏面に開口するキャビティの底面と基板本体の裏面の間を貫通するビア導体と、あるいは、上記基板本体の表面の周辺側から該基板本体の側面を経て該基板本体の裏面の周辺側に至る側面導体の何れかを含んで構成されている、
ことを特徴とする請求項１乃至３の何れか一項に記載の配線基板。