JP6335438B2

JP6335438B2 - スイッチ制御装置及び画像形成装置

Info

Publication number: JP6335438B2
Application number: JP2013105116A
Authority: JP
Inventors: 悠二藤原; 水野　文明; 文明水野; 由香深澤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-05-17
Filing date: 2013-05-17
Publication date: 2018-05-30
Anticipated expiration: 2033-05-17
Also published as: US20140341603A1; US9141057B2; JP2014225838A

Description

本発明は、商用交流電源からの電力を所定の負荷に供給、又は遮断するスイッチ手段を制御するスイッチ制御装置、及びこれを用いた画像形成装置に関する。

商用交流電源からの電力を所定の負荷に、供給、又は遮断するスイッチ手段として、サイリスタやゲート制御式半導体スイッチ（以下、トライアックという）が知られている。サイリスタやトライアックを制御するスイッチ制御装置は、制御用電源によって駆動され、商用交流電源から供給されるゲート電流をサイリスタやトライアックのゲート端子に印加、又は遮断することでサイリスタやトライアックのスイッチング動作を行っている。

例えば特許文献１では、サイリスタにフォトカプラを並列接続し、サイリスタとフォトカプラのオン／オフが互いに逆となるように制御している。これにより、制御用電源が正常動作していない場合でも、商用交流電源に接続された負荷に、電力を供給できるサイリスタゲートドライブ回路を提案している。

特開２００９−２０７２４１号公報

しかしながら、上述した従来例では、サイリスタゲートドライブ回路に制御用電源からの電源を供給できなくなる場合でもサイリスタをオン状態にすることができるが、近年求められるようになった低消費電力化は考慮していない。なぜならば、サイリスタのオフ状態を維持したい場合に、フォトカプラを２つ点灯させなければいけないからである。また、低消費電力を達成するためには、サイリスタをオフ状態にした場合の、商用交流電源からサイリスタゲートドライブ回路を介して負荷へ流れる漏れ電流も、無視できない電流量であった。

本発明は、このような状況のもとでなされたもので、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）商用交流電源とＡＣ−ＤＣコンバータとの間に設けられ、前記商用交流電源からの電力を前記ＡＣ−ＤＣコンバータに供給又は遮断するためのスイッチ手段を制御するスイッチ制御装置であって、前記スイッチ手段をオン又はオフに切り換えるスイッチ駆動手段と、前記スイッチ駆動手段を制御するための電力を出力する制御用電源と、前記スイッチ駆動手段と前記制御用電源との間に設けられ、前記制御用電源から前記スイッチ駆動手段への電力を供給又は遮断する電力伝達手段と、前記電力伝達手段を制御する制御手段と、を備え、前記制御手段は、前記電力伝達手段により前記制御用電源から前記スイッチ駆動手段への電力を遮断している間は、前記スイッチ駆動手段により前記スイッチ手段をオンし、前記ＡＣ−ＤＣコンバータから電力が供給され、前記制御用電源から前記スイッチ駆動手段に電力を供給している間は、前記スイッチ駆動手段により前記スイッチ手段をオフし、前記制御用電源から電力が供給されることを特徴とするスイッチ制御装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）記載のスイッチ制御装置と、を備えたことを特徴とする画像形成装置。

本発明によれば、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

実施例１の電源装置の構成を説明するブロック図実施例１のトライアックゲートドライブ回路の構成を説明する図実施例１のトライアックゲートドライブ回路の動作を説明する図実施例２の回路構成の詳細を説明する図実施例３の画像形成装置を説明する図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［スイッチ制御装置の構成］
図１は実施例１であるスイッチ制御装置１００を示す。商用交流電源(ＡＣ)１０１と、商用交流電源(ＡＣ)１０１からの交流電力を供給する負荷１０２との間には、スイッチ手段であるゲート制御式半導体スイッチ（以下、トライアックという）１０３が設けられている。スイッチ制御装置１００はトライアック１０３をオン／オフ制御する。負荷１０２は、例えば後述する画像形成装置に搭載される電源装置のＡＣ−ＤＣコンバータであり、更に詳しくは電源装置の一次側の数百μＦの電解コンデンサである。

スイッチ制御装置１００は、スイッチ駆動手段であるトライアックゲートドライブ回路１０４、制御用電源１０５、電力伝達部１０６、及び判断部１０７から構成される。トライアックゲートドライブ回路１０４は、トライアック１０３のゲート端子に商用交流電源１０１から供給される交流電流を直流電流に整流して得られるゲート電流を印加、又は遮断することにより、トライアック１０３のスイッチング動作を制御する。なお、トライアック１０３のゲート端子を、以下Ｇ端子という（図２参照）。

トライアックゲートドライブ回路１０４には、トライアックゲートドライブ回路１０４を制御するための電力を供給する制御用電源１０５が電力伝達部１０６を介して接続されている。電力伝達部１０６には、電力伝達部１０６を制御する制御手段である判断部１０７が接続されている。判断部１０７は、例えばＣＰＵであり、後述する画像形成装置ではエンジンコントローラである。判断部１０７は、制御用電源１０５からトライアックゲートドライブ回路１０４に電力を供給する場合、ローレベル信号を電力伝達部１０６に出力し、電力を遮断する場合、ハイレベル信号を電力伝達部１０６に出力する。

判断部１０７を駆動するための電力は、負荷１０２が稼働している場合は負荷１０２から供給されるが、負荷１０２が停止している場合は制御用電源１０５から供給される。これは、負荷１０２が停止している状態から、例えば後述する画像形成装置の電源スイッチをオン操作した場合に、負荷１０２が停止状態でもトライアック１０３をオン状態に切り換えるのには、判断部１０７が常時駆動状態になっている必要があるからである。

制御用電源１０５としては、例えばアルカリ電池等の比較的長寿命の電池や充電式電池が用いられる。充電式電池を用いた場合、負荷１０２が稼働している間に負荷１０２からの出力電力によって自動的に充電されるようにしてもよい。なお、制御用電源１０５の電圧は、例えば３．３Ｖである。トライアックゲートドライブ回路１０４は、制御用電源１０５からの電力が電力伝達部１０６により供給された場合、トライアック１０３のＧ端子に商用交流電源１０１から供給されるゲート電流を遮断する。これにより、トライアックゲートドライブ回路１０４は、商用交流電源１０１から負荷１０２に供給される電力を遮断する。また、トライアックゲートドライブ回路１０４は、制御用電源１０５からの電力が電力伝達部１０６により遮断された場合、トライアック１０３のＧ端子に商用交流電源１０１から供給されるゲート電流を供給する。これにより、トライアックゲートドライブ回路１０４は、商用交流電源１０１から負荷１０２に電力を供給する。

トライアックゲートドライブ回路１０４及び電力伝達部１０６を具体的な回路で示す図２において、トライアック１０３のＴ１端子は商用交流電源１０１に、トライアック１０３のＴ２端子は負荷１０２に、それぞれ接続されている。トライアック１０３のＴ２、Ｇ端子間にはダイオードブリッジ型の整流回路（以下、ダイオードブリッジという）２０１が接続されており、商用交流電源１０１から、負荷１０２を通して供給されてきた電流を整流している。整流後の電流は抵抗２０２及びＦＥＴ（電界効果トランジスタ）２０３を介して、再びダイオードブリッジ２０１で整流され、トライアック１０３のＧ端子に流れ込む。抵抗２０４はＦＥＴ２０３のゲート、ソース間に並列に接続されており、ＦＥＴ２０３は抵抗２０４に印加される電圧がＦＥＴ２０３のゲートカットオフ電圧以上になるとオン状態となる。ツェナーダイオード２０５も同様に、ＦＥＴ２０３のゲート、ソース間に並列に接続されており、ＦＥＴ２０３のゲート、ソース間に印加される電圧がＦＥＴ２０３のゲート、ソース間耐圧以上に印加されないように、電圧を制限する保護素子の役割を果たしている。抵抗２０６はダイオードブリッジ２０１で整流された後の電圧のうち、ＦＥＴ２０３のゲート、ソース間に印加される電圧を引いた電圧が印加されるように設置された抵抗である。

フォトカプラ２０７は、ＦＥＴ２０３のゲート、ソース間に並列に接続されている。フォトカプラ２０７の発光ダイオードは、アノードがトランジスタ２１０のコレクタに接続されているとともにカソードが接地されており、トランジスタ２１０がオンであるときに発光し、トランジスタ２１０がオフであるときに消灯する。フォトカプラ２０７の発光ダイオードが消灯している場合、フォトカプラ２０７のフォトトランジスタはオフ状態となり、ＦＥＴ２０３のゲート、ソース間はオープン状態となる。このため、上述したようにＦＥＴ２０３は抵抗２０４に印加される電圧が所定値以上になるとオン状態となる。ＦＥＴ２０３がオン状態となると、商用交流電源１０１から、負荷１０２を通して供給されてきた電流がＦＥＴ２０３を介してトライアック１０３のＧ端子に流れ込むため、トライアック１０３のＴ１，Ｔ２端子間が導通状態となる。一方、フォトカプラ２０７の発光ダイオードが点灯している場合、フォトカプラ２０７のフォトトランジスタはオン状態となり、ＦＥＴ２０３のゲート、ソース間はショート状態となるため、抵抗２０４に電圧は印加されず、ＦＥＴ２０３は常にオフ状態となる。ＦＥＴ２０３が常にオフ状態の場合、トライアック１０３のＴ１、Ｔ２端子間が導通状態となるために必要なゲート電流をＧ端子に流すことができないため、トライアック１０３のＴ１、Ｔ２端子間は遮断状態（非導通状態）となる。トライアック１０３のＴ１、Ｇ端子間には、抵抗２０８が設けられている。

電力伝達部１０６は、トランジスタ２１０及び電流制限抵抗２１１、ベース、エミッタ間抵抗２１２から構成されている。トランジスタ２１０のエミッタが電流制限抵抗２１１を介して制御用電源１０５に、トランジスタ２１０のコレクタがフォトカプラ２０７の発光ダイオードのアノードに、トランジスタ２１０のベースが判断部１０７に、それぞれ接続されている。電力伝達部１０６は、判断部１０７からハイレベル信号を入力されると、トランジスタ２１０がオフになり、制御用電源１０５から供給される電流は、フォトカプラ２０７の発光ダイオードに供給されない。このため、フォトカプラ２０７の発光ダイオードが消灯するので、上述したように、トライアック１０３のＴ１，Ｔ２端子間が導通状態となる。一方、電力伝達部１０６は、判断部１０７からローレベル信号を入力されると、トランジスタ２１０がオンとなり、制御用電源１０５から供給される電流は、電流制限抵抗２１１を介してフォトカプラ２０７の発光ダイオードに供給される。これにより、フォトカプラ２０７の発光ダイオードが点灯するので、トライアック１０３のＴ１，Ｔ２端子間は遮断状態となる。

［スイッチ制御装置の動作波形］
図２で説明したスイッチ制御装置１００及びトライアック１０３の動作を波形で示す図３において、はじめに、所定の時間Ｔ４１から負荷１０２への電力供給を遮断するタイミングである時間Ｔ４２までの各波形動作を説明する。ここで、図３（ａ）は、商用交流電源１０１から出力される正弦波の電圧の波形３０１である。なお、負荷１０２に流れる電流の波形も波形３０１のような正弦波とする。図３（ｂ）は、判断部１０７から電力伝達部１０６に出力される信号の波形３０２を示している。図３（ｃ）は、ダイオードブリッジ２０１で整流された後のＴＨ−ＴＮ間の電圧の波形３０３を示している。図３（ｄ）は、トライアック１０３のＧ端子に流れる電流の波形３０４を示している。図３（ｅ）は、トライアック１０３のＴ１、Ｔ２端子間に流れる電流の波形３０５を示している。

商用交流電源１０１から出力される正弦波の波形３０１（図３（ａ））は、負荷１０２を介して、トライアック１０３のＴ２端子に出力される。判断部１０７から電力伝達部１０６に出力される波形３０２は、図３（ｂ）に示すように、時間Ｔ４１から時間Ｔ４２まではハイレベル状態となっている。これにより、電力伝達部１０６のトランジスタ２１０がオフになっている。トランジスタ２１０がオフになっていると、制御用電源１０５からトライアックゲートドライブ回路１０４のフォトカプラ２０７に電力が供給されない。このため、フォトカプラ２０７のフォトトランジスタがオフ状態となり、ＦＥＴ２０３のゲート、ソース間はショート状態にならない。この結果、ＦＥＴ２０３は、ゲート、ソース間の電圧が所定値以上になると、オン状態となる。

ダイオードブリッジ２０１で整流された後のＴＨ−ＴＮ（図２参照）間の電圧の波形３０３を示す図３（ｃ）において、ＴＨ−ＴＮ間の電圧が所定電圧Ｔａ（図３（ｃ）中破線で示す）以上の電圧になると、ＦＥＴ２０３のゲート、ソース間電圧が所定値以上となる。このため、ＦＥＴ２０３がオン状態となり、図３（ｄ）の波形３０４で示すように、トライアック１０３のＧ端子にゲート電流が流れ込む。その結果、図３（ｅ）の波形３０５で示すように、トライアック１０３のＴ１，Ｔ２端子間が導通状態となり、商用交流電源１０１から負荷１０２に電流が流れ始める。トライアック１０３のＴ１，Ｔ２端子間が導通状態になると、トライアック１０３のＴ２、Ｇ端子間には電圧が印加されなくなるため、波形３０３においてＴ１，Ｔ２端子間が導通状態となっている間は、ＴＨ−ＴＮ間の電圧は０Ｖ付近に落ち込む。

波形３０４で示すように、トライアック１０３のＴ１，Ｔ２端子間が導通状態になった後は、導通状態が切れるまで、Ｇ端子に電流が流れ込まない。波形３０５で示すように、トライアック１０３は一度導通状態になると、次のゼロクロス時点（波形３０１の正負が反転する時点）まで、導通状態を維持する。

ここで、トライアック１０３のＴ１，Ｔ２端子間に流れる電流は、波形３０５で示すように、厳密には正弦波形にはならない。トライアック１０３のＴ１，Ｔ２端子間に流れる電流が正弦波形にならない場合、負荷１０２（例えば電解コンデンサ）への突入電流（定常状態よりもはるかに大きな電流）が多くなり、ノイズや高調波の発生の原因となる。そこで、トライアック１０３のＴ１，Ｔ２端子間に流れる電流を正弦波形により近付けるためには、抵抗２０６及び抵抗２０４の分圧比を調整し、ＴＨ、ＴＮの間に印加される電圧のうち、抵抗２０４に印加される電圧の割合を高くすればよい。また、オン電圧の低いＦＥＴを選定すれば、正弦波形により近い電流を流すことができる。

次に時間Ｔ４２から所定の時間Ｔ４３までの各波形動作を説明する。波形３０２で示すように、電力伝達部１０６に出力される信号は、時間Ｔ４２から時間Ｔ４３まではローレベル状態となっている。よって電力伝達部１０６のトランジスタ２１０がオンする。トランジスタ２１０がオンすると、制御用電源１０５からトライアックゲートドライブ回路１０４のフォトカプラ２０７に電力が供給されるため、フォトカプラ２０７のフォトトランジスタがオン状態となり、ＦＥＴ２０３のゲート、ソース間はショート状態となる。この結果、ＦＥＴ２０３は、オフ状態となる。

ＦＥＴ２０３がオフ状態になると、波形３０３で示すように、ＴＨ−ＴＮ間の電圧は、波形３０１が負荷１０２を介して、トライアック１０３のＴ２端子に供給された後、ダイオードブリッジ２０１で整流された電圧である。ＴＨ−ＴＮ間の電圧は、抵抗２０６及び抵抗２０４に印加される。ここで、フォトカプラ２０７により、ＦＥＴ２０３のゲート、ソース間はショートしているため、抵抗２０４に印加される電圧はほぼ０Ｖに等しい。

波形３０４で示すように、トライアック１０３のＧ端子に流れる電流は、波形３０３で示したＴＨ−ＴＮ間の電圧と、抵抗２０６のインピーダンスで決まる電流が流れる。よって、時間Ｔ４２から時間Ｔ４３までの消費電力は、主に抵抗２０６で消費される電力であり、極力低くしたい場合は、抵抗２０６のインピーダンスを数ＭΩ程度にする必要がある。本実施例のトライアックゲートドライブ回路１０４はＦＥＴ２０３を用いた電圧駆動を特徴としているため、抵抗２０６をハイインピーダンスにすることができる。波形３０５で示すように、トライアック１０３のＴ１、Ｔ２端子間には、時間Ｔ４２から時間Ｔ４３までトライアックのＴ１、Ｔ２端子間が遮断状態であるため、電流はほぼ流れない。

以上、本実施例によれば、制御用電源１０５からトライアックゲートドライブ回路１０４への電力が遮断された場合に、トライアック１０３のＴ１，Ｔ２端子間が導通状態となるようにトライアックゲートドライブ回路１０４を構成している。これにより、フォトカプラ２０７の発光ダイオードが消灯している場合でも、商用交流電源１０１からトライアック１０３を介して負荷１０２に電力を供給することができる。また、トライアックゲートドライブ回路１０４において、一つのフォトカプラ２０７でトライアック１０３を駆動しているため、トライアックゲートドライブ回路１０４で消費される電力を抑えることができる。更に、トライアックゲートドライブ回路１０４はハイインピーダンスの抵抗２０６で構成されているため、トライアック１０３のＴ１，Ｔ２端子間が遮断しているときの消費電力を抑えることができる。

以上説明した実施例によれば、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

実施例２を示す図４において、実施例２が実施例１と異なるところは、トライアックゲートドライブ回路１０４の構成である。実施例２において、スイッチ制御装置１００を構成する制御用電源１０５、電力伝達部１０６、判断部１０７の回路構成及び関係は実施例１と同様であるため、説明を省略する。

トライアック１０３のＴ２、Ｇ端子の間には、ノーマリーオンタイプのフォトモスリレー４００が接続されている。フォトモスリレー４００は、内蔵した一つの発光ダイオード４０１が発光しないときに、ＦＥＴ４０２、４０３がオン状態になり、互いに逆直列に接続されたダイオード４０４、４０５を介して交流電流を流すことが可能になる。これにより、トライアック１０３のＴ２、Ｇ端子の間が導通状態となる。つまり、判断部１０７がハイレベル信号を電力伝達部１０６に出力してトランジスタ２１０がオフ状態になると、制御用電源１０５からの電流がフォトモスリレー４００の発光ダイオード４０１に供給されない。このとき、トライアック１０３のＴ２、Ｇ端子の間が導通状態となり、トライアック１０３のＴ１，Ｔ２端子間が導通状態となる。

判断部１０７がローレベル信号を電力伝達部１０６に出力してトランジスタ２１０がオン状態になると、制御用電源１０５からの電流がフォトモスリレー４００の発光ダイオード４０１に供給される。このとき、発光ダイオード４０１が発光するので、ＦＥＴ４０２、４０３がオフ状態になる。これにより、交流電流がダイオード４０４、４０５を流れなくなるため、トライアック１０３のＴ２、Ｇ端子の間が非導通状態となり、トライアック１０３のＴ１，Ｔ２端子間が非導通状態となる。

トライアックゲートドライブ回路１０４は、フォトモスリレー４００の発光ダイオード４０１が一つのため、実施例１と同様に制御用電源１０５から供給される電力を抑えることができる。また、トライアック１０３のＴ１，Ｔ２端子間が遮断しているときの消費電力は、ＦＥＴ４０２及び４０３が遮断しているため、低消費電力を実現できる。

以上、本実施例によれば、制御用電源１０５からトライアックゲートドライブ回路１０４への電力が遮断されている場合に、トライアック１０３のＴ１，Ｔ２端子間が導通状態となるようにトライアックゲートドライブ回路１０４を構成している。これにより、商用交流電源１０１からトライアック１０３を介して負荷１０２に電力を供給することができる。また、トライアックゲートドライブ回路１０４において、実施例１と同様に一つのフォトモスリレー４００（発光ダイオードが一つ）でトライアック１０３を駆動しているため、制御用電源１０５から供給される電力を抑えることができる。更に、トライアック１０３のＴ１，Ｔ２端子間が遮断しているときの消費電力は、フォトモスリレー４００で漏れ電流を遮断しているため、低消費電力を実現できる。

実施例１、２で説明したスイッチ制御装置１００は、例えば画像形成装置の低圧電源、即ちエンジンコントローラ（判断部）やモータ等の駆動部へ電力を供給する電源（負荷）の制御に適用可能である。以下に、実施例１、２のスイッチ制御装置１００が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図５に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ１３００は、静電潜像が形成される像担持体としての感光ドラム１３１１、感光ドラム１３１１を一様に帯電する帯電部１３１７、感光ドラム１３１１に形成された静電潜像をトナーで現像する現像部１３１２を備えている。そして、感光ドラム１３１１に現像されたトナー像をカセット１３１６から供給された記録材としてのシート（不図示）に転写部１３１８によって転写して、シートに転写したトナー像を定着器１３１４で定着してトレイ１３１５に排出する。この感光ドラム１３１１、帯電部１３１７、現像部１３１２、転写部１３１８が画像形成部を構成する。

レーザビームプリンタ１３００は、実施例１、２で説明したスイッチ制御装置１００を備え、実施例１、２で説明した負荷１０２に相当する電源装置１３２０のオン／オフを制御する。なお、実施例１、２のスイッチ制御装置１００を適用可能な画像形成装置は、図５に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム１３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

画像形成装置は、通常モードと省電力モードとを備えている。通常モードは、画像形成動作を行うモードである。省電力モードは、画像形成動作を行っていないときに、電源装置１３２０からエンジンコントローラにのみ電力を供給することで消費電力を低減するモードである。また、本実施例の画像形成装置は、スイッチ制御装置１００により電源装置１３２０への電力供給をも停止して更に消費電力を低減するモードを備えている。

以上、本実施例によれば、画像形成装置の電源装置を制御するスイッチ制御装置において、サイリスタやトライアックを駆動するゲートドライブ回路の消費電力を低減することができる。

１００スイッチ制御装置
１０１商用交流電源
１０２負荷
１０３トライアック
１０４トライアックゲートドライブ回路
１０５制御用電源
１０６電力伝達部
１０７判断部

Claims

商用交流電源とＡＣ−ＤＣコンバータとの間に設けられ、前記商用交流電源からの電力を前記ＡＣ−ＤＣコンバータに供給又は遮断するためのスイッチ手段を制御するスイッチ制御装置であって、
前記スイッチ手段をオン又はオフに切り換えるスイッチ駆動手段と、
前記スイッチ駆動手段を制御するための電力を出力する制御用電源と、
前記スイッチ駆動手段と前記制御用電源との間に設けられ、前記制御用電源から前記スイッチ駆動手段への電力を供給又は遮断する電力伝達手段と、
前記電力伝達手段を制御する制御手段と、
を備え、
前記制御手段は、前記電力伝達手段により前記制御用電源から前記スイッチ駆動手段への電力を遮断している間は、前記スイッチ駆動手段により前記スイッチ手段をオンし、前記ＡＣ−ＤＣコンバータから電力が供給され、前記制御用電源から前記スイッチ駆動手段に電力を供給している間は、前記スイッチ駆動手段により前記スイッチ手段をオフし、前記制御用電源から電力が供給されることを特徴とするスイッチ制御装置。
前記制御用電源は、充電式電池であり、
前記充電式電池は、前記スイッチ駆動手段により前記スイッチ手段がオンされている間に前記ＡＣ−ＤＣコンバータによって充電されることを特徴とする請求項１に記載のスイッチ制御装置。
前記スイッチ手段はトライアックであって、
前記スイッチ駆動手段は、前記電力伝達手段により前記制御用電源からの電力が遮断された際に前記トライアックのゲート端子にゲート電流を印加し、前記電力伝達手段により前記制御用電源から電力が供給された際に前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項１又は請求項２に記載のスイッチ制御装置。
前記スイッチ駆動手段はフォトカプラを備え、
前記フォトカプラの発光ダイオードは、前記電力伝達手段により前記制御用電源から電力が供給された際に点灯し、前記電力伝達手段により前記制御用電源からの電力が遮断された際に消灯することを特徴とする請求項３に記載のスイッチ制御装置。
前記スイッチ駆動手段はＦＥＴを備え、
前記ＦＥＴは、前記フォトカプラの発光ダイオードが消灯した際にオンすることにより前記トライアックのゲート端子にゲート電流を印加し、前記フォトカプラの発光ダイオードが点灯した際にオフすることにより前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項４に記載のスイッチ制御装置。
前記スイッチ駆動手段は、発光ダイオードを有するフォトモスリレーを備え、
前記フォトモスリレーは、前記発光ダイオードが消灯した際にオンすることにより、前記トライアックのゲート端子にゲート電流を印加し、前記発光ダイオードが点灯した際にオフすることにより、前記トライアックのゲート端子にゲート電流を印加するのを停止することを特徴とする請求項３に記載のスイッチ制御装置。
前記電力伝達手段はトランジスタを備え、
前記トランジスタのエミッタが前記制御用電源に、前記トランジスタのコレクタが前記フォトカプラの発光ダイオードのアノードに、前記トランジスタのベースが前記制御手段に、それぞれ接続されていることを特徴とする請求項４又は請求項５に記載のスイッチ制御装置。
前記トランジスタは、前記制御手段からベースにハイレベル信号が入力されたときにオフになり、前記制御手段からベースにローレベル信号が入力されたときにオンになることを特徴とする請求項７に記載のスイッチ制御装置。
前記フォトカプラの発光ダイオードは、アノードが前記トランジスタのコレクタに接続されているとともにカソードが接地されており、前記トランジスタがオンであるときに発光し、前記トランジスタがオフであるときに消灯することを特徴とする請求項８に記載のスイッチ制御装置。
前記フォトカプラのフォトトランジスタは、コレクタが前記ＦＥＴのゲートに、エミッタが前記ＦＥＴのソースに、それぞれ接続されていることを特徴とする請求項５、請求項７乃至請求項９のいずれか１項に記載のスイッチ制御装置。
前記トライアックのゲート端子と、前記トライアックの前記ＡＣ−ＤＣコンバータに接続された端子との間には、ダイオードブリッジ型の整流回路が接続されていることを特徴とする請求項３乃至請求項５のいずれか１項に記載のスイッチ制御装置。
記録材に画像形成を行う画像形成手段と、
請求項１乃至請求項１１のいずれか１項に記載のスイッチ制御装置と、
を備えたことを特徴とする画像形成装置。