JP2015097447A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2015097447A JP2015097447A JP2013236842A JP2013236842A JP2015097447A JP 2015097447 A JP2015097447 A JP 2015097447A JP 2013236842 A JP2013236842 A JP 2013236842A JP 2013236842 A JP2013236842 A JP 2013236842A JP 2015097447 A JP2015097447 A JP 2015097447A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- dcdc converter
- output
- power supply
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給すること。【解決手段】第一のDCDCコンバータ20の第一の直流電圧を駆動系回路80に供給する通常モードと、第一のDCDCコンバータ20の第一の直流電圧を低下させ、第二のDCDCコンバータ60のFET62を連続導通状態にし、第一のDCDCコンバータ20からの出力電圧を第二のDCDCコンバータ60を介して出力する待機モードと、で動作可能である電源装置であって、第二のDCDCコンバータ60の出力電流が増加したことを検出する誤差増幅器72を備え、待機モードで動作しているときに、誤差増幅器72により第二のDCDCコンバータ60の出力電流が増加したことを検出した場合には、第一のDCDCコンバータ20の出力電圧を増加させる。【選択図】図1
Description
本発明は、電源装置及び画像形成装置に関し、特に、通常動作モードと省エネルギー状態である待機モードとで動作可能である装置の電源に好適な、交流電源の交流電圧から直流電圧を生成する電源に関する。
主に駆動手段を備えた電子機器用の電源装置では、第一の直流電圧と、第二の直流電圧との2系統の電圧を出力する場合が多い。ここで、第一の直流電圧は、例えばモータやソレノイド等、動作に必要な電圧が比較的高い駆動系へ出力される場合の電圧である。また、第二の直流電圧は、CPUやASIC等、動作に必要な電圧が比較的低い制御系へ出力される場合の電圧である。この様な電源装置では、次のような構成が採用されることが多い。まず、商用電源の交流電圧を整流及び平滑した直流電圧をもとに第一のDCDCコンバータで駆動系への第一の直流電圧を生成する。そして、第一の直流電圧をもとに第二のDCDCコンバータで制御系への第二の直流電圧を生成する。また、装置が省エネルギー状態である待機モードで稼働しているときには駆動系を動作させないため、駆動系への出力電圧は例えばロードスイッチ等によって供給が遮断される構成がとられている。
この様な電源装置では、装置が省エネルギー状態である待機モード時には制御系の負荷電流も低減するが、前述した第二のDCDCコンバータは軽負荷時に効率が低下する。そこで特許文献1では、省エネルギー状態の待機モード時の効率を改善するために、第一のDCDCコンバータの出力電圧を第一の直流電圧から第二の直流電圧よりも低い第三の直流電圧に下げる構成が提案されている。特許文献1の構成では、第二のDCDCコンバータのスイッチング手段を連続導通状態で駆動するので、スイッチング動作による損失が無くなり、待機モード時の電源効率を向上させることができる。
しかし、特許文献1の構成では、待機モード時に大きな電流を出力することができないという課題がある。特許文献1の構成では、第一のDCDCコンバータの出力電圧は、第三の直流電圧に制御した後にスイッチング手段を連続導通状態で駆動している第二のDCDCコンバータを介して出力される。これにより、大きな電流を出力すると第二のDCDCコンバータの直列抵抗成分が出力電圧を降下させてしまう。このため、従来例の電源装置では、待機モードにおいて比較的電流を多く消費する機器を動作させる場合には、予め電源装置を通常モードへ変更する必要がある。そのため、動作モード変更時の遅延が原因で、電気的に素早い応答が求められ、なおかつ消費電流の大きな機器、例えば、無線LAN通信モジュールやUSBホスト機能などを有する機器は、待機モード中に動作させることが困難である。
本発明は、このような状況のもとでなされたもので、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することを目的とする。
前述の課題を解決するために、本発明は以下の構成を備える。
(1)交流電圧を整流及び平滑する整流平滑手段と、前記整流平滑手段により整流及び平滑された電圧を変換して第一の直流電圧を出力する第一のDCDCコンバータと、第二のスイッチング手段によって前記第一の直流電圧をスイッチングすることにより前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のDCDCコンバータと、を備え、前記第一のDCDCコンバータの前記第一の直流電圧を出力する第一動作モードと、前記第一のDCDCコンバータの前記第一の直流電圧を低下させ、前記第二のDCDCコンバータの前記第二のスイッチング手段を連続導通状態にし、前記第一のDCDCコンバータから低下して出力した電圧を前記第二のDCDCコンバータを介して出力する第二動作モードと、で動作可能である電源装置であって、前記第二のDCDCコンバータの出力電流が増加したことを検出する検出手段を備え、前記第二動作モードで動作しているときに、前記検出手段により前記第二のDCDCコンバータの出力電流が増加したことを検出した場合には、前記第一のDCDCコンバータの出力電圧を増加させることを特徴とする電源装置。
(2)画像を形成するための画像形成手段と、前記(1)に記載の電源装置と、を備えることを特徴とする画像形成装置。
本発明によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。
[電源装置の構成]
図1は、実施例1の電源装置の構成を示す回路図である。本実施例の電源装置は、例えばモータやソレノイド等、動作に必要な電圧が比較的高い駆動系への第一の直流電圧と、CPUやASIC等、動作に必要な電圧が比較的低い制御系への第二の直流電圧との2系統の電圧を供給する構成である。
図1は、実施例1の電源装置の構成を示す回路図である。本実施例の電源装置は、例えばモータやソレノイド等、動作に必要な電圧が比較的高い駆動系への第一の直流電圧と、CPUやASIC等、動作に必要な電圧が比較的低い制御系への第二の直流電圧との2系統の電圧を供給する構成である。
整流平滑回路10は、交流電源11の交流電圧を整流及び平滑する回路である。第一のDCDCコンバータ20は、駆動系回路80に例えば24V等の第一の直流電圧を供給する。第二のDCDCコンバータ60は、制御回路90に例えば3.3V等の第二の直流電圧を供給する。本実施例の電源装置は、電源装置が搭載される機器の状態に従って、第一動作モードである通常モードと第二動作モードである待機モードの2つの状態で動作可能であり、この2つの状態を切り換え可能である。なお、通常モードとは駆動系回路80に直流電圧を供給している状態であり、待機モードとは駆動系回路80への直流電圧の供給を遮断している状態である。制御回路90は、機器の状態を制御するとともに、電源装置の動作モード、即ち通常モードと待機モードの動作を制御している。電源装置で、通常モードに移行する場合、制御回路90は制御端子91及び制御端子92から共にローレベルの信号を出力する。一方、電源装置で、待機モードに移行する場合、制御端子91からハイレベルの信号を出力するとともに、制御端子92をハイインピーダンスにする。
[通常モード時の動作]
(整流平滑回路、第一のDCDCコンバータの動作)
通常モードにおける整流平滑回路10及び第一のDCDCコンバータ20の動作を説明する。整流器12は、交流電源11から印加された交流電圧を整流してコンデンサ13を充電する。コンデンサ13が充電され電圧が上昇すると起動抵抗21を介して電源制御IC22に電源としての電圧が供給され、電源制御IC22は電界効果トランジスタ(以下、FETとする)23をオンする。FET23がオンすると整流平滑回路10からトランス24の一次巻線Npに電流が流れ、一次巻線Npに印加された電圧によって二次巻線Ns、補助巻線Nbにも電圧が現れる。このとき、二次巻線Nsに現れる電圧はダイオード31によって電流が流れないよう阻止され、同様に補助巻線Nbに現れる電圧もダイオード25によって電流が流れないよう阻止される。
(整流平滑回路、第一のDCDCコンバータの動作)
通常モードにおける整流平滑回路10及び第一のDCDCコンバータ20の動作を説明する。整流器12は、交流電源11から印加された交流電圧を整流してコンデンサ13を充電する。コンデンサ13が充電され電圧が上昇すると起動抵抗21を介して電源制御IC22に電源としての電圧が供給され、電源制御IC22は電界効果トランジスタ(以下、FETとする)23をオンする。FET23がオンすると整流平滑回路10からトランス24の一次巻線Npに電流が流れ、一次巻線Npに印加された電圧によって二次巻線Ns、補助巻線Nbにも電圧が現れる。このとき、二次巻線Nsに現れる電圧はダイオード31によって電流が流れないよう阻止され、同様に補助巻線Nbに現れる電圧もダイオード25によって電流が流れないよう阻止される。
そして、電源制御IC22の内部回路により定められる所定の時間が経過した後にFET23はオフする。すると一次巻線NpのFET23側端子の電圧が上昇するものの、FET23によって電流が流れないよう阻止される。このとき、二次巻線Nsにはダイオード31を介してコンデンサ32を充電する方向に電流が流れ、コンデンサ32の電圧が上昇する。同様に補助巻線Nbもダイオード25を介してコンデンサ26を充電する方向に電流が流れ、コンデンサ26の電圧が上昇する。そして、電源制御IC22の内部回路により定まる所定の時間経過後、再びFET23はオンとなり整流平滑回路10からトランス24に電流が供給される。さらに電源制御IC22の内部回路により定まる所定の時間経過後、再びFET23はオフとなりトランス24からコンデンサ32及びコンデンサ26に電流が供給される。
この様にして電源制御IC22は、FET23のオン、オフを繰り返し、次第にコンデンサ32及びコンデンサ26の電圧を上昇させる。コンデンサ32の電圧は、第一のDCDCコンバータ20の出力電圧である。また、電源制御IC22は、コンデンサ26の電圧が上昇すると起動抵抗21を介して消費していた電圧をコンデンサ26から消費するように設計されている。これは起動抵抗21から電圧を消費すると損失が大きく、効率を低下させてしまうためである。
ここで、第一のDCDCコンバータ20の出力電圧は、抵抗33、34によって分圧して第三の検出手段である誤差増幅器35の反転入力端子に接続されている。誤差増幅器35の非反転入力端子には抵抗36とシャントレギュレータ37によって生成した基準電圧Vrefが接続され、出力端子は抵抗38を介してフォトカプラの発光側素子39に接続されている。このフォトカプラの受光側素子27は光を受光すると抵抗28に電流を流し、抵抗28に生じた電圧を電源制御IC22にフィードバックするよう構成されている。抵抗33、34は、第一のDCDCコンバータ20の出力電圧が第一の直流電圧となったときに、誤差増幅器35の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。即ち、誤差増幅器35は検出手段として機能しており、その検出結果に基づいて第一のDCDCコンバータ20が第一の直流電圧を出力するように制御される。従って、第一のDCDCコンバータ20の出力電圧が第一の直流電圧より高いと、誤差増幅器35はローレベルの信号を出力し、フォトカプラの発光側素子39が発光する。すると、フォトカプラの受光側素子27は電流を流し、電源制御IC22のフィードバック電圧が上昇する。このとき、電源制御IC22は、FET23のオン幅又はオンデューティ(FET23をオンする時間を意味する)を減じて出力電圧を下げるよう動作する。
逆に、第一のDCDCコンバータ20の出力電圧が第一の直流電圧より低いと、誤差増幅器35はハイレベルの信号を出力し、フォトカプラの発光側素子39が消灯する。すると、フォトカプラの受光側素子27の電流が減少して、電源制御IC22のフィードバック電圧が下降する。このとき、電源制御IC22は、FET23のオン幅又はオンデューティを増して出力電圧を上げるよう動作する。この様にして、電源制御IC22は、FET23のオン幅又はオンデューティを制御することで、出力電圧を安定した第一の直流電圧に制御する。
ロードスイッチ50はFET51及び抵抗52、53によって構成されている。通常モードではオープンコレクタ出力の制御端子92からローレベルの信号を出力することで、ロードスイッチ50のFET51がオンされ、第一のDCDCコンバータから駆動系回路80に第一の直流電圧が供給される。
また、フォトカプラの発光側素子39に抵抗45を介して接続されるFET44は、通常モードにおいてオン状態となることはなく、上述した動作には影響を与えない。これは次の理由による。即ち、FET44のゲート端子には、第一の検出手段であるオープンコレクタ出力の誤差増幅器41の出力端子とFET73のドレイン端子とプルアップ抵抗40が接続されている。そして、プルアップ抵抗40を駆動する制御端子91からは、通常モードではローレベルの信号が出力されており、FET44のゲート端子がローレベル状態となっているためである。
(第二のDCDCコンバータの動作)
次に、通常モードにおける第二のDCDCコンバータ60の動作を説明する。第二のDCDCコンバータ制御IC61(以下、単に制御IC61とする)は、第一のDCDCコンバータ20の出力電圧が入力されるとFET62を断続的に駆動し、インダクタ64にパルス電圧を供給する。このパルス電圧は、インダクタ64、回生ダイオード68、コンデンサ65によって直流化され、第二のDCDCコンバータ60の出力電圧を生成する。第二のDCDCコンバータ60の出力電圧は、抵抗63、64によって分圧され、制御IC61にフィードバックされている。制御IC61は内部に基準電圧を有しており、この基準電圧と分圧した第二のDCDCコンバータ60の出力電圧が等しくなるようにFET62のオンデューティを制御することで、出力電圧を安定した第二の直流電圧に制御する。
次に、通常モードにおける第二のDCDCコンバータ60の動作を説明する。第二のDCDCコンバータ制御IC61(以下、単に制御IC61とする)は、第一のDCDCコンバータ20の出力電圧が入力されるとFET62を断続的に駆動し、インダクタ64にパルス電圧を供給する。このパルス電圧は、インダクタ64、回生ダイオード68、コンデンサ65によって直流化され、第二のDCDCコンバータ60の出力電圧を生成する。第二のDCDCコンバータ60の出力電圧は、抵抗63、64によって分圧され、制御IC61にフィードバックされている。制御IC61は内部に基準電圧を有しており、この基準電圧と分圧した第二のDCDCコンバータ60の出力電圧が等しくなるようにFET62のオンデューティを制御することで、出力電圧を安定した第二の直流電圧に制御する。
[待機モード移行時の動作]
次に、通常モードから待機モードへの移行時の動作を説明する。通常モードから待機モードへ移行するとき、制御回路90は、最初にロードスイッチ50をオフして駆動系回路80への電源電圧の供給を遮断する。具体的には、制御回路90は、制御端子92をハイインピーダンスにしてFET51をオフさせる。その後、制御回路90は、制御端子91から出力する信号を、ローレベルからハイレベルに切り替える。これにより、制御回路90は、FET44のゲート端子を抵抗40によりプルアップして、FET44をオフ状態に固定されていた状態からオン可能な状態にする。
次に、通常モードから待機モードへの移行時の動作を説明する。通常モードから待機モードへ移行するとき、制御回路90は、最初にロードスイッチ50をオフして駆動系回路80への電源電圧の供給を遮断する。具体的には、制御回路90は、制御端子92をハイインピーダンスにしてFET51をオフさせる。その後、制御回路90は、制御端子91から出力する信号を、ローレベルからハイレベルに切り替える。これにより、制御回路90は、FET44のゲート端子を抵抗40によりプルアップして、FET44をオフ状態に固定されていた状態からオン可能な状態にする。
ここではまず、負荷電流が比較的小さい場合の動作として、FET73がオンしない前提で回路動作を説明し、FET73の動作については後述する。誤差増幅器41は、非反転入力端子に第一のDCDCコンバータ20の出力電圧を抵抗42、43で分圧した電圧が入力され、反転入力端子には前述した基準電圧Vrefが接続されている。抵抗42、43は、第一のDCDCコンバータ20の出力電圧が第三の直流電圧となったときに誤差増幅器41の反転入力端子と非反転入力端子の電圧が等しくなるよう設定されている。ここで、第三の直流電圧は、待機モード時に制御回路90で必要とされる電圧である。誤差増幅器41はオープンコレクタ出力であり、出力電圧が第三の直流電圧よりも高い場合にはハイインピーダンス出力となって、プルアップ抵抗40がFET44のゲート端子をハイレベルとしFET44をオンさせる。そして、FET44がオンすると、フォトカプラの発光側素子39が発光してフォトカプラの受光側素子27に電流を流し、電源制御IC22のフィードバック電圧が上昇する。そして、電源制御IC22は、FET23のオン幅又はオンデューティを減じて出力電圧を下げるよう動作する。
従って、誤差増幅器35とFET44(FET44をオンさせる誤差増幅器41)は、いずれか一方がフォトカプラの発光側素子39を発光させると、第一のDCDCコンバータ20の出力を下げるように構成されている。このように、誤差増幅器35とFET44(FET44をオンさせる誤差増幅器41)は、いずれか一方がフォトカプラの発光側素子39を発光させる。そして誤差増幅器35とFET44、即ちFET44を介して誤差増幅器41は、いずれか一方が“出力電圧を下降させる”フィードバック信号(出力信号)がワイヤードオア接続された状態を形成している。即ち、第一のDCDCコンバータ20の出力電圧が第一の直流電圧以上になるか、又は第一のDCDCコンバータ20の出力が第三の直流電圧以上になった場合に、フォトカプラの発光側素子39を発光させる。そして、フォトカプラの発光側素子39が発光したことにより、第一のDCDCコンバータ20の出力電圧を下降させるよう制御される。このため、第一の直流電圧よりも低い電圧である第三の直流電圧を検出する誤差増幅器41の出力が優先的にフィードバックされ、第一のDCDCコンバータ20の出力は、第三の直流電圧に制御される。
このとき、第二のDCDCコンバータ60は、前述したように第一のDCDCコンバータ20の出力電圧から第二の直流電圧を生成するよう構成されている。よって、待機モードへの移行時に第一のDCDCコンバータ20の出力電圧が低下すると、FET62のオン時間を長く(オンデューティを大きく)して出力電圧を第二の直流電圧に維持しようと動作する。そして、第一のDCDCコンバータ20の出力電圧が第二の直流電圧よりさらに低い第三の直流電圧に低下すると、第二のDCDCコンバータ60のFET62はオン状態で固定となる(オンデューティ100%状態(連続導通状態ともいう))。
[待機モード時に負荷が大きくなった場合の動作]
次に、待機モードにおいて負荷が大きくなった場合の動作を説明する。上述した所までの回路動作では、待機モードにおいて第二のDCDCコンバータ60の出力電流が増加すると、FET62などが持つ直流抵抗成分によって第二のDCDCコンバータ60の出力電圧が降下してしまう。そこで本実施例では、第二のDCDCコンバータ60の出力電圧を検出し、その結果を第一のDCDCコンバータ20へフィードバックするよう構成している。第二の検出手段である誤差増幅器72は、反転入力端子に第二のDCDCコンバータ60の出力電圧を抵抗70、71で分圧した電圧が入力され、非反転入力端子には前述した基準電圧Vrefが接続されている。抵抗70、71は、第二のDCDCコンバータ60の出力電圧が第四の直流電圧となったときに、誤差増幅器72の反転入力端子と非反転入力端子の電圧が等しくなるよう設定されている。ここで、第四の直流電圧は、第二のDCDCコンバータ60の出力電圧が低くなってしまうと制御回路90が動作できなくなってしまう閾値電圧である。これによって、第二のDCDCコンバータ60の出力電圧が第四の直流電圧より低い場合に、誤差増幅器72はハイレベルの信号を出力し、FET73をオンさせる。そして、FET73がオンすることにより、FET44はオフする。従って、誤差増幅器41とFET73(FET73をオンさせる誤差増幅器72)は、いずれか一方がFET44をオフさせると、フォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力を上げるよう構成されている。
次に、待機モードにおいて負荷が大きくなった場合の動作を説明する。上述した所までの回路動作では、待機モードにおいて第二のDCDCコンバータ60の出力電流が増加すると、FET62などが持つ直流抵抗成分によって第二のDCDCコンバータ60の出力電圧が降下してしまう。そこで本実施例では、第二のDCDCコンバータ60の出力電圧を検出し、その結果を第一のDCDCコンバータ20へフィードバックするよう構成している。第二の検出手段である誤差増幅器72は、反転入力端子に第二のDCDCコンバータ60の出力電圧を抵抗70、71で分圧した電圧が入力され、非反転入力端子には前述した基準電圧Vrefが接続されている。抵抗70、71は、第二のDCDCコンバータ60の出力電圧が第四の直流電圧となったときに、誤差増幅器72の反転入力端子と非反転入力端子の電圧が等しくなるよう設定されている。ここで、第四の直流電圧は、第二のDCDCコンバータ60の出力電圧が低くなってしまうと制御回路90が動作できなくなってしまう閾値電圧である。これによって、第二のDCDCコンバータ60の出力電圧が第四の直流電圧より低い場合に、誤差増幅器72はハイレベルの信号を出力し、FET73をオンさせる。そして、FET73がオンすることにより、FET44はオフする。従って、誤差増幅器41とFET73(FET73をオンさせる誤差増幅器72)は、いずれか一方がFET44をオフさせると、フォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力を上げるよう構成されている。
このように、誤差増幅器41とFET73(FET73をオンさせる誤差増幅器72)は、いずれか一方がFET44をオフさせる。これにより、フォトカプラの発光側素子39を消灯させて“出力電圧を上昇させる”フィードバック信号がワイヤードオア接続された状態を形成している。即ち、第一のDCDCコンバータ20の出力が第三の直流電圧以下になるか、又は第二のDCDCコンバータ60の出力が第四の直流電圧以下になった場合に、FET44がオフしてフォトカプラの発光側素子39を消灯させる。そして、フォトカプラの発光側素子39が消灯したことにより、第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。
(オフ遅延回路)
なお、誤差増幅器72とFET73の間に接続されるダイオード74、コンデンサ75、抵抗76は、遅延手段であるオフ遅延回路である。第二のDCDCコンバータ60の出力電圧が第四の直流電圧より低くなって誤差増幅器72からの信号がハイレベルに切り替わったときは、ダイオード74を介してコンデンサ75が速やかに充電され、FET73をオンさせる。一方、第二のDCDCコンバータ60の出力電圧が第四の直流電圧より高くなって誤差増幅器72からの信号がローレベルに切り替わったとき、ダイオード74はオフする。このため、コンデンサ75は抵抗76により徐々に放電され、FET73がオフするのを遅らせることができる。誤差増幅器72の信号がローレベルに切り替わってからFET73がオフするまでの時間は、コンデンサ75と抵抗76の時定数により決定される。
なお、誤差増幅器72とFET73の間に接続されるダイオード74、コンデンサ75、抵抗76は、遅延手段であるオフ遅延回路である。第二のDCDCコンバータ60の出力電圧が第四の直流電圧より低くなって誤差増幅器72からの信号がハイレベルに切り替わったときは、ダイオード74を介してコンデンサ75が速やかに充電され、FET73をオンさせる。一方、第二のDCDCコンバータ60の出力電圧が第四の直流電圧より高くなって誤差増幅器72からの信号がローレベルに切り替わったとき、ダイオード74はオフする。このため、コンデンサ75は抵抗76により徐々に放電され、FET73がオフするのを遅らせることができる。誤差増幅器72の信号がローレベルに切り替わってからFET73がオフするまでの時間は、コンデンサ75と抵抗76の時定数により決定される。
[待機モード時の動作波形(負荷電流が小さいとき)]
次に、図2を用いて本実施例の待機モードにおける動作波形を説明する。図2(A)(a)は、第一のDCDCコンバータ20のFET23のオン(ON)又はオフ(OFF)を示す波形100aを図示している。図2(A)(b)は、第二のDCDCコンバータ60のFET62のオン(ON)又はオフ(OFF)を示す波形101aを図示している。図2(A)(c)は、第一のDCDCコンバータ20の出力電圧(voltage)の波形102aと、第二のDCDCコンバータ60の出力電圧(voltage)の波形103aを図示している。図2(B)は図2(A)に対応しており、図2(B)(a)は、FET23のオン又はオフを示す波形100bを、図2(B)(b)は、FET62のオン又はオフを示す波形101bを、それぞれ図示している。また、図2(B)(c)は、第一のDCDCコンバータ20の出力電圧の波形102bと、第二のDCDCコンバータ60の出力電圧の波形103bを図示している。横軸はいずれも時刻(time)を示している。また、図2(A)(c)、図2(B)(c)において、V2は第二の直流電圧、V3は第三の直流電圧、V4は第四の直流電圧を示しており、V2>V3>V4の関係が成り立っている。
次に、図2を用いて本実施例の待機モードにおける動作波形を説明する。図2(A)(a)は、第一のDCDCコンバータ20のFET23のオン(ON)又はオフ(OFF)を示す波形100aを図示している。図2(A)(b)は、第二のDCDCコンバータ60のFET62のオン(ON)又はオフ(OFF)を示す波形101aを図示している。図2(A)(c)は、第一のDCDCコンバータ20の出力電圧(voltage)の波形102aと、第二のDCDCコンバータ60の出力電圧(voltage)の波形103aを図示している。図2(B)は図2(A)に対応しており、図2(B)(a)は、FET23のオン又はオフを示す波形100bを、図2(B)(b)は、FET62のオン又はオフを示す波形101bを、それぞれ図示している。また、図2(B)(c)は、第一のDCDCコンバータ20の出力電圧の波形102bと、第二のDCDCコンバータ60の出力電圧の波形103bを図示している。横軸はいずれも時刻(time)を示している。また、図2(A)(c)、図2(B)(c)において、V2は第二の直流電圧、V3は第三の直流電圧、V4は第四の直流電圧を示しており、V2>V3>V4の関係が成り立っている。
まず、図2(A)は待機モードにおいて負荷電流が比較的小さい場合の動作例を示す波形である。第一のDCDCコンバータ20の出力電圧(波形102a)が第三の直流電圧(V3)を下回る毎に誤差増幅器41からローレベルの信号が出力され、第一のDCDCコンバータ20のFET23(波形100a)がオンする。これにより第一のDCDCコンバータ20の出力電圧(波形102a)は第三の直流電圧(V3)となるように制御される。この第三の直流電圧(V3)は、第二のDCDCコンバータ60が制御する第二の直流電圧(V2)よりも低いので、第二のDCDCコンバータ60のFET62(波形101a)は連続導通(オン)状態となる。そして、第二のDCDCコンバータ60の出力電圧(波形103a)は、第二のDCDCコンバータ60が持つ直流抵抗成分によって第三の直流電圧(V3)より若干降下するとともに、インダクタ64とコンデンサ65によって平滑化された電圧を出力する。負荷電流が小さい場合、第二のDCDCコンバータ60の出力(波形103a)が第四の直流電圧(V4)を下回ることは無く、FET73はオフ状態で固定となる。
[待機モード時の動作波形(負荷電流が大きいとき)]
次に、図2(B)は、待機モードにおいて図2(A)から負荷電流を増したときの本実施例の動作例を示す波形である。負荷電流が大きいため、第一のDCDCコンバータ20の出力(波形102b)が第三の直流電圧(V3)を下回るよりも早く、時刻T121において第二のDCDCコンバータ60の出力(波形103b)が第四の直流電圧(V4)を下回る。すると誤差増幅器72はハイレベルの信号を出力し、速やかにFET73をオンする。
次に、図2(B)は、待機モードにおいて図2(A)から負荷電流を増したときの本実施例の動作例を示す波形である。負荷電流が大きいため、第一のDCDCコンバータ20の出力(波形102b)が第三の直流電圧(V3)を下回るよりも早く、時刻T121において第二のDCDCコンバータ60の出力(波形103b)が第四の直流電圧(V4)を下回る。すると誤差増幅器72はハイレベルの信号を出力し、速やかにFET73をオンする。
前述した通り、FET73がオンするとFET44がオフされ、フォトカプラの発光側素子39が消灯し、電源制御IC22が第一のDCDCコンバータ20の出力電圧を上げるようフィードバック制御される。これにより時刻T121から第一のDCDCコンバータ20のFET23(波形100b)がオンとオフを繰り返すスイッチング動作を開始し、第一のDCDCコンバータ20の出力(波形102b)が上昇する。この第一のDCDCコンバータ20の出力を上昇させるフィードバック制御は、第二のDCDCコンバータ60の出力電圧の低下を避けるために、遅延時間をできるだけ短くした方がよい。なお、ここでいう遅延時間とは、第二のDCDCコンバータ60の出力が第四の直流電圧を下回ってから、FET23がスイッチングを開始するまでの時間である。そして、第二のDCDCコンバータ60の出力(波形103b)は、インダクタ64とコンデンサ65の影響で時刻T121から若干遅れて電圧が上昇し、時刻T122において再び第四の直流電圧(V4)を上回る。
このとき、誤差増幅器72はすぐにローレベルの信号を出力するように切り替わる。しかし、前述したダイオード74、コンデンサ75、抵抗76からなるオフ遅延回路によって、時刻T124まで遅れてFET73がオフし、第一のDCDCコンバータ20のFET23(波形100b)がスイッチング動作を停止する。即ち、オフ遅延回路による遅延時間は、時刻T122から時刻T124までの時間に含まれる。この時刻T122から時刻T124の間、第一のDCDCコンバータ20の出力(波形102b)は上昇し続ける。
ここで、第二のDCDCコンバータ60の出力(波形103b)は、時刻T123で第二の直流電圧(V2)にまで上昇する。そして、第二のDCDCコンバータ60のFET62(波形101b)がスイッチング動作を再開し、第二の直流電圧(V2)を保つよう制御される。時刻T124以降は、第一のDCDCコンバータ20の出力(波形102b)は、コンデンサ32に蓄えた電荷を放出して出力電圧を徐々に下げてゆく。この状態は、第一のDCDCコンバータ20の出力(波形102b)が第三の直流電圧(V3)を下回るか、第二のDCDCコンバータ60の出力(波形103b)が第四の直流電圧(V4)を下回るまで継続される。ここでは、時刻T125において第二のDCDCコンバータ60の出力(波形103b)が第四の直流電圧(V4)を再び下回り、それ以降、時刻T121から時刻T125までと同じ間欠動作を繰り返す。この様に、前述したダイオード74、コンデンサ75、抵抗76からなるオフ遅延回路の時定数によって、時刻T121からT125までの間欠動作周期を調整することが可能である。
[通常モードへの復帰時の動作]
次に、通常モードへの復帰時の動作を説明する。通常モードに復帰時、最初に第一のDCDCコンバータ20の出力電圧を第三の直流電圧から第一の直流電圧に上昇させる。具体的には、制御回路90は、制御端子91からの信号をローレベルに切り替えることで、FET44をオフ状態で固定にする。これにより、制御回路90は、誤差増幅器41及び誤差増幅器72の出力がフィードバックされない様に、即ち、誤差増幅器41及び誤差増幅器72の出力に起因してフォトカプラの発光側素子39の制御が行われない様にする。その後、制御回路90は、ロードスイッチ50をオンして駆動系回路80に第一の直流電圧を供給する。具体的には、制御回路90は、制御端子92からの信号をローレベルにしてFET51をオンさせる。
次に、通常モードへの復帰時の動作を説明する。通常モードに復帰時、最初に第一のDCDCコンバータ20の出力電圧を第三の直流電圧から第一の直流電圧に上昇させる。具体的には、制御回路90は、制御端子91からの信号をローレベルに切り替えることで、FET44をオフ状態で固定にする。これにより、制御回路90は、誤差増幅器41及び誤差増幅器72の出力がフィードバックされない様に、即ち、誤差増幅器41及び誤差増幅器72の出力に起因してフォトカプラの発光側素子39の制御が行われない様にする。その後、制御回路90は、ロードスイッチ50をオンして駆動系回路80に第一の直流電圧を供給する。具体的には、制御回路90は、制御端子92からの信号をローレベルにしてFET51をオンさせる。
以上に示す様に、本実施例の電源装置はフィードバック回路を備えており、フィードバック回路には、誤差増幅器35、誤差増幅器41、誤差増幅器72、FET44、FET73が含まれる。そして、本実施例の構成によれば、待機モードにおいて、第二のDCDCコンバータ60の負荷電流が小さいときには、第二のDCDCコンバータ60のスイッチング動作を停止するので、高い変換効率を実現することができる。さらに第二のDCDCコンバータ60の負荷電流が増したときには、第二のDCDCコンバータの出力変化から、即座に第一のDCDCコンバータの出力電圧を上昇させる。これにより、事前に動作モードを切り替えること無く、大きな負荷電流も出力することが可能である。また、本実施例を画像形成装置等に用いる電源装置に適用した場合、図2(B)に示した第一のDCDCコンバータ20が間欠動作する周期は、オフ遅延回路の時定数を調整することで数百Hz程度に設定することが可能である。これによってトランス24から発生する可聴音域の振動音になりやすい数kHzから数十kHzの動作音を発生しにくくするといった効果もある。
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
[電源装置の構成]
図3は、実施例2の電源装置の構成を示す回路図である。実施例1の図1と同じ構成については、同じ符号を付し説明を省略する。また、本実施例の動作波形も、実施例1の図2で説明した動作波形と同様である。実施例1の図1に示す電源回路と異なる所は、フィードバック回路の構成である。実施例1では、通常モードで制御する誤差増幅器35と、待機モードで制御する誤差増幅器41とを別に備え、その出力端子をFET44を介してワイヤードオア接続していたのに対し、本実施例では使用する誤差増幅器の数が1つ少ない。なお、本実施例のフィードバック回路は、後述する誤差増幅器235、誤差増幅器272、FET273、FET244を含む。
図3は、実施例2の電源装置の構成を示す回路図である。実施例1の図1と同じ構成については、同じ符号を付し説明を省略する。また、本実施例の動作波形も、実施例1の図2で説明した動作波形と同様である。実施例1の図1に示す電源回路と異なる所は、フィードバック回路の構成である。実施例1では、通常モードで制御する誤差増幅器35と、待機モードで制御する誤差増幅器41とを別に備え、その出力端子をFET44を介してワイヤードオア接続していたのに対し、本実施例では使用する誤差増幅器の数が1つ少ない。なお、本実施例のフィードバック回路は、後述する誤差増幅器235、誤差増幅器272、FET273、FET244を含む。
[通常モード時の動作]
本実施例の通常モードについて説明する。通常モードでは、制御回路90は制御端子293からハイレベルの信号を出力することで、FET243をオンさせる。誤差増幅器235の反転入力端子には前述した基準電圧Vrefが入力され、非反転入力端子には第一のDCDCコンバータ20の出力を抵抗233、234、242で分圧した電圧が入力されている。また抵抗233、334、242は、FET243がオンのとき、第一のDCDCコンバータ20の出力電圧が第一の直流電圧となったときに誤差増幅器235の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のDCDCコンバータ20の出力が第一の直流電圧以下に下がると、誤差増幅器235から出力される信号はローレベルとなって、抵抗238を介してFET244をオフする。FET244がオフすると、実施例1と同様にフォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。これによって、第一のDCDCコンバータ20の出力電圧は第一の直流電圧に制御される。なお、通常モードでは、制御回路90の制御端子91はローレベルの信号を出力しているとともに、誤差増幅器272はオープンコレクタ出力であるので、FET273はオフ状態で固定となって、上述した動作に影響を与えない。
本実施例の通常モードについて説明する。通常モードでは、制御回路90は制御端子293からハイレベルの信号を出力することで、FET243をオンさせる。誤差増幅器235の反転入力端子には前述した基準電圧Vrefが入力され、非反転入力端子には第一のDCDCコンバータ20の出力を抵抗233、234、242で分圧した電圧が入力されている。また抵抗233、334、242は、FET243がオンのとき、第一のDCDCコンバータ20の出力電圧が第一の直流電圧となったときに誤差増幅器235の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のDCDCコンバータ20の出力が第一の直流電圧以下に下がると、誤差増幅器235から出力される信号はローレベルとなって、抵抗238を介してFET244をオフする。FET244がオフすると、実施例1と同様にフォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。これによって、第一のDCDCコンバータ20の出力電圧は第一の直流電圧に制御される。なお、通常モードでは、制御回路90の制御端子91はローレベルの信号を出力しているとともに、誤差増幅器272はオープンコレクタ出力であるので、FET273はオフ状態で固定となって、上述した動作に影響を与えない。
[待機モード時の動作]
次に、本実施例の待機モードについて説明する。待機モードでは、制御回路90は制御端子293からローレベルの信号を出力することで、FET243をオフさせる。これによって誤差増幅器235の非反転入力端子には第一のDCDCコンバータ20の出力を抵抗233、234のみで分圧した電圧が入力される。このように、本実施例では、通常モードと待機モードとで分圧抵抗の抵抗値が切り替えられる。ここで抵抗233、234は、FET243がオフのとき、第一のDCDCコンバータ20の出力電圧が第三の直流電圧となったときに誤差増幅器235の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のDCDCコンバータ20の出力が第三の直流電圧以下に下がると、誤差増幅器235から出力される信号はローレベルとなって、抵抗238を介してFET244をオフする。FET244がオフすると、フォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。これによって、第一のDCDCコンバータ20の出力電圧は第三の直流電圧に制御される。
次に、本実施例の待機モードについて説明する。待機モードでは、制御回路90は制御端子293からローレベルの信号を出力することで、FET243をオフさせる。これによって誤差増幅器235の非反転入力端子には第一のDCDCコンバータ20の出力を抵抗233、234のみで分圧した電圧が入力される。このように、本実施例では、通常モードと待機モードとで分圧抵抗の抵抗値が切り替えられる。ここで抵抗233、234は、FET243がオフのとき、第一のDCDCコンバータ20の出力電圧が第三の直流電圧となったときに誤差増幅器235の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のDCDCコンバータ20の出力が第三の直流電圧以下に下がると、誤差増幅器235から出力される信号はローレベルとなって、抵抗238を介してFET244をオフする。FET244がオフすると、フォトカプラの発光側素子39を消灯させて第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。これによって、第一のDCDCコンバータ20の出力電圧は第三の直流電圧に制御される。
これに加えて、待機モードでは、制御回路90が制御端子91からハイレベルの信号を出力することで、オープンコレクタ出力の誤差増幅器272がFET273をオン可能な状態にする。誤差増幅器272は反転入力端子に第二のDCDCコンバータ60の出力を抵抗70、71で分圧した電圧が入力され、実施例1の誤差増幅器72と同じ動作をする。ダイオード74、コンデンサ75、抵抗76によって構成されるオフ遅延回路の動作も実施例1と同様である。ただし、誤差増幅器272は、実施例1と異なりオープンコレクタ出力であるため、信号がローレベルからハイレベルに切り替わるときに、抵抗240がコンデンサ75を充電する遅延時間が生じる。実施例1で述べた通り、出力電圧の低下を避けるために、この遅延時間をできるだけ短くした方が良いので、抵抗240の値は小さい方が良い。
ここで、誤差増幅器235とFET273(FET273をオンさせる誤差増幅器272)は、いずれか一方がローレベル出力になるとFET244をオフさせ、第一のDCDCコンバータ20の出力を上げるよう構成されている。そして、誤差増幅器235とFET273、即ちFET273を介して誤差増幅器272は、“出力電圧を上昇させる”フィードバック信号がワイヤードオア接続された状態を形成している。即ち、第一のDCDCコンバータ20の出力が第三の直流電圧以下になるか、又は第二のDCDCコンバータ60の出力が第四の直流電圧以下になった場合に、フォトカプラの発光側素子39を消灯させる。そして、第一のDCDCコンバータ20の出力電圧を上昇させるよう制御される。本実施例によれば、必要な誤差増幅器の数が少なく、より小型かつ低コストで構成することが可能である。
なお、実施例1、2において、シャントレギュレータ37を用いて生成した基準電圧Vrefは、ツェナーダイオード等別の手段を用いて生成しても良い。また各FETはトランジスタを用いて構成しても良い。
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
実施例1、2で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1、2の電源装置が適用される画像形成装置の構成を説明する。
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図4(a)に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1、2で説明した電源装置400を備えている。尚、実施例1、2の電源装置400を適用可能な画像形成装置は、図4に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。また、画像形成装置には、USBコネクタ401が設けられており、USBメモリがUSBケーブルを介してカメラ等の外部装置と接続可能である。更に、画像形成装置には無線LANインターフェイス402が設けられており、無線信号で外部機器と通信して信号や情報を送受信することが可能である。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図4(a)に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1、2で説明した電源装置400を備えている。尚、実施例1、2の電源装置400を適用可能な画像形成装置は、図4に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。また、画像形成装置には、USBコネクタ401が設けられており、USBメモリがUSBケーブルを介してカメラ等の外部装置と接続可能である。更に、画像形成装置には無線LANインターフェイス402が設けられており、無線信号で外部機器と通信して信号や情報を送受信することが可能である。
レーザビームプリンタ300は、図4(b)のブロック図に示すとおり、画像形成部による画像形成動作や、シートの搬送動作を制御する制御回路90としてのコントローラを備えている。そして、実施例1、2に記載の電源装置400の第二のDCDCコンバータ60は、例えばコントローラ90に電力を供給する。また、実施例1、2に記載の電源装置400の第一のDCDCコンバータ20は、感光ドラム311を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部としての駆動系回路80に電力を供給する。また、コントローラ(制御回路90)はUSBコネクタ401(USBインターフェイス回路及び通信回路を含む)と通信する構成であり接続された外部装置と信号及び情報のやり取りが可能である。また、コントローラは無線LANインターフェイス(通信回路を含む)と通信する構成であり外部のコンピュータと信号や情報の送受信を行う。
本実施例の画像形成装置は、省電力を実現する待機モードで動作している場合に、駆動系回路80への電圧の供給を遮断し、消費電力を低減させる。また、第二のDCDCコンバータ60のFET62を連続導通状態とすることで、高い電源効率を得ることができる。そして、本実施例の画像形成装置では、待機モード時に実施例1、2で説明した動作を行うことにより、負荷電流が大きくなった場合でも、通常モードに移行することなく大きな電流を負荷に供給することができる。ここで、画像形成装置が待機モードにて動作している場合に、負荷電流が大きくなる場合としては、例えば、上述した無線LANインターフェイス402を介した通信やUSBコネクタ401に接続されえ機能が動作した場合である。画像形成装置が待機モードで稼働している場合に、低消費電流時の電源効率を低下させずに、無線LANインターフェイスやUSB機能等の消費電流の大きな機器を即座に動作させることができる。そして、電源装置を使用する機器である画像形成装置のユーザビリティーを向上させることができる。
なお、本実施例において負荷電流が増加する場合の一例として無線LANインターフェイスとUSB機器について説明した。しかしこれに限らず、負荷電流が増加する場合としては、不図示のオペレーションパネルや操作部から画像形成装置の画像形成条件の設定変更を受け付けた場合等も含む。このような設定変更をコントローラが実行する場合においても処理負荷が増加するため負荷電流が増加する可能性がある。
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
10 整流平滑回路
20 第一のDCDCコンバータ
60 第二のDCDCコンバータ
62 FET
20 第一のDCDCコンバータ
60 第二のDCDCコンバータ
62 FET
Claims (14)
- 交流電圧を整流及び平滑する整流平滑手段と、
前記整流平滑手段により整流及び平滑された電圧を変換して第一の直流電圧を出力する第一のDCDCコンバータと、
第二のスイッチング手段によって前記第一の直流電圧をスイッチングすることにより前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のDCDCコンバータと、
を備え、
前記第一のDCDCコンバータの前記第一の直流電圧を出力する第一動作モードと、前記第一のDCDCコンバータの前記第一の直流電圧を低下させ、前記第二のDCDCコンバータの前記第二のスイッチング手段を連続導通状態にし、前記第一のDCDCコンバータから低下して出力した電圧を前記第二のDCDCコンバータを介して出力する第二動作モードと、で動作可能である電源装置であって、
前記第二のDCDCコンバータの出力電流が増加したことを検出する検出手段を備え、
前記第二動作モードで動作しているときに、前記検出手段により前記第二のDCDCコンバータの出力電流が増加したことを検出した場合には、前記第一のDCDCコンバータの出力電圧を増加させることを特徴とする電源装置。 - 前記検出手段は、前記第一のDCDCコンバータからの出力電圧が第三の直流電圧以下となったことを検出する第一の検出手段と、前記第二のDCDCコンバータからの出力電圧が前記第三の直流電圧より低い第四の直流電圧以下となったことを検出する第二の検出手段と、を有し、
前記第一の検出手段により前記第三の直流電圧以下となったことを検出したか、又は、前記第二の検出手段により前記第四の直流電圧以下となったことを検出した場合に、前記第一のDCDCコンバータの出力電圧を増加させることを特徴とする請求項1に記載の電源装置。 - 前記第三の直流電圧は、前記第二の直流電圧よりも低いことを特徴とする請求項2に記載の電源装置。
- 前記第一の検出手段の出力と前記第二の検出手段の出力とはワイヤードオア接続されていることを特徴とする請求項2又は3に記載の電源装置。
- 前記第一のDCDCコンバータは、前記整流平滑手段により整流及び平滑された電圧をスイッチングする第一のスイッチング手段を有し、
前記第一のスイッチング手段のスイッチング動作を開始させることにより、前記第一のDCDCコンバータの出力電圧を増加させることを特徴とする請求項2乃至4のいずれか1項に記載の電源装置。 - 前記第二の検出手段は、前記第一のDCDCコンバータの出力電圧が増加したことにより前記第二のDCDCコンバータの出力電圧が前記第四の直流電圧を超えた場合であっても、前記第一のスイッチング手段のスイッチング動作の停止を遅延させる遅延手段を有することを特徴とする請求項5に記載の電源装置。
- 前記第一のDCDCコンバータからの出力電圧が前記第一の直流電圧以下となったことを検出する第三の検出手段を備え、
前記第一動作モードで動作しているときに、前記第三の検出手段の検出結果に基づき、前記第一のDCDCコンバータが前記第一の直流電圧を出力するように制御されることを特徴とする請求項1乃至6のいずれか1項に記載の電源装置。 - 前記第一の検出手段は、第一の誤差増幅器を有し、
前記第三の検出手段は、第三の誤差増幅器を有し、
前記第一の誤差増幅器の出力と前記第三の誤差増幅器の出力とがワイヤードオア接続されていることを特徴とする請求項7に記載の電源装置。 - 前記第一の検出手段及び前記第三の検出手段を一つの誤差増幅器により構成し、
前記一つの誤差増幅器に入力される前記第一のDCDCコンバータの出力電圧を分圧する抵抗を備え、
前記第一動作モードと前記第二動作モードとで前記抵抗の抵抗値が切り替えられることを特徴とする請求項7に記載の電源装置。 - 前記第一のDCDCコンバータに接続された負荷への前記第一の直流電圧を供給又は遮断するスイッチを備え、
前記第二動作モードに移行したときに前記スイッチにより前記負荷への前記第一の直流電圧の供給が遮断され、
前記第一動作モードに移行したときに前記スイッチにより前記負荷へ前記第一の直流電圧が供給されることを特徴とする請求項1乃至9のいずれか1項に記載の電源装置。 - 画像を形成するための画像形成手段と、
請求項1乃至10のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 - 前記画像形成手段を駆動するための駆動手段を備え、
前記駆動手段は、前記負荷であることを特徴とする請求項11に記載の画像形成装置。 - 前記画像形成手段の動作を制御する制御手段を備え、
前記制御手段は、前記第二のDCDCコンバータからの前記第二の直流電圧を供給されることを特徴とする請求項11又は12に記載の画像形成装置。 - 画像を形成するための画像形成手段と、
前記画像形成手段を駆動するための駆動手段と、
前記画像形成手段及び前記駆動手段を制御する制御手段と、
前記画像形成手段、前記駆動手段及び前記制御手段に電力を供給する請求項10に記載の電源装置と、
を備え、
前記制御手段は、前記スイッチを制御することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013236842A JP2015097447A (ja) | 2013-11-15 | 2013-11-15 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013236842A JP2015097447A (ja) | 2013-11-15 | 2013-11-15 | 電源装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015097447A true JP2015097447A (ja) | 2015-05-21 |
Family
ID=53374504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013236842A Pending JP2015097447A (ja) | 2013-11-15 | 2013-11-15 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015097447A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018517382A (ja) * | 2015-06-09 | 2018-06-28 | グーグル エルエルシー | フライバックコントローラとバックコンバータとを含む電源装置 |
JP2018117501A (ja) * | 2017-01-20 | 2018-07-26 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP2019111741A (ja) * | 2017-12-25 | 2019-07-11 | コニカミノルタ株式会社 | 画像形成装置および電源装置 |
-
2013
- 2013-11-15 JP JP2013236842A patent/JP2015097447A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018517382A (ja) * | 2015-06-09 | 2018-06-28 | グーグル エルエルシー | フライバックコントローラとバックコンバータとを含む電源装置 |
JP2018117501A (ja) * | 2017-01-20 | 2018-07-26 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP2019111741A (ja) * | 2017-12-25 | 2019-07-11 | コニカミノルタ株式会社 | 画像形成装置および電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
US9356525B2 (en) | Power supply device and image forming apparatus | |
US10547244B2 (en) | Power supply apparatus and image forming apparatus | |
US9106148B2 (en) | Power supply apparatus and image forming apparatus | |
JP2017112798A (ja) | 電源装置及び画像形成装置 | |
US9093913B2 (en) | Switching power supply with detection of the AC input voltage | |
JP2019037071A (ja) | 電源装置及び画像形成装置 | |
JP2014128093A (ja) | 電源装置及びこれを備えた画像形成装置 | |
US9851680B2 (en) | Power supply device and image forming apparatus including power supply device | |
JP2015097447A (ja) | 電源装置及び画像形成装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP6188371B2 (ja) | 電源装置及び画像形成装置 | |
JP2020188538A (ja) | 電源装置及び画像形成装置 | |
JP2019083617A (ja) | 電源装置及び画像形成装置 | |
US20140198541A1 (en) | Power supply and image forming apparatus | |
JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
US10211717B2 (en) | Power supply device and image forming apparatus | |
JP2017041949A (ja) | 電源装置及び画像形成装置 | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
JP7271152B2 (ja) | 電源装置及び画像形成装置 | |
JP2016082714A (ja) | 電源装置及び画像形成装置 | |
JP6961430B2 (ja) | 電源装置及び画像形成装置 | |
JP7214472B2 (ja) | 電源装置及び画像形成装置 | |
JP2012018233A (ja) | 電子機器及び画像形成装置 | |
JP7214471B2 (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |