JP6326192B2 - チップ抵抗器およびその製造法 - Google Patents

チップ抵抗器およびその製造法 Download PDF

Info

Publication number
JP6326192B2
JP6326192B2 JP2014055874A JP2014055874A JP6326192B2 JP 6326192 B2 JP6326192 B2 JP 6326192B2 JP 2014055874 A JP2014055874 A JP 2014055874A JP 2014055874 A JP2014055874 A JP 2014055874A JP 6326192 B2 JP6326192 B2 JP 6326192B2
Authority
JP
Japan
Prior art keywords
electrode layer
resistor
pair
electrodes
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014055874A
Other languages
English (en)
Other versions
JP2015179713A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014055874A priority Critical patent/JP6326192B2/ja
Priority to PCT/JP2015/057170 priority patent/WO2015141539A1/ja
Priority to DE112015001291.5T priority patent/DE112015001291T5/de
Priority to CN201580014547.XA priority patent/CN106104710B/zh
Priority to US15/126,199 priority patent/US10224132B2/en
Publication of JP2015179713A publication Critical patent/JP2015179713A/ja
Application granted granted Critical
Publication of JP6326192B2 publication Critical patent/JP6326192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/12Arrangements of current collectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、チップ抵抗器およびその製造法に関する。
絶縁基板の片面に形成され銀を主成分とする一対の電極と、一対の電極の双方に接触するように絶縁基板の片面に形成される抵抗体と、抵抗体を覆い一対の電極の一部を露出したままにする絶縁膜と、を有するチップ抵抗器について、一対の電極が硫化されることが問題視されている。その理由は、一対の電極が硫化すると、導通不良または断線に至るおそれがあるからである。
そこでたとえば、一対の電極の金属材料に銀とパラジウムを含有する金属材料を用いることで、一対の電極の硫化を抑制する技術が提案されている(特許文献1参照)。
特開2008−300607号公報
しかしながら、銀とパラジウムを含有する金属材料は、多くのパラジウムを含有させないと耐硫化の効果を得られ難い。そのため、たとえば、パラジウムを10重量%以上含有させた銀−パラジウム系材料の電極の場合、パラジウムを含有しない銀電極に比べて比抵抗が高くなってしまう。この比抵抗の違いは、チップ抵抗器の抵抗値が十分に高い場合には問題となりにくいが、チップ抵抗器の抵抗値が非常に低い場合には、その製造過程における、一対の電極に測定用のプローブ電極を接触させ、抵抗値を測定しながら行うトリミング工程で問題となることがある。たとえば、本来の電極間に形成された抵抗素子の抵抗値に、プローブ電極の接触位置から電極間に形成された抵抗素子までの電極の抵抗値が加算されるため、抵抗素子の抵抗値を測定する際に用いる測定用の一対のプローブ電極の間隔にばらつきがある場合には、無視できない影響がある。また、一対の電極にプローブ電極を接触させるときの接触抵抗も、比抵抗の高い一対の電極の抵抗値に影響してしまう。これらの影響により抵抗値の測定を安定して測定することは極めて困難である。
そこで、本発明の目的は、抵抗値が低いチップ抵抗器であっても、その電極の耐硫化性を高く維持したまま、高い精度の抵抗値調整を行うことが可能なチップ抵抗器およびその製造法を提供することである。
上記目的を達成するため、本発明のチップ抵抗器は、絶縁基板と、絶縁基板の片面に形成される一対の電極と、一対の電極の双方に接触するように絶縁基板の片面に形成される抵抗体と、抵抗体を覆い一対の電極の一部を覆う絶縁膜と、を有し、一対の電極は、それぞれが、以下の(1)から(5)に記載した構成である。
(1)金属成分として、銀を主成分とし、パラジウムを10重量%以上含有する主電極層と、主電極層よりも比抵抗が低い補助電極層とを有している。
(2)絶縁基板の片面から補助電極層、主電極層の順に積層される積層部分を有する。
(3)抵抗体に近い側は、積層部分の一部が絶縁膜に覆われている。
(4)抵抗体から遠い側には、主電極層が補助電極層を部分的に覆わない、補助電極層の露出部を有しており、露出部は絶縁膜に覆われていない。
(5)抵抗体に近い側から遠い側に亘って、積層部分が延在する部分を有している。
ここで、補助電極層は、金属成分が銀の含有比が95重量%以上であることとしてもよい。
上記目的を達成するため、本発明のチップ抵抗器の製造法は、絶縁基板と、絶縁基板の片面に形成される一対の電極と、一対の電極の双方に接触するように絶縁基板の片面に形成される抵抗体と、抵抗体を覆い一対の電極の一部を覆う絶縁膜と、を有し、一対の電極は、それぞれが、金属成分として、銀を主成分とし、パラジウムを10重量%以上含有する主電極層と、主電極層よりも比抵抗が低い補助電極層とを有し、絶縁基板の片面から補助電極層、主電極層の順に積層される積層部分を有し、抵抗体に近い側は、積層部分の一部が絶縁膜に覆われており、抵抗体から遠い側には、主電極層が補助電極層を部分的に覆わない、補助電極層の露出部を有し、露出部は絶縁膜に覆われておらず、且つ、抵抗体に近い側から遠い側に亘って、積層部分が延在する部分を有しており、一対の電極と抵抗体とで抵抗素子を構成するチップ抵抗器の製造法であって、抵抗素子の抵抗値を調整するトリミング工程を有し、トリミング工程は、一対の電極間の抵抗値をプローブ電極で測定しながら、目的の抵抗値となるまで抵抗体に溝を形成する工程であり、プローブ電極は、トリミング工程の際に補助電極層の露出部に当接させる。
ここで、複数のチップ抵抗器をロット単位で管理し、トリミング工程の後に一対の電極をそれぞれ覆う一対の外部電極層を形成する工程を有し、トリミング工程で得られた抵抗素子の各抵抗値の第1平均値をロット単位毎に算出し、外部電極層を形成する工程の後の抵抗素子の各抵抗値を、一対の外部電極層間の抵抗値として測定し、その測定値の第2平均値をロット単位毎に算出し、同一のロットにおける第1平均値と第2平均値の違いに基づいて、別のロットのチップ抵抗器のトリミング工程の際に、抵抗素子の抵抗値の調整に補正を加えることとしてもよい。
本発明では、抵抗値が低いチップ抵抗器であっても、その電極の耐硫化性を高く維持したまま、高い精度の抵抗値調整を行うことが可能なチップ抵抗器およびその製造法を提供することができる。
本発明の実施の形態に係るチップ抵抗器の平面図である。 (a)は図1のA−A断面図であり、(b)は図1のA’−A’断面図である。 本発明の実施の形態に係るチップ抵抗器の製造の過程を示すフロー図である。 本発明の実施の形態に係るチップ抵抗器の製造過程における、抵抗値調整の過程を示すフロー図である。 本発明の実施の形態の変形例に係るチップ抵抗器の平面図である。 (a)は図5のB−B断面図であり、(b)は図5のB’−B’断面図である。
以下、本発明の実施の形態に係るチップ抵抗器およびその製造法について、図面を参照しながら説明する。
(本発明の実施の形態に係るチップ抵抗器の構成)
図1は、本発明の実施の形態に係るチップ抵抗器の平面図である。図2は、(a)が図1のA−A断面図であり、(b)は図1のA’−A’断面図である。チップ抵抗器1は、絶縁基板2と、絶縁基板2の上面2Aに形成される一対の電極3,3と、一対の電極3,3の双方に接触するように形成される酸化ルテニウムを主成分とする抵抗体4と、抵抗体4を覆い一対の電極3,3の一部を覆う絶縁膜(後述する、オーバーコート15)と、を有している。
一対の電極3,3は、それぞれが、平面形状が長方形の補助電極層3Aと、補助電極層3Aよりも耐硫化性が高く比抵抗が高い、平面形状がコの字状の主電極層3Bとを有している。なお、補助電極層3Aは、金属成分が銀である。そして、主電極層3Bは、金属成分が、パラジウムを20重量%、金を5重量%含有し、残部が銀からなる。また、一対の電極3,3は、それぞれが、絶縁基板2の上面2Aから補助電極層3A、主電極層3Bの順に積層される部分を有している。また、一対の電極3,3は、それぞれが、抵抗体4から近い側は、積層部分の一部が絶縁膜におおわれている。また、一対の電極3,3は、それぞれが抵抗体4から遠い側に主電極層3Bが補助電極層3Aを部分的に覆わない、補助電極層3Aの露出部3A1を有している。また、一対の電極3,3は、それぞれが抵抗体4から近い側から遠い側に亘って、積層部分が延在する部分である延在部3B1を有している。
また、絶縁基板2の裏面2Bにおける一対の電極3,3に対応する位置には、一対の裏面電極11,11が形成されている。そして、絶縁基板2の表面2Aと裏面2Bとを結ぶ端面2C,2Cには、一対の電極3,3と一対の裏面電極11,11とを接続する端面電極12,12が形成されている。
また、抵抗体4の上には、後述のトリミングをする際に抵抗体4を保護するガラスからなる保護コート13が形成されている。そして、抵抗体4および保護コート13には、チップ抵抗器1の抵抗値調整用のトリミング溝14が形成されている。そして、一対の電極3,3の一部と抵抗体4と保護コート13を覆うようにエポキシ樹脂からなるオーバーコート15(絶縁膜)が形成されている。さらに、オーバーコート15で覆われていない一対の電極3,3の部分、端面電極12,12および裏面電極11,11の表面には、ニッケル層およびはんだ層がこの順に形成されためっき層16,16(外部電極層)が形成されている。
(本発明の実施の形態に係るチップ抵抗器の製造法)
図3は、本発明の実施の形態に係るチップ抵抗器1の製造の過程を示すフロー図である。まず、工程P1は、絶縁基板2の裏面2Bに一対の裏面電極11,11を形成する工程である。具体的には、金属成分が銀からなるペーストをスクリーン印刷により絶縁基板2の裏面2Bに配置し、その後絶縁基板2を焼成炉で焼成することで、一対の裏面電極11,11を形成する。
次に、工程P2は、絶縁基板2の上面2Aであって一対の裏面電極11,11に対応する位置に、一対の電極3,3を形成する工程である。具体的には、まず、金属成分が銀からなるペーストをスクリーン印刷により絶縁基板2の上面2Aに対して配置し、その後絶縁基板2を焼成炉で焼成することで、補助電極層3A,3Aを形成する。その後、補助電極層3A,3Aに重ね合わせるように、金属成分が銀とパラジウム(20重量%)と金(5重量%)からなるペーストをスクリーン印刷により配置し、その後絶縁基板2を焼成炉で焼成することで、主電極層3B,3Bを形成する。このとき、各電極(裏面電極11、補助電極層3A、主電極層3B)は、それぞれ別々に焼成するのでなく、これら全てを同時に焼成を行なってもよい。しかし、補助電極層3Aと主電極層3Bは、別に焼成した方が、補助電極層3Aの銀が主電極層3Bへ拡散することを抑制できるので、硫化特性が良くなる。
次に、工程P3は、一対の電極3,3の双方に接触するように抵抗体4を形成する工程である。具体的には、酸化ルテニウム等からなるペーストをスクリーン印刷により絶縁基板2の上面2Aに配置し、その後絶縁基板2を焼成炉で焼成することで、抵抗体4を形成する。
次に、工程P4は、抵抗体4を覆うように保護コート13を形成する工程である。具体的には、ガラスペーストをスクリーン印刷により絶縁基板2の上面2Aに配置し、その後絶縁基板2を焼成炉で焼成することで、保護コート13を形成する。
次に、工程P5は、一対の電極3,3と抵抗体4とで構成される抵抗素子の抵抗値を調整するトリミング工程である。トリミング工程前の抵抗素子の抵抗値は、目的とする抵抗値よりも低く設定されている。トリミング工程は、一対の電極3,3間の抵抗値をプローブ電極(図示省略)で測定しながら、目的の抵抗値となるまで抵抗体4および保護コート13にトリミング溝14を形成する工程である。プローブ電極は、トリミング工程の際に補助電極層3A,3Aの露出部3A1、3A1に当接させるようにする。その状態で、レーザー照射によってトリミング溝14を形成し、抵抗素子の電流の流路を徐々に狭めることで抵抗素子の抵抗値を高くして目的とする抵抗値とする。
次に、工程P6は、抵抗体4および保護コート13を覆うように、オーバーコート15を形成する工程である。具体的には、エポキシ樹脂ペーストをスクリーン印刷により絶縁基板2の上面2Aに配置し、その後絶縁基板2を熱硬化することで、オーバーコート15を形成する。
次に、工程P7は、絶縁基板2の表面2Aと裏面2Bとを結ぶ端面2C,2Cに対して、一対の電極3,3と一対の裏面電極11,11とをそれぞれ接続する端面電極12,12を形成する工程である。その形成方法は、ニッケル-クロムをスパッタリングにより形成するものである。
次に、工程P8は、オーバーコート15で覆われていない一対の電極3,3の部分、端面電極12,12および裏面電極11,11の表面に、ニッケル層およびはんだ層をこの順に形成しためっき層16,16(外部電極層)を形成するめっき工程である。この工程P8は、バレルめっき法により行われる。
ここで、トリミング工程P5に関連する抵抗値調整の方法について詳述する。図4は、本発明の実施の形態に係るチップ抵抗器1の製造過程における、抵抗値調整の過程を示すフロー図である。トリミング工程P5を含む抵抗値調整の過程では、複数のチップ抵抗器1をロット単位で管理する。そして、ロットAについて、抵抗値調整の目的値aをチップ抵抗器1の抵抗値である1オームとした、トリミング工程P5で得られた抵抗素子の各抵抗値の第1平均値を算出する(T1)。このとき、同一条件でトリミングを行なっていれば、ロットA全ての抵抗素子の抵抗値を測定する必要は無く、少なくとも抜き取りにて複数個測定して第1平均値を測定しても良い。
そして、めっき層16,16を形成するめっき工程P8を行った後のロットAの抵抗素子の各抵抗値を、一対のめっき層16,16間の抵抗値として測定する。この測定は、抵抗値測定用のプローブ電極をめっき層16,16に当接して行う。その各測定値の平均値を第2平均値として算出する。このとき、トリミング工程P5にて、同一条件でトリミングを行っていれば、ロットA全ての抵抗素子の抵抗値を測定する必要は無く、少なくとも抜き取りにて複数個測定して第2平均値を測定しても良い。
そして、「第1平均値÷第2平均値=Y」の係数Yを算出する(T3)。そして、ロットAとは別のロットBのチップ抵抗器1のトリミング工程P5の際に、抵抗値の調整の目的値bとして、ロットAの目的値aだった1オームに係数Yを乗じて、補正を行った値を採用する(T4)。
以上の補正は、ロットAとロットBのチップ抵抗器1が同じ公称の抵抗値の場合を想定したが、例えばロットAのチップ抵抗器1の公称の抵抗値とロットBのチップ抵抗器1の公称の抵抗値が異なる場合にも同様の補正を行うことができる。たとえば、ロットAの公称の抵抗値が1オームであり、ロットBのチップ抵抗器1の公称の抵抗値が5オームである場合には、上述の係数YをロットBの目的値bとして、5オームに係数Yを乗じた値を採用することができる。このような補正ができる抵抗値の範囲は、ロットBの公称の抵抗値がロットAの公称の抵抗値の0.5倍から5倍の範囲とすることが、抵抗値調整の高い精度を維持する意味で好ましい。
(本発明の実施の形態によって得られる主な効果)
本発明の実施の形態に係るチップ抵抗器1は、一対の電極3,3それぞれが、補助電極層3Aの露出部3A1を有している。補助電極層3Aは主電極層3Bに比べ比抵抗が低い。そのため、その露出部3A1にプローブ電極を当接してトリミング工程P5を行うことが可能である。すると、プローブ電極の間隔のばらつきが、測定される抵抗値に影響し難くなるため、抵抗値が低いチップ抵抗器であっても、高い精度の抵抗値調整を行うことが可能である。
また、チップ抵抗器1を構成する一対の電極3,3のうち、硫化水素等の硫化ガスに曝されるおそれが最も大きい部分は、絶縁膜であるオーバーコート15と外部電極層との隙間部分(図2に示す部分X,X)である。しかし、その部分X,Xには、耐硫化性の高い主電極層3Bがそれぞれ配置しているため、一対の電極3,3の耐硫化性は維持できている。
また、一対の電極3,3は、それぞれが、主電極層3Bと補助電極層3Aにより積層部分が形成されており、抵抗体4に近い側から遠い側に亘って積層部分が延在する延在部3B1を有している。すると、露出部3A1,3A1にそれぞれ当接したプローブ電極間の電流経路は、その当接した点から延在部3B1(補助電極層3Aと主電極層3Bとが重なりあう積層部分)を通り易い。なお、補助電極層3Aと主電極層3Bとが重なりあう積層部分は、厚みが大きい分だけ比抵抗値が小さい。また、積層部分の少なくとも一部は絶縁膜にて覆われるように形成されているため、絶縁膜まで形成される外部電極層を形成した際に生じる抵抗値変化がしにくい。したがって、トリミング工程P5を行う際に、露出部3A1,3A1にそれぞれ当接したプローブ電極間の電流経路は、実際にチップ抵抗器1を使用する際の電流経路により近いものとすることができる。
また、本発明の実施の形態に係るチップ抵抗器1の製造法では、トリミング工程の際にプローブ電極を主電極層3Bより比抵抗値が低い補助電極層3Aの露出部3A1に当接させている。したがって、プローブ電極の接触位置による測定誤差が発生しにくく、その位置での接触抵抗も低くなるため、より正確な測定値を得ることができ、高い精度の抵抗値調整を行うことが可能となっている。
また、図4に示すように、トリミング工程P5を含む抵抗値調整の過程では、複数のチップ抵抗器1をロット単位で管理し、ロットAでのめっき層16,16形成工程P8を経た前後のチップ抵抗器1の抵抗値変化を、ロットAとは別のロットBに反映させている。めっき層16,16形成工程P8によって、一対の電極3,3の上にめっき層16,16が形成されると、チップ抵抗器1を使用する際の一対の電極3,3の部分の通電経路には、めっき層16,16が加わり、通電経路の厚みが大きくなる分だけ比抵抗値が小さくなる。その結果としてチップ抵抗器1の抵抗値が低くなる。そのため、ロットBに係るチップ抵抗器1は、トリミング工程P5の段階でロットAよりも目的の抵抗値を若干高く設定し、めっき層16,16の形成によってチップ抵抗器1の抵抗値が低下する分の補正を加えることができる。
チップ抵抗器1の構成は、一対の電極3,3の比抵抗が問題視されるような抵抗値の低い抵抗器にとって、有利な構成である。たとえば、公称の抵抗値が1オーム以下の低抵抗器にチップ抵抗器1の構成を採用することが特に有利である。
(他の形態)
上述した本発明の実施の形態に係るチップ抵抗器およびその製造法は、本発明の好適な形態の一例ではあるが、これに限定されるものではなく本発明の要旨を変更しない範囲において種々の変形実施が可能である。
たとえば、一対の電極3,3は、それぞれが、平面形状が長方形の補助電極層3Aと、補助電極層3Aよりも耐硫化性が高く比抵抗が高い、平面形状がコの字状の主電極層3Bとを有している。しかし、補助電極層3Aと主電極層3Bの平面形状は、別の形状とすることができる。たとえば、図5は、本発明の実施の形態の変形例に係るチップ抵抗器21の平面図である。また、図6は、(a)が図5のB−B断面図であり、(b)が図5のB’−B’断面図である。チップ抵抗器21は、チップ抵抗器1における主電極層3Bの形状を変形させ、平面形状が凸の字状の主電極層23Bとした以外はチップ抵抗器1と同じ構成である。図5および図6は、チップ抵抗器21について、チップ抵抗器1と同じ構成部材にはチップ抵抗器1における符号を付している。そして、チップ抵抗器1とチップ抵抗器21とで共通する構成部材については説明を省略する。
このチップ抵抗器21は、一つの電極23について補助電極層3Aの露出部23A1が、延在部23B1を挟んで通電方向と直交する方向の電極23の両端に2箇所存在する。そのため、トリミング工程P5の際の抵抗値測定を、いわゆる4端子測定で行うのであれば、それぞれのプローブ電極を当接させる位置を明確にすることができる。もちろん、チップ抵抗器1の露出部3A1を用いても同様に4端子測定できることは言うまでもない。
また、補助電極層3Aは、金属成分が銀であり、主電極層3Bは、金属成分が、パラジウムの含有比が20重量%で、金の含有比が5重量%の、銀を主成分とするものである。しかし、補助電極層3Aおよび主電極層3Bの材料は、これに限定されず適宜変更することができる。たとえば、補助電極層3Aは、金属成分が、主電極層3Bのものより比抵抗が低ければよく、5重量%以下程度であればパラジウムを含有しても良い。補助電極層3Aが少量のパラジウムを含有することで、補助電極層3Aから抵抗体4への銀の拡散と、それによる抵抗体4の温度特性の悪影響を軽減できる。また、補助電極層3Aが少量のパラジウムを含有することで、補助電極層3Aから主電極層3Bへの銀の拡散も抑えることができるため、主電極層3Bの耐硫化性の低下を防ぐことができる。また、主電極層3Bは、金属成分が耐硫化性の高いものであればよく、パラジウムの含有比が10重量%以上、20重量%以上または30重量%以上とすることができる。さらに、主電極層3Bは、金属成分が金を実質的に含有しないものとすることができる。
また、一対の裏面電極11,11および端面電極12,12は、必須の構成要素ではないため、省略することができる。その場合には、チップ抵抗器1は、一対の電極3,3を実装基板に対向するように実装する、いわゆるフェイスダウンの抵抗器とすることができる。
さらに、チップ抵抗器1は、公称の抵抗値が1オームのものである。しかし、チップ抵抗器1の抵抗値は、1オームを超えるものであっても良いし、1オーム未満のものであっても良い。本発明の実施の形態に係るチップ抵抗器1は、公称の抵抗値が1オーム以下のような、いわゆる低抵抗器の場合に特に有利である。
また、図4に示すように、トリミング工程P5を含む抵抗値調整の過程では、複数のチップ抵抗器1をロット単位で管理し、ロットAでのめっき層16,16形成工程P8を経た前後のチップ抵抗器1の抵抗値変化を、ロットAとは別のロットBに反映させている。しかし、図4に示すような抵抗値調整方法は、必ずしも採用する必要はない。
さらに、ロットBのチップ抵抗器1のトリミング工程P5の際に、抵抗値の調整の目的値bとして、ロットAの目的値aだった1オームに係数Y(=第1平均値÷第2平均値)を乗じた値を採用することで、抵抗値調整の補正を行っている。しかし、このような補正方法ではなく、たとえば、「第1平均値−第2平均値」の値(係数Z)を算出し、抵抗値の調整の目的値bとして、ロットAの目的値aだった1オームに係数Zを加えた値を採用することとしても良い。つまり、第1平均値と第2平均値の違いに基づいて、ロットBのチップ抵抗器1のトリミング工程P5の際に、抵抗素子の抵抗値の調整に補正を加える場合は、その補正の方法には、多くの選択肢がある。
1 チップ抵抗器
2 絶縁基板
3 電極
3A 補助電極層
3B 主電極層
3A1、23A1 露出部
3B1,23B1 延在部(延在する部分)
4 抵抗体
13 保護コート
15 オーバーコート(絶縁膜)
16 めっき層(外部電極層)
P5 トリミング工程
P8 めっき工程(外部電極層を形成する工程)

Claims (4)

  1. 絶縁基板と、
    上記絶縁基板の片面に形成される一対の電極と、
    上記一対の電極の双方に接触するように上記絶縁基板の片面に形成される抵抗体と、
    上記抵抗体を覆い上記一対の電極の一部を覆う絶縁膜と、を有するチップ抵抗器において、
    上記一対の電極は、それぞれが、以下の(1)から(5)に記載した構成であることを特徴とするチップ抵抗器。
    (1)金属成分として、銀を主成分とし、パラジウムを10重量%以上含有する主電極層と、上記主電極層よりも比抵抗が低い補助電極層とを有している。
    (2)上記絶縁基板の片面から上記補助電極層、上記主電極層の順に積層される積層部分を有する。
    (3)上記抵抗体に近い側は、上記積層部分の一部が上記絶縁膜に覆われている。
    (4)上記抵抗体から遠い側には、上記主電極層が上記補助電極層を部分的に覆わない、上記補助電極層の露出部を有しており、上記露出部は上記絶縁膜に覆われていない。
    (5)上記抵抗体から近い側から遠い側に亘って、上記積層部分が延在する部分を有している。
  2. 前記補助電極層は、金属成分が銀の含有比が95重量%以上であることを特徴とする請求項1記載のチップ抵抗器。
  3. 絶縁基板と、
    上記絶縁基板の片面に形成される一対の電極と、
    上記一対の電極の双方に接触するように上記絶縁基板の片面に形成される抵抗体と、
    上記抵抗体を覆い上記一対の電極の一部を覆う絶縁膜と、を有し、
    上記一対の電極は、それぞれが、金属成分として、銀を主成分とし、パラジウムを10重量%以上含有する主電極層と、上記主電極層よりも比抵抗が低い補助電極層とを有し、
    上記絶縁基板の片面から上記補助電極層、上記主電極層の順に積層される積層部分を有し、
    上記抵抗体に近い側は、上記積層部分の一部が上記絶縁膜に覆われており、
    上記抵抗体から遠い側には、上記主電極層が上記補助電極層を部分的に覆わない、上記補助電極層の露出部を有しており、上記露出部は上記絶縁膜に覆われておらず、且つ上記抵抗体から近い側から遠い側に亘って、上記積層部分が延在する部分を有しており、
    上記一対の電極と上記抵抗体とで抵抗素子を構成するチップ抵抗器の製造法であって、
    上記抵抗素子の抵抗値を調整するトリミング工程を有し、
    上記トリミング工程は、上記一対の電極間の抵抗値をプローブ電極で測定しながら、目的の抵抗値となるまで上記抵抗体に溝を形成する工程であり、
    上記プローブ電極は、上記トリミング工程の際に上記補助電極層の露出部に当接させることを特徴とするチップ抵抗器の製造法。
  4. 複数の前記チップ抵抗器をロット単位で管理し、前記トリミング工程の後に前記一対の電極をそれぞれ覆う一対の外部電極層を形成する工程を有する請求項3記載のチップ抵抗器の製造法であって、
    前記トリミング工程で得られた前記抵抗素子の各抵抗値の第1平均値を上記ロット単位毎に算出し、
    上記外部電極層を形成する工程の後の前記抵抗素子の各抵抗値を、上記一対の外部電極層間の抵抗値として測定し、その測定値の第2平均値を上記ロット単位毎に算出し、
    同一の上記ロットにおける上記第1平均値と上記第2平均値の違いに基づいて、別のロットの前記チップ抵抗器の前記トリミング工程の際に、前記抵抗素子の抵抗値の調整に補正を加えることを特徴とするチップ抵抗器の製造法。

JP2014055874A 2014-03-19 2014-03-19 チップ抵抗器およびその製造法 Active JP6326192B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014055874A JP6326192B2 (ja) 2014-03-19 2014-03-19 チップ抵抗器およびその製造法
PCT/JP2015/057170 WO2015141539A1 (ja) 2014-03-19 2015-03-11 チップ抵抗器およびその製造法
DE112015001291.5T DE112015001291T5 (de) 2014-03-19 2015-03-11 Chip-Widerstand und Verfahren zu dessen Herstellung
CN201580014547.XA CN106104710B (zh) 2014-03-19 2015-03-11 贴片电阻器及其制造方法
US15/126,199 US10224132B2 (en) 2014-03-19 2015-03-11 Chip resistor and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055874A JP6326192B2 (ja) 2014-03-19 2014-03-19 チップ抵抗器およびその製造法

Publications (2)

Publication Number Publication Date
JP2015179713A JP2015179713A (ja) 2015-10-08
JP6326192B2 true JP6326192B2 (ja) 2018-05-16

Family

ID=54144510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055874A Active JP6326192B2 (ja) 2014-03-19 2014-03-19 チップ抵抗器およびその製造法

Country Status (5)

Country Link
US (1) US10224132B2 (ja)
JP (1) JP6326192B2 (ja)
CN (1) CN106104710B (ja)
DE (1) DE112015001291T5 (ja)
WO (1) WO2015141539A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371187B2 (ja) * 2014-10-03 2018-08-08 Koa株式会社 抵抗体のトリミング方法
CN105427975A (zh) * 2015-12-29 2016-03-23 株洲宏达电通科技有限公司 一种防硫化片式厚膜固定电阻器及其制作方法
CN108399992B (zh) * 2017-02-08 2019-12-27 东莞华科电子有限公司 抗硫化的晶片电阻及其制法
CN110024055B (zh) * 2017-02-08 2021-08-24 松下知识产权经营株式会社 片式电阻器的制造方法及片式电阻器
JP2019067956A (ja) * 2017-10-02 2019-04-25 Koa株式会社 チップ抵抗器
JP7336636B2 (ja) * 2017-12-11 2023-09-01 パナソニックIpマネジメント株式会社 チップ抵抗器
JP7085378B2 (ja) * 2018-03-23 2022-06-16 Koa株式会社 チップ抵抗器
JP2022109674A (ja) * 2021-01-15 2022-07-28 Koa株式会社 チップ抵抗器およびその製造方法
CN113077950B (zh) * 2021-04-01 2022-07-22 钧崴电子科技股份有限公司 电阻器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050095A1 (fr) * 1996-06-26 1997-12-31 Rohm Co., Ltd. Pave resistif et son procede de fabrication
WO1999001876A1 (fr) * 1997-07-03 1999-01-14 Matsushita Electric Industrial Co., Ltd. Resistance et procede de fabrication
JP4061729B2 (ja) * 1998-09-01 2008-03-19 松下電器産業株式会社 抵抗器およびその製造方法
JP3665545B2 (ja) * 2000-08-17 2005-06-29 太陽社電気株式会社 チップ抵抗器及びその製造方法
JP2004253467A (ja) * 2003-02-18 2004-09-09 Rohm Co Ltd チップ抵抗器
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP5329773B2 (ja) 2007-05-31 2013-10-30 コーア株式会社 チップ抵抗器
JP5820294B2 (ja) * 2012-02-09 2015-11-24 Koa株式会社 チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP5957693B2 (ja) * 2012-06-13 2016-07-27 パナソニックIpマネジメント株式会社 チップ抵抗器

Also Published As

Publication number Publication date
CN106104710B (zh) 2019-02-15
DE112015001291T5 (de) 2016-12-29
US20170084364A1 (en) 2017-03-23
JP2015179713A (ja) 2015-10-08
WO2015141539A1 (ja) 2015-09-24
CN106104710A (zh) 2016-11-09
US10224132B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
JP6326192B2 (ja) チップ抵抗器およびその製造法
US9583242B2 (en) Resistive voltage divider with high voltage ratio
JP6585844B2 (ja) センサ素子およびセンサ素子を製造するための方法
US10446304B2 (en) Resistor trimming method
JP6504579B2 (ja) 抵抗素子、その製造方法、並びに抵抗素子アセンブリー
WO2015162858A1 (ja) チップ抵抗器およびその製造方法
US10109398B2 (en) Chip resistor and method for producing same
JP6453599B2 (ja) チップ抵抗器の製造方法
JP2015230922A (ja) チップ抵抗器の製造方法
JP5890989B2 (ja) 薄膜抵抗体
JP5696331B2 (ja) チップ抵抗器およびその製造方法
JP6453598B2 (ja) チップ抵抗器
JP4867487B2 (ja) チップ抵抗器の製造方法
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2007335488A5 (ja)
US20220230788A1 (en) Chip resistor and method for manufacturing same
JP2015201489A (ja) チップ抵抗器の抵抗値測定方法
JP6364606B2 (ja) チップ抵抗器の製造方法
JP2016018814A (ja) チップ抵抗器
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
WO2018147014A1 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP2015095573A (ja) チップ状電子部品の製造方法
JP2013089655A (ja) チップ抵抗器の製造方法
JP2015167178A (ja) チップ抵抗器の製造方法
JP2013098358A (ja) チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180415

R150 Certificate of patent or registration of utility model

Ref document number: 6326192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250