JP6325743B2 - 半導体装置およびその製造方法、並びに電力変換装置 - Google Patents
半導体装置およびその製造方法、並びに電力変換装置 Download PDFInfo
- Publication number
- JP6325743B2 JP6325743B2 JP2017504508A JP2017504508A JP6325743B2 JP 6325743 B2 JP6325743 B2 JP 6325743B2 JP 2017504508 A JP2017504508 A JP 2017504508A JP 2017504508 A JP2017504508 A JP 2017504508A JP 6325743 B2 JP6325743 B2 JP 6325743B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial layer
- semiconductor device
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 title description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 162
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 162
- 210000000746 body region Anatomy 0.000 claims description 126
- 239000010410 layer Substances 0.000 claims description 120
- 239000012535 impurity Substances 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、半導体装置およびその製造方法、並びに電力変換装置に関する。
本技術分野の背景技術として、米国特許第５９０４５１０号明細書（特許文献１）、特開平１１−２６１０６１号公報（特許文献２）、特許第３８７９１２９号公報（特許文献３）および特許第４１２２２３０号公報（特許文献４）がある。
米国特許第５９０４５１０号明細書（特許文献１）には、離間したベース領域の間の活性領域に、ベース領域の深さよりも深く、不純物濃度が約３．５×１０１２原子／ｃｍ２に増大させた領域を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）が記載されている。
特開平１１−２６１０６１号公報（特許文献２）には、予め形成したｐ−型炭化珪素ベース領域の表層部からｐ型不純物を外部拡散させた後、ｐ−型炭化珪素ベース領域にイオン注入により表面チャネル層を形成することにより、キャリア移動度の向上を図る炭化珪素半導体装置が記載されている。
特許第３８７９１２９号公報（特許文献３）には、エピタキシャル層の表面の所定領域をケミカルドライエッチングすることにより生じた面を含む領域を選択酸化して、選択酸化膜を形成した後、ｐ型とｎ型の不純物を二重拡散して、チャネルの長さを規定すると同時にベース層とソース層を形成する半導体装置の製造方法が記載されている。
特許第４１２２２３０号公報（特許文献４）には、不均一なドーピングプロファイルを有するように、第１の伝導性タイプを有する基板の表面に１種類以上のドーパントを注入した後、第１の伝導性タイプを有するエピタキシャル層を形成し、このエピタキシャル層内に、第２の伝導性タイプを有する１つ以上のボディ領域を形成する二重拡散型電界効果トランジスタが記載されている。
パワー半導体デバイスの一つであるパワー金属・絶縁膜・半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）においては、炭化珪素（ＳｉＣ）基板（以下、ＳｉＣ基板と記す）を用いたプレーナ型のパワーＭＩＳＦＥＴ（以下、ＳｉＣパワーＭＩＳＦＥＴと記す）が用いられている。ＳｉＣパワーＭＩＳＦＥＴは、高耐圧化および低損失化が可能であることから、省電力または環境配慮型のインバータ技術の分野において、特に注目が集まっている、
ところで、ＳｉＣパワーＭＩＳＦＥＴでは、更なるオン抵抗の低減が望まれている。しかし、オン抵抗を低減するためには、互いに隣り合うボディ領域に挟まれたＪＦＥＴ領域の不純物濃度を高くすることが望ましいが、これにより、ＳｉＣパワーＭＩＳＦＥＴの耐圧の低下を招くおそれがある。
上記課題を解決するために、本発明は、ＳｉＣパワーＭＩＳＦＥＴにおいて、ｐ型ボディ領域を、第１深さを有する第１領域と、平面視において第１領域の外側に、第１領域に接して形成された第１深さよりも浅い第２深さを有する第２領域とによって構成する。そして、ＪＦＥＴ領域を、互いに隣り合うｐ型ボディ領域の間に第２深さよりも深く形成して、ｐ型ボディ領域の第２領域をＪＦＥＴ領域によって囲む。
本発明によれば、オン抵抗が低く、かつ、高耐圧のＳｉＣパワーＭＩＳＦＥＴを提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
まず、本発明に先立って本発明者らによって検討されたＳｉＣパワーＭＩＳＦＥＴについて説明する。
図１９および図２０に、本発明者らによって検討されたＳｉＣパワーＭＩＳＦＥＴの一例を示す。図１９は、本発明者らによって検討されたＳｉＣパワーＭＩＳＦＥＴの第１例を示す要部断面図である。図２０は、本発明者らによって検討されたＳｉＣパワーＭＩＳＦＥＴの第２例を示す要部断面図である。
図１９に示すように、ＳｉＣパワーＭＩＳＦＥＴでは、オン抵抗を低くするために、互いに隣り合うｐ型ボディ領域４に挟まれたＪＦＥＴ領域７の不純物濃度を、ｎ−型エピタキシャル層２からなるドリフト層５０の不純物濃度よりも高くしている。従って、ｐ型ボディ領域４からドリフト層５０へ広がる空乏層の伸びは、ｐ型ボディ領域４からＪＦＥＴ領域７へ広がる空乏層の伸びよりも大きくなる。
このため、ＪＦＥＴ領域７のｎ−型エピタキシャル層２の表面からの深さが、ｐ型ボディ領域４のｎ−型エピタキシャル層２の表面からの深さと同じか、またはそれよりも浅い場合は、ＪＦＥＴ領域７およびドリフト層５０に、ＪＦＥＴ領域７からドリフト層５０に向けて流れる電流の経路が形成される。しかし、ＪＦＥＴ領域７の不純物濃度が高いことから、互いに隣り合うｐ型ボディ領域４から伸びる空乏層に挟まれたＪＦＥＴ領域７の抵抗は低いが、ドリフト層５０の不純物濃度が低いことから、互いに隣り合うｐ型ボディ領域４から伸びた空乏層により挟まれたドリフト層５０の抵抗は高くなる。
また、図２０に示すように、ＪＦＥＴ領域７のｎ−型エピタキシャル層２の表面からの深さが、ｐ型ボディ領域４のｎ−型エピタキシャル層２の表面からの深さよりも深い場合は、ｐ型ボディ領域４の角部（図２０中、Ｃで示す角部）で電界が集中するため、ＳｉＣパワーＭＩＳＦＥＴの耐圧が低下する。
そこで、本発明は、オン抵抗が低く、かつ、高耐圧のＳｉＣパワーＭＩＳＦＥＴを提供する。
そこで、本発明は、オン抵抗が低く、かつ、高耐圧のＳｉＣパワーＭＩＳＦＥＴを提供する。
≪ＳｉＣパワーＭＩＳＦＥＴの構造≫
本実施例１によるＳｉＣパワーＭＩＳＦＥＴの構造について図１および図２を用いて説明する。図１は、本実施例１による複数のＳｉＣパワーＭＩＳＦＥＴセルが配列された素子形成領域の一部を示す要部平面図である。図２は、本実施例１によるＳｉＣパワーＭＩＳＦＥＴを示す要部断面図（図１のＩ−Ｉ線に沿った断面図）である。ＳｉＣパワーＭＩＳＦＥＴは、プレーナ型のＤＭＯＳ（Double diffused Metal oxide Semiconductor）構造のＭＩＳＦＥＴである。
図１および図２に示すように、ＳｉＣからなるｎ＋型ＳｉＣ基板１の表面（第１主面）上に、ｎ＋型ＳｉＣ基板１よりも不純物濃度の低いＳｉＣからなるｎ−型エピタキシャル層２が形成されており、ｎ＋型ＳｉＣ基板１とｎ−型エピタキシャル層２とからＳｉＣエピタキシャル基板３が構成されている。ｎ−型エピタキシャル層２の厚さは、例えば５．０〜１００．０μｍ程度である。
ｎ−型エピタキシャル層２内には、ｎ−型エピタキシャル層２の表面から所定の深さを有して、複数のｐ型ボディ領域（ウェル領域）４が互いに離間して形成されている。ｐ型ボディ領域４は、ｎ−型ピタキシャル層２の表面から第１深さを有する第１領域４ａと、平面視において第１領域４ａの周囲に、第１領域４ａと接して形成され、ｎ−型ピタキシャル層２の表面から第１深さよりも浅い第２深さを有する第２領域４ｂとから構成される。すなわち、平面視におけるｐ型ボディ領域４の端部が、ｐ型ボディ領域４の中央部よりも浅くなるように、ｐ型ボディ領域４は形成されている。ｐ型ボディ領域４の第１領域４ａのｎ−型エピタキシャル層２の表面からの第１深さは、例えば０．５〜２．０μｍ程度である。
ｐ型ボディ領域４内には、ｎ−型エピタキシャル層２の表面から所定の深さを有して、ｎ＋型ソース領域５（図１では、網掛けのハッチングで示す領域）が形成されている。ｎ＋型ソース領域５は、ｐ型ボディ領域４の端部側面と離間してｐ型ボディ領域４内に形成されており、ｎ＋型ソース領域５のｎ−型エピタキシャル層２の表面からの深さは、例えば０．１〜０．５μｍ程度である。
また、ｐ型ボディ領域４の電位を固定するｐ＋型電位固定領域６が形成されている。ｐ＋型電位固定領域６のｎ−型エピタキシャル層２の表面からの深さは、例えば０．１〜０．５μｍ程度である。
互いに隣り合うｐ型ボディ領域４に挟まれた領域は、ＪＦＥＴ（Junction Field Effect Transistor）領域（ドーピング領域）７として機能する部位である。また、ｐ型ボディ領域４の端部側面（ＪＦＥＴ領域７とｐ型ボディ領域４との界面）とｎ＋型ソース領域５の端部側面（ｐ型ボディ領域４とｎ＋型ソース領域５との界面）との間に位置するｐ型ボディ領域４がチャネル領域８として機能する部位である。
ＪＦＥＴ領域７は、互いに隣り合うｐ型ボディ領域４の第２領域４ｂの間、およびｐ型ボディ領域４の第２領域４ｂの下に、ｐ型ボディ領域４の第１領域４ａの第１深さと同じか、それよりも深く形成されている。すなわち、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂの側面および底面を囲むように形成されており、互いに隣り合うｐ型ボディ領域４の方向に沿った断面で見た場合、凸形状を有している。
ｎ−型エピタキシャル層２のうち、ｐ型ボディ領域４およびＪＦＥＴ領域７が形成されていない領域が、耐圧を確保する役目を担うドリフト層として機能する領域である。また、ｎ＋型ＳｉＣ基板１が、ドレイン層として機能する領域である。
なお、「−」および「＋」は、導電型がｎ型またはｐ型の相対的な不純物濃度を表記した符号であり、例えば「ｎ−」、「ｎ」、「ｎ＋」の順にｎ型不純物の不純物濃度は高くなり、「ｐ−」、「ｐ」、「ｐ＋」の順にｐ型不純物の不純物濃度は高くなる。
ｎ＋型ＳｉＣ基板１の不純物濃度の好ましい範囲は、例えば１×１０１８〜１×１０２１ｃｍ−３程度、ｎ−型エピタキシャル層２の不純物濃度の好ましい範囲は、例えば１×１０１４〜１×１０１７ｃｍ−３程度である。また、ｐ型ボディ領域４の不純物濃度の好ましい範囲は、例えば１×１０１８ｃｍ−３程度、ｎ＋型ソース領域５の不純物濃度の好ましい範囲は、例えば１×１０２０ｃｍ−３程度、ｐ＋型電位固定領域６の不純物濃度の好ましい範囲は、例えば１×１０２０ｃｍ−３程度、ＪＦＥＴ領域７の不純物濃度の好ましい範囲は、例えば３×１０１６ｃｍ−３程度である。
チャネル領域８上にはゲート絶縁膜１０が形成され、ゲート絶縁膜１０上にはゲート電極１１が形成されている。ゲート電極１１は、平面視において格子状に形成されており、ゲート電極１１で囲まれるように、ｐ型のボディ領域４が形成されている。
これらゲート絶縁膜１０およびゲート電極１１は層間絶縁膜１２により覆われている。層間絶縁膜１２に形成された開口部１３の底面にはｎ＋型ソース領域５の一部およびｐ＋型電位固定領域６が露出し、これら表面に金属シリサイド層１４が形成されている。
さらに、ｎ＋型ソース領域５の一部およびｐ＋型電位固定領域６は、金属シリサイド層１４を介してソース配線用電極１５と電気的に接続され、ｎ＋型ＳｉＣ基板１は、金属シリサイド層１６を介してドレイン配線用電極１７と電気的に接続されている。図示は省略するが、同様に、ゲート電極１１は、ゲート配線用電極に電気的に接続されている。ソース配線用電極１５には外部からソース電位が印加され、ドレイン配線用電極１７には外部からドレイン電位が印加され、ゲート配線用電極には外部からゲート電位が印加される。
次に、本実施例１によるＳｉＣパワーＭＩＳＦＥＴの構造の特徴について説明する。
次に、本実施例１によるＳｉＣパワーＭＩＳＦＥＴの構造の特徴について説明する。
本実施例１によるＳｉＣパワーＭＩＳＦＥＴでは、ｐ型ボディ領域４を、第１深さを有する第１領域４ａと、平面視において第１領域４ａの周囲に、第１領域４ａと接して形成された第１深さよりも浅い第２深さを有する第２領域４ｂとによって構成する。そして、ＪＦＥＴ領域７を、互いに隣り合うｐ型ボディ領域４の第２領域４ｂの間、およびｐ型ボディ領域４の第２領域４ｂの下に、ｐ型ボディ領域４の第１領域４ａの第１深さと同じか、それよりも深く形成する。
これにより、ＪＦＥＴ領域７によって、ｐ型ボディ領域４の第２領域４ｂの有する角部Ａと、ｐ型ボディ領域４の第１領域４ａと第２領域４ｂとの境界部分に形成される角部Ｂとを囲むことができるので、ｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合部にかかる電界を、角部Ａおよび角部Ｂに分散することができる。
例えば図２０に示したＳｉＣパワーＭＩＳＦＥＴでは、ｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合部にかかる電界が角部Ｃに集中して、耐圧が著しく低下する。しかし、本実施例１によるＳｉＣパワーＭＩＳＦＥＴでは、低いオン抵抗を得るためにＪＦＥＴ領域７を形成しても、ｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合部にかかる電界が角部Ａおよび角部Ｂに分散するので、耐圧の低下を回避することができる。
なお、素子形成領域におけるＳｉＣパワーＭＩＳＦＥＴのレイアウトは、図１に示したものに限定されるものではない。例えば、図３および図４に示すレイアウトであってもよい。図３は、本実施例１の第１変形例による複数のＳｉＣパワーＭＩＳＦＥＴセルが配列された素子形成領域の一部を示す要部平面図である。図４は、本実施例１の第２変形例による複数のＳｉＣパワーＭＩＳＦＥＴセルが配列された素子形成領域の一部を示す要部平面図である。
図１に示したＳｉＣパワーＭＩＳＦＥＴのレイアウトでは、第１方向Ｙに沿って第１間隔で配置された複数のｐ型ボディ領域４が、第１方向ＹとＳｉＣエピタキシャル基板３の表面において直交する第２方向Ｘに沿って第２間隔で配置されており、複数のｐ型ボディ領域４が、格子状に配置されたゲート電極１１に囲まれるように位置している。
図３に示すＳｉＣパワーＭＩＳＦＥＴのレイアウトでは、第１方向Ｙに沿って第１間隔で配置された複数のｐ型ボディ領域４が、第１間隔の半分の位置に、交互に位置するように第２方向Ｘに沿って第２間隔で配置されている。複数のｐ型ボディ領域４は、所謂千鳥配列となるように配置されている。
図４に示すＳｉＣパワーＭＩＳＦＥＴのレイアウトでは、複数のｐ型ボディ領域４が、第２方向Ｘに互いに離間して、第１方向Ｙに沿って延在して配置され、複数のゲート電極１１が、互いに隣り合うｐ型ボディ領域４の間に、第１方向Ｙに沿って延在して配置されている。
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
本実施例１によるＳｉＣパワーＭＩＳＦＥＴの製造方法について図５〜図７を用いて工程順に説明する。図５〜図７は、本実施例１によるＳｉＣパワーＭＩＳＦＥＴの製造工程の一例を示す要部断面図である。
まず、図５に示すように、ｎ＋型４Ｈ−ＳｉＣ基板１を用意する。ｎ＋型ＳｉＣ基板１には、ｎ型不純物が導入されている。ｎ型不純物は、例えば窒素（Ｎ）であり、ｎ型不純物の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３程度である。また、ｎ＋型ＳｉＣ基板１はＳｉ面とＣ面との両面を有するが、ｎ＋型ＳｉＣ基板１の表面はＳｉ面またはＣ面のどちらでもよい。
次に、ｎ＋型ＳｉＣ基板１の表面にエピタキシャル成長法によりＳｉＣのｎ−型エピタキシャル層２を形成する。ｎ−型エピタキシャル層２には、ｎ＋型ＳｉＣ基板１の不純物濃度よりも低いｎ型不純物が導入されている。ｎ−型エピタキシャル層２の不純物濃度はＳｉＣパワーＭＩＳＦＥＴの素子定格に依存するが、例えば１×１０１４〜１×１０１７ｃｍ−３程度である。また、ｎ−型エピタキシャル層２の厚さは、例えば５．０〜１００．０μｍである。以上の工程により、ｎ＋型ＳｉＣ基板１およびｎ−型エピタキシャル層２からなるＳｉＣエピタキシャル基板３が形成される。
次に、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー５００ｋｅＶでイオン注入する。これにより、ｎ−型エピタキシャル層２の素子形成領域にｐ型ボディ領域４を形成し、図示は省略するが、周辺形成領域にフローティング・フィールド・リミッティング・リング（Field Limiting Ring：ＦＬＲ）構造を形成する。
ｐ型ボディ領域４のｎ−型エピタキシャル層２の表面からの深さは、例えば０．５〜２．０μｍ程度である。また、ｐ型ボディ領域４の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３程度である。周辺形成領域の終端部には、ＦＬＲ構造を形成したが、これに限定されるものではな。終端部の構造としては、例えばジャンクション・ターミネーション・エクステンション（Junction Termination Extension：ＪＴＥ）構造であってもよい。
次に、ｎ−型エピタキシャル層２にｎ型不純物、例えば窒素原子（Ｎ）を最大エネルギー１２０ｋｅＶでイオン注入して、ｐ型ボディ領域４内に、ｐ型ボディ領域４の端部側面から離間してｎ＋型ソース領域５を形成する。ｎ＋型ソース領域５のｎ−型エピタキシャル層２の表面からの深さは、例えば０．１〜０．５μｍ程度である。また、ｎ＋型ソース領域５の不純物濃度は、例えば１×１０２０ｃｍ−３程度である。
次に、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー１５０ｋｅＶでイオン注入して、ｐ型ボディ領域４の電位を固定する領域にｐ＋型電位固定領域６を形成する。ｐ＋型電位固定領域６のｎ−型エピタキシャル層２の表面からの深さは、例えば０．１〜０．５μｍ程度である。また、ｐ＋型電位固定領域６の不純物濃度は、例えば１×１０２０ｃｍ−３程度である。
次に、図６に示すように、ｎ−型エピタキシャル層２の表面上に、マスク１８を形成する。マスク１８には、後の工程においてＪＦＥＴ領域７が形成される領域のみに開口部分が設けられている。すなわち、マスク１８には、互いに隣り合うｐ型ボディ領域４の間およびｐ型ボディ領域４の端部が露出するように開口部分が設けられている。
次に、マスク１８越しに、ｎ−型エピタキシャル層２にｎ型不純物、例えば窒素原子（Ｎ）を最大エネルギー１,０００ｋｅＶでイオン注入して、ｐ型ボディ領域４のｎ−型エピタキシャル層２の表面からの深さと同じか、それよりも深く、ＪＦＥＴ領域７を形成する。ＪＦＥＴ領域７の不純物濃度は、例えば３×１０１６ｃｍ−３程度である。
これにより、互いに隣り合うｐ型ボディ領域４の間およびｐ型ボディ領域４の端部の下部に、ＪＦＥＴ領域７が形成される。具体的には、ｎ−型エピタキシャル層２の表面から第１深さを有する第１領域４ａと、平面視において第１領域４ａの周囲に、第１領域４ａと接して、ｎ−型エピタキシャル層２の表面から第２深さを有する第２領域４ｂとから構成されるｐ型ボディ領域４が形成される。ここで、第２領域４ｂの第２深さは第１領域４ａの第１深さよりも浅い。また、互いに隣り合うｐ型ボディ領域４の第２領域４ｂの間、およびｐ型ボディ領域４の第２領域４ｂの下にＪＦＥＴ領域７が形成される。すなわち、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂの側面および底面を囲むように形成されており、互いに隣り合うｐ型ボディ領域４の方向に沿った断面で見た場合、凸形状を有している。
次に、マスク１８を除去した後、図示は省略するが、ＳｉＣエピタキシャル基板３の表面上および裏面上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により炭素（Ｃ）膜を堆積する。炭素（Ｃ）膜の厚さは、例えば０．０３μｍ程度である。この炭素（Ｃ）膜により、ＳｉＣエピタキシャル基板３の表面を被覆した後、ＳｉＣエピタキシャル基板３に１,７００℃程度の温度で２〜３分程度の熱処理を施す。これにより、ＳｉＣエピタキシャル基板３にイオン注入した各不純物の活性化を行う。熱処理後は、炭素（Ｃ）膜を、例えば酸素プラズマ処理により除去する。
次に、図７に示すように、ｎ−型エピタキシャル層２の表面上に、酸窒化珪素からなるゲート絶縁膜１０を形成する。ゲート絶縁膜１０は、例えばＣＶＤ法により酸化珪素（ＳｉＯ２）膜を形成した後、酸化窒素（ＮＯまたはＮ２Ｏ）雰囲気で熱処理することにより形成される。ゲート絶縁膜１０の厚さは、例えば０．０５〜０．１５μｍ程度である。
次に、ゲート絶縁膜１０上に多結晶珪素（Ｓｉ）膜を形成し、この多結晶珪素（Ｓｉ）膜をドライエッチング法により加工して、ゲート電極１１を形成する。ゲート電極１１の厚さは、例えば０．２〜０．５μｍ程度である。
次に、ｎ−型エピタキシャル層２の表面上にゲート電極１１およびゲート絶縁膜１０を覆うように、例えばプラズマＣＶＤ法により層間絶縁膜１２を形成する。その後、層間絶縁膜１２およびゲート絶縁膜１０をドライエッチング法により加工して、ｎ＋型ソース領域５の一部およびｐ＋型電位固定領域６に達する開口部１３を形成する。
次に、開口部１３の底面に露出しているｎ＋型ソース領域５の一部およびｐ＋型電位固定領域６のそれぞれの表面に金属シリサイド層１４、例えばニッケルシリサイド（ＮｉＳｉ）層を形成する。さらに、ｎ＋型ＳｉＣ基板１の裏面に金属シリサイド層１６、例えばニッケルシリサイド（ＮｉＳｉ）層を形成する。
次に、金属シリサイド層１６を覆うように、ドレイン配線用電極１７を形成する（図２参照）。ドレイン配線用電極１７の厚さは、例えば０．４μｍ程度である。
次に、層間絶縁膜１２をドライエッチング法により加工して、ゲート電極１１に達する開口部（図示は省略）を形成する。
次に、ｎ＋型ソース領域５の一部およびｐ＋型電位固定領域６のそれぞれの表面に形成された金属シリサイド膜１４に達する開口部１３、ならびにゲート電極１１に達する開口部（図示は省略）の内部を含む層間絶縁膜１２上に金属膜、例えばチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とアルミニウム（Ａｌ）膜とからなる積層膜を堆積する。アルミニウム（Ａｌ）膜の厚さは、例えば２．０μｍ以上が好ましい。続いて、積層膜を加工することにより、金属シリサイド層１４を介してｎ＋型ソース領域５の一部と電気的に接続するソース配線用電極１５およびゲート電極１１と電気的に接続するゲート配線用電極（図示は省略）を形成する（図２参照）。その後、ソース配線用電極１５およびゲート配線用電極（図示は省略）にそれぞれ外部配線が電気的に接続される。
≪電力変改装置（インバータ）≫
≪電力変改装置（インバータ）≫
本実施例１によるＳｉＣパワーＭＩＳＦＥＴをスイッチング素子とした電力変換装置（インバータ）について図８および図９を用いて説明する。図８は、本実施例１によるＳｉＣパワーＭＩＳＦＥＴをスイッチ素子として用いた電力変換装置（インバータ）の第１例を示す回路図である。図９は、本実施例１によるＳｉＣパワーＭＩＳＦＥＴをスイッチ素子として用いた電力変換装置（インバータ）の第２例を示す回路図である。
図８に示すように、本実施例１によるインバータは、制御回路２１と、パワーモジュール２２とを有する。制御回路２１とパワーモジュール２２とは、端子２３および端子２４で接続されている。パワーモジュール２２は、電源電位（Ｖｃｃ）とは端子２５を介して、接地電位（ＧＮＤ）とは端子２６を介して接続されている。パワーモジュールの出力は、端子２７，２８，２９を介して３相モータ３０に接続されている。
パワーモジュール２２には、スイッチング素子として、本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３３が搭載されている。また、各ＳｉＣパワーＭＩＳＦＥＴ３３には、外付けの還流ダイオード３２が接続されている。還流ダイオード３２は、逆方向に電圧を印加した時に、金属と半導体との界面（ショットキー界面）にかかる電界を緩和して、逆方向動作時の漏れ電流を抑制するために設けられている。図８中、符号３３で示すダイオードは、ＳｉＣパワーＭＩＳＦＥＴに形成されたｐ＋型電位固定領域６とｎ＋型ＳｉＣ基板１とからなるボディダイオードである（図２等参照）。
各単相において、電源電位（Ｖｃｃ）と３相モータ３０の入力電位との間にＳｉＣパワーＭＩＳＦＥＴ３１と還流ダイオード３２とが逆並列に接続されており、３相モータ３０の入力電位と接地電位（ＧＮＤ）との間にもＳｉＣパワーＭＩＳＦＥＴ３１と還流ダイオード３２とが逆並列に接続されている。つまり、３相モータ３０の各単相に２つのＳｉＣパワーＭＩＳＦＥＴ３１と２つの還流ダイオード３２が設けられており、３相で６つのＳｉＣパワーＭＩＳＦＥＴ３１と６つの還流ダイオード３２が設けられている。そして、個々のＳｉＣパワーＭＩＳＦＥＴ３１のゲート電極には制御回路２１が接続されており、この制御回路２１によってＳｉＣパワーＭＩＳＦＥＴ３１が制御される。従って、制御回路２１でパワーモジュール２２のＳｉＣパワーＭＩＳＦＥＴ３１に流れる電流を制御することにより、３相モータ３０を駆動することができる。
本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３１は、前述のようにオン抵抗が低く、かつ、高耐圧であるので、高性能・高信頼なパワーモジュール２２を実現することができる。
また、本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３１は、図２等に示したように、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂと接して、ｐ型ボディ領域４の第２領域４ｂの下にも形成されている。すなわち、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂを囲むように形成されており、互いに隣り合うｐ型ボディ領域４の方向に沿った断面で見た場合、凸形状を有している。
従って、ｐ＋型電位固定領域６とｎ＋型ＳｉＣ基板１とからなるボディダイオード３３を考えた場合、図２に矢印で示したように、ｐ＋型電位固定領域６とｎ＋型ＳｉＣ基板１との間を流れる電流は、ｐ型ボディ領域４の第２領域４ｂの下のＪＦＥＴ領域７にも分散して流れるので、オン抵抗の低いボディダイオード３３を得ることができる。
これにより、本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３１を用いた場合は、ボディダイオード３３と外付けの還流ダイオード３２とが並列にＳｉＣパワーＭＩＳＦＥＴ３１に接続された構成となるので、逆方向動作時の漏れ電流の抑制効果がより向上する。
さらに、図９に示すように、本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３１を用いた場合は、外付けの還流ダイオード３２をＳｉＣパワーＭＩＳＦＥＴ３１に接続せずに、ボディダイオード３３のみを還流ダイオードとして機能させることもできる。これにより、高性能・高信頼なパワーモジュール２２を実現することができることに加えて、電力変換装置の小型化も実現することができる。
このように、本実施例１によれば、低いオン抵抗を得るためにＪＦＥＴ領域７を形成しても、ｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合部にかかる電界を分散することができるので、ＳｉＣパワーＭＩＳＦＥＴの耐圧を向上させることができる。これにより、オン抵抗が低く、かつ、高耐圧のＳｉＣパワーＭＩＳＦＥＴを提供することができる。
さらに、電力変換装置に、本実施例１によるＳｉＣパワーＭＩＳＦＥＴ３１を用いることにより、オン抵抗の低いボディダイオード３３を得ることができるので、外付けの還流ダイオード３２が不要となり、高性能・高信頼なパワーモジュール２２を実現することができることに加えて、電力変換装置の小型化も実現することができる。
≪ＳｉＣパワーＭＩＳＦＥＴの構造≫
本実施例２によるＳｉＣパワーＭＩＳＦＥＴの構造について図１０を用いて説明する。図１０は、本実施例２によるＳｉＣパワーＭＩＳＦＥＴを示す要部断面図（図１のＩ−Ｉ線に沿った断面図）である。ここでは、前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴと相違する点について説明する。
前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴでは、第１深さを有する第１領域４ａと、第１深さよりも浅い第２深さを有する第２領域４ｂとからｐ型ボディ領域４を構成した。そして、ＪＦＥＴ領域７の深さをｐ型ボディ領域４の第１深さとほぼ同じか、それよりも深くした。
しかし、図１０に示すように、本実施例２によるＳｉＣパワーＭＩＳＦＥＴでは、ＪＦＥＴ領域７の深さをｐ型ボディ領域４の第１深さよりも浅く、第２深さよりも深くしている。
ＪＦＥＴ領域７は、ｎ−型エピタキシャル層２にｎ型不純物をイオン注入することにより、形成される。このため、ＪＦＥＴ領域７の不純物濃度分布をｎ−型エピタキシャル層２の深さ方向に見た場合、ピーク値を超えると、ＪＦＥＴ領域７が深くなるに従い不純物濃度は低くなる。従って、本実施例２におけるｐ型ボディ領域４の角部Ａおよび角部Ｂが位置する部分のＪＦＥＴ領域７の不純物濃度は、前述の実施例１におけるｐ型ボディ領域４の角部Ａおよび角部Ｂが位置する部分のＪＦＥＴ領域７の不純物濃度よりも低くなる。
これにより、本実施例２におけるｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合耐圧が、前述の実施例１におけるｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合耐圧よりも高くなるので、本実施例２によるＳｉＣパワーＭＩＳＦＥＴの耐圧は、前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴの耐圧よりも向上する。
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
本実施例２によるＳｉＣパワーＭＩＳＦＥＴの製造方法について図１１〜図１３を用いて工程順に説明する。図１１〜図１３は、本実施例１によるＳｉＣパワーＭＩＳＦＥＴの製造工程の一例を示す要部断面図である。
まず、図１１に示すように、前述の実施例１と同様にして、ｎ＋型ＳｉＣ基板１の表面にＳｉＣのｎ−型エピタキシャル層２を形成して、ｎ＋型ＳｉＣ基板１およびｎ−型エピタキシャル層２からなるＳｉＣエピタキシャル基板３を形成する。
次に、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー５００ｋｅＶでイオン注入して、ｐ型ボディ領域４を形成し、ｎ−型エピタキシャル層２にｎ型不純物、例えば窒素原子（Ｎ）を最大エネルギー１２０ｋｅＶでイオン注入して、ｐ型ボディ領域４内に、ｐ型ボディ領域４の端部側面から離間するｎ＋型ソース領域５を形成する。
次に、ｎ−型エピタキシャル層２にｎ型不純物、例えば窒素原子（Ｎ）を最大エネルギー１,０００ｋｅＶでイオン注入して、ｐ型ボディ領域４のｎ−型エピタキシャル層２の表面からの深さよりも深く、ＪＦＥＴ領域７を形成する。ｐ型ボディ領域４の不純物濃度は、例えば１×１０１８ｃｍ−３程度、ｎ＋型ソース領域５の不純物濃度は、例えば１×１０２０ｃｍ−３程度、ＪＦＥＴ領域７の不純物濃度は、例えば３×１０１６ｃｍ−３程度である。
次に、図１２に示すように、ｎ−型エピタキシャル層２の表面上に、マスク１９を形成する。マスク１９には、後の工程においてｐ＋型電位固定領域６が形成される領域のみに開口部分が設けられている。
次に、マスク１９越しに、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー１,０００ｋｅＶでイオン注入して、ｎ−型エピタキシャル層２の表面付近の不純物濃度が、例えば１×１０２０ｃｍ−３程度、深い領域の不純物濃度が、例えば１×１０１８ｃｍ−３程度のｐ＋型電位固定領域６を形成する。この際、ｐ型不純物を高エネルギーでイオン注入しているので、すでに形成されているｐ型ボディ領域４およびＪＦＥＴ領域７よりも深くｐ型不純物がイオン注入される。
これにより、ｎ−型エピタキシャル層２の表面から第１深さを有する第１領域４ａと、平面視において第１領域４ａの周囲に、第１領域４ａと接して、ｎ−型エピタキシャル層２の表面から第２深さを有する第２領域４ｂとから構成されるｐ型ボディ領域４が形成される。ここで、第２領域４ｂの第２深さは第１領域４ａの第１深さよりも浅い。また、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂの下に形成されるが、ｎ−型エピタキシャル層２の表面からの深さは、ｐ型ボディ領域４の第２領域４ｂよりも深く、第１領域４ａよりも浅い。
次に、マスク１９を除去した後、１,７００℃程度の温度で２〜３分程度の熱処理を施して、ＳｉＣエピタキシャル基板３にイオン注入した各不純物の活性化を行う。
次に、図１３に示すように、前述の実施例１と同様にして、ｎ＋型ＳｉＣ基板１の表面側に、ゲート絶縁膜１０、ゲート電極１１、層間絶縁膜１２および金属シリサイド層１４を形成し、ｎ＋型ＳｉＣ基板１の裏面側に、金属シリサイド層１６を形成する。さらに、ソース配線用電極１５、ゲート配線用電極およびドレイン配線用電極１７を形成する（図１０参照）。
このように、本実施例２によれば、前述の実施例１よりも、さらに、ｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合部にかかる電界を低くすることができるので、ＳｉＣパワーＭＩＳＦＥＴの耐圧を向上させることができる。
≪ＳｉＣパワーＭＩＳＦＥＴの構造≫
本実施例３によるＳｉＣパワーＭＩＳＦＥＴの構造について図１４を用いて説明する。図１４は、本実施例３によるＳｉＣパワーＭＩＳＦＥＴを示す要部断面図（図１のＩ−Ｉ線に沿った断面図）である。ここでは、前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴと相違する点について説明する。
前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴでは、ｎ＋型ソース領域５が形成されたｎ−型エピタキシャル層２の表面は平坦であり、ｎ＋型ソース領域５の不純物濃度は、チャネル領域８からｐ＋型電位固定領域６にわたってほぼ均一である。
しかし、図１４に示すように、本実施例３によるＳｉＣパワーＭＩＳＦＥＴでは、チャネル領域８側のｎ＋型ソース領域５が形成されたｎ−型エピタキシャル層２の表面が、ｐ＋型電位固定領域６側のｎ＋型ソース領域５が形成されたｎ−型エピタキシャル層２の表面よりも低くなるように、ｎ−型エピタキシャル層２の表面に段差が形成されている。また、チャネル領域８側のｎ＋型ソース領域５の不純物濃度が、ｐ＋型電位固定領域６側のｎ＋型ソース領域５の不純物濃度よりも低くなるように、ｎ＋型ソース領域５が形成されている。
このように、ｎ−型エピタキシャル層２の表面に段差を形成することにより、後述するＳｉＣパワーＭＩＳＦＥＴの製造方法において、ＪＦＥＴ領域７をイオン注入により形成する際のエネルギーを低減することができるので、汎用のイオン注入条件を用いてＪＦＥＴ領域７を形成することができる。これにより、ＳｉＣパワーＭＩＳＦＥＴの生産性が向上する。
また、チャネル領域８に接するｎ＋型ソース領域５の不純物濃度を低くすることができるので、ｐ型ボディ領域４とｎ＋型ソース領域５とのｐｎ接合障壁が下がり、チャネル領域８に電子が入りやすくなる。これにより、本実施例３によるＳｉＣパワーＭＩＳＦＥＴのオン抵抗を前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴのオン抵抗よりも低くすることができる。
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
≪ＳｉＣパワーＭＩＳＦＥＴの製造方法≫
本実施例３によるＳｉＣパワーＭＩＳＦＥＴの製造方法について図１５〜図１７を用いて工程順に説明する。図１５〜図１７は、本実施例３によるＳｉＣパワーＭＩＳＦＥＴの製造工程の一例を示す要部断面図である。
まず、図１５に示すように、前述の実施例１と同様にして、ｎ＋型ＳｉＣ基板１の表面にＳｉＣのｎ−型エピタキシャル層２を形成して、ｎ＋型ＳｉＣ基板１およびｎ−型エピタキシャル層２からなるＳｉＣエピタキシャル基板３を形成する。
次に、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー５００ｋｅＶでイオン注入して、ｐ型ボディ領域４を形成し、ｎ−型エピタキシャル層２にｎ型不純物、例えば窒素原子（Ｎ）を最大エネルギー１２０ｋｅＶでイオン注入して、ｐ型ボディ領域４内に、ｐ型ボディ領域４の端部側面から離間するｎ＋型ソース領域５を形成する。
次に、ｎ−型エピタキシャル層２にｐ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー１５０ｋｅＶでイオン注入して、ｐ型ボディ領域４内のｎ＋型ソース領域５が形成されていない領域にｐ＋型電位固定領域６を形成する。ｐ型ボディ領域４の不純物濃度は、例えば１×１０１８ｃｍ−３程度、ｎ＋型ソース領域５の不純物濃度は、例えば１×１０２０ｃｍ−３程度、ｐ＋型電位固定領域６の不純物濃度は、例えば１×１０２０ｃｍ−３程度である。
次に、図１６に示すように、ｎ−型エピタキシャル層２の表面上に、マスク２０を形成する。マスク２０は、例えば酸化珪素（ＳｉＯ２）からなり、後の工程においてＪＦＥＴ領域７が形成される領域のみに開口部分が設けられている。すなわち、マスク２０には、互いに隣り合うｐ型ボディ領域４の間、チャネル領域８およびチャネル領域８側のｎ＋型ソース領域５の一部が露出するように開口部分が設けられている。
次に、ドライエッチング法により、マスク２０から露出しているｎ−型エピタキシャル層２を深さ方向に、例えば２００ｎｍ程度除去して、ｎ−型エピタキシャル層２の表面に段差を形成する。
ｎ＋型ソース領域５は、ｎ−型エピタキシャル層２にｎ型不純物をイオン注入することにより形成される。このため、ｎ＋型ソース領域５の不純物濃度分布をｎ−型エピタキシャル層２の深さ方向に見た場合、ピーク値を超えると、ｎ＋型ソース領域５が深くなるに従い不純物濃度は低くなる。従って、ｎ＋型ソース領域５の上部をエッチング除去すると、不純物濃度の低いｎ＋型ソース領域５の下部が残ることになる。
従って、チャネル領域８に接するｎ＋型ソース領域５の不純物濃度が低くなることにより、ｐ型ボディ領域４とｎ＋型ソース領域５とのｐｎ接合障壁が下がり、チャネル領域８に電子が入りやすくなる。これにより、本実施例３によるＳｉＣパワーＭＩＳＦＥＴのオン抵抗を前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴのオン抵抗よりも低くすることができる。
次に、マスク２０越しに、ｎ−型エピタキシャル層２にｎ型不純物、例えばアルミニウム原子（Ａｌ）を最大エネルギー７００ｋｅＶでイオン注入して、ＪＦＥＴ領域７を形成する。ＪＦＥＴ領域７の不純物濃度は、例えば３×１０１６ｃｍ−３程度である。
これにより、互いに隣り合うｐ型ボディ領域４の間およびｐ型ボディ領域４の端部の下部に、ＪＦＥＴ領域７が形成される。具体的には、ｎ−型エピタキシャル層２の表面から第１深さを有する第１領域４ａと、平面視において第１領域４ａの周囲に、第１領域４ａと接して、ｎ−型エピタキシャル層２の表面から第２深さを有する第２領域４ｂとから構成されるｐ型ボディ領域４が形成される。また、互いに隣り合うｐ型ボディ領域４の第２領域４ｂの間、およびｐ型ボディ領域４の第２領域４ｂの下にＪＦＥＴ領域７が形成される。すなわち、ＪＦＥＴ領域７は、ｐ型ボディ領域４の第２領域４ｂの側面および底面を囲むように形成されており、互いに隣り合うｐ型ボディ領域４の方向に沿った断面で見た場合、凸形状を有している。
本実施例３では、ＪＦＥＴ領域７が形成される領域のｎ−型エピタキシャル層２を深さ方向に、例えば２００ｎｍ程度除去しているので、ＪＦＥＴ領域７を形成する際のｎ型不純物の最大エネルギー（例えば７００ｅＶ）を、前述の実施例１におけるＪＦＥＴ領域７を形成する際のｎ型不純物の最大エネルギー（例えば１,０００ｅＶ）よりも低くすることができる。従って、汎用のイオン注入条件を用いてＪＦＥＴ領域７を形成することができる。これにより、ＳｉＣパワーＭＩＳＦＥＴの生産性が向上する。
次に、マスク２０を除去した後、１,７００℃程度の温度で２〜３分程度の熱処理を施して、ＳｉＣエピタキシャル基板３にイオン注入した各不純物の活性化を行う。
次に、図１７に示すように、前述の実施例１と同様にして、ｎ＋型ＳｉＣ基板１の表面側に、ゲート絶縁膜１０、ゲート電極１１、層間絶縁膜１２および金属シリサイド層１４を形成し、ｎ＋型ＳｉＣ基板１の裏面側に、金属シリサイド層１６を形成する。さらに、ソース配線用電極１５、ゲート配線用電極およびドレイン配線用電極１７を形成する（図１４参照）。
このように、本実施例３によれば、前述の実施例１よりも、さらに、ｎ＋型ソース領域４からチャネル領域８へ電子が入りやすくなるので、ＳｉＣパワーＭＩＳＦＥＴのオン抵抗を向上させることができる。
≪ＳｉＣパワーＭＩＳＦＥＴの構造≫
本実施例４によるＳｉＣパワーＭＩＳＦＥＴの構造について図１８を用いて説明する。図１８は、本実施例４によるＳｉＣパワーＭＩＳＦＥＴを示す要部断面図（図１のＩ−Ｉ線に沿った断面図）である。ここでは、前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴと相違する点について説明する。
前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴでは、ＪＦＥＴ領域７の不純物濃度を３×１０１６ｃｍ−３程度とした。
しかし、図１８に示すように、本実施例４によるＳｉＣパワーＭＩＳＦＥＴでは、ＪＦＥＴ領域７の上部７Ａの不純物濃度を、例えば３×１０１６ｃｍ−３程度とし、ＪＦＥＴ領域７の下部７Ｂの不純物濃度を上部７Ａの不純物濃度よりも低い、例えば１×１０１６ｃｍ−３程度とする。例えば互いに隣り合うｐ型ボディ領域４の第２領域４ｂで挟まれているＪＦＥＴ領域７の上部７Ａを高濃度の不純物濃度とし、互いに隣り合うｐ型ボディ領域４の第１領域４ａで挟まれているＪＦＥＴ領域７の下部７Ｂを低濃度の不純物濃度とする。
そして、ＪＦＥＴ領域７の不純物濃度が低い下部７Ｂに、ｐ型ボディ領域４の角部の少なくとも１つが形成されるように、ＪＦＥＴ領域７を形成する。
これにより、本実施例４におけるｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合耐圧が、前述の実施例１におけるｐ型ボディ領域４とＪＦＥＴ領域７とのｐｎ接合耐圧よりも高くなるので、本実施例４によるＳｉＣパワーＭＩＳＦＥＴの耐圧は、前述の実施例１によるＳｉＣパワーＭＩＳＦＥＴの耐圧よりも向上する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ ｎ＋型ＳｉＣ基板
２ ｎ−型エピタキシャル層
３ ＳｉＣエピタキシャル基板
４ ｐ型ボディ領域
４ａ ｐ型ボディ領域の第１領域
４ｂ ｐ型ボディ領域の第２領域
５ ｎ＋型ソース領域
６ ｐ＋型電位固定領域
７ ＪＦＥＴ領域（ドーピング領域）
７Ａ ＪＦＥＴ領域の上部
７Ｂ ＪＦＥＴ領域の下部
８ チャネル領域
１０ ゲート絶縁膜
１１ ゲート電極
１２ 層間絶縁膜
１３ 開口部
１４ 金属シリサイド層
１５ ソース配線用電極
１６ 金属シリサイド層
１７ ドレイン配線用電極
１８，１９，２０ マスク
２１ 制御回路
２２ パワーモジュール
２３，２４，２５，２６，２７，２８，２９ 端子
３０ ３相モータ
３１ ＳｉＣパワーＭＩＳＦＥＴ
３２ 還元ダイオード
３３ ボディダイオード
２ ｎ−型エピタキシャル層
３ ＳｉＣエピタキシャル基板
４ ｐ型ボディ領域
４ａ ｐ型ボディ領域の第１領域
４ｂ ｐ型ボディ領域の第２領域
５ ｎ＋型ソース領域
６ ｐ＋型電位固定領域
７ ＪＦＥＴ領域（ドーピング領域）
７Ａ ＪＦＥＴ領域の上部
７Ｂ ＪＦＥＴ領域の下部
８ チャネル領域
１０ ゲート絶縁膜
１１ ゲート電極
１２ 層間絶縁膜
１３ 開口部
１４ 金属シリサイド層
１５ ソース配線用電極
１６ 金属シリサイド層
１７ ドレイン配線用電極
１８，１９，２０ マスク
２１ 制御回路
２２ パワーモジュール
２３，２４，２５，２６，２７，２８，２９ 端子
３０ ３相モータ
３１ ＳｉＣパワーＭＩＳＦＥＴ
３２ 還元ダイオード
３３ ボディダイオード
Claims (11)
- 第１主面および前記第１主面と反対面の第２主面を有し、炭化珪素からなる第１導電型の基板と、
前記基板の前記第１主面上に形成された炭化珪素からなる前記第１導電型のエピタキシャル層と、
前記エピタキシャル層の表面から前記エピタキシャル層内に形成された前記第１導電型とは異なる第２導電型の複数のボディ領域と、
互いに隣り合う前記ボディ領域の間に形成された前記第１導電型のドーピング領域と、
前記ボディ領域の端部側面と離間して、前記エピタキシャル層の表面から前記ボディ領域内に形成された前記第１導電型のソース領域と、
前記ボディ領域の端部側面と前記ソース領域の端部側面との間の前記エピタキシャル層の表層部に形成されたチャネル領域と、
前記チャネル領域に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して形成されたゲート電極と、
を有し、
前記ボディ領域は、
第１深さを有する第１領域と、
平面視において互いに隣り合う前記第１領域同士が向かい合う側に、前記第１領域と接して形成された、前記第１深さよりも浅い第２深さを有する第２領域と、
から構成され、
前記ドーピング領域の深さは、前記第２深さより深く、
互いに隣り合う前記第２領域の間であって、前記第２領域の下端より上の前記ドーピング領域の不純物濃度が、前記第２領域の前記下端に接する前記ドーピング領域の不純物濃度よりも高い、半導体装置。 - 請求項１記載の半導体装置において、
平面視において、前記ソース領域の端が、前記第１領域の端と前記第２領域の端との間に位置する、半導体装置。 - 請求項１記載の半導体装置において、
前記ソース領域が形成された前記エピタキシャル層の表面に段差を有し、
前記ソース領域の端部の前記エピタキシャル層の表面の位置が、前記ソース領域の中央部の前記エピタキシャル層の表面の位置よりも低く、
前記ソース領域の端部の不純物濃度が、前記ソース領域の中央部の不純物濃度よりも低い、半導体装置。 - 請求項３記載の半導体装置において、
平面視において、前記段差の位置と前記第２領域の端の位置とが重なる、半導体装置。 - 請求項３記載の半導体装置において、
前記第２領域の下に、前記ドーピング領域が形成されている、半導体装置。 - 請求項３記載の半導体装置において、
平面視において、前記ソース領域の端が、前記第１領域の端と前記第２領域の端との間に位置する、半導体装置。 - 請求項３記載の半導体装置において、
互いに隣り合う前記第２領域の間の前記ドーピング領域の不純物濃度が、前記第２領域の下の前記ドーピング領域の不純物濃度よりも高い、半導体装置。 - （ａ）炭化珪素からなる第１導電型の基板の第１主面上に、炭化珪素からなる前記第１導電型のエピタキシャル層を形成する工程、
（ｂ）前記エピタキシャル層の表面から前記エピタキシャル層内に、前記第１導電型とは異なる第２導電型の不純物をイオン注入して、複数のボディ領域を形成する工程、
（ｃ）前記ボディ領域の端部側面と離間して、前記エピタキシャル層の表面から前記ボディ領域内に、前記第１導電型の不純物をイオン注入して、ソース領域を形成する工程、
（ｄ）前記エピタキシャル層の表面上に、互いに隣り合う前記ボディ領域の間および前記ボディ領域の端部が露出するように開口部が設けられたマスクを形成する工程、
（ｅ）前記マスクから露出する前記エピタキシャル層に、前記第１導電型の不純物をイオン注入して、互いに隣り合う前記ボディ領域の間および前記ボディ領域の端部下の前記エピタキシャル層に、ドーピング領域を形成する工程、
（ｆ）前記マスクを除去した後、前記エピタキシャル層の表面に接して、ゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成する工程、
を有し、
前記（ｅ）工程後の前記ボディ領域は、
第１深さを有する第１領域と、
平面視において互いに隣り合う前記第１領域同士が向かい合う側に、前記第１領域と接して形成された、前記第１深さよりも浅い第２深さを有する第２領域と、
から構成され、
互いに隣り合う前記第２領域の間であって、前記第２領域の下端より上の前記ドーピング領域の不純物濃度が、前記第２領域の前記下端に接する前記ドーピング領域の不純物濃度よりも高い、半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記（ｄ）工程と前記（ｅ）工程との間に、さらに、以下の工程を含む：
（ｇ）前記マスクから露出する前記エピタキシャル層を、前記ソース領域の深さよりも浅く、エッチングする工程。 - 請求項８記載の半導体装置の製造方法において、
前記マスクの開口部端は、前記ソース領域上に位置する、半導体装置の製造方法。 - 請求項１記載の半導体装置を備える、電力変換装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/057191 WO2016143099A1 (ja) | 2015-03-11 | 2015-03-11 | 半導体装置およびその製造方法、並びに電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016143099A1 JPWO2016143099A1 (ja) | 2017-07-13 |
| JP6325743B2 true JP6325743B2 (ja) | 2018-05-16 |
Family
ID=56878555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017504508A Active JP6325743B2 (ja) | 2015-03-11 | 2015-03-11 | 半導体装置およびその製造方法、並びに電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6325743B2 (ja) |
| WO (1) | WO2016143099A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7040354B2 (ja) | 2018-08-08 | 2022-03-23 | 株式会社デンソー | 半導体装置とその製造方法 |
| JP2022087908A (ja) * | 2020-12-02 | 2022-06-14 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803533A (en) * | 1986-09-30 | 1989-02-07 | General Electric Company | IGT and MOSFET devices having reduced channel width |
| JPS6482564A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Field-effect semiconductor device |
| JPH09232332A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置 |
| JP4802378B2 (ja) * | 2001-03-12 | 2011-10-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2011199000A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP6072432B2 (ja) * | 2012-05-15 | 2017-02-01 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2014083771A1 (ja) * | 2012-11-28 | 2014-06-05 | パナソニック株式会社 | 半導体素子及びその製造方法 |
| JP5684304B2 (ja) * | 2013-02-27 | 2015-03-11 | 株式会社東芝 | 炭化珪素半導体装置 |
| US9768259B2 (en) * | 2013-07-26 | 2017-09-19 | Cree, Inc. | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
-
2015
- 2015-03-11 WO PCT/JP2015/057191 patent/WO2016143099A1/ja active Application Filing
- 2015-03-11 JP JP2017504508A patent/JP6325743B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016143099A1 (ja) | 2016-09-15 |
| JPWO2016143099A1 (ja) | 2017-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6759563B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
| JP6996082B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2017079251A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016006854A (ja) | 半導体素子およびその製造方法 | |
| JP6140823B2 (ja) | 炭化珪素半導体装置 | |
| JP6109444B1 (ja) | 半導体装置 | |
| JP2019197792A5 (ja) | ||
| JP2017112161A (ja) | 半導体装置 | |
| JP6853977B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP2018082055A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018152426A (ja) | 半導体装置 | |
| JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2015166754A1 (ja) | 半導体装置 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| JP5735611B2 (ja) | ＳｉＣ半導体装置 | |
| JP6862782B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6325743B2 (ja) | 半導体装置およびその製造方法、並びに電力変換装置 | |
| JP2021044275A (ja) | 半導体装置 | |
| JP6771433B2 (ja) | 半導体装置 | |
| JP6271078B2 (ja) | 半導体装置および電力変換装置 | |
| WO2013035300A1 (ja) | 半導体素子、半導体装置、およびその製造方法 | |
| JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6325743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |