JP6322995B2 - スペクトラム拡散クロック発生回路及び電子機器 - Google Patents

Description

本発明は、スペクトラム拡散クロック発生（ＳＳＣＧ）回路及びそれを用いた電子機器に関する。

クロック発生回路の技術分野において、特定の周波数にピークを有するＥＭＩ（放射電磁雑音）の発生を防止するために、クロック信号の周波数をわずかにスペクトラム拡散変調することにより、特定の周波数にピークをもっていたＥＭＩのエネルギーを分散させてピーク値を低減させるスペクトラム拡散クロック発生回路が知られている。スペクトラム拡散クロック発生回路として、例えば特許文献１及び２の発明が知られている。

特許文献１に係るスペクトラム拡散クロック発生回路は、位相周波数比較器、チャージポンプ、ループフィルタ、電圧制御発振器、位相コントローラ及び位相選択回路を備える。位相選択回路は、電圧制御発振器からの出力クロック信号ｖｃｏ＿ｃｋｏの１周期を等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号ｐｉ＿ｏｕｔを生成し、これを帰還信号として位相周波数比較器に送る。位相コントローラは、移相クロック信号ｐｉ＿ｏｕｔの周期を出力クロック信号ｖｃｏ＿ｃｋｏの周期から予め決められた第１の移相量で変化させかつ所定の範囲内で周期的に変化する第２の移相量を第１の移相量に加算するように位相補間回路６を制御する。

特許文献２に係るスペクトラム拡散クロック発生回路において、ＤＬＬ回路は、ＶＣＯ７からの発振クロック信号ＣＬＫＯを遅延させ、それぞれ位相の異なる遅延クロック信号ＣＬＫＤ１〜ＣＬＫＤ１０を出力する。セレクタ９は、遅延クロック信号ＣＬＫＤ１〜ＣＬＫＤ１０のうちのいずれか１つを選択して選択クロック信号ＣＬＫＳを出力する。制御回路３はセレクタ９の信号選択動作を制御する。帰還分周回路１０は、選択クロック信号ＣＬＫＳを分周比Ｎで分周して比較クロック信号ＣＬＫＣを生成する。これにより、比較クロック信号ＣＬＫＣの位相を微調整することができる。従って、高精度な周波数変調が可能なスペクトラム拡散クロック発生回路が実現できる。

特許文献２に係るスペクトラム拡散クロック発生回路では、位相の異なる遅延クロックのうちいずれか１つを選択し、位相比較器に入力させており、この比較クロックの位相を微調整することでＳＳＣＧ回路を実現している。しかし、多相クロックの選択切替え時にはクロックの負荷の変動などにより波形の乱れが生じてしまい、ジッタの発生や、特に高速動作時においてはクロックが消失する恐れがあるという問題点があった。

本発明の目的は以上の問題点を解決し、多相クロックの選択切替え時においてクロックの負荷の変動などにより波形の乱れの発生を防止できるスペクトラム拡散クロック発生回路及びそれを用いた電子機器を提供することにある。

本発明に係るスペクトラム拡散クロック発生回路は、
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の１周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第１の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第２の移相量を生成し、上記第２の移相量を上記第１の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第２の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された位相データを変化させるように制御することを特徴とする。

本発明によれば、多相クロックの選択切替え時においてクロックの負荷の変動などにより波形の乱れの発生を防止し、これにより、ジッタの発生や、特に高速動作時においてクロックの消失を防止できる。

本発明の一実施形態に係るスペクトラム拡散クロック発生回路の構成を示すブロック図である。 図１の位相補間回路６の位相選択回路２１によって選択される出力クロック信号ｖｃｏ＿ｃｋｏの位相を説明するための図である。 図１の位相選択回路２１によって選択される出力クロック信号ｖｃｏ＿ｃｋｏの位相を説明するための図である。 図１の位相選択回路２１による位相シフトであって、移相量Δｐｈが正である場合の位相シフトを示すタイミングチャートである。 図４の位相シフトを行う際に位相選択回路２１によって選択される位相を示すグラフである。 比較例に係るスペクトラム拡散クロック発生回路において位相データ更新を示すタイミングチャートである。 図１のスペクトラム拡散クロック発生回路において位相データ更新を示すタイミングチャートである。 図１の電圧制御発振器４及び差動バッファ回路２０の構成を示すブロック図である。 図１の位相補間回路６の構成を示すブロック図である。 図９及び図１２の位相補間部２２の構成を示す回路図である。 図１０の位相補間部２２を含む位相補間回路６の動作を示すタイミングチャートである。 変形例に係る位相補間回路６Ａ及び電圧制御発振器４の構成を示すブロック図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態．
図１は、本発明の一実施形態に係るスペクトラム拡散クロック発生回路の構成を示すブロック図である。図１において、スペクトラム拡散クロック発生回路はＰＬＬ回路として構成されている。基準クロック発生器１０によって発生された基準クロック信号ｒｅｆ＿ｃｋは入力分周器１１によって分周され、分周後の入力クロック信号ｃｏｍｐ＿ｃｋは位相周波数比較器１に入力される。位相周波数比較器１は、入力クロック信号ｃｏｍｐ＿ｃｋと、位相補間回路６からの帰還信号であるクロック信号ｐｉ＿ｏｕｔとの間の位相差を検出してチャージポンプ２に出力する。チャージポンプ２は、位相差に応じて増減したチャージポンプ電圧をループフィルタ３に出力し、ループフィルタ３はチャージポンプ電圧に応じた制御電圧を電圧制御発振器（ＶＣＯ）４に出力する。電圧制御発振器４は、制御電圧に応じた周波数及び位相を有する出力クロック信号ｖｃｏ＿ｃｋｏ及び多相クロック信号ｖｃｏ＿ｃｋ（ｎ）を生成して出力する。ここで、例えばｎ＝０，２，３，…，１５である。出力分周器１２は、出力クロック信号ｖｃｏ＿ｃｋｏを他の回路による使用のために分周し、例えば画像形成装置のための画素クロック信号ｐｉｘ＿ｃｋとして出力する。電圧制御発振器４から位相周波数比較器１への帰還回路には、位相コントローラ５の制御下で動作する位相補間回路６が設けられる。

位相コントローラ５は出力クロック信号ｖｃｏ＿ｃｋｏ及び当該回路装置全体を制御する装置コントローラ５０からの分周数設定値ｄｉｖ＿ｐｕｃｋに基づいて、位相データ更新信号ｐｉｅｎを生成して位相補間回路６に出力する。位相コントローラ５は変調波形を生成するための、位相データ信号ｐｈ＿ｓｅｌ（ｎ），ｐｉ＿ｓｅｌ（ｍ）を位相補間回路６に出力する。位相補間回路６は位相データ信号ｐｈ＿ｓｅｌ，ｐｉ＿ｓｅｌに基づいて出力クロック信号ｖｃｏ＿ｃｋｏの１周期を等分した位相を選択する。次いで、位相補間回路６は位相データ更新信号ｐｉｅｎをもとに生成した出力タイミング信号ｐｉｅｎｏの有効（Ｈ）期間にクロック信号ｐｉ＿ｏｕｔを出力し、位相周波数比較器１に出力することでスペクトラム拡散クロック発生回路の動作を実現させている。すなわち、位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏの１周期を等分した位相から、位相コントローラ５により予め決められた位相を選択して出力し、順次選択位相を変化させることでスペクトル拡散変調を実現する。

位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏの立ち上がりエッジの位相を変化させることにより、出力クロック信号ｖｃｏ＿ｃｋｏの周期から変化された周期を有する移相クロック信号ｐｉ＿ｏｕｔを生成して出力する。詳しくは、位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号ｐｉ＿ｏｕｔを生成して出力する。位相コントローラ５は、移相クロック信号ｐｉ＿ｏｕｔの周期を出力クロック信号ｖｃｏ＿ｃｋｏの周期から予め決められた移相量Δｐｈ（上記等分された位相の整数倍）で変化させた長さにするように以下のように制御する。位相コントローラ５は位相補間回路６によって選択される移相クロック信号ｐｉ＿ｏｕｔの立ち上がりエッジの位相を決定して位相補間回路６を制御する。そして移相クロック信号ｐｉ＿ｏｕｔは帰還信号として位相周波数比較器１に入力される。

本実施形態のスペクトラム拡散クロック発生回路に含まれるＰＬＬ回路は、移相クロック信号ｐｉ＿ｏｕｔの周波数及び位相が入力クロック信号ｃｏｍｐ＿ｃｋの周波数及び位相と一致するように、負帰還制御を行う。さらに、本実施形態のＰＬＬ回路は、位相補間回路６により出力クロック信号ｖｃｏ＿ｃｋｏの周期から変化された周期を有する移相クロック信号ｐｉ＿ｏｕｔを生成する。移相量Δｐｈが正である場合、移相クロック信号ｐｉ＿ｏｕｔの周波数は入力クロック信号ｃｏｍｐ＿ｃｋの周波数よりも高くなり、移相量Δｐｈが負である場合、移相クロック信号ｐｉ＿ｏｕｔの周波数は入力クロック信号ｃｏｍｐ＿ｃｋの周波数よりも低くなる。さらに、本実施形態では、位相補間回路６により移相クロック信号ｐｉ＿ｏｕｔの周期を変化させることにより、出力クロック信号ｖｃｏ＿ｃｋｏの周波数をスペクトル拡散変調することができる。

位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏの周期から変化された周期を有する移相クロック信号ｐｉ＿ｏｕｔを生成する際に、さらに、出力クロック信号ｖｃｏ＿ｃｋｏの分周を行うことができる。本実施形態では、位相補間回路６の分周比の設定値をｄｉｖ＿ｐｕｃｋ＝０，１，２，…で表し、ｄｉｖ＿ｐｕｃｋ＝ｎのとき、分周比はｎ＋１であるとする。また、出力分周器１２が２以上の分周比を有する場合には、位相補間回路６はこの分周比を考慮して出力クロック信号ｖｃｏ＿ｃｋｏをさらに分周する。本実施形態では、出力分周器１２の分周比の設定値をｄｉｖ＿ｐｌｌ＝０，１，２，…で表し、ｄｉｖ＿ｐｌｌ＝ｎのとき、分周比はｎ＋１であるとする。従って、出力クロック信号ｖｃｏ＿ｃｋｏに対する移相クロック信号ｐｉ＿ｏｕｔの分周比は、位相補間回路６の分周比であり、出力分周器１２は出力クロック信号ｖｃｏ＿ｃｋｏを画素クロック信号ｐｉｘ＿ｃｋに分周する。

図２及び図３は、位相補間回路６によって選択される出力クロック信号ｖｃｏ＿ｃｋｏの位相を説明するための図である。本実施形態では、位相補間回路６が出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期を５１２個に等分した位相（図２及び図３において「０」〜「５１１」として示す）のいずれかを選択するものとして説明する。位相補間回路６は、任意の位相に立ち上がりエッジを挿入する位相挿入装置として機能する。

まず、図４〜図５を参照して、スペクトラム拡散クロック発生回路のＰＬＬ回路としての動作について詳細に説明する。説明の簡単化のため、位相補間回路６及び出力分周器１２の各分周比はいずれも１、すなわち、ｄｉｖ＿ｐｕｃｋ＝０であるとする。

図４は、図１の位相補間回路６による位相シフトであって、移相量Δｐｈが正である場合の位相シフトを示すタイミングチャートである。図４の横軸は、出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期を５１２個に等分した位相を単位とする（図５においても位相は同じ単位で表す）。図４の場合、移相クロック信号ｐｉ＿ｏｕｔの周期は、出力クロック信号ｖｃｏ＿ｃｋｏの周期から移相量Δｐｈで増大される（すなわち、５１２＋Δｐｈになる）。従って、移相クロック信号ｐｉ＿ｏｕｔの各クロックの立ち上がりエッジは、クロックが進む毎に、出力クロック信号ｖｃｏ＿ｃｋｏの対応する各クロックの立ち上がりエッジから、移相量Δｐｈずつ増分して遅延される。出力クロック信号の最初のクロックｖｃｏ＿ｃｋ（０）と移相クロック信号の最初のクロックｐｉ＿ｏｕｔ（０）の各立ち上がりエッジは一致しているものとする。移相クロック信号の第２クロックｐｉ＿ｏｕｔ（１）の立ち上がりエッジは、出力クロック信号の第２クロックｖｃｏ＿ｃｋ（１）の立ち上がりエッジから移相量Δｐｈで遅延される。移相クロック信号の第３クロックｐｉ＿ｏｕｔ（２）の立ち上がりエッジは、出力クロック信号の第３クロックｖｃｏ＿ｃｋ（２）の立ち上がりエッジから移相量Δｐｈの２倍で遅延される。以下同様に、移相クロック信号の第ｎクロックｐｉ＿ｏｕｔ（ｎ−１）の立ち上がりエッジは、出力クロック信号の第ｎクロックｖｃｏ＿ｃｋ（ｎ−１）の立ち上がりエッジから移相量Δｐｈのｎ−１倍で遅延される。

図５は、図４の位相シフトを行う際に位相補間回路６によって選択される位相を示すグラフである。位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期を５１２個に等分した位相「０」〜「５１１」のいずれかを、現在の位相として選択している。図５に示すように、位相補間回路６は、出力クロック信号ｖｃｏ＿ｃｋｏのクロックが進む毎に、移相量Δｐｈずつ増分した位相を新たな現在の位相として選択する。移相量Δｐｈで増分しても現在の位相と移相量Δｐｈとの和が出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期未満である時移相クロック信号ｐｉ＿ｏｕｔの次のクロックの立ち上がりエッジは出力クロック信号ｖｃｏ＿ｃｋｏの次のクロックの周期内の該当する位相にある。ここで、現在の位相と移相量Δｐｈとの和が出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期未満であるときとは、増分後の位相が「５１１」以下であるときである。一方、移相量Δｐｈで増分すると現在の位相と移相量Δｐｈとの和が出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期以上の時、移相クロック信号ｐｉ＿ｏｕｔの次のクロックの立ち上がりエッジは出力クロック信号ｖｃｏ＿ｃｋｏの次のクロックではない。当該立ち上がりエッジはさらにその次のクロックの周期内の増分後の位相から「５１２」を減算した位相にある。ここで、現在の位相と移相量Δｐｈとの和が出力クロック信号ｖｃｏ＿ｃｋｏのクロックの１周期以上のときとは増分後の位相が「５１２」以上である。後者の場合、例えば図４に示すように、移相クロック信号の第５クロックｐｉ＿ｏｕｔ（４）の立ち上がりエッジは、出力クロック信号の第５クロックｖｃｏ＿ｃｋ（４）ではない。当該立ち上がりエッジは第６クロックｖｃｏ＿ｃｋ（５）の周期内にあり、出力クロック信号の第６クロックｖｃｏ＿ｃｋ（５）の立ち上がりエッジから、ｍｏｄ（４×Δｐｈ，５１２）、すなわち、４×Δｐｈを５１２で割ったときの余りで遅延される。このことを図５では白抜きの矢印で示し、出力クロック信号のクロックｖｃｏ＿ｃｋ（４）、ｖｃｏ＿ｃｋ（８）、ｖｃｏ＿ｃｋ（１２）における点線の丸印で示す位相を選択することに代えて、次のクロックの実線の白丸が選択される。

図４及び図５を参照して説明したように位相を選択することにより、移相クロック信号の各クロックｐｉ＿ｏｕｔ（０）、ｐｉ＿ｏｕｔ（１）、…、ｐｉ＿ｏｕｔ（ｎ）の周期は常に出力クロック信号ｖｃｏ＿ｃｋｏのクロックの周期から移相量Δｐｈで増大された長さになる。ここで、当該長さは５１２＋Δｐｈである。

図６は比較例（例えば、特許文献１である）に係るスペクトラム拡散クロック発生回路において位相データ更新を示すタイミングチャートである。図６及び図７において、ｐｉｅｎｏは位相更新信号ｐｉｅｎの立下がりエッジで立ち上がる出力タイミング信号であり、ＰＩＣＬＫは図９の位相補間部２２からの位相補間されたクロック信号（以下、位相補間クロック信号という。）である。比較例では、位相コントローラ５から位相更新信号ｐｉｅｎと位相データ信号ｐｈ＿ｓｅｌ、ｐｉ＿ｓｅｌを受けて多相クロック信号ｖｃｏ＿ｃｋ（ｎ）のうち位相比較器に出力する移相クロック信号ｐｉ＿ｏｕｔを選択する。そして、出力タイミング信号ｐｉｅｎｏの有効（Ｈ）期間にクロックを出力する。位相シフト方式のスペクトラム拡散クロック発生回路は位相データの切替え時に、電圧制御発振器４で生成する多相クロック信号ｖｃｏ＿ｃｋ（ｎ）の波形が乱れてしまい、波形が安定するまで時間がかかる。電圧制御発振器４が高速動作する場合はこの不安定期間が数クロック分に及ぶため位相補間回路６から出力される移相クロック信号ｐｉ＿ｏｕｔが消失（１０１）してしまうため、スペクトラム拡散クロック発生回路の高速化が困難であるという問題点があった。

図７は図１のスペクトラム拡散クロック発生回路において位相データ更新を示すタイミングチャートである。本実施形態では、位相コントローラ５から出力する位相更新信号ｐｉｅｎの更新直後に次の位相データ信号ｐｈ＿ｓｅｌ，ｐｉ＿ｓｅｌを変化させる。もしくは位相更新信号ｐｉｅｎの立下がりから出力クロック信号ｖｃｏ＿ｃｋの一定クロック分だけ遅延させて次の位相データ信号ｐｈ＿ｓｅｌ，ｐｉ＿ｓｅｌを変化させるように制御することを特徴とする。これにより、スペクトラム拡散クロック発生回路の逓倍率によらず、多相クロック信号ｖｃｏ＿ｃｋ（ｎ）の波形が安定する期間を最も長く確保でき、当該回路の高速動作が可能となる。

図８は図１の電圧制御発振器４及び差動バッファ回路２０の構成を示すブロック図である。なお、図８において、電圧制御発振器４の回路については、電圧制御発振器４の中の一部のブロックであるリングオシレータＲ１のみを図示している。実際の回路では、電圧制御発振器４は、入力段に電圧―電流変換器を有し、その後段に電流で制御される遅延回路をリング状にしたリングオシレータＲ１とを備えて構成される。ここで、差動バッファ回路２０は、電圧制御発振器４と、位相補間回路６の位相選択回路２１との間に挿入され、具体的には位相補間回路６の位相選択回路２１の前段に設けられる。図８において、電圧制御発振器４は、リングオシレータＲ１と、差動バッファＢ１６とを備えて構成される。リングオシレータＲ１は、例えば１６個の複数の差動バッファＢ０〜Ｂ１５が縦続接続されかつ最終段の差動バッファＢ１５の差動出力信号が初段の差動バッファＢ０の差動入力端子に帰還されるように構成される。最終段の差動バッファＢ１５の差動出力信号は差動バッファＢ１６を介して出力クロック信号ｖｃｏ＿ｃｋとして出力される。差動バッファ回路２０は例えば１６個の差動バッファＢＡ０〜ＢＡ１５を備えて構成される。各差動バッファＢ０〜Ｂ１５の差動出力端子からの各差動出力信号は、差動バッファ回路２０の各差動バッファＢＡ０〜ＢＡ１５を介して、差動の多相クロック信号（ｖｃｏ＿ｃｋ０ｎ，ｖｃｏ＿ｃｋ０ｐ）〜（ｖｃｏ＿ｃｋ１５ｎ，ｖｃｏ＿ｃｋ１５ｐ）として出力される。これら差動の多相クロック信号（ｖｃｏ＿ｃｋ０ｎ，ｖｃｏ＿ｃｋ０ｐ）〜（ｖｃｏ＿ｃｋ１５ｎ，ｖｃｏ＿ｃｋ１５ｐ）は図９の位相補間回路６の位相選択回路２１に出力される。なお、本実施形態で用いる各差動バッファは入力信号を差動で緩衝増幅して出力する。

図９は図１の位相補間回路６の構成を示すブロック図である。位相補間回路６は、位相選択回路２１と、位相補間部２２と、出力クロック生成部２３とを備えて構成される。位相選択回路２１は、前の位相のための位相選択回路部２１ａと、後ろの位相のための位相選択回路部２１ｂとを備えて構成される。

位相選択回路部２１ａは、例えば１５個の位相選択部ＰＳ０〜ＰＳ１５と、差動バッファＢＢ１とを備えて構成される。各位相選択部ＰＳ０〜ＰＳ１５は、３個の定電流源Ｉａｘｎ，Ｉａｘｐ，Ｉｂｘと、２個のＭＯＳトランジスタＱａｘｎ，Ｑａｘｐからなる差動対Ｄａｘ（差動入力段回路）と、スイッチＳＷｍとを備えて構成される（ｘ＝１，２，３，…，１５）。スイッチＳＷｍは例えばＭＯＳトランジスタからなるスイッチ素子である。電源電圧ＶＤＤの電圧源は定電流源Ｉａｘｎ、ＭＯＳトランジスタＱａｘｎ、定電流源Ｉｂｘ、及びスイッチＳＷｘを介して接地され、定電流源Ｉａｘｐ、ＭＯＳトランジスタＱａｘｐ、定電流源Ｉｂｘ、及びスイッチＳＷｘを介して接地される。ハイレベルの信号ｐｈ＿ｓｅｌ（ｎ）に基づいてスイッチＳＷｘがオンされるとき、差動信号ｖｃｏ＿ｃｋｘｎ，ｖｃｏ＿ｃｋｘｐを、ＭＯＳトランジスタＱａｘｎ，Ｑａｘｐからなる差動対Ｄａｘにより差動増幅される。次いで、差動増幅された差動信号は差動バッファＢＢ１を介して、差動クロック信号ＦＰ，ＦＮとして位相補間部２２に出力される。

位相選択回路部２１ｂは、例えば１５個の位相選択部ＰＴ０〜ＰＴ１５と、差動バッファＢＢ２とを備えて構成される。各位相選択部ＰＴ０〜ＰＴ１５は、３個の定電流源Ｉｃｘｎ，Ｉｃｘｐ，Ｉｄｘと、２個のＭＯＳトランジスタＱｃｘｎ，Ｑｃｘｐからなる差動対Ｄｃｘと、スイッチＳＸｘを備えて構成される（ｘ＝１，２，３，…，１５）。スイッチＳＸｍは例えばＭＯＳトランジスタからなるスイッチ素子である。電源電圧ＶＤＤの電圧源は定電流源Ｉｃｘｎ、ＭＯＳトランジスタＱｃｘｎ、定電流源Ｉｄｘ、及びスイッチＳＸｘを介して接地され、定電流源Ｉｃｘｐ、ＭＯＳトランジスタＱｃｘｐ、定電流源Ｉｄｘ、及びスイッチＳＸｘを介して接地される。ハイレベルの信号ｐｈ＿ｓｅｌ（ｎ）に基づいてスイッチＳＸｘがオンされるとき、差動信号ｖｃｏ＿ｃｋｘｎ，ｖｃｏ＿ｃｋｘｐを、ＭＯＳトランジスタＱｃｘｎ，Ｑｃｘｐからなる差動対Ｄｃｘにより差動増幅される。次いで、差動増幅された差動信号は差動バッファＢＢ２を介して、差動クロック信号ＳＰ，ＳＮとして位相補間部２２に出力される。

以上のように構成された位相選択回路２１において、差動バッファ回路２０から出力された多相クロック信号を２個のＭＯＳトランジスタからなる差動対Ｄａｘ，Ｄｃｘで受信する。そして、多相クロックのうち隣り合う２つの位相を選択させるためのスイッチＳＷｘ，ＳＸｘを各定電流源Ｉｂｘ，Ｉｄｘに設ける。２つの差動信号はそれぞれ差動バッファＢＢ１，ＢＢ２を介して位相補間部２２に出力される。位相補間部２２は、位相データ信号ｐｉ＿ｓｅｌ（ｍ）に基づいて入力される２つの差動信号に対して位相補間を行いかつ該当する位相を選択して位相補間クロック信号ＰＩＣＬＫを発生して出力クロック生成部２３に出力する。出力クロック生成部２３は、位相更新信号ｐｉｅｎに基づいて入力される位相補間クロック信号の位相を更新した後、移相クロック信号ｐｉ＿ｏｕｔを発生して出力する。

比較例では、リングオシレータＲ１からの出力クロック信号を受信した差動バッファがスイッチを介してクロック信号を出力する。このとき、位相が選択されたクロック信号は、位相データ更新時に出力の負荷が増え、波形のなまりと乱れを引き起こす場合があった。これに対して、本実施形態では、差動バッファ回路２０及びバッファ機能を備えた位相選択回路２１を備えることで、ドライブ能力を増大させ、クロック信号の波形のなまりを抑えることができ高速動作に対応可能となる。

図１０は図９の位相補間部２２の構成を示す回路図である。また、図１１は図１０の位相補間部２２を含む位相補間回路６の動作を示すタイミングチャートである。

位相補間部２２は、２個の定電流源Ｉｅ１，Ｉｅ２と、２個の可変電流源Ｉｆ１，Ｉｆ２と、２個のＭＯＳトランジスタＱｅ１１，Ｑｅ１２からなる差動対Ｄｅ１と、２個のＭＯＳトランジスタＱｅ２１，Ｑｅ２２からなる差動対Ｄｅ２と、差動／シングル変換器ＤＳＣ１とを備える。電源電圧ＶＤＤの電圧源は定電流源Ｉｅ１、ＭＯＳトランジスタＱｅ１１、及び可変電流源Ｉｆ１を介して接地され、定電流源Ｉｅ１、ＭＯＳトランジスタＱｅ２１、及び可変電流源Ｉｆ２を介して接地される。電源電圧ＶＤＤの電圧源は定電流源Ｉｅ２、ＭＯＳトランジスタＱｅ１２、及び可変電流源Ｉｆ１を介して接地され、定電流源Ｉｅ２、ＭＯＳトランジスタＱｅ２２、及び可変電流源Ｉｆ２を介して接地される。可変電流源Ｉｆ１は、入力される４ビットの位相データ信号ｐｉ＿ｓｅｌ［３：０］に従って１６値の電流値に設定され、設定された電流値を有する電流を流す。可変電流源Ｉｆ２は、入力される４ビットの位相データ信号／ｐｉ＿ｓｅｌ［３：０］（位相データ信号ｐｉ＿ｓｅｌ［３：０］から反転された信号）に従って１６値の電流値に設定され、設定された電流値を有する電流を流す。

以上の位相補間部２２では、図１１のごとくリングオシレータＲ１からの隣り合う２つの位相のうち、位相が前のクロック信号ＦＰと、位相が後ろのクロック信号ＳＰに対し、差動バッファの可変電流源Ｉｆ１，Ｉｆ２の各電流値を変化させることで遅延量を変えて位相補間を行っている。図１０の構成では、各可変電流源Ｉｆ１，Ｉｆ２を４ビットのＤ／Ａ変換器で構成し、１６通りの電流値が設定可能で、１６分割に位相補間している。ここで、クロック信号ＦＮはクロック信号ＦＰの反転クロック信号であり、クロック信号ＳＮはクロック信号ＳＰの反転クロック信号である。位相補間したクロック信号ＰＩＰ，ＰＩＮを差動／シングル変換器ＤＳＣ１により差動／シングル変換して、シングルエンドの位相補間クロック信号ＰＩＣＬＫを発生して出力する。

以上のように構成された本実施形態によれば、位相コントローラ５から出力する位相データ更新信号ｐｉｅｎの更新直後に次の位相データを変化させるように制御した。これによりスペクトラム拡散クロック発生回路の分周数設定値（逓倍率）によらず、多相クロック信号ｖｃｏ＿ｃｋ（ｎ）の波形が安定する期間を最も長く確保でき、当該スペクトラム拡散クロック発生回路の高速動作が可能となる。

多相クロック信号ｖｃｏ＿ｃｋ（ｎ）を生成するリングオシレータＲ１と、それから出力された差動の多相クロック信号を緩衝増幅する差動バッファ回路２０と、差動バッファ回路２０から出力された多相クロック信号を位相選択回路２１の各差動対Ｄａｘ，Ｄｃｘで受信した。また、多相クロック信号のうち隣り合う２つの位相を選択させるためのスイッチＳＷｘ，ＳＸｘを各定電流源Ｉｂｘ，Ｉｄｘに設け、後段に出力する差動バッファＢＢ１，ＢＢ２と、それから出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成する。これにより、セレクタを用いる比較例とは異なり、バッファ機能を備えることでドライブ能力が増えるので波形のなまりを抑えることができ高速動作に対応可能となる。

実施形態の変形例．
図１２は変形例に係る位相補間回路６Ａ及び電圧制御発振器４の構成を示すブロック図である。図１２の変形例は、図９の位相選択回路２１に代えて、ダミー用負荷ＢＬｘＮ，ＢＬｘＰ（ｘ＝０，１，２，…，１５）を備えたスイッチ回路３１と、セレクタ３２とを備えた位相選択回路２１Ａを備えたことを特徴とする。リングオシレータＲ１の各差動バッファＢｘから出力される差動クロック信号は位相データ信号ｐｈ＿ｓｅｌ（ｎ）に基づいて選択時にオンとなるスイッチＳＷｘＮ，ＳＷｘＰ（ｘ＝０，１，２，…，１５）、セレクタ３２、差動バッファＢＢ１，ＢＢ２を介して位相補間部２２に出力される。ここで、スイッチＳＷｘＮ，ＳＷｘＰ（ｘ＝０，１，２，…，１５）が非選択でオフのときは、スイッチＳＷｘＱ，ＳＷｘＲ（ｘ＝０，１，２，…，１５）をオンして、それぞれ例えば差動バッファであるダミー用負荷ＢＬｘＮ，ＢＬｘＰに接続する。なお、スイッチＳＷｘＮ，ＳＷｘＰは例えばＭＯＳトランジスタで構成される。

以上説明したように当該実施形態の変形例によれば、リングオシレータＲ１から出力された差動の多相クロック信号のうち隣り合う２つの位相を選択させるためのスイッチＳＷｘＮ，ＳＷｘＰ（ｘ＝０，１，２，…，１５）を設ける。そして、非選択時は選択時と等価の負荷が接続されるようにあらかじめダミー用負荷ＢＬｘＮ，ＢＬｘＰを設け、セレクタ３２から出力される差動のクロック信号の位相を位相補間部２２により補間し、位相補間された位相補間クロック信号を生成する構成とした。従って、比較例のようにリングオシレータＲ１からの多相クロック信号を受信する差動バッファ回路２０が不要となり、回路規模の縮小および消費電流が低減できる。また、ダミー用負荷ＢＬｘＮ，ＢＬｘＰ（ｘ＝０，１，２，…，１５）を設けることで、多相クロック信号の選択時と非選択時の出力負荷の変動を相殺することで発振周波数の変化を抑えることができる。

以上の実施形態及びその変形例に係るスペクトラム拡散クロック発生回路は、例えば画像形成装置、無線通信回路などの電子機器に適用することができる。

以上の実施形態及びその変形例に係るスペクトラム拡散クロック発生回路において、差動信号の処理について説明しているが、本発明はこれに限らず、差動信号に代えてシングルエンドの信号を用いてもよい。

実施形態のまとめ．
第１の態様に係るスペクトラム拡散クロック発生回路は、
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の１周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第１の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第２の移相量を生成し、第２の移相量を第１の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第２の移相量によって出力クロック信号をスペクトラム拡散変調する。上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された位相データを変化させるように制御することを特徴とする。

第２の態様に係るスペクトラム拡散クロック発生回路は、
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の１周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第１の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第２の移相量を生成し、第２の移相量を第１の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第２の移相量によって出力クロック信号をスペクトラム拡散変調する。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記電圧制御発振手段から出力された多相クロック信号を緩衝増幅する第１のバッファ回路と、
上記第１のバッファ回路から出力された多相クロックを受信する入力段回路と、上記入力段回路に接続された定電流源と、上記定電流源に設けられ、上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数のスイッチとを含む位相選択回路と、
上記位相選択回路からのクロック信号を緩衝増幅して出力する第２のバッファ回路と、
上記第２のバッファからのクロック信号の位相を補間し、位相補間されたクロック信号を生成する位相補間手段とを備える。

第３の態様に係るスペクトラム拡散クロック発生回路は、
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の１周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第１の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第２の移相量を生成し、第２の移相量を第１の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第２の移相量によって出力クロック信号をスペクトラム拡散変調する。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数の第１のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第２のスイッチ手段と、
上記複数の第１のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする。

第４の態様に係るスペクトラム拡散クロック発生回路は、第１の態様に係るスペクトラム拡散クロック発生回路において、
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数の第１のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第２のスイッチ手段と、
上記複数の第１のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする。

第５の態様に係るスペクトラム拡散クロック発生回路は、第２の態様に係るスペクトラム拡散クロック発生回路において、
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数の第１のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第２のスイッチ手段と、
上記複数の第１のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項２記載のスペクトラム拡散クロック発生回路。

第６の態様に係る電子機器は、第１〜第５の態様のうちのいずれか１つに記載のスペクトラム拡散クロック発生回路を備えたことを特徴とする。

１…位相周波数比較器、
２…チャージポンプ、
３…ループフィルタ、
４…電圧制御発振器、
５…位相コントローラ、
６，６Ａ…位相補間回路、
１０…基準クロック発生器、
１１…入力分周器、
１２…出力分周器。
２０…差動バッファ回路、
２１，２１Ａ…位相選択回路、
２１ａ，２１ｂ…位相選択回路部、
２２…位相補間部、
２３…出力クロック生成部、
３１…スイッチ回路、
３２…セレクタ、
５０…装置コントローラ、
Ｂ０〜Ｂ１６，ＢＡ０〜ＢＡ１５，ＢＢ１〜ＢＢ２，ＢＢ１１…差動バッファ、
ＢＬ０Ｎ〜ＢＬ１５Ｎ，ＢＬ０Ｐ〜ＢＬ１５Ｐ…ダミー用負荷、
Ｄａ０〜Ｄａ１５，Ｄｃ０〜Ｄｃ１５，Ｄｅ１〜Ｄｅ２…差動対、
ＤＳＣ１…差動／シングル変換器、
Ｉａ０ｎ〜Ｉａ１５ｎ，Ｉａ０ｐ〜Ｉａ１５ｐ，Ｉｂ０〜Ｉｂ１５，Ｉｃ０ｎ〜Ｉｃ１５ｎ，Ｉｃ０ｐ〜Ｉｃ１５ｐ，Ｉｄ０〜Ｉｄ１５，Ｉｅ１，Ｉｅ２…定電流源、
Ｉｆ１，Ｉｆ２…可変電流源、
ＰＳ０〜ＰＳ１５，ＰＴ０〜ＰＴ１５，ＰＵ０〜ＰＵ１５…位相選択部、
Ｑａ０ｎ〜Ｑａ１５ｎ，Ｑａ０ｐ〜Ｑａ１５ｐ，Ｑｃ０ｎ〜Ｑｃ１５ｎ，Ｑｃ０ｐ〜Ｑｃ１５ｐ，Ｑｅ１１，Ｑｅ１２，Ｑｅ２１，Ｑｅ２２…ＭＯＳトランジスタ、
Ｒ１…リングオシレータ、
ＳＷ０〜ＳＷ１５，ＳＸ０〜ＳＸ１５，ＳＷ０Ｎ〜ＳＷ１５Ｎ，ＳＷ０Ｐ〜ＳＷ１５Ｐ，ＳＷ０Ｑ〜ＳＷ１５Ｑ，ＳＷ０Ｒ〜ＳＷ１５Ｒ…スイッチ。

特開２０１２−１９５８２６号公報 特開２００５−０２００８３号公報

Claims (6)

1. 基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
   上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
   出力クロック信号の１周期を所定個数に等分した位相のうちのいずれかを位相データに基づいて選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
   上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第１の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
   上記位相制御手段は、所定の範囲内で周期的に変化する第２の移相量を生成し、上記第２の移相量を上記第１の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第２の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
   上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された上記位相データを変化させるように制御することを特徴とするスペクトラム拡散クロック発生回路。
2. 上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
   上記位相補間手段は、
   上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数の第１のスイッチ手段と、
   非選択時は選択時と等価の負荷を接続する複数の第２のスイッチ手段と、
   上記複数の第１のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
   上記セレクタ手段から出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項１記載のスペクトラム拡散クロック発生回路。
3. 上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
   上記受信された多相クロック信号のうち隣り合う２つの位相を選択する選択手段と、
   上記選択手段から出力された２つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項１記載のスペクトラム拡散クロック発生回路。
4. 上記選択手段は、
   上記受信された多相クロック信号のうち隣り合う２つの位相を選択してクロック信号を出力する複数の第１のスイッチ手段と、
   非選択時は選択時と等価の負荷を接続する複数の第２のスイッチ手段と、
   上記複数の第１のスイッチ手段からのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
   を備えることを特徴とする請求項３記載のスペクトラム拡散クロック生成回路。
5. 上記選択手段は、
   上記電圧制御発振手段から出力された多相クロック信号を緩衝増幅する第１のバッファ回路と、
   前記選択されたクロック信号を緩衝増幅して出力する第２のバッファ回路と、
   を備えることを特徴とする請求項３記載のスペクトラム拡散クロック生成回路。
6. 請求項１〜５のうちのいずれか１つに記載のスペクトラム拡散クロック発生回路を備えたことを特徴とする電子機器。

Images