JP2015122644A - スペクトラム拡散クロック発生回路及び電子機器 - Google Patents
スペクトラム拡散クロック発生回路及び電子機器 Download PDFInfo
- Publication number
- JP2015122644A JP2015122644A JP2013265704A JP2013265704A JP2015122644A JP 2015122644 A JP2015122644 A JP 2015122644A JP 2013265704 A JP2013265704 A JP 2013265704A JP 2013265704 A JP2013265704 A JP 2013265704A JP 2015122644 A JP2015122644 A JP 2015122644A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock signal
- phase shift
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された位相データを変化させるように制御することを特徴とする。
図1は、本発明の一実施形態に係るスペクトラム拡散クロック発生回路の構成を示すブロック図である。図1において、スペクトラム拡散クロック発生回路はPLL回路として構成されている。基準クロック発生器10によって発生された基準クロック信号ref_ckは入力分周器11によって分周され、分周後の入力クロック信号comp_ckは位相周波数比較器1に入力される。位相周波数比較器1は、入力クロック信号comp_ckと、位相補間回路6からの帰還信号であるクロック信号pi_outとの間の位相差を検出してチャージポンプ2に出力する。チャージポンプ2は、位相差に応じて増減したチャージポンプ電圧をループフィルタ3に出力し、ループフィルタ3はチャージポンプ電圧に応じた制御電圧を電圧制御発振器(VCO)4に出力する。電圧制御発振器4は、制御電圧に応じた周波数及び位相を有する出力クロック信号vco_cko及び多相クロック信号vco_ck(n)を生成して出力する。ここで、例えばn=0,2,3,…,15である。出力分周器12は、出力クロック信号vco_ckoを他の回路による使用のために分周し、例えば画像形成装置のための画素クロック信号pix_ckとして出力する。電圧制御発振器4から位相周波数比較器1への帰還回路には、位相コントローラ5の制御下で動作する位相補間回路6が設けられる。
図12は変形例に係る位相補間回路6A及び電圧制御発振器4の構成を示すブロック図である。図12の変形例は、図9の位相選択回路21に代えて、ダミー用負荷BLxN,BLxP(x=0,1,2,…,15)を備えたスイッチ回路31と、セレクタ32とを備えた位相選択回路21Aを備えたことを特徴とする。リングオシレータR1の各差動バッファBxから出力される差動クロック信号は位相データ信号ph_sel(n)に基づいて選択時にオンとなるスイッチSWxN,SWxP(x=0,1,2,…,15)、セレクタ32、差動バッファBB1,BB2を介して位相補間部22に出力される。ここで、スイッチSWxN,SWxP(x=0,1,2,…,15)が非選択でオフのときは、スイッチSWxQ,SWxR(x=0,1,2,…,15)をオンして、それぞれ例えば差動バッファであるダミー用負荷BLxN,BLxPに接続する。なお、スイッチSWxN,SWxPは例えばMOSトランジスタで構成される。
第1の態様に係るスペクトラム拡散クロック発生回路は、
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、第2の移相量を第1の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第2の移相量によって出力クロック信号をスペクトラム拡散変調する。上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された位相データを変化させるように制御することを特徴とする。
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、第2の移相量を第1の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第2の移相量によって出力クロック信号をスペクトラム拡散変調する。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記電圧制御発振手段から出力された多相クロック信号を緩衝増幅する第1のバッファ回路と、
上記第1のバッファ回路から出力された多相クロックを受信する入力段回路と、上記入力段回路に接続された定電流源と、上記定電流源に設けられ、上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数のスイッチとを含む位相選択回路と、
上記位相選択回路からのクロック信号を緩衝増幅して出力する第2のバッファ回路と、
上記第2のバッファからのクロック信号の位相を補間し、位相補間されたクロック信号を生成する位相補間手段とを備える。
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
位相制御手段とを備える。
位相制御手段は、移相クロック信号の周期を出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、決定された位相を選択するように位相補間手段を制御する。位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、第2の移相量を第1の移相量に加算する。そして、位相制御手段は、位相補間手段によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、周期的に変化する第2の移相量によって出力クロック信号をスペクトラム拡散変調する。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする。
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項2記載のスペクトラム拡散クロック発生回路。
2…チャージポンプ、
3…ループフィルタ、
4…電圧制御発振器、
5…位相コントローラ、
6,6A…位相補間回路、
10…基準クロック発生器、
11…入力分周器、
12…出力分周器。
20…差動バッファ回路、
21,21A…位相選択回路、
21a,21b…位相選択回路部、
22…位相補間部、
23…出力クロック生成部、
31…スイッチ回路、
32…セレクタ、
50…装置コントローラ、
B0〜B16,BA0〜BA15,BB1〜BB2,BB11…差動バッファ、
BL0N〜BL15N,BL0P〜BL15P…ダミー用負荷、
Da0〜Da15,Dc0〜Dc15,De1〜De2…差動対、
DSC1…差動/シングル変換器、
Ia0n〜Ia15n,Ia0p〜Ia15p,Ib0〜Ib15,Ic0n〜Ic15n,Ic0p〜Ic15p,Id0〜Id15,Ie1,Ie2…定電流源、
If1,If2…可変電流源、
PS0〜PS15,PT0〜PT15,PU0〜PU15…位相選択部、
Qa0n〜Qa15n,Qa0p〜Qa15p,Qc0n〜Qc15n,Qc0p〜Qc15p,Qe11,Qe12,Qe21,Qe22…MOSトランジスタ、
R1…リングオシレータ、
SW0〜SW15,SX0〜SX15,SW0N〜SW15N,SW0P〜SW15P,SW0Q〜SW15Q,SW0R〜SW15R…スイッチ。
Claims (6)
- 基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
上記位相制御手段は、位相の更新を示す位相データ更新信号が更新した直後に選択された位相データを変化させるように制御することを特徴とするスペクトラム拡散クロック発生回路。 - 基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記電圧制御発振手段から出力された多相クロック信号を緩衝増幅する第1のバッファ回路と、
上記第1のバッファ回路から出力された多相クロックを受信する入力段回路と、上記入力段回路に接続された定電流源と、上記定電流源に設けられ、上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数のスイッチとを含む位相選択回路と、
上記位相選択回路からのクロック信号を緩衝増幅して出力する第2のバッファ回路と、
上記第2のバッファからのクロック信号の位相を補間し、位相補間されたクロック信号を生成する位相補間手段とを備えることを特徴とするスペクトラム拡散クロック発生回路。 - 基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号の1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相補間手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相補間手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相補間手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号をスペクトラム拡散変調するスペクトラム拡散クロック発生回路であって、
上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とするスペクトラム拡散クロック発生回路。 - 上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項1記載のスペクトラム拡散クロック発生回路。 - 上記電圧制御発振手段は、出力クロック信号に同期する多相クロック信号を生成し、
上記位相補間手段は、
上記受信された多相クロック信号のうち隣り合う2つの位相を選択してクロック信号を出力する複数の第1のスイッチ手段と、
非選択時は選択時と等価の負荷を接続する複数の第2のスイッチ手段と、
上記複数の第1のスイッチからのクロック信号から上記決定された位相を有するクロック信号を出力するセレクタ手段と、
上記セレクタ手段から出力された2つのクロック信号の位相を補間し、補間されたクロック信号を生成して出力する位相補間手段とを備えることを特徴とする請求項2記載のスペクトラム拡散クロック発生回路。 - 請求項1〜5のうちのいずれか1つに記載のスペクトラム拡散クロック発生回路を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013265704A JP6322995B2 (ja) | 2013-12-24 | 2013-12-24 | スペクトラム拡散クロック発生回路及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013265704A JP6322995B2 (ja) | 2013-12-24 | 2013-12-24 | スペクトラム拡散クロック発生回路及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015122644A true JP2015122644A (ja) | 2015-07-02 |
JP6322995B2 JP6322995B2 (ja) | 2018-05-16 |
Family
ID=53533910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013265704A Active JP6322995B2 (ja) | 2013-12-24 | 2013-12-24 | スペクトラム拡散クロック発生回路及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6322995B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10200045B2 (en) | 2016-03-14 | 2019-02-05 | Ricoh Company, Ltd. | Spread spectrum clock generator circuit |
US10298419B2 (en) | 2016-11-17 | 2019-05-21 | Ricoh Company, Ltd. | Low voltage differential signaling driver |
US11476839B2 (en) | 2020-03-19 | 2022-10-18 | Ricoh Company, Ltd. | LVDS driver |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190733A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Corp | 位相補償用クロック同期回路 |
JP2003179488A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | Pll回路および信号処理回路 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
-
2013
- 2013-12-24 JP JP2013265704A patent/JP6322995B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190733A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Corp | 位相補償用クロック同期回路 |
JP2003179488A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | Pll回路および信号処理回路 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10200045B2 (en) | 2016-03-14 | 2019-02-05 | Ricoh Company, Ltd. | Spread spectrum clock generator circuit |
US10298419B2 (en) | 2016-11-17 | 2019-05-21 | Ricoh Company, Ltd. | Low voltage differential signaling driver |
US11476839B2 (en) | 2020-03-19 | 2022-10-18 | Ricoh Company, Ltd. | LVDS driver |
Also Published As
Publication number | Publication date |
---|---|
JP6322995B2 (ja) | 2018-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106690B2 (en) | Semiconductor integrated circuit device | |
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
JP6783535B2 (ja) | クロック補正装置及びクロック補正方法 | |
JPH11177399A (ja) | クロック遅延回路およびこれを用いた発振回路、位相同期回路、クロック生成回路 | |
US11327523B2 (en) | Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems | |
JP4723652B2 (ja) | 位相差検出器、及び位相差検出方法 | |
JP2006319399A (ja) | パルス幅変調回路及び多相クロック生成回路 | |
JP2008135835A (ja) | Pll回路 | |
JP2014049808A (ja) | 周波数シンセサイザ | |
US7683690B2 (en) | Multiphase clock generation circuit | |
JP6990313B2 (ja) | 半導体集積回路 | |
JP6322995B2 (ja) | スペクトラム拡散クロック発生回路及び電子機器 | |
US8130048B2 (en) | Local oscillator | |
US20150381191A1 (en) | Variable delay component ring oscillator with phase shifting select switch | |
US9048843B1 (en) | Techniques for dividing frequencies of periodic signals | |
CN117223223A (zh) | 具有分段延迟电路的延迟锁定环 | |
JP5500227B2 (ja) | クロック生成回路、及びクロック生成方法 | |
US7642865B2 (en) | System and method for multiple-phase clock generation | |
US20190036514A1 (en) | Frequency-divider circuitry | |
JP4376611B2 (ja) | 周波数変調回路 | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
KR101083816B1 (ko) | 소수배 타입의 주파수 분주기 | |
KR20170094037A (ko) | 위상 및 주파수 조정 회로 | |
JP5413151B2 (ja) | デジタル遅延回路及びデジタル遅延回路の制御方法 | |
JP2015222918A (ja) | フラクショナルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180326 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6322995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |