JP6322047B2 - アッテネータ、エフェクタ - Google Patents

Description

本発明は、音響信号などのアナログ信号を減衰させるアッテネータと、そのアッテネータを有するエフェクタに関する。

アッテネータとしては、特許文献１、２に示された技術が知られている。

特開平５−５５８５１号公報 特開平８−７８９９３号公報

しかしながら、特許文献１のアッテネータはカドミウムを含有するフォトカプラを用いているので、環境保全の規制などで生産が制限され、入手が困難になっている。また、特許文献２の技術は、ダイオードを線形な特性の素子として扱える振幅しか入力できない。つまり、１つのダイオードに対して１０ｍＶ程度の振幅の信号しか入力できない。したがって、特許文献２の図１のリニアライザー回路１１のように多数のダイオードを直列に接続しなければならず、部品数が増えるという課題がある。例えば、数Ｖの振幅の信号を入力するためには、数１００個のダイオードを直列につなぐ必要がある。

本発明は、容易に入手できる素子で、部品数を少なくできるアッテネータを提供することを目的とする。

本発明のアッテネータは、一端が入力端子に、他端が出力端子に接続された入力抵抗と、出力端子に接続された可変抵抗部を備える。可変抵抗部は、少なくとも第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電流源、第２可変電流源、第１電源、第２電源、帰還点、出力点を有する。出力点が出力端子に接続される。帰還点と出力点とが接続される。第１電源の負極と第２電源の正極が接地される。第１トランジスタのベースと接地の間に、第１可変電流源が接続される。第２トランジスタのベースと接地の間に、第２可変電流源が接続される。

第１トランジスタがＮＰＮ型の場合は、第１トランジスタのコレクタが第１電源の正極に接続され、第１トランジスタのエミッタが出力点に接続され、第１トランジスタのベースとコレクタの間に第１抵抗が接続され、第１トランジスタのベースと帰還点の間に第２抵抗が接続される。第１トランジスタがＰＮＰ型の場合は、第１トランジスタのエミッタが第１電源の正極に接続され、第１トランジスタのコレクタが出力点に接続され、第１トランジスタのベースとエミッタの間に第２抵抗が接続され、第１トランジスタのベースと帰還点の間に第１抵抗が接続される。

第２トランジスタがＮＰＮ型の場合は、第２トランジスタのエミッタが第２電源の負極に接続され、第２トランジスタのコレクタが出力点に接続され、第２トランジスタのベースと帰還点の間に第３抵抗が接続され、第２トランジスタのベースとエミッタの間に第４抵抗が接続される。第２トランジスタがＰＮＰ型の場合は、第２トランジスタのコレクタが第２電源の負極に接続され、第２トランジスタのエミッタが出力点に接続され、第２トランジスタのベースと帰還点の間に第４抵抗が接続され、第２トランジスタのベースとコレクタの間に第３抵抗が接続される。

第１可変電流源、第２可変電流源は、第１トランジスタのベース−エミッタ間に生じるバイアス電圧と第２トランジスタのベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させる。第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１電源、第２電源は、入力端子に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。

本発明のアッテネータは、第１トランジスタのベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタのベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じなので、２つのトランジスタの特性を同等にできる。また、入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を２つの可変電圧源で調整できる。そして、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。

アッテネータの等価回路を示す図。 参考文献１の実施例１のアッテネータの構成例を示す図。 参考文献１の実施例２のアッテネータの構成例を示す図。 実施例１のアッテネータの構成例を示す図。 可変電流源の構成例を示す図。 実施例１変形例のアッテネータの構成例を示す図。 実施例２のアッテネータの構成例を示す図。 実施例２変形例のアッテネータの構成例を示す図。 実施例３のアッテネータの構成例を示す図。 実施例３変形例のアッテネータの構成例を示す図。 実施例４のアッテネータの構成例を示す図。 実施例４変形例のアッテネータの構成例を示す図。

以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。

＜検討＞
図１に、アッテネータの等価回路を示す。等価回路９０は、直列に接続された入力抵抗１９０と可変抵抗９１０で構成される。入力抵抗１９０は、一端が入力端子１９１に、他端が出力端子１９２に接続される。可変抵抗９１０は、一端が出力端子１９２に接続され、他端が接地される。このような等価回路では、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの関係は、
Ｖ_Ｏ＝Ｖ_Ｉ・Ｒ_Ａ／（Ｒ_Ｏ＋Ｒ_Ａ）
となり、入力電圧Ｖ_Ｉが減衰された出力電圧Ｖ_Ｏが得られる。

図２は、本願出願時には未公開の本願出願人の出願である特願２０１４−１００１８１（参考文献１）の実施例１に示されたアッテネータの構成例を示す図である。アッテネータ１０は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部１１０を備える。可変抵抗部１１０は、ＮＰＮ型の第１トランジスタ１３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ１３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。

例えば、第１電源１０１の電圧Ｖ_ＣＣと第２電源１０２の電圧Ｖ_ＥＥとを１２Ｖ、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを２２０ｋΩ、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗１１４の抵抗値Ｒ_４とを４．７ｋΩ、入力抵抗１９０の抵抗値Ｒ_０を１００ｋΩとし、入力信号の振幅を５Ｖとする。そして、第１可変電圧源１２１の電圧Ｖ_Ｂ１と第２可変電圧源１２２の電圧Ｖ_Ｂ２とを０．１Ｖから０．６Ｖまで変化させると、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの比（減衰率）Ｖ_Ｏ／Ｖ_Ｉを、約１／２から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１００ｋΩから１ｋΩまで変化させたことと等価である。

アッテネータ１０は、第１トランジスタ１３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じなので、第１トランジスタ１３１と第２トランジスタ１３２の特性を同等にできる。また、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を第１可変電圧源１２１と第２可変電圧源１２２で調整できる。

図３は、上述の参考文献１の実施例２に示されたアッテネータの構成例を示す図である。アッテネータ３０は、入力抵抗１９０と可変抵抗部３１０を備える。可変抵抗部３１０は、ＰＮＰ型の第１トランジスタ３３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ３３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ３３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。このような構成なので、図３のアッテネータも図２のアッテネータと同様の効果が得られる。

参考文献１のアッテネータでは可変電圧源を用いているが、本発明のアッテネータでは可変電流源を用いる。

図４に、実施例１のアッテネータの構成例を示す。アッテネータ１５は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部１００を備える。可変抵抗部１００は、ＮＰＮ型の第１トランジスタ１３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電流源１５１、第２可変電流源１５２、第３可変電流源２５３、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。また、帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。第１トランジスタ１３１のベースと接地の間に第１可変電流源１５１が接続される。第２トランジスタ１３２のベースと接地の間に第２可変電流源１５２が接続される。帰還点１８２と接地の間に第３可変電流源２５３が接続される。

第１トランジスタ１３１のコレクタが第１電源１０１の正極に接続される。第２トランジスタ１３２のエミッタが第２電源１０２の負極に接続される。第１トランジスタ１３１のエミッタと第２トランジスタ１３２のコレクタとが出力点１８１に接続される。第１トランジスタ１３１のベースとコレクタの間に、第１抵抗１１１が接続される。第１トランジスタ１３１のベースと帰還点１８２の間に、第２抵抗１１２が接続される。第２トランジスタ１３２のベースと帰還点１８２の間に、第３抵抗１１３が接続される。第２トランジスタ１３２のベースとエミッタの間に、第４抵抗１１４が接続される。

第１可変電流源１５１、第２可変電流源１５２、第３可変電流源２５３は、第１トランジスタ１３１のベース−エミッタ間に生じるバイアス電圧と第２トランジスタ１３２のベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させる。言い換えると、第１可変電流源１５１、第２可変電流源１５２、第３可変電流源２５３を、入力端子１９１に入力される電圧が０Ｖの場合に、第１トランジスタ１３１のベース−エミッタ間の電圧と第２トランジスタ１３２のベース−エミッタ間の電圧とが同じになるように変化させる。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。例えば、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにし、Ｒ_１とＲ_３をＲ_２とＲ_４よりも十分大きい抵抗値（Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４）に定めればよい。「Ｒ_１とＲ_３をＲ_２とＲ_４よりも十分大きい抵抗値（Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４）に定めればよい」とは、第１可変電流源１５１と第２可変電流源１５２から流入する電流が第２抵抗１１２と第４抵抗側１１４に流れ、第１抵抗１１１と第３抵抗１１３側に流れる電流は設計上無視できるという意味である。また、Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４のように設定すれば、高い電圧が入力された場合でもベース電圧の変化を小さくできるので、広い入力電圧の範囲で線形性を確保することもできる。そして、第１可変電流源１５１、第２可変電流源１５２、第３可変電流源２５３は、電流が同じ（Ｃ_１＝Ｃ_２＝Ｃ_３）になるように変化させればよい。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。

このように設定すれば、第１可変電流源１５１から流入する電流Ｃ_１のほとんどは第２抵抗１１２に流れ、Ｃ_１×Ｒ_２のバイアス電圧が生じる。この電圧が、図２の第１可変電圧源１２１によって付加された電圧（バイアス電圧）に相当する。そして、流れ込んだ電流Ｃ_１は第３可変電流源２５３から流れ出る。なお、第１トランジスタ１３１のベースに流れ込む電流は十分小さいので無視できる。同様に、第２可変電流源１５２から流れ込んだ電流Ｃ_２のほとんどは第４抵抗１１４に流れ、Ｃ_２×Ｒ_４のバイアス電圧が生じる。この電圧が、図２の第２可変電圧源１２２によって付加された電圧（バイアス電圧）に相当する。そして、流れ込んだ電流Ｃ_２は第２電源１０２側に流れる。なお、第２トランジスタ１３２のベースに流れ込む電流は十分小さいので無視できる。

例えば、第１電源１０１の電圧Ｖ_ＣＣと第２電源１０２の電圧Ｖ_ＥＥとを６Ｖ、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを１ＭΩ、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗１１４の抵抗値Ｒ_４とを１０ｋΩ、入力抵抗１９０の抵抗値Ｒ_０を１００ｋΩとし、入力信号の振幅を５Ｖとする。そして、第１可変電流源１５１の電流Ｃ_１、第２可変電流源１５２の電流Ｃ_２、第３可変電流源２５３の電流Ｃ_３を０．０４ｍＡから０．０６ｍＡまで変化させると、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの比（減衰率）Ｖ_Ｏ／Ｖ_Ｉを、約１／２から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１００ｋΩから１ｋΩまで変化させたことと等価である。

図５に可変電流源の具体例を示す。図５（Ａ）は、電流を流し込むための可変電流源の例であり、トランジスタ１５５、抵抗１１５、電圧源１０１、可変電圧源１５６を備える。図５（Ｂ）は、電流を流し出すための可変電流源であり、トランジスタ２５５、抵抗１１５、電圧源１０２、可変電圧源２５６を備える。例えば、抵抗１１５の抵抗値Ｒ_５を６８ｋΩ、電源１０１の電圧Ｖ_ＣＣと電源１０２の電圧Ｖ_ＥＥを６Ｖとし、可変電圧源１５６の電圧Ｖ_２ＣＣと可変電圧源２５６の電圧Ｖ_２ＥＥを９．３〜１０．７Ｖで変更すればよい。なお、電流源は、図５に示した構成に限る必要はなく、オペアンプなどを用いた回路で構成してもよい。

アッテネータ１５は、第１トランジスタ１３１のベース−エミッタ間に生じるバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間に生じるバイアス電圧Ｖ_ＢＥ２とが同じなので、第１トランジスタ１３１と第２トランジスタ１３２の特性を同等にできる。また、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を第１可変電流源１５１、第２可変電流源１５２、第３可変電流源２５３で調整できる。また、アッテネータ１５は、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。

さらに、アッテネータ１５は上述のような特性を持つので、入力信号に効果を付加するエフェクタにアッテネータ１５を備えさせることも可能である。ここで言うエフェクタには、例えば、特許文献１で開示されている入力信号制限（回路）装置や、楽音信号の振幅を低周波信号で変調するトレモロ装置、フィルター回路の時定数を変調し音色の変化を得る電気・電子楽器用の効果付加装置などが含まれる。なお、従来のエフェクタとしては、電圧制御方式の可変抵抗素子としてカドミウムを含有するフォトカプラを用いた例が知られている。本発明のアッテネータは、カドミウムを含有するフォトカプラを用いた回路の代替回路としてエフェクタに備えることができる。

［変形例］
図６に実施例１変形例のアッテネータの構成例を示す。アッテネータ２５の可変抵抗部２００は、アッテネータ１５の可変抵抗部１００に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ１５と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ２５は、減衰率をアッテネータ１５よりも幅広く変更できるようになる。また、バッファ１４０が電流を吸い出すことができる範囲で第１可変電流源１５１から電流を流し込むのであれば、第３可変電流源２５３は備えなくてもよい。

例えば、第１電源１０１の電圧Ｖ_ＣＣと第２電源１０２の電圧Ｖ_ＥＥとを６Ｖ、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを１００ｋΩ、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗１１４の抵抗値Ｒ_４とを１ｋΩ、入力抵抗１９０の抵抗値Ｒ_０を１００ｋΩとし、入力信号の振幅を５Ｖとする。そして、第１可変電流源１５１の電流Ｃ_１、第２可変電流源１５２の電流Ｃ_２、第３可変電流源２５３の電流Ｃ_３を０．３ｍＡから０．６ｍＡまで変化させると、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの比（減衰率）Ｖ_Ｏ／Ｖ_Ｉを、ほぼ１から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１０ＭΩ以上から１ｋΩ以下まで変化させたことと等価である。

なお、第１可変電流源１５１の電流Ｃ_１、第２可変電流源１５２の電流Ｃ_２、第３可変電流源２５３の電流Ｃ_３を０．３ｍＡから０．６ｍＡまで変化させる場合は、図５に示した可変電流源は、抵抗１１５の抵抗値Ｒ_５を６．８ｋΩ、電源１０１の電圧Ｖ_ＣＣと電源１０２の電圧Ｖ_ＥＥを６Ｖとし、可変電圧源１５６の電圧Ｖ_２ＣＣと可変電圧源２５６の電圧Ｖ_２ＥＥを８．５〜１０．５Ｖで変更すればよい。

このように、アッテネータ２５は、アッテネータ１５と同様の効果が得られるほか、より幅広く減衰率を調整できる。また、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４の選択自由度が大きくなる。これによって、トランジスタのベースに低インピーダンスで信号を入力することが可能となり、Ｓ／Ｎ比が向上する。さらに、エフェクタに備えることも可能である。

図７に、実施例２のアッテネータの構成例を示す。アッテネータ３５は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部３００を備える。可変抵抗部３００は、ＰＮＰ型の第１トランジスタ３３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電流源２５１、第２可変電流源２５２、第３可変電流源１５３、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。また、帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。第１トランジスタ３３１のベースと接地の間に第１可変電流源２５１が接続される。第２トランジスタ３３２のベースと接地の間に第２可変電流源２５２が接続される。帰還点１８２と接地の間に第３可変電流源２５３が接続される。

アッテネータ３５は、アッテネータ１５とは、第１トランジスタ３３１と第２トランジスタ３３２がＰＮＰ型である点が異なる。そのため、抵抗の配置が異なり、次のように配置される。第１トランジスタ３３１のエミッタが第１電源１０１の正極に接続され、第１トランジスタ３３１のコレクタが出力点１８１に接続され、第１トランジスタ３３１のベースとエミッタの間に第２抵抗１１２が接続され、第１トランジスタ３３１のベースと帰還点１８２の間に第１抵抗１１１が接続される。また、第２トランジスタ３３２のコレクタが第２電源１０２の負極に接続され、第２トランジスタ３３２のエミッタが出力点１８１に接続され、第２トランジスタ３３２のベースと帰還点１８２の間に第４抵抗１１４が接続され、第２トランジスタ３３２のベースとコレクタの間に第３抵抗１１３が接続される。また、第１可変電流源２５１と第２可変電流源２５２は、電流を流出させる電流源であり、第３可変電流源１５３は、電流を流入させる電流源である点もアッテネータ１５と異なる。第１可変電流源２５１と第２可変電流源２５２は、図５（Ｂ）に示した回路とすればよい。また、第３可変電流源１５３は、図５（Ａ）に示した回路とすればよい。ただし、これらの構成に限定する必要はなく、オペアンプなどを用いて構成してもよい。

第１可変電流源２５１、第２可変電流源２５２、第３可変電流源１５３は、第１トランジスタ３３１のベース−エミッタ間に生じるバイアス電圧と第２トランジスタ３３２のベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させる。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。この点は、アッテネータ１５と同じである。アッテネータ１５と同じように、例えば、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにし、Ｒ_１とＲ_３をＲ_２とＲ_４よりも十分大きい抵抗値（Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４）に定めればよい。そして、第１可変電流源２５１、第２可変電流源２５２、第３可変電流源１５３は、電流が同じ（Ｃ_１＝Ｃ_２＝Ｃ_３）になるように変化させればよい。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。

このように設定すれば、第２可変電流源２５２から流出する電流Ｃ_２のほとんどは第４抵抗１１４を流れ、Ｃ_２×Ｒ_４のバイアス電圧が生じる。この電圧が、図３の第２可変電圧源１２２によって付加された電圧（バイアス電圧）に相当する。なお、この電流Ｃ_２は第３可変電流源１５３から流れ込んだ電流Ｃ_３である。第２トランジスタ３３２のベースに流れ込む電流は十分小さいので無視できる。同様に、第１可変電流源２５１から流れ出す電流Ｃ_１のほとんどは第２抵抗１１２を流れるので、Ｃ_１×Ｒ_２のバイアス電圧が生じる。この電圧が、図３の第１可変電圧源１２１によって付加された電圧（バイアス電圧）に相当する。この電流Ｃ_１は第１電源１０１から供給された電流である。なお、第１トランジスタ３３１のベースに流れ込む電流は十分小さいので無視できる。

具体的な電圧や抵抗値の設定例は実施例１と同じである。したがって、アッテネータ３５は、アッテネータ１５と同様の効果が得られる。さらに、入力信号に効果を付加するエフェクタにアッテネータ３５を備えさせることも可能である。

［変形例］
図８に実施例２変形例のアッテネータの構成例を示す。アッテネータ４５の可変抵抗部４００は、アッテネータ３５の可変抵抗部３００に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ３５と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ４５は、減衰率をアッテネータ３５よりも幅広く変更できるようになる。また、バッファ１４０が電流を流し込むことができる範囲で第２可変電流源２５２から電流を流し出すのであれば、第３可変電流源１５３は備えなくてもよい。

具体的な、電圧や抵抗値の設定例は実施例１変形例とおなじである。アッテネータ４５は、アッテネータ２５と同様の効果が得られる。また、エフェクタに備えることも可能である。

図９に、実施例３のアッテネータの構成例を示す。アッテネータ５５は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部５００を備える。可変抵抗部５００は、ＰＮＰ型の第１トランジスタ３３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電流源２５１、第２可変電流源１５２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。また、帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。第１トランジスタ３３１のベースと接地の間に第１可変電流源２５１が接続される。第２トランジスタ１３２のベースと接地の間に第２可変電流源１５２が接続される。

アッテネータ５５は、第１トランジスタ３３１がＰＮＰ型であり、第２トランジスタ１３２がＮＰＮ型である。そのため、アッテネータ１５，３５とは、抵抗の配置が異なり、第３可変電流源が不要である。具体的には、第１トランジスタ３３１のエミッタが第１電源１０１の正極に接続され、第１トランジスタ３３１のコレクタが出力点１８１に接続され、第１トランジスタ３３１のベースとエミッタの間に第２抵抗１１２が接続され、第１トランジスタ３３１のベースと帰還点１８２の間に第１抵抗１１１が接続される。また、第２トランジスタ１３２のエミッタが第２電源１０２の負極に接続され、第２トランジスタ１３２のコレクタが出力点１８１に接続され、第２トランジスタ１３２のベースと帰還点１８２の間に第３抵抗１１３が接続され、第２トランジスタ１３２のベースとエミッタの間に第４抵抗１１４が接続される。また、第１可変電流源２５１は電流を流れ出させる電流源であり、第２可変電流源１５２は電流を流入させる電流源である。第１可変電流源２５１は、図５（Ｂ）に示した回路とすればよい。また、第２可変電流源１５２は、図５（Ａ）に示した回路とすればよい。ただし、これらの構成に限定する必要はなく、オペアンプなどを用いて構成してもよい。

第１可変電流源２５１、第２可変電流源１５２は、第１トランジスタ３３１のベース−エミッタ間に生じるバイアス電圧と第２トランジスタ１３２のベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させる。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。この点は、アッテネータ１５，３５と同じである。アッテネータ１５，３５と同じように、例えば、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにし、Ｒ_１とＲ_３をＲ_２とＲ_４よりも十分大きい抵抗値（Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４）に定めればよい。そして、第１可変電流源２５１、第２可変電流源１５２は、電流が同じ（Ｃ_１＝Ｃ_２）になるように変化させればよい。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。

このように設定すれば、第１可変電流源２５１から流れ出す電流Ｃ_１のほとんどは第２抵抗１１２を流れるので、Ｃ_１×Ｒ_２のバイアス電圧が生じる。この電圧が、図３の第１可変電圧源１２１によって付加された電圧（バイアス電圧）に相当する。この電流Ｃ_１は第１電源１０１から供給された電流である。なお、第１トランジスタ３３１のベースに流れ込む電流は十分小さいので無視できる。同様に、第２可変電流源１５２から流れ込んだ電流Ｃ_２のほとんどは第４抵抗１１４に流れ、Ｃ_２×Ｒ_４のバイアス電圧が生じる。この電圧が、図２の第２可変電圧源１２２によって付加された電圧（バイアス電圧）に相当する。そして、流れ込んだ電流Ｃ_２は第２電源１０２側に流れる。なお、第２トランジスタ１３２のベースに流れ込む電流は十分小さいので無視できる。

具体的な電圧や抵抗値の設定例は実施例１と同じである。したがって、アッテネータ５５は、アッテネータ１５，３５と同様の効果が得られる。さらに、入力信号に効果を付加するエフェクタにアッテネータ５５を備えさせることも可能である。

［変形例］
図１０に実施例３変形例のアッテネータの構成例を示す。アッテネータ６５の可変抵抗部６００は、アッテネータ５５の可変抵抗部５００に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ５５と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ６５は、減衰率をアッテネータ５５よりも幅広く変更できるようになる。

具体的な、電圧や抵抗値の設定例は実施例１変形例とおなじである。アッテネータ６５は、アッテネータ２５と同様の効果が得られる。また、エフェクタに備えることも可能である。

図１１に、実施例４のアッテネータの構成例を示す。アッテネータ７５は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部７００を備える。可変抵抗部７００は、ＮＰＮ型の第１トランジスタ１３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電流源１５１、第２可変電流源２５２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。また、帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。第１トランジスタ１３１のベースと接地の間に第１可変電流源１５１が接続される。第２トランジスタ３３２のベースと接地の間に第２可変電流源２５２が接続される。

アッテネータ７５は、第１トランジスタ１３１がＮＰＮ型であり、第２トランジスタ３３２がＰＮＰ型である。そのため、アッテネータ１５，３５，５５とは、抵抗の配置が異なり、第３可変電流源が不要である。具体的には、第１トランジスタ１３１のコレクタが第１電源１０１の正極に接続され、第１トランジスタ１３１のエミッタが出力点１８１に接続され、第１トランジスタ１３１のベースとコレクタの間に第１抵抗１１１が接続され、第１トランジスタ１３１のベースと帰還点１８２の間に第２抵抗１１２が接続される。また、第２トランジスタ３３２のコレクタが第２電源１０２の負極に接続され、第２トランジスタ３３２のエミッタが出力点１８１に接続され、第２トランジスタ３３２のベースと帰還点１８２の間に第４抵抗１１４が接続され、第２トランジスタ３３２のベースとコレクタの間に第３抵抗１１３が接続される。また、第１可変電流源１５１は電流を流入させる電流源であり、第２可変電流源２５２は電流を流出させる電流源である。第１可変電流源１５１は、図５（Ａ）に示した回路とすればよい。また、第２可変電流源２５２は、図５（Ｂ）に示した回路とすればよい。ただし、これらの構成に限定する必要はなく、オペアンプなどを用いて構成してもよい。

第１可変電流源１５１、第２可変電流源は２５２、第１トランジスタ１３１のベース−エミッタ間に生じるバイアス電圧と第２トランジスタ３３２のベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させる。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。この点は、アッテネータ１５，３５と同じである。アッテネータ１５，３５と同じように、例えば、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにし、Ｒ_１とＲ_３をＲ_２とＲ_４よりも十分大きい抵抗値（Ｒ_１＝Ｒ_３≫Ｒ_２＝Ｒ_４）に定めればよい。そして、第１可変電流源２５１、第２可変電流源１５２は、電流が同じ（Ｃ_１＝Ｃ_２）になるように変化させればよい。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。

このように設定すれば、第１可変電流源１５１から流入する電流Ｃ_１のほとんどは第２抵抗１１２に流れ、Ｃ_１×Ｒ_２のバイアス電圧が生じる。この電圧が、図２の第１可変電圧源１２１によって付加された電圧（バイアス電圧）に相当する。そして、流れ込んだ電流Ｃ_１は第４抵抗１１４を通って第２可変電流源２５２から流れ出る。第２可変電流源２５２から流れ出る電流をＣ_２とすると、第４抵抗１１４ではＣ_２×Ｒ_４のバイアス電圧が生じる。この電圧が、図３の第２可変電圧源１２２によって付加された電圧（バイアス電圧）に相当する。なお、第１トランジスタ１３１のベースと第２トランジスタ３３２のベースに流れ込む電流は十分小さいので無視できる。

具体的な電圧や抵抗値の設定例は実施例１と同じである。したがって、アッテネータ３５は、アッテネータ１５と同様の効果が得られる。さらに、入力信号に効果を付加するエフェクタにアッテネータ３５を備えさせることも可能である。

［変形例］
図１２に実施例４変形例のアッテネータの構成例を示す。アッテネータ８５の可変抵抗部８００は、アッテネータ７５の可変抵抗部７００に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ７５と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ８５は、減衰率をアッテネータ７５よりも幅広く変更できるようになる。

具体的な、電圧や抵抗値の設定例は実施例１変形例とおなじである。アッテネータ８５は、アッテネータ２５と同様の効果が得られる。また、エフェクタに備えることも可能である。

＜実施例１〜実施例４の特徴＞
実施例１、実施例２では、第１トランジスタと第２トランジスタの型を一致させている。したがって、正の入力電圧を減衰させる第１トランジスタの特性と負の入力電圧を減衰させる第２トランジスタの特性をそろえやすい。一方、第１トランジスタと第２トランジスタの型を一致させたために、第１可変電流源と第２可変電流源の電流の向き（流入させるか、流出させるか）も同じになる。よって、バッファを用いない場合は必ず第３可変電流源が必要であり、バッファを用いる場合もバッファの能力以上の電流が流れる可能性があるときには第３可変電流源が必要である。

実施例３、実施例４では、第１トランジスタと第２トランジスタの型を変えている。したがって、第１可変電流源と第２可変電流源の電流の向き（流入させるか、流出させるか）を逆にできるため、第３可変電流源を省略できる。しかし、正の入力電圧を減衰させる第１トランジスタの特性と負の入力電圧を減衰させる第２トランジスタの特性をそろえにくい。

つまり、アッテネータとしての高い性能が求められる場合は、実施例１、実施例２に示したアッテネータが有利であり、構造を簡単にするという点では実施例３、実施例４に示したアッテネータが有利である。

１０，１５，２５，３０，３５，４５，５５，６５，７５，８５ アッテネータ
１１ リニアライザー回路 ９０ 等価回路
１００，１１０，２００，３００，３１０，４００，５００，６００，７００，８００ 可変抵抗部
１０１、１０２ 電源
１１１，１１２，１１３，１１４，１１５ 抵抗
１２１，１２２，１５６，２５６ 可変電圧源
１３１，１３２，１５５，２５５，３３１，３３２ トランジスタ
１４０ バッファ
１５１，１５２，１５３，２５１，２５２，２５３ 可変電流源
１８１ 出力点 １８２ 帰還点
１９０ 入力抵抗 １９１ 入力端子
１９２ 出力端子 ９１０ 可変抵抗

Claims (8)

1. 一端が入力端子に、他端が出力端子に接続された入力抵抗と、
   出力端子に接続された可変抵抗部を備えたアッテネータであって、
   前記可変抵抗部は、
   第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電流源、第２可変電流源、第３可変電流源、第１電源、第２電源、帰還点、出力点を有し、
   前記出力点は前記出力端子に接続され、
   前記帰還点と前記出力点とが接続され、
   前記第１電源の負極と前記第２電源の正極が接地され、
   前記第１トランジスタのベースと接地の間に、前記第１可変電流源が接続され、
   前記第２トランジスタのベースと接地の間に、前記第２可変電流源が接続され、
   前記帰還点と接地の間に、前記第３可変電流源が接続され、
   第１トランジスタと第２トランジスタは両方ともＮＰＮ型または両方ともＰＮＰ型であり、
   第１トランジスタと第２トランジスタがＮＰＮ型の場合は、
   前記第１トランジスタのコレクタが前記第１電源の正極に接続され、
   前記第１トランジスタのエミッタが前記出力点に接続され、
   前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗が接続され、
   前記第２トランジスタのエミッタが前記第２電源の負極に接続され、
   前記第２トランジスタのコレクタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
   前記第２トランジスタのベースとエミッタの間に、前記第４抵抗が接続され
   ており、
   第１トランジスタと第２トランジスタがＰＮＰ型の場合は、
   前記第１トランジスタのエミッタが前記第１電源の正極に接続され、
   前記第１トランジスタのコレクタが前記出力点に接続され、
   前記第１トランジスタのベースとエミッタの間に、前記第２抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
   前記第２トランジスタのコレクタが前記第２電源の負極に接続され、
   前記第２トランジスタのエミッタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗が接続され、
   前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され
   ており、
   前記第１可変電流源、前記第２可変電流源、前記第３可変電流源は、前記第１トランジスタのベース−エミッタ間に生じるバイアス電圧と前記第２トランジスタのベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させ、
   前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
   ことを特徴とするアッテネータ。
2. 一端が入力端子に、他端が出力端子に接続された入力抵抗と、
   前記出力端子に接続された可変抵抗部と、
   を備えたアッテネータであって、
   前記可変抵抗部は、
   第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電流源、第２可変電流源、第１電源、第２電源、増幅率が１のバッファ、帰還点、出力点を有し、
   前記出力点が前記出力端子に接続され、
   前記帰還点と前記出力点との間に、前記出力点側が入力、前記帰還点側が出力となるように前記バッファが接続され、
   前記第１電源の負極と前記第２電源の正極が接地され、
   前記第１トランジスタのベースと接地の間に、前記第１可変電流源が接続され、
   前記第２トランジスタのベースと接地の間に、前記第２可変電流源が接続され、
   第１トランジスタと第２トランジスタは両方ともＮＰＮ型または両方ともＰＮＰ型であり、
   第１トランジスタと第２トランジスタがＮＰＮ型の場合は、
   前記第１トランジスタのコレクタが前記第１電源の正極に接続され、
   前記第１トランジスタのエミッタが前記出力点に接続され、
   前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗が接続され、
   前記第２トランジスタのエミッタが前記第２電源の負極に接続され、
   前記第２トランジスタのコレクタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
   前記第２トランジスタのベースとエミッタの間に、前記第４抵抗が接続され
   ており、
   第１トランジスタと第２トランジスタがＰＮＰ型の場合は、
   前記第１トランジスタのエミッタが前記第１電源の正極に接続され、
   前記第１トランジスタのコレクタが前記出力点に接続され、
   前記第１トランジスタのベースとエミッタの間に、前記第２抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
   前記第２トランジスタのコレクタが前記第２電源の負極に接続され、
   前記第２トランジスタのエミッタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗が接続され、
   前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され
   ており、
   前記第１可変電流源、前記第２可変電流源は、前記第１トランジスタのベース−エミッタ間に生じるバイアス電圧と前記第２トランジスタのベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させ、
   前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
   ことを特徴とするアッテネータ。
3. 請求項２記載のアッテネータであって、
   前記帰還点と接地の間に、第３可変電流源が接続されている
   ことを特徴とするアッテネータ。
4. 一端が入力端子に、他端が出力端子に接続された入力抵抗と、
   前記出力端子に接続された可変抵抗部と、
   を備えたアッテネータであって、
   前記可変抵抗部は、
   第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電流源、第２可変電流源、第１電源、第２電源、帰還点、出力点を有し、
   前記出力点が前記出力端子に接続され、
   前記帰還点と前記出力点とが接続され、
   前記第１電源の負極と前記第２電源の正極が接地され、
   前記第１トランジスタのベースと接地の間に、前記第１可変電流源が接続され、
   前記第２トランジスタのベースと接地の間に、前記第２可変電流源が接続され、
   第１トランジスタと第２トランジスタは一方がＮＰＮ型で他方がＰＮＰ型であり、
   第１トランジスタがＮＰＮ型で第２トランジスタがＰＮＰ型の場合は、
   前記第１トランジスタのコレクタが前記第１電源の正極に接続され、
   前記第１トランジスタのエミッタが前記出力点に接続され、
   前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗が接続され、
   前記第２トランジスタのコレクタが前記第２電源の負極に接続され、
   前記第２トランジスタのエミッタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗が接続され、
   前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され
   ており、
   第１トランジスタがＰＮＰ型で第２トランジスタがＮＰＮ型の場合は、
   前記第１トランジスタのエミッタが前記第１電源の正極に接続され、
   前記第１トランジスタのコレクタが前記出力点に接続され、
   前記第１トランジスタのベースとエミッタの間に、前記第２抵抗が接続され、
   前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
   前記第２トランジスタのエミッタが前記第２電源の負極に接続され、
   前記第２トランジスタのコレクタが前記出力点に接続され、
   前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
   前記第２トランジスタのベースとエミッタの間に、前記第４抵抗が接続され
   ており、
   前記第１可変電流源、前記第２可変電流源は、前記第１トランジスタのベース−エミッタ間に生じるバイアス電圧と前記第２トランジスタのベース−エミッタ間に生じるバイアス電圧とが同じになるように変化させ、
   前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
   ことを特徴とするアッテネータ。
5. 請求項４記載のアッテネータであって、
   前記可変抵抗部は、さらに、増幅率が１のバッファも有し、
   前記帰還点と前記出力点との間に、前記出力点側が入力、前記帰還点側が出力となるように前記バッファが挿入されている
   ことを特徴とするアッテネータ。
6. 請求項１〜５のいずれかに記載のアッテネータであって、
   前記第１電源と前記第２電源とは同じ電圧である
   ことを特徴とするアッテネータ。
7. 請求項１〜６のいずれかに記載のアッテネータであって、
   前記第１抵抗と前記第３抵抗とは同じ抵抗値Ｒ_１であり、
   前記第２抵抗と前記第４抵抗とは同じ抵抗値Ｒ_２であり、
   抵抗値Ｒ_１の方が抵抗値Ｒ_２よりも十分大きい
   ことを特徴とするアッテネータ。
8. 請求項１〜７のいずれかに記載されたアッテネータを有するエフェクタ。

Images