JP6300386B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

半導体装置は、直流電源から供給された直流電力をモーターなどの誘導性負荷に供給するための交流電力に変換する機能、あるいはモーターにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、半導体装置はスイッチング機能を有する半導体素子を有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換し、電力を制御する。

半導体装置は、放熱基板の上に、配線パターンを形成した絶縁基板をはんだ等で接合し、絶縁基板の配線パターンの上に、半導体素子を搭載する。半導体素子は、表裏に電極を備え、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤを介して絶縁基板上の配線パターンに接続される。鉄道用などの大電力用の半導体では、絶縁基板を複数搭載することで、大電流に対応できるようにしている。

近年、半導体装置の電流密度が上昇している。特にＳｉＣ（炭化ケイ素）を用いた半導体素子はその動作温度がＳｉ（シリコン）よりも高く、より大電流を流すことが可能となってきた。半導体装置の電流密度が上昇すると、一つの半導体素子に流れる電流量が増加するため、発熱量が増大する。これに伴う熱伸縮により半導体素子の裏面電極と絶縁基板の配線パターンを接続する接合層の劣化や、半導体素子の表面電極とワイヤの接合信頼性が低下するという問題がある。

また、半導体装置の小面積化が求められており、半導体素子の表面電極と絶縁基板上の配線との接続にワイヤを適用する場合、絶縁基板上の配線パターンの領域が足らずに充分な数のワイヤを接続できないといった問題があった。このため、半導体素子の表面電極と絶縁基板上の配線パターンを板状のリード電極で接続する必要がある。

特許文献１には、パワー半導体素子をマウントするダイパッドと外部リード端子とを有するリードフレームと、パワー半導体素子の電極と外部リード端子との間、パワー半導体素子の電極と制御素子の電極との間の少なくとも一方を電気的に接続する板状の金属片と、パワー半導体素子、制御素子、金属片を樹脂封止する封止樹脂と、を備えることを特徴とする半導体装置が開示されている。

特開２００９―２２４５２９号公報

半導体素子の表面電極と板状のリード電極を接合する場合、熱膨張係数の差により大きな応力がかかり、半導体素子の表面電極と板状のリード電極の接続信頼性が低下するという問題があった。

そこで、本発明の目的は、パワー半導体チップの表面電極に接続されるリード電極の接合信頼性を向上させることを目的とする。

上記課題を解決するために、本発明に係る半導体装置は、放熱基板と、放熱基板上に配置され配線層を備える絶縁基板と、絶縁基板上に配置された複数の半導体素子と、半導体素子の表面電極と電気的に接続された導電性ブロックと、端子電極と、を備え、導電性ブロックは凸部を有し、凸部は絶縁基板と接合していることを特徴とする。

本発明により、パワー半導体装置の信頼性を向上できる。

本発明の一実施形態に係る半導体装置の上面図 本発明の一実施形態に係る半導体装置の断面図 本発明の一実施形態に係る半導体装置の上面図 本発明の一実施形態に係る半導体装置の接合プロセスを示す図 本発明の一実施形態に係る半導体装置の接合プロセスを示す図

以下、図面等を用いて、本発明の実施形態について説明する。図１に本発明の一実施形態に係る半導体装置の上面図、図２に図１のＡ−Ａ’断面構成を示す。

図１及び図２に示すように、本実施形態の半導体装置は、放熱基板１０４と、放熱基板上に配置される絶縁基板１０３と、絶縁基板上に配置される複数の半導体素子１０１と、半導体素子の表面電極と電気的に接続された導電性ブロックと、
導電板１０６と、端子電極１０７と、半導体素子と絶縁基板とを接合する接合層１０８と、導電板と半導体素子とを接合する接合層１０９と、導電板と導電性ブロックとを接合する接合層１１０と、導電性ブロックと絶縁基板とを接合する接合層１１１と、絶縁基板と放熱基板とを接合する接合層１１２、及びゲートワイヤ１１３を備える。

本実施形態において、半導体素子は、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を用いた。

半導体素子であるＭＯＳＦＥＴ１０１と接合している導電性ブロック１０５は、凸部１０５Ｔを有している。凸部１０５ＴはＭＯＳＦＥＴ１０１ではなく、絶縁基板と接合している。これにより導電性ブロック１０５の熱容量が増大するため、ＭＯＳＦＥＴ１０１の温度変化を緩やかにすることができる。温度変化を緩やかにすることにより、各接合界面に生じる温度振幅による応力を緩和することができるため信頼性の高い半導体装置を提供できる。

さらに本実施形態では、導電性ブロックの凸部１０５Ｔは、絶縁基板１０３のＭＯＳＦＥＴ１０１のソース電極１０１Ｅと同じノードの回路配線パターンであるソース配線パターン１０３Ｅ上に接合される。これにより、ＭＯＳＦＥＴ１０１で発熱した熱は、導電性プレート１０６と導電性ブロック１０５を経由して絶縁基板１０３側に放熱される。つまり放熱経路が拡大され、よりＭＯＳＦＥＴ１０１の温度が低下するので、信頼性の高い半導体装置を提供できる。

また、温度低減効果を高めるために、導電性ブロックの凸部１０５Ｔと絶縁基板１０３との接合面の面積を、少なくとも１つのＭＯＳＦＥＴ１０１の面積より大きくすることが好ましい。また、さらに温度低減効果を高めるためには、導電性ブロックの凸部１０５ＴとＭＯＳＦＥＴ１０１との間隔を５ｍｍ以下とすることが好ましい。

本実施形態において、導電性ブロック１０５は、導電板１０６を介してＭＯＳＦＥＴ１０１に接合されている。導電板１０６を搭載することにより、導電性ブロックの凸部１０５Ｔの厚さを大きくすることが可能となる。

また、導電性プレート１０６の熱膨張係数は、ＭＯＳＦＥＴ１０１の熱膨張係数より大きく、導電性ブロック１０５の熱膨張係数よりも小さいことが好ましい。これにより各接合界面における熱伸縮によるひずみが低減されるため、信頼性の高い半導体装置を提供することができる。

導電板には、半導体素子と配線部材の熱膨張率差による熱応力を緩和する役割と、半導体素子からの熱を放熱する役割が求められる。導電板としては、半導体素子と配線部材の中間の熱膨張率を有し、熱伝導率が１００Ｗ／ｍＫ以上の材料を用いることが好ましい。

なお、本実施形態では、導電板を介して導体ブロックと半導体素子とを接合したが、導電板を用いなくてもよい。

複数のＭＯＳＦＥＴ（半導体素子）１０１は、導体ブロックの中心から各々の半導体素子までの距離が略等間隔となるように配置していることが好ましい。図３に図１から導電性ブロック及び端子電極を省略した図を示す。図３に示すように、複数の半導体素子をリング状に配置することにより、導電性ブロックの中心から各々の半導体までの距離を略等間隔になるように配置できる。

各ＭＯＳＦＥＴ１０１に流れる電流は、導電板１０６、導電性ブロック１０５を経由して、Ｎ端子電極１０７Ｎ、基板間中継端子電極１０７Ｃに集約される。ここで、Ｎ端子電極１０７Ｎ、基板間中継端子電極１０７Ｃに集約されるまでの電流経路のインダクタンスが不均一の場合、スイッチング過渡時における各ＭＯＳＦＥＴ１０１に流れる電流は不均一となり、例えば特定のＭＯＳＦＥＴ１０１に電流が集中することにより、そのＭＯＳＦＥＴ１０１の発熱が他のＭＯＳＦＥＴ１０１よりも大きくなり破損する虞がある。そこで本実施形態においては、Ｎ端子電極１０７Ｎ及び、基板間中継端子電極１０７Ｃは、それぞれ導電性ブロックの凸部１０５Ｔに接合され、その接合部１１４に対して、８個のＭＯＳＦＥＴ１０１はほぼ等距離に実装している。電流が集約される接合部１１４と８個のＭＯＳＦＥＴ１０１の距離を等しくしたことにより、各ＭＯＳＦＥＴ１０１から接合部１１４までのインダクタンスが等しくなり、各ＭＯＳＦＥＴ１０１に流れる電流を均等化することができる。

ＭＯＳＦＥＴ１０１は、裏面（絶縁基板１０３側）にドレイン電極１０１Ｃ、表面（導電性ブロック１０５側）にソース電極１０１Ｅ及びゲート電極１０１Ｇを備える。半導体素子のサイズは耐圧仕様等により様々であるが、例えば一辺の長さが５ｍｍから１５ｍｍ、厚さは０．１ｍｍから１．０ｍｍ程度のものを用いることができる。本実施形態においては、半導体素子としてＭＯＳＦＥＴを用いたが、半導体素子はこれに限定されるものではなく、電流のｏｎ／ｏｆｆを切り替え可能な素子であればよい。スイッチング素子として、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を用いることもできる。また、本実施形態では、還流ダイオードとしてＭＯＳＦＥＴ１０１の内蔵ボディーダイオードを用いているが、還流ダイオードを別途搭載した形態も可能である。

絶縁基板１０３は、絶縁層１０３Ｉと、裏面（放熱ベース１０４側）及び表面（半導体素子側）配置された配線層と、から構成される。絶縁層には、絶縁耐圧が高い窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）、アルミナ（ＡｌＯ）等を用いることができる。
絶縁層の厚さは半導体装置に必要な絶縁特性に合わせ、０．１〜１．５ｍｍの範囲に設定される。本実施形態においては、絶縁層１０３Ｉには、厚さ０．６ｍｍ程度のＡｌＮ（窒化アルミニウム）を用いた。絶縁層１０３Ｉの裏面には、厚さ０．２ｍｍ程度の銅のベタパターン（配線層）がろう付けされている。絶縁層１０３Ｉの表面には、厚さ０．３ｍｍ程度のＣｕの配線パターン（配線層）がろう付けされている。絶縁基板１０３の表面側の配線はドレイン配線パターン１０３Ｃ、ソース配線パターン１０３Ｅ、ゲート配線１０３Ｇに分かれている。

ＭＯＳＦＥＴ１０１のドレイン電極１０１Ｃは、絶縁基板１０３上のドレイン配線パターン１０３Ｃに接合層１０８を介して接続されている。ＭＯＳＦＥＴ１０１のソース電極１０１Ｅは、接合層１０９を介して導電板１０６に接続されている。導電性プレート１０６は、接合層１１０を介して導電性ブロック１０５に接続されている。また、導電性ブロック１０５は接合層１１１を介して絶縁基板１０３のソース配線パターン１０３Ｅに接続されている。

ＭＯＳＦＥＴ１０１のゲート電極１０１Ｇは、絶縁基板１０３上のゲート配線１０３Ｇにゲートワイヤ１１３で接続されている。ＭＯＳＦＥＴ１０１は、ゲート電極１０１Ｇとソース電極１０１Ｅの電位差によって、ドレイン電極１０１Ｃとソース電極１０１Ｅの間の抵抗を制御できる。絶縁基板１０３上のゲート配線１０３Ｇとソース配線パターン１０３Ｅは、外部のゲート駆動回路に繋がっている。

絶縁基板１０３は接合層１１２を介して放熱基板１０４と接続されている。放熱基板１０４は、半導体素子から発せられた熱を効率よく外部の冷却器に伝える役目を担う。材質としては、熱伝導率の高い銅やアルミニウム、またはそれらの合金、アルミニウムとシリコンカーバイドの複合材料（ＡｌＳｉＣ）などを用いることができる。本実施形態においては、放熱基板にＣｕを用い、裏面側をフィン形状とした。Ｃｕは熱伝導率が高く加工性に優れるため、フィン形状を付与するのが比較的容易であるという利点がある。

接合層は、例えば、はんだ材や金属粒子、酸化金属粒子を主体とした低温焼結接合材等が用いられる。はんだ材には、例えば、錫、ビスマス、亜鉛、金等が主成分であるはんだを用いることができる。金属粒子には、凝集保護材で被覆された銀や銅のナノ粒子を用いることができる。酸化金属粒子には、低温で還元可能な酸化金属が適用可能である。金属粒子や酸化物金属粒子を主体とした焼結接合材を用いた場合、接合層は焼結金属層となる。焼結金属層のなかでも焼結銅は従来の鉛はんだに比べ、融点が高く耐熱温度が高いため、信頼性の高い半導体装置を提供可能となる。さらに鉛フリーとなるため環境にもやさしい。

絶縁基板の絶縁層の熱膨張係数と放熱基板の熱膨張係数の差が大きい場合は、熱応力を考慮して絶縁基板と放熱基板の接合信頼性を高めることが好ましい。本実施形態においては絶縁層にＡｌＮ、放熱基板にＣｕを用いており、絶縁層と放熱基板の熱膨張係数の差が大きい。そのため、絶縁基板と放熱基板の接合信頼性を高めるために、絶縁基板と放熱基板とを接合する接合層１１１を焼結銅とした。放熱基板も銅、絶縁基板の裏側もＣｕパターンであり、ＣｕとＣｕの接合とすることができる。その結果、信頼性の高い接合界面が得ることができる。さらにＣｕの焼結体は融点が高いため耐熱温度も高くすることができる。絶縁基板と放熱基板とを接合する接合層１１１は、焼結銅に限定されるものではなく、例えば銀の焼結体を用いても信頼性の高い接合界面が得られる。

なお、半導体装置はこの他に、上記構成を覆う樹脂ケース、外部接続用電極、放電防止のための内部充填剤等を必要とする。樹脂ケース、外部接続用電極、内部充填剤等は、半導体装置に一般に用いられているものを適用することができる。

＜半導体装置の製造方法＞
次に本実施例で示す半導体装置の製造方法について図４を用いて説明する。はじめに、絶縁基板１０３上に酸化銅微粒子を有機溶剤に混ぜたペースト１１５を塗布する（ａ工程）。その後、ＭＯＳＦＥＴ１０１を塗布されたペーストの上に搭載し（ｂ工程）、ＭＯＳＦＥＴ１０１の上にも同ペーストを塗布し（ｃ工程）、その上に導電板１０６を搭載する（ｄ工程）。さらに導電板１０６の上にも同ペーストを塗布し（ｅ工程）、導電性ブロック１０５を搭載する（ｆ工程）。次に、放熱基板１０４の上に酸化銅粒子を有機溶剤に混ぜたペーストを塗布し（ｇ工程）、その上に、導電性ブロック１０５の搭載まで終えた絶縁基板１０３を搭載し、導電性ブロック１０５の上面を加圧しながら、水素雰囲気中にて３００℃で加熱することにより、ペースト中の酸化銅微粒子が還元すると共に焼結し各界面が接合する（ｈ工程）。その後、ゲートワイヤ１１３をワイヤボンディングする（ｉ工程）。このようなプロセスにより複数の接合界面を一括で接合することができ、製造コストを低減することができる。

ただし、製造プロセスはこれに限定するものではなく、例えば図４に示すように、導電性ブロック１０５を搭載した段階で焼結させ（ｆ工程）、ゲートワイヤ１１３をワイヤボンディングし（ｇ工程）、放熱基板１０４の上に酸化銅粒子を有機溶剤に混ぜたペーストを塗布し（ｈ工程）、その上に、導電性ブロック１０５の接合まで終えた絶縁基板１０３を搭載し（ｉ工程）、絶縁基板１０３と放熱基板１０４の間のペーストを焼結させるというプロセスも可能である。

また、ＭＯＳＦＥＴ１０１の上面や、導電板１０６の上面に予めペーストを塗布しておき、図４及び図５で示したｃ工程、ｅ工程を省略することも可能である。

図４で示したｇ工程や、図５で示したｈ工程において、ペーストを絶縁基板１０３に対応した面積全体に塗布するのではなく、間欠的に塗布してもよい。これにより、ペースト塗布領域間の隙間に還元ガスである水素が侵入し、還元反応を促進できる。その結果、接合信頼性が高くなる。

１０１…ＭＯＳＦＥＴ、１０１Ｃ…ドレイン電極、１０１Ｅ…ソース電極、１０１Ｇ…ゲート電極、１０３…絶縁基板、１０３Ｉ…絶縁層、１０３Ｃ…ドレイン配線パターン、１０３Ｅ…ソース配線パターン、１０３Ｇ…ゲート配線、１０４…放熱基板、１０５…導電性ブロック、１０５Ｔ…導電性ブロック凸部、１０６…導電板、１０７…端子電極、１０８…半導体素子と絶縁基板とを接合する接合層、１０９…導電板と半導体素子とを接合する接合層、１１０…導電板と導電性ブロックとを接合する接合層、１１１…導電性ブロックと半導体素子とを接合する接合層、１１２…絶縁基板と放熱基板とを接合する接合層、１１３…ゲートワイヤ、１１５…酸化銅ペースト

Claims (13)

1. 端子電極と、
   放熱基板と、
   前記放熱基板上に配置され配線層を備える絶縁基板と、
   前記絶縁基板上に配置された複数の半導体素子と、
   前記半導体素子の表面電極と電気的に接続された導電性ブロックと、 を備え、
   前記導電性ブロックは凸部を有し、
   前記凸部は前記絶縁基板と接合し、
   前記導電性ブロックは前記複数の半導体素子の各々に接合され、
   前記複数の半導体素子の各々は、前記導電性ブロックの凸部と前記端子電極との接合部に対して略等間隔となるように配置していることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記凸部は、前記導電性ブロックと接合する前記表面電極と同じノー ドの配線層上に接合されていることを特徴とする半導体装置。
3. 請求項１に記載の半導体装置であって、
   前記導電性ブロックと前記絶縁基板との接合面の面積は、前記半導体素子の面積よりも大きいことを特徴とする半導体装置。
4. 請求項１に記載の半導体装置であって、
   前記凸部と前記半導体素子の間隔は５ｍｍ以下であることを特徴とする半導体装置。
5. 請求項１乃至４のいずれかに記載の半導体装置であって、
   前記導電性ブロックは導電板を介して前記半導体素子の表面電極と接合していることを特徴とする半導体装置。
6. 請求項５に記載の半導体装置であって、
   前記導電板の熱膨張係数は、前記半導体素子の熱膨張係数より大きく、前記導電性ブロックの熱膨張係数よりも小さいことを特徴とする半導体装置。
7. 請求項１乃至６のいずれかに記載の半導体装置であって、
   前記絶縁基板と前記放熱基板は焼結金属層を介して接合していることを特徴とする半導体装置。
8. 請求項１乃至６のいずれかに記載の半導体装置であって、
   前記半導体素子の表面電極と前記導電性ブロック、前記導電性ブロックと前記絶縁基板の配線層の少なくともいずれかは、焼結金属層を介して接合していることを特徴とする半導体装置。
9. 請求項５又は６に記載の半導体装置であって、
   前記半導体素子の表面電極と前記導電性ブロック、前記導電性ブロックと前記絶縁基板の配線層、前記半導体素子の表面電極と前記導電板、前記絶縁基板の配線層と前記導電板の少なくともいずれかは、焼結金属層を介して接合していることを特徴とする半導体装置。
10. 請求項７乃至９のいずれかに記載の半導体装置であって、
    前記焼結金属層は銅を含むことを特徴とする半導体装置。
11. 前記絶縁基板と前記放熱基板は金属焼結体により間欠的に接合されていることを特徴とする請求項７に記載の半導体装置。
12. 請求項１乃至１１のいずれかに記載の半導体装置であって、
    前記放熱基板は銅からなることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置であって、
    前記放熱基板はフィン加工されていることを特徴とする半導体装置。

Images