JP6299425B2

JP6299425B2 - データ制御装置

Info

Publication number: JP6299425B2
Application number: JP2014105723A
Authority: JP
Inventors: 崇光井
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-05-21
Filing date: 2014-05-21
Publication date: 2018-03-28
Anticipated expiration: 2034-05-21
Also published as: JP2015219897A

Description

本発明は、外部電源の停止時におけるデータ処理モジュールでのデータのバックアップ処理時間を長くしたデータ制御装置に関する。

プログラマブル・コントローラ等のデータ制御装置は、例えば図５に示すように複数のデータ処理モジュール１０（１０ａ〜１０ｎ）と、外部電源から電力を受けて前記各データ処理モジュール１０の駆動に必要な、例えば直流２４Ｖの内部展開用電源電圧を生成する電源モジュール２０とを備えて構築される。前記データ処理モジュール１０（１０ａ〜１０ｎ）は、例えば制御対象に関する監視データを収集すると共に、前記制御対象に制御データを出力して該制御対象の動作を制御するＣＰＵモジュールからなる。ちなみに複数の前記データ処理モジュール１０（１０ａ〜１０ｎ）は、例えば前記電源モジュール２０と共にベースボード３０に搭載され、該ベースボード３０を介して前記電源モジュール２０から前記内部展開用電源電圧が供給されて動作する。

ところで前記データ処理モジュール１０には、通常、前記外部電源からの電力供給停止時に前記監視データや前記制御データ等を不揮発性メモリ１８等に退避させて該データの消失を防ぐバックアップ処理機能が設けられる。具体的には、例えば図６に示すように前記データ処理モジュール１０の主体部をなすＣＰＵモジュール本体１１に、所定のソフトウェアからなるバックアップ処理機能１２が組み込まれる。このバックアップ処理機能１２は、一般的には前記データ処理モジュール１０に設けられた第１の電圧低下検出回路１３により、前記電源モジュール２０から供給される前記内部展開用電源電圧の低下を検出して起動される。この種のバックアップ処理機能１２については、例えば特許文献１,２に詳しく紹介される通りである。

ここで前記電源モジュール２０は、例えば図６に示すように外部電源から供給される電力を取り込む逆流防止ダイオード２１と、この逆流防止ダイオード２１を介して取り込んだ電力を蓄積する入力コンデンサ２２とを備える。前記外部電源から供給される電力は、例えば交流１００Ｖを整流した直流電圧Ｖ１である。また前記電源モジュール２０の主体部をなすスイッチング電源２３は、前記入力コンデンサ２２に蓄積された電力から得られる電圧Ｖ２をスイッチング制御して出力電圧Ｖ３を生成し、これを前記内部展開用電源電圧として出力する。

一方、前記データ処理モジュール１０は、図６に示すように前記電源モジュール２０から供給された前記内部展開用電源電圧を該データ処理モジュール１０内に取り込む逆流防止ダイオード１４と、この逆流防止ダイオード１４を介して取り込んだ電力を蓄積する入力コンデンサ１５を備える。そして電源部１６は、前記入力コンデンサ１５に蓄積された電力から得られる電圧Ｖ４から、前記ＣＰＵモジュール本体１１を駆動する為の、例えば直流３.３Ｖの前記内部電源電圧Ｖ５を生成する。

更に前記データ処理モジュール１０には、前記内部電源電圧Ｖ５の低下を検出する第２の電圧低下検出回路１７が設けられる。特にこの第２の電圧低下検出回路１７は、例えば前記入力コンデンサ１５に蓄積された電圧Ｖ４が前記電源部１６の動作保証電圧まで低下したとき、これを前記内部電源電圧Ｖ５の低下として検出するように設けられる。尚、前記電源部１６の動作保証電圧とは、該電源部１６が前述した前記直流３.３Ｖの内部電源電圧Ｖ５を安定に生成し得る最低の動作電圧を指す。

ちなみに前記第１の電圧低下検出回路１３は、前記内部展開用電源電圧の低下、具体的には前記入力コンデンサ１５に蓄積された電圧Ｖ４が、例えば直流１９.５Ｖの第１の電圧閾値ＶＮ１まで低下したとき、これを検出して割り込み信号Ｎ１を出力する。また前記第２の電圧低下検出回路１７は、前記入力コンデンサ１５に蓄積された電圧Ｖ４が更に低下したとき、具体的には前記第１の電圧閾値ＶＮ１よりも低い前記動作保証電圧である、例えば直流７Ｖの第２の電圧閾値ＶＮ２まで低下したとき、これを検出してリセット信号Ｎ２を出力する。そして前記ＣＰＵモジュール本体１１は、前記割り込み信号Ｎ１を受けて前記バックアップ処理機能１２を起動し、前記リセット信号Ｎ２を受けて前記バックアップ処理機能１２の動作、ひいては該ＣＰＵモジュール本体１１の動作を停止する。

即ち、前記外部電源からの給電が停止すると、図７(ａ)に前記電源モジュール２０での電圧変化を示すように、給電停止に伴う入力電圧Ｖ１の低下に伴って前記入力コンデンサ２２に蓄積された電圧Ｖ２は、前記スイッチング電源２３の消費電力に応じて低下する。そして前記入力コンデンサ２２に蓄積された電圧Ｖ２が、前記スイッチング電源２３の動作保証電圧である第３の電圧閾値ＶＮ３まで低下した後には、前記出力電圧Ｖ３が急激に低下する。

また前記データ処理モジュール１０においては、図７(ｂ)に該データ処理モジュール１０での電圧変化を示すように前記出力電圧Ｖ３の低下に伴って前記入力コンデンサ１５に蓄積された電圧Ｖ４が前記ＣＰＵモジュール本体１１の消費電力に応じて低下する。そして前記入力コンデンサ１５に蓄積された電圧Ｖ４が、前記第１の電圧閾値ＶＮ１まで低下したとき、前記第１の電圧低下検出回路１３から前記割り込み信号Ｎ１が発せられて前記バックアップ処理機能１２が起動される。

その後、前記バックアップ処理機能１２の動作に伴う前記ＣＰＵモジュール本体１１の消費電力に応じて前記電圧Ｖ４が次第に低下する。そして前記電圧Ｖ４が前記第２の電圧閾値ＶＮ２まで低下すると、前記電源部１６は前記内部電源電圧Ｖ５の生成を停止する。また同時に前記電圧Ｖ４の電圧低下を検出した前記第２の電圧低下検出回路１７から出力されるリセット信号Ｎ２により、前記バックアップ処理機能１２の動作が停止される。

ちなみに上述した如く構成されたデータ制御装置において前記バックアップ処理機能１２が動作可能な時間ｔ１は、前記入力コンデンサ１５に蓄積された電荷と、前記電源部１６の消費電力とにより決定される。例えば前記バックアップ処理機能１２の動作時における前記ＣＰＵモジュール本体１１の消費電力が５.５Ｗであり、前記電源部１６の効率が８０％である場合、前記バックアップ処理機能１２を動作させる上で前記電源部１６には６.８７５Ｗ（＝５.５Ｗ÷８０％）の電力を供給することが必要である。

また前記入力コンデンサ１５の容量Ｃが２２０μＦの電解コンデンサを６個並列に接続した１３２０μＦであるとする。するとこの場合、前記入力コンデンサ１５に蓄積された電荷が一定の電力で放電されて前記電源部１６に供給されるものとすると、その放電時間Ｔは、
Ｔ＝｛１／（２Ｐ）｝・（Ｃ・ｖ１^２−Ｃ・ｖ２^２）
として求められる。但し、Ｐは消費電力、ｖ１は前記入力コンデンサ１５の放電開始時の電圧、ｖ２は前記入力コンデンサ１５の放電停止時の電圧、Ｃは前記入力コンデンサ１５の容量である。

従って前記割り込み信号Ｎ１が発せられた後、前記リセット信号Ｎ２が発せられるまでの前記バックアップ処理機能１２が動作する時間ｔ１である前記入力コンデンサ１５の放電時間Ｔは、上記式に前述した条件、具体的には
前記電源部１６の消費電力Ｐ；６.８７５Ｗ
前記入力コンデンサ１５の容量Ｃ；１３２０μＦ
前記第１の電圧低下検出回路１３の電圧閾値ＶＮ１（＝ｖ１）；１９.５Ｖ
前記第２の電圧低下検出回路１７の電圧閾値ＶＮ２（＝ｖ２）；７Ｖ
をそれぞれ代入することで
ｔ１＝（１／２・６.８７５Ｗ）
×（１３２０μＦ・１９.５Ｖ^２−１３２０μＦ・７Ｖ^２）
＝０.０３１８ｓ＝３１.８ｍｓ
として求められる。

特開平７−１２９２８６号公報特開２００９−１９３３７１号公報

ところで情報処理技術の発展に伴い、前記データ処理モジュール１０において前記外部電源からの給電停止時にバックアップすべきデータ量が益々大容量化する傾向にある。例えば制御対象機器に関する監視データとして、各種スイッチのオン・オフ状態を示す１ビットの動作状態情報のみならず、各種のセンサにより計測された数値を示す複数ビットからなる計測情報、更には静止画や動画等の監視画像情報を収集することも種々試みられている。そして、例えばプラントシステムにおける障害発生時等には、前記データ処理モジュール１０において処理中の上述した多種多様な監視データや制御データ等の全てをバックアップ処理して保存することが望まれている。

しかしながら前述した如く求められるバックアップ処理時間ｔ１内に、前記監視画像情報を含む大量のデータをバックアップすることは一般的には非常に困難である。ちなみにバックアップ処理時間ｔ１を長くする為に前記入力コンデンサ１５の容量を大きくすると、該入力コンデンサ１５の大型化に伴って前記データ処理モジュール１０の大きさが、ひいてはデータ制御装置の全体構造が大型化することが否めない。また前記ＣＰＵモジュール本体１１の処理速度を高くし、前述したバックアップ処理を高速に実行させることも考えられる。しかしこの場合、処理速度の高速化に伴って前記ＣＰＵモジュール本体１１での消費電力が大きくなることが否めず、前述したバックアップ処理時間ｔ１の短縮化の要因となる。

本発明はこのような事情を考慮してなされたもので、その目的は、入力コンデンサの大容量化やデータ処理モジュールの処理速度の高速化を図ることなしに、外部電源の停止時等におけるデータ処理モジュールでのバックアップ処理時間を長くすることのできる簡易な構成のデータ制御装置を提供することにある。

上述した目的を達成するべく本発明に係るデータ制御装置は、外部電源から供給される電力から所定の内部展開用電源電圧を生成する電源モジュールと、この電源モジュールから供給される前記内部展開用電源電圧を受けて内部電源電圧を生成する電源部を含み、この電源部が生成した前記内部電源電圧を電源として動作するデータ処理モジュールとからなる。このデータ処理モジュールは、前記内部展開用電源電圧の低下を検出して該データ処理モジュールにおけるデータのバックアップ処理を起動するバックアップ処理機能を備える。特に本発明に係るデータ制御装置における前記電源モジュールは、前記外部から供給される電源の電圧低下を検出して前記内部展開用電源電圧を所定電圧まで低下させる電源セーブ機能を備えることを特徴としている。

ちなみに前記電源セーブ機能は、前記電源モジュールが前記内部展開用電源電圧として生成している出力電圧を、前記データ処理モジュールが前記バックアップ処理機能を起動する電圧閾値よりも低く、且つ、該データ処理モジュールが動作可能な動作保証電圧に低下させるものである。好ましくは前記電源セーブ機能は、外部電源から供給される電力の電圧の低下を確実に検出し得る電圧を閾値電圧とする。そして外部電源から供給される電力の電圧が上記電圧閾値よりも低下したとき、前記電源モジュールの出力電圧を前記データ処理モジュールが動作可能で、且つ前記バックアップ処理機能を起動し得る前記動作保証電圧に低下させる出力電圧変更回路として実現される。

具体的には前記電源モジュールは、例えば外部から供給される電力を蓄積する入力コンデンサを備え、スイッチング素子を介して前記入力コンデンサに蓄積された電力をスイッチング制御して所定の出力電圧を生成するスイッチング電源を含んで構成される。ここで前記スイッチング電源は、例えば該スイッチング電源の出力電圧に基づいて前記スイッチング素子のオン・オフ比をフィードバック制御して所定の出力電圧を生成するタイプのものである。

そして前記スイッチング電源は、好ましくは前記スイッチング素子のフィードバック制御系における比較基準電圧またはフィードバック電圧を変更して前記スイッチング電源の出力電圧を前記所定の内部展開用電源電圧または前記動作保証電圧に選択設定する出力電圧変更回路を備えている。

一方、前記データ処理モジュールの電源部は、例えば前記電源モジュールから供給される電力を蓄積する入力コンデンサを備え、該入力コンデンサに蓄積された電力から該データ処理モジュールの動作に必要な内部電源電圧を生成する内部電源回路として構成される。この内部電源回路は、例えばシリーズ制御方式の電源回路であっても良い。

ちなみに前記データ処理モジュールは、制御対象に関する監視データを収集すると共に、制御データを出力して前記制御対象の動作を制御するＣＰＵモジュールであって、
前記データ処理モジュールが備える前記バックアップ処理機能は、前記内部展開用電源電圧の低下の検出時に前記ＣＰＵモジュールが処理中の前記監視データおよび前記制御データを不揮発性メモリに転送して保存する機能である。ここで前記制御対象に関する監視データは、少なくとも該制御対象の動作状態を示す動作状態情報、または前記制御対象の動作に関与する監視画像情報を含む。

尚、前記電源モジュールおよび前記データ処理モジュールは、例えば所定のベースボードに搭載され、該ベースボードを介して電源接続されたものである。好ましくは前記ベースボードは、１台の電源モジュールに対して複数台のデータ処理モジュールを並列に搭載して１台のデータ制御装置を形成したものである。

上述した構成の本発明に係るデータ処理装置によれば、電源モジュールにおいて外部電源から供給される電源電圧の低下を検出し、データ処理モジュールに供給する内部展開用電源電圧を所定電圧まで強制的に低下させる。すると前記データ処理モジュールにおいては前記内部展開用電源電圧の強制的な低下により、前記外部から供給される電源の電圧低下検出時点に遡って前記バックアップ処理機能を起動させることになる。この結果、前記データ処理モジュールにおけるバックアップ処理時間を、簡易にして効率的に長くすることが可能となる。

また前記電源モジュールに、外部電源から供給される電源電圧の低下を検出する電圧低下検出回路と、この電圧低下検出回路の出力を受けてスイッチング電源の出力電圧を前記所定の内部展開用電源電圧から前記動作保証電圧に低下させる出力電圧変更回路を設けるだけなので、その構成が簡単である。しかも前記スイッチング電源は、その出力電圧に基づいてスイッチング素子のオン・オフ比をフィードバック制御して所定の出力電圧を制御するだけである。従って上述した如く前記スイッチング電源の出力電圧を、前述したように所定の内部展開用電源電圧から前記動作保証電圧に低下させても、前記電源モジュールが備える入力コンデンサに蓄積された電力を無駄に消費することがない。従って前記電源モジュールにおける前記入力コンデンサの放電時間を十分に長くすることができる。故に、前記電源モジュールが備える入力コンデンサに蓄積された電力を有効に活用して上述した如く前記内部展開用電源電圧を低下させた動作保証電圧を生成して前記データ処理モジュールに長い時間に亘って供給することができる。

また上述した如く構成されたデータ制御装置においては前記データ処理モジュールが動作可能な動作保証電圧まで前記内部展開用電源電圧を低下させるだけなので、前記データ処理モジュールがデータバックアップ処理機能を動作させる上での該データ処理モジュールが備える電圧低下の検出機能が損なわれることがない。従って前記データ処理モジュールにおいては、該データ処理モジュールが備える入力コンデンサに蓄積された電力によって定まる放電時間ｔ１に、前記電源モジュールが備える入力コンデンサに蓄積された電力によって定まる前記放電時間を加えた時間に亘ってバックアップ処理を実行することが可能となる。故に前記データ処理モジュールにおけるバックアップ処理時間を十分に長くすることができる。

特に外部電源から供給される電源電圧の低下が検出されたタイミングに遡って前記データ処理モジュールでのバックアップ処理を起動することができる。この結果、大容量のデータをバックアップする上での前記データ処理モジュールでのバックアップ処理時間を十分に確保することができ、その実用的利点が多大である。

本発明の一実施形態に係るデータ制御装置の要部概略構成図。電源モジュールが含むスイッチング電源の概略的な構成例を示す図。出力電圧変更回路の構成例を示す図。図１に示すデータ制御装置の動作を説明する為の電圧変化の様子を示す図。データ制御装置の全体的な構成例を示す図。従来のデータ制御装置の要部概略構成図。従来のデータ制御装置の動作を説明する為の電圧変化の様子を示す図。

以下、図面を参照して本発明の一実施形態に係るデータ処理装置について説明する。このデータ処理装置は、図５を参照して説明したように複数のデータ処理モジュール１０（１０ａ〜１０ｎ）と、外部電源から電力を受けて前記各データ処理モジュール１０の駆動に必要な内部展開用電源電圧を出力電圧Ｖ３として生成する電源モジュール２０とを、所定のベースボード３０に搭載して構築される。

図１は本発明の一実施形態に係るデータ制御装置の要部概略構成図で、前記データ処理モジュール１０および前記電源モジュール２０は、基本的には図６に示した従来装置と略同様に構成される。従って従来装置と同一部分には同一符号を付し、その詳細な説明については省略する。

図６に示した従来装置のデータ処理モジュール１０に比較してこの実施形態に係るデータ制御装置におけるデータ処理モジュール１０が異なる点は、前記電源モジュール２０から該データ処理モジュール１０に供給される前記出力電圧Ｖ３の電圧低下を、前記第１の電圧低下検出回路１３において直接検出するように構成したところにある。即ち、前記第１の電圧低下検出回路１３は、前記逆流防止ダイオード１４の前段において前記出力電圧Ｖ３の電圧を監視し、その電圧低下を検出して前記割り込み信号Ｎ１を生成するように構成される。

これに対してこの実施形態に係るデータ制御装置の前記電源モジュール２０は、従来装置における前記電源モジュール２０の構成に加えて、外部電源から供給される入力電圧Ｖ１の低下を検出する電圧低下検出回路２４を備える。以下、この電圧低下検出回路２４を、前記データ処理モジュール１０が備える第１および第２の電圧低下検出回路１３,１７と区別する為に第３の電圧低下検出回路２４と称する。

更に前記電源モジュール２０は、前記第３の電圧低下検出回路２４に加えて該第３の電圧低下検出回路２４の出力信号Ｎ３を受けて前記スイッチング電源２３の出力電圧Ｖ３を所定電圧まで低下させる出力電圧変更回路２５を備えることを特徴としている。この出力電圧変更回路２５は前記第３の電圧低下検出回路２４と共に、前記電源モジュール２０における電源セーブ機能を構成する。尚、前記出力信号Ｎ３を受けて前記出力電圧変更回路２５が変更設定する前記スイッチング電源２３の出力電圧Ｖ３は、例えば前記データ処理モジュール１０が動作可能で、且つ前記データ処理モジュール１０が前記バックアップ処理機能１２を起動し得る、例えば直流１８Ｖの動作保証電圧である。

ちなみに第３の電圧低下検出回路２４は、外部電源から供給される電力が交流１００Ｖを整流した直流の入力電圧Ｖ１である場合、該入力電圧Ｖ１が８０Ｖ以下に低下したことを検出して前記出力電圧Ｖ３の変更を指示する前記出力信号Ｎ３を電圧切替信号として発する。また前記出力電圧変更回路２５は、前記スイッチング電源２３の出力電圧Ｖ３に応じて該スイッチング電源２３の動作をフィードバック制御し、通常時には前記出力電圧Ｖ３を直流２４Ｖの内部展開用電源電圧に安定に保つ。

また前記出力電圧変更回路２５は、前記出力信号Ｎ３が入力されたときには前記出力電圧Ｖ３を直流１８Ｖの動作保証電圧に変更し、前記フィードバック制御の下で前記動作保証電圧を安定に保つ。この出力電圧変更回路２５による前記出力電圧Ｖ３の変更は、後述するように前記スイッチング電源２３にフィーバック制御系における比較基準電圧またはフィードバック電圧を変更することによって行われる。更に前記出力電圧変更回路２５は、例えば前記出力電圧Ｖ３が直流１８Ｖよりも低下したとき、これを前記スイッチング電源２３が動作停止したとして検出し、その動作を停止する。

ここで前記スイッチング電源２３と前記出力電圧変更回路２５について説明する。前記スイッチング電源２３は、例えば図２に示すようにトランスＴＲの一次巻線Ｐ１に直列に接続された、例えばＭＯＳ-ＦＥＴからなるスイッチング素子Ｑを備える。そして前記スイッチング電源２３は、いわゆる電源スイッチングＩＣとして実現されるスイッチング制御回路ＣＯＮＴにより前記スイッチング素子Ｑをオン・オフ駆動する。このスイッチング素子Ｑをオン・オフ動作により前記一次巻線Ｐ１を介して入力電圧Ｖ２がスイッチングされ、前記トランスＴＲの二次巻線Ｐ２に所定の電圧が生成される。この二次巻線Ｐ２に生起された電圧は、ダイオードＤを介してコンデンサＣ１に充電され、電圧変換された出力電圧Ｖ３として該スイッチング電源２３から出力される。

ちなみに前記スイッチング制御回路ＣＯＮＴは、前記スイッチング電源２３のフィードバック系をなす出力電圧変更回路２５を介して前記出力電圧Ｖ３を検出したフィードバック電圧を、前記トランスＴＲの一次側と二次側とを絶縁分離する第１のフォトカプラＰＣ１を介して入力する。そして前記スイッチング制御回路ＣＯＮＴは、前記フィードバック電圧と予め設定された比較基準電圧とを比較して前記スイッチング素子Ｑのオン・オフ比をフィードバック制御し、これによって前記出力電圧Ｖ３を一定化する。

更に前記スイッチング電源２３は、前記トランスＴＲの一次側と二次側とを絶縁分離して前述した出力信号Ｎ３を前記出力電圧変更回路２５に与える第２のフォトカプラＰＣ２を備える。そして前記出力電圧変更回路２５は、前記出力電圧Ｖ３の切替えを指示する前記出力信号Ｎ３を入力して前記スイッチング制御回路ＣＯＮＴに対する前記フィードバック電圧を変更する。このフィードバック電圧の変更により、前記スイッチング電源２３が生成する出力電圧Ｖ３が変更される。

即ち、通常時には前記出力電圧変更回路２５は、前記スイッチング電源２３が直流２４Ｖの前記内部展開用電源電圧を生成するように前記スイッチング制御回路ＣＯＮＴの動作を制御する。また前記出力電圧変更回路２５は、前記外部電源からの給電停止時には前記スイッチング電源２３が直流１８Ｖの前記動作保証電圧を生成するように前記スイッチング制御回路ＣＯＮＴの動作を制御する。

ちなみに前記スイッチング電源２３の出力電圧Ｖ３の変更は、前述したフィードバック電圧の変更により前記スイッチング素子Ｑのオン・オフ比を変更することによって実行される。前記スイッチング素子Ｑのオン・オフ比の変更は、例えば前記スイッチング素子Ｑのスイッチング周期を一定に保ったままそのオン・オフ周期を変更する、いわゆるＰＷＭ制御により実行される。しかし前記スイッチング素子Ｑのスイッチング周波数自体をフィードバック制御して前記出力電圧Ｖ３を制御するタイプのスイッチング電源に対しても、上述した出力電圧Ｖ３の変更制御を同様に適用することができる。

ここで前記スイッチング電源２３の出力電圧Ｖ３の変更を実現する前記出力電圧変更回路２５は、例えば図３に示すように構成される。即ち、前記出力電圧変更回路２５は、前記スイッチング電源２３の出力端子と接地電位ＧＮＤとの間に介装されて前記出力電圧Ｖ３を検出する分圧回路２６を備える。この分圧回路２６は、抵抗値がＲ１,Ｒ２,Ｒ３からなる第１〜第３の抵抗２６ａ,２６ｂ,２６ｃを直列に接続して構成される。

また前記出力電圧Ｖ３が印加される側の第１の抵抗２６ａには、該第１の抵抗２６ａを選択的にバイパスするｐｎｐ型のトランジスタ２７が並列に接続されている。このトランジスタ２７は、前記第２のフォトカプラＰＣ２を介して前記出力信号Ｎ３を伝達して生成された信号Ｓ１を、抵抗２８を介してベースに入力してオン・オフ動作する。そして前記トランジスタ２７は、前記信号Ｓ１が入力されないときにはオン動作して前記第１の抵抗２６ａをバイパスし、前記信号Ｓ１が印加されたときオフ動作して前記第１の抵抗２６ａを前記第２および第３の抵抗２６ｂ,２６ｃに直列に介装する。

従って前記第３の抵抗２６ｃには、前記出力信号Ｎ３が発せられることのない通常動作時、つまり前記トランジスタ２７のオフ動作時には、前記スイッチング電源２３の出力電圧Ｖ３を前記第１〜第３の抵抗２６ａ,２６ｂ,２６ｃにて分圧した
Ｖref＝Ｖ３×｛Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）｝
からなる電圧Ｖref１が生起される。また前記出力信号Ｎ３が発せられて前記トランジスタ２７がオン動作したときには、前記第３の抵抗２６ｃには前記スイッチング電源２３の出力電圧Ｖ３を前記第２および第３の抵抗２６ｂ,２６ｃにて分圧した
Ｖref＝Ｖ３×｛Ｒ３／（Ｒ２＋Ｒ３）｝
からなる電圧Ｖref２が生起される。

このようにして前記出力信号Ｎ３に応じて前記分圧回路２６に選択的に生起される電圧Ｖref１,Ｖref２が、前記第３の抵抗２６ｃに並列的に設けられた基準電源ＩＣ２８に基準電圧として与えられる。ちなみに前記基準電源ＩＣ２８は、前記電圧Ｖref１,Ｖref２に応じた出力電圧ＦＢ１を生成し、前記第１のフォトカプラＰＣ１に流れる電流を制御する。この第１のフォトカプラＰＣ１に流れる電流に応じて、該第１のフォトカプラＰＣ１を介して前記スイッチング制御回路ＣＯＮＴに帰還されるフィードバック電圧が制御される。そして前記スイッチング制御回路ＣＯＮＴは、前記フィードバック電圧を所定の比較基準電圧と比較することで前述したように前記スイッチング素子Ｑのオン・オフ比を制御し、これによって前記スイッチング電源２３の出力電圧Ｖ３を一定化する。

従って前記出力信号Ｎ３に応じた前記出力電圧変更回路２５によるフィードバック電圧の変更制御により、前記出力信号Ｎ３が発せられることのない通常動作時には前記スイッチング電源２３は直流２４Ｖの内部展開電源電圧を前記出力電圧Ｖ３として生成する。そして電源電圧Ｖ１が低下して前記第３の電圧低下検出回路２４から前記出力信号Ｎ３が発せられると、前記スイッチング電源２３は前記直流２４Ｖの内部展開電源電圧を低下させた直流１８Ｖの動作保証電圧を前記出力電圧Ｖ３として生成する。

図４は、上述した如く構成されたデータ制御装置において外部電源からの給電が停止した際の前記電源モジュール２０および前記データ処理モジュール１０での電圧変化の様子を示している。前記外部電源からの給電が停止すると、図４(ａ)に前記電源モジュール２０での電圧変化を示すように、給電停止に伴う入力電圧Ｖ１の低下を前記第３の電圧低下検出回路２４が検出する。そして前記スイッチング電源２３の出力電圧、即ち、前記電源モジュール２０の出力電圧Ｖ３を直流２４Ｖの前記内部展開電源電圧から直流１８Ｖの前記動作保証電圧に低下させる。

すると前記スイッチング電源２３の出力電圧Ｖ３の低下に伴って前記入力コンデンサ２２に蓄積された電圧Ｖ２は、前記入力コンデンサ２２に蓄積された電荷の余剰分を前記スイッチング電源２３に供給し得る所定時間ｔ３に亘って保持される。その後、前記入力コンデンサ２２に蓄積された電圧Ｖ２は、前記スイッチング電源２３の消費電力に応じて次第に低下する。そして前記入力コンデンサ２２に蓄積された電圧Ｖ２が、前記スイッチング電源２３の動作保証電圧である、例えば直流５０Ｖの第４の電圧閾値ＶＮ４まで低下すると前記スイッチング電源２３は動作停止する。この結果、前記スイッチング電源２３の動作停止に伴って前記出力電圧Ｖ３が前記直流１８Ｖの動作保証電圧から急激に低下する。その後、前記入力コンデンサ２２に蓄積された電圧Ｖ２は、電荷の自然放電により緩やかに低下する。

一方、図４(ｂ)に前記データ処理モジュール１０での電圧変化の様子を示すように該データ処理モジュール１０に供給される直流２４Ｖの内部展開用電源電圧は、前記電源モジュール２０の出力電圧Ｖ３の変更に伴って直流１８Ｖの動作保証電圧に低下する。すると前記第１の電圧低下検出回路１３は、前記電源モジュール２０からの供給電圧の低下を検出して前記割り込み信号Ｎ１を生成し、前述したバックアップ処理機能１２を起動する。この際、前記入力コンデンサ１５に蓄積された電圧Ｖ４は、前記出力電圧Ｖ３の変更に伴って前記直流２４Ｖの内部展開用電源電圧から前記直流１８Ｖの動作保証電圧まで低下する。その後、前記入力コンデンサ１５に蓄積された電圧Ｖ４は、前記出力電圧Ｖ３が前記スイッチング電源２３の動作停止に伴って更に低下するまでの所定時間ｔ２に亘って一定に保たれる。

そして前記スイッチング電源２３が動作を停止した後には、前記入力コンデンサ１５に蓄積された電圧Ｖ４は、前記バックアップ処理機能１２の動作に伴う前記ＣＰＵモジュール本体１１の消費電力に応じて次第に低下する。そして前記入力コンデンサ１５に蓄積された電圧Ｖ４が前記第２の電圧閾値ＶＮ２まで低下すると、前記電源部１６は前記内部電源電圧Ｖ５の生成を停止する。また同時に前記電圧Ｖ４の電圧低下を検出した前記第２の電圧低下検出回路１７から出力されるリセット信号Ｎ２により、前記バックアップ処理機能１２の動作が停止される。

上述した如く構成されたデータ制御装置において前記バックアップ処理機能１２が動作可能な時間は、前記割り込み信号Ｎ１が出力されてから前記リセット信号Ｎ２が出力されるまでの期間となる。具体的には前記バックアップ処理機能１２が動作可能な時間は、前記出力電圧Ｖ３が前記内部展開用電源電圧から前記動作保証電圧まで低下する時間ｔ３、前記出力電圧Ｖ３が前記動作保証電圧に保たれる期間ｔ２、および前記入力コンデンサ１５の電圧Ｖ４が前記第２の電圧低下検出回路１７の電圧閾値ＶＮ２まで低下するまでの時間ｔ１の和となる。

ここで前記電源モジュール２０における前記スイッチング電源２３の効率が８０％であり、前述したように前記データ処理モジュール１０での消費電力が６.８７５Ｗ（＝５.５Ｗ÷８０％）であるとする。この場合、前記データ処理モジュール１０を動作させる上で前記スイッチング電源２３には８.５９３７５Ｗ（＝６.８７５Ｗ÷８０％）の電力を供給することが必要となる。

また前記電源モジュール２０における前記入力コンデンサ２２の容量Ｃが１８０μＦであり、前記スイッチング電源２３の動作を保証する動作下限電圧が、前述した直流５０Ｖの第４の電圧閾値ＶＮ４であるとする。そして前記入力コンデンサ２２の電圧Ｖ２が前記外部電源の給電停止時に検出される直流８０Ｖからその動作下限電圧５０Ｖに低下するまでの間、前記スイッチング電源２３がスイッチング動作を継続するものとする。

この場合、前記外部電源からの給電停止時に前記スイッチング電源２３の出力電圧Ｖ３が前記内部展開用電源電圧から前記動作保証電圧に低下させた一定電圧に保持される時間ｔ２は、前記データ処理モジュール１０における前記入力コンデンサ１５の電圧Ｖ４が前記外部電源の給電停止の検出時における電圧から前記スイッチング電源２３の動作下限電圧まで低下するまでの時間である。

従って前記時間ｔ２は、コンデンサの放電特性を示す前述した式に前記電源モジュール２０の諸条件、具体的には
前記スイッチング電源２３の消費電力Ｐ；６.８７５Ｗ
前記入力コンデンサ２２の容量Ｃ；１８０μＦ
前記電圧低下検出回路２４の第３の電圧閾値ＶＮ３（＝ｖ１）；８０Ｖ
前記電圧低下検出回路２４の第４の電圧閾値ＶＮ４（＝ｖ２）；５０Ｖ
をそれぞれ代入することで、
ｔ２＝（１／２・８.５９３７５Ｗ）
×（１８０μＦ・８０Ｖ^２−１８０μＦ・５０Ｖ^２）
＝０.０４０８４３６ｓ＝４０.８４３６ｍｓ
として求められる。

また外部電源からの給電停止に伴って前記入力コンデンサ２２の電圧Ｖ２が一定に保たれる時間ｔ３は、前記入力コンデンサ２２に蓄積されている電荷の余剰分が前記データ処理モジュール１０において消費される時間である。即ち、上記時間ｔ３は、前記データ処理モジュール１０における前記入力コンデンサ１５の電圧Ｖ４が、直流２４Ｖの前記内部展開用電源電圧から、給電停止に伴って直流１８Ｖの動作保証電圧まで低下するまでの時間である。

従って前記時間ｔ２は、前記データ処理モジュール１０の諸条件、具体的には
前記データ処理モジュール１０の消費電力Ｐ；６.８７５Ｗ
前記入力コンデンサ１５の容量Ｃ；１３２０μＦ
前記入力コンデンサ１５の初期電圧（＝ｖ１）；２４Ｖ
前記入力コンデンサ１５の終止電圧（＝ｖ２）；１８Ｖ
をそれぞれ代入することで、
ｔ２＝（１／２・６.８７５Ｗ）
×（１３２０μＦ・２４Ｖ^２−１３２０μＦ・１８Ｖ^２）
＝０.０２４１９２ｓ＝２４.１９２ｍｓ
として求められる。

そして前記電源モジュール２０からの給電が停止し、前記入力コンデンサ１５の電圧Ｖ４が前記ＣＰＵモジュール本体１１の消費電力により次第に低下して前記リセット信号Ｎ２が発せられるまで時間ｔ１は、前述したコンデンサの放電を示す式に前記データ処理モジュール１０での動作条件を代入することで求められる。具体的には
前記ＣＰＵモジュール本体１１の消費電力Ｐ；６.８７５Ｗ
前記入力コンデンサ１５の容量Ｃ；１３２０μＦ
前記入力コンデンサ１５の初期電圧（＝ｖ１）；１８Ｖ
前記第２の電圧低下検出回路１７の電圧閾値ＶＮ２（＝ｖ２）；７Ｖ
をそれぞれ代入することで
ｔ１＝（１／２・６.８７５Ｗ）
×（１３２０μＦ・１８Ｖ^２−１３２０μＦ・７Ｖ^２）
＝０.０２６４ｓ＝２６.４ｍｓ
として求められる。

従って外部電源からの給電停止時に前記データ処理モジュール１０における前記バックアップ処理機能１２を動作させ得る時間Ｔは、
Ｔ＝ｔ１＋ｔ２＋ｔ３
＝２６.４ｍｓ＋２４.１９２ｍｓ＋４０.８４３６ｍｓ
＝９１.４３５６ｍｓ≒９１.４ｍｓ
として求められる。

即ち、上述した如く構成された本発明に係るデータ制御装置によれば、外部電源からの給電停止を検出して前記電源モジュール２０が前記データ処理モジュール１０に対して供給する内部展開用電源電圧を所定の電圧、即ち、前記データ処理モジュール１０の動作保証電圧まで低下させる。この結果、前記データ処理モジュール１０においては前記電源モジュール２０から供給される電圧の低下を検出することで、前記電源モジュール２０での外部電源からの給電停止の検出タイミングに遡って前記バックアップ処理機能１２を速やかに起動することが可能となる。そして前記バックアップ処理機能１２を起動した後には前記電源モジュール２０の入力コンデンサ２２に蓄積されている電力を有効に活用して前記データ処理モジュール１０を動作させる。その後、前記電源モジュール２０が動作停止した後には、前記データ処理モジュール１０の入力コンデンサ１５に蓄積されている電力を利用して前記バックアップ処理機能１２の動作を継続させることができる。

従って従来装置のように前記データ処理モジュール１０の入力コンデンサ１５に蓄積されている電力だけを利用して前記バックアップ処理機能１２を動作させることに比較して、該バックアップ処理機能１２の動作時間を大幅に拡大することができる。具体的には前述した計算例に示されるように、バックアップ処理時間を３１.８ｍｓから９１.４ｍｓへと大幅に拡大することができる。しかも前記電源モジュール２０に、電圧低下検出回路２４と出力電圧変更回路２５を設けるだけの簡単な構成にてバックアップ処理時間を容易に、且つ効果的に拡大することができる。

従って、例えば前述した監視画像情報を含む大量のデータをバックアップする場合でも十分に対処することが可能となる。特に前記電源モジュール２０が備える入力コンデンサ２２に蓄積されている電力を有効に利用してバックアップ処理時間を拡大することができるので、前記入力コンデンサ１５の容量を増やしたり、前記ＣＰＵモジュール本体１１の処理速度を高速化する等の対策が不要である。また逆に従来装置に比較してデータ処理モジュール１０におけるバックアップ処理時間を長くする必要がない場合には、前記入力コンデンサ１５,２２の容量を小さくしてその小型化を図ることが可能となる。故に、その実用的利点が多大である。

尚、本発明は上述した実施形態に限定されるものではない。例えば外部電源から前記電源モジュール２０に供給する電力は、所定電圧の交流であっても良い。この場合には、前記電源モジュール２０の前段に整流回路を設けておけば良い。また前記スイッチング電源２３については、従来より種々提唱されている方式の直流・直流変換回路を適宜採用可能である。更に前記スイッチング電源２３の出力電圧Ｖ３を変更する場合、例えば前記スイッチング電源２３における前記出力電圧Ｖ３のフィードバック制御に用いられる比較基準電圧を変更するようにしても良い。具体的には前記スイッチング制御回路ＣＯＮＴに設定されてフィードバック電圧との比較に用いられる比較基準電圧を変更し、これによって前記出力電圧Ｖ３を変更するようにしても良い。

また前記データ処理モジュール１０においても、前記入力コンデンサ１５の電圧Ｖ４の低下を検出して前記バックアップ処理機能１２を起動するようにしても良い。但し、この場合には前記第１の電圧低下検出回路１３は、前記入力コンデンサ１５の電圧Ｖ４が低下するまで前記割り込み信号Ｎ１を出力することができないので、前述した時間ｔ３をバックアップ処理に利用できなくなる。従って実施形態に示したように前記第１の電圧低下検出回路１３においては、前記電源モジュール２０の出力電圧、換言すれば該データ処理モジュール１０の入力電圧の低下を直接検出することが望ましい。

また前記電源モジュール２０および前記データ処理モジュール１０は、所定のベースボード３０に搭載されて一体化されたものでなくても良い。即ち、前記電源モジュール２０および前記データ処理モジュール１０をそれぞれユニット化し、これらのユニットを電源ケーブルを介して接続したデータ制御装置にも本発明を同様に適用することができる。更にバックアップ処理の対象とするデータについてはデータ制御装置の仕様に応じて定めれば良いものであり、その種別やデータ容量は特に限定されない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１０データ処理モジュール
１１ＣＰＵモジュール本体
１２バックアップ処理機能
１３第１の電圧低下検出回路
１４逆流防止ダイオード
１５入力コンデンサ
１６電源部
１７第２の電圧低下検出回路
１８不揮発性メモリ
２０電源モジュール
２１逆流防止ダイオード
２２入力コンデンサ
２３スイッチング電源
２４第３の電圧低下検出回路
２５出力電圧変更回路
３０ベースボード

Claims

外部電源から供給される電力から所定の内部展開用電源電圧を生成する電源モジュールと、
この電源モジュールから供給される前記内部展開用電源電圧を受けて内部電源電圧を生成する電源部を含み、この電源部が生成した前記内部電源電圧を電源として動作するデータ処理モジュールと、を有するデータ制御装置であって、
前記電源部は、前記電源モジュールから供給される電力を、逆流防止ダイオードを介して蓄積する入力コンデンサを備え、該入力コンデンサに蓄積された電力から該データ処理モジュールの動作に必要な前記内部電源電圧を生成し、
前記データ処理モジュールは、
前記内部展開用電源電圧が第１の電圧閾値まで低下したことを検出して該データ処理モジュールのバックアップ処理を起動するバックアップ処理機能と、
前記入力コンデンサに蓄積された電圧が前記第１の電圧閾値よりも低い第２の電圧閾値まで低下したとき、前記バックアップ処理機能の動作を停止する機能と、を備え、
前記電源モジュールは、外部から供給される電源の電圧低下を検出して前記内部展開用電源電圧を所定電圧まで低下させる電源セーブ機能を備える
ことを特徴とするデータ制御装置。
前記電源セーブ機能は、前記電源モジュールが前記内部展開用電源電圧として生成している出力電圧を、前記データ処理モジュールが前記バックアップ処理機能を動作させる電圧閾値よりも低く、且つ、該データ処理モジュールが動作可能な動作保証電圧に低下させるものである請求項１に記載のデータ制御装置。
前記電源セーブ機能は、外部電源から供給される電力の電圧の低下を検出し得る電圧閾値よりも低下したとき、前記電源モジュールの出力電圧を前記データ処理モジュールが動作可能で、且つ前記バックアップ処理機能を起動し得る動作保証電圧に低下させる出力電圧変更回路である請求項１に記載のデータ制御装置。
前記電源モジュールは、外部から供給される電力を蓄積する第２の入力コンデンサを備え、スイッチング素子を介して前記第２の入力コンデンサに蓄積された電力をスイッチング制御して所定の出力電圧を生成するスイッチング電源を含む請求項１に記載のデータ制御装置。
前記スイッチング電源は、出力電圧に基づいて前記スイッチング素子のオン・オフ比をフィードバック制御して所定の出力電圧を生成するものである請求項４に記載のデータ制御装置。
前記スイッチング電源は、前記スイッチング素子のフィードバック制御系における比較基準電圧またはフィードバック電圧を変更して前記スイッチング電源の出力電圧を前記所定の内部展開用電源電圧、または前記データ処理モジュールが動作可能で、且つ前記バックアップ処理機能を起動し得る動作保証電圧に選択設定する出力電圧変更回路を備えている請求項４に記載のデータ制御装置。
前記データ処理モジュールは、制御対象に関する監視データを収集すると共に、制御データを出力して前記制御対象の動作を制御するＣＰＵモジュールであって、
前記データ処理モジュールが備える前記バックアップ処理機能は、前記内部展開用電源電圧の低下の検出時に前記ＣＰＵモジュールが処理中の前記監視データおよび前記制御データを不揮発性メモリに転送して保存する機能である請求項１に記載のデータ制御装置。
前記制御対象に関する監視データは、少なくとも該制御対象の動作状態を示す動作状態情報、または前記制御対象の動作に関与する監視画像情報を含む請求項７に記載のデータ制御装置。
前記電源モジュールおよび前記データ処理モジュールは、所定のベースボードに搭載され、該ベースボードを介して電源接続されている請求項１に記載のデータ制御装置。
前記ベースボードは、１台の電源モジュールに対して複数台のデータ処理モジュールを並列に搭載したものである請求項９に記載のデータ制御装置。