JP6292361B1 - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法 Download PDF

Info

Publication number
JP6292361B1
JP6292361B1 JP2017552513A JP2017552513A JP6292361B1 JP 6292361 B1 JP6292361 B1 JP 6292361B1 JP 2017552513 A JP2017552513 A JP 2017552513A JP 2017552513 A JP2017552513 A JP 2017552513A JP 6292361 B1 JP6292361 B1 JP 6292361B1
Authority
JP
Japan
Prior art keywords
ridge
layer
semiconductor device
forming
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017552513A
Other languages
English (en)
Other versions
JPWO2018109982A1 (ja
Inventor
山口　勉
勉 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2016/087174 external-priority patent/WO2018109857A1/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6292361B1 publication Critical patent/JP6292361B1/ja
Publication of JPWO2018109982A1 publication Critical patent/JPWO2018109982A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

半導体基板（１）の上に、リッジ下部（６）と、リッジ下部（６）の上に配置されリッジ下部（６）よりも広い幅を持つリッジ上部（８）とを有するリッジ構造（９）を形成する。リッジ下部（６）とリッジ上部（８）の幅の差によりリッジ下部（６）がリッジ上部（８）に対して横方向に奥まったことによって生じるリッジ構造（９）の窪み箇所（１１）を原子層堆積法により絶縁膜（１０）で完全に埋め込むことにより、半導体基板（１）とリッジ構造（９）と絶縁膜（１０）とで側面に段差の無い凸形状（１９）を形成する。

Description

本発明は、リッジ構造の窪み箇所を絶縁膜で埋め込む光半導体装置の製造方法に関する。
リッジ構造を有する半導体レーザにおいて、抵抗低減のためにリッジ上部の面積を確保し、かつ高速応答実現のためにリッジ下部の幅を狭くする必要がある。このため、リッジ構造を逆メサリッジ構造、Ｔ字型構造又はＹ字型構造としている。また、高速応答実現のためのデバイス構造として安定なリッジ寸法を実現する方法が開示されている（例えば、特許文献１参照）。
日本特許第５４５４３８１号公報
逆メサリッジ構造、Ｔ字型構造又はＹ字型構造には、リッジ下部がリッジ上部に対して横方向に奥まった窪み箇所が存在する。従来は絶縁膜の成膜にスパッタ法又はプラズマＣＶＤ法を用いていたため、絶縁膜のカバレッジが不十分であり、リッジ構造の窪み箇所を絶縁膜で完全に埋め込むことはできなかった。この結果、リッジ構造が、温度等の外部環境変化、経年変化、又は組立時に加わる機械的ストレスに弱いという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はリッジ構造の機械的強度を向上することができる光半導体装置の製造方法を得るものである。
本発明に係る光半導体装置の製造方法は、半導体基板の上に、リッジ下部と、前記リッジ下部の上に配置され前記リッジ下部よりも広い幅を持つリッジ上部とを有するリッジ構造を形成する工程と、前記リッジ下部と前記リッジ上部の幅の差により前記リッジ下部が前記リッジ上部に対して横方向に奥まったことによって生じる前記リッジ構造の窪み箇所を原子層堆積法により絶縁膜で完全に埋め込むことにより、前記リッジ構造の側面に設けた前記絶縁膜の側面に段差の無い凸形状を前記半導体基板上に形成する工程とを備えることを特徴とする。
本発明では、リッジ下部がリッジ上部に対して横方向に奥まったリッジ構造の窪み箇所を原子層堆積法により絶縁膜で完全に埋め込む。これにより、リッジ構造の機械的強度を向上することができる。
本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。 比較例に係る光半導体装置を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。 本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る光半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１から図７は、本発明の実施の形態１に係る光半導体装置の製造方法を示す断面図である。まず、図１に示すように、半導体基板１の上に活性層２を形成する。活性層２の最表面層２ａはＩｎＰ層である。活性層２の上に、活性層２の最表面層２ａとは材料が異なる犠牲層３を形成する。犠牲層３は、ＩｎＰとエッチングの選択比があることが要求され、例えばＩｎＧａＡｓＰ層である。なお、ＩｎＧａＡｓＰ層の上にキャップ層として薄いＩｎＰ層を形成してもよい。犠牲層３の厚みは、後に形成するリッジ下部の高さに一致する。
次に、図２に示すように、犠牲層３の一部をウェットエッチング又はドライエッチングにより除去して開口４を形成する。次に、図３に示すように、犠牲層３とは材料が異なるＩｎＰ層５を活性層２及び犠牲層３の上に形成して開口４の内部にリッジ下部６を形成する。ＩｎＰ層５の上にＩｎＧａＡｓコンタクト層７を形成する。なお、ＩｎＧａＡｓコンタクト層７の上にキャップ層として薄いＩｎＰ層を形成してもよい。
次に、図４に示すように、ＳiＯ２等の絶縁膜ハードマスク等を用いて、ＩｎＰ層５及びＩｎＧａＡｓコンタクト層７を犠牲層３までドライエッチング又はウェットエッチングして、特性に必要とされる所望のリッジ幅にパターニングしてリッジ上部８を形成する。次に、図５に示すように、活性層２の最表面層２ａ及びＩｎＰ層５に対して犠牲層３を選択的にウェットエッチングして除去する。これにより、半導体基板１の上に、リッジ下部６と、リッジ下部６の上に配置されリッジ下部６よりも広い幅を持つリッジ上部８とを有するリッジ構造９を形成する。リッジ下部６よりリッジ上部８の幅が広いため、リッジ下部６がリッジ上部８に対して横方向に奥まったリッジ構造９の窪み箇所１１が形成され、リッジ構造９の側面に段差１７が生じる。この段差により、活性層２の最表面層２ａとリッジ上部８の底面１６との間に空間１８が生じる。空間１８は半導体又は絶縁体などの固体が存在しない隙間である。このような空間１８を含む段差１７が側面に存在した状態ではリッジ構造９の機械的強度は低い。
次に、図６に示すように、原子層堆積（Atomic Layer Deposition: ALD）法により絶縁膜１０を全面に形成し、リッジ上部８とリッジ下部６の幅の差によりリッジ下部６がリッジ上部８に対して横方向に奥まったことによって生じるリッジ構造９の窪み箇所１１を絶縁膜１０で完全に埋め込む。最後に、図７に示すように、リッジ構造９の上面において絶縁膜１０の一部をエッチング除去して電極１２を形成する。
続いて、本実施の形態の効果を比較例と比較して説明する。図８は、比較例に係る光半導体装置を示す断面図である。図８（ａ）では、絶縁膜１３の成膜にスパッタ法又はプラズマＣＶＤ法を用いるため、絶縁膜１３のカバレッジが不十分であり、リッジ構造９の窪み箇所１１を絶縁膜１３で完全に埋め込むことはできない。この結果、リッジ構造９が温度等の外部環境変化、経年変化、又は組立時に加わる機械的ストレスに弱いという問題がある。これに対して、本実施の形態では、リッジ構造９の窪み箇所１１を原子層堆積法により絶縁膜１０で完全に埋め込む。これにより、リッジ構造９の機械的強度を向上することができる。ただし、図８（ｂ）に示すように、単に原子層堆積法を使って絶縁膜１３を形成しただけでリッジ構造９の窪み箇所１１が完全に埋め込まれていない状態では、リッジ構造９の機械的強度を上げることはできない。本実施の形態では、単に原子層堆積法を使うというだけではなく、図６に示すように原子層堆積法を使うことによってリッジ構造９の窪み箇所１１を完全に埋め込み、リッジ構造９の側面の段差１７を無くし、活性層２の最表面層２ａとリッジ上部８の底面１６との間の空間１８を無くして半導体基板１とリッジ構造９と絶縁膜１３とで側面に段差のない凸形状１９を形成することで、リッジ構造９の機械的強度を上げることが可能となる。また、リッジ下部６の高さが３００ｎｍ以下、横幅が３μｍ以下の場合にリッジ構造９の窪み箇所１１を絶縁膜１０で完全に埋め込むことができ、高速応答性も良い。
実施の形態２．
図９から図１６は、本発明の実施の形態２に係る光半導体装置の製造方法を示す断面図である。まず、図９に示すように、半導体基板１の上に活性層２を形成する。活性層２の最表面層２ａはＩｎＰ層である。活性層２の上にＩｎＰ層１４を形成する。
次に、図１０に示すように、ＩｎＰ層１４をドライエッチングによりパターニングしてリッジ下部６を形成する。なお、活性層２の最表面層２ａをＩｎＧａＡｓＰとすることでウェットエッチングのみ又はドライエッチングとウェットエッチングの組み合わせでリッジ下部６を形成することもできる。
次に、図１１に示すように、活性層２の最表面層２ａ及びＩｎＰ層１４とは材料が異なる犠牲層３を、リッジ下部６の周りにリッジ下部６の上面を覆わない高さまで形成する。犠牲層３は、ＩｎＰとエッチングの選択比があることが要求され、例えばＩｎＧａＡｓＰ層である。
次に、図１２に示すように、リッジ下部６及び犠牲層３の上に、犠牲層３とは材料が異なるＩｎＰ層１５を形成する。ＩｎＰ層１５の上にＩｎＧａＡｓコンタクト層７を形成する。なお、ＩｎＧａＡｓコンタクト層７の上にキャップ層として薄いＩｎＰ層を形成してもよい。
次に、図１３に示すように、ＳＩＯ２等の絶縁膜ハードマスク等を用いて、ＩｎＰ層１５及びＩｎＧａＡｓコンタクト層７を犠牲層３までドライエッチング又はウェットエッチングして、特性に必要とされる所望のリッジ幅にパターニングしてリッジ上部８を形成する。
次に、図１４に示すように、活性層２の最表面層２ａ及びＩｎＰ層１４，１５に対して犠牲層３を選択的にウェットエッチングして除去する。次に、図１５に示すように、原子層堆積法により絶縁膜１０を全面に形成し、リッジ構造９の窪み箇所１１を絶縁膜１０で完全に埋め込む。最後に、図１６に示すように、リッジ構造９の上面において絶縁膜１０の一部をエッチング除去して電極１２を形成する。
本実施の形態でも、実施の形態１と同様に、リッジ構造９の窪み箇所１１を原子層堆積法により絶縁膜１０で完全に埋め込むことにより、リッジ構造９の機械的強度を向上することができる。
なお、実施の形態１，２において、リッジ構造９の窪み箇所１１が原子層堆積法により絶縁膜１０で完全に埋め込められていれば、更にスパッタ法又はプラズマＣＶＤ法を用いて絶縁膜を形成してもよい。また、リッジ下部６及びリッジ上部８は垂直リッジ形状であり、リッジ構造９はＴ字型であるが、これに限らず、リッジ構造９は逆メサリッジ構造又はＹ字型構造でもよい。また、本実施の形態の光半導体装置は、例えばＤＦＢレーザ、又は変調器レーザ等の光集積化デバイスであるが、これらに限らず本発明を適用できる。
１ 半導体基板、２ 活性層、２ａ 最表面層、３ 犠牲層、４ 開口、５ ＩｎＰ層（半導体層）、６ リッジ下部、８ リッジ上部、９ リッジ構造、１１ 窪み箇所、１４ ＩｎＰ層（第１の半導体層）、１５ ＩｎＰ層（第２の半導体層）、１６ リッジ上部の底面、１７ 段差、１８ 空間、１９ 凸形状

Claims (7)

  1. 半導体基板の上に、リッジ下部と、前記リッジ下部の上に配置され前記リッジ下部よりも広い幅を持つリッジ上部とを有するリッジ構造を形成する工程と、
    前記リッジ下部と前記リッジ上部の幅の差により前記リッジ下部が前記リッジ上部に対して横方向に奥まったことによって生じる前記リッジ構造の窪み箇所を原子層堆積法により絶縁膜で完全に埋め込むことにより、前記リッジ構造の側面に設けた前記絶縁膜の側面に段差の無い凸形状を前記半導体基板上に形成する工程とを備えることを特徴とする光半導体装置の製造方法。
  2. 前記半導体基板の上に活性層を形成する工程と、
    前記活性層の上に、前記活性層の最表面層とは材料が異なる犠牲層を形成する工程と、
    前記犠牲層の一部を除去して開口を形成する工程と、
    前記犠牲層とは材料が異なる半導体層を前記活性層及び前記犠牲層の上に形成して前記開口の内部にリッジ下部を形成する工程と、
    前記半導体層をパターニングして前記リッジ上部を形成する工程と、
    前記リッジ上部を形成した後、前記絶縁膜を形成する前に、前記活性層の前記最表面層及び前記半導体層に対して前記犠牲層を選択的にエッチングして除去する工程とを更に備えることを特徴とする請求項１に記載の光半導体装置の製造方法。
  3. 前記半導体基板の上に活性層を形成する工程と、
    前記活性層の上に第１の半導体層を形成する工程と、
    前記第１の半導体層をパターニングして前記リッジ下部を形成する工程と、
    前記活性層の最表面層及び前記第１の半導体層とは材料が異なる犠牲層を、前記リッジ下部の周りに前記リッジ下部の上面を覆わない高さまで形成する工程と、
    前記リッジ下部及び前記犠牲層の上に、前記犠牲層とは材料が異なる第２の半導体層を形成する工程と、
    前記第２の半導体層をパターニングして前記リッジ上部を形成する工程と、
    前記リッジ上部を形成した後、前記絶縁膜を形成する前に、前記活性層の前記最表面層及び前記第１及び第２の半導体層に対して前記犠牲層を選択的にエッチングして除去する工程とを更に備えることを特徴とする請求項１に記載の光半導体装置の製造方法。
  4. 前記活性層の前記最表面層、前記リッジ下部及び前記リッジ上部の材料はＩｎＰであり、前記犠牲層の材料はＩｎＧａＡｓＰであることを特徴とする請求項２又は３に記載の光半導体装置の製造方法。
  5. 前記リッジ下部及び前記リッジ上部は垂直リッジ形状であり、
    前記リッジ構造はＴ字型であることを特徴とする請求項１〜４の何れか１項に記載の光半導体装置の製造方法。
  6. 前記光半導体装置はＤＦＢレーザであることを特徴とする請求項１〜５の何れか１項に記載の光半導体装置の製造方法。
  7. 前記光半導体装置は光集積化デバイスであることを特徴とする請求項１〜５の何れか１項に記載の光半導体装置の製造方法。
JP2017552513A 2016-12-14 2017-08-23 光半導体装置の製造方法 Active JP6292361B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2016/087174 WO2018109857A1 (ja) 2016-12-14 2016-12-14 光半導体装置の製造方法
JPPCT/JP2016/087174 2016-12-14
PCT/JP2017/030175 WO2018109982A1 (ja) 2016-12-14 2017-08-23 光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6292361B1 true JP6292361B1 (ja) 2018-03-14
JPWO2018109982A1 JPWO2018109982A1 (ja) 2018-12-13

Family

ID=61628937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017552513A Active JP6292361B1 (ja) 2016-12-14 2017-08-23 光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6292361B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534662A (zh) * 2018-08-20 2021-03-19 三菱电机株式会社 半导体激光器装置的制造方法和半导体激光器装置
CN114764163A (zh) * 2021-01-15 2022-07-19 宁波元芯光电子科技有限公司 一种悬空波导支撑结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156588A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JPH04242981A (ja) * 1991-01-07 1992-08-31 Nippon Telegr & Teleph Corp <Ntt> 埋込型化合物半導体発光装置及びその製法
US5851849A (en) * 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
JP2014007295A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 光半導体装置及びその製造方法
JP5454381B2 (ja) * 2010-06-22 2014-03-26 三菱電機株式会社 リッジ型半導体光素子の製造方法
JP2014179389A (ja) * 2013-03-13 2014-09-25 Renesas Electronics Corp 半導体装置
JP2016129244A (ja) * 2011-11-30 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156588A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JPH04242981A (ja) * 1991-01-07 1992-08-31 Nippon Telegr & Teleph Corp <Ntt> 埋込型化合物半導体発光装置及びその製法
US5851849A (en) * 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
JP5454381B2 (ja) * 2010-06-22 2014-03-26 三菱電機株式会社 リッジ型半導体光素子の製造方法
JP2016129244A (ja) * 2011-11-30 2016-07-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザダイオード
JP2014007295A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 光半導体装置及びその製造方法
JP2014179389A (ja) * 2013-03-13 2014-09-25 Renesas Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534662A (zh) * 2018-08-20 2021-03-19 三菱电机株式会社 半导体激光器装置的制造方法和半导体激光器装置
CN112534662B (zh) * 2018-08-20 2022-05-24 三菱电机株式会社 半导体激光器装置的制造方法和半导体激光器装置
CN114764163A (zh) * 2021-01-15 2022-07-19 宁波元芯光电子科技有限公司 一种悬空波导支撑结构及其制作方法

Also Published As

Publication number Publication date
JPWO2018109982A1 (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
WO2018109982A1 (ja) 光半導体装置の製造方法
JP6236947B2 (ja) 半導体光素子を製造する方法、および半導体光素子
JP5474805B2 (ja) 基板上にｍｅｍｓ素子を製造する方法
KR20120059426A (ko) 측벽 이미지 트랜스퍼로부터 패턴을 제조하기 위한 향상된 방법
JP6292361B1 (ja) 光半導体装置の製造方法
JP6372524B2 (ja) 半導体装置及びその製造方法
KR102008189B1 (ko) 강화된 미세전자기계시스템 디바이스 및 그 제조방법
JP6388838B2 (ja) 光機能素子
JP5001760B2 (ja) 半導体素子の製造方法
JP4664742B2 (ja) 半導体光装置及びその製造方法
JP4238508B2 (ja) 光導波路型素子およびその製造方法
JP4200892B2 (ja) 半導体発光装置の製造方法
JP5454381B2 (ja) リッジ型半導体光素子の製造方法
US9277656B2 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
JP5140971B2 (ja) 光半導体装置及びその製造方法
JP2017034080A (ja) 半導体発光素子
JP6627651B2 (ja) レーザ素子、レーザ素子の製造方法
WO2020121804A1 (ja) 圧電薄膜素子およびその製造方法
US20030122205A1 (en) MEMS structure having a blocked-sacrificial layer support/anchor and a fabrication method of the same
JP5043495B2 (ja) 半導体発光素子
JP7240289B2 (ja) Ｍｅｍｓ素子
JPWO2019026943A1 (ja) 光半導体素子の製造方法および光半導体素子
US11817674B2 (en) Semiconductor optical device and method for manufacturing the same
JP2009135331A (ja) 半導体光集積素子の製造方法
TWI518842B (zh) 半導體元件的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171005

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171005

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6292361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250