JP5474805B2 - 基板上にmems素子を製造する方法 - Google Patents

基板上にmems素子を製造する方法 Download PDF

Info

Publication number
JP5474805B2
JP5474805B2 JP2010529377A JP2010529377A JP5474805B2 JP 5474805 B2 JP5474805 B2 JP 5474805B2 JP 2010529377 A JP2010529377 A JP 2010529377A JP 2010529377 A JP2010529377 A JP 2010529377A JP 5474805 B2 JP5474805 B2 JP 5474805B2
Authority
JP
Japan
Prior art keywords
metal
layer
metal body
electrode
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010529377A
Other languages
English (en)
Other versions
JP2011500341A (ja
Inventor
シャイク、ロベルタス テー.エフ. ファン
アンネ ジルストラ、ピエベ
コステル、ロナルド
ダイク、ピエテル シモン ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2011500341A publication Critical patent/JP2011500341A/ja
Application granted granted Critical
Publication of JP5474805B2 publication Critical patent/JP5474805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0307Anchors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0107Sacrificial metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、基板上にMEMS素子を製造する方法および基板状のMEMS素子に関する。
MEMS(微小電子機械システム)素子は、基板上のスイッチング可能なキャパシタとしてしばしば作動し、第1の電極および第2の電極を備えるデバイスである。第1の電極は、基板上の固定された位置にある他方の電極の上方に位置する可動ビームとして構成される。2つの平面電極が空洞によって分離されている。2つの平面電極の間の間隔は、可動ビーム上に及ぼされた外部力によって変化させることが可能である。
一般的に、2つの平面電極の間の空洞は犠牲層の使用によって製造される。基板上の平面電極上には第1の層が犠牲層として堆積し、犠牲体を形成するようにパターン化される。犠牲体上には第2の層が堆積する。第2の層は可動ビーム体を形成するようにパターン化される。次いで、犠牲体が可動ビームと基板上の平面電極との間で取り除かれて、空洞を形成する。
この方法の不利な点は、犠牲体上の第2の層のステップカバレッジが比較的少ないことである。一般的に、犠牲体の横側の縁上の第2の層の厚さは、基板上の、または犠牲体上の第2の層の厚さと比較して減少する。
スイッチング可能なキャパシタの例では、犠牲層の一般的な厚さは約3マイクロメートルであってよく、第2の層の厚さは約5マイクロメートルであってよい。犠牲体の横側の縁において、第2の層の厚さは約2〜3マイクロメートルまで減少してよい。
結果として、可動ビームの厚さの変化はビームと、スイッチング可能なキャパシタを有するMEMSデバイスとの機械的特性のばらつきを大きくする。
先行技術の不利な点を克服するスイッチング可能なキャパシタを製造する方法を提供することが、本発明の目的である。
これは請求項1に記載の方法によって達成される。この方法を用いることによって、メタル−3層内の厚さが減少した部分を「アンカーを超えた」領域に配置することによって、第2の金属体を覆う第3の金属層のステップカバレッジが改善される。有利なことに、ビーム型の第2の電極は、ばらつきが比較的小さく、明確に定まった特性を有する、スイッチング可能なキャパシタの生成を可能にする実質的に一定の厚さを有する。
さらなる実施形態では、第2の金属層はアルミニウムまたはアルミニウム合金を含む。第1の金属体および第2の金属体は、
第2の金属層の表面を酸化して酸化面を形成し、
酸化面上にパターン化マスクを当てて、第1のマスク部分および第2のマスク部分が、第1の金属体および第2の金属体が形成される第2の金属層の領域の上に位置して該領域を覆うようにし、
第1のマスク部分および第2のマスク部分によって覆われていない領域において第2の金属層を陽極酸化し、第1の金属体および第2の金属体の各側壁および頂部面を陽極酸化された金属によって被覆し、中間の分離部分が陽極酸化された金属を含むようにして、形成される。
有利なことに、第3の金属層は、酸化アルミニウム層に埋め込まれた第1のアルミニウム体および第2のアルミニウム体を含む、実質的に平坦な表面層上に堆積しうるので、第2のアルミニウム層のステップカバレッジが問題にならず、第2のアルミニウム層の厚さは第1の金属体および第2の金属体の領域にわたって実質的に一定である。さらに、この実施形態では第1の金属体および第2の金属体の両方が実質的に平坦な頂部面を有するので、第3の金属層は同様に実質的に平坦である。
さらなる実施形態によれば、第1の金属体および第2の金属体の相互分離部分は第2の金属層の異方性エッチングによって形成された溝である。
有利なことに、溝の寸法は、第3の金属層が少なくとも溝に架橋する層として堆積することを可能にする。第3の金属層が、間に溝を持つ第1の体および第2の体を有する実質的に平坦な表面上に堆積することができるので、第3の金属層のステップカバレッジは問題にならず、第3の金属層の厚さは実質的に一定である。
さらなる実施形態によれば、方法は、第3の金属層の堆積の前に少なくとも第1の金属体および第2の金属体を覆う第2の保護層の堆積を含む。有利なことに、第2の保護層の存在のために、第2の金属層内に画定された第2の金属体を取り除くためのエッチング処理は所要時間が重視されない。結果として、エッチング後の空洞の寸法は明確に定まり、エッチングによるばらつきがなくなる。
本発明はさらに、本発明の方法によって生産されうるMEMS素子に関する。ここで、第1の金属体は第1の電極に近接して、第2の電極のアンカーとして構成され、第2の電極は、第1の金属体上に、かつ第1の電極の上方に位置するビーム型の体として構成され、空洞は第1の金属体の側壁によって横側の境界を画定される。
以下、本発明はいくつかの図面を参照して説明される。図面は単に例示のみを目的としており、添付の特許請求の範囲に定義された発明の保護範囲を限定する目的はない。
MEMS素子の製造中における、基礎ステップ後の基板の断面図である。 方法の第1の実施形態による、後続する段階のMEMS素子の断面図である。 方法の第1の実施形態による、後続する段階のMEMS素子の断面図である。 方法の第1の実施形態による、後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第2の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第3の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第3の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第3の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第3の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。 方法の第3の実施形態による、図1の基礎ステップ後に後続する段階のMEMS素子の断面図である。
図1は、基礎ステップ後の、スイッチング可能なキャパシタの製造中におけるMEMSデバイスの断面図を示す。この基礎ステップは基板の表面を準備する共通のステップである。例えばシリコンウェハである半導体基板1に、二酸化ケイ素層2を熱的酸化によって形成する。代替として、二酸化ケイ素またはガラス材料を含む誘電体基板が使用されてもよい。そして、必要な場合、Arイオン転移が実行されて、Arをウェハ1内に転移させ、形成されるデバイス内のRF信号のあり得るカップリングに対する抵抗を増加させてもよい。次に、窒化ケイ素層3が二酸化ケイ素層2の上方に、例えばプラズマ化学気相成長法(PECVD)によって形成される。窒化ケイ素層3に、金属層が堆積し、第1の、すなわち下部電極5を形成するようにパターン化される。例えば、二酸化ケイ素層2の厚さは約100nmであり、窒化ケイ素層3の厚さは約400nmである。第1の、すなわち下部電極5は約400〜500nmの厚さを有しており、アルミニウムまたはアルミニウム合金(Al−CuまたはAl−Siなど)からなってよい。
図2は、方法の第1の実施形態による基礎ステップ後の次の段階における、スイッチング可能なキャパシタの断面図を示す。第1の電極5および窒化ケイ素層3上に、誘電層6が堆積する。誘電層はPECVD窒化ケイ素層からなってよい。誘電層6は約400〜500nmの厚さを有してよい。その後に、ハフニウムの薄い層が堆積し(図示せず)、誘電層6を覆う。それから、アルミニウム(合金)の層が堆積する。アルミニウム層は酸化アルミニウム(Al)の頂部面8aが形成されるように酸化される。例えば、ハフニウム層は約15nmの厚さを有し、アルミニウム層は約3マイクロメートルの厚さを有し、酸化アルミニウム頂部面8aの厚さは約100〜200nmである。
連続的なステップとして、レジストマークパターンが酸化アルミニウム頂部面8aに当てられる。レジストマークのパターンはアンカー位置4の実質的な上方に位置するマスク部分10と、第1の電極5の実質的な上方に位置しさらに第1の電極5の隣の隣接領域9を覆って広がる第2のマスク部分11とを有する。アンカー位置4は、形成される上部電極のアンカーが位置する予定の位置に配置される。
次のステップで、マスク部分10、11によって覆われていないアルミニウム層7/酸化アルミニウム頂部面8aが、陽極酸化されて酸化アルミニウム層8を形成する。マスク部分によって覆われた位置では、アルミニウム層はアンカー位置4の上方の第1のアルミニウム体7aと、第1の電極5および隣接領域9の上方の第2のアルミニウム体7bとして残る。第1のアルミニウム体および第2のアルミニウム体7a、7bは、各体の側壁および頂部面に当接する酸化アルミニウムのシェル内にトラップされる。各体の下方面は誘電層6に当接する。
図3は、本方法の第1の実施形態による後続する段階の後のMEMS素子の断面図を示す。次に、レジストマスクパターンが取り除かれる。アンカー位置4の上方でアンカー位置4が露出している範囲内で、酸化アルミニウム層をエッチングして取り除く接触エッチングが実行される。第2のアルミニウム体7bは薄い酸化アルミニウム層によって覆われたままである。それから、第2のアルミニウム層が堆積してパターン化され、アルミニウムのビーム型体12を形成する。例えば、第2のアルミニウム層の厚さは約5マイクロメートルである。第1の金属体および第2の金属体7a、7bは互いに隣接したメサとして構成される。第1の金属体および第2の金属体7a、7b上に、第2のアルミニウム層が堆積する。第1の金属体および第2の金属体7a、7bの両方が実質的に平坦な頂部面を有するので、第2のアルミニウム層も同様に実質的に平坦となる。有利なことに、第2のアルミニウム層は、酸化アルミニウム層8に埋め込まれた第1のアルミニウム体および第2のアルミニウム体7a、7bを有する実質的に平坦な表面層上に堆積しうるので、第2のアルミニウム層のステップカバレッジは問題にならず、第2のアルミニウム層の厚さは第1の金属体および第2の金属体7a、7bの領域にわたって実質的に一定である。
第2のアルミニウム層をアルミニウムのビーム型体12へパターン化するステップの後、第1の保護層、すなわち、保護二酸化ケイ素層14が、アルミニウムのビーム型体12への堆積または酸化によってアルミニウムのビーム型体12上に形成される。連続的なステップにおいて、第2のアルミニウム体7bへの1つ以上の開口部15が、第1の電極5の隣接領域9の上方の酸化物層につくられる。
図4は本方法の第1の実施形態によるさらなる段階の後のスイッチング可能なキャパシタの断面図を示す。酸化物に対して選択的な犠牲的エッチングが実行され、1つ以上の開口部15を通じて第2のアルミニウム体7bを取り除く。空洞16は犠牲的エッチングによって形成される。第2のアルミニウム体7bは、(形成される)空洞16の境界として共に機能する酸化アルミニウム層8および誘電層6内に埋め込まれるので、エッチング処理は所要時間が重視されない。結果として、エッチング後の空洞16の寸法は明確に定まり、エッチング処理の変動によらない。次に、保護二酸化ケイ素層14が、選択的な第2のエッチングによって取り除かれる。結果として、可動ビーム型電極12としてのアルミニウムのビーム型体12と、固定された下部電極5としての第1の電極5とを含むMEMS素子が得られる。可動ビーム型上部電極12と固定された下部電極5の間に空洞16が位置する。可動ビーム型電極12は第1の金属体上に、かつ第1の電極の上方に位置する。空洞16は第1の金属体の側壁によって横側の境界を画定される。空洞16の高さは第1の金属体7aの高さに実質的に等しい。
図5は、本方法の第2の実施形態による、基礎ステップ(図1)後の次の段階におけるスイッチング可能なキャパシタの断面図を示す。第1の電極5および窒化ケイ素層3上に誘電層6が堆積する。誘電層はPECVD窒化ケイ素層からなってもよい。誘電層6が約400〜500nmの厚さを有してもよい。それから、金属、例えばアルミニウム(合金)の層7が第2の金属層7として堆積する。例えば、第2の金属層7はアルミニウムであってもよい。第2の金属層7は約3マイクロメートルの厚さを有してよい。代替として、第2の金属層7はアモルファスシリコンなどのもう1つの材料に置き換えられてもよい。
連続的なステップとして、レジストマスクパターンが第2の金属層7上に当てられる。続いて、第2の金属層7は、第1の金属体20が接触位置4の実質的な上方に形成され、第2の金属体21が第1の電極5の実質的な上方に形成されて第1の電極5の隣の隣接領域5a、5bにわたって広がるように、異方性エッチングによってパターン化される。アンカー位置4が、形成される上部電極のアンカーが位置する予定の位置に配置される。
いくつかの実施形態では、アンカー位置4は(以下の処理ステップにおいて形成される)上部電極の電気的接点として用いられてもよい。第1の金属体20および第2の金属体21は溝またはギャップ22によって互いに隔てられる。好ましくは、溝はリソグラフィ処理によって得られることができる最低の特徴的寸法に実質的に等しい幅を有するように設計される。
図6は、本方法の第2の実施形態によるさらなる段階のスイッチング可能なキャパシタの断面図を示す。第2の保護層として、二酸化ケイ素層23などの誘電層が第1の金属体および第2の金属体20、21を覆って堆積する。堆積はプラズマ化学成長プロセスによってもよい。代替として、二酸化ケイ素層23の堆積はスピンオングラス処理とその後のエッチバック処理によってもよい。後者の場合には、溝22は二酸化ケイ素によって満たされてもよい。二酸化ケイ素層23の堆積の後、アンカー位置が上部電極のための電気的接点として用いられる場合には、アンカー位置4を覆う第1のメタル−2体20への二酸化ケイ素層23における開口部24を作成するために、接触エッチング(リソグラフィ処理)が実行される。
図7は、本方法の第2の実施形態によるさらなる段階におけるMEMS素子の断面図を示す。第3の金属層25が図6に示した構造体を覆って堆積する。例えば、第3の金属層はアルミニウムまたはアルミニウム合金を含む。第3の金属層の厚さは約5マイクロメートルであってよい。有利なことに、第3の金属層25は、第1の金属体および第2の金属体20、21を有する実質的に平坦な表面上に堆積してもよく、第3の金属層のステップカバレッジは問題にならず、メタル−3層の厚さは実質的に一定である。
溝22の寸法および堆積処理のパラメータは、メタル−3層が少なくとも溝22を架橋する層として堆積するように選択されることに留意する。また、第3の金属堆積の堆積パラメータおよび溝22の寸法によっては、溝22は第3の金属層25によって少なくとも部分的に満たされていてもよい。溝22の幅が第3の金属層25の厚さよりも小さい場合には、満たす効果は重要ではないことがある。この条件では金属層25においてステップは形成されない。溝22が上に記した(図6を参照)スピンオングラス処理によって二酸化ケイ素23によって満たされる場合、第3の金属層25が第1の金属体20および第2の金属体21の両方を覆って実質的に平坦に広がる。第3の金属層25は第2の金属体21を覆って広がる可動ビーム型電極を形成するようにパターン化される。また、第2のメタル−2部分21を覆う二酸化ケイ素層23への1つ以上の開口部26が形成される。(例として2つの開口部がここで示されている)。開口部26の幅は第3の金属層25の厚さよりも相対的に小さい。ありえる不十分なステップカバレッジの効果は、第2の金属体から外方に向く第1の金属体の縁における狭窄部27として示される。
図8は、本方法の第2の実施形態によるさらなる段階における、MEMS素子の断面図を示す。1つ以上の開口部26の作成後、さらなる二酸化ケイ素層29が第3の保護層として堆積する。さらなる二酸化ケイ素層29はプラズマ化学気相成長法によって堆積してもよい。このタイプの堆積処理を用いて、1つ以上の開口部26の側壁26aはそれらの深さ全体にわたって二酸化ケイ素で覆われうる。次の段階ではウィンドウエッチングが実行され、第2の金属体21と当接する1つ以上の開口部26の底部30において第2の金属体21を露出させる。また、第2の金属体21への1つ以上の追加の開口部31が、パターン化された第3の金属層25によって覆われない第2の金属体21の領域を覆う二酸化ケイ素においてエッチングされる。
図9は、本方法の第2の実施形態によるさらに次の段階におけるスイッチング可能なキャパシタの断面図を示す。犠牲体である第2の金属体21は選択的なエッチング処理によって取り除かれ、可動ビーム型電極として作用しうるパターン化された第3の金属層25と第1の電極5との間に空洞32を形成する。空洞32を囲む壁、パターン化された第3の金属層25、および1つ以上の開口部26の側壁の二酸化ケイ素層23、29は、空洞32の形成時に下にある構造物をエッチングから保護するようにはたらく。そのような保護層の存在のために、第2の金属体21を取り除くエッチング処理は所要時間が重視されない。結果として、エッチング後の空洞の寸法は明確に定まり、エッチングによるばらつきがなくなる。第2の犠牲金属体のエッチングは、ウェットエッチング処理またはドライエッチング処理のいずれによって行われてもよい。
図10は、本方法の第2の実施形態による最終段階におけるMEMS素子の断面図を示す。さらなる段階において、空洞32を囲む壁、パターン化された第3の金属層25、および1つ以上の開口部26の側壁の二酸化ケイ素23、29は、実質的に二酸化ケイ素のみを取り除く選択的エッチング処理によって取り除かれる。パターン化された第3の金属層25における狭窄部27は、第1の金属体20、第1の電極5、および空洞32の領域4a、4、4b、22、5a、5、5bの外側に配置される。当然のことながら、このように、狭窄部27は、パターン化されたビーム型電極25の機械的特性には全く影響を与えない。
本方法を使用すると、犠牲層の上の第2の層のステップカバレッジは、「アンカーを超えた」領域に、すなわち、第1の電極5が位置する側と反対側の第1の金属体の側部に、第3の金属層25の狭窄部27を配置することによって改善される。移動可能なビームは今や、実質的に一定の厚さを有し、その一定の厚さによって、比較的ばらつきが少なく、より明確に定まった特性を有するスイッチング可能なキャパシタの生成を可能にする。移動可能なビーム型電極25は、第1の金属体上に、かつ第1の電極の上方に配置される。空洞32は第1の金属体の側壁によって横側の境界を画定される。
図11は、本方法の第3の実施形態による基礎ステップ後の次の段階におけるMEMS素子の断面図を示す。第1の、すなわち下部電極5および窒化ケイ素層3の上に誘電層6が堆積する。誘電層はPECVD窒化ケイ素層からなってもよい。誘電層6は約400〜500nmの厚さを有してもよい。誘電層6上に薄いTiW(チタン−タングステン)層33が堆積する。TiW層33は約30nmの厚さを有してもよい。代替として、TiW層はTiN(窒化チタン)層に置き換えてもよい。リソグラフィ段階(すなわち、レジスト層を当て、レジスト層をパターン化し、TiWおよび誘電層の露出部分をエッチングする)において、TiW層33はアンカー位置4および隣接領域4a、4bから取り除かれる。TiW層33は、第1の電極5、その隣接領域5a、5b、(形成される)溝22の領域を覆う誘電層6上に残る。
図12は、本方法の第3の実施形態によるさらなる段階におけるMEMS素子の断面図を示す。それから、第2の金属層7、例えば約3マイクロメートルの厚さのアルミニウムまたはアルミニウム合金が堆積する。
連続する段階で、レジストマスクパターンが第2の金属層7上に当てられる。続いて、第2の金属層7は異方性エッチングによってパターン化される。それによって、第1の金属体20がアンカー位置4とその隣接領域4a、4bの実質的に上方に形成され、第2の金属体21が第1の電極5の実質的に上方に、第1の電極5の隣の隣接領域5a、5bを覆って広がるように形成される。第1の金属体20および第2の金属体21が溝またはギャップ22によって互いに隔てられる。TiW層33が第2の金属体21、溝22および随意に第1の金属体20の一部の下に広がるように、第1の金属体および第2の金属体20、21が配置される。
図13は、本方法の第3の実施形態によるその後の段階におけるMEMS素子の断面図を示す。次に、第2の保護層として第2のTiW層35が第1の金属体および第2の金属体20、21上にPECVDによって堆積する。TiW層35は約30nmの厚さを有してもよい。代替として、TiWはTiN、TiWN、Ta、またはもうひとつの障壁層と置き換えられてもよい。第2のTiW層35はまた、第1の金属体および第2の金属体20、21の間で溝22の壁を覆う。
それから、好ましい実施形態では、W層37がCVD処理によって堆積し第2のTiW層35を覆う。適切な堆積処理を用いることによって、W層37は溝22を満たすようにつくられることができる。W層37は(溝の外側で、基板と垂直に)約300nm〜1μmの厚さを有する。有利なことに、溝22の充填材料としてのWの使用は、形成されるスイッチング可能なキャパシタの、アンカー(第1のメタル−2体20)および可動ビーム型電極の両方の機械的特性を改善させると思われる。次の段階では、W層37が溝22内に、および第1の金属体および第2の金属体20、21の頂部の溝22に隣接する領域37a、37b内に存在するように、W層37はパターン化される。第1の金属体20上に、接触開口部38が、第2のTiW層35の局所的な除去によって生成される。しかしながら、TiWは十分高い導電性を有する導電材料であるため、接触開口部の生成は必要ではない。
図14は、本方法の第3の実施形態によるさらなる段階におけるMEMS素子の断面図を示す。次に、第3の金属層25が図13で示した構造体を覆って堆積する。例えば、第3の金属層はアルミニウムまたはアルミニウム合金を含み、約5マイクロメートルの厚さを有する。有利なことに、第3の金属層25は、第2のTiW層35およびパターン化されたW層37、37a、37bによって覆われた第1の金属体および第2の金属体20、21を含む実質的に平坦な表面上に堆積しうるので、第3の金属層のステップカバレッジは問題にならず、第3の金属層の厚さは実質的に一定である。第3の金属層は溝22が架橋されるように堆積することに留意する。
第3の金属層25は第2の金属体21を覆って広がる可動のビーム型電極を形成するようにパターン化される。また、第2の金属体21を覆う二酸化ケイ素層23への1つ以上の開口部26が形成される。(例として2つの開口部が記載された図を示す)。開口部26の大きさは第3の金属層25の厚さよりも比較的小さい。そして、第3の保護層として、第3のTiW層40がPECVDによって堆積し、パターン化された第3の金属層25および第3の金属層内の1つ以上の開口部26の側壁26aを覆う。TiWの代わりに、層40はTiNまたはもう1つの障壁層からなってもよい。第3のTiW(またはTiN)層の厚さは約60nmであってよい。さらなる実施形態では、第3のTiW(またはTiN)層は追加の誘電層、例えば二酸化ケイ素に覆われている。二酸化ケイ素層は犠牲的エッチングの間のエッチング抵抗を改善しうる。第3のTiW層40を当てた後、選択的エッチングが実行され、TiW層に1つ以上の開口部26が底部42まで続く。また、TiW層内の開口部43は、パターン化された第3の金属層25によって覆われない第2のメタル−2体21の領域につくられる。
図15は、本方法の第3の実施形態による最終段階におけるMEMS素子の断面図を示す。犠牲体である第2の金属体21はエッチング処理によって取り除かれ、可動ビーム型電極としてはたらきうるパターン化された第3の金属層25と、第2の接触電極5との間に空洞32を形成する。空洞32を囲む壁の、第3の金属層25の、および1つ以上の開口部26の側壁のTiW層35、40は、空洞32の形成の間保護層としてはたらく。そのような保護層が存在するために、第2の金属体21を取り除くエッチング処理は所要時間が重視されない。結果として、エッチング後の空洞32の寸法は明確に定まり、エッチングによるばらつきがなくなる。最後に、TiW層35、40は、空洞32を囲む壁、パターン化された第3の金属層25、1つ以上の開口部26の側壁、および誘電層6から取り除かれる。追加の誘電層が存在する場合、それは選択的エッチング(例えば、追加の誘電体が二酸化ケイ素の場合は緩衝酸化物エッチング)の段階において取り除かれ、TiW(またはTiN)層35、40はパターン化された金属25をエッチングから保護する。後の段階で、TiW(またはTiN)層はH溶液中のエッチングによって選択的に取り除かれてもよい。
第3の実施形態による本方法は、第2の金属体21の除去の間、TiW層の存在のために、第3の金属層(可動電極)25の下部面50がエッチング処理による腐食から保護されるという利点がある。結果として、可動電極25と第1の接触電極(下部電極)5との間の高さのばらつきが減少するため、下部面50は比較的なだらかになる。このように、スイッチング可能なキャパシタのキャパシタンスはより少ないばらつきでより明確に定まる。追加の誘電層がTiW層上に置かれる場合、下部面50のなだらかさは比較的改善されうる。TiW保護層のエッチングへの抵抗と比較して、誘電層は、犠牲体のエッチング液へのより高い抵抗を有しうる。この場合、追加の誘電層は、第2の犠牲体21の犠牲的除去の間、パターン化された第3の金属層25の下部面50を保護する。次に、誘電層が取り除かれるとき、TiW層は下部面50を保護する。最後に、TiW層は高度に選択的なエッチングによって取り除かれる。
可動ビーム型電極25は、第1の金属体上で、かつ第1の電極の上方に位置する。空洞32は第1の金属体の側壁によって横側の境界を画定されている。第1の金属体および第2の金属体20、21の間の溝22を満たすために、W層37が有利に使用されうるが、第3の金属層25が溝を架橋するように構成できる場合は、W層の添加は省略できることに留意する。

Claims (19)

  1. MEMS素子が第1の電極(5)と第2の電極(12;25)とを含み、前記第1の電極および第2の電極が空洞(16;32)によって隔てられ、基板が絶縁表面層(3)を含む、基板上にMEMS素子を製造する方法であって、
    前記絶縁表面層上に第1の電極(5)を形成するステップと、
    第2の金属層(7)の堆積の前に、誘電層(6)が前記第1の電極(5)およびアンカー位置(4)を覆って堆積するステップと、
    前記誘電層(6)の形成の後に薄い金属層を堆積するステップであって、前記薄い金属層がハフニウムを含む、ステップと、
    前記第2の金属層(7)に第1の金属体(7a;20)および第2の金属体(7b;21)を形成するステップであって、前記第1の金属体および前記第2の金属体が中間の分離部分(8:22)によって互いに分離され、前記第1の金属体(7a;20)が前記アンカー位置(4)の上方に位置し、前記第2の金属体(7b;21)が少なくとも前記第1の電極(5)の上方に位置する、ステップと、
    前記第1の金属体および前記第2の金属体(7a、7b;20、21)上に位置する第3の金属層に、第2の電極としてビーム型体(12;25)を形成するステップと、
    前記第2の金属体の上方の領域において、前記第2の金属体へと続く少なくとも1つの開口部を、前記第3の金属層に形成するステップと、
    前記少なくとも1つの開口部を介して前記第2の金属体を取り除き、前記第2の金属体の位置において空洞(16;32)を形成するステップと、を含む方法。
  2. 前記第2の金属層(7)がアルミニウムまたはアルミニウム合金を含み、前記第1の金属体および前記第2の金属体(7a、7b)が、
    酸化面(8a)を形成するように前記第2の金属層(7)の表面を酸化するステップと、
    第1のマスク部分(10)および第2のマスク部分(11)が、前記第1の金属体および前記第2の金属体(7a、7b)が形成される前記第2の金属層(7)の領域の上に位置して該領域を覆うように、酸化面上にパターン化されたマスクを当てるステップと、
    前記第1のマスク部分および前記第2のマスク部分(10、11)によって覆われていない領域において前記第2の金属層(7)を陽極酸化して、前記第1の金属体および前記第2の金属体の各側壁および頂部面を陽極酸化された金属によって被覆し、前記中間の分離部分が、陽極酸化された金属を含むようにするステップと、によって形成される、
    請求項1に記載の方法。
  3. 前記第1の金属体および前記第2の金属体上に位置するビーム型体(12)の形成の前に、前記第1の金属体の上方の酸化面を取り除くステップを含む、請求項に記載の方法。
  4. 第1の保護層が前記ビーム型体上に提供される、請求項に記載の方法。
  5. 前記第1の保護層(14)の形成の後に、前記第2の金属体(7b)へと続く開口部(15)を前記第1の保護層に形成する接触エッチングが行われる、請求項に記載の方法。
  6. 前記第1の金属体および前記第2の金属体の前記中間の分離部分(22)が、異方性エッチングによって溝(22)として形成される、請求項に記載の方法。
  7. 第2の保護層(23;35)が、前記第2の電極が提供される前に、少なくとも前記第1の金属体および前記第2の金属体(20、21)上に堆積する、請求項に記載の方法。
  8. 前記第2の保護層(23;35)の堆積の後に、前記第1の金属体(20)へと続く開口部(24)を前記第2の保護層(23;35)に形成する接触エッチングが行われる、請求項に記載の方法。
  9. 前記第2の金属体の上方の領域における前記第2の金属体(21)へと続く、少なくとも1つの開口部を前記第3の金属層に形成することの後に、第3の保護層(29;40)の堆積が行われ、前記第3の保護層(29;40)が、ビーム型体と、前記第3の金属層の少なくとも1つの開口部の側壁とを覆う、請求項に記載の方法。
  10. 前記第2の金属層(7)の堆積の前に、金属を主成分とする層(33)が、前記第1の電極(5)を覆う誘電層(6)を覆うように追加の保護層として堆積し、前記金属を主成分とする層(33)が、実質的に前記第2の金属体(21)および前記溝(22)の領域において前記誘電層(6)を覆うようにパターン化される、請求項に記載の方法。
  11. 前記追加の保護層(33)、前記第2の保護層(35)、および第3の保護層(40)がそれぞれ、チタン−タングステン合金、窒化チタン合金、チタン−タングステン窒化物合金、および窒化タンタル合金からなる群の金属を含む、請求項10に記載の方法。
  12. 第1の電極(5)および第2の電極(12;25)を有する基板上のMEMS素子であって、前記第1の電極および前記第2の電極が空洞(16;32)によって隔てられ、前記基板が絶縁表面層(3)を含み、前記第1の電極(5)が前記絶縁表面層上に配置され、
    第1の金属体(7a、20)が前記第1の電極に隣接しており、前記第2の電極(12;25)のアンカーとして構成され、
    前記第2の電極が、前記第1の金属体上に、かつ前記第1の電極の上方に位置するビーム型の体(12;25)として構成され、
    前記空洞(16;32)が前記第1の金属体の側壁によって横側の境界を画定され、
    前記第1の金属体の側壁が誘電体によって覆われるか、または金属層によって覆われ、金属がチタン−タングステン、窒化チタンおよびタングステン、チタン−タングステン窒化物、窒化タンタルからなる群の金属である、
    MEMS素子。
  13. 前記第1の金属体がアルミニウムを含む、請求項12に記載のキャパシタ。
  14. 前記誘電体が酸化アルミニウムを含む、請求項12に記載のキャパシタ。
  15. 前記第2の金属層(7)の狭窄部(27)が、前記第1の金属体の、前記空洞が形成される側と反対の側に位置する、請求項12に記載のキャパシタ。
  16. 前記溝(22)および、前記第1の金属体および前記第2の金属体(20、21)の頂部の前記溝(22)に隣接する領域(37a、37b)において、前記第2の保護層(35)が、さらなる金属層(37)によって覆われる、請求項12に従属する限りの請求項13に記載の方法。
  17. 前記さらなる金属層(37)がタングステンを含む、請求項16に記載の方法。
  18. MEMS素子が第1の電極(5)と第2の電極(12;25)とを含み、前記第1の電極および第2の電極が空洞(16;32)によって隔てられ、基板が絶縁表面層(3)を含む、基板上にMEMS素子を製造する方法であって、
    前記絶縁表面層上に第1の電極(5)を形成するステップと、
    第2の金属層(7)に第1の金属体(7a;20)および第2の金属体(7b;21)を形成するステップであって、前記第1の金属体および前記第2の金属体が中間の分離部分(8:22)によって互いに分離され、前記第1の金属体(7a;20)がアンカー位置(4)の上方に位置し、前記第2の金属体(7b;21)が少なくとも前記第1の電極(5)の上方に位置する、ステップと、
    前記第1の金属体および前記第2の金属体(7a、7b;20、21)上に位置する第3の金属層に、第2の電極としてビーム型体(12;25)を形成するステップと、
    前記第2の金属体の上方の領域において、前記第2の金属体へと続く少なくとも1つの開口部を、前記第3の金属層に形成するステップと、
    前記少なくとも1つの開口部を介して前記第2の金属体を取り除き、前記第2の金属体の位置において空洞(16;32)を形成するステップと、を含み、
    前記第2の金属層(7)がアルミニウムまたはアルミニウム合金を含み、前記第1の金属体および前記第2の金属体(7a、7b)が、
    酸化面(8a)を形成するように前記第2の金属層(7)の表面を酸化するステップと、
    第1のマスク部分(10)および第2のマスク部分(11)が、前記第1の金属体および前記第2の金属体(7a、7b)が形成される前記第2の金属層(7)の領域の上に位置して該領域を覆うように、酸化面上にパターン化されたマスクを当てるステップと、
    前記第1のマスク部分および前記第2のマスク部分(10、11)によって覆われていない領域において前記第2の金属層(7)を陽極酸化して、前記第1の金属体および前記第2の金属体の各側壁および頂部面を陽極酸化された金属によって被覆し、前記中間の分離部分が、陽極酸化された金属を含むようにするステップと、によって形成される、方法。
  19. MEMS素子が第1の電極(5)と第2の電極(12;25)とを含み、前記第1の電極および第2の電極が空洞(16;32)によって隔てられ、基板が絶縁表面層(3)を含む、基板上にMEMS素子を製造する方法であって、
    前記絶縁表面層上に第1の電極(5)を形成するステップと、
    第2の金属層(7)の堆積の前に、誘電層(6)が前記第1の電極(5)およびアンカー位置(4)を覆って堆積するステップと、
    前記第2の金属層(7)に第1の金属体(7a;20)および第2の金属体(7b;21)を形成するステップであって、前記第1の金属体および前記第2の金属体が中間の分離部分(8:22)によって互いに分離され、前記第1の金属体(7a;20)が前記アンカー位置(4)の上方に位置し、前記第2の金属体(7b;21)が少なくとも前記第1の電極(5)の上方に位置する、ステップと、
    前記第1の金属体および前記第2の金属体(7a、7b;20、21)上に位置する第3の金属層に、第2の電極としてビーム型体(12;25)を形成するステップと、
    前記第2の金属体の上方の領域において、前記第2の金属体へと続く少なくとも1つの開口部を、前記第3の金属層に形成するステップと、
    前記少なくとも1つの開口部を介して前記第2の金属体を取り除き、前記第2の金属体の位置において空洞(16;32)を形成するステップと、を含み、
    前記第1の金属体および前記第2の金属体の前記中間の分離部分(22)が、異方性エッチングによって溝(22)として形成され、
    第2の保護層(23;35)が、前記第2の電極が提供される前に、少なくとも前記第1の金属体および前記第2の金属体(20、21)上に堆積し、
    前記第2の保護層(23;35)の堆積の後に、前記第1の金属体(20)へと続く開口部(24)を前記第2の保護層(23;35)に形成する接触エッチングが行われ、
    前記第2の金属層(7)の堆積の前に、金属を主成分とする層(33)が、前記第1の電極(5)を覆う誘電層(6)を覆うように追加の保護層として堆積し、前記金属を主成分とする層(33)が、実質的に前記第2の金属体(21)および前記溝(22)の領域において前記誘電層(6)を覆うようにパターン化され、
    前記追加の保護層(33)、前記第2の保護層(35)、および第3の保護層(40)がそれぞれ、チタン−タングステン合金、窒化チタン合金、チタン−タングステン窒化物合金、および窒化タンタル合金からなる群の金属を含む、方法。

JP2010529377A 2007-10-15 2008-10-15 基板上にmems素子を製造する方法 Expired - Fee Related JP5474805B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07118429.5 2007-10-15
EP07118429 2007-10-15
PCT/EP2008/063897 WO2009050209A2 (en) 2007-10-15 2008-10-15 Manufacturing a mems element having cantilever and cavity on a substrate

Publications (2)

Publication Number Publication Date
JP2011500341A JP2011500341A (ja) 2011-01-06
JP5474805B2 true JP5474805B2 (ja) 2014-04-16

Family

ID=40567850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529377A Expired - Fee Related JP5474805B2 (ja) 2007-10-15 2008-10-15 基板上にmems素子を製造する方法

Country Status (4)

Country Link
US (1) US8097483B2 (ja)
JP (1) JP5474805B2 (ja)
DE (1) DE112008002554B4 (ja)
WO (1) WO2009050209A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) * 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
JP2011228355A (ja) * 2010-04-15 2011-11-10 Fujitsu Ltd 可変容量素子および可変容量素子の製造方法
US8709264B2 (en) 2010-06-25 2014-04-29 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
JP5630243B2 (ja) * 2010-11-30 2014-11-26 セイコーエプソン株式会社 電子装置、電子機器及び電子装置の製造方法
JP2012119822A (ja) 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
US8551859B2 (en) * 2011-11-10 2013-10-08 International Business Machines Corporation Biosensors integrated with a microfluidic structure
JP2015056620A (ja) * 2013-09-13 2015-03-23 株式会社東芝 電子装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4436766A (en) * 1981-05-15 1984-03-13 The United States Of America As Represented By The Secretary Of The Navy Plated bridge step-over connection for monolithic devices and method for making thereof
FR2721435B1 (fr) * 1994-06-17 1996-08-02 Asulab Sa Microcontacteur magnétique et son procédé de fabrication.
US6096149A (en) 1997-04-21 2000-08-01 Ford Global Technologies, Inc. Method for fabricating adhesion-resistant micromachined devices
US6058778A (en) * 1997-10-24 2000-05-09 Stmicroelectronics, Inc. Integrated sensor having plurality of released beams for sensing acceleration
US7057246B2 (en) 2000-08-23 2006-06-06 Reflectivity, Inc Transition metal dielectric alloy materials for MEMS
JP3706310B2 (ja) * 2001-01-23 2005-10-12 日本電信電話株式会社 微細構造の製造方法
US6905613B2 (en) * 2001-07-10 2005-06-14 Honeywell International Inc. Use of an organic dielectric as a sacrificial layer
US7057251B2 (en) * 2001-07-20 2006-06-06 Reflectivity, Inc MEMS device made of transition metal-dielectric oxide materials
US7358579B2 (en) * 2001-08-30 2008-04-15 Intel Corporation Reducing the actuation voltage of microelectromechanical system switches
CN100550429C (zh) * 2001-11-09 2009-10-14 图恩斯通***公司 具有触头和支座凸块的mems器件及其相关方法
KR100467318B1 (ko) * 2002-06-04 2005-01-24 한국전자통신연구원 저항식 전자기계적 접촉을 이용하는 미세전자기계적 소자
US7256467B2 (en) 2002-06-04 2007-08-14 Silecs Oy Materials and methods for forming hybrid organic-inorganic anti-stiction materials for micro-electromechanical systems
US7064637B2 (en) * 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US6939809B2 (en) * 2002-12-30 2005-09-06 Robert Bosch Gmbh Method for release of surface micromachined structures in an epitaxial reactor
DE10333189A1 (de) 2003-07-22 2005-02-10 Robert Bosch Gmbh Verfahren zur Herstellung eines Mikrosystems
US7352266B2 (en) 2004-02-20 2008-04-01 Wireless Mems, Inc. Head electrode region for a reliable metal-to-metal contact micro-relay MEMS switch
KR100627139B1 (ko) * 2004-06-18 2006-09-25 한국전자통신연구원 미세기전 구조물 그 제조방법
US20060076634A1 (en) * 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
JP4410085B2 (ja) * 2004-11-24 2010-02-03 日本電信電話株式会社 可変容量素子及びその製造方法
JP4762621B2 (ja) * 2005-07-08 2011-08-31 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法
JP2007026804A (ja) * 2005-07-14 2007-02-01 Kyoto Univ 高周波マイクロマシンスイッチの構造およびその製造方法
JP2007030090A (ja) * 2005-07-26 2007-02-08 Fujifilm Corp 微小構造体の形成方法
JP5078324B2 (ja) * 2005-11-30 2012-11-21 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法
US7821010B2 (en) * 2006-06-28 2010-10-26 Spatial Photonics, Inc. Low temperature fabrication of conductive micro structures
JP2008132583A (ja) * 2006-10-24 2008-06-12 Seiko Epson Corp Memsデバイス
US7477441B1 (en) * 2007-07-24 2009-01-13 Hewlett-Packard Development Company, L.P. MEMS device with nanowire standoff layer
US7927905B2 (en) * 2007-12-21 2011-04-19 Palo Alto Research Center Incorporated Method of producing microsprings having nanowire tip structures

Also Published As

Publication number Publication date
US20100264498A1 (en) 2010-10-21
WO2009050209A2 (en) 2009-04-23
WO2009050209A3 (en) 2009-09-03
JP2011500341A (ja) 2011-01-06
DE112008002554B4 (de) 2018-05-09
DE112008002554T5 (de) 2010-09-02
US8097483B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
JP5474805B2 (ja) 基板上にmems素子を製造する方法
TWI312180B (en) Soi polysilicon trench refill perimeter oxide anchor scheme
EP2221852B1 (en) Trench isolation for micromechanical devices
US6887732B2 (en) Microstructure devices, methods of forming a microstructure device and a method of forming a MEMS device
US7410879B1 (en) System and method for providing a dual via architecture for thin film resistors
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
US7332403B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
TW202129732A (zh) 製造具有改良之切割特性的半導體結構的方法
US6495452B1 (en) Method to reduce capacitance for copper interconnect structures
JP4317015B2 (ja) カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ
JP2010199136A (ja) キャパシタの製造方法
US8802990B2 (en) Self-aligned nano-scale device with parallel plate electrodes
JP2006100571A (ja) 半導体装置およびその製造方法
KR100463943B1 (ko) 반도체 메모리 소자의 제조 방법
US10049926B2 (en) Metal lines having etch-bias independent height
JP7252221B2 (ja) 微小電気機械コンポーネントおよびその製造方法
JP5382937B2 (ja) 厚膜底部におけるフィーチャ限界寸法の制御性の向上されたエッチング方法
US9162877B2 (en) Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration
KR970063719A (ko) 고융점 금속 기억 전극을 가진 개선된 기억 커패시터 및 그 제조방법
KR20090016813A (ko) 반도체 소자의 제조방법
JP4731025B2 (ja) シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法
US7884430B2 (en) Isolated metal plug process for use in fabricating carbon nanotube memory cells
KR20070066801A (ko) 커패시터의 스토리지 전극 형성 방법
JP2006253268A (ja) 半導体装置およびその製造方法
KR100720517B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131030

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140205

R150 Certificate of patent or registration of utility model

Ref document number: 5474805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees