JP6289678B1 - 高周波増幅器 - Google Patents

Abstract

高周波信号の２倍波で共振する共振回路である２倍波処理回路（８）が、一端がＦＥＴ（１）のゲート電極（２）と接続され、２以上の曲げ部（９ａ）を有している上地電極（９）と、一端が接地されている下地電極（１０）と、上地電極（９）と下地電極（１０）の間に配置されている誘電体（１１）とを有しているように構成する。これにより、回路の小型化を図ることができるとともに、高効率動作を見込める周波数帯域を広げることができる。

Description

この発明は、高周波信号を増幅する高周波増幅器に関するものである。

例えば、無線通信装置やレーダ装置などには、高周波信号を増幅する高周波増幅器が実装される。
高周波増幅器は、例えば、ソース接地の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いているものがある。

高周波増幅器は、高効率な特性が求められる。高周波増幅器の高効率化を図るために、ゲート電極から入力側の整合回路を見込んだ２倍波の反射位相をショートにするという方法が知られている。
以下の非特許文献１には、先端解放スタブを含む２倍波処理回路を設けることで、２倍波の反射位相をショートしている高周波増幅器が開示されている。

Uchida H, et al., "An X-band internally-matched GaN HEMT amplifier with compact quasi-lumped-element harmonic-terminating network" 2010 IEEE MTT-S Int. Microwave Symp., Dig., pp. 1-3, 2010

従来の高周波増幅器は以上のように構成されているので、先端解放スタブを含む２倍波処理回路を設ければ、高効率化を図ることができる。しかし、先端解放スタブを含む２倍波処理回路は、回路サイズが大きいため、トランジスタの直近に集積化することが困難であり、引き出し用伝送線路又はボンディングワイヤを介して、トランジスタと接続する必要がある。その結果、回路の大型化を招いてしまうという課題があった。
また、引き出し用伝送線路やボンディングワイヤには、インダクタンス成分があるため、高効率動作を見込める周波数帯域が狭くなってしまうという課題があった。

この発明は上記のような課題を解決するためになされたもので、回路の小型化を図ることができるとともに、高効率動作を見込める周波数帯域を広げることができる高周波増幅器を得ることを目的とする。

この発明に係る高周波増幅器は、入力電極から入力された高周波信号を増幅し、出力電極から増幅後の高周波信号を出力するトランジスタと、その高周波信号の２倍波で共振する共振回路とを備え、共振回路が、第１の共振回路及び第２の共振回路を含んでおり、第１の共振回路が、一端がトランジスタの入力電極と接続され、２以上の曲げ部を有している第１の上地電極と、一端が第１のビアホールを介して接地されている第１の下地電極と、第１の上地電極と第１の下地電極との間に配置されている誘電体とを有している第１のＭＩＭキャパシタを備え、第２の共振回路が、一端がトランジスタの入力電極と接続され、２以上の曲げ部を有している第２の上地電極と、一端が第２のビアホールを介して接地されている第２の下地電極と、第２の上地電極と第２の下地電極との間に配置されている誘電体とを有している第２のＭＩＭキャパシタを備え、第１の下地電極が、トランジスタの入力電極側の面において、第１のビアホールと接続されており、第２の下地電極が、トランジスタの入力電極側の面において、第２のビアホールと接続されているものである。

この発明によれば、第１の共振回路が、一端がトランジスタの入力電極と接続され、２以上の曲げ部を有している第１の上地電極と、一端が第１のビアホールを介して接地されている第１の下地電極と、第１の上地電極と第１の下地電極との間に配置されている誘電体とを有している第１のＭＩＭキャパシタを備え、第２の共振回路が、一端がトランジスタの入力電極と接続され、２以上の曲げ部を有している第２の上地電極と、一端が第２のビアホールを介して接地されている第２の下地電極と、第２の上地電極と第２の下地電極との間に配置されている誘電体とを有している第２のＭＩＭキャパシタを備え、第１の下地電極が、トランジスタの入力電極側の面において、第１のビアホールと接続されており、第２の下地電極が、トランジスタの入力電極側の面において、第２のビアホールと接続されているように構成したので、回路の小型化を図ることができるとともに、高効率動作を見込める周波数帯域を広げることができる効果がある。

この発明の実施の形態１による高周波増幅器を示す構成図である。 図１の高周波増幅器における２倍波処理回路８のＡ−Ａ’断面図である。 この発明の実施の形態２による高周波増幅器の上地電極９及び下地電極１０を示す斜視図である。 この発明の実施の形態３による高周波増幅器を示す構成図である。 この発明の実施の形態４による高周波増幅器を示す構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器を示す構成図であり、図２は図１の高周波増幅器における２倍波処理回路８のＡ−Ａ’断面図である。
図１及び図２において、ＦＥＴ１は入力電極から入力された高周波信号を増幅し、出力電極から増幅後の高周波信号を出力するトランジスタである。
この実施の形態１では、ＦＥＴ１がソース接地の電界効果トランジスタであるものを想定しており、ＦＥＴ１は、入力電極としてゲート電極２を有し、出力電極としてドレイン電極４を有している。また、ＦＥＴ１のソース電極３はビアホール７ａ，７ｂを介して接地されている。

ただし、ＦＥＴ１は、ソース接地の電界効果トランジスタに限るものではなく、例えば、ドレイン接地の電界効果トランジスタであってもよい。
ボンディングパッド５ａは高周波信号を入力するためのパッドであり、伝送線路６を介して、ＦＥＴ１のゲート電極２と接続されている。
ボンディングパッド５ｂは高周波信号を出力するためのパッドであり、ＦＥＴ１のドレイン電極４と接続されている。
伝送線路６はボンディングパッド５ａとＦＥＴ１のゲート電極２との間を結んでいる線路であり、ボンディングパッド５ａから入力された高周波信号をＦＥＴ１のゲート電極２まで伝送する。
ビアホール７ａ，７ｂは基板の表面と裏面を繋ぐホールと、ホール上端の周囲に設けられているパッドとから構成されている。ビアホール７ａ，７ｂにおけるホール上端の周囲に設けられているパッドがＦＥＴ１のソース電極３と接続され、ビアホール７ａ，７ｂにおけるホール下端が基板の裏面に施されているグランドと接続されている。また、ビアホール７ａにおけるホール中間部分が下地電極１０と接続されている。

２倍波処理回路８は高周波信号の２倍波で共振する共振回路である。
２倍波処理回路８はＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタを備えており、ＭＩＭキャパシタは、上地電極９、下地電極１０及び誘電体１１を備えている。
上地電極９は一端が伝送線路６を介してＦＥＴ１のゲート電極２と接続されており、メアンダ形状になっている。即ち、上地電極９は２以上の曲げ部９ａを有する形状になっている。図１の例では、７つの曲げ部９ａを有している。
上地電極９はメアンダ形状になっているため、大きなインダクタンス成分を有している。
下地電極１０は一端がビアホール７ａを介して接地されており、下地電極１０は上地電極９の下側に配置されている。
上地電極９と下地電極１０の間には、誘電体１１が配置されている。
誘電体１１としては、例えば、シリコンナイトライト（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）などを用いることができる。

次に動作について説明する。
ボンディングパッド５ａから入力された高周波信号は、伝送線路６を通じて、ＦＥＴ１のゲート電極２に入力される。
ゲート電極２から入力された高周波信号は、ＦＥＴ１によって増幅され、ＦＥＴ１により増幅された高周波信号は、ＦＥＴ１のドレイン電極４からボンディングパッド５ｂに出力される。

ここで、上地電極９、下地電極１０及びビアホール７ａのインダクタンス成分と、ＭＩＭキャパシタのキャパシタンス成分とによって、高周波信号の２倍波で共振する直列共振回路である２倍波処理回路８が作られている。
２倍波処理回路８は、ＦＥＴ１のゲート電極２の直近に配置されており、上地電極９が伝送線路６とシャント接続されている。
このため、ＦＥＴ１のゲート電極２から入力側を見込んだ高周波信号の２倍波でのインピーダンスがショートになり、高効率な高周波増幅器が実現される。

２倍波処理回路８は、インダクタンス成分が大きい上地電極９と、キャパシタンス成分が大きいＭＩＭキャパシタとが一体になっているので、先端解放スタブを含む２倍波処理回路や、伝送線路とＭＩＭキャパシタを繋いでいる直列共振回路とに比べて、小型の共振回路を実現することができる。

以上で明らかなように、この実施の形態１によれば、高周波信号の２倍波で共振する共振回路が、一端がＦＥＴ１のゲート電極２と接続され、２以上の曲げ部９ａを有している上地電極９と、一端が接地されている下地電極１０と、上地電極９と下地電極１０の間に配置されている誘電体１１とを有しているように構成したので、回路の小型化を図ることができるとともに、高効率動作を見込める周波数帯域を広げることができる効果を奏する。

この実施の形態１では、伝送線路６及びＦＥＴ１の寄生リアクタンスを無視できるものとしているが、伝送線路６及びＦＥＴ１の寄生リアクタンスを無視することができない場合、２倍波処理回路８の共振周波数が高周波信号の２倍波からずれるように、２倍波処理回路８の諸元を選択することで、高周波信号の２倍波でのインピーダンスが、ＦＥＴ１のゲート端面でショートになるようにすれば、高効率な高周波増幅器が実現される。

実施の形態２．
上記実施の形態１では、下地電極１０が板状の形状で、上地電極９だけがメアンダ形状になっているものを示したが、この実施の形態２では、下地電極１０についても、上地電極９と同様に、メアンダ形状になっているものを説明する。

図３はこの発明の実施の形態２による高周波増幅器の上地電極９及び下地電極１０を示す斜視図である。
図３において、下地電極１０はメアンダ形状になっている。即ち、下地電極１０は２以上の曲げ部１０ａを有する形状になっている。
図３では、図面の簡単化のため、誘電体１１を描画していないが、上地電極９と下地電極１０の間には、誘電体１１が配置されている。

以上で明らかなように、この実施の形態２によれば、下地電極１０が２以上の曲げ部１０ａを有する形状になっているので、上記実施の形態１よりもインダクタンス成分が大きくなる。このため、同じ共振周波数の直列共振回路を得る場合には、上記実施の形態１よりも小型化を図ることができる効果を奏する。

実施の形態３．
上記実施の形態１，２では、１つの２倍波処理回路８が伝送線路６とビアホール７ａの間に配置されているものを示したが、２つの２倍波処理回路８が配置されている高周波増幅器であってもよい。

図４はこの発明の実施の形態３による高周波増幅器を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２倍波処理回路８ａは、上記実施の形態１における２倍波処理回路８と同様の２倍波処理回路であり、一端がＦＥＴ１のゲート電極２と接続されている上地電極９と、一端がビアホール７ａを介して接地されている下地電極１０と、上地電極９と下地電極１０の間に配置されている誘電体１１とを有している。
２倍波処理回路８ｂは、２倍波処理回路８ａと同様の２倍波処理回路であるが、２倍波処理回路８ｂにおける下地電極１０の一端はビアホール７ｂを介して接地されている。
なお、２倍波処理回路８ａ，８ｂにおける下地電極１０は、上記実施の形態２と同様に、メアンダ形状になっているものであってもよい。

ビアホール７ａ側に２倍波処理回路８ａを装荷するとともに、ビアホール７ｂ側に２倍波処理回路８ｂを装荷することで、高周波信号の２倍波でのインピーダンスにおける反射係数が、上記実施の形態１，２よりも１に近づくため、入力側回路の影響を受け難くなり、より高効率な高周波増幅器が実現される。

実施の形態４．
上記実施の形態１〜３では、上地電極９がメアンダ形状になっているものを示したが、上地電極９は２以上の曲げ部９ａを有する形状であればよく、例えば、上地電極９はスパイラルインダクタのような形状であってもよい。

図５はこの発明の実施の形態４による高周波増幅器を示す構成図であり、図５において、図１と同一符号は同一または相当部分を示すので説明を省略する。上地電極９は、スパイラルインダクタのような形状になっている。
ここでは、上地電極９が、スパイラルインダクタのような形状になっている例を示しているが、下地電極１０も、スパイラルインダクタのような形状になっていてもよい。
スパイラルインダクタのような形状であっても、メアンダ形状である場合と同様に、インダクタンス成分が大きくなる。

上記実施の形態１〜４では、トランジスタがＦＥＴ１である例を示したが、これに限るものではなく、例えば、トランジスタはバイポーラトランジスタであってもよい。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明は、高周波信号を増幅する高周波増幅器に適している。

１ ＦＥＴ（トランジスタ）、２ ゲート電極（入力電極）、３ ソース電極、４ ドレイン電極（出力電極）、５ａ，５ｂ ボンディングパッド、６ 伝送線路、７ａ，７ｂ ビアホール、８，８ａ，８ｂ ２倍波処理回路（共振回路）、９ 上地電極、９ａ 曲げ部、１０ 下地電極、１０ａ 曲げ部、１１ 誘電体。

Claims (3)

1. 入力電極から入力された高周波信号を増幅し、出力電極から増幅後の高周波信号を出力するトランジスタと、
   前記高周波信号の２倍波で共振する共振回路とを備え、
   前記共振回路は、第１の共振回路及び第２の共振回路を含んでおり、
   前記第１の共振回路は、
   一端が前記トランジスタの入力電極と接続され、２以上の曲げ部を有している第１の上地電極と、
   一端が第１のビアホールを介して接地されている第１の下地電極と、
   前記第１の上地電極と前記第１の下地電極との間に配置されている誘電体とを有している第１のＭＩＭキャパシタを備え、
   前記第２の共振回路は、
   一端が前記トランジスタの入力電極と接続され、２以上の曲げ部を有している第２の上地電極と、
   一端が第２のビアホールを介して接地されている第２の下地電極と、
   前記第２の上地電極と前記第２の下地電極との間に配置されている誘電体とを有している第２のＭＩＭキャパシタを備え、
   前記第１の下地電極は、前記トランジスタの入力電極側の面において、前記第１のビアホールと接続されており、
   前記第２の下地電極は、前記トランジスタの入力電極側の面において、前記第２のビアホールと接続されていることを特徴とする高周波増幅器。
2. 前記第１及び第２の下地電極は、２以上の曲げ部を有していることを特徴とする請求項１記載の高周波増幅器。
3. 前記第１及び第２の上地電極の形状がスパイラルインダクタの形状、
   あるいは、
   前記第１及び第２の上地電極の形状がスパイラルインダクタの形状であり、かつ、前記第１及び第２の下地電極の形状がスパイラルインダクタの形状であることを特徴とする請求項１記載の高周波増幅器。

Images