JP6278285B2 - 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置 - Google Patents

半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置 Download PDF

Info

Publication number
JP6278285B2
JP6278285B2 JP2016511928A JP2016511928A JP6278285B2 JP 6278285 B2 JP6278285 B2 JP 6278285B2 JP 2016511928 A JP2016511928 A JP 2016511928A JP 2016511928 A JP2016511928 A JP 2016511928A JP 6278285 B2 JP6278285 B2 JP 6278285B2
Authority
JP
Japan
Prior art keywords
layer
plane
semiconductor light
light emitting
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016511928A
Other languages
English (en)
Other versions
JPWO2015152228A1 (ja
Inventor
川上　養一
養一 川上
充 船戸
充 船戸
研 片岡
研 片岡
真典 山口
真典 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Publication of JPWO2015152228A1 publication Critical patent/JPWO2015152228A1/ja
Application granted granted Critical
Publication of JP6278285B2 publication Critical patent/JP6278285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Discharge Lamps And Accessories Thereof (AREA)

Description

本発明は、半導体発光素子に関し、特に窒化物半導体を含む半導体発光素子に関する。また、本発明は、前記半導体発光素子の製造方法、及び前記半導体発光素子を備えた電子線励起型光源装置及びＬＥＤ素子に関する。
窒化物半導体で構成された半導体発光素子においては、内部電界に起因して発光効率が低下するという課題があり、現在かかる課題への対策が検討されているところである。
ＧａＮやＡｌＧａＮなどの窒化物半導体は、ウルツ鉱型結晶構造（六方晶構造）を有している。図１１は、ＧａＮ結晶の単位格子を模式的に示したものである。なお、ＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１）の結晶は、図１１に示すＧａ原子の少なくとも一部がＡｌやＩｎに置換された状態を示す。
図１２は、ウルツ鉱型結晶構造の面方位を説明するための図である。ウルツ鉱型結晶構造の面方位は、図１２に示すように、四指数表記（六方晶指数）にて、ａ１、ａ２、ａ３及びｃで示される基本ベクトルを用いて表される。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面は「ｃ面」又は（０００１）面と呼ばれる。
従来、窒化物半導体を用いて半導体発光素子は、ｃ面成長によって作製されていた。ここで「ｃ面成長」とは、ｃ面に垂直な方向、すなわちｃ軸に沿ってエピタキシャル成長させることを意味する。
図１１及び図１２に示すように、ｃ軸方向に関しては、Ｇａ原子とＮ原子が非対称的に配置されている。このとき、ＧａＮ層の成長面となるｃ面においては、Ｇａ原子のみを含むＧａ原子面が僅かにプラスに帯電する一方、Ｎ原子のみを含むＮ原子面が僅かにマイナスに帯電し、結果としてｃ軸方向に自発分極が発生する。また、ＧａＮ結晶層上に異種半導体層をヘテロエピタキシャル成長させた場合、両者の格子定数の違いによって、ＧａＮ結晶に圧縮歪や引っ張り歪が生じ、ＧａＮ結晶内でｃ軸方向に圧電分極（ピエゾ分極）が発生する。
活性層は、一般的には量子井戸構造を有している。量子井戸構造を形成するに際しては上記のヘテロエピタキシャル成長が必要となる。よって、ｃ面を成長面として活性層を含む半導体層を成長した場合、量子井戸内に自発分極やピエゾ分極に起因した内部電界がｃ軸方向に発生する。この結果、電子と正孔の再結合確率が下がって発光効率が低下してしまう。
かかる課題を受け、窒化物半導体において内部電界による発光効率の低下を改善する手段として、ｃ面に対して直交する面（無極性面）や、ｃ面に対して傾きを有する面（半極性面）を成長面とする半導体発光素子の開発が検討されている。例えば、特許文献１には、ＧａＮ層の側部ファセット、具体的には｛１−１０１｝結晶面、｛１１−２０｝結晶面、｛１−１００｝結晶面、又は｛１１−２２｝結晶面上に、量子井戸構造体を成長させてなるオプトエレクトロニック構成素子についての開示がある。
なお、本明細書では、ミラー指数を示すカッコ内の数字の直前に付された符号「−」はその指数の反転を示しており、図面内における「バー」と同義である。
特開２００６−７４０５０号公報
図１３は、活性層のエネルギーバンドに対する内部電界の影響を説明するための図である。図１３（ａ）は、ｃ面で成長させた活性層のエネルギーバンド図を模式的に示したものであり、図１３（ｂ）は、無極性面であるｍ面（｛１０−１０｝面）で成長させた活性層のエネルギーバンド図を模式的に示したものである。
なお、図１３では、活性層が、ＡｌＮ層で構成された障壁層と、ＡｌＧａＮ層で構成された発光層とで構成されている場合を例示している。かかる活性層は紫外領域の光を発光する。
光デバイスでは、活性層において電子と正孔が結合し、エネルギーを光として放出することで発光する。ところで、上述したように、ｃ面成長させて活性層を形成すると当該活性層内に内部電界が発生する。電子と正孔は電気的に逆であるため、この内部電界は電子と正孔を空間的に離す方向に係る力として作用する。すなわち、この内部電界の影響を受けて、電子の波動関数１０３と正孔の波動関数１０４が分離され、結合確率が低下してしまう（図１３（ａ）参照）。このことは、伝導帯１０１と価電子帯１０２の形状にも現れている。
これに対し、ｍ面などの非極性面で成長させた活性層によれば、活性層内に内部電界が発生しない。このため、図１３（ｂ）に示すように、電子の波動関数１０３と正孔の波動関数１０４の重なり部分が図１３（ａ）に比べて大きくなり、ｃ面成長時と比較して高い再結合確率を示す。
図１４は、エピタキシャル成長時の成長面をｃ面から傾けたときの、傾き角度と活性層内の内部電界の大きさの関係を示すグラフである。ｃ面に対する成長面の角度とは、ｃ軸に対する成長方向の角度と同義である。なお、活性層はＡｌ0.8Ｇａ0.2Ｎ／ＡｌＮで構成した。また、縦軸が示す内部電界の値を示す正負の符号は、内部電界の向きを示している。
図１４によれば、（０００１）面（ｃ面）成長時における活性層内の内部電界が最も大きく、成長面をｃ面から傾けるに連れ、内部電界の大きさは徐々に小さくなっている。そして、成長面をある角度まで傾けたときに内部電界が０になり、更にそれよりも傾けると、ｃ面成長時と比べて向きの反転した内部電界が発生し始める。傾き角度を更に上昇させると、ある傾き角度まで内部電界の大きさは上昇した後、低下を開始する。そして、成長面をｃ面から９０°傾けたとき、すなわち、｛１０−１０｝面（ｍ面）成長させた場合には、活性層における内部電界は０となる。
このように、ｃ面成長時に活性層内に発生する内部電界に起因して、電子と正孔の再結合確率が低下することから、ｃ面から傾けた面を成長面として活性層を成長させることができれば、内部電界を小さくして前記再結合確率を向上することができる。
特許文献１は、成長基板のｃ面の上層にＧａＮを成長させた後、このＧａＮ上の所定の箇所に酸化シリコン又は窒化シリコンで構成されるマスクを形成した状態で、更にＧａＮをエピタキシャル成長させている。これにより、上述した側部ファセットを有するＧａＮ層が形成されると記載されている。
現在、成長基板のｃ面以外の面（例えば上述したｍ面など）上に、ＧａＮなどの窒化物半導体をエピタキシャル成長させる技術も開発されている。しかし、成長基板のｃ面上で成長させる場合と比較して、転位密度が高い、結晶表面のモフォロジーが悪化する等の課題があり、良好な結晶品質を有する半導体層を形成するまでには至っていない。そこで、特許文献１においても、成長基板のｃ面上にＧａＮ層を成長させ、このＧａＮ層の上層に、ｃ面以外の成長面を有するＧａＮ層を形成した後、かかる成長面上に活性層を成長させている。これは、ｃ面成長時の結晶品質を確保しながらも、内部電界による影響が低減された活性層を有する半導体発光素子を実現する狙いがあると考えられる。
特許文献１において、マスク形成後に再成長させる材料としては、ＧａＮが挙げられている。ＧａＮの吸収端は約３６６ｎｍである。このため、特許文献１に記載の方法で、３６６ｎｍより短波長の光（例えば紫外光）を発光する半導体発光素子を実現しようとした場合、活性層から射出される紫外光がＧａＮで吸収されてしまい、光取り出し効率が極めて低下してしまう。
ＧａＮよりも短波長側に吸収端を有する窒化物半導体として、ＡｌＮが知られている。ＡｌＮの吸収端は約２００ｎｍである。また三元混晶であるＡｌＧａＮや低Ｉｎ組成のＡｌＩｎＧａＮについては、ＡｌとＧａの比率に応じて、その吸収端はＧａＮとＡｌＮの間に位置する。よって、もし、ＡｌＮやＡｌＧａＮを用いて特許文献１に記載の方法でエピタキシャル成長させた場合に、無極性面又は半極性面を成長面とすることができれば、かかる面上に活性層を形成することができるため、発光効率の高い紫外光発光素子が実現できると考えられる。
しかし、本発明者の鋭意研究により、ＧａＮに代えてＡｌＮやＡｌＧａＮを用いた場合には、特許文献１に記載の方法を用いても、ｃ面以外の面を成長面とすることができなかった。この理由として、本発明者は以下のように推定している。
特許文献１に記載の方法は、上面の所定の領域にマスクを形成した状態でＧａＮをエピタキシャル成長させている。これは、マスクによって原料ガスの付着領域を限定することにより、エピタキシャル成長の方向を限定して、ｃ面以外の成長面を実現することを意図したものである。
この方法を採用するに当たっては、マスク上には原料ガスの付着による成長が起きないことが前提となる。つまり、マスク上には成長させずに、マスクで覆われていない露出面上に原料ガスを付着させて選択的に成長させることで、ｃ面とは異なる成長面が実現できる。マスク上に成長が生じないのは、マスクが形成されている領域とマスクが形成されていない領域の間で反応速度に差異が生じるためである。
ここで、ＧａＮに代えてＡｌＮやＡｌＧａＮの原料ガスを供給した場合、Ａｌは反応性が高いため、マスクが形成されていない領域に加えて、マスク上面にも結晶成長が進行してしまう。このため、特許文献１のように、選択成長を利用してｃ面以外の成長面を形成するという方法を採用することができない。
発光効率を向上させる方法としては、ｃ面以外の面に活性層を形成する方法とは別に、活性層の発光層の幅を狭くするという方法がある。図１５は、電子の波動関数と正孔の波動関数の重なり積分の大きさ（以下、「重なり積分値」と呼ぶ。）を、活性層を構成する発光層の幅との関係で規定したグラフである。活性層は、Ａｌ0.8Ｇａ0.2Ｎからなる発光層とＡｌＮからなる障壁層の多周期構造であり、横軸はＡｌ0.8Ｇａ0.2Ｎ層の膜厚に対応する。電子と正孔の再結合確率は、電子の波動関数と正孔の波動関数の重なり積分の大きさに比例する。
図１５によれば、活性層内に内部電界が存在しない場合は、発光層の幅に関係なく高い重なり積分値を示している。これに対し、活性層内に内部電界が存在する場合には、発光層の幅が狭い領域においては、重なり積分値は内部電界がない場合とほぼ同程度の高い値を示しているが、発光層の幅が２．５ｎｍ程度になると内部電界がない場合の１／２程度の重なり積分値を示している。発光層の幅が２．５ｎｍより更に厚くなると、重なり積分値は更に低下する。
図１３を参照して上述したように、内部電界によって、電子の波動関数と正孔の波動関数が引き離される方向に力が働く。従って、発光層を構成するＡｌ0.8Ｇａ0.2Ｎの幅、すなわち膜厚を薄く構成して前記２つの波動関数が離れる余地を抑えておけば、再結合確率が低下する程度を抑制することができる。
ところで、ＬＥＤにおいては、電流密度を上げていくと発光効率が低下するという現象（ドループ現象）が知られており、高出力デバイスを実現するときの障害となっている。この現象の原因は、種々議論があり、現時点では特定できるに至っていないが、発光層中のキャリア密度を下げることでドループ現象の発現が抑制されることが分かっている。
ここで、発光層の幅（膜厚）を拡げれば、発光層内にキャリアが注入できる領域が拡大するため、キャリア密度を低下させることができ、ドループ現象の抑制効果が期待される。しかし、上述したように、活性層内に内部電界が存在する場合には、発光層の幅を拡げると、電子と正孔の再結合確率が低下して発光効率が低下するという課題がある。
以上の課題に鑑み、本発明は、Ａｌを含む窒化物半導体で構成され、ｃ面以外の面を成長面とする活性層を有する半導体発光素子及びその製造方法を実現することを目的とする。また、本発明は、このような半導体発光素子を備えるＬＥＤ素子及び電子線励起型光源装置を実現することを別の目的とする。
本発明に係る半導体発光素子の製造方法は、
成長基板を準備する工程（ａ）、
前記成長基板の上層に、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）よりなる第一層を＜０００１＞方向に成長させる工程（ｂ）、
前記第一層に対して、当該第一層の＜１１−２０＞方向に沿って延伸する溝部を、前記成長基板の面が露出しない深さで形成する工程（ｃ）、
前記工程（ｃ）の後、前記第一層の上層に、Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）よりなる第二層を、少なくとも｛１−１０１｝面を結晶成長面として成長させる工程（ｄ）、
及び、前記第二層の上層に活性層を成長させる工程（ｅ）を有することを特徴とする。
本明細書において、｛１−１０１｝面とは、（１−１０１）面、及びこの（１−１０１）面と結晶学的に等価な面、すなわち（１０−１１）面、（０１−１１）面、（０−１１１）面、（−１１０１）面、及び（−１０１１）面を含む概念である。また、本明細書において、＜１１−２０＞方向とは、［１１−２０］方向、及びこの［１１−２０］方向と結晶学的に等価な方向、すなわち［１−２１０］方向、［−２１１０］方向、［−１−１２０］方向、［−１２−１０］方向、及び［２−１−１０］方向を含む概念である。
本発明者の鋭意研究により、上記工程（ａ）−（ｃ）の実行後に前記第二層を結晶成長させると、＜０００１＞方向に成長させた第一層の上層に、少なくとも｛１−１０１｝面を結晶成長面として結晶成長させることができることを見出した。この内容は、「発明を実施するための形態」の項で後述される。
かかる方法によれば、＜０００１＞方向に成長させたＡｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）よりなる第一層の上層に結晶成長させることで、｛１−１０１｝面を結晶成長面とする第二層を成長させることができる。よって、この面上に活性層を成長させることで、ｃ面成長の高い結晶品質を担保しながらも、ｃ面以外の面上に成長した活性層を有する半導体発光素子が実現できる。これにより、発光層の幅に関わらず、内部電界が抑制された半導体発光素子を実現することができる。
ここで、前記工程（ｄ）は、前記溝部が形成されている領域の上方、及び前記溝部が形成されていない領域の上方に、前記成長基板の主面に対する傾斜面を結晶成長面として前記第二層を成長させる工程であるものとしても構わない。
この方法によれば、溝部が形成されていない領域の上方のみから傾斜面を結晶成長面として第二層を成長させる場合と比較して、第二層の凹凸の周期を狭くすることができる。これにより、光取り出し効率が向上する。また、第二層の膜厚が薄くても傾斜面を結晶成長面として第二層を成長させることができるため、第二層の成長時間を短くすることができ、製造上の効率が向上する。
このように、溝部が形成されていない領域の上方のみならず、溝部が形成されている領域の上方においても、傾斜面を結晶成長面として第二層を成長させることができる理由の一つとしては、第二層にＡｌが含まれることが挙げられる。もし、この第二層をＧａＮで構成しようとすると、横方向成長のモードが発現しやすく、この結果、溝部が形成されている領域からの成長が始まる前に、溝部の内側面及び溝部が形成されていない領域の上面からの成長が優先される。この結果、溝部が形成されている領域の上方において、傾斜面を結晶成長面としてＧａＮを成長させることが困難である。
これに対し、上記のように、第二層をＡｌを含む窒化物層とすることで、横方向成長のモードを発現させにくくすることができるため、溝部が形成されている領域の上面においても結晶成長がしやすくなる。この結果、溝部が形成されている領域の上方、及び溝部が形成されていない領域の上方に、傾斜面を結晶成長面として第二層を成長させることができる。
ここで、前記第一層は、Ａｌ比率が５０％以上、すなわちＡｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０．５≦ｘ１≦１，０≦ｙ１≦１）で構成することができる。また、前記第一層はＡｌＮで構成することもできる。これらの構成とすることで、発光効率の高い短波長の半導体発光素子が実現される。
前記第一層及び前記第二層は、Ｉｎ組成を１％以下とすることができる。
前記第二層をＡｌＮ又はＡｌx2Ｇａ1-x2Ｎ（０＜ｘ２≦１）で構成しても構わない。
また、上記方法において、前記工程（ｄ）の実行後、前記第二層の結晶成長面が｛１−１０１｝面及び｛０００１｝面で構成されていても構わない。
また、上記方法において、前記工程（ｄ）の実行後、前記第二層の結晶成長面が｛１−１０１｝面のみで構成されていても構わない。
本発明者の鋭意研究によれば、工程（ｃ）において形成される溝部の幅（成長基板の面に平行な方向の長さ）、深さ（成長基板の面に直交する方向の長さ）、及び隣接する溝部との間隔を調整することで、前記第二層の成長面として｛０００１｝面を出現させる割合を制御できることを見出した。より具体的には、溝部の幅及び隣接溝部間の間隔を狭くし、深さを深くすることで、｛０００１｝面の出現割合を低下させることができる。
よって、第二層の成長面として、｛０００１｝面を完全に有さずに、｛１−１０１｝面のみとすることも可能であり、かかる第二層の上層に活性層を形成することで、内部電界がほとんど又は全く存在しない半導体発光素子が実現できる。
また、上記方法によれば、｛０００１｝面上に形成された活性層と、｛１−１０１｝面上に形成された活性層の両者を有する半導体発光素子が実現される。これらの活性層は、成長条件や内部電界の大きさの相違により、それぞれの活性層から異なる波長の光が発生させることが可能となる。よって、この方法によれば、複数のピーク波長を有する発光素子を実現することができる。
また、前記工程（ｃ）を、＜１１−２０＞方向に属する異なる２方向以上に延伸する前記溝部を形成する工程としても構わない。
本発明に係る半導体発光素子は、
｛０００１｝面を結晶面とするＡｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）で構成された第一層と、
前記第一層の上層に形成され、Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）で構成された第二層と、
前記第二層の上層に形成された活性層とを有し、
前記第一層が、前記第二層側の面上に＜１１−２０＞方向に沿って延伸する凹部を有し、
前記活性層は、少なくとも一部が前記第二層の｛１−１０１｝面上に形成されていることを特徴とする。
上記半導体発光素子によれば、発光層の幅に関わらず、発光効率の高い短波長光源としての半導体発光素子が実現される。
前記第二層は、前記第一層の上層であって、前記凹部が形成されている領域の上方、及び前記凹部が形成されていない領域の上方において、結晶成長面が前記成長基板の主面に対する傾斜面で構成されているものとしても構わない。
上記構成に加えて、前記第一層がＡｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０．５≦ｘ１≦１，０≦ｙ１≦１）で構成されるものとしても構わない。また、前記第一層がＡｌＮで構成されるものとしても構わない。
上記構成に加えて、前記第二層がＡｌＮで構成されるものとしても構わない。また、前記第二層が、Ａｌx2Ｇａ1-x2Ｎで構成されるものとしても構わない。
上記構成に加えて、前記活性層は、前記第二層の｛１−１０１｝面上及び前記第二層の｛０００１｝面上に形成されているものとしても構わない。かかる構成によれば、発光効率が高く、複数のピーク波長を有する短波長の発光素子を実現することができる。
また、前記活性層は、前記第二層の｛１−１０１｝面上にのみ形成されているものとしても構わない。かかる構成によれば、発光効率が極めて高い短波長の発光素子を実現することができる。
また、本発明に係る電子線励起型光源装置は、
上記いずれかの特徴を有する半導体発光素子と、電子線源とを備え、
前記活性層は、前記電子線源から放出された電子線が入射されることで発光することを特徴とする。
また、本発明に係るＬＥＤ素子は、
上記いずれかの特徴を有する半導体発光素子と、
前記活性層の上層に、ｎ型又はｐ型のいずれか一方の導電型のＡｌx4Ｇａy4Ｉｎ1-x4-y4Ｎ（０＜ｘ４≦１，０≦ｙ４≦１）で構成された第三層と、
前記第二層に対して電気的に接続された第一電極と、
前記第三層に対して電気的に接続された第二電極とを備え、
前記第二層が、前記第三層とは異なる導電型のＡｌx2Ｇａy2Ｉｎ1-x2-y2Ｎで構成されていることを特徴とする。
より具体的には、第二層をｎ型、第三層をｐ型で構成することができる。この場合、第一電極が「ｎ側電極」を構成し、第二電極が「ｐ側電極」を構成する。
本発明によれば、発光効率の高い短波長の半導体発光素子並びに、これを備えたＬＥＤ素子及び電子線励起型光源装置が実現される。
第一実施形態に係る半導体発光素子の構造を模式的に示す断面図である。 半導体発光素子を備える電子線励起型光源装置の構成を模式的に示す図面である。 電子線源の部分を拡大した模式図である。 第一実施形態に係る半導体発光素子の製造方法の一工程における断面図である。 第一実施形態に係る半導体発光素子の製造方法の一工程における断面図である。 第一実施形態に係る半導体発光素子の製造方法の一工程における断面図である。 第一実施形態に係る半導体発光素子の製造方法の一工程における断面図である。 実施例１の素子のＳＥＭ写真である。 実施例２の素子のＳＥＭ写真である。 比較例１の素子のＳＥＭ写真である。 実施例３及び比較例２の各素子のＳＥＭ写真である。 実施例４及び実施例５の各素子のＳＥＭ写真である。 第一実施形態に係る半導体発光素子の製造方法の一工程における断面図である。 第一実施形態に係る半導体発光素子の別構造を模式的に示す断面図である。 半導体発光素子をＬＥＤとして実現したものの模式的な断面図である。 別実施形態の半導体発光素子の製造方法の一工程における上面図である。 ＧａＮ結晶の単位格子を模式的に示した図である。 ウルツ鉱型結晶構造の面方位を説明するための図である。 活性層のエネルギーバンドに対する内部電界の影響を説明するための図である。 エピタキシャル成長時の成長面をｃ面から傾けたときの、傾き角度と内部電界の大きさの関係を示すグラフである。 電子の波動関数と正孔の波動関数の重なり積分の大きさを、発光層の幅との関係で規定したグラフである。
［第一実施形態］
本発明の第一実施形態につき、説明する。
（半導体発光素子の構造）
図１は、第一実施形態に係る半導体発光素子の構造を模式的に示す図面である。半導体発光素子１は、成長基板１１、第一層１３、第二層１５、及び活性層１７を備える。なお、図１は、半導体発光素子１を［０００１］方向及び［１−１００］方向で形成される平面で切断したときの断面図に相当する。図１における奥行き方向は［１１−２０］方向である。
成長基板１１は、例えばサファイア基板で構成され、成長面を（０００１）面（ｃ面）としている。なお、サファイア基板の他には、ＳｉＣなどが利用可能である。
第一層１３は、本実施形態ではＡｌＮ層で構成される。なお、ＡｌＮの他、一般式Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）で規定される窒化物半導体層で構成することができる。なお、この場合、Ｉｎ組成は１％以下とするのが好ましい。また、Ａｌの組成は、発光波長に応じて適宜選択される。
第一層１３は、［１１−２０］方向に沿って延伸する凹部１４を有している。なお、本実施形態では、凹部１４の延伸方向を［１１−２０］方向とするが、延伸方向は、［１１−２０］方向に対して結晶学的に等価な方向、すなわち＜１１−２０＞方向であるものとして構わない。
第二層１５は、本実施形態では、ＡｌＮ層で構成される。なお、ＡｌＮの他、一般式Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）で規定される窒化物半導体層で構成することができる。なお、この場合、Ｉｎ組成は１％以下とするのが好ましい。また、Ａｌの組成は、発光波長に応じて適宜選択される。
第二層１５は、本実施形態では、｛１−１０１｝面に平行な成長面１５ａと、｛０００１｝面に平行な成長面１５ｂを有する。後述する製造方法によって製造することで、このような構成が実現される。
活性層１７は、本実施形態では、Ａｌx3Ｇａ1-x3Ｎ（０＜ｘ３≦１）／ＡｌＮが一周期又は多周期で積層された構成である。一例として、Ａｌ0.8Ｇａ0.2Ｎからなる発光層とＡｌＮからなる障壁層が多周期繰り返されて構成されている。なお、活性層１７の構成は、発光波長に応じて適宜選択される。
活性層１７は、本実施形態では、第二層１５と同様に、｛１−１０１｝面に平行な成長面１７ａと、｛０００１｝面に平行な成長面１７ｂを有する。
図１に開示された本実施形態の構成においては、第二層１５は、第一層１３の上層のうち、凹部１４が形成されている領域の上方、及び凹部１４が形成されていない領域の上方の双方において、｛１−１０１｝面に平行な成長面１５ａを有している。ただし、半導体発光素子１が備える第二層１５は、この構成に限定されるものではない。なお、活性層１７についても、図１に示された構成においては、第二層１５の上層のうち、凹部１４が形成されている領域の上方、及び凹部１４が形成されていない領域の上方の双方において、｛１−１０１｝面に平行な成長面１７ａを有しているが、この構成に限定されるものではない。
（電子線励起型光源装置の構成）
次に、図１に示す半導体発光素子１を、電子線励起型光源装置に利用した場合について説明する。
図２は、図１に示す半導体発光素子１を備える電子線励起型光源装置の構成を模式的に示す図面である。図２（ａ）が側面断面図であり、図２（ｂ）が上面視平面図である。なお、図２（ｂ）では、後述する光透過窓４５を取り外した状態を示している。
電子線励起型光源装置９０は、内部が負圧の状態で密閉された外形が直方体状の真空容器４０を有し、この真空容器４０は、一面に開口を有する容器基体４１と、この容器基体４１の開口に配置されて当該容器基体４１に気密に封着された光透過窓４５とによって構成されている。
図２に示すように、容器基体４１の底壁の内面に、図１に示す半導体発光素子１が、成長基板１１とは反対側、すなわち光取り出し面を構成する活性層１７側が光透過窓４５に離間して対向するよう配置される。そして、半導体発光素子１の周辺領域には、それぞれ矩形の支持基板６１上に矩形の面状の電子線放出部６２が形成されてなる複数（図示の例では２つ）の電子線源６０が、半導体発光素子１を挟んだ位置に配置されている。
図３は、電子線源６０の部分を拡大した模式図である。電子線放出部６２は、多数のカーボンナノチューブが支持基板６１上に支持されることによって形成されており、支持基板６１は板状のベース部６３上に固定されている。また、電子線放出部６２の上方には網状の引き出し電極６５が当該電子線放出部６２に離間して対向するよう配置され、この引き出し電極６５は、電極保持部材６６を介してベース部６３に固定されている。支持基板６１及び引き出し電極６５は、真空容器４０の内部から外部に引き出された導電線（不図示）を介して、真空容器４０の外部に設けられた、電子線放出用電源（不図示）に電気的に接続されている。
図２に示す構成では、各ベース部６３が、容器基体４１における互いに対向する２つの側壁の内面に固定されることにより、電子線源６０の各々が、半導体発光素子１を挟んだ位置において電子線放出部６２が互いに対向するよう配置されている。
電子線励起型光源装置９０においては、電子線源６０と引き出し電極６５との間に電圧が印加されると、電子線放出部６２から引き出し電極６５に向かって電子が放出され、この電子は、半導体発光素子１と電子線源６０との間に印加された加速電圧によって、半導体発光素子１に向かって加速されながら進み、電子線として半導体発光素子１の活性層１７の表面に入射される。これにより、活性層１７の電子が励起され、電子線が入射された表面から紫外線などの光が放射され、光透過窓４５を介して当該真空容器４０の外部に出射される。
本構成によれば、活性層１７が、｛１−１０１｝面に平行な成長面１７ａを有しているため、内部電界の影響が抑制されており、発光効率の高い電子線励起型光源装置が実現される。更に、本実施形態においては、活性層１７が、｛１−１０１｝面に平行な成長面１７ａに加えて｛０００１｝面に平行な成長面１７ｂを有しているため、ピーク波長の異なる複数の光を発光することができるという効果もある。
（製造方法）
半導体発光素子１の製造方法につき、図４Ａ〜図４Ｄの工程断面図を参照しながら説明する。なお、各工程断面図は、図１と同様に、各時点における素子を［０００１］方向及び［１−１００］方向で形成される平面で切断したときの断面図に相当する。
（ステップＳ１）
成長基板１１を準備する（図４Ａ参照）。この成長基板１１としては、一例として（０００１）面を有するサファイア基板を用いることができる。
準備工程として、成長基板１１のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板１１を配置し、処理炉内に流量が例えば１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
本ステップＳ１が工程（ａ）に対応する。
（ステップＳ２）
図４Ｂに示すように、成長基板１１の（０００１）面上に、例えばＡｌＮからなる第一層１３を形成する。具体的な方法の一例としては、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）及びアンモニアを処理炉内に供給する。ＴＭＡとアンモニアの流量比（Ｖ／ＩＩＩ比）を１０以上４０００以下の値とし、成長圧力を１０ｔｏｒｒ以上５００ｔｏｒｒ以下の値とし、供給時間を適宜調整することで、所望の膜厚のＡｌＮが形成される。ここでは、膜厚が６００ｎｍのＡｌＮからなる第一層１３を形成した。
第一層１３として、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）を形成する場合には、ＴＭＡ、アンモニアに加えて、トリメチルガリウム（ＴＭＧ）、及びトリメチルインジウム（ＴＭＩ）を組成に応じた所定の流量で供給すればよい。
第一層１３の厚みは、良好な結晶性が得られる十分な厚さを設定すれば良く、例えば４００ｎｍ以上とすることができる。
本ステップＳ２が工程（ｂ）に対応する。
（ステップＳ３）
図４Ｃに示すように、第一層１３に対して、＜１１−２０＞方向に沿った溝部（凹部）１４を形成する。具体的な方法の一例としては、ステップＳ２まで実行することで得られたウェハを処理炉から取り出し、フォトリソグラフィ法及びリアクティブイオンエッチング法（ＲＩＥ法）によって第一層１３の＜１１−２０＞方向に平行な複数の溝を所定の間隔で形成する。なお、図４Ｃでは、＜１１−２０＞方向と結晶学的に等価な一の方向である［１１−２０］方向に溝部１４を延伸させている。
本ステップＳ３では、溝部１４の底面に成長基板１１が露出しない範囲内の深さで溝部１４を形成するように制御される。好ましくは、溝部１４の底面から成長基板１１までの間に、第一層１３が２００ｎｍ以上の厚みで形成されているのが好ましい。
本ステップＳ３が工程（ｃ）に対応する。
（ステップＳ４）
図４Ｄに示すように、＜１１−２０＞方向に沿った溝部１４が形成された第一層１３の上面に対して、第二層１５を形成する。具体的な方法の一例としては、ステップＳ３の実行完了後のウェハを再びＭＯＣＶＤ装置の炉内に入れ、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてＴＭＡ及びアンモニアを処理炉内に供給する。ＴＭＡとアンモニアの流量比（Ｖ／ＩＩＩ比）を１０以上４０００以下の値とし、成長圧力を１０ｔｏｒｒ以上５００ｔｏｒｒ以下の値とし、供給時間を適宜調整することで、所望の膜厚のＡｌＮが形成される。ここでは、膜厚が３０００ｎｍのＡｌＮからなる第二層１５を形成した。
なお、第二層１５として、Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）を形成する場合には、ＴＭＡ、アンモニアに加えて、ＴＭＧ、及びＴＭＩを組成に応じた所定の流量で供給すればよい。
成長基板１１の上面が露出しない深さを有する溝部１４が形成された第一層１３上に対して結晶を成長させることで、｛１−１０１｝面に平行な成長面１５ａ、及び｛０００１｝面に平行な成長面１５ｂを有する第二層１５を形成することができる。以下、この点につき、実施例及び比較例を参照して説明する。
＜検証１＞
まず、溝部１４の好ましい深さについて、下記の実施例１、実施例２及び比較例１を参照して検証する。
（実施例１） ｃ面サファイア基板で構成された成長基板１１上に、膜厚６００ｎｍのＡｌＮからなる第一層１３を［０００１］方向に成長させた後、［１１−２０］方向に沿った深さ３００ｎｍの溝部１４を形成し、その上層にＡｌＮからなる第二層１５を成長させて実施例１の素子を作製した。実施例１の素子は、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（実施例２） 溝部１４の深さを４００ｎｍとした以外は実施例１と同様の方法で実施例２の素子を作製した。実施例２の素子も、実施例１の素子と同様に、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（比較例１） 溝部１４の深さを６００ｎｍとした以外は実施例１と同様の方法で比較例１の素子を作製した。つまり、比較例１の素子は、成長基板１１の上面が露出するように溝部１４を形成した後、第二層１５を成長させている。
（結果分析） 図５Ａは、実施例１の素子のＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真である。また、図５Ｂは実施例２のＳＥＭ写真であり、図５Ｃは比較例１のＳＥＭ写真である。図５Ａ、図５Ｂ及び図５Ｃの各図において、（ａ）が、［０００１］方向と［１−１００］方向とで形成される平面で各素子を切断したときの断面ＳＥＭ写真であり、（ｂ）が、上面すなわち［１１−２０］方向と［１−１００］方向とで形成される平面から各素子を撮影したＳＥＭ写真である。
図５Ａによれば、実施例１の素子では、第二層１５は、［１−１０１］面に平行な成長面１５ａと、［０００１］面に平行な成長面１５ｂとを有して形成されていることが確認される。また、図５Ｂによれば、実施例２の素子も、第二層１５は、［１−１０１］面に平行な成長面１５ａと、［０００１］面に平行な成長面１５ｂとを有して形成されていることが確認される。
これに対し、図５Ｃによれば、比較例１の素子では、第二層１５は、［１−１０１］面に平行な成長面１５ａが確認できず、［０００１］面に平行な成長面１５ｂのみが確認される。そして、比較例１の素子では、［０００１］方向に進むに連れて、［１１−２０］方向と［１−１００］方向とで形成される平面に平行な方向に拡がりを有して形成されていることが確認される。これは、第二層１５の成長モードが横方向（平面方向）になっていることを示唆するものである。かかる成長モードが発現すると、［１−１０１］面に平行な成長面１５ａを出現させることはできない。
以上により、ステップＳ３において溝部１４を形成する際に、溝部１４の深さを第一層１３の膜厚よりは浅くして、成長基板１１の面を露出させないように溝部１４を形成することで、第二層１５が［０００１］面以外の成長面を有した状態で形成されることが示唆される。
この理由として考えられる点は、比較例１の素子のように成長基板１１の面（すなわちサファイア）が露出した状態で第二層１５（ここではＡｌＮ）を成長させた場合、実施例１及び実施例２の素子のように成長基板１１の面が露出していない状態で第二層１５を成長させた場合と比べて、反応状態が変化して安定した面が形成しにくい成長モードになっていることが考えられる。
図５Ａ（ｂ）、図５Ｂ（ｂ）及び図５Ｃ（ｂ）を参照すれば、比較例１の素子には、溝部（凹部）１４において表面状態が荒れていることが確認される。この理由としては、比較例１の素子では、溝部１４において成長基板１１（サファイア）が露出しているため、かかる領域において、ＡｌＮがエピタキシャル成長できずに多結晶状態で存在しているためであると推察される。
＜検証２＞
次に、溝部１４が延伸する好ましい方向について、下記の実施例３及び比較例２を参照して検証する。
（実施例３） ｃ面サファイア基板で構成された成長基板１１上に、膜厚１０００ｎｍのＡｌＮからなる第一層１３を［０００１］方向に成長させた後、［１１−２０］方向に沿った深さ５００ｎｍの溝部１４を形成し、その上層にＡｌＮからなる第二層１５を成長させて実施例３の素子を作製した。なお、実施例３の素子は、実施例１及び実施例２の各素子と同様に、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（比較例２）
溝部１４の方向を実施例２の素子から９０°回転させた［１−１００］方向とした以外は、実施例３と同様の方法で比較例２の素子を作製とした。比較例２の素子においても、実施例３の素子と同様に、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（結果分析） 図６は、実施例３及び比較例２の各素子のＳＥＭ写真であり、図５Ａ（ａ）と同様に、［０００１］方向と［１−１００］方向とで形成される平面で各素子を切断したときの断面ＳＥＭ写真である。
図６によれば、実施例３の素子では、第二層１５は、［１−１０１］面に平行な成長面１５ａと、［０００１］面に平行な成長面１５ｂとを有して形成されていることが確認される。
これに対し、比較例２の素子では、第二層１５は［０００１］面に平行な成長面１５ｂのみが確認される。比較例２の素子においても、比較例１の素子と同様に、［０００１］方向に進むに連れて、［１１−２０］方向と［１−１００］方向とで形成される平面に平行な方向に拡がりを有して形成されていることが確認される。これは、第二層１５の成長モードが横方向（平面方向）になっていることを示唆するものである。かかる成長モードが発現すると、［０００１］面に対して非平行な成長面を出現させることはできない。
実施例３の素子のように［１１−２０］方向に延伸する溝部１４を形成して第二層１５を成長させると［１−１０１］面に平行な成長面１５ａが得られることに鑑みれば、比較例２の素子のように［１−１００］方向に延伸する溝部１４を形成して第二層１５を成長させると、例えば［１１−２２］面が成長面として得られるとも思える。しかし、比較例２の素子では、このように［０００１］面に対して非平行な成長面は確認されていない。
この結果からは、第二層１５を成長させた際に［０００１］面に対して非平行な成長面を得るためには、結晶との関係で溝部１４の延伸方向が［１１−２０］方向並びにこの方向に対して結晶学的に等価な方向であることが要求されると考えられる。
＜検証３＞
溝部１４の幅（［１−１００］方向に係る長さ）と深さ（［０００１］方向に係る長さ）の関係性について検証する。
（実施例４） ｃ面サファイア基板で構成された成長基板１１上に、膜厚６００ｎｍのＡｌＮからなる第一層１３を［０００１］方向に成長させた後、［１１−２０］方向に沿った深さ４００ｎｍ、幅５μｍの溝部１４を５μｍ間隔で複数形成し、その上層にＡｌＮからなる第二層１５を成長させて実施例４の素子を作製した。実施例４の素子は、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（実施例５） 深さ５００ｎｍ、幅２μｍの溝部１４を２μｍ間隔で複数形成した点を除いては実施例４と同様の方法で実施例５の素子を作製した。実施例５の素子も、実施例４の素子と同様に、溝部１４の深さが第一層１３の膜厚より浅いため、溝部１４を形成した状態でも成長基板１１の面は露出していない。
（結果分析） 図７は、実施例４及び実施例５の各素子のＳＥＭ写真であり、図５Ａ（ａ）と同様に、［０００１］方向と［１−１００］方向とで形成される平面で各素子を切断したときの断面ＳＥＭ写真である。
図７によれば、［１−１０１］面に平行な成長面１５ａと［０００１］面に平行な成長面１５ｂとの面積の割合を比較すると、実施例４に比べて実施例５の方が成長面１５ａの割合が高くなっていることが分かる。つまり、溝部１４の深さを深くし、且つ溝部１４の幅及び間隔を狭くするほど、第二層１５を成長させたときに［１−１０１］面に平行な成長面１５ａの出現割合を高めることができる。
なお、本発明者は、溝部１４の深さと間隔を適宜設定することによって、［０００１］面に平行な成長面１５ｂを有さずに、［１−１０１］面に平行な成長面１５ａのみを有する第二層１５が形成できることを確認した。
＜検証のまとめ＞
以上の検証により、ステップＳ３において、［１１−２０］方向に沿った溝部１４を、成長基板１１の面が露出しない深さで形成した後に、ステップＳ４において第二層１５を成長させることで、［１−１０１］面に平行な成長面１５ａと、［０００１］面に平行な成長面１５ｂとを出現させることができることが分かる。更に、溝部１４の深さ、幅、間隔を適宜調整した状態で第二層１５を成長させることで、［１−１０１］面に平行な成長面１５ａのみを有する第二層１５を形成できる。
なお、上記の検証では、溝部１４を［１１−２０］方向としたが、［１１−２０］方向と結晶学的に等価な方向、すなわち［１−２１０］方向、［−２１１０］方向、［−１−１２０］方向、［−１２−１０］方向、及び［２−１−１０］方向とした場合においても、同じ現象が発現される。
本ステップＳ４が工程（ｄ）に対応する。
なお、ステップＳ４において上述したように、溝部１４の深さ、幅、及び間隔を適宜調整することで、｛１−１０１｝面に平行な成長面１５ａのみを有する第二層１５の形成が可能である（図８Ａ参照）。よって、かかる第二層１５を成長させた後、活性層１７を成長させることで、｛１−１０１｝面に平行な成長面１７ａのみを有する活性層１７を備えた半導体発光素子１を製造することができる（図８Ｂ参照）。図８Ｂの状態の後の工程については、既に上述したため割愛する。
図８Ｂに示す半導体発光素子１によれば、活性層１７は、｛０００１｝面に平行な成長面１７ｂを有さずに、｛１−１０１｝面に平行な成長面１７ａのみを有して構成される。このため、内部電界の影響を全く又はほとんど受けることのない活性層１７を備えた半導体発光素子１が実現されるため、従来よりも発光効率が極めて向上する。特に、紫外領域を含む短波長の高電流駆動用光源として利用した場合においても、高い発光効率が示される。
（ステップＳ５）
｛１−１０１｝面に平行な成長面１５ａ、及び｛０００１｝面に平行な成長面１５ｂを有する第二層１５の上面に、引き続き活性層１７を成長させる（図１参照）。具体的な方法の一例としては、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてＴＭＡ及びアンモニアを処理炉内に膜厚に応じて所定時間供給する工程と、原料ガスとしてＴＭＡ、ＴＭＧ及びアンモニアを処理炉内に膜厚に応じて所定時間供給する工程とを、周期数に応じて所定回数繰り返す。これにより、多周期のＡｌx3Ｇａ1-x3Ｎ（０＜ｘ３≦１）／ＡｌＮからなる活性層１７が形成される。
なお、活性層１７として、Ａｌx3Ｇａy3Ｉｎ1-x3-y3Ｎ（０＜ｘ３≦１，０≦ｙ３≦１）／Ａｌx4Ｇａy4Ｉｎ1-x4-y4Ｎ（０＜ｘ４≦１，０≦ｙ４≦１）を形成する場合には、原料ガスとして、ＴＭＡ、アンモニア、ＴＭＧ、及びＴＭＩを組成に応じた所定の流量で供給すればよい。
ステップＳ４において、｛１−１０１｝面に平行な成長面１５ａ、及び｛０００１｝面に平行な成長面１５ｂを有する第二層１５が形成されているため、この状態で本ステップＳ５においてエピタキシャル成長させることで、｛１−１０１｝面に平行な成長面１７ａ及び｛０００１｝面に平行な成長面１７ｂを有する活性層１７が形成される。
本ステップＳ５が工程（ｅ）に対応する。
（以下のステップ）
半導体発光素子１を電子線励起型光源装置９０として利用する場合には、図２及び図３を参照して上述したように、真空容器４０内の所定の位置に半導体発光素子１を配置し、更に電子線源６０、光透過窓４５を配置することで実現される。
（ＬＥＤ素子の構成及び製造方法）
図１に示す半導体発光素子１は、ＬＥＤ素子として用いることもできる。以下、半導体発光素子１をＬＥＤ素子として利用する場合における構成とその製造方法につき説明する。
図９は、図１に示す半導体発光素子１をＬＥＤとして実現したものの模式的な断面図である。半導体発光素子１をＬＥＤとして実現する場合には、第二層１５を第一導電型（例えばｎ型）の半導体層として構成する。一例として、第二層１５はｎ型Ａｌx2Ｇａ1-X2Ｎ（０＜ｘ２≦１）で構成される。
また、図９に示す半導体発光素子１は、活性層１７の上層に、例えばｐ型Ａｌx4Ｇａ1-X4Ｎ（０＜ｘ４≦１）で構成されたｐ型クラッド層１８と、ｐ型クラッド層１８の上層に形成されたｐ+型ＧａＮで構成されたｐ型コンタクト層１９を備える。そして、ｎ型Ａｌx2Ｇａ1-X2Ｎ（０＜ｘ２≦１）で構成された第二層１５の一部露出面上に、例えばＴｉ／Ａｌで構成されるｎ側電極２５が形成されており、ｐ型コンタクト層１９の上層に例えばＮｉ／Ａｕで構成されるｐ側電極２６が形成されている。そして、ｎ側電極２５及びｐ型電極２６に対して、不図示のボンディングワイヤが施される。この実施形態では、ｐ型クラッド層１８及びｐ型コンタクト層１９が「第三層」に対応し、ｎ側電極２５が「第一電極」に対応し、ｐ側電極２６が「第二電極」に対応する。
図９に示す半導体発光素子１において、ｎ側電極２５とｐ側電極２６の間に電圧が印加されると、活性層１７に電流が流れ、電子と正孔が再結合して所定波長の光が発光する。このとき、本構成によれば、活性層１７が、｛１−１０１｝面に平行な成長面１７ａを有しているため、内部電界の影響が抑制されており、発光効率の高いＬＥＤが実現される。更に、本実施形態においては、活性層１７が、｛１−１０１｝面に平行な成長面１７ａに加えて｛０００１｝面に平行な成長面１７ｂを有しているため、ピーク波長の異なる複数の光を発光することができるという効果もある。
次に、半導体発光素子１をＬＥＤ素子として利用する場合の製造方法につき説明する。
まず、上記と同様にステップＳ１−Ｓ３を実行する。その後、ステップＳ４において、原料ガスとして、アンモニア、ＴＭＡ及びＴＭＧに加えて、ｎ型不純物を構成するためのメチルシランやテトラエチルシランなどを含める。これにより、ｎ型半導体層で構成される第二層１５を形成する。例えば第二層１５としてはｎ型Ａｌx2Ｇａ1-X2Ｎ（０＜ｘ２≦１）で構成することができる。上記と同様の理由により、この第二層１５においても、｛１−１０１｝面に平行な成長面１５ａ、及び｛０００１｝面に平行な成長面１５ｂを有して形成される。
その後、ステップＳ５において活性層１７を成長させた後、原料ガスとして、アンモニア、ＴＭＡ及びＴＭＧに加えて、ｐ型不純物を構成するためのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を含めて更に成長させる。これにより、図９に示すように、活性層１７の上層にｐ型Ａｌx4Ｇａ1-X4Ｎ（０＜ｘ４≦１）で構成されたｐ型クラッド層１８が形成される。更に、原料ガスの流量を変更して、ｐ+型ＧａＮで構成されたｐ型コンタクト層１９を形成する。
次に、ＩＣＰエッチングにより、一部領域におけるｐ型コンタクト層１９、ｐ型クラッド層１８、及び活性層１７の積層体を削ってｎ型半導体層で構成される第二層１５の一部上面を露出させる。そして、露出した第二層１５の上層に例えばＴｉ／Ａｌで構成されるｎ側電極２５を、ｐ型コンタクト層１９の上層に例えばＮｉ／Ａｕで構成されるｐ側電極２６をそれぞれ形成する。そして、各素子同士を例えばレーザダイシング装置によって分離し、電極に対してワイヤボンディングを行う。
［別実施形態］
本発明の別実施形態につき、説明する。
〈１〉 第一実施形態では、ステップＳ３において、第一層１３の＜１１−２０＞方向に平行な溝部１４を形成するものとして説明した。特に、実施例及び比較例では、溝部１４の延伸方向を［１１−２０］方向として説明した。
しかしながら、この溝部１４の延伸方向を、＜１１−２０＞方向、すなわち［１１−２０］方向及びこの［１１−２０］方向に結晶学的に等価な方向とすることで、同じ原理によって上記の効果が実現される。
図１０は、別実施形態の半導体発光素子１の製造方法の一工程における上面図であり、ステップＳ３の実行後の素子を、［０００１］面から見たときの状態を模式的に示したものである。このように、例えば図１０に示すように、ステップＳ３において、＜１１−２０方向＞と等価で異なる３方向、すなわち［１１−２０］方向（又は［−１−１２０］方向）、［１−２１０］方向（又は［−１２−１０］方向）、及び［−２１１０］方向（又は［２−１−１０］方向）に延伸する溝部１４を形成しても構わない。なお、溝部１４の本数は適宜設定される。
〈２〉 「発明が解決しようとする課題」の項で上述したように、Ａｌは反応性が高い性質を有している。このため、特許文献１に記載の方法で製造した場合、ＧａＮであればｃ面（０００１）面以外の面を成長面とすることができるが、ＡｌＮやＡｌＧａＮではそのような成長面は得られない。
これに対し、実施例の各素子は、第一層１３及び第二層１５をいずれもＡｌＮで構成したが、｛１−１０１｝面に平行な成長面１５ａを有して第二層１５を成長させることができた。このことは、反応性の高いＡｌを高組成で含む窒化物半導体層においても、本方法によれば、｛１−１０１｝面に平行な成長面１５ａを有して成長させることができることを示唆するものである。つまり、第二層１５としては、ＡｌＮの他、ＡｌＧａＮやＡｌＩｎＧａＮで構成しても、同様の効果が実現される。第一層１３においても同様である。
〈３〉 半導体発光素子１を用いたアプリケーションとして、ＬＥＤ及び電子線励起型光源装置を上述したが、半導体発光素子１の利用態様はこれらに限定されるものではない。また、各図面に示した構成は、あくまで一例であり、本発明はこれらの図面に示される構造に限定されるべきものではない。
１ ： 半導体発光素子
１１ ： 成長基板
１３ ： 第一層
１４ ： 凹部（溝部）
１５ ： 第二層
１５ａ ： ｛１−１０１｝面に平行な第二層の成長面
１５ｂ ： ｛０００１｝面に平行な第二層の成長面
１７ ： 活性層
１７ａ ： ｛１−１０１｝面に平行な活性層の成長面
１７ｂ ： ｛０００１｝面に平行な活性層の成長面
１８ ： ｐ型クラッド層
１９ ： ｐ型コンタクト層
２５ ： ｎ側電極
２６ ： ｐ側電極
４０ ： 真空容器
４１ ： 容器基体
４５ ： 光透過窓
６０ ： 電子線源
６１ ： 支持基板
６２ ： 電子線放出部
６３ ： ベース部
６５ ： 引き出し電極
６６ ： 電極保持部材
９０ ： 電子線励起型光源装置
１０１ ： 伝導帯
１０２ ： 価電子帯
１０３ ： 電子の波動関数
１０４ ： 正孔の波動関数

Claims (19)

  1. 成長基板を準備する工程（ａ）、
    前記成長基板の上層に、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）よりなる第一層を＜０００１＞方向に成長させる工程（ｂ）、
    前記第一層に対して、当該第一層の＜１１−２０＞方向に沿って延伸する溝部を、前記成長基板の面が露出しない深さで形成する工程（ｃ）、
    前記工程（ｃ）の後、前記第一層の上層にＡｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）よりなる第二層を、少なくとも｛１−１０１｝面を結晶成長面として成長させる工程（ｄ）、
    及び、前記第二層の上層に活性層を成長させる工程（ｅ）を有することを特徴とする半導体発光素子の製造方法。
  2. 前記工程（ｄ）は、前記溝部が形成されている領域の上方、及び前記溝部が形成されていない領域の上方に、前記成長基板の主面に対する傾斜面を結晶成長面として前記第二層を成長させる工程であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記第一層が、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０．５≦ｘ１≦１，０≦ｙ１≦１）で構成されることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
  4. 前記第一層が、ＡｌＮで構成されることを特徴とする請求項３に記載の半導体発光素子の製造方法。
  5. 前記第二層が、ＡｌＮで構成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
  6. 前記第二層が、Ａｌx2Ｇａ1-x2Ｎで構成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
  7. 前記工程（ｄ）の実行後、前記第二層の結晶成長面が｛１−１０１｝面及び｛０００１｝面で構成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体発光素子の製造方法。
  8. 前記工程（ｄ）の実行後、前記第二層の結晶成長面が｛１−１０１｝面のみで構成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体発光素子の製造方法。
  9. 前記工程（ｃ）は、＜１１−２０＞方向に属する異なる２方向以上に延伸する前記溝部を形成する工程であることを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子の製造方法。
  10. ｛０００１｝面を結晶面とするＡｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）で構成された第一層と、
    前記第一層の上層に形成され、Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）で構成された第二層と、
    前記第二層の上層に形成された活性層とを有し、
    前記第一層が、前記第二層側の面上に＜１１−２０＞方向に沿って延伸する凹部を有し、
    前記活性層は、少なくとも一部が前記第二層の｛１−１０１｝面上に形成されていることを特徴とする半導体発光素子。
  11. 成長基板を有し、
    前記第一層は、前記成長基板の上層に形成され、
    前記第二層は、前記第一層の上層であって、前記凹部が形成されている領域の上方、及び前記凹部が形成されていない領域の上方において、結晶成長面が前記成長基板の主面に対する傾斜面で構成されることを特徴とする請求項１０に記載の半導体発光素子。
  12. 前記第一層が、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０．５≦ｘ１≦１，０≦ｙ１≦１）で構成されることを特徴とする請求項１０又は１１に記載の半導体発光素子。
  13. 前記第一層が、ＡｌＮで構成されることを特徴とする請求項１０又は１１に記載の半導体発光素子。
  14. 前記第二層が、ＡｌＮで構成されることを特徴とする請求項１０〜１３のいずれか１項に記載の半導体発光素子。
  15. 前記第二層が、Ａｌx2Ｇａ1-x2Ｎで構成されることを特徴とする請求項１０〜１３のいずれか１項に記載の半導体発光素子。
  16. 前記活性層は、前記第二層の｛１−１０１｝面上及び前記第二層の｛０００１｝面上に形成されていることを特徴とする請求項１０〜１５のいずれか１項に記載の半導体発光素子。
  17. 前記活性層は、前記第二層の｛１−１０１｝面上にのみ形成されていることを特徴とする請求項１０〜１５のいずれか１項に記載の半導体発光素子。
  18. 請求項１０〜１７のいずれか１項に記載の半導体発光素子と、電子線源とを備え、
    前記活性層は、前記電子線源から放出された電子線が入射されることで発光することを特徴とする電子線励起型光源装置。
  19. 請求項１０〜１７のいずれか１項に記載の半導体発光素子と、
    前記活性層の上層に、ｎ型又はｐ型のいずれか一方の導電型のＡｌx4Ｇａy4Ｉｎ1-x4-y4Ｎ（０＜ｘ４≦１，０≦ｙ４≦１）で構成された第三層と、
    前記第二層に対して電気的に接続された第一電極と、
    前記第三層に対して電気的に接続された第二電極とを備え、
    前記第二層が、前記第三層とは異なる導電型のＡｌx2Ｇａy2Ｉｎ1-x2-y2Ｎで構成されていることを特徴とするＬＥＤ素子。
JP2016511928A 2014-03-31 2015-03-31 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置 Active JP6278285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014074165 2014-03-31
JP2014074165 2014-03-31
PCT/JP2015/060101 WO2015152228A1 (ja) 2014-03-31 2015-03-31 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置

Publications (2)

Publication Number Publication Date
JPWO2015152228A1 JPWO2015152228A1 (ja) 2017-04-13
JP6278285B2 true JP6278285B2 (ja) 2018-02-14

Family

ID=54240548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511928A Active JP6278285B2 (ja) 2014-03-31 2015-03-31 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置

Country Status (3)

Country Link
US (1) US20170110630A1 (ja)
JP (1) JP6278285B2 (ja)
WO (1) WO2015152228A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6966063B2 (ja) * 2016-02-26 2021-11-10 国立研究開発法人理化学研究所 結晶基板、紫外発光素子およびそれらの製造方法
JP6927481B2 (ja) * 2016-07-07 2021-09-01 国立大学法人京都大学 Ｌｅｄ素子
TWI719262B (zh) * 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
WO2018088441A1 (ja) * 2016-11-08 2018-05-17 旭化成株式会社 窒化物半導体基板とその製造方法
JP7000062B2 (ja) * 2017-07-31 2022-01-19 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物エピタキシャル基板、電子線励起型発光エピタキシャル基板及びそれらの製造方法、並びに電子線励起型発光装置
JP6927518B2 (ja) * 2017-08-10 2021-09-01 国立大学法人京都大学 半導体発光素子
FR3077680B1 (fr) * 2018-02-07 2020-02-28 Aledia Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
KR101067823B1 (ko) * 2006-10-18 2011-09-27 니텍 인코포레이티드 자외선 발광 디바이스 및 이를 제조하기 위한 방법
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
US9142714B2 (en) * 2008-10-09 2015-09-22 Nitek, Inc. High power ultraviolet light emitting diode with superlattice
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
JP5627871B2 (ja) * 2009-10-30 2014-11-19 フューチャー ライト リミテッド ライアビリティ カンパニー 半導体素子およびその製造方法
JP5458874B2 (ja) * 2009-12-25 2014-04-02 日亜化学工業株式会社 窒化物半導体の成長方法
JP2011146637A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子を作製する方法、及び、窒化ガリウム単結晶基板
JP5307100B2 (ja) * 2010-09-24 2013-10-02 日本電信電話株式会社 半導体発光素子
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子

Also Published As

Publication number Publication date
US20170110630A1 (en) 2017-04-20
WO2015152228A1 (ja) 2015-10-08
JPWO2015152228A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6278285B2 (ja) 半導体発光素子、半導体発光素子の製造方法、ｌｅｄ素子、電子線励起型光源装置
JP4475358B1 (ja) ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ
JP5050574B2 (ja) Ｉｉｉ族窒化物系半導体発光素子
US8835902B2 (en) Nano-structured light-emitting devices
US20090146160A1 (en) Gallium nitride semiconductor light emitting element
US8228963B2 (en) Gallium nitride-based semiconductor optical device, method of fabricating gallium nitride-based semiconductor optical device, and epitaxial wafer
US20140103292A1 (en) Gallium nitride-based compound semiconductor light-emitting device and light source apparatus using the device
JP5861947B2 (ja) 半導体発光素子及びその製造方法
JP2003234545A (ja) 半導体発光素子
JP2008288397A (ja) 半導体発光装置
JP6128138B2 (ja) 半導体発光素子
JP5182407B2 (ja) ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
WO2017077917A1 (ja) 半導体発光素子及びその製造方法
JP2007134741A (ja) 窒化物半導体構造とその製造方法および発光素子
WO2006106928A1 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5375392B2 (ja) 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP2007324421A (ja) 窒化物半導体素子
JP6927481B2 (ja) Ｌｅｄ素子
JP2019212904A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
TW201419580A (zh) 具有高亮度的氮化物發光裝置及其製造方法
JP2019036608A (ja) 半導体発光素子
JP7284648B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180104

R150 Certificate of patent or registration of utility model

Ref document number: 6278285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250