JP6274784B2 - 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 - Google Patents

電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 Download PDF

Info

Publication number
JP6274784B2
JP6274784B2 JP2013174778A JP2013174778A JP6274784B2 JP 6274784 B2 JP6274784 B2 JP 6274784B2 JP 2013174778 A JP2013174778 A JP 2013174778A JP 2013174778 A JP2013174778 A JP 2013174778A JP 6274784 B2 JP6274784 B2 JP 6274784B2
Authority
JP
Japan
Prior art keywords
electronic device
resin layer
resin
device package
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013174778A
Other languages
English (en)
Other versions
JP2015043378A (ja
Inventor
豊田　英志
英志 豊田
豪士 志賀
豪士 志賀
石坂　剛
剛 石坂
祐作 清水
祐作 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013174778A priority Critical patent/JP6274784B2/ja
Priority to CN201480046689.XA priority patent/CN105493270A/zh
Priority to SG11201601421QA priority patent/SG11201601421QA/en
Priority to PCT/JP2014/069223 priority patent/WO2015029642A1/ja
Priority to TW103129208A priority patent/TW201509659A/zh
Publication of JP2015043378A publication Critical patent/JP2015043378A/ja
Application granted granted Critical
Publication of JP6274784B2 publication Critical patent/JP6274784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

本発明は、電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法に関する。
従来、電子デバイスパッケージの製造方法として、基板などに固定された１又は複数の電子デバイスを封止樹脂で封止するという方法が知られている。このような封止樹脂として、例えば、熱硬化性樹脂シートが知られている（例えば、特許文献１参照）。
特開２００６−１９７１４号公報
電子デバイスパッケージに各種情報（例えば、製品番号等の文字情報や、２次元コード等の図形情報）を付与するために、電子デバイスパッケージにレーザーマーキングすることがある。しかしながら、一般に、熱硬化性樹脂シートはフィラーを多く含有しているため、レーザー照射により気化する着色剤（カーボンブラック、染料など）の量が少ない。また、フィラー高充填のため、レーザー照射により熱硬化性樹脂シートを深く彫ることが難しい。このような理由から、熱硬化性樹脂シートにおいて高コントラストを得ることは難しく、視認性に優れたマークを熱硬化性樹脂シートに形成することは難しい。
本発明は前記課題を解決し、レーザーマーキングによって視認性に優れたマークを形成できる電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法を提供することを目的とする。
本発明は、第１の樹脂層及び第２の樹脂層を備え、前記第１の樹脂層をレーザーマーキングした後のマーキング部と前記マーキング部以外とのコントラストが２０％以上である電子デバイス封止用樹脂シートに関する。
本発明の電子デバイス封止用樹脂シートは、マーキング部と非マーキング部とのコントラストが２０％以上である第１の樹脂層を備える。このため、第１の樹脂層へのレーザーマーキングによって、視認性に優れたマークを形成できる。
本発明の電子デバイス封止用樹脂シートは、第２の樹脂層のコントラストを高める必要がないので、第２の樹脂層にフィラーを高充填できる。よって、電子デバイスパッケージの反りを低減することが可能である。
前記第１の樹脂層中のフィラーの含有量が７６体積％以下であることが好ましい。７６体積％以下であると、高いコントラストが得られる。
前記第１の樹脂層はカーボンブラックを含み、前記第１の樹脂層中の前記カーボンブラックの含有量が０．１〜２重量％であることが好ましい。前記範囲内であると、良好なコントラストが得られる。

前記第１の樹脂層は染料を含み、前記第１の樹脂層中の前記染料の含有量が０．１〜２重量％であることが好ましい。前記範囲内であると、良好なコントラストが得られる。
前記第２の樹脂層は混練により得られることが好ましい。これにより、溶剤を使用せずに第２の樹脂層を作製できるので、溶剤の揮発による樹脂シート表面の変形を防止できる。
本発明はまた、前記電子デバイス封止用樹脂シートで電子デバイスを封止する工程を含む電子デバイスパッケージの製造方法に関する。
前記電子デバイスパッケージの製造方法は、前記電子デバイスを封止した後、前記第１の樹脂層にレーザーマーキングを行う工程を含むことが好ましい。
実施形態１の樹脂シートの断面模式図である。 電子デバイスが搭載された基板の断面模式図である。 実施形態１の樹脂シートで電子デバイスを封止した様子を模式的に示す図である。 電子デバイスパッケージをダイシングした様子を模式的に示す図である。 チップ状の電子デバイスパッケージを基板に実装した様子を模式的に示す図である。 粘着シートに電子デバイスを固定した様子を模式的に示す図である。 樹脂シートで電子デバイスを封止した様子を模式的に示す図である。 封止体から粘着シートを剥離した様子を模式的に示す図である。 研削した後の封止体の断面を模式的に示す図である。 封止体に再配線とバンプを形成した様子を模式的に示す図である。 封止体をダイシングした様子を模式的に示す図である。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
［実施形態１］
図１は、実施形態１の樹脂シート１１の断面模式図である。樹脂シート１１は、第１の樹脂層１と第２の樹脂層２とを積層した構造である。なお、樹脂シート１１の両面には、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどの支持体が設けられていてもよい。樹脂シート１１からの剥離を容易に行うために、支持体には離型処理が施されていてもよい。
第１の樹脂層１は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上である。コントラストの下限値は、２５％であることが好ましく、３０％以上であることが好ましい。また、コントラストは、大きければ大きいほど好ましいが、上限値としては、例えば、６０％、１００％、１５０％、２００％、２５０％等を挙げることができる。第１の樹脂層１は、レーザーマーキングした後のマーキング部とマーキング部以外とのコントラストが２０％以上であり、優れたコントラストを有するため、レーザーマーキングにより付与された各種情報（例えば、文字情報や図形情報）の視認性が良好である。
コントラストは、キーエンス(株)製ＣＶ-５０００によって第１の樹脂層１のマーキング部とマーキング部以外の箇所（非マーキング部）との明度を測定した後、以下の計算式によって求められる。
［（マーキング部の明度−非マーキング部の明度）／マーキング部の明度］×１００（％）
レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。
レーザーマーキングを行う際のレーザーの照射条件としては、マーキング部とマーキング部以外とのコントラストや加工深さ等を考慮として適宜設定することができ、例えば、レーザーマーキング装置：商品名「ＭＤ−Ｓ９９００」、キーエンス社製を用いた場合は、以下の範囲内とすることができる。
（レーザー照射条件）
波長：５３２ｎｍ
強度：１．０Ｗ
スキャンスピード：７００ｍｍ／ｓｅｃ
Ｑスイッチ周波数：６４ｋＨｚ
第１の樹脂層１のエッチング率（マーキング部の彫り深さ）は、好ましくは８０％以上、より好ましくは１００％以上である。８０％以上であると、マーキング部と非マーキング部の明度に明確な差があり、良好なコントラストが得られる。第１の樹脂層１のエッチング率は、好ましくは１０００％以下、より好ましくは８００％以下である。１０００％以下であると、マーキング部が精細となり，良好なコントラストが得られる。
エッチング率は実施例に記載の方法で測定できる。
第１の樹脂層１は、フィラーを含んでいてもよく、含んでいなくともよい。
フィラーとしては特に限定されないが、無機充填材が好ましい。無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、溶融シリカが好ましく、球状溶融シリカがより好ましい。
フィラーの平均粒径は、好ましくは０．１μｍ以上、より好ましくは０．４μｍ以上である。０．１μｍ以上であると、樹脂シートの可撓性、柔軟性を得易い。フィラーの平均粒径は、好ましくは４０μｍ以下、より好ましくは３０μｍ以下である。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
コントラストを高められるという点から、第１の樹脂層１中のフィラーの含有量は少ないほど好ましい。第１の樹脂層１中のフィラーの含有量は好ましくは７６体積％以下であり、より好ましくは７０体積％以下である。７６体積％以下であると、高いコントラストが得られる。第１の樹脂層１中のフィラーの含有量はさらに好ましくは０体積％である。０体積％であると、レーザーにより第１の樹脂層１に貫通孔を容易に形成できる。
フィラーの含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第１の樹脂層１中のシリカの含有量は、８６重量％以下が好ましく、８３重量％以下がより好ましい。
第１の樹脂層１は、カーボンブラックを含むことが好ましい。これにより、コントラストを高められる。
第１の樹脂層１中のカーボンブラックの含有量は、０．１重量％以上が好ましい。０．１重量％以上であると、良好なコントラストが得られる。第１の樹脂層１中のカーボンブラックの含有量は、２重量％以下が好ましい。２重量％以下であると、流動性が良好で成型し易い。
第１の樹脂層１は、染料を含むことが好ましい。これにより、コントラストを高められる。
染料としては、ブラック系染料、シアン系染料、マゼンダ系染料、イエロー系染料などが挙げられる。
ブラック系染料としては、Ｃ．Ｉ．ソルベントブラック３、同７、同２２、同２７、同２９、同３４、同４３、同７０、Ｃ．Ｉ．ダイレクトブラック１７、同１９、同２２、同３２、同３８、同５１、同７１、Ｃ．Ｉ．アシッドブラック１、同２、同２４、同２６、同３１、同４８、同５２、同１０７、同１０９、同１１０、同１１９、同１５４Ｃ．Ｉ．ディスパーズブラック１、同３、同１０、同２４などが挙げられる。シアン系染料としては、Ｃ．Ｉ．ソルベントブルー２５、同３６、同６０、同７０、同９３、同９５、Ｃ．Ｉ．アシッドブルー６、同４５などが挙げられる。マゼンダ系染料としては、Ｃ．Ｉ．ソルベントレッド１、同３、同８、同２３、同２４、同２５、同２７、同３０、同４９、同５２、同５８、同６３、同８１、同８２、同８３、同８４、同１００、同１０９、同１１１、同１２１、同１２２；Ｃ．Ｉ．ディスパースレッド９；Ｃ．Ｉ．ソルベントバイオレット８、同１３、同１４、同２１、同２７；Ｃ．Ｉ．ディスパースバイオレット１；Ｃ．Ｉ．ベーシックレッド１、同２、同９、同１２、同１３、同１４、同１５、同１７、同１８、同２２、同２３、同２４、同２７、同２９、同３２、同３４、同３５、同３６、同３７、同３８、同３９、同４０；Ｃ．Ｉ．ベーシックバイオレット１、同３、同７、同１０、同１４、同１５、同２１、同２５、同２６、同２７、同２８などが挙げられる。イエロー系染料としては、Ｃ．Ｉ．ソルベントイエロー１９、同４４、同７７、同７９、同８１、同８２、同９３、同９８、同１０３、同１０４、同１１２、同１６２などが挙げられる。
第１の樹脂層１中の染料の含有量は、０．１重量％以上が好ましい。０．１重量％以上であると、良好なコントラストが得られる。第１の樹脂層１中の染料の含有量は、２重量％以下が好ましい。２重量％以下であると、流動性が良好で成型し易い。
第１の樹脂層１は、エポキシ樹脂を含むことが好ましい。
エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
第１の樹脂層１は、フェノール樹脂を含むことが好ましい。
フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
第１の樹脂層１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、９重量％以上が好ましい。９重量％以上であると、良好な硬化物強度が得られる。第１の樹脂層１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、９０重量％以下が好ましい。９０重量％以下であると、吸湿性を低く抑えることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
第１の樹脂層１は、熱可塑性樹脂を含むことが好ましい。
熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体、メチルメタクリレート−ブタジエン−スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
第１の樹脂層１中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。第１の樹脂層１中の熱可塑性樹脂の含有量は、１６重量％以下が好ましい。１６重量％以下であると、硬化後の接着性が良好となり、信頼性が向上する。
第１の樹脂層１は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
第１の樹脂層１は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤を適宜含有してよい。
第１の樹脂層１は一般的な製法で作製できる。例えば、前記各成分を溶媒（例えば、メチルエチルケトン、酢酸エチルなど）に溶解ないし分散させて塗布液を調製し、塗布液を基材セパレータ上に塗布した後、塗布膜を乾燥させる。これにより、第１の樹脂層１を作製できる。
第２の樹脂層２の厚みを大きくできるという点から、第１の樹脂層１の厚みは小さいほど好ましい。第１の樹脂層１の厚みは好ましくは１００μｍ以下、より好ましくは３０μｍ以下である。３０μｍ以下であると、低い出力で貫通孔を形成し易く，良好なコントラストが得られる。また、第１の樹脂層１の厚みの下限は特に限定されないが、例えば５μｍ以上である。
第２の樹脂層２のエッチング率は、好ましくは２％以上である。２％以上であると、第１の樹脂層１と第２の樹脂層２の界面に凹凸がある場合でも，第２の樹脂層２まで貫通孔を形成することができ、良好なコントラストが得られる。
第２の樹脂層２のエッチング率は、好ましくは２０％以下、より好ましくは１０％以下である。２０％以下であると、マーキングが精細になり良好なコントラストが得られる。
第２の樹脂層２は、エポキシ樹脂を含むことが好ましい。エポキシ樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２は、フェノール樹脂を含むことが好ましい。フェノール樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２重量％以上が好ましい。２重量％以上であると、充分な硬化物強度が得られる。第２の樹脂層２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましい。２０重量％以下であると、硬化物の線膨張係数を小さくでき、また低吸湿化できる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
第２の樹脂層２は、熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、第１の樹脂層１で説明したものを好適に使用できる。
第２の樹脂層２中の熱可塑性樹脂の含有量は、０．５重量％以上が好ましい。０．５重量％以上であると、良好な可とう性が得られる。第２の樹脂層２中の熱可塑性樹脂の含有量は、２０重量％以下が好ましい。２０重量％以下であると、良好な流動性が得られる。
第２の樹脂層２は、フィラーを含むことが好ましい。フィラーとしては、第１の樹脂層１で説明したものを好適に使用できる。なかでも、第２の樹脂層２に白色を付与できるという理由から、シリカが好ましい。第２の樹脂層２が白色を呈していると、レーザーにより第１の樹脂層１に貫通孔を形成した際に、マークを視認し易い。
フィラーは、シランカップリング剤により処理（前処理）されたものが好ましい。これにより、樹脂との濡れ性を向上でき、フィラーの分散性を高めることができる。
シランカップリング剤は、分子中に加水分解性基及び有機官能基を有する化合物である。
加水分解性基としては、例えば、メトキシ基、エトキシ基などの炭素数１〜６のアルコキシ基、アセトキシ基、２−メトキシエトキシ基等が挙げられる。なかでも、加水分解によって生じるアルコールなどの揮発成分を除去し易いという理由から、メトキシ基が好ましい。
有機官能基としては、ビニル基、エポキシ基、スチリル基、メタクリル基、アクリル基、アミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基などが挙げられる。なかでも、エポキシ樹脂、フェノール樹脂と反応し易いという理由から、エポキシ基が好ましい。
シランカップリング剤としては、例えば、ビニルトリメトキシシラン、ビニルトリエトキシシランなどのビニル基含有シランカップリング剤；２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、３−グリシドキシプロピルトリエトキシシランなどのエポキシ基含有シランカップリング剤；ｐ−スチリルトリメトキシシランなどのスチリル基含有シランカップリング剤；３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリエトキシシランなどのメタクリル基含有シランカップリング剤；３−アクリロキシプロピルトリメトキシシランなどのアクリル基含有シランカップリング剤；Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチル−ブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、Ｎ−（ビニルベンジル）−２−アミノエチル−３−アミノプロピルトリメトキシシランなどのアミノ基含有シランカップリング剤；３−ウレイドプロピルトリエトキシシランなどのウレイド基含有シランカップリング剤；３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルトリメトキシシランなどのメルカプト基含有シランカップリング剤；ビス（トリエトキシシリルプロピル）テトラスルフィドなどのスルフィド基含有シランカップリング剤；３−イソシアネートプロピルトリエトキシシランなどのイソシアネート基含有シランカップリング剤などが挙げられる。
シランカップリング剤によりフィラーを処理する方法としては特に限定されず、溶媒中でフィラーとシランカップリング剤を混合する湿式法、気相中でフィラーとシランカップリング剤を処理させる乾式法などが挙げられる。
シランカップリング剤の処理量は特に限定されないが、未処理のフィラー１００重量部に対して、シランカップリング剤を０．１〜１重量部処理することが好ましい。
第２の樹脂層２中のフィラーの含有量は、好ましくは５５体積％以上であり、より好ましくは６０体積％以上である。５５体積％以上であると、線膨張係数を低く設計できる。一方、フィラーの含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、柔軟性、流動性、接着性が良好に得られる。
フィラーの含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第２の樹脂層２中のシリカの含有量は、７３重量％以上が好ましく、７６重量％以上がより好ましい。第２の樹脂層２中のシリカの含有量は、９５重量％以下が好ましく、９３重量％以下がより好ましい。
アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
すなわち、第２の樹脂層２中のアルミナの含有量は、８２重量％以上が好ましく、８５重量％以上がより好ましい。第２の樹脂層２中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
第２の樹脂層２は、硬化促進剤を含むことが好ましい。硬化促進剤としては、第１の樹脂層１で説明したものを好適に使用できる。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
第２の樹脂層２は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、難燃剤成分、シランカップリング剤、カーボンブラック、染料などを適宜含有してよい。
難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
第２の樹脂層２中のカーボンブラック及び染料の合計含有量は、少ないほど好ましく、具体的には０重量％が好ましい。
第２の樹脂層２の製造方法は特に限定されない。しかしながら、第２の樹脂層２を溶剤塗工により作製すると、第２の樹脂層２に残存する溶剤が、樹脂シート１１を熱硬化させる際に揮発し、第２の樹脂層２と第１の樹脂層１との間にガスが入り込み、樹脂シート１１の厚みの均一性が低下したり、樹脂シート１１の表面がわずかに変形しマークを視認しづらくなることがある。
よって、第２の樹脂層２の製造方法はとしては、前記各成分（例えば、エポキシ樹脂、フェノール樹脂、熱可塑性樹脂、フィラー及び硬化促進剤）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに第２の樹脂層２を作製できるので、前記の問題を払拭できる。なお、第１の樹脂層１からのガスの発生もあり得るが、通常、第１の樹脂層１の厚みは第２の樹脂層２に比べて薄いため、第１の樹脂層１からのガスは問題とならない。
具体的には、エポキシ樹脂、フェノール樹脂、熱可塑性樹脂、フィラー及び硬化促進剤をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１〜３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０−４〜０．１ｋｇ／ｃｍ２である。
溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
第２の樹脂層２の厚みは特に限定されないが、好ましくは１００μｍ以上、より好ましくは１５０μｍ以上、さらに好ましくは２００μｍ以上である。２００μｍ以上であると、レーザーが電子デバイスに及ぼす悪影響を低減できる。また、第２の樹脂層２の厚みは特に限定されないが、好ましくは１０００μｍ以下、より好ましくは８００μｍ以下である。１０００μｍ以下であると、一般的な電子デバイスを良好に封止できる。
第１の樹脂層１の厚み／第２の樹脂層２の厚み（第１の樹脂層１の厚みの第２の樹脂層２の厚みに対する比）が、好ましくは１／４以下であり、より好ましくは１／６以下である。１／４以下であると、レーザーが電子デバイスに及ぼす悪影響を低減できる。第１の樹脂層１の厚み／第２の樹脂層２の厚みの下限は特に限定されず、例えば１／４０以上である。
なお、図１では、第１の樹脂層１が単層である場合を示しているが、第１の樹脂層１はこれに限定されず、複層であってもよい。また、図１では、第２の樹脂層２が単層である場合を示しているが、第２の樹脂層２はこれに限定されず、複層であってもよい。
樹脂シート１１は電子デバイスの封止に使用される。電子デバイスとしては、センサー、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタなどの中空構造を有する電子デバイス（中空型電子デバイス）；半導体チップ、ＩＣ（集積回路）、トランジスタなどの半導体素子；コンデンサ；抵抗などが挙げられる。なお、中空構造とは、電子デバイスと電子デバイスを搭載した基板との間が中空なっている構造をいう。
封止方法としては特に限定されず、例えば、基板に搭載された電子デバイスを樹脂シート１１で覆う方法、粘着シートに搭載された電子デバイスを樹脂シート１１で覆う方法などが挙げられる。基板としては特に限定されず、例えば、プリント配線基板、セラミック基板、シリコン基板、金属基板、半導体ウェハなどが挙げられる。
［電子デバイスパッケージの製造方法］
例えば、以下の工程を行うことで電子デバイスパッケージを得ることができる。
（電子デバイス搭載基板準備工程）
電子デバイス搭載基板準備工程では、複数の電子デバイス１３が搭載された基板１２を準備する（図２参照）。電子デバイス１３の基板１２への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。通常、電子デバイス１３と基板１２とは電気的に接続されている。図２では、電子デバイス１３と基板１２とはバンプなどの突起電極１３ａを介して電気的に接続されている例を示している。
なお、電子デバイス１３がＳＡＷフィルタなどの中空型電子デバイスである場合、電子デバイス１３と基板１２との間に、中空部（中空構造）１４が維持されている。このとき、電子デバイス１３と基板１２との間の距離は、一般的には１５〜５０μｍ程度である。
（封止工程）
封止工程では、第２の樹脂層２が基板１２及び電子デバイス１３と接触するように、基板１２上に樹脂シート１１を積層し、電子デバイス１３を樹脂シート１１で封止する（図３参照）。これにより、電子デバイス１３が樹脂封止された電子デバイスパッケージ１５を得る。
樹脂シート１１を基板１２上に積層する方法は特に限定されず、熱プレスやラミネータなど公知の方法により行うことができる。熱プレス条件としては、温度が、例えば、４０〜１００℃、好ましくは５０〜９０℃であり、圧力が、例えば、０．１〜１０ＭＰａ、好ましくは０．５〜８ＭＰａであり、時間が、例えば０．３〜１０分間、好ましくは０．５〜５分間である。また、樹脂シート１１の電子デバイス１３及び基板１２への密着性および追従性の向上を考慮すると、減圧条件下（例えば０．１〜５ｋＰａ）においてプレスすることが好ましい。
（熱硬化工程）
必要に応じて、電子デバイスパッケージ１５の樹脂シート１１を熱硬化する。
熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。また、必要に応じて加圧してもよく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
（研削工程）
必要に応じて、電子デバイスパッケージ１５の樹脂シート１１を研削する。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
（配線層形成工程）
必要に応じて、電子デバイスパッケージ１５の基板１２を研削する。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。次いで、必要に応じて、電子デバイスパッケージ１５にビア（Ｖｉａ）を形成する。次いで、必要に応じて、電子デバイスパッケージ１５に再配線を形成する。次いで、必要に応じて、再配線上にバンプを形成する。
（ダイシング工程）
必要に応じて、電子デバイスパッケージ１５のダイシングを行う（図４参照）。これにより、チップ状の電子デバイスパッケージ１６を得ることができる。
（基板実装工程）
必要に応じて、電子デバイスパッケージ１５又は電子デバイスパッケージ１６に再配線及びバンプ１７を形成し、これを基板１８に実装する（図５参照）。
（レーザーマーキング工程）
レーザーマーキングは、電子デバイスパッケージ１５又は電子デバイスパッケージ１６に任意のタイミングで行うことができる。例えば、熱硬化前の電子デバイスパッケージ１５にレーザーマーキングを行ってもよく、熱硬化後の電子デバイスパッケージ１５にレーザーマーキングを行ってもよく、電子デバイスパッケージ１６にレーザーマーキングを行ってもよい。
レーザーマーキングは、電子デバイスパッケージ１５又は電子デバイスパッケージ１６の第１の樹脂層１部分に行う。
電子デバイスパッケージ１５及び電子デバイスパッケージ１６は、高コントラストの第１の樹脂層１を有するため、レーザーマーキングによって視認性に優れたマークを形成できる。
なお、図２〜５では、電子デバイスパッケージ１６が第１の樹脂層１を有する例を示しているが、電子デバイスパッケージの製造方法はこれに限定されず、例えば、第１の樹脂層１は研削工程で除去されてもよい。
［電子デバイスパッケージの製造方法］
例えば、以下の工程を行うことでも電子デバイスパッケージを得ることができる。以下の工程は、Ｆａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）の製造に好適である。
（電子デバイスを粘着シートに固定する工程）
まず、粘着シート４１に複数の電子デバイス１３を固定する（図６参照）。このとき、必要に応じて、電子デバイス１３の回路形成面が粘着シート４１と対向するように配置固定する。電子デバイス１３の固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
粘着シート４１は、通常、支持体４２と、支持体４２上に積層された粘着剤層４３とを有する。
粘着剤層４３としては特に限定されないが、容易に剥離できるという理由から、通常は、熱剥離性粘着剤層、放射線硬化型粘着剤層等を使用する。支持体４２の材料としては特に限定されない。例えば、ＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料等である。
（封止工程）
封止工程では、第２の樹脂層２が粘着シート４１及び電子デバイス１３と接触するように、粘着シート４１上に樹脂シート１１を積層し、電子デバイス１３を樹脂シート１１で封止する（図７参照）。これにより、電子デバイス１３が樹脂封止された封止体５１を得る。
樹脂シート１１を粘着シート４１上に積層する方法は特に限定されず、熱プレスやラミネータなど公知の方法により行うことができる。
（熱硬化工程）
必要に応じて、封止体５１を熱硬化する（封止体５１の樹脂シート１１を熱硬化する）。
（剥離工程）
次いで、封止体５１から粘着シート４１を剥離する（図８参照）。剥離方法は特に限定されないが、粘着剤層４３の粘着力を低下させた後に剥離することが好ましい。例えば、粘着剤層４３が熱剥離性粘着剤層である場合、粘着剤層４３を加熱し、粘着剤層４３の粘着力を低下させた後に剥離する。
（研削工程）
次いで、必要に応じて、封止体５１の樹脂シート１１を研削する（図９参照）。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
（配線層形成工程）
次いで、セミアディティブ法などを利用して、封止体５１に再配線５２を形成する（図１０参照）。
その後、封止体５１の再配線５２を形成した面に、ポリイミドやポリベンゾオキサゾール（ＰＢＯ）などの絶縁層を形成する。絶縁層は、例えば、ドライフィルムレジストなどのフィルムをラミネートすることで形成できる。
次いで、再配線５２上にバンプ５３を形成するバンピング加工を行う。バンピング加工は、半田ボールや半田メッキ等公知の方法で行うことができる。
（ダイシング工程）
電子デバイス１３、第２の樹脂層２及び再配線５２などの要素からなる封止体５１のダイシングを行ってもよい（図１１参照）。以上により、チップ領域の外側に配線を引き出した電子デバイスパッケージ６１得ることができる。なお、ダイシングせずに封止体５１をそのまま電子デバイスパッケージとして使用してもよい。
（基板実装工程）
必要に応じて、電子デバイスパッケージ６１を基板に実装する。
（レーザーマーキング工程）
レーザーマーキングは、封止体５１又は電子デバイスパッケージ６１に任意のタイミングで行うことができる。例えば、熱硬化前の封止体５１にレーザーマーキングを行ってもよく、熱硬化後の封止体５１にレーザーマーキングを行ってもよく、電子デバイスパッケージ６１にレーザーマーキングを行ってもよい。
レーザーマーキングは、封止体５１又は電子デバイスパッケージ６１の第１の樹脂層１部分に行うことが好ましい。
封止体５１又は電子デバイスパッケージ６１は、高コントラストの第１の樹脂層１を有するため、レーザーマーキングによって視認性に優れたマークを形成できる。
なお、図６〜１１では、封止体５１の研削により第１の樹脂層１が除去される場合を示しているが、電子デバイスパッケージの製造方法はこれに限定されず、第１の樹脂層１が残っていてもよい。
前述の電子デバイスパッケージの製造方法において、レーザーマーキングの深さは、第１の樹脂層１の厚さに対して、好ましくは８０％以上である。８０％以上であると、高いコントラストが得られる。レーザーマーキングの深さはより好ましくは１００％である。レーザーマーキングの深さを１００％に設定する、すなわちレーザーにより第１の樹脂層１に貫通孔を形成すると、第２の樹脂層２が露出するため、マークの視認性を高められる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
まず、実施例で使用した成分について説明する。
第１の樹脂層を作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
熱可塑性樹脂：三菱レイヨン社製メタブレンＣ−１３２Ｅ（ＭＢＳ樹脂、平均粒径１２０μｍ）
フィラー：電気化学工業社製のＦＢ−９４５４ＦＣ（溶融球状シリカ、平均粒子径２０μｍ）
カーボンブラック：三菱化学社製の＃２０
染料：オリエント化学工業株式会社製のＯＩＬ ＢＬＡＣＫ ＢＳ
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
第２の樹脂層を作製するために使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
熱可塑性樹脂：三菱レイヨン社製メタブレンＣ−１３２Ｅ（ＭＢＳ樹脂、平均粒径１２０μｍ）
シランカップリング剤処理フィラー：電気化学工業社製のＦＢ−９４５４ＦＣ（溶融球状シリカ、平均一次粒子径２０μｍ）を信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）で処理したもの（ＦＢ−９４５４ＦＣ ８７．９重量部に対して、ＫＢＭ−４０３ ０．５重量部の割合で処理）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
［実施例及び比較例］
（第１の樹脂層の作製）
表１に記載の配合比に従い、各成分を配合し、これに各成分の総量と同量のメチルエチルケトンを添加して、ワニスを調製した。得られたワニスを、コンマコ―タ−により、厚み５０μｍのポリエステルフィルムＡ（三菱化学ポリエステル社製、ＭＲＦ−５０）の剥離処理面上に塗工し、乾燥させた。次いで、厚み３８μｍのポリエステルフィルムＢ（三菱化学ポリエステル社製、ＭＲＦ−３８）の剥離処理面を、乾燥後のワニス上に張り合わせて、第１の樹脂層を作製した。
Figure 0006274784
（第２の樹脂層の作製）
表２に記載の配合比に従い、各成分を配合し、ロール混練機により６０〜１２０℃、１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、平板プレス法により、シート状に形成して、第２の樹脂層を作製した。
Figure 0006274784
（樹脂シートの作製）
第１の樹脂層のポリエステルフィルムＡを剥離した後、ロールラミネ―タ―を用いて第２の樹脂層上に第１の樹脂層を積層した。これにより、第２の樹脂層上に第１の樹脂層が積層された樹脂シートを作製した。
（レーザーマーキング）
樹脂シートの第１の樹脂層に、レーザーマーキングにより文字及び二次元コードを付与した。
レーザーマーキング条件は以下のとおりであった。
レーザーマーキング装置：商品名「ＭＤ−Ｓ９９００」、キーエンス社製
波長：５３２ｎｍ
強度：１．０Ｗ
スキャンスピード：７００ｍｍ／ｓｅｃ
Ｑスイッチ周波数：６４ｋＨｚ
全体のサイズとして約４ｍｍ×約４ｍｍで、各セルのサイズが０．０８ｍｍ×０．２４ｍｍの二次元コードを加工した。なお、文字としては、特に制限されない。
［評価］
レーザーマーキングした樹脂シートについて以下の評価を行った。結果を表３に示す。
（コントラスト）
画像処理装置（商品名「ＣＶ−５０００」、キーエンス社製）を用い、光量３０％の条件で、マーキング部の明度及び非マーキング部の明度を測定した。そして、下記式によってコントラス値を算出した。
［（マーキング部の明度−非マーキング部の明度）／マーキング部の明度］×１００（％）
（視認性）
レーザーマーキングにより形成された文字が目視（目視距離：約４０ｃｍ）にて視認でき、且つ、二次元コードリーダ（キーエンス社製、製品名「ＳＲ−６００」、読み取り時の二次元コードと二次元コードリーダとの距離：１０ｃｍ以下）にて読み取り可能なものを○とし、レーザーマーキングにより形成された文字が目視にて視認できない、又は、二次元コードリーダにて読み取り不可能なものを×とした。１０個の樹脂シートについてこの評価を行い、○の樹脂シートを数えた。
（エッチング率）
第１の樹脂層に前述のレーザーマーキング条件でレーザーマーキングした後、測長顕微鏡（オリンパス社製のＳＴＭ６）を用いてレーザーマーキング部の彫り深さを測定した。レーザーマーキングによって貫通孔を形成した場合のエッチング率を１００％として、エッチング率を求めた。したがって、例えば、２０μｍの厚みの第１の樹脂層において彫り深さが１０μｍである場合、エッチング率は５０％である。
第２の樹脂層についても、同様の方法でエッチング率を測定した。
Figure 0006274784
１ 第１の樹脂層
２ 第２の樹脂層
１１ 樹脂シート
１２ 基板
１３ 電子デバイス
１３ａ 突起電極
１４ 中空部
１５、１６ 電子デバイスパッケージ
１７ バンプ
１８ 基板
４１ 粘着シート
４２ 支持体
４３ 粘着剤層
５１ 封止体
５２ 再配線
５３ バンプ
６１ 電子デバイスパッケージ

Claims (5)

  1. 第１の樹脂層及び第２の樹脂層を備え、
    前記第１の樹脂層をレーザーマーキングした後のマーキング部と前記マーキング部以外とのコントラストが２０％以上である電子デバイス封止用樹脂シート（ただし、前記第１の樹脂層が、架橋性官能基を有し、ガラス転移温度が−２０℃以上２０℃以下である高分子量成分を含有する場合と、前記第１の樹脂層が、７０〜９０質量％の無機フィラーを含有する場合と、前記第１の樹脂層が、板状の窒化ホウ素粒子を含有する場合とを除く。）。
  2. 前記第２の樹脂層は混練により得られる請求項１に記載の電子デバイス封止用樹脂シート。
  3. 前記第２の樹脂層は白色である請求項１または２に記載の電子デバイス封止用樹脂シート。
  4. 請求項１〜３のいずれかに記載の電子デバイス封止用樹脂シートで電子デバイスを封止する工程を含む電子デバイスパッケージの製造方法。
  5. 前記電子デバイスを封止した後、前記第１の樹脂層にレーザーマーキングを行う工程を含む請求項４に記載の電子デバイスパッケージの製造方法。
JP2013174778A 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 Active JP6274784B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013174778A JP6274784B2 (ja) 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
CN201480046689.XA CN105493270A (zh) 2013-08-26 2014-07-18 电子设备密封用树脂片及电子设备封装体的制造方法
SG11201601421QA SG11201601421QA (en) 2013-08-26 2014-07-18 Resin sheet for sealing electronic device and method for manufacturing electronic device package
PCT/JP2014/069223 WO2015029642A1 (ja) 2013-08-26 2014-07-18 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
TW103129208A TW201509659A (zh) 2013-08-26 2014-08-25 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174778A JP6274784B2 (ja) 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2015043378A JP2015043378A (ja) 2015-03-05
JP6274784B2 true JP6274784B2 (ja) 2018-02-07

Family

ID=52586217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013174778A Active JP6274784B2 (ja) 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Country Status (5)

Country Link
JP (1) JP6274784B2 (ja)
CN (1) CN105493270A (ja)
SG (1) SG11201601421QA (ja)
TW (1) TW201509659A (ja)
WO (1) WO2015029642A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001169A (ko) * 2014-06-26 2016-01-06 삼성전자주식회사 마킹층을 포함하는 반도체 패키지
KR101685428B1 (ko) * 2015-07-20 2016-12-12 주식회사 이오테크닉스 레이저 마킹방법
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP7343989B2 (ja) * 2019-03-19 2023-09-13 日東電工株式会社 封止用シート
WO2021193877A1 (ja) 2020-03-26 2021-09-30 昭和電工マテリアルズ株式会社 半導体封止用離型フィルム、半導体封止用マーキングフィルム、半導体パッケージ及び半導体パッケージの製造方法
KR20220158704A (ko) 2020-03-26 2022-12-01 쇼와덴코머티리얼즈가부시끼가이샤 반도체 봉지용 마킹 필름, 반도체 봉지용 이형 필름, 반도체 패키지 및 반도체 패키지의 제조 방법
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构
CN114024520B (zh) * 2021-11-03 2023-02-10 北京超材信息科技有限公司 声学装置双层覆膜工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560845A (en) * 1994-02-28 1996-10-01 E. I. Du Pont De Nemours And Company Laser marking of fluoropolymer composition
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP4682796B2 (ja) * 2005-04-19 2011-05-11 日立化成工業株式会社 封止用シート
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
JP5456642B2 (ja) * 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5587220B2 (ja) * 2010-01-29 2014-09-10 日東電工株式会社 熱伝導性接着シート

Also Published As

Publication number Publication date
SG11201601421QA (en) 2016-03-30
JP2015043378A (ja) 2015-03-05
WO2015029642A1 (ja) 2015-03-05
TW201509659A (zh) 2015-03-16
CN105493270A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP6274784B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
JP2006321216A (ja) 封止用シート
WO2015098835A1 (ja) 半導体パッケージの製造方法
WO2014156837A1 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
JP6356395B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP5793160B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2016072236A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
WO2014203830A1 (ja) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
JP5157938B2 (ja) ダイボンディング用樹脂ペースト、該樹脂ペーストを用いた半導体装置の製造方法、および該製造方法により得られる半導体装置
JP2012054293A (ja) 半導体装置の製造方法
JP2016103625A (ja) 封止用シート、及び、半導体装置
JP2015220400A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015220401A (ja) 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JPH11343392A (ja) テープキャリアパッケージ用エポキシ樹脂組成物
JP5735030B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
WO2015045850A1 (ja) 樹脂シート及び電子デバイスパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180109

R150 Certificate of patent or registration of utility model

Ref document number: 6274784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250