JP6268793B2 - リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 - Google Patents
リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 Download PDFInfo
- Publication number
- JP6268793B2 JP6268793B2 JP2013161513A JP2013161513A JP6268793B2 JP 6268793 B2 JP6268793 B2 JP 6268793B2 JP 2013161513 A JP2013161513 A JP 2013161513A JP 2013161513 A JP2013161513 A JP 2013161513A JP 6268793 B2 JP6268793 B2 JP 6268793B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- optical semiconductor
- frame
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
このような光半導体装置は、多面付けされたリードフレーム(リードフレームの多面付け体)に樹脂層を形成して樹脂付きリードフレームの多面付け体を作製し、光半導体素子を電気的に接続し、透明樹脂層を形成して、パッケージ単位に切断することによって製造される。
ここで、このようなリードフレームの多面付け体は、多面付けされたリードフレームを囲むようにして枠体が形成されているが、光半導体装置の製造過程において、ハンドリング等された場合に変形したり、多面付けされる各リードフレームが枠体に対して捩れたり、それぞれの間隔がずれたりしてしまう場合があった。
ここで、リードフレームの多面付け体に樹脂層や光半導体素子等を実装して、光半導体装置の多面付け体が形成され、光半導体装置が個片化される場合、上記パッケージ領域の外側が切断領域となり、この切断領域に金属部材からなる枠体が存在することとなる。そのため、個片化における切断加工の加工時間をより多く要したり、刃物の寿命が短くなったりして切断加工の効率が低下してしまう場合があった。
そこで、本発明の課題は、上述の切断加工の効率を向上させることができるリードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置を提供することである。
第2の発明は、第1の発明に記載のリードフレームの多面付け体(MS)において、前記リードフレーム(10)は、互いに絶縁された複数の端子部(11、12)から形成されており、前記パッケージ内枠体部(F2)は、前記複数の端子部間の空隙部(S)の延長上を横切るようにして設けられること、を特徴とするリードフレームの多面付け体である。
第3の発明は、第1の発明又は第2の発明のリードフレームの多面付け体(MS)において、前記パッケージ内枠体部(F2)は、前記リードフレーム(310)の角部を覆うようにして形成されること、を特徴とするリードフレームの多面付け体である。
第5の発明は、第4の発明の樹脂付きリードフレームの多面付け体(R)において、前記樹脂層(20)は、前記リードフレーム(10)の前記光半導体素子(2)が接続される側の面に突出して形成されるリフレクタ樹脂部(20a)を有すること、を特徴とする樹脂付きリードフレームの多面付け体である。
以下、図面等を参照して、本発明の第1実施形態について説明する。
図1は、第1実施形態の光半導体装置1の全体構成を示す図である。
図1(a)は、光半導体装置1の平面図を示し、図1(b)は、光半導体装置1の側面図を示し、図1(c)は、光半導体装置1の裏面図を示す。図1(d)は、図1(a)のd−d断面図を示す。
図2は、第1実施形態のリードフレームの多面付け体MSを示す図である。図2(a)は、リードフレームの多面付け体MSの全体を模式化した平面図である。図2(b)は、図2(a)のb部詳細を示す図である。図2(c)は、図2(b)の裏面を示す図である。図2(d)は、図2(b)のd−d断面図である。図2(e)は、図2(b)のe−e断面図である。
図3は、第1実施形態の樹脂付きリードフレームの多面付け体Rを示す図である。図3(a)は、樹脂付きリードフレームの多面付け体Rの全体を模式化した平面図である。図3(b)は、図3(a)のb部詳細を示す図である。図3(c)は、図3(b)の裏面を示す図である。図3(d)は、図3(b)のd−d断面図である。図3(e)は、図3(b)のe−e断面図である。
図1〜図3において、リードフレームの多面付け体MS及び樹脂付きリードフレームの多面付け体Rの平面図における左右方向をX方向、上下方向をY方向、厚み方向をZ方向とする。
光半導体装置1は、多面付けされたリードフレーム10(図2参照)に光反射樹脂層20を形成して樹脂付きリードフレームの多面付け体R(図3参照)を作製し、LED素子2を電気的に接続し、透明樹脂層30を形成して、パッケージ単位に切断(ダイシング)することによって製造される(詳細は後述する)。
LED素子2は、発光層として一般に用いられるLED(発光ダイオード)の素子であり、例えば、GaP、GaAs、GaAlAs、GaAsP、AlInGaP等の化合物半導体単結晶、又は、InGaN等の各種GaN系化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。
リードフレーム10の外形は、略矩形状に形成されている。ここで、リードフレーム10は、図2に示すように、端子部11、12、連結部13等から構成されるが、リードフレーム10の外形とは、光半導体装置1の1パッケージを形成する外形をいい、図2(b)に示す破線を示すものをいう。
端子部11、12は、それぞれ導電性のある材料、例えば、銅、銅合金、42合金(Ni40.5%〜43%のFe合金)等により形成されており、本実施形態では、熱伝導及び強度の観点から銅合金から形成されている。
端子部11、12は、互いに対向する辺の間に空隙部Sが形成されており、電気的に独立している。端子部11、12は、1枚の金属基板(銅板)をプレス又はエッチング加工することにより形成されるため、両者の厚みは同等である。
端子部12は、その表面にLED素子2のボンディングワイヤ2aが接続されるLED端子面12aが形成され、また、その裏面に外部機器に実装される外部端子面12bが形成される、いわゆるリード側端子部を構成する。
端子部11、12は、その表面及び裏面にめっき層Cが形成されており(図4(e)参照)、表面側のめっき層Cは、LED素子2の発する光を反射する反射層としての機能を有し、裏面側のめっき層Cは、外部機器に実装されるときの半田の溶着性を高める機能を有する。
凹部Mは、リードフレーム10の裏面側から見て、各端子部11、12の外周部に形成された窪みであり、その窪みの厚みは、端子部11、12の厚みの1/3〜2/3程度に形成されている。
連結部13は、端子部11、12のそれぞれに1つずつ設けられており、その各連結部13が枠体Fと連結している。より具体的には、枠体Fの外周枠体部F1(詳細は後述する)に隣接する端子部の連結部13は、その端子部と外周枠体部F1とを連結している。また、枠体Fの第2中間枠体部F3(詳細は後述する)に隣接する端子部の連結部13は、その端子部と第2中間枠体部F3とを連結している。
また、光反射樹脂層20が形成されたリードフレーム10の裏面には、図3(c)に示すように、矩形状の外部端子面11b、12bが表出することとなり、光半導体装置1の外観を向上させることができることに加え、半田で基板に実装する場合に、基板側への半田印刷を容易にしたり、半田を均一に塗布したり、リフロー後に半田内へのボイドの発生を抑制したりすることができる。また、光半導体装置1の面内(XY平面内)の中心線に対して線対称であることから、熱応力等に対する信頼性を向上させることができる。
枠体Fは、リードフレーム10を多面付けした状態で固定する部材である。枠体Fは、集合体Gの外周を囲むようにして形成される外周枠体部F1と、端子部11、12の配列方向(X方向)とは直交する方向(Y方向)に配列する各リードフレーム10間に形成される第1中間枠体部F2と、端子部11、12の配列方向と平行な方向(X方向)に配列する各リードフレーム10間に形成される第2中間枠体部F3とを備える。すなわち、第1中間枠体部F2及び第2中間枠体部F3は、リードフレーム10が多面付けされる集合体G内に形成されている。
第1中間枠体部F2は、リードフレームの多面付け体MSの長手方向に延在して設けられた枠体であり、第2中間枠体部F3は、リードフレームの多面付け体MSの短手方向に延在して設けられた枠体である。
ここで、パッケージ内枠体部とは、光半導体装置1が個片化された場合に、光半導体装置1の外形を形成するパッケージ領域内(図2(a)の破線内)に残存する枠体部をいい、本実施形態や後述の第2、第3実施形態では、第1中間枠体部F2の一部となる。なお、後述の第4実施形態においては、第1中間枠体部F2の一部だけでなく第2中間枠体部F3の一部が、第5実施形態においては、第1中間枠体部F2だけでなく第2中間枠体部F3の全部が、パッケージ内枠体部に含まれることとなる。
第2中間枠体部F3は、上述の第1中間枠体部F2とは相違して、リードフレーム10(光半導体装置1)の外形、すなわちパッケージ領域内には形成されておらず、パッケージ領域外の切断領域に設けられている。そのため、光半導体装置の多面付け体から光半導体装置1が個片化された場合において、第2中間枠体部F3は、パッケージ領域内には残存しない。
光反射樹脂層20を形成する樹脂は、凹み部分への樹脂充填に関しては、樹脂形成時には流動性が高いことが、凹み部分での接着性に関しては、分子内に反応基を導入しやすいためにリードフレームとの化学接着性を得られることが必要なため、熱硬化性樹脂が望ましい。
例えば、熱可塑性樹脂としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、ポリブチレンテレフタレート、ポリオレフィン等を用いることができる。
また、熱硬化性樹脂としては、シリコーン、エポキシ、ポリエーテルイミド、ポリウレタン及びポリブチレンアクリレート等を用いることができる。
さらに、これらの樹脂中に光反射材として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウム及び窒化ホウ素のうちいずれかを添加することによって、光の反射率を増大させることができる。
また、ポリオレフィンなどの熱可塑性樹脂を成形した後に、電子線を照射することで架橋させる方法を用いた、いわゆる電子線硬化樹脂を用いてもよい。
透明樹脂層30は、光の取り出し効率を向上させるために、LED素子2の発光波長において光透過率が高く、また、屈折率が高い材料を選択するのが望ましい。例えば、耐熱性、耐光性、及び機械的強度が高いという特性を満たす樹脂として、エポキシ樹脂や、シリコーン樹脂を選択することができる。特に、LED素子2に高輝度LED素子を用いる場合、透明樹脂層30は、強い光にさらされるため、高い耐光性を有するシリコーン樹脂からなることが好ましい。また、波長変換用の蛍光体を使用してもよく、透明樹脂に分散させてもよい。
図4は、リードフレーム10の製造過程を説明する図である。
図4(a)は、レジストパターンを形成した金属基板100を示す平面図と、その平面図のa−a断面図とを示す。図4(b)は、エッチング加工されている金属基板100を示す図である。図4(c)は、エッチング加工後の金属基板100を示す図である。図4(d)は、レジストパターンが除去された金属基板100を示す図である。図4(e)は、めっき処理が施された金属基板100を示す図である。
なお、図4においては、1枚のリードフレーム10の製造過程について図示するが、実際には、1枚の金属基板100からリードフレームの多面付け体MSが製造される。
次に、図4(b)に示すように、レジストパターン40a、40bを耐エッチング膜として、金属基板100に腐食液でエッチング処理を施す。腐食液は、使用する金属基板100の材質に応じて適宜選択することができる。本実施形態では、金属基板100として銅板を使用しているため、塩化第二鉄水溶液を使用し、金属基板100の両面からスプレーエッチングすることができる。
エッチング処理により金属基板100には、図4(c)に示すように、凹部Mが形成された端子部11、12が形成され、金属基板100上にリードフレーム10が形成される。
そして、図4(e)に示すように、リードフレーム10が形成された金属基板100にめっき処理を行い、端子部11、12にめっき層Cを形成する。めっき処理は、例えば、シアン化銀を主成分とした銀めっき液を用いた電界めっきを施すことにより行われる。
なお、めっき層Cを形成する前に、例えば、電解脱脂工程、酸洗工程、銅ストライク工程を適宜選択し、その後、電解めっき工程を経てめっき層Cを形成してもよい。
以上により、リードフレーム10は、図2に示すように、枠体Fに多面付けされた状態で製造される。なお、図2において、めっき層Cは省略されている。
図5は、光半導体装置1の製造過程を説明する図である。
図5(a)は、光反射樹脂層20が形成されたリードフレーム10の断面図であり、図5(b)は、LED素子2が電気的に接続されたリードフレーム10の断面図を示す。図5(c)は、透明樹脂層30が形成されたリードフレーム10の断面図を示す。図5(d)は、ダイシングにより個片化された光半導体装置1の断面図を示す。
図6は、第1実施形態の光半導体装置1の多面付け体を示す図である。図6(a)は、それぞれ光半導体装置の多面付け体の全体を模式化した平面図である。図6(b)は、図6(a)のb部詳細を示す図である。図6(c)は、図6(b)の裏面を示す図である。図6(d)は、図6(b)のd−d断面図である。図6(e)は、図6(b)のe−e断面図である。
なお、図5においては、1台の光半導体装置1の製造過程について図示するが、実際には、多面付けされた光半導体装置1が製造されるものとする。また、図5(a)〜(d)は、それぞれ図4(a)の断面図に基づくものである。
以上により、図3に示す樹脂付きのリードフレームの多面付け体Rが形成される。
最後に、図5(d)に示すように、光半導体装置1の外形(図6(b)の破線)に合わせて、光反射樹脂層20及び透明樹脂層30とともに、リードフレーム10の連結部13を切断(ダイシング、パンチング、カッティング等)して、1パッケージに分離(個片化)された光半導体装置1(図1参照)を得る。
図7(a)は、光半導体装置1の平面図を示し、図7(b)は、光半導体装置1の側面図を示し、図7(c)は、光半導体装置1の裏面図を示す。
上述の説明では、リードフレーム10の表面にリフレクタ20aが形成される、いわゆるカップ型の光半導体装置1の例で説明したが、図7に示すように、リフレクタ20aを有さず、リードフレーム10と光反射樹脂層20との厚みがほぼ同等となる、いわゆるフラット型の光半導体装置1に適用してもよい。
ここで、第1中間枠体部F2は、その表面が端子部11、12のLED端子面11a、12aから窪むように形成してもよい。こうすることにより、図7(a)に示すように、光半導体装置1の表面及び裏面から第1中間枠体部F2が視認されないようすることができ、光半導体装置1の外観を良好に維持し、光半導体装置の組立におけるアライメント容易性および、ボード実装時の半田とびを抑制することができる。
(1)リードフレームの多面付け体MSは、光半導体装置1の外形を形成するパッケージ領域内に第1中間枠体部F2を備えているので、パッケージ領域外の切断領域に金属部材からなる第1中間枠体部F2が存在してしまうのを極力回避することができる。これにより、切断領域における金属部材の量を減らすことができ、切断加工の時間を短縮させたり、刃物の寿命が短くなるのを抑制したりして切断加工の効率を向上させることができることに加え、切断する刃物を薄くすることができるため、リードフレームの面付数を増加させることが可能である。また、金属部材の切断量が減少することにより、切断加工によって発生するバリの発生も抑制することができる。
(2)リードフレームの多面付け体MSは、第1中間枠体部F2が、各リードフレーム10の端子部11、12間の空隙部Sの延長上を横切るようにして設けられている。これにより、個片化された光半導体装置1の空隙部Sの強度を向上させることができる。
次に、本発明の第2実施形態について説明する。
図8は、第2実施形態のリードフレームの多面付け体MSを示す図である。図8(a)は、リードフレームの多面付け体MSの全体を模式化した平面図である。図8(b)は、図8(a)のb部詳細を示す図である。図8(c)は、図8(b)の裏面を示す図である。図8(d)は、図8(b)のd−d断面図である。図8(e)は、図8(b)のe−e断面図である。
なお、以下の説明及び図面において、前述した第1実施形態と同様の機能を果たす部分には、同一の符号又は末尾に同一の符号を付して、重複する説明を適宜省略する。
第1中間枠体部F2は、図8に示すように、多面付けされるリードフレーム210の各端子部211、212の上側(+Y側)においてのみ、端子部211、212の配列方向と平行な方向(X方向)に延在しており、その両端部が第2中間枠体部F3と接続、又は、外周枠体部F1及び第2中間枠体部F3と接続されている。これにより、本実施形態の各端子部211、212には、上側(+Y側)にのみ第1中間枠体部F2が存在する構成となる。
また、第1中間枠体部F2は、光半導体装置のパッケージ領域内(図8(b)の破線内)を横切るようにして形成される。
多面付けされるリードフレーム210の各端子部211、212は、パッケージ領域で個片化されることによって、電気的に絶縁される。また、パッケージ領域内で外部端子がX軸に線対称に配置されても良い。
また、本実施形態のリードフレームの多面付け体MSは、第1中間枠体部F2が、端子部の上側にのみ形成されているので、第1実施形態のリードフレームの多面付け体MSに比して、パッケージ領域内に形成される各端子部211、212の外形を大きくすることができる。これにより、光半導体装置の設計の自由度を向上させることができる。
また、パッケージ領域内で外部端子がX軸に線対称に配置された場合、ボード実装時に位置合わせが容易であり、光半導体装置の正確な実装が可能となる。
次に、本発明の第3実施形態について説明する。
図9は、第3実施形態のリードフレームの多面付け体MSを示す図である。図9(a)は、リードフレームの多面付け体MSの全体を模式化した平面図である。図9(b)は、図9(a)のb部詳細を示す図である。図9(c)は、図9(b)の裏面を示す図である。図9(d)は、図9(b)のd−d断面図である。図9(e)は、図9(b)のe−e断面図である。
第1中間枠体部F2は、図9に示すように、多面付けされるリードフレーム310の各端子部311、312の上側(+Y側)において、端子部311、312を挟み込むようにコの字状に形成されており、その両端部が第2中間枠体部F3と接続、又は、外周枠体部F1及び第2中間枠体部F3と接続されている。これにより、本実施形態の各端子部311、312には、上側(+Y側)と、左右方向(X方向)の両端の連結部313より上側とに第1中間枠体部F2が存在する構成となる。
また、第1中間枠体部F2は、光半導体装置のパッケージ領域内(図9(b)の破線内)を横切るようにして形成される。
多面付けされるリードフレーム310の各端子部311、312は、パッケージ領域で個片化されることによって、電気的に絶縁される。また、パッケージ領域内で外部端子がX軸に線対称に配置されても良い。
また、リードフレームの多面付け体MSは、第1中間枠体部F2が端子部311、312を挟み込むようにしてコの字状に形成されているので、光半導体装置内に残存する第1中間枠体部F2を、リードフレーム310の角部を覆うようにして配置することができる。これにより、接触等により破損し易い光半導体装置の角部の強度を向上させることができる。
更に、本実施形態のリードフレームの多面付け体MSは、第1中間枠体部F2が、端子部311、312の上側にのみ形成されているので、第1実施形態のリードフレームの多面付け体MSに比して、パッケージ領域内に形成される各端子部311、312の外形を大きくすることができる。これにより、光半導体装置の設計の自由度を向上させることができる。また、パッケージ領域内で外部端子がX軸に線対称に配置された場合、ボード実装時に位置合わせが容易であり、光半導体装置の正確な実装が可能となる。
次に、本発明の第4実施形態について説明する。
図10は、第4実施形態のリードフレームの多面付け体MSを示す図である。図10(a)は、リードフレームの多面付け体MSの全体を模式化した平面図である。図10(b)は、図10(a)のb部詳細を示す図である。図10(c)は、図10(b)の裏面を示す図である。図10(d)は、図10(b)のd−d断面図である。図10(e)は、図10(b)のe−e断面図である。
第1中間枠体部F2は、図10に示すように、多面付けされるリードフレーム410の各端子部411、412の上側(+Y側)において、端子部411、412の配列方向と平行な方向(X方向)に延在しており、その両端部が第2中間枠体部F3と接続、又は、外周枠体部F1及び第2中間枠体部F3と接続されている。これにより、本実施形態の各端子部411、412には、上側(+Y側)にのみ第1中間枠体部F2が存在する構成となる。
第1中間枠体部F2及び第2中間枠体部F3は、それぞれ光半導体装置のパッケージ領域内(図10(b)の破線内)を横切るようにして形成されており、両者はパッケージ領域内において交差している。すなわち、本実施形態では、第1中間枠体部F2及び第2中間枠体部F3の一部がパッケージ内枠体部に該当する。
多面付けされるリードフレーム410の各端子部411、412は、パッケージ領域で個片化されることによって、電気的に絶縁される。また、パッケージ領域内で外部端子がX軸に線対称に配置されても良い。
また、本実施形態のリードフレームの多面付け体MSは、第1中間枠体部F2だけでなく、第2中間枠体部F3の大部分も、パッケージ領域内に含まれているので、光半導体装置の多面付け体から光半導体装置を個片化する場合において、切断領域に残存する金属部分を第1実施形態の場合に比して更に減らすことができる。これにより、切断時間をより短縮し、また、刃物の磨耗もより効率的に抑制することができ、切断加工の効率を更に向上させることができる。
さらに、リードフレームの多面付け体MSは、リードフレーム410の角部を覆うようにして第1中間枠体部F2及び第2中間枠体部F3が設けられているので、接触等により破損し易い光半導体装置の角部の強度を向上させることができる。また、パッケージ領域内で外部端子がX軸に線対称に配置された場合、ボード実装時に位置合わせが容易であり、光半導体装置の正確な実装が可能となる。
次に、本発明の第5実施形態について説明する。
図11は、第5実施形態のリードフレームの多面付け体MSを示す図である。図11(a)は、リードフレームの多面付け体MSの全体を模式化した平面図である。図11(b)は、図11(a)のb部詳細を示す図である。図11(c)は、図11(b)の裏面を示す図である。図11(d)は、図11(b)のd−d断面図である。図11(e)は、図11(b)のe−e断面図である。
第1中間枠体部F2は、図11に示すように、多面付けされるリードフレーム510の端子部511、512を挟み込むようにして各端子部の上側(+Y側)及び下側(−Y側)に設けられている。また、各第1中間枠体部F2は、光半導体装置のパッケージ領域内(図11(b)の破線内)を横切るようにして端子部511、512の配列方向と平行な方向(X方向)に延在しており、その両端部が第2中間枠体部F3と接続、又は、外周枠体部F1及び第2中間枠体部F3と接続されている。これにより、リードフレーム10の各端子部511、512は、上下方向(Y方向)から第1中間枠体部F2によって挟み込まれる構成となり、上下方向において外周枠体部F1とは隣り合わない構成となる。
更に、第1中間枠体部F2は、隣接する他のリードフレームの第1中間枠体部F2と接続されている。具体的には、第1中間枠体部F2は、延在するX方向のほぼ中央において、上下方向(Y方向)に隣接する他のリードフレームに形成された第1中間枠体部F2と接続されている。なお、外周枠体部F1に隣接する第1中間枠体部F2については、その外周枠体部F1に接続されている。
多面付けされるリードフレーム510の各端子部511、512は、パッケージ領域で個片化されることによって、電気的に絶縁される。
上述の構成により、第1中間枠体部F2は、光半導体装置のパッケージ領域内(図10(b)の破線内)を横切るようにして形成され、また、第2中間枠体部F3は、パッケージ領域内に形成され、両者はパッケージ領域内において交差する。すなわち、本実施形態では、第1中間枠体部F2の一部及び第2中間枠体部F3の全部がパッケージ内枠体部に該当する。
パッケージ領域内では第2中間枠体部F3が180度回転対象、あるいは、X軸に対して、線対称であってもよい。
また、本実施形態のリードフレームの多面付け体MSは、第2中間枠体部F3がパッケージ領域内に形成されているので、光半導体装置の多面付け体から光半導体装置を個片化する場合において、切断領域に残存する金属部分を第1実施形態の場合に比してより減らすことができる。これにより、切断領域の加工が容易になり、切断加工の効率を向上させるとともに、刃物の磨耗を抑制することができる。
さらに、リードフレームの多面付け体MSは、リードフレーム510の角部を覆うようにして第1中間枠体部F2及び第2中間枠体部F3が設けられるので、接触等により破損し易い光半導体装置の角部の強度を向上させることができる。
また、リードフレームの多面付け体MSは、第1中間枠体部F2が、隣接する他のリードフレームの第1中間枠体部F2と接続されているので、リードフレームの多面付け体MSの全体の強度を向上させることができる。
さらに、パッケージ領域内で第2中間枠体部F3が180度回転対象、あるいは、X軸に対して、線対称に配置された場合、実装後の熱ストレスなどによるパッケージの応力を均一に分散させることが可能であるため、信頼性の向上が可能である。
(1)第3実施形態において、第1中間枠体部F2は、各端子部311、312の上側に設けられる例を示したが、これに限定されるものでなく、例えば、端子部の上側及び下側の両方に設けるようにしてもよい。こうすることで、第1中間枠体部F2がリードフレームの角部の全てを覆うように配置されるので、光半導体装置の角部の強度を更に向上させることができる。
(2)第4実施形態において、第1中間枠体部F2が各端子部の上側に形成され、第2中間枠体部F3が端子部412の右側に形成される例を示したが、これに限定されるものでない。例えば、リードフレームの多面付け体MSは、第1中間枠体部F2が各端子部の下側に形成され、第2中間枠体部F3が端子部411の左側に形成されるようにしてもよい。
(4)各実施形態においては、リードフレーム10は、端子部11及び端子部12を備える例を示したが、リードフレームは、2以上の端子部を備えていてもよい。例えば、端子部を3つ設け、その1つにはLED素子を実装し、他の2つにはボンディングワイヤを介してLED素子と接続してもよい。
(6)各実施形態においては、リードフレーム10は、LED素子2等の光半導体素子を接続する光半導体装置1に使用する例を示したが、光半導体素子以外の半導体素子を用いた半導体装置にも使用することができる。
2 LED素子
10 リードフレーム
11 端子部
12 端子部
13 連結部
20 光反射樹脂層
20a リフレクタ
30 透明樹脂層
F 枠体
F1 外周枠体部
F2 第1中間枠体部
F3 第2中間枠体部
M 凹部
MS リードフレームの多面付け体
R 樹脂付きリードフレームの多面付け体
S 空隙部
Claims (8)
- 光半導体素子が接続される光半導体装置に用いられるリードフレームが枠体に多面付けされたリードフレームの多面付け体において、
前記リードフレームは、互いに絶縁された複数の端子部から形成されており、
前記枠体は、多面付けされた前記リードフレームの集合体の外周を囲むように形成される外周枠体部と、前記複数の端子部の配列方向と直交する方向に配列するように前記リードフレーム間に形成される第1中間枠体部と、前記複数の端子部の配列方向と平行な方向に配列するように前記リードフレーム間に形成される第2中間枠体部と、を備え、
前記複数の端子部の各々は、前記外周枠体部又は前記第2中間枠体部に設けられた連結部により前記枠体に連結され、
前記第1中間枠体部は、前記光半導体装置の外形を形成するパッケージ領域内において、少なくとも一部が前記複数の端子部間の空隙部の延長上を横切るようにして設けられ、前記外周枠体部又は前記連結部とは分離して設けられるとともに、前記光半導体装置の外形を形成するパッケージ領域外において、少なくとも一方の端部が前記第2中間枠体部に接続されていること、
を特徴とするリードフレームの多面付け体。 - 請求項1に記載のリードフレームの多面付け体において、
前記第1中間枠体部は、前記複数の端子部を挟み込むように凹状に形成されること、
を特徴とするリードフレームの多面付け体。 - 請求項1又は請求項2に記載のリードフレームの多面付け体と、
前記リードフレームの多面付け体の前記リードフレームの外周に形成される樹脂層と、
を備える樹脂付きリードフレームの多面付け体。 - 請求項3に記載の樹脂付きリードフレームの多面付け体において、
前記樹脂層は、前記リードフレームの前記光半導体素子が接続される側の面に突出して形成されるリフレクタ樹脂部を有すること、
を特徴とする樹脂付きリードフレームの多面付け体。 - 請求項3又は請求項4に記載の樹脂付きリードフレームの多面付け体と、
前記樹脂付きリードフレームの多面付け体の前記各リードフレームのうち少なくとも一つに接続される光半導体素子と、
前記樹脂付きリードフレームの多面付け体の前記光半導体素子が接続される側の面に形成され、前記光半導体素子を覆う透明樹脂層とを備えること、
を特徴とする光半導体装置の多面付け体。 - 請求項1又は請求項2に記載のリードフレームの多面付け体を前記光半導体装置の外形に沿って個片化したこと、
を特徴とするリードフレーム。 - 請求項3又は請求項4に記載の樹脂付きリードフレームの多面付け体を前記光半導体装置の外形に沿って個片化したこと、
を特徴とする樹脂付きリードフレーム。 - 請求項5に記載の光半導体装置の多面付け体を前記光半導体装置の外形に沿って個片化したこと、
を特徴とする光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013161513A JP6268793B2 (ja) | 2013-08-02 | 2013-08-02 | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013161513A JP6268793B2 (ja) | 2013-08-02 | 2013-08-02 | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015032699A JP2015032699A (ja) | 2015-02-16 |
JP6268793B2 true JP6268793B2 (ja) | 2018-01-31 |
Family
ID=52517783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013161513A Expired - Fee Related JP6268793B2 (ja) | 2013-08-02 | 2013-08-02 | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6268793B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6680274B2 (ja) * | 2017-06-27 | 2020-04-15 | 日亜化学工業株式会社 | 発光装置及び樹脂付リードフレーム |
JP7355998B2 (ja) * | 2019-06-03 | 2023-10-04 | 日亜化学工業株式会社 | リードフレーム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298264A (ja) * | 1996-05-02 | 1997-11-18 | Toppan Printing Co Ltd | リードフレーム構造体 |
JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4303699B2 (ja) * | 2002-04-01 | 2009-07-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2007134376A (ja) * | 2005-11-08 | 2007-05-31 | Akita Denshi Systems:Kk | 発光ダイオード装置及びその製造方法 |
JP2008016469A (ja) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | 半導体装置 |
JPWO2008078791A1 (ja) * | 2006-12-27 | 2010-04-30 | 昭和電工株式会社 | 発光装置の製造方法 |
KR101890084B1 (ko) * | 2010-11-02 | 2018-08-20 | 다이니폰 인사츠 가부시키가이샤 | 리드 프레임 및 반도체 장치 |
JP5743184B2 (ja) * | 2011-01-12 | 2015-07-01 | 大日本印刷株式会社 | 半導体装置およびその製造方法ならびに照明装置 |
JP5811454B2 (ja) * | 2011-11-25 | 2015-11-11 | 大日本印刷株式会社 | リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
JP6499387B2 (ja) * | 2013-03-05 | 2019-04-10 | 日亜化学工業株式会社 | リードフレーム及び発光装置 |
JP6603982B2 (ja) * | 2013-07-31 | 2019-11-13 | 日亜化学工業株式会社 | リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法 |
-
2013
- 2013-08-02 JP JP2013161513A patent/JP6268793B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015032699A (ja) | 2015-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6103409B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP2014165262A (ja) | リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6349648B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6167556B2 (ja) | リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6268793B2 (ja) | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置 | |
JP6019988B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5590105B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5884789B2 (ja) | リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2016149579A (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP6171360B2 (ja) | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、樹脂付きリードフレーム、光半導体装置 | |
JP6155584B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP5854086B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6111627B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2017027991A (ja) | 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型 | |
JP6172253B2 (ja) | リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置 | |
JP6115058B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6111628B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2015038917A (ja) | リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP2014138088A (ja) | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 | |
JP6123200B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6264777B2 (ja) | 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法 | |
JP6065599B2 (ja) | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 | |
JP6015842B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 | |
JP6111683B2 (ja) | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 | |
JP2016225655A (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160624 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6268793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |