JP6265619B2 - 電力用半導体装置およびその製造方法 - Google Patents
電力用半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6265619B2 JP6265619B2 JP2013086396A JP2013086396A JP6265619B2 JP 6265619 B2 JP6265619 B2 JP 6265619B2 JP 2013086396 A JP2013086396 A JP 2013086396A JP 2013086396 A JP2013086396 A JP 2013086396A JP 6265619 B2 JP6265619 B2 JP 6265619B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- main surface
- conductivity type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000010410 layer Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
本発明の実施の形態1では、耐圧クラスが1200Vである縦型のトレンチIGBTを、電力用半導体装置の一例として説明する。
図8は、本発明の実施の形態2によるトレンチIGBTの構成の一例を示す図である。なお、図8(a)は、トレンチIGBTの平面図を示している。また、図8(b)は、図8(a)におけるA−A断面図である。また、図8(c)は、図8(a)におけるD−D断面図である。
Claims (6)
- 第1主面と、当該第1主面に対向する第2主面とを有する第1導電型の第1ベース領域と、
前記第1ベース領域の前記第1主面側の表面に選択的に、予め定められた間隔でストライプ状に形成された第2導電型の第2ベース領域、および当該第2ベース領域と平行かつ離間して、しかも当該第2ベース領域と交互にストライプ状に形成された前記第2導電型の第3ベース領域と、
前記第2ベース領域の前記第1主面側の表面に選択的に、前記第2ベース領域よりも浅くかつ前記第2ベース領域に沿ってストライプ状に形成された前記第1導電型のエミッタ領域、および前記第2ベース領域よりも浅く形成された前記第2導電型の第1コンタクト領域と、
前記第3ベース領域の前記第1主面側の表面に選択的に、前記第3ベース領域よりも浅く形成された前記第2導電型の第2コンタクト領域と、
前記第1主面側の平面視において前記第1ベース領域、前記第2ベース領域、前記第3ベース領域、および前記エミッタ領域の平行配列に直交し、深さにおいて前記第1主面から前記第1ベース領域に達する、ストライプ状の溝部と、
前記溝部の内表面を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上であって、前記溝部を充填するように形成されたゲート電極と、
前記エミッタ領域、前記第1コンタクト領域、および前記第2コンタクト領域と電気的に接続されたエミッタ電極と、
前記第1ベース領域の前記第2主面側に順に形成された、前記第1導電型のバッファ領域および前記第2導電型のコレクタ領域と、
前記コレクタ領域と電気的に接続されたコレクタ電極と、
を備え、
前記第3ベース領域の不純物濃度は、前記第2ベース領域の不純物濃度よりも低濃度であることを特徴とする、電力用半導体装置。 - 前記溝部は、前記第2ベース領域および前記第3ベース領域を分断し、当該分断された前記第2ベース領域の各々に前記第1コンタクト領域を形成し、かつ当該分断された前記第3ベース領域の各々に前記第2コンタクト領域を形成することを特徴とする、請求項1に記載の電力用半導体装置。
- 第1主面と、当該第1主面に対向する第2主面とを有する第1導電型の第1ベース領域と、
前記第1ベース領域の前記第1主面側の表面に選択的に、予め定められた間隔でストライプ状に形成された第2導電型の第2ベース領域、および当該第2ベース領域と平行かつ離間して、しかも当該第2ベース領域と交互にストライプ状に形成された前記第2導電型の不純物領域と、
前記第2ベース領域の前記第1主面側の表面に選択的に、前記第2ベース領域よりも浅くかつ前記第2ベース領域に沿ってストライプ状に形成された前記第1導電型のエミッタ領域、および前記第2ベース領域よりも浅く形成された前記第2導電型の第1コンタクト領域と、
前記第1主面側の平面視において前記第1ベース領域、前記第2ベース領域、前記不純物領域、および前記エミッタ領域の平行配列に直交するストライプ状の溝部と、
前記溝部の内表面を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上であって、前記溝部を充填するように形成されたゲート電極と、
前記エミッタ領域、前記第1コンタクト領域、および前記不純物領域と電気的に接続されたエミッタ電極と、
前記第1ベース領域の前記第2主面側に順に形成された、前記第1導電型のバッファ領域および前記第2導電型のコレクタ領域と、
前記コレクタ領域と電気的に接続されたコレクタ電極と、
を備える電力用半導体装置であって、
前記電力用半導体装置は、少なくとも前記第1ベース領域、前記第2ベース領域、前記不純物領域、前記エミッタ領域、前記第1コンタクト領域、前記溝部、前記ゲート絶縁膜、前記ゲート電極、前記エミッタ電極、前記バッファ領域、前記コレクタ領域、および前記コレクタ電極を含むセル領域と、当該セル領域を平面視で囲む終端領域とからなり、
前記不純物領域は、前記第1主面から前記溝部よりも深く形成され、かつ前記セル領域と前記終端領域の境界領域において前記エミッタ電極と電気的に接続されることを特徴とする、電力用半導体装置。 - 電力用半導体装置の製造方法であって、
(a)第1主面と、当該第1主面に対向する第2主面とを有する第1導電型の第1ベース領域を準備する工程と、
(b)前記第1ベース領域の前記第1主面側の表面に選択的に、予め定められた間隔でストライプ状の第2導電型の第2ベース領域、および当該第2ベース領域と平行かつ離間して、しかも当該第2ベース領域と交互にストライプ状の前記第2導電型の第3ベース領域を形成する工程と、
(c)前記第2ベース領域の前記第1主面側の表面に選択的に、前記第2ベース領域よりも浅くかつ前記第2ベース領域に沿ったストライプ状の前記第1導電型のエミッタ領域、および前記第2ベース領域よりも浅く前記第2導電型の第1コンタクト領域を形成する工程と、
(d)前記第3ベース領域の前記第1主面側の表面に選択的に、前記第3ベース領域よりも浅く前記第2導電型の第2コンタクト領域を形成する工程と、
(e)前記第1主面側の平面視において前記第1ベース領域、前記第2ベース領域、前記第3ベース領域、および前記エミッタ領域の平行配列に直交し、深さにおいて前記第1主面から前記第1ベース領域に達する、ストライプ状の溝部を形成する工程と、
(f)前記溝部の内表面を覆うようにゲート絶縁膜を形成する工程と、
(g)前記ゲート絶縁膜上であって、前記溝部を充填するようにゲート電極を形成する工程と、
(h)前記エミッタ領域、前記第1コンタクト領域、および前記第2コンタクト領域と電気的に接続されたエミッタ電極を形成する工程と、
(i)前記第1ベース領域の前記第2主面側に順に前記第1導電型のバッファ領域および前記第2導電型のコレクタ領域を形成する工程と、
(j)前記コレクタ領域と電気的に接続されたコレクタ電極を形成する工程と、
を備え、
前記工程(b)において、
前記第3ベース領域の不純物濃度は、前記第2ベース領域の不純物濃度よりも低濃度であることを特徴とする、電力用半導体装置の製造方法。 - 前記工程(e)において、
前記溝部は、前記第2ベース領域および前記第3ベース領域を分断し、当該分断された前記第2ベース領域の各々に前記第1コンタクト領域を形成し、かつ当該分断された前記第3ベース領域の各々に前記第2コンタクト領域を形成することを特徴とする、請求項4に記載の電力用半導体装置の製造方法。 - 電力用半導体装置の製造方法であって、
(a)第1主面と、当該第1主面に対向する第2主面とを有する第1導電型の第1ベース領域を準備する工程と、
(b)前記第1ベース領域の前記第1主面側の表面に選択的に、予め定められた間隔でストライプ状の第2導電型の第2ベース領域、および当該第2ベース領域と平行かつ離間して、しかも当該第2ベース領域と交互にストライプ状の前記第2導電型の不純物領域を形成する工程と、
(c)前記第2ベース領域の前記第1主面側の表面に選択的に、前記第2ベース領域よりも浅くかつ前記第2ベース領域に沿ったストライプ状の前記第1導電型のエミッタ領域、および前記第2ベース領域よりも浅く前記第2導電型の第1コンタクト領域を形成する工程と、
(d)前記第1主面側の平面視において前記第1ベース領域、前記第2ベース領域、前記不純物領域、および前記エミッタ領域の平行配列に直交するストライプ状の溝部を形成する工程と、
(e)前記溝部の内表面を覆うようにゲート絶縁膜を形成する工程と、
(f)前記ゲート絶縁膜上であって、前記溝部を充填するようにゲート電極を形成する工程と、
(g)前記エミッタ領域、前記第1コンタクト領域、および前記不純物領域と電気的に接続されたエミッタ電極を形成する工程と、
(h)前記第1ベース領域の前記第2主面側に順に前記第1導電型のバッファ領域および前記第2導電型のコレクタ領域を形成する工程と、
(i)前記コレクタ領域と電気的に接続されたコレクタ電極を形成する工程と、
を備え、
前記電力用半導体装置は、少なくとも前記第1ベース領域、前記第2ベース領域、前記不純物領域、前記エミッタ領域、前記第1コンタクト領域、前記溝部、前記ゲート絶縁膜、前記ゲート電極、前記エミッタ電極、前記バッファ領域、前記コレクタ領域、および前記コレクタ電極を含むセル領域と、当該セル領域を平面視で囲む終端領域とからなり、
前記不純物領域は、前記第1主面から前記溝部よりも深く形成され、かつ前記セル領域と前記終端領域の境界領域において前記エミッタ電極と電気的に接続されることを特徴とする、電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013086396A JP6265619B2 (ja) | 2013-04-17 | 2013-04-17 | 電力用半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013086396A JP6265619B2 (ja) | 2013-04-17 | 2013-04-17 | 電力用半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014212160A JP2014212160A (ja) | 2014-11-13 |
JP6265619B2 true JP6265619B2 (ja) | 2018-01-24 |
Family
ID=51931713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013086396A Active JP6265619B2 (ja) | 2013-04-17 | 2013-04-17 | 電力用半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6265619B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109524396B (zh) | 2017-09-20 | 2023-05-12 | 株式会社东芝 | 半导体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2398058B1 (en) * | 2001-01-19 | 2016-09-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP4680495B2 (ja) * | 2003-12-09 | 2011-05-11 | 株式会社豊田中央研究所 | 半導体装置 |
JP5055786B2 (ja) * | 2006-02-20 | 2012-10-24 | 富士電機株式会社 | Mos型半導体装置とその製造方法 |
JP5984282B2 (ja) * | 2006-04-27 | 2016-09-06 | 富士電機株式会社 | 縦型トレンチ型絶縁ゲートmos半導体装置 |
JP2008141056A (ja) * | 2006-12-04 | 2008-06-19 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2010232335A (ja) * | 2009-03-26 | 2010-10-14 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
-
2013
- 2013-04-17 JP JP2013086396A patent/JP6265619B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014212160A (ja) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110364435B (zh) | 半导体装置的制造方法 | |
JP6021908B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
WO2015093038A1 (ja) | 半導体装置 | |
JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
US10903202B2 (en) | Semiconductor device | |
JP2007184486A (ja) | 半導体装置 | |
WO2013080806A1 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
KR101701667B1 (ko) | 트렌치 게이트 전극을 이용하는 igbt | |
US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
JP2020077800A (ja) | 半導体装置 | |
WO2016042955A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP2020043301A (ja) | 半導体装置 | |
JP2014154739A (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2013201287A (ja) | パワー半導体装置 | |
JP6265619B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP6624101B2 (ja) | 半導体装置 | |
JP2016028405A (ja) | 半導体装置 | |
JP5832670B2 (ja) | 電力用半導体装置 | |
JP2008523586A (ja) | 絶縁ゲート電界効果トランジスタ | |
US20150364585A1 (en) | Power semiconductor device | |
TW201709508A (zh) | 半導體裝置 | |
JP6038737B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP5884772B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6265619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |