JP6260246B2 - 非可逆回路素子を備えたモジュール - Google Patents

非可逆回路素子を備えたモジュール Download PDF

Info

Publication number
JP6260246B2
JP6260246B2 JP2013255639A JP2013255639A JP6260246B2 JP 6260246 B2 JP6260246 B2 JP 6260246B2 JP 2013255639 A JP2013255639 A JP 2013255639A JP 2013255639 A JP2013255639 A JP 2013255639A JP 6260246 B2 JP6260246 B2 JP 6260246B2
Authority
JP
Japan
Prior art keywords
isolator
mounting
module
recess
permanent magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013255639A
Other languages
English (en)
Other versions
JP2015115732A (ja
Inventor
芳幸 石山
芳幸 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013255639A priority Critical patent/JP6260246B2/ja
Publication of JP2015115732A publication Critical patent/JP2015115732A/ja
Application granted granted Critical
Publication of JP6260246B2 publication Critical patent/JP6260246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、信号を所定の方向にのみ通過させるアイソレータなどの非可逆回路素子を備えたモジュールに関する。
図6に示すように、特許文献1には、一対の永久磁石53a,53bが、外部電極53dを側面に形成したフェライト53cを挟み込むように接合した構造の非可逆回路素子(アイソレータ)53を備えたモジュール51が記載されている。
アイソレータ53は、永久磁石53a,53bが外部に露出しているため、永久磁石53a,53bの磁界Hがアイソレータ53の外部へ広がっている。そして、永久磁石53a,53bの磁界Hの方向は、実装基板52の実装面に対して略平行である。そのため、アイソレータ53の近傍に配設される、Niなどの金属を含む外部電極を備える他の電気部品素子55が実装される際には、永久磁石53a,53bの磁界Hの影響によって、電気部品素子55が永久磁石53a,53bに引き寄せられて意図しない方向に傾いて実装されるなどの問題が発生していた。
そこで、特許文献1のモジュール51では、アイソレータ53の近傍の電気部品素子55を実装する際、アイソレータ53に電気部品素子55を予め接触させて配置することによって、電気部品素子55の実装の位置ずれを防止していた。
特開2012−70316号公報
しかしながら、特許文献1のモジュール51では、アイソレータ53の近傍の電気部品素子55を実装するための実装基板52上の実装用電極をアイソレータ53に近接させて精度良く配置する必要があり、実装用電極の形成が難しいという問題があった。
また、アイソレータ53と電気部品素子55とを接触させる際に、部品の寸法仕上がり精度のばらつきによって、接触面同士が完全に接触したり、部分的に接触したりするなどのバラツキが発生し、接触状態を完全に制御できないという不具合があった。そのため、部分的に接触する場合には、電気部品素子55の実装の位置ずれ防止が困難であった。
それゆえに、本発明の目的は、アイソレータなどの非可逆回路素子に使用される永久磁石の磁界による電気部品素子の配置ずれを解消することができる非可逆回路素子を備えたモジュールを提供することである。
本発明は、第1の永久磁石と、第2の永久磁石と、第1の永久磁石と第2の永久磁石の間に設けられたフェライトと、フェライトの側面に設けられた外部電極と、を備えた非可逆回路素子であるアイソレータと、磁性体を含む電気部品素子と、アイソレータおよび電気部品素子を実装するための実装電極を設けた実装基板と、を備え、アイソレータは、第1の永久磁石と第2の永久磁石により生じる磁界方向が実装基板の実装面に対して略垂直な方向が支配的になるように配置され、アイソレータの外部電極と電気部品素子とが電気的に接続されていること、を特徴とする、非可逆回路素子を備えたモジュールである。
アイソレータの磁界は、フェライトと永久磁石とが接合する界面を貫通するように発生する。本発明では、アイソレータは、永久磁石の磁界方向が実装基板の実装面に対して略垂直になるように配置されているため、磁性体を含む他の電気部品素子が実装される際には、永久磁石の磁界(磁束)の影響が抑えられ、電気部品素子が永久磁石に引き寄せられて意図しない方向に傾いて位置がずれた状態で実装される現象が抑制される。
さらに、アイソレータは、永久磁石の磁界方向が実装基板の実装面に対して略垂直になるように配置されているため、アイソレータは実装基板に対して縦置きした状態で実装されることになる。このため、アイソレータが実装基板に占める実装面積が小さくなる。
また、本発明は、実装基板が、アイソレータの少なくとも一部が収納された状態で実装できるアイソレータ用凹部を有していること、を特徴とする、非可逆回路素子を備えたモジュールである。
本発明では、アイソレータの一部が、実装基板に設けたアイソレータ用凹部に挿入されているため、モジュールが低背化される。
また、本発明は、実装基板が多層基板であり、実装基板の表面および/または内部に配線されている配線パターンの一端部が電気部品素子に電気的に接続され、他端部がアイソレータ用凹部の内壁面に引き出されて、アイソレータ用凹部に配設されているアイソレータの外部電極に電気的に接続されており、アイソレータ用凹部の内壁面に引き出されている配線パターンの他端部の位置とアイソレータの外部電極の位置とが、実装基板の厚み方向において略同一位置であること、を特徴とする、非可逆回路素子を備えたモジュールである。
本発明では、アイソレータ用凹部の内壁面に引き出されている配線パターンの他端部の位置とアイソレータの外部電極の位置とが、実装基板の厚み方向において略同一位置であるため、アイソレータの外部電極と配線パターンの他端部との電気的接続が容易になる。
本発明によれば、アイソレータなどの非可逆回路素子に使用される永久磁石の磁界による電気部品素子の配置ずれを解消することができる。さらに、アイソレータは実装基板に対して縦置きした状態で実装されることになるため、アイソレータが実装基板に占める実装面積を小さくすることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明に係る非可逆回路素子を備えたモジュールの一実施の形態を示す平面図である。 図1のα方向から見たアイソレータ実装部近傍の断面図である。 アイソレータの実装状態を示す斜視図である。 アイソレータ実装部近傍の変形例を示す断面図である。 アイソレータの変形例を示す斜視図である。 従来の非可逆回路素子を備えたモジュールを示す平面図である。
本発明に係る非可逆回路素子を備えたモジュールの一実施の形態を説明する。
図1は、非可逆回路素子であるアイソレータを備えたモジュールの平面図である。図2は、図1のα方向から見たアイソレータ実装部近傍の断面図である。
モジュール1は電力増幅モジュールであって、無線LAN規格やBluetooth(登録商標)規格の無線通信機器、携帯電話などの通信端末の送信回路部に使用される。
モジュール1は、図1に示すように、多層実装基板2と、特定方向にのみ信号を伝送する特性を有するアイソレータ3,4と、送信信号を制御する集積回路IC1と、フィルタFL1,FL4と、各種電気部品素子であるコンデンサC2,C4,…C31,…C71、インダクタL1,L3,L17,L57、および、抵抗R31,R71とを備えている。アイソレータ3,4は、それぞれ異なる帯域の伝送特性を有しており、マルチ帯域に対応できるモジュール1を形成する。
多層実装基板2は、樹脂やセラミックなどからなり、樹脂層やセラミック層などの層間に内層電極パターン20が形成されている。例えば、多層実装基板2は、内層電極パターン20が形成された複数枚のセラミックグリーンシートを積み重ねて積層体とした後、焼成されることによって形成される。
多層実装基板2の表面には、集積回路IC1や各種電気部品素子であるコンデンサC2,C4などを表面実装するための実装電極24などが形成されている。さらに、多層実装基板2には、各アイソレータ3,4の少なくとも一部が収納された状態で実装できるアイソレータ用凹部26,27が設けられている。
図2に示すように、アイソレータ3は、一対の永久磁石30,31と、フェライト32とを有し、永久磁石30の一の磁極と永久磁石31の反対の磁極との間にフェライト32が配置されている。なお、アイソレータ4の構成および実装構造は、アイソレータ3と略同様の構成および実装構造であるため、その詳細な説明は省略する。
永久磁石30,31およびフェライト32は、一体的に接合して、全体として直方体形状に形成されている。永久磁石30,31の磁界Hは、フェライト32と永久磁石30,31とが接合する界面を略垂直に貫通するように発生する。
また、フェライト32の一方の側面には、アイソレータ3の外部電極33A,33B,33Cが形成されている。外部電極33A,33B,33Cは、アイソレータ3の入力電極、出力電極、GND電極のいずれかに相当する。外部電極33A,33B,33Cは、銀、銅、金やその合金などからなる導電性ペーストを、印刷法や転写法により薄膜として形成される。また、これらの導電性ペーストと感光物質とを混合してフォトリソグラフィ法やエッチング法などの加工技術を用いて形成される。
また、永久磁石30,31の材質としては、残留磁束密度および保磁力に優れ、高周波帯における絶縁性(低損失性)にも優れているストロンチウム系フェライトマグネットやランタン・コバルト系フェライトマグネットなどが採用される。
各種電気部品素子であるコンデンサC2,C4…やインダクタL1,L3,…などは、モジュール1を形成するのに必要な整合回路などを形成するためのものであり、適宜選択されて多層実装基板2上に実装されている。これらの各種電気部品素子は、外部電極や内部の電極パターンなどに、例えば、Niなどの磁性体を含む。
アイソレータ3は、永久磁石30,31の磁界Hの方向が、多層実装基板2の実装面に対して略垂直になるように配置されている。すなわち、図6に示した従来の横置きのアイソレータ53を、長辺を支軸にして90度回転させた状態と同様の状態(縦置き状態)で配置されている。
従って、永久磁石30,31の磁界Hの方向が、多層実装基板2の実装面に対して略垂直になるため、磁性体を含む各種電気部品素子であるコンデンサC2,C4…やインダクタL1,L3,…などが実装される際には、永久磁石30,31の磁界Hの影響が抑えられ、各種電気部品素子が永久磁石30,31に引き寄せられて意図しない方向に傾いて位置がずれた状態で実装される現象を抑制することができる。
さらに、アイソレータ3は多層実装基板2に対して縦置きした状態で実装されることになる。このため、図6に示した従来のアイソレータ53のように、横置きした状態で実装された場合と比較して、アイソレータ3が多層実装基板2に占める実装面積を小さくすることができる。
アイソレータ3は、多層実装基板2に設けたアイソレータ用凹部26に挿入され、アイソレータ3の一部がアイソレータ用凹部26に挿入されているため、アイソレータ3が縦置きした状態で実装されても、低背化が可能となる。アイソレータ3は、アイソレータ用凹部26の底面に、導電性接着剤や絶縁性接着剤によって表面実装されている。
より具体的には、アイソレータ用凹部26の深さは、モジュール1の高さの略半分の寸法とする。従って、アイソレータ用凹部26に実装されたモジュール1は、外部電極33A,33B,33Cの略半分がアイソレータ用凹部26から確実に見ることができる。アイソレータ用凹部26の開口サイズは、アイソレータ3を挿入し易いように、アイソレータ3を縦置きしたときの平面視のサイズより若干大きく設計されている。
図1に示すように、多層実装基板2の内部に配線されている配線パターン20は、アイソレータ3,4の近傍の位置にくるように引き回されている。なお、図1においては、配線パターン20が多層実装基板2の内部に配線されているけれども、実太線で表示されている。
図2に示すように、多層実装基板2の内部に配線されている配線パターン20の一端部は、電気部品素子(例えば、コンデンサC31など)に電気的に接続されている。配線パターン20の他端部は、アイソレータ用凹部26の内壁面に引き出されて露出している。アイソレータ用凹部26の内壁面に引き出されている配線パターン20の他端部の位置とアイソレータ3の各外部電極33A,33B,33Cの位置とは、多層実装基板2の厚み方向において略同一位置である。
アイソレータ用凹部26の内壁面に引き出されている配線パターン20の他端部とアイソレータ3の各外部電極33A,33B,33Cは、半田22を介して電気的に接続されている。
本実施の形態では、アイソレータ用凹部26の内壁面に引き出されている配線パターン20の他端部の位置とアイソレータ3の外部電極33A,33B,33Cの位置とが、多層実装基板2の厚み方向において略同一位置であるため、アイソレータ3の外部電極33A,33B,33Cと配線パターン20の他端部との電気的接続を容易にできる。
また、図6に示した従来のアイソレータ53の場合は、アイソレータ53の実装面側の中央部にも外部電極が配設されているため、はんだ付け状態を目視できないという不具合があった。しかし、本実施の形態では、外部電極33A,33B,33Cの略半分がアイソレータ用凹部26から見ることができるので、はんだ付け状態を確実に目視できる。
なお、配線パターン20は、必ずしも多層実装基板2の内部に配線されている必要はない。図2に点線で示す配線パターン20aのように、多層実装基板2の表面に配線されていてもよい。
さらに、図2において一点鎖線で示すように、モジュール1は、アイソレータ3,4や集積回路IC1などの各種電気部品素子が実装された後で、多層実装基板2の実装面を樹脂42でモールドすることが好ましい。樹脂42のモールドによって、モジュール1の信頼性が向上すると共に、樹脂42がアイソレータ用凹部26にも入り込み、アイソレータ3を樹脂42で固定できるため、実装信頼性が向上する。
図4は、アイソレータ実装部近傍の変形例を示す断面図である。多層実装基板2には、アイソレータ用凹部26が設けられておらず、アイソレータ3は多層実装基板2に導電性接着剤や絶縁性接着剤によって表面実装されている。
この場合、アイソレータ3の外部電極33A,33B,33Cは、それぞれ、ワイヤ44を介して、コンデンサC31などの外部電極に直接に接続したり、多層実装基板2上に形成した実装(接続)電極に接続したりする。あるいは、配線パターンを形成した別の電気部品素子を、アイソレータ3の近傍に配設して、アイソレータ3の外部電極33A,33B,33Cと接続する。
また、図5は、アイソレータ3の変形例を示す斜視図である。このアイソレータ3Aは、フェライト32の一方の側面に、アイソレータ3の外部電極33A,33B,33Cが形成されると共に、外部電極33A,33Cはフェライト32の端面にも回り込んで形成されている。従って、配線パターン20の引き回しの自由度が高くなる。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。例えば、モジュール1の仕様に応じて、コンデンサやコイルなどの電気部品素子が内蔵された多層実装基板2を採用してもよい。
1 モジュール
2 多層実装基板
3,4 アイソレータ
30,31 永久磁石
32 フェライト
20,20a 配線パターン
24 実装電極
26,27 アイソレータ用凹部
33A,33B,33C 外部電極
42 樹脂
44 ワイヤ
H 磁界
IC1 集積回路
FL1,FL4 フィルタ
C2,C4,…C31,…C71 コンデンサ
L1,L3,L17,L57 インダクタ
R31,R71 抵抗

Claims (3)

  1. 第1の永久磁石と、
    第2の永久磁石と、
    前記第1の永久磁石と前記第2の永久磁石との間に設けられたフェライトと、
    前記フェライトの側面に設けられた外部電極と、を備えた非可逆回路素子であるアイソレータと、
    磁性体を含む電気部品素子と、
    前記アイソレータおよび前記電気部品素子を実装するための実装電極を設けた実装基板と、を備え、
    前記アイソレータは、前記第1の永久磁石と第2の永久磁石により生じる磁界方向が前記実装基板の実装面に対して略垂直な方向が支配的になるように配置され、
    前記アイソレータの外部電極と前記電気部品素子とが電気的に接続されていること、
    を特徴とする、非可逆回路素子を備えたモジュール。
  2. 前記実装基板は、アイソレータの少なくとも一部が収納された状態で実装できるアイソレータ用凹部を有していること、を特徴とする、請求項1に記載の非可逆回路素子を備えたモジュール。
  3. 前記実装基板は多層基板であり、前記実装基板の表面および/または内部に配線されている配線パターンの一端部が前記電気部品素子に電気的に接続され、他端部が前記アイソレータ用凹部の内壁面に引き出されて、前記アイソレータ用凹部に配設されている前記アイソレータの前記外部電極に電気的に接続されており、前記アイソレータ用凹部の内壁面に引き出されている前記配線パターンの他端部の位置と前記アイソレータの前記外部電極の位置とが、前記実装基板の厚み方向において略同一位置であること、を特徴とする、請求項2に記載の非可逆回路素子を備えたモジュール。
JP2013255639A 2013-12-11 2013-12-11 非可逆回路素子を備えたモジュール Active JP6260246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255639A JP6260246B2 (ja) 2013-12-11 2013-12-11 非可逆回路素子を備えたモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255639A JP6260246B2 (ja) 2013-12-11 2013-12-11 非可逆回路素子を備えたモジュール

Publications (2)

Publication Number Publication Date
JP2015115732A JP2015115732A (ja) 2015-06-22
JP6260246B2 true JP6260246B2 (ja) 2018-01-17

Family

ID=53529178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255639A Active JP6260246B2 (ja) 2013-12-11 2013-12-11 非可逆回路素子を備えたモジュール

Country Status (1)

Country Link
JP (1) JP6260246B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094289A (ja) * 2004-09-27 2006-04-06 Alps Electric Co Ltd 非可逆回路素子
JP5158166B2 (ja) * 2010-09-27 2013-03-06 株式会社村田製作所 複合電子モジュール、この複合電子モジュールの製造方法
JP2012138719A (ja) * 2010-12-25 2012-07-19 Murata Mfg Co Ltd 非可逆回路素子及びフェライト・磁石素子
JP5440748B1 (ja) * 2012-02-28 2014-03-12 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP2015115732A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
US20160078997A1 (en) Inductor array chip and board having the same
US10560066B2 (en) Electronic component
JP3858853B2 (ja) 2ポート型アイソレータ及び通信装置
JP2007208943A (ja) 非可逆回路素子及び通信装置
JP5440748B1 (ja) 高周波モジュール
CN107452460B (zh) 电子部件
JP2010010805A (ja) フェライト・磁石素子、非可逆回路素子及び複合電子部品
JP5158166B2 (ja) 複合電子モジュール、この複合電子モジュールの製造方法
JP2009049879A (ja) 2ポート型非可逆回路素子
JP6260246B2 (ja) 非可逆回路素子を備えたモジュール
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
JP2007012680A (ja) 積層インダクタ
JP5392413B2 (ja) 複合電子モジュール
JP4831234B2 (ja) 非可逆回路素子
JP4423619B2 (ja) 非可逆回路素子
JP2018056190A (ja) 積層型電子部品の製造方法
JP2003188608A (ja) 非可逆回路素子
JP4811519B2 (ja) 非可逆回路素子
JP2009135557A (ja) 2ポート型アイソレータ及び通信装置
JP6668913B2 (ja) 電子部品
WO2017010265A1 (ja) 表面実装型フィルタ及び表面実装型フィルタアレイ
JP4631754B2 (ja) 非可逆回路素子及び通信装置
JP6281208B2 (ja) 部品モジュール
JP4605501B2 (ja) 非可逆回路素子
JP2012257161A (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150