JP6255771B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6255771B2
JP6255771B2 JP2013155619A JP2013155619A JP6255771B2 JP 6255771 B2 JP6255771 B2 JP 6255771B2 JP 2013155619 A JP2013155619 A JP 2013155619A JP 2013155619 A JP2013155619 A JP 2013155619A JP 6255771 B2 JP6255771 B2 JP 6255771B2
Authority
JP
Japan
Prior art keywords
lead
out terminal
substrate
terminal
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013155619A
Other languages
English (en)
Other versions
JP2015026724A (ja
Inventor
貴弘 杉村
貴弘 杉村
浩史 野津
浩史 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013155619A priority Critical patent/JP6255771B2/ja
Publication of JP2015026724A publication Critical patent/JP2015026724A/ja
Application granted granted Critical
Publication of JP6255771B2 publication Critical patent/JP6255771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体モジュールに関し、特に、半導体モジュールの基板に搭載される導出端子の構造に関する。
半導体モジュールは、一般的に、基板と、半導体チップと、導出端子と、筐体(ケース)とを備えている。基板は、筐体の底部を構成するベースにはんだ等の導電性接着剤(以下では、代表的に「はんだ」として説明する。)によって固定される。半導体チップおよび導出端子は、基板に搭載され、はんだによって基板に固定される。導出端子は、基板から筐体の外部へ延びる。半導体チップと導出端子とは、ボンディングワイヤによって電気的に接続される。非特許文献1には、このような構成を有する半導体モジュールが記載されている(非特許文献1のp60等参照)。
高橋良和編、「2010 パワーモジュール組立実装技術 徹底解説」、電子ジャーナル、2010年6月14日、p60
導出端子を基板にはんだ付けした後にボンディングワイヤを形成する場合、基板に設けられた導出端子にボンディングツールが接触し得る。一方、ボンディングワイヤを形成した後に導出端子を基板にはんだ付けする場合、はんだ接続のために昇温する必要がある。そうすると、既設のはんだ(半導体チップを基板に固定しているはんだや、基板をベースに固定しているはんだ等)が再昇温されることとなり、既設のはんだの信頼性が低下する。
導出端子用のはんだに既設のはんだよりも低融点のものを採用することも考えられるが、そのような特別なはんだを採用することは、材料コストの増加を招く。また、そのような低融点のはんだを採用したとしても、再昇温による既設のはんだへの影響を完全には排除できない。
それゆえに、本発明の目的は、はんだ接続の信頼性の低下を抑制可能な半導体モジュールを提供することである。
本発明の1つの局面に係る半導体モジュールは、半導体チップと、基板と、筐体と、第1導出端子と、第2導出端子と、接続部とを備える。基板は、半導体チップを搭載する。筐体は、基板を収容する。第1導出端子は、基板に搭載され、基板の主表面と交差する方向に延びる。第2導出端子は、基板から上記の方向に見て基板に対して第1導出端子よりも遠い側に設けられる。接続部は、筐体の内部に設けられ、第2導出端子を第1導出端子と電気的に接続する。
本発明によれば、はんだ接続の信頼性の低下を抑制可能な半導体モジュールを提供することができる。
本発明の実施の形態1に係る半導体モジュールのXZ平面に沿った断面図である。 図1に示す半導体モジュールの内部を概略的に示した平面図である。 図2中のIII−III線に沿った断面図である。 ボンディングワイヤの形成時の様子を示した図である。 実施の形態2に係る半導体モジュールのXZ平面に沿った断面図である。 実施の形態3に係る半導体モジュールのXZ平面に沿った断面図である。 第2導出端子の他の構成を示した図である。 第2導出端子のさらに他の構成を示した図である。
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。
(1)本発明の実施形態に係る半導体モジュールは、半導体チップと、基板と、筐体と、第1導出端子と、第2導出端子と、接続部とを備える。基板は、半導体チップを搭載する。筐体は、基板を収容する。第1導出端子は、基板に搭載され、基板の主表面と交差する方向に延びる。第2導出端子は、基板から上記の方向に見て基板に対して第1導出端子よりも遠い側に設けられる。接続部は、筐体の内部に設けられ、第2導出端子を第1導出端子と電気的に接続する。
この半導体モジュールにおいては、端子が第1導出端子と第2導出端子とに分けられ、第2導出端子を第1導出端子と電気的に接続するための接続部が筐体内部に設けられる。これにより、ボンディングワイヤの形成時に端子がボンディングツールと接触しないように第1導出端子の長さを決定することができる。
そして、このような構成とすることにより、第1導出端子を基板にはんだ付けした後、接続部により第2導出端子を第1導出端子に接続する前にワイヤボンディングを実施することができる。これにより、ワイヤボンディングの実施前に、第1導出端子のはんだ付けを半導体チップのはんだ付けと同時に行なうことができる。したがって、この半導体モジュールによれば、はんだ接続用の昇温を複数回実施することによるはんだ接続の信頼性低下を回避することができる。また、第1導出端子用に低融点のはんだを選定する必要もなく、はんだの材料コストの増加も抑制できる。
なお、第1導出端子の延びる方向が基板の主表面と交差するとは、基板の主表面に対して第1導出端子の延びる方向が直交または実質的に直交していることを意味する。実質的に直交するとは、直交している状態からたとえば±10°以下の範囲でずれた状態で交差している場合を含む。第1導出端子の延びる方向は、最適には、基板の主表面に対して90°の角度で交差しているとよい。
接続部が筐体の内部に設けられるとは、接続部が筐体の内側に設けられる場合、および接続部が筐体の壁部と一体的に構成される場合の双方を含む。また、接続部の構成は、特に限定されない。ソケット、ネジ止め、コネクタ、溶接(たとえばレーザー溶接)等、種々の接続形態を採用し得る。
(2)好ましくは、筐体は、基板の主表面と対向する面に開口を有する。半導体モジュールは、開口に設けられる蓋体をさらに備える。第2導出端子は、蓋体と一体的に設けられる。
このような構成により、第2導出端子の配設を蓋体の開口への取付けと同時に行なうことができる。したがって、この半導体モジュールによれば、第2導出端子の配設が容易になる。
(3)さらに好ましくは、接続部は、蓋体と一体的に設けられる。
このような構成により、蓋体と接続部とが一部品として構成される。したがって、この半導体モジュールによれば、部品点数を削減することができる。
(4)好ましくは、第2導出端子は、前記筐体の外部へ引き出される引出部を含む。基板の主表面と交差する方向に沿って半導体モジュールを平面視した場合に、第2導出端子は、引出部が第1導出端子とずれるように構成される。
このような構成により、第1導出端子の配置に拘わらず、第2導出端子の筐体外部への引出位置を一定とし得る。あるいは、第1導出端子の配置を変更することなく、第2導出端子の筐体外部への引出位置を変更し得る。したがって、この半導体モジュールによれば、設計の自由度が向上する。
(5)好ましくは、接続部は、ソケットを含む。
この構成によれば、第2導出端子を第1導出端子と容易に接続することができる。
(6)好ましくは、接続部は、第2導出端子に設けられる。
このような構成により、接続部は、半導体チップおよび第1導出端子を基板にはんだ付けするときの昇温(リフロー工程等)の影響を受けない。したがって、この半導体モジュールによれば、接続部の信頼性を確保することができる。
(7)好ましくは、半導体チップは、ワイドバンドギャップ半導体を含む。
上述のように、導出端子用のはんだに半導体チップ用のはんだよりも低融点のものを採用することによって、半導体チップを基板にはんだ付けしてボンディングワイヤを形成した後に、導出端子を基板にはんだ付けすることも考えられる。しかしながら、シリコン系の半導体素子に比べて高温使用されるワイドバンドギャップ半導体を用いた半導体モジュールにおいては、使用可能なはんだの種類が限定されるので、そのようなはんだを選定すらできない可能性がある。この半導体モジュールによれば、ワイヤボンディングの実施前に、第1導出端子のはんだ付けを半導体チップのはんだ付けと同時に行なうことができるので、上記のような問題は発生しない。
そして、半導体チップがワイドバンドギャップ半導体を含むことにより、同じ電流駆動能力を有するシリコン系の半導体素子に比べてチップ面積を縮小することができる。したがって、この半導体モジュールによれば、半導体チップの実装面積を削減することにより半導体モジュールを小型化することができる。
[本願発明の実施形態の詳細]
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下に複数の実施の形態について説明するが、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている。なお、以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
図面中に示したX軸、Y軸およびZ軸は、互いに直交する軸である。X軸およびY軸によって定まる平面をXY平面と称する。XY平面は、本発明の実施の形態に係る半導体モジュールが設置される面として定義される。1つの例では、XY平面は水平面である。しかしながら、XY平面は水平面に限定されない。たとえば、XY平面は鉛直面であってもよい。
<実施の形態1>
図1から図3を用いて、本発明の実施の形態1に係る半導体モジュールの構成について説明する。図1は、本発明の実施の形態1に係る半導体モジュールのXZ平面に沿った断面図である。図2は、図1に示す半導体モジュールの内部を概略的に示した平面図であり、図3は、図2中のIII−III線に沿った断面図である。図2,図3では、半導体モジュールの蓋体が外された状態が示されている。
図1から図3を参照して、実施の形態1に係る半導体モジュール101は、半導体チップ1,2と、基板3と、第1導出端子21,24と、第2導出端子22,25と、接続部23,26と、ワイヤ27,28とを備える。また、半導体モジュール101は、ベース11と、枠体12と、蓋体31と、封止樹脂29とをさらに備える。ベース11、枠体12、および蓋体31は、半導体モジュール101の筐体(ケース)を構成する。
この実施の形態1において、半導体チップ1,2の各々は、ワイドバンドギャップ半導体を含む。ワイドバンドギャップ半導体は、SiC(シリコンカーバイド),GaN(窒化ガリウム)、あるいはダイヤモンド等によって構成される。
ワイドバンドギャップ半導体素子は、シリコン半導体素子に比べて、高耐圧、低オン抵抗、および高温環境での安定動作等を特徴とする。半導体チップ1,2の各々をワイドバンドギャップ半導体によって構成することにより、同じ電流駆動能力を有するシリコン系の半導体素子に比べてチップ面積を縮小することができ、その結果、半導体モジュール101を小型化することができる。
この実施の形態1では、半導体チップ1,2の各々は、たとえばSiCによって作成されたパワー半導体チップである。1つの実施の形態において、半導体チップ1,2の各々は、パワーMOSFET(Metal Oxide Semiconductor FET)である。SiCによって形成されたMOSFETの場合、MOSFETに内蔵されるダイオードをフリーホイールダイオードとして利用することができるので、筐体に収容される半導体チップの数を削減することができる。
基板3は、絶縁板4と、電極パターン5a,5bと、銅板6とを含む。電極パターン5a,5bは、絶縁板4の一方の主表面に配置される。銅板6は、絶縁板4の他方の主表面に配置される。
基板3は、銅板6がベース11に対向するようにベース11上に配設され、はんだ7によってベース11に固定される。ベース11は、アルミニウム(Al)や銅(Cu)等の金属を含む金属ベースであり得る。ベース11は、半導体チップ1,2が発生させた熱を筐体外部に放出するための放熱板として機能し得る。ベース11は、さらにグラウンド電極としても利用され得る。
半導体チップ1,2は、基板3に搭載され、それぞれはんだ8a,8bによって電極パターン5a上に固定される。半導体チップ1は、ワイヤ27によって電極パターン5bに電気的に接続される。半導体チップ2は、ワイヤ28によって電極パターン5aに電気的に接続される。ワイヤ27,28は、ワイヤボンディング用のボンディングツールを用いて形成される。ワイヤボンディングには、ボールボンディングを用いてもよいし、ウェッジボンディングを用いてもよい。
第1導出端子21は、電極パターン5b上に配設され、はんだ8cによって電極パターン5bに固定される。第1導出端子21は、基板3の主表面と交差する方向(Z軸方向)に延び、接続部23に接続される。
第2導出端子22は、基板3から主表面と交差する方向(Z軸方向)に見て基板3に対して第1導出端子21よりも遠い側に設けられる。第2導出端子22は、引出部22aと、延在部22bとを有する。引出部22aの端部には、接続部23が設けられる。引出部22aは、Z軸方向に延び、蓋体31を通じて筐体の内部から外部へ引き出される。延在部22bは、蓋体31の上面30に沿って配設される。延在部22bの上部には、Y軸方向に延びるバスバー51が配設される(図1)。ネジ53を締めることによって、バスバー51と第2導出端子22の延在部22bとが蓋体31の上面30に固定される。
なお、延在部22bは、蓋体31が取り付けられるまでは、引出部22aと同方向(Z軸方向)に延びている。そして、図示されないネジ等によって蓋体31が枠体12に固定された後、蓋体31の上面30に沿うように第2導出端子22を折り曲げることによって延在部22bが形成される。
接続部23は、筐体の内部に設けられ、第2導出端子22を第1導出端子21と電気的に接続する。一例として、接続部23は、第2導出端子22の端部に設けられたソケットであり、ソケット内部の導通部が第2導出端子22と電気的に接続される。第1導出端子21の先端が接続部23のソケット雌部に嵌合することにより、第1導出端子21と第2導出端子22とが電気的に接続される。
このように、この実施の形態1では、基板3から筐体の外部へ引き出される外部導出端子が、第1導出端子21と第2導出端子22とに分割される。第2導出端子22は、接続部23によって第1導出端子21に電気的に接続される。すなわち、第2導出端子22は、第1導出端子21とは別体として構成され、はんだ8cによって基板3に固定された第1導出端子21に接続部23を用いて後付けされる。
第1導出端子21のZ軸方向の長さは、ワイヤ27,28の形成時にボンディングツール(図示せず)が第1導出端子21と接触しないように、ボンディングツールの動作範囲に基づいて決定される。一例として、第1導出端子21のZ軸方向の長さは、20mm以下であることが好ましく、10mm以下であればさらに好ましい。
このような構成とすることによって、第1導出端子21を半導体チップ1,2とともに基板上にはんだ付けした後に、ワイヤ27,28を形成するワイヤボンディングを実施することが可能になる(図3)。第2導出端子22は、ワイヤ27,28の形成後に第1導出端子21に接続される。
第1導出端子24、第2導出端子25、および接続部26の構成も、それぞれ第1導出端子21、第2導出端子22、および接続部23の構成と同様である。第1導出端子24、第2導出端子25、および接続部26の説明は、第1導出端子21、第2導出端子22、および接続部23の説明と重複するので、繰り返さない。
枠体12は、絶縁体(たとえば樹脂)により形成される。枠体12は、ベース11を取り囲むように形成されて、半導体モジュール101の筐体の側壁を構成する。枠体12およびベース11は、半導体チップ1,2が実装された基板3を収容する。基板3は、筐体の内部において、封止樹脂29によって封止される(図1)。
筐体のベース11と対向する面には、開口部20が形成される。開口部20には、蓋体31が設けられる。蓋体31は、枠体12と同様に絶縁体(たとえば樹脂)により形成される。蓋体31は、図示されないネジ等によって枠体12に固定され、開口部20を閉じる。
この実施の形態1では、半導体チップ1,2の基板3へのはんだ付け(ダイボンディング)と、第1導出端子21,24の基板3へのはんだ付けとが、たとえばリフロー炉を用いたリフロー工程において一括して行なわれる。その後、ワイヤボンディング工程において、ボンディングツールを用いてワイヤ27,28が形成される。さらに、ワイヤ27,28の形成後、接続部23,26を用いて第1導出端子21,24に第2導出端子22,25がそれぞれ接続される。
図4は、ボンディングワイヤの形成時の様子を示した図である。図4を参照して、ワイヤボンディングは、ボンディングツール60を用いて行なわれる。ボンディングツール60が移動するときは、ボンディングツール60は、Z軸方向にある程度引き上げられる。しかしながら、点線で仮想的に示されるように、基板から延びる導出端子が長い場合には、ボンディングツール60が導出端子と接触する。
ボンディングツール60と導出端子との接触を回避するために、ワイヤボンディング工程の後に導出端子を基板にはんだ付けすることも考えられる。しかしながら、この手法は、導出端子をはんだ付けするために昇温が必要であり、既設のはんだ7,8a,8bの信頼性を低下させる。導出端子用のはんだ8c,8dにはんだ7,8a,8bよりも低融点のものを用いることも考えられるが、そのような特別のはんだを採用することは、材料コストの増加を招き得る。特に、この実施の形態1では、半導体チップ1,2はワイドバンドギャップ半導体を含み、半導体モジュール101が高温で動作する。このために、はんだの選択肢が制約され、上記のような特別のはんだを選定できない可能性がある。
そこで、この実施の形態1では、導出端子が第1導出端子21(24)と第2導出端子22(25)とに分割され、接続部23(26)によって第2導出端子22(25)を第1導出端子21(24)に後で接続可能とする。そして、半導体チップ1,2のダイボンディングとともに第1導出端子21(24)のはんだ付けが行なわれ、ワイヤボンディングの実施後に第2導出端子22(25)が接続部23(26)によって第1導出端子21(24)に接続される。
したがって、この実施の形態1によれば、ワイヤボンディングの実施後に導出端子をはんだ付けするための再昇温工程が不要となり、再昇温による既設のはんだの信頼性低下を回避することができる。
<実施の形態2>
この実施の形態2では、第2導出端子22,25および接続部23,26が蓋体と一体的に設けられる。
図5は、実施の形態2に係る半導体モジュールのXZ平面に沿った断面図である。図5を参照して、この半導体モジュール102は、図1に示した実施の形態1に係る半導体モジュール101と蓋体の構成が異なる。
すなわち、この半導体モジュール102では、第2導出端子22,25および接続部23,26が蓋体31と一体的に構成される。接続部23,26は、蓋体31の筐体内部側に設けられる。蓋体31の枠体12への取付けとともに、第1導出端子21,24の先端がそれぞれ接続部23,26に嵌合し、第1導出端子21(24)と第2導出端子22(25)とが電気的に接続される。
この実施の形態2においても、導出端子が第1導出端子21(24)と第2導出端子22(25)とに分割されており、実施の形態1と同様の効果が得られる。さらに、この実施の形態2によれば、第2導出端子22,25の第1導出端子21,24との接続を、蓋体31の枠体12への取付けと同時に行なうことができる。また、接続部23,26が蓋体31と一体的に設けられるので、部品点数も削減される。
なお、上記においては、第2導出端子22,25および接続部23,26が蓋体31と一体的に設けられるものとしたが、接続部23,26は、蓋体31とは別体で構成してもよい。
<実施の形態3>
第2導出端子22(25)と第1導出端子21(24)との接続方法は、種々の方法を取り得る。たとえば、第1導出端子21(24)と第2導出端子22(25)とをネジ止めによって接続してもよい。
図6は、実施の形態3に係る半導体モジュールのXZ平面に沿った断面図である。図6を参照して、この半導体モジュール103では、第2導出端子22は、ネジ41によって第1導出端子21と接続される。同様に、第2導出端子25は、ネジ42によって第1導出端子24と接続される。
半導体モジュール103のその他の構成は、実施の形態1に係る半導体モジュール101の構成と同じである。
なお、特に図示しないが、第2導出端子22(25)と第1導出端子21(24)との接続方法としては、溶接(たとえばレーザー溶接)を用いてもよいし、第1導出端子21(24)または第2導出端子22(25)の先端にクリップのような構造を設けて他方の導出端子を狭持するようにしてもよい。
なお、その他の実施の形態として、第2導出端子22(25)の構成について、一例として図7や図8に示されるように、半導体モジュールをZ軸方向から平面視した場合に、第2導出端子22(25)の引出部が第1導出端子21(24)とずれるように第2導出端子22(25)を形成してもよい。
このような第2導出端子22(25)によって、たとえば、基板3における第1導出端子21(24)の配置が変更になっても、第2導出端子22(25)の筐体外部への引出位置を一定とすることができる。あるいは反対に、第2導出端子22(25)の筐体外部への引出位置を変更したい場合に、基板3における第1導出端子21(24)の配置を変更することなく、第2導出端子22(25)の引出位置を変更することができる。
なお、上記の各実施の形態においては、ベース11への基板3の固定、ならびに半導体チップ1,2および第1導出端子21,24の基板3への固定には、はんだが用いられるものとしたが、はんだ以外の導電性接着剤を用いてもよい。
また、上記の各実施の形態で説明した半導体チップの数およびレイアウトは、一例であり、上記で説明したものに限定されない。また、第1導出端子および第2導出端子によって構成される外部導出端子の数(上記の各実施の形態では2つ)およびレイアウトも一例であり、上記で説明したものに限定されるものではない。
また、上記の各実施の形態では、接続部23,26は、第2導出端子22,25側に設けられるものとしたが、第1導出端子21,24側に設けてもよい。
今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,2 半導体チップ
3 基板
4 絶縁板
5a,5b 電極パターン
6 銅板
7,8a〜8d はんだ
11 ベース
12 枠体
20 開口部
21,24 第1導出端子
22,25 第2導出端子
22a,25a 引出部
22b,25b 延在部
23,26 接続部
27,28 ワイヤ
29 封止樹脂
30 上面
31 筐体
51,52 バスバー
41,42,53,54 ネジ
60 ボンディングツール
101〜103 半導体モジュール

Claims (5)

  1. 半導体チップと、
    前記半導体チップを搭載する基板と、
    前記基板を収容する筐体と、
    前記基板から前記筐体の外部へ引き出される導出端子とを備え、
    前記導出端子は、前記筐体の内部において第1導出端子と第2導出端子とに分割され、
    前記第1導出端子は、前記基板に搭載され、前記基板の主表面と交差する方向に延び、
    前記第2導出端子は、前記基板から前記方向に見て前記基板に対して前記第1導出端子よりも遠い側に設けられ、さらに
    前記筐体の内部に設けられ、前記第2導出端子を前記第1導出端子と接続するための接続部を備え、
    前記筐体は、前記基板の主表面と対向する面に開口を有し、さらに
    前記開口に設けられる蓋体を備え、
    前記第2導出端子は、前記蓋体と一体的に設けられ、
    前記接続部は、前記蓋体と一体的に設けられる、半導体モジュール。
  2. 前記第2導出端子は、前記筐体の外部へ引き出される引出部を含み、
    前記半導体モジュールを前記方向に沿って平面視した場合に、前記第2導出端子は、前記引出部が前記第1導出端子とずれるように構成される、請求項1に記載の半導体モジュール。
  3. 前記接続部は、ソケットを含む、請求項1又は請求項2に記載の半導体モジュール。
  4. 前記接続部は、前記第2導出端子に設けられる、請求項1から請求項3のいずれか1項に記載の半導体モジュール。
  5. 前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項1から請求項4のいずれか1項に記載の半導体モジュール。
JP2013155619A 2013-07-26 2013-07-26 半導体モジュール Active JP6255771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013155619A JP6255771B2 (ja) 2013-07-26 2013-07-26 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013155619A JP6255771B2 (ja) 2013-07-26 2013-07-26 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2015026724A JP2015026724A (ja) 2015-02-05
JP6255771B2 true JP6255771B2 (ja) 2018-01-10

Family

ID=52491152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013155619A Active JP6255771B2 (ja) 2013-07-26 2013-07-26 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6255771B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122699A (ja) * 1993-10-27 1995-05-12 Yamatake Honeywell Co Ltd ハイブリッドic及びその組立方法
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP3132651B2 (ja) * 1997-05-29 2001-02-05 富士電機株式会社 半導体装置
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP3911192B2 (ja) * 2002-05-09 2007-05-09 三菱電機株式会社 半導体装置
JP4365388B2 (ja) * 2006-06-16 2009-11-18 株式会社日立製作所 半導体パワーモジュールおよびその製法
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP5709739B2 (ja) * 2011-12-29 2015-04-30 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
JP2015026724A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5176507B2 (ja) 半導体装置
CN104170085A (zh) 半导体装置
US11521933B2 (en) Current flow between a plurality of semiconductor chips
KR102041645B1 (ko) 전력반도체 모듈
US20130026616A1 (en) Power device package module and manufacturing method thereof
CN108092499B (zh) 半导体模块、半导体装置及电力装置
JP2010087400A (ja) 半導体装置
US20140110833A1 (en) Power module package
JPWO2016024445A1 (ja) 半導体装置
TW201533885A (zh) 半導體裝置
JP2015056638A (ja) 半導体装置およびその製造方法
US9666557B2 (en) Small footprint semiconductor package
WO2013047231A1 (ja) 半導体装置及びその製造方法
EP2373136B1 (en) Electronic device and power converter
JP2005116702A (ja) パワー半導体モジュール
US9099451B2 (en) Power module package and method of manufacturing the same
JP2018074088A (ja) 半導体装置
JP2005142189A (ja) 半導体装置
JP2017174951A (ja) 半導体装置
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
US10674596B2 (en) Electronic component, electronic component manufacturing method, and mechanical component
JP6255771B2 (ja) 半導体モジュール
CN107078126B (zh) 半导体模块以及半导体模块用的导电构件
CN103828041B (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6255771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250