JP6255116B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6255116B1
JP6255116B1 JP2016571441A JP2016571441A JP6255116B1 JP 6255116 B1 JP6255116 B1 JP 6255116B1 JP 2016571441 A JP2016571441 A JP 2016571441A JP 2016571441 A JP2016571441 A JP 2016571441A JP 6255116 B1 JP6255116 B1 JP 6255116B1
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
main body
conductor
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016571441A
Other languages
English (en)
Other versions
JPWO2017154189A1 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6255116B1 publication Critical patent/JP6255116B1/ja
Publication of JPWO2017154189A1 publication Critical patent/JPWO2017154189A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半導体装置は、複数の第一導体部１０と、複数の第二導体部２０と、前記第一導体部１０及び前記第二導体部２０の上面を覆う封止部５０と、を備えている。前記第一導体部１０と前記第二導体部２０とは接続されている。前記第一導体部１０の第一端子１１を電源端子として利用する場合には前記第二導体部２０の第二端子２１が出力端子となり、前記第二端子２１を電源端子として利用する場合には前記第一端子１１が出力端子となるよう、前記第一端子１１及び前記第二端子２１の利用態様を選択できる。

Description

本発明は、半導体装置に関する。
従来から、自動車等の乗り物に用いられるインバータ回路やリレー回路に使用される半導体装置が知られている。特許第５０６７６７９号では、電源端子、出力端子及びグランド端子を有する半導体装置が開示されている。
特許第５０６７６７９号に開示されているように従来から存在する半導体装置では、予め定まった端子が電源端子として機能し、別の端子が出力端子として機能している。このため、予め決まった端子が電源端子として機能し、別の端子が出力端子として機能しており、これらを適宜変更することはできなかった。
本発明はこのような観点からなされたものであり、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる半導体装置を提供する。
本発明による半導体装置は、
第一端子と、前記第一端子と一体になった第一本体部と、前記第一本体部上に設けられた第一電子素子と、を有する複数の第一導体部と、
第二端子と、前記第二端子と一体になった第二本体部と、前記第二本体部上に設けられた第二電子素子と、を有する複数の第二導体部と、
前記第一導体部及び前記第二導体部の上面を覆う封止部と、
を備え、
前記第一導体部と前記第二導体部とが接続され、
前記第一導体部と前記第二導体部の接続態様を変えることで、前記第一端子を電源端子として利用する場合には前記第二端子が出力端子となり、前記第二端子を電源端子として利用する場合には前記第一端子が出力端子となるよう、前記第一端子及び前記第二端子の利用態様を選択できる。
本発明による半導体装置において、
前記第一導体部及び前記第二導体部の裏面は前記封止部から露出してもよい。
本発明による半導体装置において、
前記第一本体部及び前記第二本体部は裏面側から見たときに略Ｌ字形状となってもよい。
本発明による半導体装置において、
裏面側から見たときに複数の前記第一本体部の各々は同じ形状であり、
裏面側から見たときに複数の前記第二本体部の各々は同じ形状であってもよい。
本発明による半導体装置において、
裏面側から見たときに、前記第一本体部の前記封止部から露出している部分の面積と、前記第二本体部の前記封止部から露出している部分の面積とは略同一であってもよい。
本発明による半導体装置において、
前記第一電子素子と前記第二本体部とは接続子で接続される、又は、前記第二電子素子と前記第一本体部とは接続子で接続されてもよい。
本発明による半導体装置において、
複数の前記接続子の長さが同一であってもよい。
本発明による半導体装置は、
第三端子と、前記第三端子と一体になった第三本体部と、を有する第三導体部をさらに備え、
前記第三導体部は、前記第一電子素子又は前記第二電子素子と直接接続されてもよい。
本発明による半導体装置において、
前記第三端子はグランド端子であってもよい。
本発明による半導体装置において、
前記第一端子及び前記第二端子は表面側に屈曲されており、
前記第一本体部、前記第二本体部、前記第一端子の屈曲されていない部分及び第二端子の屈曲されていない部分は裏面側で面一となってもよい。
本発明による半導体装置において、
表面側から見たときに複数の前記第一電子素子及び複数の前記第二電子素子が均等に配列されてもよい。
本発明によれば、第一導体部と第二導体部の接続態様を変えることで、第一端子を電源端子として利用する場合には第二端子が出力端子となり、第二端子を電源端子として利用する場合には第一端子が出力端子となるよう、第一端子及び第二端子の利用態様を選択できるようになっている。このため、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる。
図１は、本発明の実施の形態による半導体装置を表面側から見た斜視図である。 図２は、本発明の実施の形態による半導体装置を裏面側から見た斜視図である。 図３は、本発明の実施の形態の第１の態様による半導体装置における接続態様を示した上方平面図である。 図４は、本発明の実施の形態の第２の態様による半導体装置における接続態様を示した上方平面図である。 図５は、本発明の実施の形態の第１の態様による半導体装置における回路図である。 図６は、本発明の実施の形態の第２の態様による半導体装置における回路図である。 図７は、本発明の実施の形態による半導体装置の裏面を示した下方平面図である。 図８は、本発明の実施の形態による半導体装置が筐体の凹部に載置された態様を示した側方断面図である。 図９は、本発明の実施の形態の第１の態様の変形例（接続子を利用した態様）による半導体装置における接続態様を示した上方平面図である。 図１０は、本発明の実施の形態の第２の態様の変形例（接続子を利用した態様）による半導体装置における接続態様を示した上方平面図である。
実施の形態
《構成》
図１及び図２に示すように、本実施の形態の半導体装置は、複数の第一導体部１０と、複数の第二導体部２０と、第一導体部１０及び第二導体部２０の上面を覆う封止部５０と、を有している。図３及び図４に示すように、第一導体部１０は、第一端子１１と、第一端子１１と一体になった第一本体部１２と、第一本体部１２上に設けられた第一電子素子１５と、を有している。第二導体部２０は、第二端子２１と、第二端子２１と一体になった第二本体部２２と、第二本体部２２上に設けられた第二電子素子２５と、を有している。第一本体部１２及び第二本体部２２は、例えば、銅合金等からなり、全面又は部分的にスズめっき処理やニッケルめっき処理等が施されていてもよい。封止部５０としてはエポキシ樹脂等を用いてもよい。
本実施の形態の半導体装置としては、例えばパワー半導体装置を用いてもよい。第一電子素子１５及び第二電子素子２５としては、例えばＭＯＳＦＥＴを用いてもよい。本実施の形態による半導体装置の回路図は例えば図５及び図６に示すようになっている。図５及び図６に示す態様では第一電子素子１５及び第二電子素子２５がＭＯＳＦＥＴであり、図５に示す場合には、第一電子素子１５であるＭＯＳＦＥＴのドレインが第一本体部１２側（図３の紙面裏側）に位置しソースが第一本体部１２と反対側（図３の紙面表側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのドレインが第二本体部２２側（図３の紙面裏側）に位置しソースが第二本体部２２と反対側（図３の紙面表側）に位置する。図６に示す場合には、第一電子素子１５であるＭＯＳＦＥＴのソースが第一本体部１２側（図４の紙面表側）に位置しドレインが第一本体部１２と反対側（図４の紙面裏側）に位置し、また、第二電子素子２５であるＭＯＳＦＥＴのソースが第二本体部２２側（図４の紙面表側）に位置しドレインが第二本体部２２と反対側（図４の紙面裏側）に位置する。
第一導体部１０と第二導体部２０とは接続されている。第一導体部１０と第二導体部２０とは、図３及び図４に示すようにワイヤ６１によって接続されてもよいが、図９及び図１０に示すように接続子６２によって接続されてもよい。より具体的には、図３に示すように、第一電子素子１５と第二本体部２２とがワイヤ６１で接続されてもよいし、図４に示すように、第二電子素子２５と第一本体部１２とがワイヤ６１で接続されてもよい。図９に示すように、第一電子素子１５と第二本体部２２とが接続子６２で接続されてもよいし、図１０に示すように、第二電子素子２５と第一本体部１２とが接続子６２で接続されてもよい。なお、接続子６２としては例えば銅クリップを用いることができ、ワイヤ６１としては例えばアルミワイヤを用いることができる。なお、接続子６２を用いることで流れる電流量を上げることができる。
第一端子１１を電源端子として利用する場合には第二端子２１が出力端子となり（図５参照）、第二端子２１が電源端子として利用する場合には第一端子１１が出力端子となり（図６参照）、第一端子１１及び第二端子２１の利用態様を選択できるようになっている。
第一導体部１０及び第二導体部２０の裏面は封止部５０から露出してもよい。この際、第一導体部１０及び第二導体部２０の裏面は封止部５０から部分的に露出してもよいが、図２及び図７に示すように、完全に露出してもよい。このように露出された第一導体部１０及び第二導体部２０は、図８に示すように、放熱シート９０、放熱性の接着剤等を介して筐体９５上に載置されてもよい。なお、本実施の形態において、「裏面」とは図７に示す側のことを意味し、「表面」とは「裏面」と反対側のことを意味する。
図７に示すように、第一本体部１２及び第二本体部２２は裏面側から見たときに略Ｌ字形状となってもよい。なお、「略Ｌ字形状」とは、図７における上下方向に延びた部分（以下「縦棒部分」とも言う。）と図７における左右方向に延びた部分（以下「横棒部分」とも言う。）とが存在していればたり、角部が丸みを帯びていてもよいし、小さな突出部等が設けられてもよい。
図７に示すように裏面から見たときに、複数の第一本体部１２の各々は同じ形状であってもよい。また、同様に、裏面から見たときに、複数の第二本体部２２の各々は同じ形状であってもよい。なお、裏面から見たときに、複数の第一本体部１２及び複数の第二本体部２２の各々が同じ形状であってもよい。
図７に示すように裏面側から見たときに、封止部５０から露出している第一本体部１２の面積と、封止部５０から露出している第二本体部２２の面積とは略同一であってもよい。また、この場合には、裏面側から見た場合に、第一端子１１及び第一本体部１２に関して封止部５０の裏面から露出している部分の面積と、第二端子２１及び第二本体部２２に関して封止部５０の裏面から露出している部分の面積とが略同一となってもよい。なお、本実施の形態において「面積」が「略同一」とは、全体の面積の±１０％の範囲内にある場合を意味し、例えば第一本体部１２の裏面から露出している部分の面積が「Ａ１」であり、第二本体部２２の裏面から露出している部分の面積が「Ａ２」である場合には、Ａ２×０．９≦Ａ１≦Ａ２×１．１となることを意味する。なお、図７に示す態様では、第一本体部１２の裏面から露出している部分の面積Ａ１が第二本体部２２の裏面から露出している部分の面積Ａ２よりも大きくなっている。
図３及び図４に示すように、本実施の形態の半導体装置は、第三端子３１と、第三端子３１と一体になった第三本体部３２と、を有する第三導体部３０をさらに有してもよい。第三導体部３０は、図４及び図１０に示すように、第一電子素子１５と直接接続されてもよいし、図３及び図９に示すように、第二電子素子２５と直接接続されてもよい。なお、第三端子３１はグランド端子であってもよい。
図３及び図９に示すように、第一電子素子１５を第二本体部２２に接続し、第二電子素子２５を第三端子３１に接続することで、第一端子１１を入力端子として用い、第二端子２１を出力端子とし、第三端子３１をグランド端子として用いることができる（図５参照）。他方、図４及び図１０に示すように、第二電子素子２５を第一本体部１２に接続し、第一電子素子１５を第三端子３１に接続することで、第二端子２１を入力端子として用い、第一端子１１を出力端子とし、第三端子３１をグランド端子として用いることができる（図６参照）。
図３及び図４に示すように、本実施の形態の半導体装置は、制御端子４１，４２を有してもよい。図３及び図４に示す態様では、２つの制御端子４１，４２が用いられており、各制御端子４１，４２は電子素子１５，１６に接続されている。つまり、第一制御端子４１は第一電子素子１５にワイヤ６１で接続されており、第一電子素子１５を制御するために用いられる。第二制御端子４２は第二電子素子２５にワイヤ６１で接続されており、第二電子素子２５を制御するために用いられる。
図１、図２及び図８に示すように、第一端子１１、第二端子２１及び第三端子３１の各々が表面側（封止部５０側）に屈曲されてもよい。屈曲された際の端子の高さＨ（図８参照）は例えば５〜１５ｍｍ（典型的には１０ｍｍ程）であり、封止部５０の厚みＤ１は２〜５ｍｍ（典型的には３．５ｍｍ程）であり、各端子の厚みＤ２は０．３〜０．９ｍｍ（典型的には０．６ｍｍ程）である。半導体装置の長手方向の長さＬ１（図７参照）は４０ｍｍ〜５０ｍｍ（典型的には４４ｍｍ）であり、半導体装置の短手方向の長さ（端子の屈曲部間の長さ）Ｌ２は１５ｍｍ〜２５ｍｍ（典型的には２０ｍｍ）である。
図２及び図７に示す態様では、第一端子１１の屈曲されていない部分、第一本体部１２、第二端子２１の屈曲されていない部分、第二本体部２２、第三端子３１の屈曲されていない部分、第三本体部３２、第一制御端子４１の屈曲されていない部分及び第二制御端子４２の屈曲されていない部分は、面一となっている。このため、前述したように、放熱シート９０（図８参照）上に半導体装置を載置した際に、これらの全てを放熱シート９０に接触させることができる。
また、図２及び図７に示すように、第一本体部１２、第二端子２１の屈曲されていない部分、第二本体部２２、第三端子３１の屈曲されていない部分、第三本体部３２、第一制御端子４１の屈曲されていない部分及び第二制御端子４２の屈曲されていない部分が完全に露出している場合には、これらの全てを放熱シート９０に接触させることができるので、より高い放熱効果を実現できる点で有益である。
図３乃至図６に示すように、本実施の形態の半導体装置は３相ブリッジ回路となっていてもよい。３つある出力端子のうちのいずれかがＵ相コイルに接続され、別の１つがＶ相コイルに接続され、残りの１つがＷ相コイルに接続されてもよい。
より具体的には、図５において、第一電子素子１５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第二電子素子２５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されている。そして、第一電子素子１５と第二電子素子２５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されている。
また、図６において、第二電子素子２５であるＭＯＳＦＥＴのドレインが電源ライン側に接続され、ソースが第一電子素子１５であるＭＯＳＦＥＴのドレインに接続され、このＭＯＳＦＥＴのソースはグランドに接続されている。そして、第二電子素子２５と第一電子素子１５との接続点は、モータのＵ相コイル、Ｖ相コイル又はＷ相コイルに接続されている。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果のうち、まだ説明していないものについて説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態によれば、第一導体部１０と第二導体部２０の接続態様を変えることで、第一端子１１を電源端子として利用する場合には第二端子２１が出力端子となり（図５参照）、第二端子２１が電源端子として利用する場合には第一端子１１が出力端子となり（図６参照）、第一端子１１及び第二端子２１の利用態様を選択できるようになっている。このため、電源端子として機能する端子と、出力端子として機能する端子とを適宜選択できる。
このように電源端子として機能する端子と出力端子として機能する端子とを適宜選択できることで、半導体装置を含むコントローラ等の装置全体の組み立てが容易になり、生産性を向上させることができる。なお、本実施の形態の半導体装置がパワーモジュールである場合には、制御モジュールと接続されることになる。本実施の形態のように電源端子として機能する端子と出力端子として機能する端子とを適宜選択できることで、制御モジュールのパターニングの自由度に高めることができる。
第一導体部１０及び第二導体部２０の裏面は封止部５０から露出した態様を採用した場合には高い放熱効果を実現できる。特に、第一導体部１０及び第二導体部２０の裏面が封止部５０から完全に露出している態様を採用した場合には、第一導体部１０及び第二導体部２０の裏面の全てを例えば放熱シート９０（図８参照）等に接触させることができるので、より高い放熱効果を実現できる点で有益である。
また、第一導体部１０及び第二導体部２０の裏面は封止部５０から露出した態様を採用した場合には、基板を設ける必要がなくなることから、製造コストを下げることができる。特に、第一導体部１０及び第二導体部２０の裏面が封止部５０から完全に露出している態様を採用した場合には、製造コストをより下げることができる。
他方、このように第一導体部１０及び第二導体部２０の裏面を（特に完全に）露出させた場合には、封止部５０から抜け出にくいようにするためには、複数の第一導体部１０又は複数の第二導体部２０とはなっておらず、第一導体部１０又は第二導体部２０が一体形状となっている方が有益である。しかしながら、本実施の形態では、第一導体部１０及び第二導体部２０の各々をあえて一体形状とせずに、個別に分離した態様としている。このように分離した態様とすることで、前述したように、電源端子として機能する端子と出力端子として機能する端子とを適宜選択できるようにしている。なお、本実施の形態では、切断する前にはリードフレームがタイバーで繋がっているだけであり、第一導体部１０、第二導体部２０、第三導体部３０、第一制御端子４１及び第二制御端子４２の各々は基本的にはバラバラな部材となっている。
３相ブリッジ回路において、第一導体部１０が一体となった構成又は第二導体部２０が一体形状となった構成では、他の相における高周波等（ノイズ等）の影響を受けることがある。この点、本実施の形態のように各第一導体部１０及び各第二導体部２０が分離された態様を採用することで、他の相における高周波等（ノイズ等）の影響を受けにくくすることができる点でも有益である。
特に図３及び図４に示すように、複数の電子素子１５，２５を均等に配列することで均一に放熱させることができる。また、このように複数の電子素子１５，２５を均等に配列することで、電子素子１５，２５の実装を迅速に行うことができ、生産性を高めることができる。本実施の形態の「均等」とは、複数の第一電子素子１５の間の距離が同じ値となり、複数の第二電子素子２５の間の距離が同じ値となり、半導体装置の長手方向（図３及び図４の左右方向）に延びた中心線よりも一方側（図３及び図４の上方側）に複数の第一電子素子１５が配置され他方側（図３及び図４の下方側）に複数の第二電子素子２５が配置され、かつ、第一電子素子１５と第二電子素子２５とが入れ子状に配置されていることを意味している。一例としては、半導体装置の長手方向の中心線よりも図３及び図４の上側において左右方向で均等な間隔で複数（図３及び図４の態様では３つ）の第一電子素子１５が配置され、長手方向の中心線よりも図３及び図４の下側において左右方向で均等な間隔で複数（図３及び図４の態様では３つ）の第二電子素子２５が配置され、第一電子素子１５と第二電子素子２５とが入れ子状態に配置されているような態様を意味している。
また、図３及び図４に示すように、ワイヤ６１を採用した場合には、複数の電子素子１５，２５を均等に配列することで、ワイヤ６１の接続も効率よく行うことができる点で有益である。
クリップ等の接続子６２を用いた場合には、予め接続子６２を準備する必要があるが、複数の電子素子１５，２５を均等に配列することで、準備する接続子６２の種類を減らすことができる。一例として、図９に示す態様によれば、第一電子素子１５と第二本体部２２とを接続する接続子６２の長さと、第二電子素子２５と第三本体部３２とを接続する接続子６２の長さとを概ね同じ長さにすることができる。また、図１０に示す態様でも、第二電子素子２５と第一本体部１２とを接続する接続子６２の長さと、第一電子素子１５と第三本体部３２とを接続する接続子６２の長さとを概ね同じ長さにすることができる。このため、いずれの態様を採用しても、予め準備する接続子６２の種類を一種類にすることができる点で有益である。また、用いる接続子６２を一種類にすることで、各接続子６２に流れる電流の量を概ね同じ値にすることができる点でも有益である。
第一本体部１２及び第二本体部２２が裏面側から見たときに略Ｌ字形状となった態様を採用した場合には、略Ｌ字形状の余白部分に他の端子を設けることができる点で有益である。具体的には、図３、図４、図９及び図１０においては、第一本体部１２の縦棒部分の左側に第三端子３１を設けることができ、第二本体部２２の縦棒部分の右側に第二制御端子４２を設けることができる。なお、図３、図４、図９及び図１０に示す態様では、第二本体部２２の横棒部分の長さが第一本体部１２の横棒部分の長さよりも短くなっているので、第二本体部２２の右側に第一制御端子４１を設けることもできるようになっている。
裏面側から見たときに（図７参照）、複数の第一本体部１２の各々が同じ形状である場合には、各第一本体部１２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。同様に、複数の第二本体部２２の各々が同じ形状である場合には、各第二本体部２２に流れる電流の量を合致させる等の電気的特性を合わせることができ、また放熱特性を合わせることができる点で有益である。
また、裏面側から見たときに（図７参照）、複数の第一本体部１２及び複数の第二本体部２２の各々が同じ形状である場合には、第一端子１１と第二端子２１とを切り替えた場合で同じ電気的特性を持つことができ、また放熱特性を合わせることができる点で有益である。つまり、第一端子１１が電源端子として機能し第二端子２１が出力端子として機能している場合と、第一端子１１が出力端子として機能し第二端子２１が電源端子として機能している場合とで同じ電気的特性を持つことができ、また放熱特性を合わせることができる点で有益である。
裏面側から見たときに、第一本体部１２の裏面から露出している部分の面積と第二本体部２２の裏面から露出している部分の面積とが略同一である場合には、これらが同じ放熱特性を持つことができる点で有益である。
第三端子３１を設けた態様を採用した場合には、さらに一つの機能を追加することができる点で有益である。
一例として、図３及び図９に示すように、第一電子素子１５を第二本体部２２に接続し、第二電子素子２５を第三端子３１に接続することで、第一端子１１を入力端子として用い、第二端子２１を出力端子とし、第三端子３１をグランド端子として用いることができる。他方、図４及び図１０に示すように、第二電子素子２５を第一本体部１２に接続し、第一電子素子１５を第三端子３１に接続することで、第二端子２１を入力端子として用い、第一端子１１を出力端子とし、第三端子３１をグランド端子として用いることができる。このため、いずれの場合にも、半導体装置の短手方向の一方側（図３の上側及び図４の下側）から入力された電流が半導体装置の短手方向の他方側（図３の下側及び図４の上側）に流れることができ、特許第５０６７６７９号で開示された構成のように、電流がＵターンしない。このため、配線長を抑えることができ、その結果、インピーダンス及びインダクタンスを低減できる。また、半導体装置を小型化することもできるし、低コスト化も可能となる。
上述した各実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
１０ 第一導体部
１１ 第一端子
１２ 第一本体部
１５ 第一電子素子
２０ 第二導体部
２１ 第二端子
２２ 第二本体部
２５ 第二電子素子
３０ 第三導体部
３１ 第三端子
３２ 第三本体部
５０ 封止部
６１ ワイヤ
６２ 接続子

Claims (11)

  1. 第一端子と、前記第一端子と一体になった第一本体部と、前記第一本体部上に設けられた第一電子素子と、を有する複数の第一導体部と、
    第二端子と、前記第二端子と一体になった第二本体部と、前記第二本体部上に設けられた第二電子素子と、を有する複数の第二導体部と、
    前記第一導体部及び前記第二導体部の上面を覆う封止部と、
    を備え、
    前記第一導体部と前記第二導体部とは接続され、
    前記第一導体部と前記第二導体部の接続態様を変えることで、前記第一端子を電源端子として利用する場合には前記第二端子が出力端子となり、前記第二端子を電源端子として利用する場合には前記第一端子が出力端子となるよう、前記第一端子及び前記第二端子の利用態様を選択できることを特徴とする半導体装置。
  2. 前記第一導体部及び前記第二導体部の裏面は前記封止部から露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記第一本体部及び前記第二本体部は裏面側から見たときに略Ｌ字形状となることを特徴とする請求項１又は２のいずれかに記載の半導体装置。
  4. 裏面側から見たときに複数の前記第一本体部の各々は同じ形状であり、
    裏面側から見たときに複数の前記第二本体部の各々は同じ形状であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 裏面側から見たときに、前記第一本体部の前記封止部から露出している部分の面積と、前記第二本体部の前記封止部から露出している部分の面積とは略同一であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第一電子素子と前記第二本体部とは接続子で接続される、又は、前記第二電子素子と前記第一本体部とは接続子で接続されることを特徴とすることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 複数の前記接続子の長さが同一であることを特徴とすることを特徴とする請求項６に記載の半導体装置。
  8. 第三端子と、前記第三端子と一体になった第三本体部と、を有する第三導体部をさらに備え、
    前記第三導体部は、前記第一電子素子又は前記第二電子素子と直接接続されることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。

  9. 前記第三端子はグランド端子であることを特徴とする請求項８に記載の半導体装置。
  10. 前記第一端子及び前記第二端子は表面側に屈曲されており、
    前記第一本体部、前記第二本体部、前記第一端子の屈曲されていない部分及び第二端子の屈曲されていない部分は裏面側で面一となっていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 表面側から見たときに複数の前記第一電子素子及び複数の前記第二電子素子が均等に配列されていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
JP2016571441A 2016-03-11 2016-03-11 半導体装置 Active JP6255116B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057712 WO2017154189A1 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP6255116B1 true JP6255116B1 (ja) 2017-12-27
JPWO2017154189A1 JPWO2017154189A1 (ja) 2018-03-15

Family

ID=58737817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016571441A Active JP6255116B1 (ja) 2016-03-11 2016-03-11 半導体装置

Country Status (5)

Country Link
US (1) US10453781B2 (ja)
JP (1) JP6255116B1 (ja)
CN (1) CN107408553B (ja)
NL (1) NL2018505B1 (ja)
WO (1) WO2017154189A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227816B2 (en) 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with press hole to expose surface of a conductor
CN111989774B (zh) * 2018-04-25 2024-07-02 三菱电机株式会社 共用底板及具备该共用底板的半导体模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20130032855A1 (en) * 2011-08-05 2013-02-07 Infineon Technologies Ag Semiconductor Arrangement
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
US8456141B2 (en) * 2007-06-11 2013-06-04 Alpha & Omega Semiconductor, Inc. Boost converter with integrated high power discrete FET and low voltage controller
JP2010199492A (ja) * 2009-02-27 2010-09-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5099243B2 (ja) 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP5569555B2 (ja) * 2012-05-17 2014-08-13 株式会社デンソー 配線部材、および、これを用いた半導体モジュール
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
ITTO20121081A1 (it) * 2012-12-14 2014-06-15 St Microelectronics Srl Componente elettronico di potenza normalmente spento
JP6020379B2 (ja) 2013-08-02 2016-11-02 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20130032855A1 (en) * 2011-08-05 2013-02-07 Infineon Technologies Ag Semiconductor Arrangement
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット

Also Published As

Publication number Publication date
NL2018505A (en) 2017-09-20
WO2017154189A1 (ja) 2017-09-14
CN107408553B (zh) 2019-07-26
CN107408553A (zh) 2017-11-28
US10453781B2 (en) 2019-10-22
JPWO2017154189A1 (ja) 2018-03-15
US20180233437A1 (en) 2018-08-16
NL2018505B1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6160780B2 (ja) ３レベル電力変換装置
WO2015068565A1 (ja) 半導体装置
US9640470B2 (en) Semiconductor module
JP6255116B1 (ja) 半導体装置
JP2013507760A (ja) 自動車のための電力モジュール
JP6357596B1 (ja) 電子モジュール
JP4524229B2 (ja) 電装モジュール及び電装ユニット
JP2010192240A (ja) 半導体リレーモジュール付ワイヤハーネス
JP6123722B2 (ja) 半導体装置
JP6179487B2 (ja) ３レベル電力変換装置の半導体モジュールユニット
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
JP4745925B2 (ja) 自動車用モータの制御用コネクタ一体型半導体モジュール
JP6454051B2 (ja) 電子機器
NL2020161B1 (en) Electronic module
JP7031452B2 (ja) コンデンサ
JP6423127B1 (ja) 電子モジュール
US11309274B2 (en) Electronic module
JP6402280B2 (ja) 電子機器
JP6472931B1 (ja) 電子モジュール
JP2011100870A (ja) 回路構成体および電気接続箱
JP2006074907A (ja) 電源分配装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171201

R150 Certificate of patent or registration of utility model

Ref document number: 6255116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150