1.実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕代表的な実施の形態は、ハードディスク装置の磁気ヘッド(33)を移動するモータ(35)を駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路(2)である。
前記磁気ヘッド(33)をランプ機構(36)からディスク媒体(31)の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流(Ivcm)を前記半導体集積回路(2)は前記モータ(35)に流すことが可能とされる。
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアーム(34)を外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アーム(34)の固定状態を可能とするものである。
前記半導体集積回路(2)は、前記モータ(35)を駆動するモータ駆動回路(24)と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路(25)と、前記逆起電圧検出回路(25)の内部増幅器(251)のゲインを調整する調整部(2125)とを具備する。
前記キャリブレーション動作に際して、前記モータ駆動回路(24)が前記非ゼロ電流を前記モータ(35)に流すことに応答して、前記逆起電圧検出回路(25)から逆起検出信号が生成される。
前記半導体集積回路(2)は、前記キャリブレーション動作によって前記アーム(34)の前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータ(35)に流れる状態で前記逆起電圧検出回路(25)から生成される前記逆起検出信号に対応する比較基準値(VCMP_REF)を生成する。
前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記モータ(35)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を第1の値(VDET_CAL1)と第2の値(VDET_CAL2)に設定する。
前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記第1の値(VDET_CAL1)の前記逆起検出信号と前記第2の値(VDET_CAL2)の前記逆起検出信号とから、前記比較基準値(VCMP_REF)を算出する。
前記半導体集積回路(2)の前記調整部(2125)が前記キャリブレーション動作により前記逆起電圧検出回路(25)の前記内部増幅器(251)の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路(25)から前記逆起検出信号である比較入力値(VCMP_IN)が生成される。
前記半導体集積回路(2)の前記調整部(2125)は、前記キャリブレーション動作によって前記比較入力値(VCMP_IN)と前記比較基準値(VCMP_REF)との差を縮小するように前記逆起電圧検出回路(25)の前記内部増幅器(251)の前記ゲインを調整することを特徴とするものである(図1参照)。
前記実施の形態によれば、半導体集積回路の外部のCPUによるデジタル補正処理を使用することなく、モータの速度検出のためのキャリブレーション動作を可能とすることができる。
好適な実施の形態では、前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流を第1電流値(Ivcm1)と第2電流値(Ivcm2)とにそれぞれ設定することによって、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を前記第1の値と前記第2の値とにそれぞれ設定することを特徴とする(図1参照)。
他の好適な実施の形態では、前記逆起電圧検出回路(25)は、前記内部増幅器である前段の反転増幅器(251)と、後段の減算増幅器(251)とにより構成される。
前記逆起電圧検出回路(25)の前記前段の前記反転増幅器(251)と前記後段の前記減算増幅器(251)が前記モータ(35)の両端子間電圧と前記モータ(35)と直列接続された電流検出抵抗(Rs)の両端子間電圧を増幅することにより、前記逆起電圧検出回路(25)から前記逆起検出信号が生成される。
前記半導体集積回路は、前記キャリブレーション動作に際して前記後段の前記減算増幅器(251)の減算ゲイン値(A2_GAIN)を第1の減算ゲイン値(A2_GAIN1)と第2の減算ゲイン値(A2_GAIN2)にそれぞれ設定して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を前記第1の値と前記第2の値にそれぞれ設定することを特徴とする(図10参照)。
更に他の好適な実施の形態では、前記逆起電圧検出回路(25)から、アナログ逆起検出信号(Vdet_A)である前記逆起検出信号が生成される。
前記アナログ逆起検出信号(Vdet_A)の最大値は前記半導体集積回路(2)の動作電源電圧(VDD)より低い許容最大電圧(VTH_H)に制御され、前記アナログ逆起検出信号(Vdet_A)の最小値は前記半導体集積回路(2)の接地電圧(GND)より高い許容最小電圧(VTH_H)に制御されることを特徴とする(図15乃至図17参照)。
より好適な実施の形態では、前記半導体集積回路(2)は、デジタル・アナログ変換器(22)と、アナログ・デジタル変換器(23)とを更に具備する。
前記デジタル・アナログ変換器(22)の出力端子は、前記モータ駆動回路(24)の入力端子に接続される。
前記アナログ・デジタル変換器(23)の入力端子に前記逆起電圧検出回路(25)から生成される前記逆起検出信号であるアナログ逆起検出信号(Vdet_A)が供給され、前記アナログ・デジタル変換器(23)の出力端子からデジタル逆起検出信号(VDET_D)が生成されることを特徴とする(図1参照)。
他のより好適な実施の形態では、前記半導体集積回路(2)は、第1検出レジスタ(2126)と第2検出レジスタ(2127)と第3検出レジスタ(21210)と第4検出レジスタ(21211)と計算ユニット(21212)と比較器(2128)とを更に具備する。
前記キャリブレーション動作に際して、前記モータ(35)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号の前記第1の値(VDET_CAL1)に対応する前記アナログ・デジタル変換器(23)の前記デジタル逆起検出信号(VDET_D)は、前記第3検出レジスタ(21210)に格納可能とされる。
前記キャリブレーション動作に際して、前記モータ(35)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号の前記第2の値(VDET_CAL2)に対応する前記アナログ・デジタル変換器(23)の前記デジタル逆起検出信号(VDET_D)は、第4検出レジスタ(21211)に格納可能とされる。
前記計算ユニット(21212)は前記第3検出レジスタ(21210)に格納された第1の情報(VDET_CAL1)と前記第4検出レジスタ(21211)に格納された第2の情報(VDET_CAL2)から前記比較基準値(VCMP_REF)を算出して前記第1検出レジスタ(2126)に格納可能とされる。
前記キャリブレーション動作によって調整された前記ゲインに応答して生成された前記比較入力値(VCMP_IN)に対応する前記アナログ・デジタル変換器(23)の前記デジタル逆起検出信号(VDET_D)は、前記第2検出レジスタ(2127)に格納可能とされる。
前記第1検出レジスタ(2126)に格納された前記比較基準値(VCMP_REF)と、前記比較入力値(VCMP_IN)に対応して前記第2検出レジスタ(2127)に格納された前記アナログ・デジタル変換器(23)の前記デジタル逆起検出信号(VDET_D)との比較を、前記比較器(2128)が実行するものである。
前記調整部(2125)は、前記比較器(2128)での比較結果に応答して、前記キャリブレーション動作により前記逆起電圧検出回路(25)の前記内部増幅器(251)の前記ゲインを調整することを特徴とするものである(図1参照)。
更に他のより好適な実施の形態では、前記計算ユニット(21212)は、減算器(212120)と除算器(212121)と加算器(212122)とによって構成される。
前記減算器(212120)の一方の入力端子に前記第3検出レジスタ(21210)に格納された前記第1の情報(VDET_CAL1)が供給され、前記減算器の他方の入力端子に前記第4検出レジスタ(21211)に格納された前記第2の情報(VDET_CAL2)が供給され、前記減算器の出力端子から減算結果が生成可能とされる。
前記除算器(212121)の一方の入力端子に前記減算器(212120)の前記減算結果(VDET_CAL1−VDET_CAL2)が供給され、前記除算器の他方の入力端子に除算指示値(DIV_NUM)が供給され、前記除算器の出力端子から除算結果((VDET_CAL1−VDET_CAL2)/(DIV_NUM))が生成可能とされる。
前記加算器(212122)の一方の入力端子に前記第3検出レジスタ(21210)に格納された前記第1の情報(VDET_CAL1)が供給され、前記加算器の他方の入力端子に前記除算器の前記除算結果が供給され、前記加算器の出力端子からは加算結果である前記比較基準値(VCMP_REF)が生成可能とされることを特徴とするものである(図2参照)。
別のより好適な実施の形態において、前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を前記第1の値(VDET_CAL1)と前記第2の値(VDET_CAL2)に設定するための状態制御ユニット(2120)を更に具備する。
前記状態制御ユニット(2120)は、乗算器(21200)とセレクタ(21202)とを少なくとも含むものである。
前記乗算器(21200)の一方の入力端子には比率指示値(ADJ_RATIO)が供給され、前記乗算器の他方の入力端子にモータ入力電流指示値(VCMCRNT_IN)が供給されて、前記乗算器の出力端子から乗算結果(ADJ_RATIO・VCMCRNT_IN)が生成可能とされる。
前記セレクタ(21202)の一方の入力端子に前記乗算器の前記乗算結果(ADJ_RATIO・VCMCRNT_IN)が供給され、前記セレクタの他方の入力端子に前記モータ入力電流指示値(VCMCRNT_IN)が供給され、前記セレクタの選択制御端子に選択指示信号(ST_SEL)が供給される。
前記セレクタ(21202)の前記選択制御端子に供給される前記選択指示信号が第1状態(ローレベル)である場合には、前記セレクタの前記他方の入力端子に供給される前記モータ入力電流指示値(VCMCRNT_IN)がモータ電流指示値(VCMCRNT)として前記セレクタの出力端子から生成可能とされる。
前記セレクタ(21202)の前記選択制御端子に供給される前記選択指示信号が第2状態(ハイレベル)である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果(ADJ_RATIO・VCMCRNT_IN)がモータ電流指示値(VCMCRNT)として前記セレクタの出力端子から生成可能とされる。
前記第1状態である前記選択指示信号に応答して前記セレクタ(21202)の前記出力端子から生成される前記モータ電流指示値(VCMCRNT)は、前記逆起検出信号を前記第1の値(VDET_CAL1)に設定するものである。
前記第2状態である前記選択指示信号に応答して前記セレクタ(21202)の前記出力端子から生成される前記モータ電流指示値(VCMCRNT)は、前記逆起検出信号を前記第2の値(VDET_CAL2)に設定するものである。
前記状態制御ユニット(2120)は、前記乗算器(21200)の前記一方の入力端子に供給される前記比率指示値(ADJ_RATIO)に依存する前記除算指示値(DIV_NUM)を生成可能とされる。
前記状態制御ユニット(2120)から生成される前記除算指示値(DIV_NUM)は、前記計算ユニット(21212)の前記除算器(212121)の前記他方の入力端子に供給可能とされることを特徴とするものである(図1乃至図3参照)。
更に別のより好適な実施の形態では、前記状態制御ユニット(2120)は、更に減算器(21201)を含むものである。
前記減算器(21201)の一方の入力端子には前記比率指示値(ADJ_RATIO)が供給され、前記減算器の他方の入力端子には“1”が供給され、前記減算器の出力端子から減算結果である前記除算指示値(DIV_NUM)が生成可能とされる。
前記状態制御ユニット(2120)の前記減算器(21201)の前記出力端子から生成される前記除算指示値(DIV_NUM)は、前記比率指示値(ADJ_RATIO)から前記“1”を減算した減算結果(ADJ_RATIO−1)である。
前記比率指示値(ADJ_RATIO)に関してADJ_RATIO=2n+1の条件(nは整数)が満足され、前記計算ユニット(21212)の前記除算器(212121)は前記比率指示値(ADJ_RATIO)のビットデータを前記除算指示値(DIV_NUM)に応答して右方向にシフトするシフトレジスタによって構成されたことを特徴とするものである(図2、図3参照)。
具体的な実施の形態において、前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を前記第1の値(VDET_CAL1)と前記第2の値(VDET_CAL2)に設定するための状態制御ユニット(2120)を更に具備する。
前記状態制御ユニット(2120)は、乗算器(21200)とセレクタ(21202)とを少なくとも含むものである。
前記乗算器(21200)の一方の入力端子には比率指示値(ADJ_RATIO)が供給され、前記乗算器の他方の入力端子にゲイン指示値(A2_GAIN_IN)が供給されて、前記乗算器の出力端子から乗算結果(ADJ_RATIO・A2_GAIN_IN)が生成可能とされる。
前記セレクタ(21202)の一方の入力端子に前記乗算器の前記乗算結果(ADJ_RATIO・A2_GAIN_IN)が供給され、前記セレクタの他方の入力端子には前記ゲイン指示値(A2_GAIN_IN)が供給され、前記セレクタの選択制御端子に選択指示信号(ST_SEL)が供給される。
前記セレクタ(21202)の前記選択制御端子に供給される前記選択指示信号が第1状態(ローレベル)である場合には、前記セレクタの前記他方の入力端子に供給される前記ゲイン指示値(A2_GAIN_IN)が前記減算増幅器(251)の前記減算ゲイン値(A2_GAIN)として前記セレクタの出力端子から生成可能とされる。
前記セレクタ(21202)の前記選択制御端子に供給される前記選択指示信号が第2状態(ハイレベル)である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果(ADJ_RATIO・A2_GAIN_IN)が前記減算増幅器(251)の前記減算ゲイン値(A2_GAIN)として前記セレクタの出力端子から生成可能とされる。
前記第1状態である前記選択指示信号に応答して前記セレクタ(21202)の前記出力端子から生成される前記減算増幅器(251)の前記減算ゲイン値(A2_GAIN)は、前記逆起検出信号を前記第1の値(VDET_CAL1)に設定するものである。
前記第2状態である前記選択指示信号に応答して前記セレクタ(21202)の前記出力端子から生成される前記減算増幅器(251)の前記減算ゲイン値(A2_GAIN)は、前記逆起検出信号を前記第2の値(VDET_CAL2)に設定するものである。
前記状態制御ユニット(2120)は、前記乗算器(21200)の前記一方の入力端子に供給される前記比率指示値(ADJ_RATIO)に依存する前記除算指示値(DIV_NUM)を生成可能とされる。
前記状態制御ユニット(2120)から生成される前記除算指示値(DIV_NUM)は、前記計算ユニット(21212)の前記除算器(212121)の前記他方の入力端子に供給可能とされることを特徴とするものである(図2、図10、図11参照)。
他の具体的な実施の形態では、前記状態制御ユニット(2120)は、更に減算器(21201)を含むものである。
前記減算器(21201)の一方の入力端子には前記比率指示値(ADJ_RATIO)が供給され、前記減算器の他方の入力端子には“1”が供給され、前記減算器の出力端子から減算結果である前記除算指示値(DIV_NUM)が生成可能とされる。
前記状態制御ユニット(2120)の前記減算器(21201)の前記出力端子から生成される前記除算指示値(DIV_NUM)は、前記比率指示値(ADJ_RATIO)から前記“1”を減算した減算結果(ADJ_RATIO−1)である。
前記比率指示値(ADJ_RATIO)に関してADJ_RATIO=2n+1の条件(nは整数)が満足され、前記計算ユニット(21212)の前記除算器(212121)は前記比率指示値のビットデータを前記除算指示値に応答して右方向にシフトするシフトレジスタによって構成されたことを特徴とするものである(図2、図11参照)。
より具体的な実施の形態では、前記状態制御ユニット(2120)は、前記アナログ逆起検出信号(Vdet_A)の前記最大値と前記最小値とを、前記許容最大電圧(VTH_H)と前記許容最小電圧(VTH_H)とにそれぞれ制御するものである。
前記状態制御ユニット(2120)は、第1比較器(21203)と第2比較器(21204)とOR回路(21205)とリミッタ部(21206)とを更に含む。
前記第1比較器(21203)の一方の入力端子と前記第2比較器(21204)の一方の入力端子とに、前記アナログ・デジタル変換器(23)の前記デジタル逆起検出信号(VDET_D)が共通に供給可能とされる。
前記第1比較器(21203)の他方の入力端子に前記許容最大電圧(VTH_H)が供給可能とされ、前記第2比較器(21204)の他方の入力端子に前記許容最小電圧(VTH_H)が供給可能とされる。
前記OR回路(21205)の一方の入力端子と他方の入力端子に、前記第1比較器(21203)の比較出力信号と前記第2比較器(21204)の比較出力信号とがそれぞれ供給可能とされる。
前記リミッタ部(21206)には、前記比率指示値(ADJ_RATIO)と前記OR回路(21205)から生成される出力信号(VCMP_LMT)が供給可能とされる。
前記第1比較器の前記一方の入力端子と前記第2比較器の前記一方の入力端子とに共通に供給される前記デジタル逆起検出信号(VDET_D)が前記許容最大電圧よりも高いもしくは前記許容最小電圧よりも低い場合には、前記リミッタ部(21206)は制限比率指示値(RATIO_LMT)を生成する。
前記リミッタ部(21206)により生成される前記制限比率指示値(RATIO_LMT)は、前記比率指示値(ADJ_RATIO)よりも小さな値に設定され、前記状態制御ユニット(2120)の前記減算器(21201)の前記一方の入力端子に供給可能とされることを特徴とするものである(図16参照)。
他のより具体的な実施の形態においては、前記モータ駆動回路(24)は、前記ハードディスク装置の前記磁気ヘッド(33)を移動する前記モータ(35)としてのボイスコイルモータ(VCM)を駆動することを特徴とするものである。
最も具体的な実施の形態では、前記半導体集積回路(2)は、前記のボイスコイルモータ(VCM)を駆動するためのボイスコイルモータドライバと前記ディスク媒体(31)を回転するスピンドルモータを駆動するためのスピンドルモータドライバとを集積化したことを特徴とするものである。
〔2〕別の観点の代表的な実施の形態は、ハードディスク装置の磁気ヘッド(33)を移動するモータ(35)を駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路(2)の動作方法である。
前記磁気ヘッド(33)をランプ機構(36)からディスク媒体(31)の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流(Ivcm)を前記半導体集積回路(2)は前記モータ(35)に流すことが可能とされる。
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアーム(34)を外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アーム(34)の固定状態を可能とするものである。
前記半導体集積回路(2)は、前記モータ(35)を駆動するモータ駆動回路(24)と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路(25)と、前記逆起電圧検出回路(25)の内部増幅器(251)のゲインを調整する調整部(2125)とを具備する。
前記キャリブレーション動作に際して、前記モータ駆動回路(24)が前記非ゼロ電流を前記モータ(35)に流すことに応答して、前記逆起電圧検出回路(25)から逆起検出信号が生成される。
前記半導体集積回路(2)は、前記キャリブレーション動作によって前記アーム(34)の前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータ(35)に流れる状態で前記逆起電圧検出回路(25)から生成される前記逆起検出信号に対応する比較基準値(VCMP_REF)を生成する。
前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記モータ(35)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(25)から生成される前記逆起検出信号を第1の値(VDET_CAL1)と第2の値(VDET_CAL2)に設定する。
前記半導体集積回路(2)は、前記キャリブレーション動作に際して、前記第1の値(VDET_CAL1)の前記逆起検出信号と前記第2の値(VDET_CAL2)の前記逆起検出信号とから、前記比較基準値(VCMP_REF)を算出する。
前記半導体集積回路(2)の前記調整部(2125)が前記キャリブレーション動作により前記逆起電圧検出回路(25)の前記内部増幅器(251)の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路(25)から前記逆起検出信号である比較入力値(VCMP_IN)が生成される。
前記半導体集積回路(2)の前記調整部(2125)は、前記キャリブレーション動作によって前記比較入力値(VCMP_IN)と前記比較基準値(VCMP_REF)との差を縮小するように前記逆起電圧検出回路(25)の前記内部増幅器(251)の前記ゲインを調整することを特徴とするものである(図1参照)。
前記実施の形態によれば、半導体集積回路の外部のCPUによるデジタル補正処理を使用することなく、モータの速度検出のためのキャリブレーション動作を可能とすることができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《実施の形態1による半導体集積回路の構成》
図1は、実施の形態1によるコンボ(COMBO)ドライバと呼ばれる高集積密度の半導体集積回路2が図18に示したハードディスク装置(HDD)に搭載される場合の構成を示した図である。尚、図1に示す実施の形態1による半導体集積回路2は、例えばアンロード動作UNLOADの場合とロード動作LOADの場合に磁気ヘッド33の移動速度が一定に制御されるようにコントローラ1によるデジタルボイスコイルモータ電流指示値VCMCRNTのフィードバック制御によってデジタル逆起検出信号VDET_Dが一定となるように制御するものである。
《実施の形態1による半導体集積回路の概要》
図1に示したように、実施の形態1によるコンボ(COMBO)ドライバの半導体集積回路2は、図19に示した半導体集積回路2と同様に、論理回路21と、デジタル・アナログ変換器22と、アナログ・デジタル変換器23と、ボイスコイルモータ駆動回路24と、逆起電圧検出回路25とによって構成される。図1に示した実施の形態1による半導体集積回路2が図19に示した本発明に先立ち本発明者等によって検討された半導体集積回路2と相違するのは、下記の点である。
すなわち、図1に示した実施の形態1による半導体集積回路2の論理回路21の調整論理回路21の内部には、図19の半導体集積回路2に存在しない状態制御ユニット2120と第3検出レジスタ21210と第4検出レジスタ21211と計算ユニット21212とが追加された点が、図19に示した本発明に先立って本発明者等によって検討された半導体集積回路2との相違点である。
すなわち、図1に示した実施の形態1による半導体集積回路2の状態制御ユニット2120は、特にアンロード動作UNLOADまたはロード動作LOADのためのボイスコイルモータ35の逆起電圧Vbemfの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定するものである。このように逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aが第1の値と第2の値に設定される期間において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値が非ゼロ電流(≠0mA)に設定されることにより、磁気ヘッド33とアーム34とは内周ストッパまたは外周ストッパに押し当てられる。その結果、磁気ヘッド33とアーム34とが磁気ディスク装置31の内周方向または外周方向に移動せずに固定状態となるので、上記(1式)の右辺の第2行目の第1項の逆起電圧Vbemfが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
内周ストッパは、アンロード動作UNLOADのためのキャリブレーション動作において、磁気ヘッド33とアーム34とが、正の電流値であるボイスコイルモータ電流Ivcmによって磁気ディスク31の記憶セクター領域の最内周よりも更に内側に移動することを禁止する機械的部材である。
外周ストッパは、ロード動作LOADのためのキャリブレーション動作において、磁気ヘッド33とアーム34とが、負の電流値であるボイスコイルモータ電流Ivcmによって磁気ディスク31の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である。
第1の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第1検出校正信号VDET_CAL1として第3検出レジスタ21210に格納される。同様にして、第2の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第2検出校正信号VDET_CAL2として第4検出レジスタ21211に格納される。
計算ユニット21212は第3検出レジスタ21210中の第1検出校正信号VDET_CAL1と第4検出レジスタ21211中の第2検出校正信号VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出する。計算ユニット21212によって算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。キャリブレーション動作期間中に、ゲイン補償条件のための比較基準値VCMP_REFが第1検出レジスタ2126から比較器2128の一方の入力端子に供給され、デジタル逆起検出信号VDET_Dに応答する比較入力値VCMP_INが第2検出レジスタ2127から比較器2128の他方の入力端子に供給される。その結果、比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を所定値に収束するものである。すなわち、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。
上述したゲイン補償条件を達成するためのキャリブレーション動作を実行する調整シーケンサ2125は、例えば半導体集積回路2の単一の半導体チップに集積化された内部CPUによって構成されることが可能である。このキャリブレーション動作を実行する調整シーケンサ2125を構成する内部CPUのための動作プログラムは不揮発性メモリに格納され、この不揮発性メモリは図18に示したハードディスク装置(HDD)の内部に構成されることが可能である。また他の例では、この不揮発性メモリは、半導体集積回路2の単一の半導体チップに集積化されることも可能である。
このように、図1に示した実施の形態1による半導体集積回路2によれば、外部のCPUによるデジタル補正処理を使用せずにモータの速度検出のためのキャリブレーション動作を可能とすることができる。更に図1に示した実施の形態1による半導体集積回路2によれば、特にアンロード動作UNLOADまたはロード動作LOADのためのキャリブレーション動作により逆起電圧検出回路25の反転増幅器251のゲイン補償条件を満足できるので、逆起電圧検出回路25のから生成されるアナログ逆起検出信号Vdet_Aの線形性を維持することが可能となる。また更に図1に示した実施の形態1による半導体集積回路2によれば、キャリブレーション動作でアナログ逆起検出信号Vdet_Aが第1と第2の値に設定される期間にボイスコイルモータ電流Ivcmが非ゼロ電流(≠0mA)に設定されるので、磁気ヘッド33とアーム34は内周ストッパまたは外周ストッパに押し当てられる。その結果、磁気ヘッド33とアーム34とが磁気ディスク装置31の内周方向または外周方向に移動せずに固定状態となるので、上記(1式)の右辺の第2行目の第1項の逆起電圧Vbemfが実質的にゼロとなりキャリブレーション動作中の外乱または誤差の発生を防止することが可能となる。
更に図1に示した実施の形態1による半導体集積回路2によれば、第1の値と第2の値に設定されたアナログ逆起検出信号Vdet_Aに応答する第1と第2の検出校正信号VDET_CAL1、VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出することが可能となる。
《実施の形態1による半導体集積回路の詳細な構成》
以下に、図1に示した実施の形態1によるコンボ(COMBO)ドライバの半導体集積回路2の詳細な構成を説明する。すなわち、図1に示した実施の形態1によるコンボ(COMBO)ドライバの半導体集積回路2は、図18のボイスコイルモータ(VCM)35を駆動するためのボイスコイルモータドライバと図18の磁気ディスク装置31を高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとを集積化したものである。しかし、図1の実施の形態1によるコンボ(COMBO)ドライバの半導体集積回路2に集積化されたスピンドルモータドライバは、本発明の本質的特徴とは無関係であるので、詳細な説明を省略する。
図1に示した実施の形態1による半導体集積回路2も、ロード動作LOADもしくはアンロード動作UNLOADの場合の磁気ヘッド33の移動速度が略一定に制御されるように、コントローラ1によるデジタルボイスコイルモータ電流指示値VCMCRNTのフィードバック制御によりデジタル逆起検出信号VDET_Dが一定となるように制御するものである。
図1に示した実施の形態1によるコンボ(COMBO)ドライバの半導体集積回路2は、論理回路21と、デジタル・アナログ変換器22と、アナログ・デジタル変換器23と、ボイスコイルモータ駆動回路24と、逆起電圧検出回路25とによって構成される。これらの回路21、22、23、24、25は、半導体集積回路2の内部回路として半導体集積回路2の単一の半導体チップ内部に半導体製造プロセスによって集積化されたものである。尚、ボイスコイルモータ(VCM)35と検出抵抗Rsは、半導体集積回路2の外部部品として半導体集積回路2に電気的に接続されたものである。
論理回路21は、シリアルインターフェース211と調整論理回路212によって構成される。
シリアルインターフェース211には、図18のシステムオンチップ(SoC)によって構成されたコントローラ1から外部制御信号A1_OFF_ADJ、A1_GAIN_ADJ、A2_OFF_ADJ、A2_GAIN、ADJ_RATIOが供給される。調整論理回路212は、コントローラ1とシリアルインターフェース211から供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INに応答してデジタルボイスコイルモータ電流指示値VCMCRNTをデジタル・アナログ変換器22の入力端子に供給する。シリアルインターフェース211は、アナログ・デジタル変換器23によって生成されるデジタル逆起検出信号VDET_Dをコントローラ1に供給する。
調整論理回路212は、状態制御ユニット2120と4個の調整レジスタ2121、2122、2123、2124と調整シーケンサ2125と4個の逆起検出信号レジスタ2126、2127、21210、21211と比較器2128とによって構成される。
デジタル・アナログ変換器22の入力端子には論理回路21の調整論理回路212からデジタルボイスコイルモータ電流指示値VCMCRNTが供給されることにより、デジタル・アナログ変換器22の出力端子のアナログボイスコイルモータ電流指示値がボイスコイルモータ駆動回路24の入力端子に供給される。
ボイスコイルモータ駆動回路24は正極性ボイスコイルモータ駆動電圧Vvcmpと負極性ボイスコイルモータ駆動電圧Vvcmnとを生成するために、非反転増幅器241と反転増幅器242とによって構成される。非反転増幅器241の入力端子と反転増幅器242の入力端子とにデジタル・アナログ変換器22の出力端子のアナログボイスコイルモータ電流指示値が供給され、非反転増幅器241の出力端子にはボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmを検出するための検出抵抗Rsの一端が接続される。検出抵抗Rsの他端はボイスコイルモータ(VCM)35の一端が接続されて、ボイスコイルモータ(VCM)35の他端は反転増幅器242の出力端子に接続される。ボイスコイルモータ(VCM)35の一端と他端との間には、ボイスコイルモータ(VCM)35のコイルLと寄生抵抗RLと逆起電圧Vbemfとが直列に接続されている。
逆起電圧検出回路25は、反転増幅器251と減算増幅器252とローパスフィルタ253とにより構成される。反転増幅器251は抵抗値R1の第1抵抗と抵抗値R2の第2抵抗と第1差動増幅器A1により構成され、減算増幅器252は抵抗値R3の第3抵抗と抵抗値R4の第4抵抗と抵抗値R3の第5抵抗と抵抗値R4の第6抵抗と第2差動増幅器A2によって構成される。ローパスフィルタ253は抵抗Rと容量Cとによって構成され、ローパスフィルタ253はボイスコイルモータ35のコイルLの両端間に生じる高周波電圧成分を除去するように機能する。反転増幅器251の抵抗値R1の第1抵抗の一端にはボイスコイルモータ電流Ivcmを検出するための検出抵抗Rsの一端が接続されて、抵抗値R1の第1抵抗の他端は第1差動増幅器A1の反転入力端子−と抵抗値R2の第2抵抗の一端とに接続され、抵抗値R2の第2抵抗の他端は第1差動増幅器A1の出力端子に接続される。検出抵抗Rsの他端とボイスコイルモータ(VCM)35の一端との接続ノードの共通電圧Vcomは、第1差動増幅器A1の非反転入力端子+に供給される。減算増幅器252の抵抗値R3の第3抵抗の一端に反転増幅器251の出力信号が供給され、抵抗値R3の第3抵抗の他端は第2差動増幅器A2の反転入力端子−と抵抗値R4の第4抵抗の一端に接続され、抵抗値R4の第4抵抗の他端は第2差動増幅器A2の出力端子に接続される。抵抗値R3の第5抵抗の一端にボイスコイルモータ(VCM)35の他端が接続され、抵抗値R3の第5抵抗の他端は第2差動増幅器A2の非反転入力端子+と抵抗値R4の第6抵抗の一端に接続され、抵抗値R4の第6抵抗の他端には基準電圧Vrefが供給される。減算増幅器252の出力信号はローパスフィルタ253の抵抗Rの一端に供給され、抵抗Rの他端はローパスフィルタ253の容量Cの一端に接続され、容量Cの他端は接地電位に接続される。逆起電圧検出回路25のローパスフィルタ253の出力端子からアナログ逆起検出信号Vdet_Aが生成される。このアナログ逆起検出信号Vdet_Aはアナログ・デジタル変換器23によりデジタル逆起検出信号に変換され、デジタル逆起検出信号VDET_Dは論理回路21を介してコントローラ1に供給される。
一方、ボイスコイルモータ(VCM)35のコイルLに流れる電流をIvcmとし、逆起電圧をVbemfとし、基準電圧をVrefすると、逆起電圧検出回路25の出力端子からのアナログ逆起検出信号Vdet_Aは、上記(1式)および上記(2式)で与えられる。
尚、上記(1式)の右辺の第2行目の第2項の(+Ivcm)はボイスコイルモータ電流Ivcmが正の電流値であり、ロード動作LOADに際して磁気ヘッド33がランプ機構36から磁気ディスク装置31の内周方向に移動することを示す。また、上記(1式)の右辺の第2行目の第2項の(+Ivcm)はボイスコイルモータ電流Ivcmが正の電流値であり、アンロード動作UNLOADのためのキャリブレーション動作に際して磁気ヘッド33が内周ストッパに押し当てられることを示すものである。更に上記(2式)の右辺の第2行目の第2項の(−Ivcm)はボイスコイルモータ電流Ivcmが負の電流値であり、アンロード動作UNLOADに際して磁気ヘッド33が磁気ディスク装置31の内周からランプ機構36の方向に移動することを示す。また、上記(2式)の右辺の第2行目の第2項の(−Ivcm)はボイスコイルモータ電流Ivcmが負の電流値であり、ロード動作LOADのためのキャリブレーション動作に際して磁気ヘッド33が外周ストッパに押し当てられることを示すものである。
論理回路21の調整論理回路212は、第1ゲイン調整レジスタ2121と第1オフセット調整レジスタ2122と第2ゲイン調整レジスタ2123と第2オフセット調整レジスタ2124と調整シーケンサ2125とによって構成される。更に、論理回路21の調整論理回路212は、第1検出レジスタ2126と第2検出レジスタ2127と比較器2128と第3検出レジスタ21210と第4検出レジスタ21211と計算ユニット21212と状態制御ユニット2120とによって構成される。
論理回路21のシリアルインターフェース211には、コントローラ1から反転ゲイン調整指示信号A1_GAIN_ADJと第1オフセット調整指示信号A1_OFF_ADJと減算ゲイン値A2_GAINと第2オフセット調整指示信号A2_OFF_ADJとデジタルボイスコイルモータ電流指示値VCMCRNTと比率指示値ADJ_RATIOとが供給される。
ロード動作LOADまたはアンロード動作UNLOADでのボイスコイルモータ(VCM)35の逆起電圧Vbemfの検出値の誤差を補正するためのキャリブレーション動作の期間中に、反転ゲイン調整指示信号A1_GAIN_ADJが、コントローラ1からシリアルインターフェース211を介して調整シーケンサ2125に供給される。その結果、調整シーケンサ2125は、キャリブレーション動作の期間中に比較器2128の出力信号に応答して第1ゲイン調整レジスタ2121の反転ゲイン値A1_GAINを適切な値に校正する。第1ゲイン調整レジスタ2121に格納される反転ゲイン値A1_GAINは、逆起電圧検出回路25の反転増幅器251は第1抵抗の抵抗値R1の値を設定する。従って、第1ゲイン調整レジスタ2121に格納された反転ゲイン調整指示信号A1_GAIN_ADJによって調整された抵抗値R1の第1抵抗によって、逆起電圧検出回路25の反転増幅器251の増幅ゲインが設定されるものである。キャリブレーション動作に先行した準備期間中に、第1オフセット調整指示信号A1_OFF_ADJが、コントローラ1からシリアルインターフェース211を介して調整シーケンサ2125に供給される。従って、準備期間中に調整シーケンサ2125は、比較器2128の出力信号に応答して、第1オフセット調整レジスタ2122の第1オフセット値A1_OFFを適切な値に調整する。その結果、第1オフセット調整レジスタ2122に格納された第1オフセット値A1_OFFは、逆起電圧検出回路25の反転増幅器251の内部の第1差動増幅器A1の第1差動入力オフセットを補償する。同様に、準備期間中に第2オフセット調整指示信号A2_OFF_ADJが、コントローラ1からシリアルインターフェース211を介して調整シーケンサ2125に供給される。従って、準備期間中に調整シーケンサ2125は、比較器2128の出力信号に応答して、第2オフセット調整レジスタ2124の第2オフセット値A2_OFFを適切な値に調整する。その結果、第2オフセット調整レジスタ2124に格納された第2オフセット値A2_OFFは、逆起電圧検出回路25の減算増幅器252の内部の第2差動増幅器A2の第2差動入力オフセットを補償する。更にキャリブレーション動作に先行した準備期間中において、減算ゲイン値A2_GAINが、コントローラ1からシリアルインターフェース211を介して、第2ゲイン設定レジスタ2123に供給される。その結果、第2ゲイン設定レジスタ2123に格納された減算ゲイン値A2_GAINは、逆起電圧検出回路25の減算増幅器252の抵抗値R3の第3抵抗と抵抗値R4の第4抵抗の比率および抵抗値R3の第5抵抗と抵抗値R4の第6抵抗の比率を設定する。すなわち、第2ゲイン設定レジスタ2123に格納された減算ゲイン値A2_GAINによって、逆起電圧検出回路25の減算増幅器252の減算増幅ゲインが設定されるものである。
第2検出レジスタ2127の信号入力端子と第3検出レジスタ21210の信号入力端子と第4検出レジスタ21211の信号入力端子には、アナログ・デジタル変換器23から生成されるデジタル逆起検出信号VDET_Dが供給される。第2検出レジスタ2127のラッチ制御端子には調整シーケンサ2125から検出値ラッチ制御信号LAT_DETが供給され、第3検出レジスタ21210のラッチ制御端子には調整シーケンサ2125から検出値ラッチ制御信号LAT_CAL1が供給され、第4検出レジスタ21211のラッチ制御端子には調整シーケンサ2125から検出値ラッチ制御信号LAT_CAL2が供給される。第1の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第1検出校正信号VDET_CAL1として第3検出レジスタ21210に格納される。第2の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第2検出校正信号VDET_CAL2として第4検出レジスタ21211に格納される。
計算ユニット21212には、状態制御ユニット2120から後に詳述する除算指示値DIV_NUMが供給される。その結果、計算ユニット21212は、状態制御ユニット2120から供給される除算指示値DIV_NUMと第3検出レジスタ21210の第1検出校正信号VDET_CAL1と第4検出レジスタ21211の第2検出校正信号VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出する。計算ユニット21212によって算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。キャリブレーション動作期間中に、ゲイン補償条件のための比較基準値VCMP_REFが第1検出レジスタ2126から比較器2128の一方の入力端子に供給され、デジタル逆起検出信号VDET_Dに応答する比較入力値VCMP_INが第2検出レジスタ2127から比較器2128の他方の入力端子に供給される。その結果、比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を所定値に収束するものである。すなわち、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。
《比較基準値を算出する計算ユニットの構成》
図2は、図1に示した実施の形態1による半導体集積回路2においてボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2と除算指示値DIV_NUMとから算出する計算ユニット21212の構成を示す図である。
図2に示すように、計算ユニット21212は、減算器212120と除算器212121と加算器212122とによって構成される。
減算器212120の一方の入力端子には第3検出レジスタ21210から第1検出校正信号VDET_CAL1が供給され、減算器212120の他方の入力端子には第4検出レジスタ21211から第2検出校正信号VDET_CAL2が供給されるので、減算器212120の出力端子からは減算結果VDET_CAL1−VDET_CAL2が生成される。
除算器212121の一方の入力端子には減算器212120の出力端子から減算結果VDET_CAL1−VDET_CAL2が供給され、除算器212121の他方の入力端子には状態制御ユニット2120から除算指示値DIV_NUMが供給される。図3で詳述するように、除算指示値DIV_NUMは、比率指示値ADJ_RATIOから“1”を減算したADJ_RATIO−1であるので、除算器212121の出力端子からは除算結果(VDET_CAL1−VDET_CAL2)/(ADJ_RATIO−1)が生成される。
加算器212122の一方の入力端子には第3検出レジスタ21210から第1検出校正信号VDET_CAL1が供給され、加算器212122の他方の入力端子には除算器212121の出力端子の除算結果が供給される。その結果、計算ユニット21212の出力端子である加算器212122の出力端子からは、加算結果としての比較基準値VCMP_REFが生成される。すなわち、計算ユニット21212から生成される比較基準値VCMP_REFは、下記(3式)で与えられる。
尚、好適な実施の形態によれば、比率指示値ADJ_RATIO=2n+1と言う条件(nは整数)において、図2に示した計算ユニット21212の除算器212121は、ビットデータを右方向にシフトするシフトレジスタによって構成可能であり、回路規模の極めて大きなデジタル除算器の使用を回避することが可能である。すなわち、除算器212121の一方の入力端子に供給される被除数である減算器212120からの減算結果VDET_CAL1−VDET_CAL2が例えば10進数の256である場合には、その2進数は、10ビットの“0100000000”となる。また、除算器212121の他方の入力端子に供給される除数である制御ユニット2120から供給される除算指示値DIV_NUMが例えば、10進数の4である場合には、その2進数は、10ビットの“0000000100”となる。従って、除数の10ビットの2進数である“0000000100”により示された2ビット分だけ、被除数の10ビットの2進数である“0100000000”を除算器212121として構成されたシフトレジスタにより右方向にシフトする。この2ビット分の右方向のシフトによって、シフト出力信号“0001000000”が除算器212121として構成されたシフトレジスタから生成される。10ビットの2進数のシフト出力信号“0001000000”は10進数の64であり、除算器212121として構成されたシフトレジスタから10進数の256を10進数の4で除算した10進数の除算結果である64が生成されることが理解される。
しかし、回路規模の極めて大きなデジタル除算器の使用を問題としない場合においては、計算ユニット21212の除算器212121として右方向のシフトを実行するシフトレジスタを使用するのではなく回路規模の大きなデジタル除算器を使用することも可能である。
《除算指示値と電流指示値を生成する状態制御ユニットの構成》
図3は、図1に示した実施の形態1による半導体集積回路2において、除算指示値DIV_NUMとデジタルボイスコイルモータ電流指示値VCMCRNTとを生成する状態制御ユニット2120の構成を示す図である。
図3に示すように、状態制御ユニット2120は、乗算器21200と減算器21201とセレクタ21202とによって構成される。
乗算器21200の一方の入力端子には論理回路21のシリアルインターフェース211から比率指示値ADJ_RATIOが供給され、乗算器21200の他方の入力端子には論理回路21のシリアルインターフェース211からデジタルボイスコイルモータ入力電流指示値VCMCRNT_INが供給される。その結果、乗算器21200の出力端子からは、乗算結果であるADJ_RATIO・VCMCRNT_INが生成される。
減算器21201の一方の入力端子には論理回路21のシリアルインターフェース211から比率指示値ADJ_RATIOが供給され、減算器21201の他方の入力端子には“1”が供給される。その結果、減算器21201の出力端子から、減算結果である除算指示値DIV_NUMが生成される。この除算指示値DIV_NUMは、比率指示値ADJ_RATIOから“1”を減算したADJ_RATIO−1である。
セレクタ21202の一方の入力端子に乗算器21200からのADJ_RATIO・VCMCRNT_INが供給され、セレクタ21202の他方の入力端子に論理回路21のシリアルインターフェース211からデジタルボイスコイルモータ入力電流指示値VCMCRNT_INが供給される。更にセレクタ21202の選択制御端子には、調整シーケンサ2125から選択指示信号ST_SELが供給される。選択指示信号ST_SELがハイレベル“1”である場合には、セレクタ21202の一方の入力端子に供給される乗算器21200からのADJ_RATIO・VCMCRNT_INが、デジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成される。選択指示信号ST_SELがローレベル“0”である場合には、セレクタ21202の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INが、デジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成される。
図4は、図1に示した実施の形態1による半導体集積回路2において、温度が種々に変化することでボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動した場合のデジタル逆起検出信号VDET_Dとボイスコイルモータ電流Ivcmとの依存性を示す図である。
図4において、@R2・Rs/R1=RLは、温度が上述した所定の温度に設定され、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件が満足される状態に対応するものである。所定の温度に対応するこの状態においては、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件が満足され、図4の特性L1に示したように、アナログ逆起検出信号Vdet_Aおよびデジタル逆起検出信号VDET_Dはボイスコイルモータ電流Ivcmの電流値に依存しなくなるものである。従って、ゲイン補償条件が満足される図4の特性L1によれば、逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aは、ボイスコイルモータ電流Ivcmの電流値に依存しなくなり、逆起電圧Vbemfと基準電圧Vrefに依存するようになるものである。尚、図4の特性L1は、図20に示した本発明に先立ち本発明者等により検討されたキャリブレーション動作の第3ステップS3でのボイスコイルモータ電流Ivcmの電流値のゼロ(≒0mA)への設定後に第5ステップS5で第1検出レジスタ2126に格納される比較基準値VCMP_REFに対応するものである。
図4において、@R2・Rs/R1<RLは、温度が上述した所定の温度から変化することで上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件が満足されない状態に対応するものである。このゲイン補償条件が不満足の状態においては、図4の特性L2に示したようにアナログ逆起検出信号Vdet_Aおよびデジタル逆起検出信号VDET_Dはボイスコイルモータ電流Ivcmの電流値に依存して変動するものである。
図4において、@R2・Rs/R1>RLは、温度が上述した所定の温度から変化することで上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件が満足されない状態に対応するものである。このゲイン補償条件が不満足の状態においては、図4の特性L3に示したようにアナログ逆起検出信号Vdet_Aおよびデジタル逆起検出信号VDET_Dはボイスコイルモータ電流Ivcmの電流値に依存して変動するものである。
すなわち、ゲイン補償条件が満足されない図4の特性L2、L3によれば、逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aは、逆起電圧Vbemfと基準電圧Vrefに依存するだけではなくボイスコイルモータ電流Ivcmの電流値にも依存して変化するものである。従って、図4の特性L2、L3に示すように、ゲイン補償条件が満足された所定の温度から温度が変化した場合には、図1に示した実施の形態1による半導体集積回路2は逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を変化することによってゲイン補償条件が再度満足するようにキャリブレーション動作を実行する。
図5は、図4で説明した温度変化により図1に示した実施の形態1による半導体集積回路2がゲイン補償条件の再度満足のためキャリブレーション動作を実行する際に第1と第2の検出校正信号VDET_CAL1、VDET_CAL2からボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)のゲイン補償条件のための比較基準値VCMP_REFを算出する様子を示す図である。この比較基準値VCMP_REFは、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)の状態であり、また磁気ヘッド33とアーム34とは内周ストッパまたは外周ストッパに押し当てられるか、ランプ機構36に退避している状態である。
従って、この比較基準値VCMP_REFは、上記(1式)および上記(2式)において、逆起電圧Vbemfが実質的にゼロであってボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である状態のアナログ逆起検出信号Vdet_Aに対応するものである。従って、ゲイン補償条件のための比較基準値VCMP_REFは、上記(1式)および上記(2式)から次式のように算出される。
図3で説明したように、ローレベル“0”の選択指示信号ST_SELに応答して状態制御ユニット2120の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INが、デジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子に生成される。
図1で説明したように図1に示した実施の形態1による半導体集積回路2の状態制御ユニット2120は、アンロード動作UNLOADまたはロード動作LOADのためのボイスコイルモータ35の逆起電圧Vbemfの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値に設定する。従って、アナログ逆起検出信号Vdet_Aの第1の値への設定のために、ローレベル“0”の選択指示信号ST_SELに応答してセレクタ21202の出力端子に生成されるデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、ボイスコイルモータ電流Ivcmの電流値が第1電流値+Ivcm1に設定される。すなわち、図5に示すように、デジタルボイスコイルモータ入力電流指示値VCMCRNT_INであるデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、アナログ・デジタル変換器23とボイスコイルモータ駆動回路24は第1電流値+Ivcm1を有するボイスコイルモータ電流Ivcmをボイスコイルモータ35に流すものである。従って、第1電流値+Ivcm1を有するボイスコイルモータ電流Ivcmに応答して、逆起電圧検出回路25とアナログ・デジタル変換器23とは、デジタル逆起検出信号VDET_Dである第1検出校正信号VDET_CAL1を生成する。
更に図1に示した実施の形態1による半導体集積回路2の状態制御ユニット2120は、アンロード動作UNLOADまたはロード動作LOADのためのボイスコイルモータ35の逆起電圧Vbemfの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第2の値に設定する。図3で説明したようにハイレベル“1”の選択指示信号ST_SELに応答して状態制御ユニット2120の一方の入力端子に供給される乗算器21200からの乗算結果ADJ_RATIO・VCMCRNT_INが、デジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子に生成される。従って、アナログ逆起検出信号Vdet_Aの第2の値への設定のために、ハイレベル“1”の選択指示信号ST_SELに応答してセレクタ21202の出力端子に生成されるデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、ボイスコイルモータ電流Ivcmの電流値が第2電流値+Ivcm2に設定される。すなわち、図5に示すように乗算器21200の乗算結果ADJ_RATIO・VCMCRNT_INであるデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、アナログ・デジタル変換器23とボイスコイルモータ駆動回路24は第2電流値+Ivcm2を有するボイスコイルモータ電流Ivcmをボイスコイルモータ35に流すものである。従って、第2電流値+Ivcm2を有するボイスコイルモータ電流Ivcmに応答して、逆起電圧検出回路25とアナログ・デジタル変換器23とは、デジタル逆起検出信号VDET_Dである第2検出校正信号VDET_CAL2を生成する。従って、第2電流値+Ivcm2と第1電流値+Ivcm1との間には、次の関係が成立する。
上述した第1検出校正信号VDET_CAL1は第3検出レジスタ21210に格納され、第2検出校正信号VDET_CAL2は第4検出レジスタ21211に格納される。更に計算ユニット21212は第3検出レジスタ21210の第1検出校正信号VDET_CAL1と第4検出レジスタ21211の第2検出校正信号VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出する。計算ユニット21212によって算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。キャリブレーション動作の期間中に、ゲイン補償条件のための比較基準値VCMP_REFが第1検出レジスタ2126から比較器2128の一方の入力端子に供給され、デジタル逆起検出信号VDET_Dに応答する比較入力値VCMP_INが第2検出レジスタ2127から比較器2128の他方の入力端子に供給される。
その結果、比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(1式)の右辺の第2行目の第2項の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。
ここで実行されるキャリブレーション動作はアンロード動作UNLOADのためのものであり、第1電流値+Ivcm1もしくは第2電流値+Ivcm2を有するボイスコイルモータ電流Ivcmの正極性により、磁気ヘッド33が内周ストッパに押し当てられるものである。従って、磁気ヘッド33が内周ストッパに押し当てられる状態では、上記(1式)の右辺の第2行目の第1項の逆起電圧Vbemfは実質的にゼロとなる。
従って、第1電流値+Ivcm1を有するボイスコイルモータ電流Ivcmに応答するデジタル逆起検出信号VDET_Dである第1検出校正信号VDET_CAL1は、上記(1式)および上記(2式)および上記(4式)から次式のように算出される。
同様に、第2電流値+Ivcm2を有するボイスコイルモータ電流Ivcmに応答するデジタル逆起検出信号VDET_Dである第2検出校正信号VDET_CAL2は、上記(1式)および上記(2式)および上記(4式)から次式のように算出される。
更に、上記(5式)と上記(6式)と上記(7式)とから、次の関係が得られる。
上記(8式)から上述したゲイン補償条件のための比較基準値VCMP_REFに関して、下記(9式)の関係が得られる。
上記(9式)の関係は、上述した(3式)の関係と同一であることが理解される。
好適な実施の形態においては、上記(9式)の関係によって算出されるゲイン補償条件のための比較基準値VCMP_REFの精度を向上するために、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2は、図23と図24とで説明した出力レンジOUT_RANGEの範囲内に設定されるものである。すなわち、図5に示したように、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2は、デジタル逆起検出信号VDET_Dの線形性が維持された出力レンジOUT_RANGEの範囲に設定されている。更に図5に示したように第1と第2の検出校正信号VDET_CAL1、VDET_CAL2を使用して、ゲイン補償条件のための比較基準値VCMP_REFを、計算ユニット21212が算出するものである。
《アンロード動作のためのキャリブレーション動作》
図6は、図1に示した実施の形態1による半導体集積回路2のアンロード動作UNLOADのためのボイスコイルモータ(VCM)35の逆起電圧Vbemfの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
図6の第1ステップS1において、コントローラ1から供給される反転ゲイン調整指示信号A1_GAIN_ADJがローレベルLoからハイレベルHiに変化することによって、キャリブレーション動作が開始される。
第2ステップS2において、論理回路21の調整論理回路212内部の第1ゲイン調整レジスタ2121の格納データの全ビットがオールゼロ“0”に設定されることによって、第1ゲイン調整レジスタ2121が初期化される。
第3ステップS3において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を上述した第1電流値+Ivcm1に設定するために、状態制御ユニット2120により生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。すなわち、ローレベル“0”の選択指示信号ST_SELに応答して、図3に示した状態制御ユニット2120のセレクタ21202は、他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INをデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成する。
第4ステップS4では、第3ステップS3により数値が設定されたデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、逆起電圧検出回路25のローパスフィルタ253の出力端子から生成される第1の値のアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるのをウェイトする。
第5ステップS5では、第4ステップS4で整定された第1の値のアナログ逆起検出信号Vdet_Aをアナログ・デジタル変換器23によってデジタル逆起検出信号VDET_Dに変換して、このデジタル逆起検出信号VDET_Dを第1検出校正信号VDET_CAL1として第3検出レジスタ21210中に格納する。
第6ステップS6において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を上述した第2電流値+Ivcm2に設定するために、状態制御ユニット2120により生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。すなわち、ハイレベル“1”の選択指示信号ST_SELに応答して、図3に示した状態制御ユニット2120のセレクタ21202は、一方の入力端子に供給される乗算結果ADJ_RATIO・VCMCRNT_INをデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成する。
上述したように、第3ステップS3でボイスコイルモータ電流Ivcmが第1電流値+Ivcm1に設定され、第6ステップS6でボイスコイルモータ電流Ivcmが第2電流値+Ivcm2に設定されている。このようにボイスコイルモータ電流Ivcmが正の電流値であるので、アンロード動作UNLOADのためのキャリブレーション動作に際して磁気ヘッド33が内周ストッパに押し当てられる。従って、磁気ヘッド33とアーム34が磁気ディスク装置31の内周方向に移動せずに固定状態となるので、上記(1式)の右辺の第2行目の第1項の逆起電圧Vbemfが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
内周ストッパは、アンロード動作UNLOADのためのキャリブレーション動作において、磁気ヘッド33とアーム34とが、正の電流値である第1電流値+Ivcm1または第2電流値+Ivcm2のボイスコイルモータ電流Ivcmによって、磁気ディスク31の記憶セクター領域の最内周よりも更に内側に移動することを禁止する機械的部材である。
第7ステップS7では、第6ステップS6により数値が設定されたデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、逆起電圧検出回路25のローパスフィルタ253の出力端子から生成される第2の値のアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるのをウェイトする。
第8ステップS8では、第7ステップS7で整定された第2の値のアナログ逆起検出信号Vdet_Aをアナログ・デジタル変換器23によってデジタル逆起検出信号VDET_Dに変換して、このデジタル逆起検出信号VDET_Dを第2検出校正信号VDET_CAL2として第4検出レジスタ21211中に格納する。
第9ステップS9では、第5ステップS5で第3検出レジスタ21210に格納された第1検出校正信号VDET_CAL1および第8ステップS8で第4検出レジスタ21211に格納された第2検出校正信号VDET_CAL2を使用して、計算ユニット21212はゲイン補償条件のための比較基準値VCMP_REFを算出する。算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。
第10ステップS10では、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を校正するために、論理回路21の調整論理回路212の内部の第1ゲイン調整レジスタ2121のNビットにハイレベルの“1”を設定する。最初の第10ステップS10でのNビットは最上位ビット(MSB)となり、2回目の第8ステップS8でのNビットは上位2ビット目となり、最後の第10ステップS10でのNビットは最下位ビット(LSB)となる。
第11ステップS11では、第6ステップS6により数値が設定されたデジタルボイスコイルモータ電流指示値VCMCRNTと第10ステップS10により設定された反転増幅器251のゲインとに応答して、逆起電圧検出回路25の出力端子から生成されるアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるのをウェイトする。
第12ステップS12では、第11ステップS11にて整定されたアナログ逆起検出信号Vdet_Aをアナログ・デジタル変換器23によりデジタル逆起検出信号VDET_Dに変換するとともにこのデジタル逆起検出信号VDET_Dを温度変動に対応する比較入力値として第2検出レジスタ2127に格納する。従って、第2検出レジスタ2127の出力信号である比較入力値VCMP_INは、比較器2128の他方の入力端子に供給される。
第13ステップS13では、第12ステップS12において第2検出レジスタ2127に格納された比較入力値VCMP_INが第9ステップS9において第1検出レジスタ2126に格納された比較基準値VCMP_REF以上であるかが比較器2128によって判定される。第13ステップS13の比較器2128の判定結果が“YES”の場合は、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が上述のゲイン補償条件の理想的なゲインよりも過大であることを示している。従って、この場合には、その次の第14ステップS14において、第10ステップS10にて設定した第1ゲイン調整レジスタ2121のNビットをハイレベル“1”からローレベル“0”に設定を変更する。
第13ステップS13での比較器2128の判定結果が“NO”の場合は、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が上述のゲイン補償条件の理想的なゲインよりも過小であることを示している。従って、この場合には、処理動作は、第15ステップS15に移行する。
第15ステップS15では、論理回路21の調整論理回路212の内部の第1ゲイン調整レジスタ2121のN番目の調整ビット位置を1ビット分下位方向に移動するために、ビットカウントN=N−1の演算を比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125が実行する。
第16ステップS16では、第13ステップS13によって移動された第1ゲイン調整レジスタ2121のN番目の調整ビット位置がNビットの最下位ビット(LSB)であるかを判定するために、ビットカウントN=“0”であるか否かの判定が調整シーケンサ2125によって実行される。第14ステップS14での判定結果が“NO”の場合には、第10ステップS10に復帰されて、第1ゲイン調整レジスタ2121にて1ビット分下位方向に移動されたNビットにハイレベルの“1”を設定する。
第16ステップS16での判定結果が“YES”の場合には、処理動作は、第17ステップS17に移行する。
第17ステップS17では、コントローラ1から供給される反転ゲイン調整指示信号A1_GAIN_ADJがハイレベルHiからローレベルLoに変化することによって、キャリブレーション動作が終了される。
このキャリブレーション動作の終了によって、アンロード動作UNLOADに先行して逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件を満足する理想的なゲインに校正されるものである。
このキャリブレーション動作の終了後、ボイスコイルモータ電流Ivcmを負の電流値(−Ivcm)とするために、コントローラ1から生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値の設定が実行され、アンロード動作UNLOADに際して磁気ヘッド33を磁気ディスク31の内周からランプ機構36の方向に移動することが可能となる。
図7は、図6に示した実施の形態1による半導体集積回路2のアンロード動作UNLOADのためのキャリブレーション動作の動作フローによる半導体集積回路2の各部の信号の波形を示す図である。
図7に示すように、第1ステップS1のタイミングにおいて、コントローラ1から供給される反転ゲイン調整指示信号A1_GAIN_ADJがローレベルLoからハイレベルHiに変化することによって、キャリブレーション動作が開始される。
第3ステップS3から第5ステップS5までの期間において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値が第1電流値+Ivcm1に設定され、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは第1検出校正信号VDET_CAL1となる。特に、第5ステップS5では、第4ステップS4で整定された第1の値のアナログ逆起検出信号Vdet_Aをアナログ・デジタル変換器23によりデジタル逆起検出信号VDET_Dに変換して、このデジタル逆起検出信号VDET_Dを第1検出校正信号VDET_CAL1として第3検出レジスタ21210に格納する。
第1ステップS1から第6ステップS6までの期間において、論理回路21の調整論理回路212内部の第1ゲイン調整レジスタ2121の格納データの全ビットがオールゼロ“0”に設定され、第1ゲイン調整レジスタ2121が初期化される。またこの期間において、論理回路21の調整論理回路212の内部の第1ゲイン調整レジスタ2121のビットカウントNは、最上位の9ビット目となっている。尚、10進数の0(ゼロ)に対応する16進数の000hが、第1ゲイン調整レジスタ2121に格納される。
第6ステップS6のタイミングでは、ボイスコイルモータ電流Ivcmの電流値が第2電流値+Ivcm2に設定される。
第7ステップS7では、第6ステップS6により数値が設定されたデジタルボイスコイルモータ電流指示値VCMCRNTに応答して、逆起電圧検出回路25のローパスフィルタ253の出力端子から生成される第2の値のアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるのをウェイトする。
第8ステップS8の期間では、ボイスコイルモータ電流Ivcmの第2電流値+Ivcm2に応答したアナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは第2検出校正信号VDET_CAL2となって、このデジタル逆起検出信号VDET_Dは第2検出校正信号VDET_CAL2として第4検出レジスタ21211に格納される。
第9ステップS9では、第5ステップS5で第3検出レジスタ21210に格納された第1検出校正信号VDET_CAL1および第8ステップS8で第4検出レジスタ21211に格納された第2検出校正信号VDET_CAL2を使用して、計算ユニット21212はゲイン補償条件のための比較基準値VCMP_REFを算出する。算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。
第1回目の第10ステップS10のタイミングで、論理回路21の調整論理回路212内部の第1ゲイン調整レジスタ2121のビットカウントNによって指定される最上位の9ビット目にのみハイレベルの“1”が設定されるので、10進数の512(=29)に対応する16進数の200hが第1ゲイン調整レジスタ2121に格納される。その結果、第1ゲイン調整レジスタ2121のゲイン調整値である16進数の200hに応答して、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は10進数の512の大きな値に設定される。
第11ステップS11では、第6ステップS6により数値が設定されたデジタルボイスコイルモータ電流指示値VCMCRNTと第10ステップS10により設定された反転増幅器251のゲインとに応答して、逆起電圧検出回路25の出力端子から生成されるアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるのをウェイトする。
第12ステップS12では、第11ステップS11にて整定されたアナログ逆起検出信号Vdet_Aをアナログ・デジタル変換器23によりデジタル逆起検出信号VDET_Dに変換するとともにこのデジタル逆起検出信号VDET_Dを温度変動に対応する比較入力値として第2検出レジスタ2127に格納する。従って、第2検出レジスタ2127の出力信号である比較入力値VCMP_INは、比較器2128の他方の入力端子に供給される。
第1回目の第13ステップS13のタイミングでは、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは、ボイスコイルモータ電流Ivcmの第2電流値+Ivcm2と逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)とに応答した比較入力値VCMP_INとなる。図7に示した例では、このゲイン(=R2/R1)が過大なので、上記(1式)によって算出される逆起電圧検出回路25の出力端子からのアナログ逆起検出信号Vdet_Aは、高レベルとなる。従って、第1回目の第13ステップS13のタイミングでは、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dである比較入力値VCMP_INは、ゲイン補償条件のための比較基準値VCMP_REFより高レベルとなる。その結果、第1回目の第14ステップ14乃至第1回目の第15ステップ15の処理によって、第1ゲイン調整レジスタ2121の最上位の9ビット目がハイレベル“1”からローレベル“0”に変更され、第2回目の第10ステップS10にて新しいビットカウントNによって指定される8ビット目にハイレベルの“1”が設定される。従って、10進数の256(=28)に対応する16進数の100hが第1ゲイン調整レジスタ2121に格納される。その結果、第1ゲイン調整レジスタ2121のゲイン調整値である16進数の100hに応答して、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、10進数の256の比較的小さな値に設定される。
第2回目の第12ステップS12のタイミングで、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは、ボイスコイルモータ電流Ivcmの第2電流値+Ivcm2と減少された逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)とに応答した比較入力値VCMP_INとなる。尚、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、第1回目の第14ステップ14から第2回目の第10ステップS10までの処理によって減少されているものである。
図7に示した例では、この減少されたゲイン(=R2/R1)が過小なので、上記(1式)により算出される逆起電圧検出回路25の出力端子からのアナログ逆起検出信号Vdet_Aは低レベルとなる。従って、第2回目の第13ステップS13のタイミングではアナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dである比較入力値VCMP_INは、ゲイン補償条件のための比較基準値VCMP_REFよりも低レベルとなる。その結果、第2回目の第10ステップ10乃至第2回目の第16ステップ16の処理によって、第1ゲイン調整レジスタ2121の8ビット目がハイレベル“1”に維持されて、新しいビットカウントNによって指定される7ビット目にハイレベルの“1”が設定される。従って、10進数の384(=28+27)に対応する16進数の180hが、第1ゲイン調整レジスタ2121に格納される。その結果、第1ゲイン調整レジスタ2121のゲイン調整値である16進数の180hに応答して、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、10進数の384の比較的大きな値に設定される。
以下同様にして第10回目までの第10ステップ10乃至第10回目の第16ステップ16の処理が実行されることによって、バイナリーサーチアルゴリズムに従って、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は16進数の151hに応答する10進数の337の値に収束するものである。その結果、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(1式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。従って、上記(1式)の右辺の第2行目の第2項が実質的にゼロに維持されるので、逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aは、ボイスコイルモータ電流Ivcmの電流値に依存しなくなり、逆起電圧Vbemfと基準電圧Vrefに依存するものである。更に図7に示した実施の形態1のアンロード動作UNLOADのためのキャリブレーション動作により逆起電圧検出回路25の反転増幅器251のゲインの所定値への収束するのに従って、比較入力値VCMP_INと比較基準値VCMP_REFとの差が縮小され、比較入力値VCMP_INが比較基準値VCMP_REFと略等しくなるものである。
《ロード動作のためのキャリブレーション動作》
図8は、図1に示した実施の形態1による半導体集積回路2のロード動作LOADのためのボイスコイルモータ(VCM)35の逆起電圧Vbemfの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
図8に示した実施の形態1によるロード動作LOADのためのキャリブレーション動作は、図6に示した実施の形態1によるアンロード動作UNLOADのためのキャリブレーション動作と極めて類似しているので、図8のキャリブレーション動作が図6のキャリブレーション動作と相違する点を下記に説明する。
図8の第3ステップS3において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を上述した第1電流値−Ivcm1に設定するために、状態制御ユニット2120によって生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。
図8の第6ステップS6において、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を上述した第2電流値−Ivcm2に設定するために、状態制御ユニット2120によって生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。
図8のキャリブレーション動作では、第3ステップS3でボイスコイルモータ電流Ivcmが第1電流値−Ivcm1に設定され、第6ステップS6でボイスコイルモータ電流Ivcmが第2電流値−Ivcm2に設定される。このようにボイスコイルモータ電流Ivcmが負の電流値であるので、ロード動作LOADのためのキャリブレーション動作に際して磁気ヘッド33が外周ストッパに押し当てられる。従って、磁気ヘッド33とアーム34とが磁気ディスク装置31の外周方向に移動せずに固定状態となるので、上記(2式)の右辺の第2行目の第1項の逆起電圧Vbemfが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
外周ストッパは、ロード動作LOADのためのキャリブレーション動作において、磁気ヘッド33とアーム34とが、負の電流値である第1電流値−Ivcm1または第2電流値−Ivcm2のボイスコイルモータ電流Ivcmによって、磁気ディスク31の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である。
図8の第13ステップS13では、第12ステップS12において第2検出レジスタ2127に格納された比較入力値VCMP_INが第9ステップS9において第1検出レジスタ2126に格納された比較基準値VCMP_REF以下であるかが比較器2128によって判定される。第13ステップS13の比較器2128の判定結果が“YES”の場合は、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が上述のゲイン補償条件の理想的なゲインよりも過大であることを示している。従って、この場合には、その次の第14ステップS14において、第10ステップS10にて設定した第1ゲイン調整レジスタ2121のNビットをハイレベル“1”からローレベル“0”に設定を変更する。
図8のキャリブレーション動作の終了によって、ロード動作LOADに先行して逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が、上記(2式)の右辺の第2行目の第2項の(RL−R2・Rs/R1)≒0となるゲイン補償条件を満足する理想的なゲインに校正されるものである。
このキャリブレーション動作の終了後、ボイスコイルモータ35に流れるボイスコイルモータ電流Ivcmを正の電流値(+Ivcm)とするために、コントローラ1から生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値の設定が実行され、ロード動作LOADに際して磁気ヘッド33をランプ機構36から磁気ディスク31の内周の方向に移動することが可能となる。
図9は、図8に示した実施の形態1による半導体集積回路2のロード動作LOADのためのキャリブレーション動作の動作フローによる半導体集積回路2の各部の信号の波形を示す図である。
図9に示した実施の形態1によるロード動作LOADのためのキャリブレーション動作は、図7に示した実施の形態1によるアンロード動作UNLOADのためのキャリブレーション動作と極めて類似しているので、図9のキャリブレーション動作が図7のキャリブレーション動作と相違する点を下記に説明する。
図9の第3ステップS3から第5ステップS5までの期間においては、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値が第1電流値−Ivcm1に設定される。
図9の第6ステップS6のタイミングでは、ボイスコイルモータ電流Ivcmの電流値が第2電流値−Ivcm2に設定される。
図9に示した第1回目の第13ステップS13のタイミングでは、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは、ボイスコイルモータ電流Ivcmの第2電流値−Ivcm2と逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)とに応答した比較入力値VCMP_INとなる。図9に示した例では、このゲイン(=R2/R1)が過大なので、上記(2式)によって算出される逆起電圧検出回路25の出力端子からのアナログ逆起検出信号Vdet_Aは、低レベルとなる。従って、図9の第1回目の第13ステップS13のタイミングでは、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dである比較入力値VCMP_INは、ゲイン補償条件のための比較基準値VCMP_REFよりも低レベルとなる。その結果、図9に示した第1回目の第14ステップ14乃至第1回目の第15ステップ15の処理によって、第1ゲイン調整レジスタ2121の最上位の9ビット目がハイレベル“1”からローレベル“0”に変更される。更に、第1回目の第15ステップS15で新しいビットカウントNにより指定される8ビット目には、第2回目の第10ステップS10でハイレベルの“1”が設定される。従って、10進数の256(=28)に対応する16進数の100hが、第1ゲイン調整レジスタ2121に格納される。その結果、第1ゲイン調整レジスタ2121のゲイン調整値である16進数の100hに応答して、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、10進数の256の比較的小さな値に設定される。
図9の第2回目の第12ステップS12のタイミングで、アナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dは、ボイスコイルモータ電流Ivcmの第2電流値−Ivcm2と減少された逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)とに応答した比較入力値VCMP_INとなる。尚、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、第1回目の第14ステップ14から第2回目の第10ステップS10までの処理によって減少されているものである。図9に示した例では、この減少されたゲイン(=R2/R1)が過小なので、上記(2式)により算出される逆起電圧検出回路25の出力端子からのアナログ逆起検出信号Vdet_Aは高レベルとなる。従って、図9の第2回目の第13ステップS13のタイミングではアナログ・デジタル変換器23の出力端子から生成されるデジタル逆起検出信号VDET_Dである比較入力値VCMP_INは、ゲイン補償条件のための比較基準値VCMP_REFより高レベルとなる。その結果、図9の第2回目の第10ステップ10乃至第3回目の第10ステップ10の処理により、第1ゲイン調整レジスタ2121の8ビット目がハイレベル“1”に維持され、新しいビットカウントNによって指定される7ビット目にハイレベルの“1”が設定される。従って、10進数の384(=28+27)に対応する16進数の180hが、第1ゲイン調整レジスタ2121に格納される。その結果、第1ゲイン調整レジスタ2121のゲイン調整値である16進数の180hに応答して、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は、10進数の384の比較的大きな値に設定される。
以下同様にして図9の第10回目までの第10ステップ10乃至第10回目の第16ステップ16の処理が実行されることによって、バイナリーサーチアルゴリズムに従って、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)は16進数の151hに応答する10進数の337の値に収束するものである。その結果、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(2式)の右辺の第2行目の第2項中の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。従って、上記(2式)の右辺の第2行目の第2項が実質的にゼロに維持されるので、逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aは、ボイスコイルモータ電流Ivcmの電流値に依存しなくなり、逆起電圧Vbemfと基準電圧Vrefに依存するものである。
[実施の形態2]
《実施の形態2による半導体集積回路の構成》
図10は、実施の形態2によるコンボ(COMBO)ドライバと呼ばれる高集積密度の半導体集積回路2が図18に示したハードディスク装置(HDD)に搭載される場合の構成を示した図である。
図1に示した実施の形態1による半導体集積回路2と全く同様に、図10に示した実施の形態2の半導体集積回路2は、アンロード動作UNLOADもしくはロード動作LOADのためのボイスコイルモータ35の逆起電圧Vbemfの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定する。更に上述した実施の形態1による半導体集積回路の概要の欄にて説明した点に関しても、図10に示した実施の形態2の半導体集積回路2は図1に示した実施の形態1の半導体集積回路2とは同一である。しかし、下記の点に関しては、図10に示した実施の形態2の半導体集積回路2は、図1に示した実施の形態1の半導体集積回路2と相違するものである。
《実施の形態2の半導体集積回路の相違点》
すなわち、図1に示した実施の形態1による半導体集積回路2では、キャリブレーション動作期間に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定するために、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を第1電流値+Ivcm1と第2電流値+Ivcm2とに設定される。この電流設定のために、図1に示した実施の形態1による半導体集積回路2中の状態制御ユニット2120は、デジタル・アナログ変換器22の入力端子に供給されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定を実行するものであった。すなわち、図3で説明したように、実施の形態1による状態制御ユニット2120は、ローレベル“0”の選択指示信号ST_SELに応答して、他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INをデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子に生成するものである。更に図3で説明したように実施の形態1による状態制御ユニット2120は、ハイレベル“1”の選択指示信号ST_SELに応答して、一方の入力端子に供給される乗算結果ADJ_RATIO・VCMCRNT_INをデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子に生成するものである。
それに対して、図10に示した実施の形態2による半導体集積回路2では、キャリブレーション動作期間に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定するために、逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)は第1の減算ゲイン値A2_GAIN1と第2の減算ゲイン値A2_GAIN2とに設定される。尚、このように減算増幅器252の減算ゲイン値が第1の減算ゲイン値A2_GAIN1と第2の減算ゲイン値A2_GAIN2とに設定される期間には、図10に示した実施の形態2による半導体集積回路2では、デジタル・アナログ変換器22の入力端子に供給されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値は一定に維持される。
従って、図10に示した実施の形態2による半導体集積回路2では、調整論理回路212の状態制御ユニット2120には、シリアルインターフェース211から比率指示値ADJ_RATIOと減算ゲイン入力値A2_GAIN_INとが供給される。更に、状態制御ユニット2120には、調整シーケンサ2125から選択指示信号ST_SELが供給される。選択指示信号ST_SELがローレベル“0”である場合には、シリアルインターフェース211から供給される減算ゲイン入力値A2_GAIN_INが、第1の減算ゲイン値A2_GAIN1として状態制御ユニット2120から第2ゲイン調整レジスタ2123中に格納される。その結果、第2ゲイン設定レジスタ2123中に格納された第1の減算ゲイン値A2_GAIN1に応答して、逆起電圧検出回路25の減算増幅器252の抵抗値R3の第3抵抗と抵抗値R4の第4抵抗の比率および抵抗値R3の第5抵抗と抵抗値R4の第6抵抗の比率が設定される。すなわち、第2ゲイン設定レジスタ2123に格納された第1の減算ゲイン値A2_GAIN1によって、逆起電圧検出回路25の減算増幅器252の減算増幅ゲインが第1の減算ゲイン値A2_GAIN1に設定されるものである。選択指示信号ST_SELがハイレベル“1”である場合には、状態制御ユニット2120からは比率指示値ADJ_RATIOと減算ゲイン入力値A2_GAIN_INとの乗算結果ADJ_RATIO・A2_GAINが第2の減算ゲイン値A2_GAIN2として第2ゲイン調整レジスタ2123に格納される。その結果、第2ゲイン設定レジスタ2123中に格納された第2の減算ゲイン値A2_GAIN2に応答して、逆起電圧検出回路25の減算増幅器252の抵抗値R3の第3抵抗と抵抗値R4の第4抵抗の比率および抵抗値R3の第5抵抗と抵抗値R4の第6抵抗の比率が設定される。すなわち、第2ゲイン設定レジスタ2123に格納された第2の減算ゲイン値A2_GAIN2によって、逆起電圧検出回路25の減算増幅器252の減算増幅ゲインが第2の減算ゲイン値A2_GAIN2に設定されるものである。
従って、図10に示した実施の形態2による半導体集積回路2では、逆起電圧検出回路25の減算増幅器252の第1の減算ゲイン値A2_GAIN1により決定される逆起電圧検出回路25の第1の値のアナログ逆起検出信号Vdet_Aに応答して、アナログ・デジタル変換器23はデジタル逆起検出信号VDET_Dである第1検出校正信号VDET_CAL1を生成するものである。更に、図10に示した実施の形態2による半導体集積回路2では、逆起電圧検出回路25の減算増幅器252の第2の減算ゲイン値A2_GAIN2により決定される逆起電圧検出回路25の第2の値のアナログ逆起検出信号Vdet_Aに応答して、アナログ・デジタル変換器23はデジタル逆起検出信号VDET_Dである第2検出校正信号VDET_CAL2を生成する。
また、図10に示した実施の形態2による半導体集積回路2においても、第1の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第1検出校正信号VDET_CAL1として第3検出レジスタ21210に格納される。同様に、第2の値に設定されたアナログ逆起検出信号Vdet_Aに応答するアナログ・デジタル変換器23からのデジタル逆起検出信号VDET_Dは、第2検出校正信号VDET_CAL2として第4検出レジスタ21211に格納される。
また、図10に示した実施の形態2による半導体集積回路2においても、計算ユニット21212は第3検出レジスタ21210の第1検出校正信号VDET_CAL1と第4検出レジスタ21211の第2検出校正信号VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出する。計算ユニット21212によって算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。キャリブレーション動作期間中にゲイン補償条件のための比較基準値VCMP_REFが第1検出レジスタ2126から比較器2128の一方の入力端子に供給され、デジタル逆起検出信号VDET_Dに応答する比較入力値VCMP_INが第2検出レジスタ2127から比較器2128の他方の入力端子に供給される。
その結果、比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路25の反転増幅器251の反転ゲイン(=R2/R1)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても、逆起電圧検出回路25の反転増幅器251の反転ゲイン(=R2/R1)が変化されるので、上記(1式)および上記(2式)の右辺の第2行目の第2項の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。
《除算指示値と減算ゲイン値を生成する状態制御ユニットの構成》
図11は、図10に示した実施の形態2による半導体集積回路2において、除算指示値DIV_NUMと減算ゲイン値A2_GAINとを生成する状態制御ユニット2120の構成を示す図である。
図11に示すように、状態制御ユニット2120は、乗算器21200と減算器21201とセレクタ21202とによって構成される。
乗算器21200の一方の入力端子には論理回路21のシリアルインターフェース211から比率指示値ADJ_RATIOが供給され、乗算器21200の他方の入力端子には論理回路21のシリアルインターフェース211から減算ゲイン入力値A2_GAIN_INが供給される。その結果、乗算器21200の出力端子からは、乗算結果であるADJ_RATIO・A2_GAIN_INが生成される。
減算器21201の一方の入力端子には論理回路21のシリアルインターフェース211から比率指示値ADJ_RATIOが供給され、減算器21201の他方の入力端子には“1”が供給される。その結果、減算器21201の出力端子から、減算結果である除算指示値DIV_NUMが生成される。この除算指示値DIV_NUMは、比率指示値ADJ_RATIOから“1”を減算したADJ_RATIO−1である。
セレクタ21202の一方の入力端子に乗算器21200からのADJ_RATIO・A2_GAIN_INが供給され、セレクタ21202の他方の入力端子に論理回路21のシリアルインターフェース211から減算ゲイン入力値A2_GAIN_INが供給される。更に、セレクタ21202の選択制御端子に、調整シーケンサ2125から選択指示信号ST_SELが供給される。選択指示信号ST_SELがハイレベル“1”である場合には、セレクタ21202の一方の入力端子に供給される乗算器21200からのADJ_RATIO・A2_GAIN_INが、減算ゲイン値A2_GAINとしてセレクタ21202の出力端子から生成される。更に、選択指示信号ST_SELがローレベル“0”である場合には、セレクタ21202の他方の入力端子に供給される減算ゲイン入力値A2_GAIN_INが、減算ゲイン値A2_GAINとしてセレクタ21202の出力端子から生成される。
図12は、上述した温度変化によって図10に示した実施の形態2による半導体集積回路2がゲイン補償条件の再度満足のためのキャリブレーション動作を実行する際に、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2からボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)でのゲイン補償条件のための比較基準値VCMP_REFを算出する様子を示す図である。この比較基準値VCMP_REFは、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)の状態であり、また磁気ヘッド33とアーム34とは内周ストッパまたは外周ストッパに押し当てられるか、ランプ機構36に退避している状態である。
従って、この比較基準値VCMP_REFは、上記(1式)および上記(2式)において、逆起電圧Vbemfが実質的にゼロであってボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である状態のアナログ逆起検出信号Vdet_Aに対応するものである。従って、ゲイン補償条件のための比較基準値VCMP_REFは、上記(1式)および上記(2式)から上記(4式)のように算出される。
図11で説明したように、ローレベル“0”の選択指示信号ST_SELに応答して図11に示した状態制御ユニット2120の他方の入力端子に供給される減算ゲイン入力値A2_GAIN_INが、減算ゲイン値A2_GAINとしてセレクタ21202の出力端子から生成される。更に、ハイレベル“1”の選択指示信号ST_SELに応答して図11に示した状態制御ユニット2120の乗算器21200からの乗算結果ADJ_RATIO・A2_GAIN_INが、減算ゲイン値A2_GAINとしてセレクタ21202の出力端子から生成される。このようにして図10に示した実施の形態2による半導体集積回路2では、キャリブレーション動作期間に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定するために、逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)は第1の減算ゲイン値A2_GAIN1と第2の減算ゲイン値A2_GAIN2とに設定される。尚、第1の減算ゲイン値A2_GAIN1はA2_GAINであり、第2の減算ゲイン値A2_GAIN2はADJ_RATIO・A2_GAIN_INである。
図12の特性L1は、ローレベル“0”の選択指示信号ST_SELによって減算増幅器252が第1の減算ゲイン値A2_GAIN1(A2_GAIN_IN)に設定されてアナログ逆起検出信号Vdet_Aが第1の値に設定された場合におけるアナログ・デジタル変換器23のデジタル逆起検出信号VDET_Dとボイスコイルモータ電流Ivcmとの関係を示したものである。図12の特性L2は、ハイレベル“1”の選択指示信号ST_SELによって減算増幅器252が第2の減算ゲイン値A2_GAIN2に設定されてアナログ逆起検出信号Vdet_Aが第2の値に設定された場合におけるアナログ・デジタル変換器23のデジタル逆起検出信号VDET_Dとボイスコイルモータ電流Ivcmとの関係を示すものである。尚、この場合の減算増幅器252の第2の減算ゲイン値A2_GAIN2は、ADJ_RATIO・A2_GAIN_INである。
更に図10に示した実施の形態2による半導体集積回路2におけるアンロード動作またはロード動作のためのボイスコイルモータ35の逆起電圧Vbemfの検出値の誤差を補正するキャリブレーション動作期間において、デジタル・アナログ変換器22の入力端子に供給されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値は一定に維持されるものである。従って、デジタル・アナログ変換器22とボイスコイルモータ駆動回路24によって生成されるボイスコイルモータ電流Ivcmは、第3電流値+Ivcm3に維持される。
従って、図12の特性L1に示したようにローレベル“0”の選択指示信号ST_SELでアナログ逆起検出信号Vdet_Aが第1の値に設定された場合には、一定値の第3電流値+Ivcm3を有するボイスコイルモータ電流に応答して逆起電圧検出回路25とアナログ・デジタル変換器23とはデジタル逆起検出信号VDET_Dである第1検出校正信号VDET_CAL1を生成する。更に図12の特性L2に示すようにハイレベル“1”の選択指示信号ST_SELでアナログ逆起検出信号Vdet_Aが第2の値に設定された場合には、一定値の第3電流値+Ivcm3を有するボイスコイルモータ電流に応答して逆起電圧検出回路25とアナログ・デジタル変換器23とはデジタル逆起検出信号VDET_Dである第2検出校正信号VDET_CAL2を生成する。
更に図10に示した実施の形態2による半導体集積回路2では、逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)である第1の減算ゲイン値A2_GAIN1(A2_GAIN_IN)と第2の減算ゲイン値A2_GAIN2(ADJ_RATIO・A2_GAIN_IN)との間には、次の関係が成立する。
上述した第1検出校正信号VDET_CAL1は第3検出レジスタ21210に格納され、第2検出校正信号VDET_CAL2は第4検出レジスタ21211に格納される。更に計算ユニット21212は第3検出レジスタ21210の第1検出校正信号VDET_CAL1と第4検出レジスタ21211の第2検出校正信号VDET_CAL2から、ボイスコイルモータ電流Ivcmの電流値がゼロ(≒0mA)である場合のゲイン補償条件のための比較基準値VCMP_REFを算出する。計算ユニット21212によって算出されたゲイン補償条件のための比較基準値VCMP_REFは、第1検出レジスタ2126に格納される。キャリブレーション動作の期間中に、ゲイン補償条件のための比較基準値VCMP_REFが第1検出レジスタ2126から比較器2128の一方の入力端子に供給され、デジタル逆起検出信号VDET_Dに応答する比較入力値VCMP_INが第2検出レジスタ2127から比較器2128の他方の入力端子に供給される。
その結果、比較器2128の比較出力信号VCMP_OUTに応答する調整シーケンサ2125は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動しても逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)が変化されるので、上記(1式)の右辺の第2行目の第2項の(RL−R2・Rs/R1)≒0となるゲイン補償条件の達成が可能となる。
ここで実行されるキャリブレーション動作はアンロード動作UNLOADのためのものであり、第3電流値+Ivcm3を有するボイスコイルモータ電流Ivcmの正極性によって、磁気ヘッド33が内周ストッパ36に押し当てられるものである。従って、磁気ヘッド33が内周ストッパ36に押し当てられる状態では、上記(1式)の右辺の第2行目の第1項の逆起電圧Vbemfは実質的にゼロとなる。
従って、第3電流値+Ivcm3を有するボイスコイルモータ電流Ivcmと逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)である第1の減算ゲイン値A2_GAIN1とに応答するデジタル逆起検出信号VDET_Dである第1検出校正信号VDET_CAL1は、上記(1式)および上記(2式)および上記(4式)から次式のように算出される。
同様に、第3電流値+Ivcm3を有するボイスコイルモータ電流Ivcmと逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)である第2の減算ゲイン値A2_GAIN2に応答するデジタル逆起検出信号VDET_Dである第2検出校正信号VDET_CAL2は、上記(1式)および上記(2式)および上記(4式)から次式のように算出される。
更に、上記(10式)と上記(12式)とから、次の関係が得られる。
上記(13式)から上述したゲイン補償条件のための比較基準値VCMP_REFに関して、下記(14式)の関係が得られる。
上記(14式)の関係は、上述した(3式)の関係および上記(9式)の関係と同一であることが理解される。
好適な実施の形態では、上記(14式)の関係によって算出されるゲイン補償条件のための比較基準値VCMP_REFの精度を向上するために、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2は図23と図24で説明した出力レンジOUT_RANGEの範囲内に設定されるものである。すなわち、図12に示したように、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2は、デジタル逆起検出信号VDET_Dの線形性が維持された出力レンジOUT_RANGEの範囲に設定されている。更に図12に示したように第1と第2の検出校正信号VDET_CAL1、VDET_CAL2を使用して、ゲイン補償条件のための比較基準値VCMP_REFを、計算ユニット21212が算出するものである。
《アンロード動作のためのキャリブレーション動作》
図13は、図10に示した実施の形態2による半導体集積回路2のアンロード動作UNLOADのためのボイスコイルモータ(VCM)35の逆起電圧Vbemfの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
図13に示した実施の形態2によるアンロード動作UNLOADのためのキャリブレーション動作が図6に示した実施の形態1によるアンロード動作UNLOADのためのキャリブレーション動作と相違するのは、下記の点である。
すなわち、図13に示した実施の形態2によるキャリブレーション動作の第3ステップS3では、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を第3電流値+Ivcm3に設定するために、状態制御ユニット2120により生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。更に、図13の第3ステップS3では、ローレベル“0”の選択指示信号ST_SELによって減算増幅器252が第1の減算ゲイン値A2_GAIN1(A2_GAIN_IN)に設定される。
また図13に示した実施の形態2によるキャリブレーション動作の第6ステップS6では、ハイレベル“1”の選択指示信号ST_SELによって減算増幅器252が第2の減算ゲイン値A2_GAIN2(ADJ_RATIO・A2_GAIN_IN)に設定される。その他の処理に関しては、図13に示した実施の形態2によるアンロード動作UNLOADのためのキャリブレーション動作は、図8に示した実施の形態1によるアンロード動作UNLOADのためのキャリブレーション動作と全く同一であるので、説明を省略する。
《ロード動作のためのキャリブレーション動作》
図14は、図10に示した実施の形態2による半導体集積回路2のロード動作LOADのためのボイスコイルモータ(VCM)35の逆起電圧Vbemfの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
すなわち、図14に示した実施の形態2によるキャリブレーション動作の第3ステップS3では、ボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を第3電流値−Ivcm3に設定するために、状態制御ユニット2120により生成されるデジタルボイスコイルモータ電流指示値VCMCRNTの数値設定が実行される。更に、図14の第3ステップS3では、ローレベル“0”の選択指示信号ST_SELによって減算増幅器252が第1の減算ゲイン値A2_GAIN1(A2_GAIN_IN)に設定される。
また図14に示した実施の形態2によるキャリブレーション動作の第6ステップS6では、ハイレベル“1”の選択指示信号ST_SELによって減算増幅器252が第2の減算ゲイン値A2_GAIN2(ADJ_RATIO・A2_GAIN_IN)に設定される。その他の処理に関しては図14に示した実施の形態2によるロード動作LOADのためのキャリブレーション動作は、図8に示した実施の形態1によるロード動作LOADのためのキャリブレーション動作と全く同一であるので、説明を省略する。
図1乃至図9で説明した実施の形態1では、アナログ逆起検出信号Vdet_Aを第1の値と第2の値に設定するために、ボイスコイルモータ電流Ivcmの電流値が第1電流値(+Ivcm1、−Ivcm1)と第2電流値(+Ivcm2、−Ivcm2)とに設定されていた。従って、実施の形態1では、ボイスコイルモータ電流Ivcmの電流値の相違によってボイスコイルモータ(VCM)35の発熱に相違が生じて、この温度変動によってボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が若干変動すると言う問題を生じる可能性がある。その結果、実施の形態1では、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2から算出される比較基準値VCMP_REFに、誤差が生じる可能性がある。
それに対して図10乃至図14で説明した実施の形態2では、アナログ逆起検出信号Vdet_Aを第1の値と第2の値に設定するために、逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)は第1と第2のゲインA2_GAIN1、A2_GAIN2に設定され、ボイスコイルモータ電流Ivcmは一定値の第3電流値+Ivcm3に維持されるものである。従って、実施の形態2では、温度変動によりボイスコイルモータ35の寄生抵抗RLとボイスコイルモータ電流検出抵抗Rsの抵抗値の比率が変動する可能性が低減される。その結果、実施の形態2では、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2から算出される比較基準値VCMP_REFに、誤差が生じる可能性が低減される。
更に図1乃至図9で説明した実施の形態1では、比較基準値VCMP_REFの生成の際にボイスコイルモータ電流Ivcmを第1と第2の電流値に設定するためにボイスコイルモータ電流が変動する。従って、ボイスコイルモータ電流の変動に際して、ボイスコイルモータ(VCM)35のコイルL等の時定数の影響により逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aの電圧レベルが整定される多少のウェイト時間を確保する必要があった。
それに対して図10乃至図14で説明した実施の形態2では、比較基準値VCMP_REFの生成のために、ボイスコイルモータ電流Ivcmは一定値に維持されるもので、逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aの電圧レベルが整定されるウェイト時間を短縮することが可能となる。
[実施の形態3]
《実施の形態3による半導体集積回路の構成》
図15は、実施の形態3によるコンボ(COMBO)ドライバと呼ばれる高集積密度の半導体集積回路2が図18に示したハードディスク装置(HDD)に搭載される場合の構成を示した図である。
図15に示した実施の形態3による半導体集積回路2は、上述した実施の形態1もしくは実施の形態2による半導体集積回路2において逆起電圧検出回路25から生成されるアナログ逆起検出信号Vdet_Aの最大値が動作電源電圧VDDに到達また最小値が接地電圧GNDに到達してアナログ逆起検出信号Vdet_Aが非線形性となることを防止することを特徴とするものである。もしも、アナログ逆起検出信号Vdet_Aが非線形性となる場合には、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2に誤差が生じるので、上記(3式)に従って算出される比較基準値VCMP_REFにも誤差が生じるものとなる。従って、図15に示した実施の形態3による半導体集積回路2は、アナログ逆起検出信号Vdet_Aが非線形性となることを防止して、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2と比較基準値VCMP_REFとに生じる誤差を低減するものである。
上記の点が、図15に示した実施の形態3による半導体集積回路2が上述した実施の形態1もしくは実施の形態2による半導体集積回路2と相違するものである。
《実施の形態3の半導体集積回路の詳細な構成》
すなわち、図15に示した実施の形態3による半導体集積回路2は、例として、図1に示した実施の形態1による半導体集積回路2において第1と第2の検出校正信号VDET_CAL1、VDET_CAL2と比較基準値VCMP_REFの生成の基礎となるアナログ逆起検出信号Vdet_Aが非線形性となることを防止したものである。
従って、図15に示した実施の形態3による半導体集積回路2では、アナログ逆起検出信号Vdet_Aの線形性の維持のためにアナログ・デジタル変換器23から生成されるデジタル逆起検出信号VDET_Dが状態制御ユニット2120に供給される。状態制御ユニット2120はデジタル逆起検出信号VDET_Dの値を監視することによって、逆起電圧検出回路25から生成されるアナログ逆起検出信号Vdet_Aが動作電源電圧VDDより若干低い許容最大電圧に到達したかまたは接地電圧GNDより若干高い許容最小電圧に到達したことを検出する。アナログ逆起検出信号Vdet_Aの許容最大電圧また許容最小電圧への到達の検出結果に応答して、状態制御ユニット2120はデジタル・アナログ変換器22の入力端子に供給されるデジタルボイスコイルモータ電流指示値VCMCRNTを調整してボイスコイルモータ(VCM)35に流れるボイスコイルモータ電流Ivcmの電流値を減少させる。このボイスコイルモータ電流Ivcmの電流値の減少は、アナログ逆起検出信号Vdet_Aの許容最大電圧また許容最小電圧への到達が検出されなくなるまで続行されるものである。従って、図15に示した実施の形態3の半導体集積回路2によれば、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2はデジタル逆起検出信号VDET_Dの線形性が維持された出力レンジOUT_RANGEの範囲に設定されることが可能である。
《除算指示値とデジタルボイスコイルモータ電流指示値を生成する状態制御ユニットの構成》
図16は、図15に示した実施の形態3による半導体集積回路2において、除算指示値DIV_NUMとデジタルボイスコイルモータ電流指示値VCMCRNTとを生成する状態制御ユニット2120の構成を示す図である。
図16に示したように、状態制御ユニット2120は、乗算器21200と減算器21201とセレクタ21202と第1比較器21203と第2比較器21204とOR回路21205とリミッタ部21206とによって構成される。
リミッタ部21206の一方の入力端子には論理回路21のシリアルインターフェース211から比率指示値ADJ_RATIOが供給され、リミッタ部21206の他方の入力端子にはOR回路21205から生成される出力信号VCMP_LMTが供給される。第1比較器21203の一方の入力端子と第2比較器21204の一方の入力端子とに、アナログ・デジタル変換器23からデジタル逆起検出信号VDET_Dが共通に供給される。第1比較器21203の他方の入力端子には動作電源電圧VDDより若干低い許容最大電圧VTH_Hが供給されて、第2比較器21204の他方の入力端子には接地電圧GNDよりも若干高い許容最小電圧VTH_Lが供給される。
第1比較器21203で一方の入力端子に供給されるデジタル逆起検出信号VDET_Dが他方の入力端子に供給される許容最大電圧VTH_H以上である場合、または第2比較器21204で一方の入力端子に供給されるデジタル逆起検出信号VDET_Dが他方の入力端子に供給される許容最小電圧VTH_L以下である場合を想定する。この場合には、ハイレベル“1”の出力信号VCMP_LMTがOR回路21205から生成される。反対に、第1比較器21203で一方の入力端子に供給されるデジタル逆起検出信号VDET_Dが他方の入力端子に供給される許容最大電圧VTH_Hよりも低い場合、または第2比較器21204で一方の入力端子に供給されるデジタル逆起検出信号VDET_Dが他方の入力端子に供給される許容最小電圧VTH_Lよりも高い場合を想定する。この場合には、ローレベル“0”の出力信号VCMP_LMTがOR回路21205から生成される。
図16に示した状態制御ユニット2120の減算器21201の一方の入力端子にリミッタ部21206から制限比率指示値RATIO_LMTが供給され、減算器21201の他方の入力端子には“1”が供給される。その結果、減算器21201の出力端子からは、減算結果である除算指示値DIV_NUMが生成される。この除算指示値DIV_NUMは、制限比率指示値RATIO_LMTから“1”を減算したRATIO_LMT−1である。
セレクタ21202の一方の入力端子に乗算器21200からの乗算結果RATIO_LMT・VCMCRNT_INが供給され、セレクタ21202の他方の入力端子に論理回路21のシリアルインターフェース211からデジタルボイスコイルモータ入力電流指示値VCMCRNT_INが供給される。更にセレクタ21202の選択制御端子には、調整シーケンサ2125から選択指示信号ST_SELが供給される。選択指示信号ST_SELがハイレベル“1”の場合には、セレクタ21202の一方の入力端子に供給される乗算器21200からの乗算結果RATIO_LMT・VCMCRNT_INがデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成される。選択指示信号ST_SELがローレベル“0”である場合には、セレクタ21202の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値VCMCRNT_INがデジタルボイスコイルモータ電流指示値VCMCRNTとしてセレクタ21202の出力端子から生成される。
逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第2の値に設定するために調整シーケンサ2125からセレクタ21202の選択制御端子に供給されるハイレベル“1”である選択指示信号ST_SELが、リミッタ部21206の制御入力端子にも供給される。リミッタ部21206は、論理回路21のシリアルインターフェース211から供給される比率指示値ADJ_RATIOと、OR回路21205から供給される出力信号VCMP_LMTと、調整シーケンサ2125から供給される選択指示信号ST_SELとに応答して、動作する。
アナログ逆起検出信号Vdet_Aを第2の値に設定するために選択指示信号ST_SELがハイレベル“1”でありまたOR回路21205から供給される出力信号VCMP_LMTがローレベル“0”である場合には、リミッタ部21206はその一方の入力端子に供給される比率指示値ADJ_RATIOの値を有する制限比率指示値RATIO_LMTを生成する。この場合には、リミッタ部21206は、アナログ逆起検出信号Vdet_Aが線形性であることを示したハイレベル“1”の状態出力信号ST_OKを調整シーケンサ2125に供給する。
アナログ逆起検出信号Vdet_Aを第2の値に設定するために選択指示信号ST_SELがハイレベル“1”でありまたOR回路21205から供給される出力信号VCMP_LMTがハイレベル“1”である場合には、リミッタ部21206は一方の入力端子に供給される比率指示値ADJ_RATIOよりも所定の値小さな値を有する制限比率指示値RATIO_LMTを生成する。この場合には、リミッタ部21206は、アナログ逆起検出信号Vdet_Aが非線形性であることを示したローレベル“0”の状態出力信号ST_OKを調整シーケンサ2125に供給する。すると、リミッタ部21206からのローレベル“0”の状態出力信号ST_OKに応答して、調整シーケンサ2125はハイレベル“1”の選択指示信号ST_SELを生成してリミッタ部21206の制御入力端子に再度供給する。この状態にてOR回路21205から供給される出力信号VCMP_LMTが再度ハイレベル“1”である場合には、リミッタ部21206は一方の入力端子に供給される比率指示値ADJ_RATIOより再度所定の値小さな値を有する制限比率指示値RATIO_LMTを生成するものである。このような動作を反復することによって、デジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも低くなるかもしくは許容最小電圧VTH_Lよりも高くなるものとなる。その結果、リミッタ部21206は、アナログ逆起検出信号Vdet_Aが線形性であることを示したハイレベル“1”の状態出力信号ST_OKを調整シーケンサ2125に供給するものとなる。
図17は、図16のデジタルボイスコイルモータ電流指示値VCMCRNTを生成する状態制御ユニット2120を具備する図15に示した実施の形態3による半導体集積回路2のアナログ・デジタル変換器23から生成されるデジタル逆起検出信号VDET_Dの特性を示す図である。
図17の例では、他方の入力端子にOR回路21205から供給される出力信号VCMP_LMTがハイレベル“1”である場合には、リミッタ部21206は一方の入力端子に供給される比率指示値ADJ_RATIOよりも所定の値としての1を減算した制限比率指示値RATIO_LMTを生成するものである。
図17の最初の状態ST1では、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも高いレベルとなっている。この最初の状態ST1では、リミッタ部21206の一方の入力端子に論理回路21のシリアルインターフェース211から供給される比率指示値ADJ_RATIOが、制限比率指示値RATIO_LMTとしてリミッタ部21206から生成される。
上述した最初の状態ST1においては、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも高いレベルとなっている。その結果、OR回路21205からハイレベル“1”の出力信号VCMP_LMTが生成されてリミッタ部21206に供給される。従って、OR回路21205のハイレベル“1”の出力信号VCMP_LMTに応答して、リミッタ部21206は、図17の第2の状態ST2において、比率指示値ADJ_RATIOよりも所定の値としての1を減算した制限比率指示値RATIO_LMT(=ADJ_RATIO−1)を生成するものである。
図17の第2の状態ST2でも、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも高いレベルとなっている。その結果、OR回路21205からハイレベル“1”の出力信号VCMP_LMTが生成されてリミッタ部21206に供給される。従って、OR回路21205のハイレベル“1”の出力信号VCMP_LMTに応答して、リミッタ部21206は、図17の第3の状態ST3において、第2の状態ST2で生成した制限比率指示値RATIO_LMT(=ADJ_RATIO−1)よりも所定の値としての1を更に減算した制限比率指示値RATIO_LMT(=ADJ_RATIO−2)を生成するものである。
図17の第3の状態ST3でも、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも高いレベルとなっている。その結果、OR回路21205からハイレベル“1”の出力信号VCMP_LMTが生成されてリミッタ部21206に供給される。従って、OR回路21205のハイレベル“1”の出力信号VCMP_LMTに応答して、リミッタ部21206は、図17の第4の状態ST4において、第3の状態ST3で生成した制限比率指示値RATIO_LMT(=ADJ_RATIO−2)よりも所定の値としての1を更に減算した制限比率指示値RATIO_LMT(=ADJ_RATIO−3)を生成するものである。
図17の第4の状態ST4でも、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも高いレベルとなっている。その結果、OR回路21205からハイレベル“1”の出力信号VCMP_LMTが生成されてリミッタ部21206に供給される。従って、OR回路21205のハイレベル“1”の出力信号VCMP_LMTに応答して、リミッタ部21206は、図17の第5の状態ST5において、第4の状態ST4で生成した制限比率指示値RATIO_LMT(=ADJ_RATIO−3)よりも所定の値としての1を更に減算した制限比率指示値RATIO_LMT(=ADJ_RATIO−4)を生成するものである。
図17の第5の状態ST5では、ハイレベル“1”の選択指示信号ST_SELにより生成される第2の値のアナログ逆起検出信号Vdet_Aに応答した第2検出校正信号VDET_CAL2を生成するためのデジタル逆起検出信号VDET_Dが許容最大電圧VTH_Hよりも低いレベルとなる。
その結果、図15乃至図17に示した実施の形態3の半導体集積回路2によれば、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2はデジタル逆起検出信号VDET_Dの線形性が維持された出力レンジOUT_RANGEの範囲に設定されることが可能となる。
尚、実施の形態3のその他の例での半導体集積回路2は、図10に示した実施の形態2による半導体集積回路2がベースとなる。更にその他の例では、図11に示した乗算器21200と減算器21201とセレクタ21202には、図16に示した第1比較器21203と第2比較器21204とOR回路21205とリミッタ部21206とが追加されて状態制御ユニット2120が構成される。
従って、この他の例の実施の形態3による半導体集積回路2では、アナログ逆起検出信号Vdet_Aの線形性の維持のためにアナログ・デジタル変換器23から生成されるデジタル逆起検出信号VDET_Dが状態制御ユニット2120に供給される。状態制御ユニット2120はデジタル逆起検出信号VDET_Dの値を監視することによって、逆起電圧検出回路25から生成されるアナログ逆起検出信号Vdet_Aが動作電源電圧VDDよりも若干低い許容最大電圧に到達したかまたは接地電圧GNDより若干高い許容最小電圧に到達したことを検出する。アナログ逆起検出信号Vdet_Aの許容最大電圧もしくは許容最小電圧への到達の検出結果に応答して、状態制御ユニット2120は逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)である第2の減算ゲイン値A2_GAIN2を減少させる。すなわち、この他の例でも、キャリブレーション動作期間に逆起電圧検出回路25のアナログ逆起検出信号Vdet_Aを第1の値と第2の値とに設定するために、逆起電圧検出回路25の減算増幅器252の減算ゲイン値(=R4/R3)は第1の減算ゲイン値A2_GAIN1と第2の減算ゲイン値A2_GAIN2に設定される。アナログ逆起検出信号Vdet_Aの許容最大電圧もしくは許容最小電圧への到達の検出結果に応答して、状態制御ユニット2120は第2の減算ゲイン値A2_GAIN2を減少することによって、第2の値のアナログ逆起検出信号Vdet_Aを減少させる。逆起電圧検出回路25の減算増幅器252での第2の減算ゲイン値A2_GAIN2の減少は、アナログ逆起検出信号Vdet_Aの許容最大電圧また許容最小電圧への到達が検出されなくなるまで続行されるものである。従って、この他の例の実施の形態3による半導体集積回路2によれば、第1と第2の検出校正信号VDET_CAL1、VDET_CAL2はデジタル逆起検出信号VDET_Dの線形性が維持された出力レンジOUT_RANGEの範囲に設定されることが可能である。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなくその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、実施の形態1乃至実施の形態3のいずれかによる半導体集積回路2は、図18に示したシステムオンチップ(SoC)により構成されたコントローラ1の半導体チップが内蔵された樹脂封止パッケージの内部に集積化されることが可能である。この集積化技術としては、実施の形態1乃至実施の形態3のいずれかによる半導体集積回路2がモノリシック半導体集積回路の形態で、図18に示したシステムオンチップ(SoC)により構成されたコントローラ1の半導体チップの内部に集積化されることができる。その他の集積化技術としては、実施の形態1乃至実施の形態3のいずれかによる半導体集積回路2がマルチチップの半導体集積回路の形態で、コントローラ1の半導体チップが内蔵された樹脂封止パッケージの内部に集積化されることが可能である。すなわち、半導体集積回路2の半導体チップとコントローラ1の半導体チップとは、マルチチップモジュール(MCP)もしくはシステムインパッケージ(SiP)の形態で1個の樹脂封止パッケージの内部に集積化されるものである。
更に、実施の形態1乃至実施の形態3のいずれかによる半導体集積回路2では、逆起電圧検出回路25の反転増幅器251のゲイン(=R2/R1)を所定値に収束するためのサーチアルゴリズムは、上述したバイナリーサーチアルゴリズムにのみに限定されるものではない。例えば、リニアサーチアルゴリズム等のその他のサーチアルゴリズムを使用することも可能である。
また更に、実施の形態1乃至実施の形態3のいずれかにおいて、ロード動作LOADのためのキャリブレーション動作時に負の電流値のボイスコイルモータ電流Ivcmによって、磁気ディスク31の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である外周ストッパは、磁気ディスク31の外周に配置されているランプ機構36と兼用されることも可能である。