JP5973822B2 - モータ駆動制御装置およびその動作方法 - Google Patents

Description

本発明は、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータ等を駆動するためのモータ駆動制御装置およびその動作方法に関し、特に小さなチップ面積の半導体集積回路に集積化する際にモータの速度検出のための逆起電圧の検出精度を向上するためのキャリブレーションを可能とするのに有効な技術に関するものである。

ハードディスク装置(ＨＤＤ)では、スピンドルモータによって磁気ディスクを高速回転させて、回転中の磁気ディスクの媒体表面にリード／ライト用の磁気ヘッドを近接させ磁気ディスクの径方向に磁気ヘッドをボイスコイルモータによって移動して磁気ディスクの情報の書き込みと読み出しとが実行される。

更にハードディスク装置(ＨＤＤ)では、データの読み書きを行わない場合に、磁気ヘッドを磁気ディスクの外周よりも外側のランプ機構へ退避・停止するロード／アンロード方式が採用されている。ホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動することでリード／ライト動作を実行して、リード／ライト動作の終了後にはホストからの命令に従ってアンロード動作によって磁気ヘッドを反対にディスク媒体表面からランプ機構の退避位置に移動するものである。

一方、ハードディスク装置(ＨＤＤ)の高記録密度化に伴い媒体表面ディスク上における磁気ヘッドの浮上量が小さくなり、磁気ヘッドのロード時の速度制御の精度の向上が要求されている。磁気ヘッドのロード時の速度はランプ機構の退避位置からディスク媒体表面への磁気ヘッドの移動速度であるが、従来より移動時のボイスコイルモータに発生する逆起電圧が検出され、検出された逆起電圧に基づき磁気ヘッドのロード時の速度を制御するものである。

下記特許文献１の図１３とそれに関係する開示には、ボイスコイルモータのコイルの両端子間電圧とこのコイルと直列接続されたセンス抵抗の両端子間電圧とを２段の帰還型差動増幅器によって増幅することで、ボイスコイルモータの逆起電圧を検出することが記載されている。しかし、この逆起電圧検出回路が専用のハードウェア回路であり、ボイスコイルモータのコイルの抵抗値の温度変化が大きく正確な逆起電圧検出値が得られないと言う問題を解消するために、下記特許文献１の図１および図２とそれに関係する開示には、アナログ／デジタル変換器(ＡＤＣ)とＣＰＵとを使用することが記載されている。すなわち、ボイスコイルモータのコイルの両端子間電圧とこのコイルと直列接続されたセンス抵抗の両端子間電圧とは、アナログ／デジタル変換器(ＡＤＣ)によってデジタル値に変換される。コイル両端子間電圧とセンス抵抗両端子間電圧のデジタル値からＣＰＵは逆起電圧を算出して、ヘッドアクチュエータの速度検出を行うものである。

下記特許文献２と下記特許文献３とには、ハードディスク装置(ＨＤＤ)のボイスコイルモータ駆動回路において、磁気ヘッドのシーク動作とトラックフォロー動作をＰＷＭ駆動で行うことによって、従来のシーク時のＰＷＭ駆動とトラックフォロー時のリニア駆動の両方式の設計負担や回路規模等の問題を解消することが記載されている。尚、良く知られているように、シーク動作は磁気ヘッドを所望の記憶トラックまで移動する動作であり、トラックフォロー動作はリード・ライトのために所望の記憶トラックに追従させる動作である。更に、下記特許文献２と下記特許文献３とには、ハードディスク装置(ＨＤＤ)のボイスコイルモータのコイルの駆動電流をフィードバック制御する制御回路をデジタル回路によって構成することが記載されている。また更に、下記特許文献２と下記特許文献３には、ボイスコイルモータのコイルを駆動する出力ドライバを制御するΣΔ変調器の入力の駆動電圧指令信号とコイルの電流とコイルの寄生抵抗とから逆起電圧を演算する逆起電圧推定回路も記載されている。この逆起電圧推定回路は、コイルの寄生抵抗値や制御回路の電源電圧値を保持するレジスタと乗算器と加減算器とによって構成されるとしている。

下記特許文献４には、トラッキング時には磁気ヘッド位置決め制御の高精度化とシーク時間の短縮とを可能とするため、磁気ヘッドの移動駆動量が小さい時にボイスコイルモータの駆動電流をアナログ制御するリニア駆動モードを実行する一方、移動駆動量が大きい時に駆動電流をデジタル制御するパルス駆動モード(ＰＷＭ)を実行することが記載されている。リニア駆動モードでは、ボイスコイルモータの駆動電流を電圧に変換した電流検出電圧と制御指令値との差を検出する誤差検出回路の検出出力に応じた駆動電流をボイスコイルモータ駆動回路が出力するものである。それに対して、パルス駆動モードでは、誤差検出回路の検出出力に応じてパルス幅が変化するパルスを生成するＰＷＭ回路によってボイスコイルモータ駆動回路の出力電流をＰＷＭ制御するものである。この２つの駆動モードの選択は、ＰＷＭ回路のＰＭＷコンパレータの非反転入力端子と出力端子とに第入力端子と第２入力端子とがそれぞれ接続されたモード切替スイッチにより実現される。ローレベルの駆動モード切替信号に応答してモード切替スイッチは第２入力端子であるＰＭＷコンパレータの出力端子を選択するので、パルス幅が変化するＰＷＭ制御によるパルス駆動モード(ＰＷＭ)が実行される。ハイレベルの駆動モード切替信号に応答してモード切替スイッチは第１入力端子であるＰＭＷコンパレータの非反転入力端子を選択するので、ボイスコイルモータ駆動電流が連続的にフィードバック制御されるリニア駆動モードが実行される。

特開２０００−２２２８３７号 公報 特開２００５−３０４０９５号 公報 特開２００５−３０４０９６号 公報 特開２００２−１８４１３７号 公報

本発明者等は本発明に先立ち、ハードディスク装置(ＨＤＤ)において磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバＩＣと呼ばれる半導体集積回路の開発に従事した。具体的には、このドライバＩＣは、磁気ディスクを高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとボイスコイルモータを駆動するためのボイスコイルモータドライバとを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。

一方、このコンボドライバと呼ばれる高集積密度の半導体集積回路のコストを低減することが要求されたため、ボイスコイルモータドライバのチップ占有面積の低減が必要となった。

図８は、本発明に先立って本発明者等によって検討された半導体集積回路のボイスコイルモータドライバの逆起検出部の構成を示す図である。

すなわち、図８に示した逆起検出部は、磁気ヘッドのロード時の速度制御のための磁気ヘッドの移動速度検出のために移動時のボイスコイルモータに発生する逆起電圧を検出するものである。

図８に示すように、逆起検出部は、逆起電圧増幅部９００とＰＷＭキャリアリップル除去フィルタ９０１とアナログ・デジタル変換器９０２と調整シーケンサ９０３と複数のレジスタ９０４〜９０７とシリアルＩ／Ｏインターフェース９０８とを含んでいる。尚、図８において、破線ＩＣの内部の回路は、モノリシック半導体集積回路の半導体チップの内部に集積化されたものである。

逆起電圧増幅部９００の入力は、第１ＶＣＭドライバ出力端子ＶＣＭＰとＶＣＭドライバ電流センス端子ＲＳＩＮＮと第２ＶＣＭドライバ出力端子ＶＣＭＮとに接続されている。第２ＶＣＭドライバ出力端子ＶＣＭＮとＶＣＭドライバ電流センス端子ＲＳＩＮＮとの間にはボイスコイルモータ(ＶＣＭ)のコイルＬと寄生抵抗ＲＬとが直列接続され、第１ＶＣＭドライバ出力端子ＶＣＭＰとＶＣＭドライバ電流センス端子ＲＳＩＮＮとの間にはボイスコイルモータ(ＶＣＭ)の電流を検出するための検出抵抗Ｒｓが接続されている。また、第１ＶＣＭドライバ出力端子ＶＣＭＰにボイスコイルモータドライバの第１駆動出力回路の出力端子が接続されて、第２ＶＣＭドライバ出力端子ＶＣＭＮにボイスコイルモータドライバの第２駆動出力回路の出力端子が接続されて、第１駆動出力回路の出力信号と第２駆動出力回路の出力信号とは逆相となる。

逆起電圧増幅部９００は、半導体集積回路の半導体チップに集積化された６個の抵抗Ｒ１〜Ｒ６と２個の差動増幅器Ａ１、Ａ２とを含む２段の帰還増幅器によって構成されている。第１差動増幅器Ａ１の反転入力端子−は抵抗Ｒ１を介して第１ＶＣＭドライバ出力端子ＶＣＭＰに接続されるとともに抵抗Ｒ２を介して第１差動増幅器Ａ１の出力端子に接続されて、第１差動増幅器Ａ１の非反転入力端子＋はＶＣＭドライバ電流センス端子ＲＳＩＮＮに接続される。第２差動増幅器Ａ２の反転入力端子−は、抵抗Ｒ３を介して第１差動増幅器Ａ１の出力端子に接続されるとともに抵抗Ｒ４を介して第２差動増幅器Ａ２の出力端子に接続される。第２差動増幅器Ａ２の非反転入力端子＋は、抵抗Ｒ５を介して第２ＶＣＭドライバ出力端子ＶＣＭＮに接続されるとともに抵抗Ｒ６を介して基準電圧Ｖ_REFが供給される。このように、図８に示した逆起検出部の逆起電圧増幅部９００は、上記特許文献１の図１３とそれに関係する開示に記載されたように、ボイスコイルモータのコイルの両端子間電圧とこのコイルと直列接続されたセンス抵抗の両端子間電圧とを２段の帰還型差動増幅器によって増幅することでボイスコイルモータの逆起電圧を検出するものである。

逆起電圧増幅部９００の第２差動増幅器Ａ２の出力端子は、ＰＷＭキャリアリップル除去フィルタ９０１の入力端子に接続される。すなわち、第１ＶＣＭドライバ出力端子ＶＣＭＰを駆動する第１駆動出力回路と第２ＶＣＭドライバ出力端子ＶＣＭＮを駆動する第２駆動出力回路が、上記特許文献４に記載されたようにパルス駆動モードのＰＷＭ動作を実行する際のＰＷＭキャリア信号のリップル成分を除去するためにＰＷＭキャリアリップル除去フィルタ９０１が使用される。このパルス駆動モードのＰＷＭ動作は、磁気ヘッドの移動駆動量が大きい場合に使用されるものである。

従って、ＰＷＭキャリアリップル除去フィルタ９０１の出力端子においてＰＷＭキャリア信号のリップル成分が抑圧されたボイスコイルモータの逆起電圧のアナログ増幅信号ＡＢＥＭＦはアナログ・デジタル変換器９０２によってデジタル信号に変換され、このデジタル逆起電圧情報はシリアルＩ／Ｏインターフェース９０８に供給される。シリアルＩ／Ｏインターフェース９０８に供給されたデジタル逆起電圧情報は、図示されていないマイクロコンピュータ等のコントローラに転送される。コントローラの内部で、デジタル逆起電圧情報と磁気ヘッドの速度指令値との差分が算出され、算出された差分に基づき磁気ヘッド駆動電流指示情報が生成される。コントローラによって生成された電流指示情報はシリアルＩ／Ｏインターフェース９０８を介してボイスコイルモータドライバのデジタル制御回路に供給され、デジタル制御回路のデジタル処理結果はデジタル・アナログ変換器によってアナログ駆動電圧情報に変換される。このアナログ駆動電圧情報に応答して、第１駆動出力回路と第２駆動出力回路とは、ボイスコイルモータのコイルの両端を逆相に駆動するものとなる。

しかしながら、図８に示した逆起検出部の逆起電圧増幅部９００は、ボイスコイルモータドライバの第１駆動出力回路と第２駆動出力回路とから数Ｖの駆動出力信号が生成されると言う動作条件において、数１０ｍＶの逆起電圧を増幅すると言う繊細で高精度のアナログ電圧増幅が要求されるものである。従って、このアナログ電圧増幅に際しては、増幅ゲインを高精度に設定するとともに２個の差動増幅器Ａ１、Ａ２のオフセット電圧を正確に補償することが必要となった。

一方、ボイスコイルモータ(ＶＣＭ)のコイルＬに流れる電流をＩvcmとして、逆起電圧をＶbemfとして、Ｒ３＝Ｒ５、Ｒ４＝Ｒ６とすると、逆起電圧増幅部９００の逆起電圧増幅電圧Ｖoutは、下記(１式)で与えられる。

従って、上記(１式)より、Ｒ２／Ｒ１＝ＲＬ／Ｒｓの関係に設定することによって、逆起電圧Ｖbemfを２個の抵抗Ｒ４、Ｒ３の比Ｒ４／Ｒ３である増幅ゲインによって増幅した出力電圧が逆起電圧増幅電圧Ｖoutであることが理解される。寄生抵抗ＲＬと電流検出抵抗Ｒｓの比ＲＬ／Ｒｓはボイスコイルモータ(ＶＣＭ)によりばらつきがあり、また周囲温度でも変化するものである。

一方、モノリシック半導体集積回路の半導体チップＩＣの内部に集積化された６個の抵抗Ｒ１〜Ｒ６と２個の差動増幅器Ａ１、Ａ２には、製造誤差を有するものである。半導体チップの内部に集積化された２個の半導体抵抗器の抵抗値の比の相対精度は１個の半導体抵抗器の抵抗値の絶対精度よりも高いものであるが、集積化された２個の半導体抵抗器の抵抗値の比の相対精度の誤差が無視できるものではない。更に、集積化された２個の差動増幅器Ａ１、Ａ２に関しても、差動増幅器の非反転入力端子＋と反転入力端子−との間の入力オフセット電圧も無視できるものではない。

従って、逆起電圧増幅部９００の逆起電圧増幅電圧Ｖoutを使用して速度検出を実行しながら磁気ヘッドをロードする以前に、抵抗比Ｒ４／Ｒ３である増幅ゲインと２個の差動増幅器Ａ１、Ａ２の入力オフセット電圧の各誤差を無視可能なレベルまで低下するためのキャリブレーション(校正動作)を実行する必要がある。

図８の逆起電圧増幅部９００において、レジスタ９０４は抵抗Ｒ１の抵抗値を校正して、レジスタ９０５は抵抗Ｒ３、Ｒ５の抵抗値を校正して、レジスタ９０６は差動増幅器Ａ１の入力オフセット電圧を校正して、レジスタ９０７は差動増幅器Ａ２の入力オフセット電圧を校正する。従って、調整シーケンサ９０３は４個のレジスタ９０４〜９０７に、シリアルＩ／Ｏインターフェース９０８を介してマイクロコンピュータ等のコントローラからキャリブレーション設定値を格納することによって、増幅ゲインと入力オフセット電圧のキャリブレーション動作を実行するものである。

しかし、実用レベルで高精度の逆起電圧増幅電圧Ｖoutを得るためには、４個のレジスタ９０４〜９０７はそれぞれ１０ビット程度の分解能が必要で、デジタル制御の可変抵抗器として構成される必要のある３個の抵抗Ｒ１、Ｒ３、Ｒ５のチップ占有面積が極めて大きいと言う問題が本発明者等の検討により明らかとされた。一方、２個の差動増幅器Ａ１、Ａ２の入力オフセット電圧を無視可能なレベルまでに低下するためには、差動対トランジスタのバイアスを調整する抵抗器及び電流源回路が必要であり、この抵抗器及び電流源回路のチップ占有面積が極めて大きいと言う問題が本発明者等の検討により明らかとされた。

一方、ボイスコイルモータ(ＶＣＭ)の逆起電圧の検出に、上記特許文献１の図１および図２とそれに関係する開示に記載のようにアナログ／デジタル変換器(ＡＤＣ)とＣＰＵとを使用する方式を採用しても、上述した寄生抵抗ＲＬと電流検出抵抗Ｒｓの比ＲＬ／Ｒｓのボイスコイルモータ(ＶＣＭ)によるばらつきや周囲温度の変化による変動分を補償することが必要となる。しかし、このためにはＣＰＵに補償のためのキャリブレーションプログラムを実行する必要があるが、ＣＰＵは上記特許文献１の図１３の専用のハードウェア回路と同等の逆起電圧の演算プログラムも実行する必要があるので、ＣＰＵのデータ処理の負担が増大すると言う問題が本発明者等の検討により明らかとされた。

更に、下記特許文献２と下記特許文献３に記載のように、ΣΔ変調器の入力の駆動電圧指令信号とコイルの電流とコイルの寄生抵抗とから逆起電圧を演算する逆起電圧推定回路を、コイルの寄生抵抗値や制御回路の電源電圧値を保持するレジスタと乗算器と加減算器とによって構成することが可能である。しかしこの方式だけでは、上述した寄生抵抗ＲＬと電流検出抵抗Ｒｓの比ＲＬ／Ｒｓのボイスコイルモータ(ＶＣＭ)によるばらつきや周囲温度の変化による変動分を補償することは不可能である。

また更に図８に示した本発明者等によって本発明に先立って検討された半導体集積回路の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路が上述したパルス駆動モードのＰＷＭ動作を実行する場合には、ＰＷＭリャリア信号のリップル成分を除去するためのＰＷＭキャリアリップル除去フィルタ９０１が必要となる。

しかしこのＰＷＭキャリアリップル除去フィルタ９０１は、ＰＷＭリャリア信号のリップル成分を大きな減衰量で抑圧するためのアナログフィルタで構成される。例えば、ＰＷＭリャリア信号のリップル成分の基本波周波数成分が１００ＫＨｚで、−６０ｄＢ以上の減衰量を実現するためには、極めて大きなチップ占有面積のアナログフィルタによってＰＷＭキャリアリップル除去フィルタ９０１を構成しなければならないと言う問題が本発明者等の検討により明らかとされた。

また更に、上記特許文献２と上記特許文献３とに記載されたハードディスク装置(ＨＤＤ)のボイスコイルモータのコイル駆動電流をフィードバック制御する方式では、コントローラ等からの駆動電流指令値に比例する電流値を有するコイル駆動電流を流すことの可能な正常範囲を超過すると、コイル駆動電流の変化量が減少すると言う問題が本発明者等の検討によって明らかとされた。しかし、フィードバック制御によって、コイル駆動電流の変化量の減少分を補償するようにフィードバック差分補正情報が増加するので、上述した逆起電圧推定回路により演算される逆起電圧の誤差が増大して、磁気ヘッドの正確な移動速度検出が不可能となると言う大きな問題が本発明者等の検討によって明らかとされた。

この問題が発生するメカニズムを本発明に先立って本発明者等が検討したところ、以下に説明するような問題の発生原因が明らかとされたものである。

まず半導体集積回路の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路が上述したアナログ制御によるリニア駆動で動作する場合には、第１および第２駆動出力回路の出力電圧レベルが飽和することが問題の発生原因である。すなわち、アナログ制御によるリニア駆動で動作する第１および第２駆動出力回路の出力電圧の最大値と最小値とは電源電圧レベルと接地電圧レベルでそれぞれ決定されるので、出力電圧レベルが飽和することになる。このように、第１および第２駆動出力回路の出力電圧レベルが飽和することで、コイル駆動電流の変化量も飽和することになる。

次に半導体集積回路の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路が上述したパルス駆動モードのＰＷＭ動作を実行する場合には、第１および第２駆動出力回路の出力パルス幅が飽和することが問題の発生原因である。すなわち、パルス駆動モードのＰＷＭ動作で動作する第１および第２駆動出力回路の出力パルス幅の最大値と最小値とはそれぞれＰＷＭキャリア信号の周期とゼロ・パルス幅とで決定されるので、出力電圧レベルが飽和する。このように、第１および第２駆動出力回路の出力電圧レベルが飽和することで、コイル駆動電流の変化量も飽和する。

図９は、本発明に先立って本発明者等によって検討された半導体集積回路のボイスコイルモータドライバの特性を説明する波形を示す図である。

図９の１番目には、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴの変化に対するハードディスク装置(ＨＤＤ)のボイスコイルモータ(ＶＣＭ)のコイル駆動電流Ｉvcmの変化が示されている。正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例する電流値を有するコイル駆動電流Ｉvcmが流れることが理解される。しかし、正常範囲を超過すると、駆動電流指令値ＶＣＭＣＲＮＴの変化に対してのコイル駆動電流Ｉvcmの変化量が減少するものである。

図９の２番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対しての半導体集積回路の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮの端子間電圧ＶＣＭＰ−ＶＣＭＮの変化が示されている。正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例する電圧値の端子間電圧ＶＣＭＰ−ＶＣＭＮがボイスコイルモータ(ＶＣＭ)のコイルの両端子間に供給されることが理解される。しかし、正常範囲を超過すると、駆動電流指令値ＶＣＭＣＲＮＴの変化に対しての端子間電圧ＶＣＭＰ−ＶＣＭＮの変化量が減少するものである。この端子間電圧ＶＣＭＰ−ＶＣＭＮは、第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路がリニア駆動で動作する場合の出力電圧である。

図９の２番目には、図示されていないが、第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路が上述したパルス駆動モードのＰＷＭ動作を実行する場合には、正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例するパルス幅を有する出力パルスが第１および第２駆動出力回路から生成されることが理解される。しかし正常範囲を超過すると、第１および第２駆動出力回路の出力パルス幅の最大値と最小値とはそれぞれＰＷＭキャリア信号の周期とゼロ・パルス幅とで飽和するものである。

図９の３番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対してのフィードバック制御によるデジタル駆動電圧指令信号ＤＤＲＶの変化が示されている。ここで示されたデジタル駆動電圧指令信号ＤＤＲＶは、駆動電流指令値ＶＣＭＣＲＮＴとボイスコイルモータ(ＶＣＭ)の電流検出抵抗Ｒｓによって検出されるコイル駆動電流Ｉvcmの情報との差分から算出される。正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例する値を有するデジタル駆動電圧指令信号ＤＤＲＶが生成されていることが理解される。それに対して、正常範囲を超過すると、コイル駆動電流Ｉvcmの変化量の減少分を補償するようにデジタル駆動電圧指令信号ＤＤＲＶの変化量が増加することが理解される。

図９の４番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対する上述した逆起電圧推定回路により演算される逆起電圧ＤＢＥＭＦの変化が示されている。正常範囲では、駆動電流指令値ＶＣＭＣＲＮＴと実質的に無関係に略一定の値を有する逆起電圧ＤＢＥＭＦ、すなわち磁気ヘッドの一定速の移動速度が検出されている。しかし正常範囲を超過すると、上述のようにデジタル駆動電圧指令信号ＤＤＲＶが増加するので、逆起電圧ＤＢＥＭＦの誤差が増大して、磁気ヘッドの正確な移動速度検出が不可能となることが理解される。

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。

すなわち、代表的な実施の形態のモータ駆動制御装置の逆起電圧検出部(１０８)は、第１デジタル乗算器(１０８１)とデジタル減算器(１０８２)と第２デジタル乗算器(１０８３)と第１レジスタ(１０８４)と第２レジスタ(１０８５)とを含む。

第１デジタル乗算器(１０８１)はアナログ・デジタル変換器(１０４)から生成されるデジタル駆動電流検出信号(ＤＩＶＣＭ)と前記第１レジスタ(１０８４)に格納される第１ゲイン情報(ＧＡＩＮ１)との乗算を実行することによって、第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)を生成する。

デジタル減算器(１０８２)はデジタル制御部(１００)から生成されるデジタル駆動電圧指令信号(ＤＤＲＶ)と第１デジタル乗算器(１０８１)から生成される第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)との減算を実行することによって、減算結果(ＤＤＲＶ−ＧＡＩＮ1・ＤＩＶＣＭ)を生成する。

第２デジタル乗算器(１０８３)は、デジタル減算器(１０８２)から生成される減算結果と第２レジスタ(１０８５)に格納される第２ゲイン情報(ＧＡＩＮ２)との乗算を実行することによって、第２乗算結果(ＧＡＩＮ２・(ＤＤＲＶ−ＧＡＩＮ1・ＤＩＶＣＭ))の情報としてのデジタル逆起電圧情報(ＤＢＩＮ)を生成する。

デジタル制御部(１００)から生成されるデジタル駆動電圧指令信号(ＤＤＲＶ)を所定の値に設定して、モータの速度および逆起電圧(Ｖb-emf)が実質的にゼロに維持される条件が生成可能とされる。

この条件において、第２デジタル乗算器(１０８３)から生成されるデジタル逆起電圧情報(ＤＢＩＮ)の値を実質的にゼロとする第１ゲイン情報(ＧＡＩＮ１)を第１レジスタ(１０８４)に格納可能とされることを特徴とするものである(図１参照)。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

すなわち、本モータ駆動制御装置によれば、小さなチップ面積の半導体集積回路に集積化する際にモータの速度検出のための逆起電圧の検出精度を向上するためのキャリブレーションを可能とすることができる。

図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバＩＣと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示した図である。 図２は、図１に示した実施の形態１による半導体集積回路ＩＣのシリアル入出力インターフェース１０７が外部のマイクロコンピュータ等のコントローラ２と接続される様子を示す図である。 図３は、図１に示した実施の形態１による半導体集積回路ＩＣに含まれた逆起電圧検出部１０８の内部の第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬを設定するキャリブレーション動作を説明する図である。 図４は、図１に示した実施の形態１の半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００に含まれたデジタルクランプ回路１００７によるクランプ動作の効果を説明する図である。 図５は、図１に示した実施の形態１による半導体集積回路ＩＣの逆起電圧検出部１０８に含まれたＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の構成を示す図である。 図６は、図５に示した実施の形態１によるＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の動作を説明する波形を示す図である。 図７は、図５に示した実施の形態１によるＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の周波数特性を示す図である。 図８は、本発明に先立って本発明者等によって検討された半導体集積回路のボイスコイルモータドライバの逆起検出部の構成を示す図である。 図９は、本発明に先立って本発明者等によって検討された半導体集積回路のボイスコイルモータドライバの特性を説明する波形を示す図である。

１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕代表的な実施の形態によるモータ駆動制御装置は、デジタル制御部(１００)とデジタル・アナログ変換器(１０１)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)とアナログ・デジタル変換器(１０４)と逆起電圧検出部(１０８)とを具備する。

前記ドライバ出力部(１０２)の出力端子には、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続可能とされる。

前記デジタル制御部(１００)は、デジタル駆動電圧指令信号(ＤＤＲＶ)を生成して前記デジタル・アナログ変換器(１０１)の入力端子に供給する。

前記デジタル・アナログ変換器(１０１)は、前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)に応答して、アナログ駆動電圧指令信号(ＡＤＲＶ)を生成する。

前記ドライバ出力部(１０２)は、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)に応答して、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続を駆動する駆動出力信号を生成する。

前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、駆動電流アナログ増幅信号を生成する。

前記アナログ・デジタル変換器(１０４)は、前記駆動電流検出増幅器(１０３)から生成される前記駆動電流アナログ増幅信号に応答して、デジタル駆動電流検出信号(ＤＩＶＣＭ)を生成する。

前記逆起電圧検出部(１０８)は、第１デジタル乗算器(１０８１)とデジタル減算器(１０８２)と第２デジタル乗算器(１０８３)と第１レジスタ(１０８４)と第２レジスタ(１０８５)とを含む。

前記第１デジタル乗算器(１０８１)は前記アナログ・デジタル変換器(１０４)から生成される前記デジタル駆動電流検出信号(ＤＩＶＣＭ)と前記第１レジスタ(１０８４)に格納される第１ゲイン情報(ＧＡＩＮ１)との乗算を実行することによって、第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)を生成する。

前記デジタル減算器(１０８２)は前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)と前記第１デジタル乗算器(１０８１)から生成される前記第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)との減算を実行することによって、減算結果(ＤＤＲＶ−ＧＡＩＮ1・ＤＩＶＣＭ)を生成する。

前記第２デジタル乗算器(１０８３)は、前記デジタル減算器(１０８２)から生成される前記減算結果と前記第２レジスタ(１０８５)に格納される第２ゲイン情報(ＧＡＩＮ２)との乗算を実行することによって、第２乗算結果(ＧＡＩＮ２・(ＤＤＲＶ−ＧＡＩＮ1・ＤＩＶＣＭ))の情報としてのデジタル逆起電圧情報(ＤＢＩＮ)を生成する。

前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)を所定の値に設定して、前記モータの速度および逆起電圧(Ｖb-emf)が実質的にゼロに維持される条件が生成可能とされる。

前記条件において、前記第２デジタル乗算器(１０８３)から生成される前記デジタル逆起電圧情報(ＤＢＩＮ)の値を実質的にゼロとする前記第１ゲイン情報(ＧＡＩＮ１)を前記第１レジスタ(１０８４)に格納可能とされることを特徴とするものである(図１参照)。

前記実施の形態によれば、小さなチップ面積の半導体集積回路に集積化する際にモータの速度検出のための逆起電圧の検出精度を向上するためのキャリブレーションを可能とすることができる。

好適な実施の形態によれば、所定のサーチアルゴリズムに従って、前記デジタル逆起電圧情報(ＤＢＩＮ)の値を実質的にゼロとする前記第１ゲイン情報(ＧＡＩＮ１)が前記第１レジスタ(１０８４)に格納可能とされることを特徴とするものである(図３参照)。

他の好適な実施の形態では、前記所定のサーチアルゴリズムは、バイナリー・サーチであることを特徴とするものである(図３参照)。

更に他の好適な実施の形態によれば、前記デジタル制御部(１００)は、デジタル減算回路(１００２)とクランプ回路(１００７)を含む。

前記デジタル減算回路(１００２)は、外部から供給されるデジタル駆動電流指令値(ＶＣＭＣＲＮＴ)と前記アナログ・デジタル変換器(１０４)から生成される前記デジタル駆動電流検出信号(ＤＩＶＣＭ)との差分情報を生成するものである。

前記クランプ回路(１００７)は、前記デジタル減算回路(１００２)から生成される前記差分情報に応答して前記デジタル駆動電圧指令信号(ＤＤＲＶ)を生成する。

前記クランプ回路(１００７)は、前記デジタル駆動電圧指令信号の生成の際に前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)の変化に対する前記駆動電流(Ｉvcm)の変化量の減少に起因する前記デジタル駆動電圧指令信号(ＤＤＲＶ)の増大と減少とを所定の最大値(Ｖmax)と所定の最小値(Ｖmini)とでそれぞれクランプすることを特徴とする(図４参照)。

より好適な実施の形態は、前記ドライバ出力部(１０２)は、ＰＷＭ変調器(１０２４)から生成されるＰＷＭキャリア信号に応答して前記駆動出力信号を生成するＰＷＭ制御によるパルス駆動動作モードを実行する。

前記逆起電圧検出部(１０８)は、前記第２デジタル乗算器(１０８３)の出力端子に接続されたデジタルフィルタ(１０８７)を更に含む。

前記デジタルフィルタ(１０８７)は、前記第２デジタル乗算器(１０８３)の前記出力端子から生成される前記デジタル逆起電圧情報(ＤＢＩＮ)に含まれる前記ＰＷＭキャリア信号のリップル成分を所定の減衰量で抑圧したデジタル逆起電圧信号(ＤＢＥＭＦ)を生成するＰＷＭキャリアリップル除去フィルタとして機能することを特徴とする(図５参照)。

他のより好適な実施の形態では、前記ＰＷＭキャリアリップル除去フィルタとして機能する前記デジタルフィルタ(１０８７)は、デジタルローパスフィルタ(１０８７１、１０８７２)と、ダウンサンプラー(１０８７３)と、サンプリングパルス生成器(１０８７４)とを含む。

前記デジタルローパスフィルタ(１０８７１、１０８７２)の入力端子に前記デジタル逆起電圧情報(ＤＢＩＮ)が供給され、前記デジタルローパスフィルタの出力端子は前記ダウンサンプラー(１０８７３)の入力端子に接続される。

前記サンプリングパルス生成器(１０８７４)の入力端子に前記ＰＷＭキャリア信号を生成するベース信号としてのＰＷＭクロック信号(ＰＷＭＣＬＫ)が前記ＰＷＭ変調器(１０２４)から供給されることで、前記サンプリングパルス生成器(１０８７４)は前記ＰＷＭクロック信号に同期したサンプリングクロック(ＳＣＬＫ)を生成する。

前記ダウンサンプラー(１０８７３)のサンプリング制御端子に前記サンプリングパルス生成器(１０８７４)から生成される前記サンプリングクロック(ＳＣＬＫ)が供給されることによって、前記ダウンサンプラーの出力端子から前記デジタル逆起電圧信号(ＤＢＥＭＦ)が生成されることを特徴とする(図５参照)。

更に他のより好適な実施の形態では、前記デジタルフィルタ(１０８７)の前記デジタルローパスフィルタ(１０８７１、１０８７２)は、時系列で供給される複数の入力データの加算平均によってデジタルローパス出力信号を生成する移動平均フィルタ(１０８７２)を含むことを特徴とするものである(図５参照)。

別のより好適な実施の形態では、前記ドライバ出力部(１０２)は、プリドライバ(１０２１)と第１ドライバ出力増幅器(１０２５)と第２ドライバ出力増幅器(１０２６)とを含む。

前記プリドライバ(１０２１)の入力端子には、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)が供給される。

前記プリドライバ(１０２１)の出力端子は前記第１ドライバ出力増幅器(１０２５)の入力端子と前記第２ドライバ出力増幅器(１０２６)の入力端子に接続され、前記第１ドライバ出力増幅器(１０２５)の出力端子と前記第２ドライバ出力増幅器(１０２６)の出力端子とは前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)の前記直列接続の一端と他端とにそれぞれ接続可能とされる。

前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成する。

前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例する増幅出力信号を生成することを特徴とするものである(図１参照)。

更に別のより好適な実施の形態によれば、前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の各トランジスタには所定のバイアス電圧が供給される。

前記リニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給されることを特徴とする(図１参照)。

具体的な実施の形態では、前記デジタル制御部(１００)は、デジタル乗算器によって構成されたデジタル増幅器(１００１)と、第３デジタル乗算器(１００３)と、第４デジタル乗算器(１００４)と、デジタル積分器(１００５)と、デジタル加算器(１００６)とを含む。

前記デジタル増幅器(１００１)は、前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)をデジタル増幅して前記デジタル減算回路(１００２)に供給する。

前記第３デジタル乗算器(１００３)は、前記デジタル減算回路(１００２)から生成される前記差分情報と積分ゲイン情報(ＩＧＡＩＮ)との乗算を実行することによって第３乗算結果を生成して前記デジタル積分器(１００５)に供給する。

前記第４デジタル乗算器(１００４)は、前記デジタル減算回路(１００２)から生成される前記差分情報と比例ゲイン情報(ＰＧＡＩＮ)との乗算を実行することによって、第４乗算結果を生成する。

前記デジタル加算器(１００６)は、前記デジタル積分器(１００５)の出力信号と前記第４デジタル乗算器(１００４)から生成される前記第４乗算結果との加算を実行することによってデジタル差分駆動電流比例積分情報が生成して前記クランプ回路(１００７)の入力端子に供給することを特徴とする(図１参照)。

他の具体的な実施の形態は、前記デジタル・アナログ変換器(１０１)は、ΣΔ型デジタル・アナログ変換器であることを特徴とするものである(図１参照)。

より具体的な実施の形態では、前記アナログ・デジタル変換器(１０４)は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器であることを特徴とするものである(図１参照)。

他のより具体的な実施の形態によるモータ制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器(１０４)の出力端子と前記デジタル制御部(１００)の前記デジタル減算回路(１００２)および前記逆起電圧検出部(１０８)の前記第１デジタル乗算器(１０８１)との間に接続されたデシメーションフィルタ(１０５)を更に具備する。

前記デシメーションフィルタ(１０５)は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行することを特徴とするものである(図１参照)。

最も具体的な実施の形態によるモータ制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器(１０４)の前記出力端子と前記デジタル制御部(１００)の前記デジタル減算回路(１００２)および前記逆起電圧検出部(１０８)の前記第１デジタル乗算器(１０８１)との間に接続されたオフセットキャリブレーション部(１０６)を更に具備する。

前記オフセットキャリブレーション部(１０６)は、校正レジスタ(１０６１)とオフセットデジタル減算器(１０６２)とを含む。

前記検出抵抗(Ｒｓ)の前記駆動電流(Ｉvcm)が実質的にゼロに設定された状態で、前記駆動電流検出増幅器(１０３)と前記アナログ・デジタル変換器(１０４)と前記デシメーションフィルタ(１０５)との誤差情報が、前記校正レジスタ(１０６１)に格納される。

通常動作では、前記オフセットデジタル減算器(１０６２)は、前記デシメーションフィルタ(１０５)の出力信号から前記校正レジスタ(１０６１)に格納された前記誤差情報を減算することで、前記デジタル駆動電流検出信号(ＤＩＶＣＭ)を生成することを特徴とするものである(図１参照)。

他の最も具体的な実施の形態では、前記モータは、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)であることを特徴とするものである(図１参照)。

更に他の最も具体的な実施の形態では、前記デジタル制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部と前記逆起電圧検出部とは、半導体集積回路の半導体チップに集積化されたことを特徴とする(図１参照)。

〔２〕別の観点の代表的な実施の形態は、デジタル制御部(１００)とデジタル・アナログ変換器(１０１)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)とアナログ・デジタル変換器(１０４)と逆起電圧検出部(１０８)とを具備するモータ駆動制御装置の動作方法である。

前記ドライバ出力部(１０２)の出力端子には、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続可能とされる。

前記デジタル制御部(１００)は、デジタル駆動電圧指令信号(ＤＤＲＶ)を生成して前記デジタル・アナログ変換器(１０１)の入力端子に供給する。

前記デジタル・アナログ変換器(１０１)は、前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)に応答して、アナログ駆動電圧指令信号(ＡＤＲＶ)を生成する。

前記ドライバ出力部(１０２)は、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)に応答して、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続を駆動する駆動出力信号を生成する。

前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、駆動電流アナログ増幅信号を生成する。

前記アナログ・デジタル変換器(１０４)は、前記駆動電流検出増幅器(１０３)から生成される前記駆動電流アナログ増幅信号に応答して、デジタル駆動電流検出信号(ＤＩＶＣＭ)を生成する。

前記逆起電圧検出部(１０８)は、第１デジタル乗算器(１０８１)とデジタル減算器(１０８２)と第２デジタル乗算器(１０８３)と第１レジスタ(１０８４)と第２レジスタ(１０８５)とを含む。

前記第１デジタル乗算器(１０８１)は前記アナログ・デジタル変換器(１０４)から生成される前記デジタル駆動電流検出信号(ＤＩＶＣＭ)と前記第１レジスタ(１０８４)に格納される第１ゲイン情報(ＧＡＩＮ１)との乗算を実行することによって、第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)を生成する。

前記デジタル減算器(１０８２)は前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)と前記第１デジタル乗算器(１０８１)から生成される前記第１乗算結果(ＧＡＩＮ１・ＤＩＶＣＭ)との減算を実行することによって、減算結果(ＤＤＲＶ−ＧＡＩＮ・ＤＩＶＣＭ)を生成する。

前記第２デジタル乗算器(１０８３)は、前記デジタル減算器(１０８２)から生成される前記減算結果と前記第２レジスタ(１０８５)に格納される第２ゲイン情報(ＧＡＩＮ２)との乗算を実行することによって、第２乗算結果(ＧＡＩＮ２・(ＤＤＲＶ−ＧＡＩＮ・ＤＩＶＣＭ))の情報としてのデジタル逆起電圧情報(ＤＢＩＮ)を生成する。

前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)を所定の値に設定して、前記モータの速度および逆起電圧(Ｖb-emf)が実質的にゼロに維持される条件が生成される。

前記条件において、前記第２デジタル乗算器(１０８３)から生成される前記デジタル逆起電圧情報(ＤＢＩＮ)の値を実質的にゼロとする前記第１ゲイン情報(ＧＡＩＮ１)を前記第１レジスタ(１０８４)に格納されることを特徴とするものである(図１参照)。

前記実施の形態によれば、小さなチップ面積の半導体集積回路に集積化する際にモータの速度検出のための逆起電圧の検出精度を向上するためのキャリブレーションを可能とすることができる。

２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

［実施の形態１］
《半導体集積回路の構成の概要》
図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバＩＣと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示した図である。具体的には、図１に示すドライバＩＣは、磁気ディスクを高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとボイスコイルモータを駆動するためのボイスコイルモータドライバとを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。

図１に示した実施の形態１による半導体集積回路ＩＣの半導体チップには、デジタル差分生成・位相補償制御部１００とデジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とシリアル入出力インターフェース１０７とが集積化されている。

《逆起電圧検出部および校正動作の概要》
特に、図１に示した実施の形態１による半導体集積回路ＩＣの半導体チップには、磁気ヘッドのロード時の移動速度検出のためボイスコイルモータ(ＶＣＭ)に発生する逆起電圧を検出する逆起電圧検出部１０８が配置されている。

逆起電圧検出部１０８は、デジタル駆動電圧指令信号ＤＤＲＶと、デジタル駆動電流検出信号ＤＩＶＣＭと、電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)のコイルＬの寄生抵抗ＲＬとの加算値に対応する第１ゲインＧＡＩＮ１と、逆起電圧検出感度を決定する第２ゲインＧＡＩＮ２とから、下記(２式)に従ってデジタル逆起電圧情報ＤＢＩＮを算出する。

逆起電圧検出感度を決定する第２ゲインＧＡＩＮ２は図１の逆起電圧検出部１０８の内部の第２レジスタ１０８５のレジスタ設定値で設定可能であり、抵抗の加算値に対応する第１ゲインＧＡＩＮ１も図１の逆起電圧検出部１０８の内部の第１レジスタ１０８４のレジスタ設定値で設定可能である。更に、デジタル駆動電圧指令信号ＤＤＲＶはデジタル差分生成・位相補償制御部１００の出力端子から生成され、デジタル駆動電流検出信号ＤＩＶＣＭは電流検出抵抗Ｒｓと駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とによって生成される。

上記(２式)は、下記(３式)に示すように、実際のボイスコイルモータ(ＶＣＭ)に実際に発生する実際の逆起電圧Ｖb-emfが、ドライバ出力部１０２の出力駆動電圧Ｖdriveと電流検出抵抗Ｒｓと寄生抵抗ＲＬとボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmとにより決定されることから算出されたものである。

更に図１に示した実施の形態１による半導体集積回路ＩＣにおいては、電流検出抵抗Ｒｓおよび寄生抵抗ＲＬの抵抗値のボイスコイルモータ(ＶＣＭ)によるバラツキや周囲温度の変化等による変動によるデジタル逆起電圧情報ＤＢＩＮの変動を補償するためのキャリブレーション(校正)動作が磁気ヘッドのロード動作に先行して実行される。その結果、図１に示した実施の形態１による半導体集積回路ＩＣによれば、磁気ヘッドの速度検出のための逆起電圧の検出精度が向上されるものである。

一方、上記(３式)において、ドライバ出力部１０２が所定の出力駆動電圧Ｖdriveを出力してボイスコイルモータ(ＶＣＭ)の電流検出抵抗Ｒｓと寄生抵抗ＲＬに駆動電流Ｉvcmが流れている状態で、第１項の大きさと第２項の大きさとが等しくなり、ボイスコイルモータ(ＶＣＭ)の逆起電圧Ｖb-emfがゼロとなる条件が成立する。また反対に、ボイスコイルモータ(ＶＣＭ)の逆起電圧Ｖb-emfがゼロの条件では、上記(３式)の第１項の大きさと第２項の大きさとが等しくなる。

図１に示した実施の形態１による半導体集積回路ＩＣのために、コイルＬと寄生抵抗ＲＬを有するボイスコイルモータ(ＶＣＭ)と電流検出抵抗Ｒｓとが、実際にドライバ出力部１０２の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮに接続される。

キャリブレーション動作の期間に、上記(２式)のデジタル逆起電圧情報ＤＢＩＮを反映したデジタル逆起電圧信号ＤＢＥＭＦの値は、シリアル入出力インターフェース１０７を介して図１に示した実施の形態１による半導体集積回路ＩＣの外部のマイクロコンピュータ等のコントローラにより観測される。一方、ボイスコイルモータ(ＶＣＭ)の逆起電圧Ｖb-emfがゼロの条件、すなわち、磁気ヘッドの移動速度がゼロの条件は、磁気ヘッドをランプ機構に退避・停止することで実現する。磁気ヘッドがランプ機構に退避・停止した状態において、ドライバ出力部１０２からの出力駆動電圧Ｖdriveが電流検出抵抗Ｒｓと寄生抵抗ＲＬとボイスコイルモータ(ＶＣＭ)の直列接続に印加され、この直列接続には駆動電流Ｉvcmが流れるものとなる。ドライバ出力部１０２が所定の出力駆動電圧Ｖdriveを出力している条件で、電流検出抵抗Ｒｓと寄生抵抗ＲＬの抵抗値の変動に無関係に上記(３式)の逆起電圧Ｖb-emfがゼロに維持される理由は、次の通りである。すなわち、電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)のコイルＬの寄生抵抗ＲＬの抵抗加算値と駆動電流Ｉvcmとが反比例の関係にあり、抵抗加算値と駆動電流Ｉvcmとの乗算値が所定の出力駆動電圧Ｖdriveの一定値に維持されるものである。

このように磁気ヘッドがランプ機構に退避・停止した状態のボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmが、図１の実施の形態１による半導体集積回路ＩＣの電流検出抵抗Ｒｓと駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とによって検出される。駆動電流Ｉvcmの検出結果であるデジタル駆動電流検出信号ＤＩＶＣＭは、オフセットキャリブレーション部１０６から逆起電圧検出部１０８に供給される。一方、デジタル駆動電圧指令信号ＤＤＲＶは、デジタル差分生成・位相補償制御部１００から逆起電圧検出部１０８に供給される。従って、逆起電圧検出部１０８は、デジタル駆動電圧指令信号ＤＤＲＶとデジタル駆動電流検出信号ＤＩＶＣＭとを使用して、上記(２式)に従ってデジタル逆起電圧情報ＤＢＩＮを算出する。図１の実施の形態１による半導体集積回路ＩＣの外部のマイクロコンピュータ等のコントローラは、逆起電圧検出部１０８により算出されるデジタル逆起電圧信号ＤＢＥＭＦの値をシリアル入出力インターフェース１０７から観測している。すなわち、観測されるデジタル逆起電圧信号ＤＢＥＭＦの値が略ゼロとなるように、図１の逆起電圧検出部１０８の内部の第１レジスタ１０８４に抵抗の加算値に対応する第１ゲインＧＡＩＮ１のレジスタ設定値を設定する。一方、デジタル差分生成・位相補償制御部１００から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、ドライバ出力部１０２が出力する所定の出力駆動電圧Ｖdriveを決定するための所定のデジタル値を有している。

従って、上記(２式)のデジタル逆起電圧信号ＤＢＥＭＦの値が略ゼロに維持されるように、加算値に対応する第１ゲインＧＡＩＮ１とデジタル駆動電流検出信号ＤＩＶＣＭとが反比例の関係にあり、第１ゲインＧＡＩＮ１とデジタル駆動電流検出信号ＤＩＶＣＭとの乗算値が所定のデジタル駆動電圧指令信号ＤＤＲＶの一定値に維持されるものである。

以上のキャリブレーション動作によってボイスコイルモータ(ＶＣＭ)の電流検出抵抗Ｒｓと寄生抵抗ＲＬの抵抗値のバラツキや周囲温度の変化による変動が駆動電流Ｉvcmの変化とデジタル駆動電流検出信号ＤＩＶＣＭの変化に反映されて、デジタル駆動電流検出信号ＤＩＶＣＭの変化による影響を相殺するように第１ゲインＧＡＩＮ１を設定可能となるものである。

このようにして、図１の逆起電圧検出部１０８の内部の第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値のキャリブレーション動作が完了した後、図１の逆起電圧検出部１０８の内部の第２レジスタ１０８５の第２ゲインＧＡＩＮ２のレジスタ設定値のキャリブレーション動作を実行する。第２ゲインＧＡＩＮ２のレジスタ設定値は逆起電圧検出感度を決定するものであり、シリアル入出力インターフェース１０７を介してデジタル逆起電圧信号ＤＢＥＭＦが供給される外部のマイクロコンピュータ等のコントローラの入力ダイナミックレンジ等を考慮して設定される。

更に、図１に示した実施の形態１による半導体集積回路ＩＣでは、上述した逆起電圧検出部１０８の第１ゲインＧＡＩＮ１および第２ゲインＧＡＩＮ２のキャリブレーション動作に先行して、駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５の誤差を低減するためのキャリブレーション動作が実行される。この動作を実行するためにボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmの電流値がゼロに制御され、電流検出抵抗Ｒｓの両端子間電圧が２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して駆動電流検出増幅器１０３の差動入力端子に供給される。この状態における駆動電流検出増幅器１０３の誤差増幅出力信号とアナログ・デジタル変換器１０４の誤差Ａ／Ｄ変換信号とデシメーションフィルタ１０５の誤差デジタルフィルタ出力信号の全ての誤差情報は、オフセットキャリブレーション部１０６の校正レジスタ１０６１に格納可能とされる。キャリブレーションイネーブル信号ＣＡＬＥＮＡに応答して、上述の全ての誤差情報はデシメーションフィルタ１０５からオフセットキャリブレーション部１０６の校正レジスタ１０６１に格納され保持される。

その後の駆動電流検出動作において、オフセットキャリブレーション部１０６の校正レジスタ１０６１に保持された誤差情報がデジタル減算器１０６２に供給されて、デジタル減算器１０６２において全ての通常検出情報から校正レジスタ１０６１の誤差情報が減算される。この全ての通常検出情報は、駆動電流検出増幅器１０３の通常増幅出力信号とアナログ・デジタル変換器１０４の通常Ａ／Ｄ変換信号とデシメーションフィルタ１０５の通常デジタルフィルタ出力信号の全てを含むものである。オフセットキャリブレーション部１０６のデジタル減算器１０６２の減算出力信号は、デジタル乗算器によって構成されたデジタル増幅器１０６３によってデジタル増幅されることによって、デジタル増幅器１０６３の出力からデジタル駆動電流検出信号ＤＩＶＣＭが生成される。従って、オフセットキャリブレーション部１０６のデジタル増幅器１０６３の出力から生成されるデジタル駆動電流検出信号ＤＩＶＣＭに含まれる誤差成分を、十分に低減することが可能となる。

《半導体集積回路の詳細な構成》
以下に、図１に示した実施の形態１による半導体集積回路ＩＣの詳細な構成について、説明する。

《デジタル差分生成・位相補償制御部》
デジタル差分生成・位相補償制御部１００は、デジタル乗算器により構成されたデジタル増幅器１００１と、デジタル減算器１００２と、２個のデジタル乗算器１００３、１００４と、デジタル積分器１００５と、デジタル加算器１００６と、デジタルクランプ回路１００７とを含んでいる。

このデジタル差分生成・位相補償制御部１００は、コントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報との差分情報を生成して、ドライバ出力部１０２の入力に供給される駆動電圧指令信号ＤＤＲＶ、ＡＤＲＶを生成する。

デジタル乗算器により構成されたデジタル増幅器１００１は、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴをデジタル増幅する。デジタル増幅器１００１によってデジタル増幅されたデジタル駆動電流指令値ＶＣＭＣＲＮＴはデジタル減算器１００２の一方の入力端子に供給され、オフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩＶＣＭはデジタル減算器１００２の他方の入力端子に供給される。その結果、デジタル減算器１００２の出力端子から生成されるデジタル差分駆動電流情報が、デジタル乗算器１００３の一方の入力端子とデジタル乗算器１００４の一方の入力端子とに供給される。

シリアル入出力インターフェース１０７の２個の制御レジスタには外部のマイクロコンピュータ等のコントローラから積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとが事前に格納されている。従って、シリアル入出力インターフェース１０７からデジタル乗算器１００３の他方の入力端子とデジタル乗算器１００４の他方の入力端子とには、積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとがそれぞれ供給される。その結果、デジタル乗算器１００３はデジタル減算器１００２のデジタル差分駆動電流情報とシリアル入出力インターフェース１０７の積分ゲイン情報ＩＧＡＩＮとの乗算を実行して、その乗算結果をデジタル積分器１００５の入力端子に供給する。更にデジタル乗算器１００４はデジタル減算器１００２のデジタル差分駆動電流情報とシリアル入出力インターフェース１０７の比例ゲイン情報ＰＧＡＩＮの乗算を実行して、その乗算結果をデジタル加算器１００６の一方の入力端子に供給する。またデジタル加算器１００６の他方の入力端子にはデジタル積分器１００５の出力端子からデジタル差分駆動電流積分情報が供給され、デジタル加算器１００６の一方の入力端子にデジタル乗算器１００４の出力端子からデジタル差分駆動電流比例情報が供給されている。従って、デジタル加算器１００６の出力端子からはデジタル差分駆動電流比例積分情報が生成され、この比例積分情報はデジタルクランプ回路１００７の入力端子に供給される。

デジタルクランプ回路１００７は、図９で説明した正常範囲からの逸脱に起因するデジタル駆動電圧指令信号ＤＤＲＶの増大によって逆起電圧検出部１０８で算出されるデジタル逆起電圧信号ＤＢＥＭＦの誤差の増大を軽減する機能を有する。すなわち、デジタルクランプ回路１００７は、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるクランプイネーブル信号ＣＬＭＰＥＮに応答して、デジタル駆動電圧指令信号ＤＤＲＶの増大を防止するためのクランプ動作を実行する。デジタルクランプ回路１００７によるクランプ動作の実行によって、デジタルクランプ回路１００７から生成されるデジタル駆動電圧指令信号ＤＤＲＶの増大と減少とはそれぞれ所定の最大値と所定の最小値でクランプされる。このデジタルクランプ回路１００７のクランプ動作の所定の最大値と所定の最小値とは、それぞれデジタルクランプ回路１００７の正常範囲のリニア動作特性で得られるデジタル駆動電圧指令信号ＤＤＲＶの最大値と最小値とである。

デジタル差分生成・位相補償制御部１００のデジタルクランプ回路１００７から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、デジタル・アナログ変換器１０１の入力端子と逆起電圧検出部１０８のデジタル減算器１０８２に供給される。

《デジタル・アナログ変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、デジタル差分生成・位相補償制御部１００のデジタルクランプ回路１００７から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、デジタル・アナログ変換器１０１によってアナログ駆動電圧指令信号ＡＤＲＶに変換されてドライバ出力部１０２の入力端子に供給される。

このデジタル・アナログ変換器１０１には、高速で高分解能のＤ／Ａ変換が可能なΣΔ型デジタル・アナログ変換器が使用されている。ΣΔ型デジタル・アナログ変換器の構成回路の大部分がデジタル回路であるので、半導体集積回路ＩＣの微細化半導体製造プロセスによって、低消費電力と高速化とを実現することが可能である。更に、ΣΔ型デジタル・アナログ変換器では、ΣΔ変調によって変換出力信号と入力信号の差分が生成され、この差分が積分され、この積分値が最小となるようにフィードバック処理が実行される。その結果、ノイズ・シェーピング効果と呼ばれるように、ΣΔ型デジタル・アナログ変換器の比較器の出力に含まれる量子化雑音は高周波数へシフトするので、高いＳ／Ｎ比を実現することが可能である。

《ドライバ出力部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、ドライバ出力部１０２はデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶに応答して、第１ＶＣＭドライバ出力端子ＶＣＭＰと第２ＶＣＭドライバ出力端子ＶＣＭＮの間に接続された電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)とを駆動するものである。尚、ボイスコイルモータ(ＶＣＭ)は、コイルＬと寄生抵抗ＲＬとを直列に含んだものである。

図１に示すように、ドライバ出力部１０２は、プリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３とＰＷＭ変調器１０２４と第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６と帰還増幅器１０２７とによって構成されている。

プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されて、プリドライバ１０２１の反転入力端子−には帰還容量１０２２と帰還抵抗１０２３とを介して帰還増幅器１０２７の帰還出力信号が供給される。プリドライバ１０２１の出力信号はＰＷＭ変調器１０２４の入力端子に接続され、ＰＷＭ変調器１０２４の出力端子は第１ＶＣＭドライバ出力増幅器１０２５の第１入力端子Ｉｎ１と第２ＶＣＭドライバ出力増幅器１０２６の第１入力端子Ｉｎ１とに接続されている。更にプリドライバ１０２１の出力信号は、第１ＶＣＭドライバ出力増幅器１０２５の第２入力端子Ｉｎ２と第２ＶＣＭドライバ出力増幅器１０２６の第２入力端子Ｉｎ２とに供給される。

また、第１ＶＣＭドライバ出力増幅器１０２５の出力端子は第１ＶＣＭドライバ出力端子ＶＣＭＰと帰還増幅器１０２７の反転入力端子−とに接続され、第２ＶＣＭドライバ出力増幅器１０２６の出力端子は第２ＶＣＭドライバ出力端子ＶＣＭＮと帰還増幅器１０２７の非反転入力端子＋に接続されている。

更に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６には、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラからＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される。

ハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号とプリドライバ１０２１から第２入力端子Ｉｎ２に供給されるプリドライバ出力信号に応答する。従って、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例するパルス幅を有する駆動パルス出力信号を生成する。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して小さなバイアス電圧が供給されるので、増幅トランジスタはＤ級増幅動作を実行して増幅トランジスタの消費電力が低減されることが可能となる。

尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とから逆位相の駆動パルス出力信号が生成され、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の駆動パルス出力信号により駆動される。この駆動パルス幅が変化するＰＷＭ制御によるパルス駆動モードは、磁気ヘッドの移動駆動量の大きい場合に好適なものとなる。

ローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例する増幅出力信号を生成するリニア駆動モードを実行する。従って、この場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号に対して、非応答となる。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにはローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して大きなバイアス電圧が供給され、増幅トランジスタはＡＢ級増幅動作を実行して増幅トランジスタの増幅信号歪みが低減されることが可能となる。

尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とからは逆位相の線形増幅出力信号が生成されて、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の線形増幅出力信号によって駆動される。この増幅振幅が変化するアナログ制御によるリニア駆動モードは、磁気ヘッドの移動駆動量の小さい場合に好適なものとなる。

図１に示したドライバ出力部１０２に含まれたプリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３と帰還増幅器１０２７とは、ドライバ出力部１０２の増幅精度を向上する負帰還ループとして機能する。第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とがパルス駆動モードとリニア駆動モードとのいずれで動作する場合も、この負帰還ループが機能する。すなわち、帰還増幅器１０２７は第１ＶＣＭドライバ出力増幅器１０２５の出力端子と第２ＶＣＭドライバ出力増幅器１０２６の出力端子との間の端子間増幅電圧を検出して、検出した端子間増幅電圧をプリドライバ１０２１の反転入力端子−に供給する。プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されているので、プリドライバ１０２１の反転入力端子−の電圧情報はプリドライバ１０２１の非反転入力端子＋の電圧情報と一致するように負帰還ループが機能する。従って、プリドライバ１０２１の非反転入力端子＋のアナログ駆動電圧指令信号ＡＤＲＶとプリドライバ１０２１の反転入力端子−に伝達される第１および第２のＶＣＭドライバ出力増幅器１０２５、１０２６の両出力端子間増幅電圧とが一致するものとなる。尚、帰還容量１０２２と帰還抵抗１０２３とは、負帰還ループの安定性を向上するための位相補償回路として機能する。

《駆動電流検出増幅部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の差動入力端子に２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して電流検出抵抗Ｒｓの両端子間電圧が供給される。一方の電流検出端子ＲＳＩＮＰは抵抗１０３２を介して駆動電流検出増幅部１０３の差動増幅器１０３１の非反転入力端子＋に接続され、この非反転入力端子＋には抵抗１０３３を介して基準電圧Ｖ_REFが供給される。他方の電流検出端子ＲＳＩＮＮは抵抗１０３４を介して駆動電流検出増幅部１０３の差動増幅器１０３１の反転入力端子−に接続され、この反転入力端子−は抵抗１０３５を介して差動増幅器１０３１の出力端子に接続される。

従って、駆動電流検出増幅器１０３は、ボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmの電流値を検出する。このボイスコイルモータ(ＶＣＭ)の駆動電流情報は、デジタル差分生成・位相補償制御部１００へのデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報として使用される一方、逆起電圧検出部１０８でのデジタル逆起電圧情報ＤＢＩＮの算出にも使用されるものである。

《アナログ・デジタル変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の出力端子からのアナログ増幅出力信号はアナログ・デジタル変換器１０４によってデジタル電流検出信号に変換されてデシメーションフィルタ１０５の入力端子に供給される。

このアナログ・デジタル変換器１０４には、折り返し雑音と量子化雑音とを低減でき、更に回路規模の小さいと言う特徴を持ったオーバー・サンプリングΣΔ型アナログ・デジタル変換器が使用されている。このΣΔ型アナログ・デジタル変換器は、アナログ減算器とアナログ積分器と比較器と遅延回路と１ビットローカルデジタル・アナログ変換器によって構成できるので、回路規模を低減することが可能となる。更にΣΔ型アナログ・デジタル変換器でも、差分生成と差分積分と積分値フィードバック処理とが実行されるので、ノイズ・シェーピング効果によって高いＳ／Ｎ比を実現することが可能である。

《デシメーションフィルタ》
図１に示した実施の形態１による半導体集積回路ＩＣのデシメーションフィルタ１０５は、上述したオーバー・サンプリングΣΔ型アナログ・デジタル変換器１０４によって高くなったサンプリングレートを適度なサンプリングレートまで落とすための間引き処理を実行する。またこのデシメーションフィルタ１０５は、ΣΔ型アナログ・デジタル変換器１０４によるノイズ・シェーピング効果により低周波領域の量子化雑音が減少した分、増大した高周波領域の量子化雑音を抑圧するためのローパスフィルタとして機能する。従って、このデシメーションフィルタ１０５は、デジタルフィルタによって構成されるが、ローパスフィルタと間引き回路とから構成される。

《オフセットキャリブレーション部》
図１に示した実施の形態１による半導体集積回路ＩＣのオフセットキャリブレーション部１０６は、上述した逆起電圧検出部１０８のキャリブレーション動作に先行して、駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５の誤差を低減するためのキャリブレーション動作を実行する。この動作を実行するためにボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmの電流値がゼロに制御されて、電流検出抵抗Ｒｓの両端子間電圧が２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して駆動電流検出増幅器１０３の差動入力端子に供給される。この状態の駆動電流検出増幅器１０３の誤差とアナログ・デジタル変換器１０４の誤差とデシメーションフィルタ１０５の誤差の全誤差情報は、オフセットキャリブレーション部１０６の校正レジスタ１０６１に格納される。キャリブレーションイネーブル信号ＣＡＬＥＮＡに応答して、上述の全誤差情報はデシメーションフィルタ１０５からオフセットキャリブレーション部１０６の校正レジスタ１０６１に格納され保持される。

その後の駆動電流検出動作では、オフセットキャリブレーション部１０６の校正レジスタ１０６１に保持された誤差情報がデジタル減算器１０６２に供給されて、デジタル減算器１０６２において全ての通常検出情報から校正レジスタ１０６１の誤差情報が減算される。この全ての通常検出情報は、駆動電流検出増幅器１０３の通常出力信号とアナログ・デジタル変換器１０４の通常変換信号とデシメーションフィルタ１０５の通常出力信号の全てを含んでいる。オフセットキャリブレーション部１０６のデジタル減算器１０６２の減算出力信号は、デジタル乗算器によって構成されたデジタル増幅器１０６３によってデジタル増幅されることによって、デジタル増幅器１０６３の出力からデジタル駆動電流検出信号ＤＩＶＣＭが生成される。従って、オフセットキャリブレーション部１０６のデジタル増幅器１０６３の出力から生成されるデジタル駆動電流検出信号ＤＩＶＣＭに含まれる誤差成分を、十分に低減することが可能となる。

《逆起電圧検出部》
図１に示した実施の形態１による半導体集積回路ＩＣに含まれた逆起電圧検出部１０８は、第１デジタル乗算器１０８１とデジタル減算器１０８２と第２デジタル乗算器１０８３と第１レジスタ１０８４と第２レジスタ１０８５と調整シーケンサ１０８６とデジタルフィルタ１０８７とを含んでいる。

第１デジタル乗算器１０８１の一方の入力端子にはオフセットキャリブレーション部１０６のデジタル増幅器１０６３からデジタル駆動電流検出信号ＤＩＶＣＭが供給され、第１デジタル乗算器１０８１の他方の入力端子には第１レジスタ１０８４に格納された第１ゲインＧＡＩＮ１の情報が供給される。従って、第１デジタル乗算器１０８１の出力からは第１乗算結果ＧＡＩＮ１・ＤＩＶＣＭが生成されて、デジタル減算器１０８２の一方の入力端子に供給される。デジタル減算器１０８２の他方の入力端子にデジタル差分生成・位相補償制御部１００のデジタルクランプ回路１００７から生成されるデジタル駆動電圧指令信号ＤＤＲＶが供給されているので、デジタル減算器１０８２の出力からは減算結果(ＤＤＲＶ−ＧＡＩＮ１・ＤＩＶＣＭ)の情報が生成され第２デジタル乗算器１０８３の一方の入力端子に供給される。一方、第２デジタル乗算器１０８３の他方の入力端子に第２レジスタ１０８５に格納された第２ゲインＧＡＩＮ２の情報が供給されるので、第２デジタル乗算器１０８３の出力から乗算結果ＧＡＩＮ２・(ＤＤＲＶ−ＧＡＩＮ１・ＤＩＶＣＭ)の情報であるデジタル逆起電圧情報ＤＢＩＮが生成される。従って、上述のように逆起電圧検出部１０８は、デジタル駆動電圧指令信号ＤＤＲＶと、第１ゲインＧＡＩＮ１と、デジタル駆動電流検出信号ＤＩＶＣＭと、第２ゲインＧＡＩＮ２とから、上記(２式)に従ってデジタル逆起電圧情報ＤＢＩＮを算出するものである。

調整シーケンサ１０８６は、上述したように逆起電圧検出部１０８の内部の第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬと第２レジスタ１０８５の第２ゲインＧＡＩＮ２のレジスタ設定値Ｇ２ＣＡＬとを設定するものである。具体的には、シリアル入出力インターフェース１０７を介しての外部のマイクロコンピュータ等のコントローラによる制御に従って、調整シーケンサ１０８６はレジスタ設定値Ｇ１ＣＡＬ、Ｇ２ＣＡＬをレジスタ１０８４、１０８５に格納するものである。

デジタルフィルタ１０８７は、デジタル逆起電圧情報ＤＢＩＮに基づきデジタル逆起電圧信号ＤＢＥＭＦを生成する際に、ＰＷＭキャリアリップル除去フィルタとして機能する。すなわち、ドライバ出力部１０２のＶＣＭドライバ出力増幅器１０２５、１０２６がＰＷＭ制御パルス駆動モードで動作する際に使用されるＰＷＭキャリア信号のリップル成分を除去するＰＷＭキャリアリップル除去フィルタとして、デジタルフィルタ１０８７が機能するものである。このデジタルフィルタ１０８７の構成と動作に関しては、図５と図６とを使用して後述する。

《シリアル入出力インターフェースおよびコントローラ》
図２は、図１に示した実施の形態１による半導体集積回路ＩＣのシリアル入出力インターフェース１０７が外部のマイクロコンピュータ等のコントローラ２と接続される様子を示す図である。

図２に示すように、図１の実施の形態１による半導体集積回路ＩＣは、シリアル入出力インターフェース１０７と、逆起電圧検出部１０８と、ボイスコイルモータドライバ１００〜１０６とを含んでいる。ボイスコイルモータドライバ１００〜１０６は、上述したデジタル差分生成・位相補償制御部１００とデジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６によって構成されている。

シリアル入出力インターフェース１０７は複数の制御レジスタを含んでおり、外部のコントローラ２から転送された情報が複数の制御レジスタに格納される。

従って、シリアル入出力インターフェース１０７は、外部のコントローラ２から供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴと比例ゲイン情報ＰＧＡＩＮと積分ゲイン情報ＩＧＡＩＮとＰＷＭ動作イネーブル信号ＰＷＭＥＮＡとキャリブレーションイネーブル信号ＣＡＬＥＮＡとクランプイネーブル信号ＣＬＭＰＥＮとをボイスコイルモータドライバ１００〜１０６に供給する。

更に、シリアル入出力インターフェース１０７は、外部のコントローラ２から供給される第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬと第２ゲインＧＡＩＮ２のレジスタ設定値Ｇ２ＣＡＬとを逆起電圧検出部１０８に供給する。

また更に、シリアル入出力インターフェース１０７は、逆起電圧検出部１０８により算出されるデジタル逆起電圧信号ＤＢＥＭＦを外部のコントローラ２に供給するものである。従って、シリアル入出力インターフェース１０７は、デジタル逆起電圧信号ＤＢＥＭＦの情報を格納する制御レジスタを含むものである。

図２に示すように、外部のコントローラ２は、サーボコントローラ２１とデジタル減算器２２と比例積分コントローラ２３とセレクタ２４とシリアル入出力インターフェース２５とを含んでいる。

サーボコントローラ２１は、ハードディスク装置(ＨＤＤ)のリード・ライトのために所望の記憶トラックに追従させるトラックフォロー動作を実行する情報と磁気ヘッドを所望の記憶トラックまで移動するシーク動作を実行する情報とを生成してセレクタ２４の一方の入力端子に供給する。

磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動するロード動作と磁気ヘッドを反対にディスク媒体表面からランプ機構の退避位置に移動するアンロード動作とを実行するための磁気ヘッドの速度指令情報Ｓｐｅｅｄが、デジタル減算器２２の一方の入力端子に供給される。デジタル減算器２２の他方の入力端子には、シリアル入出力インターフェース２５とシリアル入出力インターフェース１０７とを介して、図１に示した実施の形態１による半導体集積回路ＩＣの逆起電圧検出部１０８から生成されるデジタル逆起電圧信号ＤＢＥＭＦの情報が供給される。従って、デジタル減算器２２の出力からは磁気ヘッドの速度指令情報Ｓｐｅｅｄとデジタル逆起電圧信号ＤＢＥＭＦの情報との差分が生成され、比例積分コントローラ２３に供給される。比例積分コントローラ２３はデジタル減算器２２の出力から生成される差分情報に基づき、デジタル駆動電流指令値ＶＣＭＣＲＮＴを生成する。

トラックフォロー動作またはシーク動作を実行する場合には、ローレベルのロードイネーブル信号ＬＤＥＮＡに応答して、セレクタ２４はサーボコントローラ２１から一方の入力端子に供給される制御情報を選択してデジタル駆動電流指令値ＶＣＭＣＲＮＴとしてシリアル入出力インターフェース２５に供給する。

ロード動作またはアンロード動作を実行する場合には、ハイレベルのロードイネーブル信号ＬＤＥＮＡに応答して、セレクタ２４は比例積分コントローラ２３から他方の入力端子に供給される差分情報に基づいたデジタル駆動電流指令値ＶＣＭＣＲＮＴをシリアル入出力インターフェース２５に供給する。

《逆起電圧検出部のキャリブレーション動作》
図３は、図１に示した実施の形態１による半導体集積回路ＩＣに含まれた逆起電圧検出部１０８の内部の第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬを設定するキャリブレーション動作を説明する図である。

図３のステップＳ１００で逆起電圧検出部１０８の第１ゲインＧＡＩＮ１を設定するキャリブレーション動作が開始されると、次のステップＳ１０１ではデジタル駆動電流指令値ＶＣＭＣＲＮＴを所定の値に設定する。この所定の値は、ボイスコイルモータ(ＶＣＭ)の逆起電圧Ｖb-emfがゼロの条件、すなわち、磁気ヘッドの移動速度がゼロの条件、言い換えると磁気ヘッドをランプ機構に退避・停止する条件を満足するものとする。具体的な一例では、磁気ヘッドが磁気ディスクの外周の外側のランプ機構に退避している状態で磁気ヘッドを更に退避方向に移動させるようなデジタル駆動電流指令値ＶＣＭＣＲＮＴを所定の値としてキャリブレーション動作を実施する。

次のステップＳ１０２では、ドライバ出力部１０２によってボイスコイルモータ(ＶＣＭ)を駆動して駆動電流検出増幅器１０３により検出される駆動電流Ｉvcmの電流値が安定化されるのをウェイトするものである。安定化した駆動電流Ｉvcmは、電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)のコイルＬの寄生抵抗ＲＬとの抵抗加算値と反比例の関係にあり、この抵抗加算値と駆動電流Ｉvcmとの乗算値が所定の出力駆動電圧Ｖdriveの一定値に一致するものである。

次のステップＳ１０３では、第１ゲインＧＡＩＮ１の最大値“１１１１”の略中間値“１０００”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。このステップＳ１０３で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が電流検出抵抗ＲｓとコイルＬの寄生抵抗ＲＬの抵抗加算値に正確に対応する場合は、上述したようにデジタル逆起電圧情報ＤＢＩＮおよびデジタル逆起電圧信号ＤＢＥＭＦの値は略ゼロとなる。ステップＳ１０３で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大の場合にはデジタル逆起電圧信号ＤＢＥＭＦは負の値となり、ステップＳ１０３で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過小の場合にはデジタル逆起電圧信号ＤＢＥＭＦは正の値となる。

次のステップＳ１０４では、ステップＳ１０３で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であるか、またはこのレジスタ設定値が適正値より過小であるかが判定される。第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であり、デジタル逆起電圧信号ＤＢＥＭＦは負の値となるとデジタル逆起電圧信号ＤＢＥＭＦの最上位ビットが“１”となる。このように、ステップＳ１０４で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であると判定された場合には、次のステップＳ１０５では、第１ゲインＧＡＩＮ１の最大値“１１１１”の略１／４の値“０１００”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。反対にステップＳ１０４で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過小であると判定された場合には、別のステップＳ１２０では、第１ゲインＧＡＩＮ１の最大値“１１１１”の略３／４の値“１１００”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。

ステップＳ１０５において最大値の略１／４の値“０１００”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定した後、次のステップＳ１０６でもステップＳ１０５で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過大であるか、またはこのレジスタ設定値が適正値よりも過小であるかが判定される。

ステップＳ１０６で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であると判定された場合には、次のステップＳ１０７では第１ゲインＧＡＩＮ１の最大値“１１１１”の略１／８の値“００１０”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。反対にステップＳ１０６で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過小であると判定された場合には、別のステップＳ１１７では、第１ゲインＧＡＩＮ１の最大値“１１１１”の略３／８の値“０１１０”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。

ステップＳ１０７において第１ゲインＧＡＩＮ１の最大値の略１／８の値“００１０”を図１の逆起電圧検出部１０８の第１レジスタ１０８４にレジスタ設定値として設定した後、次のステップＳ１０８でもステップＳ１０７で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過大であるか、またはこのレジスタ設定値が適正値よりも過小であるかが判定される。

ステップＳ１０８で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であると判定された場合には、次のステップＳ１０９で第１ゲインＧＡＩＮ１の最大値“１１１１”の略１／１６の値“０００１”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。反対に、ステップＳ１０８で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過小であると判定された場合には、別のステップＳ１１３では第１ゲインＧＡＩＮ１の最大値“１１１１”の略３／１６の値“００１１”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。

ステップＳ１０９で第１ゲインＧＡＩＮ１の最大値の略１／１６の値“０００１”を図１の逆起電圧検出部１０８の第１レジスタ１０８４にレジスタ設定値として設定した後、次のステップＳ１１０でもステップＳ１０９で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過大であるか、またはこのレジスタ設定値が適正値よりも過小であるかが判定される。

ステップＳ１１０で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であると判定された場合には、次のステップＳ１１１で第１ゲインＧＡＩＮ１の最小値“００００”を図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。反対にステップＳ１１０で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過小であると判定された場合には、別のステップＳ１１２で上述のステップＳ１０９で設定した第１ゲインＧＡＩＮ１の最大値の略１／１６の値“０００１”を再度、図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。

ステップＳ１１３で第１ゲインＧＡＩＮ１の最大値の略３／１６の値“００１１”を図１の逆起電圧検出部１０８の第１レジスタ１０８４にレジスタ設定値として設定した後、次のステップＳ１１４でもステップＳ１１３で設定した第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過大であるか、またはこのレジスタ設定値が適正値よりも過小であるかが判定される。

ステップＳ１１４で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値より過大であると判定された場合には、次のステップＳ１１５では上述のステップＳ１０７で設定した第１ゲインＧＡＩＮ１の最大値の略１／８の値“００１０”を再度、図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。反対に、ステップＳ１１４で第１ゲインＧＡＩＮ１のレジスタ設定値が適正値よりも過小であると判定された場合には、別のステップＳ１１６では上述のステップＳ１１３で設定した第１ゲインＧＡＩＮ１の最大値の略３／１６の値“００１１”を再度、図１の逆起電圧検出部１０８の第１レジスタ１０８４に第１ゲインＧＡＩＮ１のレジスタ設定値として設定する。

上述したステップＳ１１７のその次のステップＳ１１８では、第１ゲインＧＡＩＮ１のレジスタ設定値の第３ビットのデータと第４ビットのデータとの下位ビットを決定する判定処理が実行される。従って、次のステップＳ１１９で、第１ゲインＧＡＩＮ１のレジスタ設定値の第３ビットのデータと第４ビットのデータとの下位ビットが決定される。

上述したステップＳ１２０のその次のステップＳ１２１では、第１ゲインＧＡＩＮ１のレジスタ設定値の第２ビットのデータと第３ビットのデータと第４ビットのデータとの下位ビットを決定する判定処理が実行される。従って、次のステップＳ１２２で、第１ゲインＧＡＩＮ１のレジスタ設定値の第２ビットのデータと第３ビットのデータと第４ビットのデータとの下位ビットが決定される。

上述したステップＳ１００からステップＳ１２２へのいずれかの経路を経由するキャリブレーション動作を実行した後、ステップＳ１２３において図１の逆起電圧検出部１０８の内部の第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬを設定するキャリブレーション動作を終了する。

上述したステップＳ１００からステップＳ１２２へのいずれかの経路を経由するキャリブレーション動作は、バイナリー・サーチと呼ばれるサーチアルゴリズムを使用して第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬを設定するものであった。しかし、本発明はこのサーチアルゴリズムにのみ限定されるものではなく、リニア・サーチ等のその他のサーチアルゴリズムを使用することが可能である。

更に、図３で説明したキャリブレーション動作は、第１レジスタ１０８４の第１ゲインＧＡＩＮ１のレジスタ設定値Ｇ１ＣＡＬを４ビットのデータを例にして説明したものである。しかし、本発明はこの４ビットのキャリブレーション動作にのみ限定されるものではなく、１０ビット程度の分解能が必要である場合には、図３で説明したキャリブレーション動作と同様に１０ビット程度の分解能のレジスタ設定値Ｇ１ＣＡＬをキャリブレーションすることが可能である。

《デジタルクランプのクランプ動作》
図４は、図１に示した実施の形態１の半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００に含まれたデジタルクランプ回路１００７によるクランプ動作の効果を説明する図である。

図９の１番目と同様に、図４の１番目には、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴの変化に対するハードディスク装置(ＨＤＤ)のボイスコイルモータ(ＶＣＭ)のコイル駆動電流Ｉvcmの変化が示されている。正常範囲では、コントローラ２からの駆動電流指令値ＶＣＭＣＲＮＴに比例する電流値を有するコイル駆動電流Ｉvcmが流れることが理解される。しかし、正常範囲を超過すると、駆動電流指令値ＶＣＭＣＲＮＴの変化に対してのコイル駆動電流Ｉvcmの変化量が減少する。

図９の２番目と同様に、図４の２番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対しての半導体集積回路の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮの端子間電圧ＶＣＭＰ−ＶＣＭＮの変化が示されている。正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例する電圧値の端子間電圧ＶＣＭＰ−ＶＣＭＮがボイスコイルモータ(ＶＣＭ)のコイルの両端子間に供給される。しかし、正常範囲を超過すると、駆動電流指令値ＶＣＭＣＲＮＴの変化に対しての端子間電圧ＶＣＭＰ−ＶＣＭＮの変化量が減少する。この端子間電圧ＶＣＭＰ−ＶＣＭＮは、第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路がリニア駆動で動作する場合の出力電圧である。

図４の２番目には、図示されていないが、第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮを駆動する第１および第２駆動出力回路が上述したパルス駆動モードのＰＷＭ動作を実行する場合には、正常範囲では、コントローラ等からの駆動電流指令値ＶＣＭＣＲＮＴに比例するパルス幅を有する出力パルスが第１および第２駆動出力回路から生成される。しかし正常範囲を超過すると、第１および第２駆動出力回路の出力パルス幅の最大値と最小値とは、それぞれＰＷＭキャリア信号の周期とゼロ・パルス幅とで飽和する。

図９の３番目と同様に、図４の３番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対してのフィードバック制御によるデジタル駆動電圧指令信号ＤＤＲＶの変化が示されている。ここで示されたデジタル駆動電圧指令信号ＤＤＲＶは、駆動電流指令値ＶＣＭＣＲＮＴとボイスコイルモータ(ＶＣＭ)の電流検出抵抗Ｒｓによって検出されるコイル駆動電流Ｉvcmの情報との差分から算出される。正常範囲では、コントローラ２からの駆動電流指令値ＶＣＭＣＲＮＴに比例する値を有するデジタル駆動電圧指令信号ＤＤＲＶが生成されていることが理解される。それに対して、正常範囲を超過すると、本発明に先立って本発明者等により検討された半導体集積回路では、コイル駆動電流Ｉvcmの変化量の減少分を補償するように、デジタル駆動電圧指令信号ＤＤＲＶの変化量が図４の３番目の破線に示すように増加するものであった。一方、図１に示した実施の形態１の半導体集積回路ＩＣのデジタルクランプ回路１００７のクランプ動作により、デジタル駆動電圧指令信号ＤＤＲＶの変化量が図４の３番目の実線に示すようにクランプされるものである。すなわち、デジタルクランプ回路１００７によるクランプ動作の実行により、デジタルクランプ回路１００７から生成されるデジタル駆動電圧指令信号ＤＤＲＶの増大と減少とは図４の３番目に示すように所定の最大値Ｖmaxと所定の最小値Ｖminiとでクランプされる。このデジタルクランプ回路１００７のクランプ動作の最大値Ｖmaxと最小値Ｖminiとは、それぞれデジタルクランプ回路１００７の正常範囲のリニア動作特性ＬＯＣで得られるデジタル駆動電圧指令信号ＤＤＲＶの最大値と最小値とである。

図９の４番目と同様に、図４の４番目には、駆動電流指令値ＶＣＭＣＲＮＴの変化に対する上述した逆起電圧推定回路により演算される逆起電圧ＤＢＥＭＦの変化が示されている。正常範囲では、駆動電流指令値ＶＣＭＣＲＮＴと実質的に無関係に略一定の値を有する逆起電圧ＤＢＥＭＦ、すなわち磁気ヘッドの一定速の移動速度が検出される。しかし正常範囲を超過すると、本発明に先立って本発明者等によって検討された半導体集積回路では、上述のようにデジタル駆動電圧指令信号ＤＤＲＶが増加するので、逆起電圧ＤＢＥＭＦの誤差が図４の４番目の破線に示したように増大して磁気ヘッドの正確な移動速度検出が不可能となるものであった。一方、図１に示した実施の形態１の半導体集積回路ＩＣのデジタルクランプ回路１００７のクランプ動作により、図４の３番目の実線に示したようにデジタル駆動電圧指令信号ＤＤＲＶの増大と減少とは所定の最大値Ｖmaxと所定の最小値Ｖminiとでクランプされるものである。その結果、図１に示した実施の形態１の半導体集積回路ＩＣの逆起電圧検出部１０８から生成される逆起電圧ＤＢＥＭＦが図４の４番目の実線に示したように安定化されて磁気ヘッドの正確な移動速度検出が可能となるものである。

《ＰＷＭキャリアリップル除去フィルタとしてのデジタルフィルタ》
図１の実施の形態１による半導体集積回路ＩＣの逆起電圧検出部１０８に含まれたデジタルフィルタ１０８７は、デジタル逆起電圧情報ＤＢＩＮに基づきデジタル逆起電圧信号ＤＢＥＭＦを生成する際に、ＰＷＭキャリアリップル除去フィルタとして機能するものである。

図５は、図１に示した実施の形態１による半導体集積回路ＩＣの逆起電圧検出部１０８に含まれたＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の構成を示す図である。

図５に示したように、デジタルフィルタ１０８７は、デジタル積分フィルタ１０８７１と、デジタルローパスフィルタの一種である移動平均フィルタ１０８７２と、ダウンサンプラー１０８７３と、サンプリングパルス生成器１０８７４とによって構成されている。

デジタル積分フィルタ１０８７１は、デジタル加算器１０８７１１とワンサンプル遅延素子１０８７１２とのループにより入力信号であるデジタル逆起電圧情報ＤＢＩＮの累積加算を実行するので、その出力からデジタルローパス出力信号を生成する。

デジタルローパスフィルタの一種である移動平均フィルタ１０８７２は、一例として、１６回平均による移動平均フィルタ出力信号を生成するために１６サンプル遅延素子１０８７２１とデジタル加算器１０８７２２とによって構成される。より詳細に、移動平均フィルタ１０８７２の構成を説明すると、図５の下部に示すように移動平均フィルタ１０８７２は１６個のワンサンプル遅延素子１０８７２１１、１０８７２１２…１０８７２１６と１６個のデジタル加算器１０８７２２１、１０８７２２２…１０８７２２１６によって構成されている。

時系列で供給される１６個の入力データＤ[ｘ−１６]…Ｄ[ｘ−３]、Ｄ[ｘ−２]、Ｄ[ｘ−１]、Ｄ[ｘ]が加算され、１６個の加算結果が後に説明するダウンサンプラー１０８７３のデジタル乗算器１０８７３３により定数“１６”で除算されることで、移動平均が算出されるものである。その結果、時系列で供給される１６個の入力データＤ[ｘ−１６]…Ｄ[ｘ−３]、Ｄ[ｘ−２]、Ｄ[ｘ−１]、Ｄ[ｘ]が時間的に大きな変動を有しても、加算平均により変動が抑圧されるので、デジタルローパス出力を生成することが可能となる。

ダウンサンプラー１０８７３は、サンプリングパルス生成器１０８７４から生成されるサンプリングクロックＳＣＬＫに応答して移動平均フィルタ１０８７２の出力信号をサンプリングしてホールドする機能を有するものである。ダウンサンプラー１０８７３は、セレクタ１０８７３１とワンサンプル遅延素子１０８７３２と上述した定数“１６”の除算を実行するデジタル乗算器１０８７３３とによって構成されている。

セレクタ１０８７３１の一方の入力端子と他方の入力端子は、移動平均フィルタ１０８７２の出力であるデジタル加算器１０８７２２の出力端子とワンサンプル遅延素子１０８７３２の出力端子とにそれぞれ接続されている。セレクタ１０８７３１の制御入力端子に供給されるサンプリングクロックＳＣＬＫがハイレベルの際には、セレクタ１０８７３１の一方の入力端子に供給される移動平均フィルタ１０８７２の出力信号がワンサンプル遅延素子１０８７３２の入力端子にサンプリングされる。セレクタ１０８７３１の制御入力端子に供給されるサンプリングクロックＳＣＬＫがローレベルの際には、セレクタ１０８７３１の他方の入力端子に供給されるワンサンプル遅延素子１０８７３２の出力信号がワンサンプル遅延素子１０８７３２の入力端子に正帰還されるので、移動平均フィルタ１０８７２の出力信号がダウンサンプラー１０８７３によってホールドされる。

サンプリングパルス生成器１０８７４は、２個のワンサンプル遅延素子１０８７４１、１０８７４２と、インバータ１０８７４３とアンド論理回路１０８７４４とによって構成されている。

図１に示した実施の形態１による半導体集積回路ＩＣのドライバ出力部１０２の内部のＰＷＭ変調器１０２４から生成されるＰＷＭクロック信号ＰＷＭＣＬＫが、ワンサンプル遅延素子１０８７４１の入力端子に供給される。このＰＷＭクロック信号ＰＷＭＣＬＫは、ＰＷＭ変調器１０２４から第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号を生成するためのベース信号である。従って、ＰＷＭクロック信号ＰＷＭＣＬＫの位相および周波数は、三角波ＰＷＭキャリア信号の位相および周波数と一致するものである。

従って、ワンサンプル遅延素子１０８７４１はＰＷＭクロック信号ＰＷＭＣＬＫがをワンサンプル遅延時間分遅延された第１遅延クロックを生成してワンサンプル遅延素子１０８７４２の入力端子に供給して、ワンサンプル遅延素子１０８７４２は第１遅延クロックが更にワンサンプル遅延時間分遅延された第２遅延クロックを生成する。インバータ１０８７４３の遅延時間はワンサンプル遅延素子１０８７４１、１０８７４２でのワンサンプル遅延時間と比較して無視できるので、インバータ１０８７４３は第１遅延クロックの反転信号を生成してアンド論理回路１０８７４４の一方の入力端子に供給する。アンド論理回路１０８７４４の他方の入力端子にはワンサンプル遅延素子１０８７４２から生成された第２遅延クロックが供給されているので、アンド論理回路１０８７４４は第１遅延クロックの反転信号と第２遅延クロックのアンド論理に基づいてダウンサンプラー１０８７３に供給されるサンプリングクロックＳＣＬＫを生成する。

図６は、図５に示した実施の形態１によるＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の動作を説明する波形を示す図である。

図６の第１番目には、デジタルフィルタ１０８７の入力端子に供給されるデジタル逆起電圧情報ＤＢＩＮの波形とデジタルフィルタ１０８７の移動平均フィルタ１０８７２の出力ＯＵＴＰＵＴ １０８７２の波形とが、破線と実線によってそれぞれ示されている。２個の波形とも、ＰＷＭ変調器１０２４から生成される三角波ＰＷＭキャリア信号の影響によって、ＰＷＭキャリアリップル成分を含むものである。

図６の第２番目には、サンプリングパルス生成器１０８７４の入力端子に供給されるＰＷＭクロック信号ＰＷＭＣＬＫの波形が示されている。図６の第２番目に示すＰＷＭクロック信号ＰＷＭＣＬＫの位相および周波数は、図６の第１番目に示すデジタル逆起電圧情報ＤＢＩＮおよび移動平均フィルタ１０８７２の出力ＯＵＴＰＵＴ １０８７２に含まれる三角波ＰＷＭキャリアリップルの位相および周波数と一致している。

図６の第３番目には、ワンサンプル遅延素子１０８７４１の出力信号ＯＵＴＰＵＴ １０８７４１である第１遅延クロックの波形が示されている。第１遅延クロックは、ＰＷＭクロック信号ＰＷＭＣＬＫをワンサンプル遅延時間分遅延することで形成されたものである。

図６の第４番目には、ワンサンプル遅延素子１０８７４２の出力信号ＯＵＴＰＵＴ １０８７４２である第２遅延クロックの波形が示されている。第２遅延クロックは、第１遅延クロックを更にワンサンプル遅延時間分遅延することで形成されたものである。

図６の第５番目には、インバータ１０８７４３の出力信号ＯＵＴＰＵＴ １０８７４３としての第１遅延クロックの反転信号の波形が示されている。第１遅延クロックの反転信号は、遅延時間を実質的に含むことなく、第１遅延クロックを反転することで形成されたものである。

図６の第６番目には、アンド論理回路１０８７４４の出力信号ＯＵＴＰＵＴ １０８７４４であるサンプリングクロックＳＣＬＫの波形が示されている。サンプリングクロックＳＣＬＫは、ワンサンプル遅延素子１０８７４２の出力信号ＯＵＴＰＵＴ １０８７４２とインバータ１０８７４３の出力信号ＯＵＴＰＵＴ １０８７４３とのアンド論理により形成されたものである。従って、両方の出力信号ＯＵＴＰＵＴ １０８７４２、ＯＵＴＰＵＴ １０８７４３がハイレベルの期間に、サンプリングクロックＳＣＬＫがハイレベルとなり、それ以外の期間においては、サンプリングクロックＳＣＬＫがローレベルとなっている。

図６の第７番目には、図６の第６番目に示したハイレベルのサンプリングクロックＳＣＬＫによりサンプリングされローレベルのサンプリングクロックＳＣＬＫによりホールドされるダウンサンプラー１０８７３の出力信号であるデジタル逆起電圧信号ＤＢＥＭＦの波形が示されている。

サンプリングクロックＳＣＬＫのハイレベルパルス幅が極めて狭いと想定すると、サンプリングクロックＳＣＬＫのローレベルからハイレベルの立ち上がりエッジでのタイミングのサンプリングポイントＳＰで、デジタルフィルタ１０８７の移動平均フィルタ１０８７２の出力ＯＵＴＰＵＴ １０８７２の波形がダウンサンプラー１０８７３にサンプリングされホールドされる。その結果、ダウンサンプラー１０８７３の出力信号であるデジタル逆起電圧信号ＤＢＥＭＦは、ＰＷＭキャリアリップル成分を実質的に含まない直流成分および低周波成分のみとなる。このデジタル逆起電圧信号ＤＢＥＭＦの直流成分および低周波成分は、デジタルフィルタ１０８７の入力端子に供給されるデジタル逆起電圧情報ＤＢＩＮの直流成分および低周波成に対応したものである。

図７は、図５に示した実施の形態１によるＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７の周波数特性を示す図である。

図７の横軸は周波数を示し、図７の縦軸はゲイン(ｇａｉｎ＝｜ＤＢＥＭＦ｜／｜ＤＢＩＮ｜)を示す。尚、図５に示した実施の形態１のデジタルフィルタ１０８７では、ワンサンプル遅延素子１０８７１２、１０８７２１１〜１０８７２１１６、１０８７２１、１０８７４１、１０８７４２に使用する遅延型フリップフロップの動作クロックは、その周期を２４０ｎｓｅｃとしたものである。

図７に示した図５のデジタルフィルタ１０８７の周波数特性は、略２０ＫＨｚ以下の周波数でゲインが略０ｄＢであり、それ以上の周波数ではゲインが小さなローパスフィルタ特性を実現するものである。また、この周波数特性は、略１００ＫＨｚ間隔でヌル点と呼ばれる低ゲイン周波数を持ったいわゆる「くし型フィルタ」の特性となっている。従って、ＰＷＭクロック信号ＰＷＭＣＬＫの周波数である１００ＫＨｚの周波数において略−６０ｄＢの低ゲインを実現しているので、１００ＫＨｚの周波数のＰＷＭキャリアリップル成分を十分抑圧することが可能なものである。

以上説明したように、図５に示した実施の形態１によるＰＷＭキャリアリップル除去フィルタとして機能するデジタルフィルタ１０８７によれば、本発明者等により本発明に先立って検討された図８の半導体集積回路のＰＷＭキャリアリップル除去フィルタ９０１のように、大きなチップ占有面積のアナログフィルタを使用する必要がなくなるものである。

上述した図５のデジタルフィルタ１０８７のサンプリングパルス生成器１０８７４では、アンド論理回路１０８７４４による第１遅延クロックの反転信号と第２遅延クロックのアンド論理に基づきダウンサンプラー１０８７３に供給されるサンプリングクロックＳＣＬＫを生成するものであった。しかし、本発明はこのサンプリングクロック生成方式にのみ限定されるものではなく、その他のサンプリングクロック生成方式を使用することも可能である。例えば、ワンサンプル遅延素子１０８７４２の出力信号ＯＵＴＰＵＴ １０８７４２のローレベル期間とインバータ１０８７４３の出力信号ＯＵＴＰＵＴ １０８７４３のローレベル期間とのアンド論理に基づき、ダウンサンプラー１０８７３に供給されるサンプリングクロックＳＣＬＫを生成することも可能である。

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、図３で説明したキャリブレーション動作において逆起電圧Ｖb-emfがゼロの条件を満足するために、磁気ヘッドが磁気ディスクの外周の外側のランプ機構に退避している状態で磁気ヘッドを更に退避方向に移動するものであった。しかし、本発明はこの磁気ヘッド制御方式にのみ限定されるものではなく、その他の磁気ヘッド制御方式を使用することも可能である。例えば、逆起電圧Ｖb-emfがゼロの条件を満足するために、磁気ヘッドが磁気ディスクの外周の外側のランプ機構に退避している状態で磁気ヘッドを退避位置からディスク媒体表面に移動する方向にデジタル駆動電流指令値ＶＣＭＣＲＮＴを所定の値として設定するものである。しかし、その際に、デジタル駆動電流指令値ＶＣＭＣＲＮＴの所定の値を十分小さな値に設定することにより、キャリブレーション動作中に磁気ヘッドがランプ機構から開放されることなくランプ機構に拘束されるようにするものである。

また更に、図１に示した実施の形態１による半導体集積回路ＩＣの逆起電圧検出部１０８では、逆起電圧Ｖb-emfがゼロの条件を満足しながら、デジタル駆動電流検出信号ＤＩＶＣＭによりデジタル駆動電圧指令信号ＤＤＲＶを除算するデジタル除算器を使用することで上記(２式)に従ってワンステップで第１レジスタ１０８４に設定する第１ゲインＧＡＩＮ１を算出可能となる。

デジタル駆動電圧指令信号ＤＤＲＶをデジタル駆動電流検出信号ＤＩＶＣＭにより除算するデジタル除算器を図１に示した実施の形態１による半導体集積回路ＩＣの半導体チップに内蔵することで、半導体チップの面積は増大するが、半導体集積回路ＩＣの半導体チップの内部で第１レジスタ１０８４に設定される第１ゲインＧＡＩＮ１をキャリブレーションすることが可能となる。

デジタル駆動電圧指令信号ＤＤＲＶをデジタル駆動電流検出信号ＤＩＶＣＭにより除算するデジタル除算器を、図１に示した半導体集積回路ＩＣの外部のマイクロコンピュータ等のコントローラ２に内蔵することも可能である。コントローラ２に内蔵したデジタル除算器での除算処理のためにデジタル駆動電圧指令信号ＤＤＲＶとデジタル駆動電流検出信号ＤＩＶＣＭと除算結果とを半導体集積回路ＩＣとコントローラ２との間でデータ転送する必要があるが、半導体集積回路ＩＣの半導体チップの面積の増大を解消することが可能となる。

更に本発明によるモータ駆動制御装置は、ハードディスク装置(ＨＤＤ)で使用されるボイスコイルモータ(ＶＣＭ)を駆動するボイスコイルモータドライバにのみ限定されるものではない。例えば、超精密加工作業を行うための工業用ロボットのアームを駆動するためのモータドライバにも、本発明を適用することが可能である。

ＩＣ…半導体集積回路
１００…デジタル差分生成・位相補償制御部
１０１…デジタル・アナログ変換器
１０２…ドライバ出力部
１０３…駆動電流検出増幅器
１０４…アナログ・デジタル変換器
１０５…デシメーションフィルタ
１０６…オフセットキャリブレーション部
１０７…シリアル入出力インターフェース
１０８…逆起電圧検出部
１０８１…第１デジタル乗算器
１０８２…デジタル減算器
１０８３…第２デジタル乗算器
１０８４…第１レジスタ
１０８５…第２レジスタ
１０８６…調整シーケンサ
１０８７…デジタルフィルタ
Ｒｓ…検出抵抗
ＶＣＭ…ボイスコイルモータ
Ｌ…ボイスコイルモータ(ＶＣＭ)のコイル
ＲＬ…ボイスコイルモータ(ＶＣＭ)の寄生抵抗
Ｉvcm…ボイスコイルモータ(ＶＣＭ)のコイル駆動電流
ＶＣＭＣＲＮＴ…駆動電流指令値
ＤＤＲＶ…デジタル駆動電圧指令信号
ＡＤＲＶ…アナログ駆動電圧指令信号
ＤＩＶＣＭ…デジタル駆動電流検出信号
ＤＢＩＮ…デジタル逆起電圧情報
ＤＢＥＭＦ…デジタル逆起電圧信号

Claims (20)

1. デジタル制御部とデジタル・アナログ変換器とドライバ出力部と駆動電流検出増幅器とアナログ・デジタル変換器と逆起電圧検出部とを具備して、
   前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
   前記デジタル制御部は、デジタル駆動電圧指令信号を生成して前記デジタル・アナログ変換器の入力端子に供給して、
   前記デジタル・アナログ変換器は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号に応答して、アナログ駆動電圧指令信号を生成して、
   前記ドライバ出力部は、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
   前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、駆動電流アナログ増幅信号を生成して、
   前記アナログ・デジタル変換器は、前記駆動電流検出増幅器から生成される前記駆動電流アナログ増幅信号に応答して、デジタル駆動電流検出信号を生成して、
   前記逆起電圧検出部は、第１デジタル乗算器とデジタル減算器と第２デジタル乗算器と第１レジスタと第２レジスタとを含み、
   前記第１デジタル乗算器は前記アナログ・デジタル変換器から生成される前記デジタル駆動電流検出信号と前記第１レジスタに格納され、前記モータの速度および逆起電圧が実質的にゼロに維持される条件において、前記第２デジタル乗算器から生成されるデジタル逆起電圧情報の値を実質的にゼロとする第１ゲイン情報との乗算を実行することによって、第１乗算結果を生成して、
   前記デジタル減算器は前記デジタル制御部から生成される前記デジタル駆動電圧指令信号と前記第１デジタル乗算器から生成される前記第１乗算結果との減算を実行することによって、減算結果Ｎを生成して、
   前記第２デジタル乗算器は、前記デジタル減算器から生成される前記減算結果と前記第２レジスタに格納され逆起電圧検出感度を決定する第２ゲイン情報との乗算を実行することによって、第２乗算結果の情報としての前記デジタル逆起電圧情報を生成し、
   前記条件は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号を所定の値に設定して生成される、
   モータ駆動制御装置。
2. 請求項１において、
   所定のサーチアルゴリズムに従って、前記デジタル逆起電圧情報の値を実質的にゼロとする前記第１ゲイン情報が前記第１レジスタに格納可能とされる
   モータ駆動制御装置。
3. 請求項２において、
   前記所定のサーチアルゴリズムは、バイナリー・サーチである
   モータ駆動制御装置。
4. 請求項１において、
   前記デジタル制御部は、デジタル減算回路とクランプ回路を含み、
   前記デジタル減算回路は、外部から供給されるデジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記デジタル駆動電流検出信号との差分情報を生成するものであり、
   前記クランプ回路は、前記デジタル減算回路から生成される前記差分情報に応答して前記デジタル駆動電圧指令信号を生成して、
   前記クランプ回路は、前記デジタル駆動電圧指令信号の生成の際に前記デジタル駆動電流指令値の変化に対する前記駆動電流の変化量の減少に起因する前記デジタル駆動電圧指令信号の増大と減少とを所定の最大値と所定の最小値とでそれぞれクランプする
   モータ駆動制御装置。
5. 請求項４において、
   前記ドライバ出力部は、ＰＷＭ変調器から生成されるＰＷＭキャリア信号に応答して前記駆動出力信号を生成するＰＷＭ制御によるパルス駆動動作モードを実行して、
   前記逆起電圧検出部は、前記第２デジタル乗算器の出力端子に接続されたデジタルフィルタを更に含み、
   前記デジタルフィルタは、前記第２デジタル乗算器の前記出力端子から生成される前記デジタル逆起電圧情報に含まれる前記ＰＷＭキャリア信号のリップル成分を所定の減衰量で抑圧したデジタル逆起電圧信号を生成するＰＷＭキャリアリップル除去フィルタとして機能する
   モータ駆動制御装置。
6. 請求項５において、
   前記ＰＷＭキャリアリップル除去フィルタとして機能する前記デジタルフィルタは、デジタルローパスフィルタと、ダウンサンプラーと、サンプリングパルス生成器とを含み、
   前記デジタルローパスフィルタの入力端子に前記デジタル逆起電圧情報が供給され、前記デジタルローパスフィルタの出力端子は前記ダウンサンプラーの入力端子に接続され、
   前記サンプリングパルス生成器の入力端子に前記ＰＷＭキャリア信号を生成するベース信号としてのＰＷＭクロック信号が前記ＰＷＭ変調器から供給されることで、前記サンプリングパルス生成器は前記ＰＷＭクロック信号に同期したサンプリングクロックを生成して、
   前記ダウンサンプラーのサンプリング制御端子に前記サンプリングパルス生成器から生成される前記サンプリングクロックが供給されることによって、前記ダウンサンプラーの出力端子から前記デジタル逆起電圧信号が生成される
   モータ駆動制御装置。
7. 請求項６において、
   前記デジタルフィルタの前記デジタルローパスフィルタは、時系列で供給される複数の入力データの加算平均によってデジタルローパス出力信号を生成する移動平均フィルタを含む
   モータ駆動制御装置。
8. 請求項５において、
   前記ドライバ出力部は、プリドライバと第１ドライバ出力増幅器と第２ドライバ出力増幅器とを含み、
   前記プリドライバの入力端子には、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号が供給され、
   前記プリドライバの出力端子は前記第１ドライバ出力増幅器の入力端子と前記第２ドライバ出力増幅器の入力端子に接続され、前記第１ドライバ出力増幅器の出力端子と前記第２ドライバ出力増幅器の出力端子とは前記モータと前記検出抵抗の前記直列接続の一端と他端とにそれぞれ接続可能とされ、
   前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成して、
   前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例する増幅出力信号を生成する
   モータ駆動制御装置。
9. 請求項８において、
   前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の各トランジスタには所定のバイアス電圧が供給され、
   前記リニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給される
   モータ駆動制御装置。
10. 請求項５において、
    前記デジタル制御部は、デジタル乗算器によって構成されたデジタル増幅器と、第３デジタル乗算器と、第４デジタル乗算器と、デジタル積分器と、デジタル加算器とを含み、
    前記デジタル増幅器は、前記デジタル駆動電流指令値をデジタル増幅して前記デジタル減算回路に供給して、
    前記第３デジタル乗算器は、前記デジタル減算回路から生成される前記差分情報と積分ゲイン情報との乗算を実行することによって第３乗算結果を生成して前記デジタル積分器に供給して、
    前記第４デジタル乗算器は、前記デジタル減算回路から生成される前記差分情報と比例ゲイン情報との乗算を実行することによって、第４乗算結果を生成して、
    前記デジタル加算器は、前記デジタル積分器の出力信号と前記第４デジタル乗算器から生成される前記第４乗算結果との加算を実行することによってデジタル差分駆動電流比例積分情報が生成して前記クランプ回路の入力端子に供給する
    モータ駆動制御装置。
11. 請求項１０において、
    前記デジタル・アナログ変換器は、ΣΔ型デジタル・アナログ変換器である
    モータ駆動制御装置。
12. 請求項１１において、
    前記アナログ・デジタル変換器は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器である
    モータ駆動制御装置。
13. 請求項１２において、
    前記モータ制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の出力端子と前記デジタル制御部の前記デジタル減算回路および前記逆起電圧検出部の前記第１デジタル乗算器との間に接続されたデシメーションフィルタを更に具備して、
    前記デシメーションフィルタは、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行する
    モータ駆動制御装置。
14. 請求項１３において、
    前記モータ制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の前記出力端子と前記デジタル制御部の前記デジタル減算回路および前記逆起電圧検出部の前記第１デジタル乗算器との間に接続されたオフセットキャリブレーション部を更に具備して、
    前記オフセットキャリブレーション部は、校正レジスタとオフセットデジタル減算器とを含み、
    前記検出抵抗の前記駆動電流が実質的にゼロに設定された状態で、前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタとの誤差情報が、前記校正レジスタに格納され、
    通常動作では、前記オフセットデジタル減算器は、前記デシメーションフィルタの出力信号から前記校正レジスタに格納された前記誤差情報を減算することで、前記デジタル駆動電流検出信号を生成する
    モータ駆動制御装置。
15. 請求項１４において、
    前記モータは、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータである
    モータ駆動制御装置。
16. 請求項１５において、
    前記デジタル制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部と前記逆起電圧検出部とは、半導体集積回路の半導体チップに集積化された
    モータ駆動制御装置。
17. デジタル制御部とデジタル・アナログ変換器とドライバ出力部と駆動電流検出増幅器とアナログ・デジタル変換器と逆起電圧検出部とを具備するモータ駆動制御装置の動作方法であって、
    前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
    前記デジタル制御部は、デジタル駆動電圧指令信号を生成して前記デジタル・アナログ変換器の入力端子に供給して、
    前記デジタル・アナログ変換器は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号に応答して、アナログ駆動電圧指令信号を生成して、
    前記ドライバ出力部は、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
    前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、駆動電流アナログ増幅信号を生成して、
    前記アナログ・デジタル変換器は、前記駆動電流検出増幅器から生成される前記駆動電流アナログ増幅信号に応答して、デジタル駆動電流検出信号を生成して、
    前記逆起電圧検出部は、第１デジタル乗算器とデジタル減算器と第２デジタル乗算器と第１レジスタと第２レジスタとを含み、
    前記第１デジタル乗算器は前記アナログ・デジタル変換器から生成される前記デジタル駆動電流検出信号と前記第１レジスタに格納され、前記モータの速度および逆起電圧が実質的にゼロに維持される条件において、前記第２デジタル乗算器から生成されるデジタル逆起電圧情報の値を実質的にゼロとする第１ゲイン情報との乗算を実行することによって、第１乗算結果を生成して、
    前記デジタル減算器は前記デジタル制御部から生成される前記デジタル駆動電圧指令信号と前記第１デジタル乗算器から生成される前記第１乗算結果との減算を実行することによって、減算結果Ｎを生成して、
    前記第２デジタル乗算器は、前記デジタル減算器から生成される前記減算結果と前記第２レジスタに格納され逆起電圧検出感度を決定する第２ゲイン情報との乗算を実行することによって、第２乗算結果の情報としての前記デジタル逆起電圧情報を生成し、
    前記条件は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号を所定の値に設定して生成される、
    モータ駆動制御装置の動作方法。
18. 請求項１７において、
    所定のサーチアルゴリズムに従って、前記デジタル逆起電圧情報の値を実質的にゼロとする前記第１ゲイン情報が前記第１レジスタに格納可能とされる
    モータ駆動制御装置の動作方法。
19. 請求項１８において、
    前記所定のサーチアルゴリズムは、バイナリー・サーチである
    モータ駆動制御装置の動作方法。
20. 請求項１７において、
    前記デジタル制御部は、デジタル減算回路とクランプ回路を含み、
    前記デジタル減算回路は、外部から供給されるデジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記デジタル駆動電流検出信号との差分情報を生成するものであり、
    前記クランプ回路は、前記デジタル減算回路から生成される前記差分情報に応答して前記デジタル駆動電圧指令信号を生成して、
    前記クランプ回路は、前記デジタル駆動電圧指令信号の生成の際に前記デジタル駆動電流指令値の変化に対する前記駆動電流の変化量の減少に起因する前記デジタル駆動電圧指令信号の増大と減少とを所定の最大値と所定の最小値とでそれぞれクランプする
    モータ駆動制御装置の動作方法。

Images